JP3893215B2 - アクティブマトリクス方式の液晶素子の駆動方法 - Google Patents

アクティブマトリクス方式の液晶素子の駆動方法 Download PDF

Info

Publication number
JP3893215B2
JP3893215B2 JP12021598A JP12021598A JP3893215B2 JP 3893215 B2 JP3893215 B2 JP 3893215B2 JP 12021598 A JP12021598 A JP 12021598A JP 12021598 A JP12021598 A JP 12021598A JP 3893215 B2 JP3893215 B2 JP 3893215B2
Authority
JP
Japan
Prior art keywords
liquid crystal
selection
period
selection period
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12021598A
Other languages
English (en)
Other versions
JPH11311770A (ja
Inventor
潤 伊庭
隆 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP12021598A priority Critical patent/JP3893215B2/ja
Publication of JPH11311770A publication Critical patent/JPH11311770A/ja
Application granted granted Critical
Publication of JP3893215B2 publication Critical patent/JP3893215B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【0001】
【発明が属する技術分野】
本発明は、パーソナルコンピュータのディスプレイやパチンコ遊戯台などに用いられる液晶表示装置に関し、特に、アクティブマトリクス方式の液晶素子の駆動方法と、該駆動方法を実施する液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置に用いられる液晶としては、ネマチック液晶、スメクチック液晶、高分子分散型液晶等、様々な液晶材料が用いられている。
【0003】
特に、自発分極を有し、双安定性を持った液晶素子がクラーク(Clark)及びラガーウォル(Lagerwall)の両者により特開昭56−107216号公報、米国特許第4,362,924号明細書等で提案されている。双安定性液晶としては、一般にカイラルスメクチックC相(SmC* )またはH相(SmH* )を有する強誘電性液晶が用いられ、これらの状態において印加された電界に応答して第1の光学的安定状態と第2の光学安定状態、いわゆる双安定状態を示し、且つ電圧が印加されていない時はその状態を維持する性質、即ち安定性を有し、また電界の変化に対する応答が速やかで、高速且つ記憶型の表示装置等の分野における広い利用が期待されている。
【0004】
また、自発分極を有する液晶としては、近年では二つの強誘電状態と一つの反強誘電状態を有する反強誘電性液晶(J.J.A.P.,28,L1265,1989)、しきい値を持たない反強誘電性液晶(Asia Display ’95 Digest,P.61,1995)や、DHF(Deformed Helix Ferroelectric)液晶(Liquid Crystals,vol.5,No.4,P.1171,1989)等が知られている。
【0005】
このような自発分極を有する液晶の駆動方法として、例えば、次のような方法が提案されている。
【0006】
図6はTFT(薄膜トランジスタ)をスイッチング素子として用いたアクティブマトリクス方式の液晶素子のパネル構成を模式的に示す図である。図6は、複数画素のうち、5×5のマトリクス画素のみを抽出して示している。図中、61はTFT、62は画素電極、63は走査信号線、64は情報信号線、65は走査信号印加回路、66は情報信号印加回路である。
【0007】
情報信号印加回路66からは表示データに対応した情報信号が、情報信号線63を通じてTFT61のソースに印加され、走査信号印加回路65からは走査タイミングに対応した走査選択信号が走査信号線63を通じてTFT61のゲートに印加される。
【0008】
上記パネル構成と、しきい値のない反強誘電性液晶(以下、「TLAFLC」と記す)を用いた、従来の液晶素子のタイミングチャートを図7に示す。当該液晶は、図2(a)に示すように、印加電圧の変化に対し連続的に透過率が変化し、明確なしきい値を有していない。従って、液晶への印加電圧を制御することにより、透過率を連続的に変化させることが可能である。また、図7において、(a)は図6に示す走査信号線G1 に印加される走査信号の電圧波形、(b)は情報信号線S1 に印加される情報信号の電圧波形、(c)はG1 とS1 の交点の画素の液晶にかかる電圧波形である。図中、T1 、T2 はそれぞれ1画面(フレーム)の選択期間、H1 はG1 ラインの選択期間を示す。また、Vg =15V、Vs =6V、Vc =0Vである。
【0009】
【発明が解決しようとする課題】
上記自発分極を持った液晶は、第1の光学的安定状態から第2の光学的安定状態へスイッチングする際に、自発分極の反転に起因した電流(以下「Ps電流」と記す)が流れることは周知の事実である。Ps電流はスイッチングに必要な外部電場を妨げる方向に流れる。
【0010】
つまり、自発分極を有する液晶の駆動は、液晶容量への電荷の充電とPs電流による電荷の消費が同時に生じ、従来のネマチック液晶の駆動に比べ、必要とされる電荷量が膨大になる。例えば、ネマチック液晶素子として、セルギャップd=5μm、比誘電率εr =5、自発分極を有する液晶を用いた液晶素子として、d=1μm、εr =5、Ps=150×10-9C/cm2 =1.5×10-3C/m2 を考えると、それぞれに必要な電荷量Qn 、Qs は、印加電圧Vを5V、画素面積Sを100μm×300μm=3×10-82 、真空の誘電率をε0 =8.85×10-12 F/mとすると、
Figure 0003893215
となり、自発分極を有する液晶のスイッチングにはネマチック液晶の約65倍の電荷量を必要とすることがわかる。
【0011】
通常、AFLCのスイッチング時間は100μs〜数100μsも有り、完全にスイッチングさせるために液晶のスイッチング時間だけ電圧を印加しようとすると、選択期間H1 は液晶がスイッチングを完了するまでの時間、即ち100μs〜数100μs必要であり、駆動周波数が遅くなってしまうという問題があった。そのため、SXGA(1280×1024)の液晶素子を60Hzで駆動するために1ラインの選択期間を16.7μsと短くすると、当該選択期間中に液晶のスイッチングが完了せず、選択期間後の非選択期間にも液晶がスイッチングするため、図7(c)に示すようにPs電流による電圧降下が発生し、与えた階調情報とは異なる階調が表示され、且つ透過率が低下するという問題があった。
【0012】
本発明は、上記問題点を解決するためになされたものであり、その目的は、自発分極を有し、表示の書き換えに必要とする電荷量が大きい液晶を用いたアクティブマトリクス方式の液晶素子において、選択時間を短くした高速駆動においても十分な電荷量を供給し、正しい階調表示、高透過率を可能とし、表示特性を向上させることにある。
【0013】
【課題を解決するための手段】
本発明は、一対の基板間に自発分極Psを有する液晶を挟持してなり、互いに直交する複数の走査信号線と情報信号線と該信号線の交点を1画素として画素毎にスイッチング素子と画素電極を有し、該スイッチング素子により画素電極への情報信号の印加を制御し、且つ上記スイッチング素子のオンオフを走査信号により制御するアクティブマトリクス方式の液晶素子の駆動方法であって、
1フレーム期間内において、各画素の選択期間を所定の非選択期間を挟んだn個の選択期間に分割し、1番目〜n−1番目の選択期間にわたって、上記画素電極を通して上記液晶へ印加された印加電圧が降下し、n番目の選択期間において、上記画素電極を通して上記液晶へ印加された印加電圧が降下しない様に上記液晶に電圧を印加することによって、n個の選択期間にわたって所定の表示に必要な電荷上記液晶に供給されることを特徴とする
【0015】
本発明の駆動方法においては、1ラインの走査選択期間をn個に分割し、分割されたそれぞれの期間の間に所定の非選択期間を設け、n回に亘って情報信号を印加することにより、スイッチングに多量の電荷が必要な自発分極の大きな液晶を用いた液晶素子においても、実質的に短い選択期間に液晶のスイッチングに必要な量の電荷を液晶に供給することが可能となる。
【0016】
本発明においては、n個に分割された選択期間の1〜n−1個の期間において、液晶のスイッチングに必要な電荷を全て供給することによってより正確な表示を行うことができる。
【0017】
また、本発明においては、n個の選択期間が終了するまでの時間を液晶のスイッチング時間より長くすることにより、上記終了時間までに液晶のスイッチングを十分に行い、正確な階調表示、高透過率を得ることができる。
【0018】
また、n個の選択期間中に介在する非選択期間を液晶のスイッチング時間よりも長くすることにより、次の選択期間までに液晶を完全にスイッチングさせることができ、より正確な階調表示、高透過率が実現する。
【0019】
さらに、液晶容量と並列に保持容量を設けることにより、選択期間中に供給される電荷量が増加し、より正確な表示を行うことができる。
【0020】
図8に、同じ選択期間を1、2、3、4分割した場合の透過率の違いを示す。図8において、選択期間1H=20μs、デューティ比は1/1000、フレーム反転駆動、パルス間の間隔は10H、アクティブ素子(TFT)のオン抵抗は100KΩ、液晶容量は1nF、保持容量は8nFであり、液晶に印加する電圧値を0.5Vから8Vまで変化させた結果である。図8からも明らかなように、同じ選択期間を連続して設けた場合(パルス数:1)に比べて、パルスを分割することで液晶に十分な電荷量が付与され、透過率が向上する。
【0021】
【発明の実施の形態】
図3に本発明の駆動方法の一実施形態のタイミングチャートを示す。当該実施形態に用いた液晶素子では、自発分極を有する液晶(強誘電性液晶、反強誘電性液晶(AFLC))を用い、素子構成を適宜設定して図2に示すような電圧−透過率特性を示すようにしたものである。
【0022】
図3中、H1 〜H3 は図6の走査信号線G1 の走査選択期間を3分割した期間であり、D1 、D2 の非選択期間を介在させている。図中(a)はG1 に印加される走査信号の電圧波形、(b)は情報信号線S1 に印加される情報信号の電圧波形、(c)はG1 とS1 の交点の画素の液晶に印加される電圧波形、(d)は当該画素の透過率を示す。当該タイミングチャートは、白100%表示からフレーム反転して再度白100%表示する場合を示している。
【0023】
図3(c)に示されるように、H1 で液晶に供給された電荷によって液晶に電圧が印加されるが、非選択期間D2 において液晶のスイッチングに伴うPs電流によって当該電圧は降下する。しかしながら、次の選択期間でさらに電荷が供給され、液晶に印加される電圧が再び高くなる。当該電圧もさらなる液晶のスイッチングに伴って降下するが、H3 での電荷付与によって、必要な電荷量が供給され、所定の電圧にまで達し、当該電圧に対応して高い透過率が得られる。
【0024】
上記タイミングチャートにおいて、G1 が選択されていないD1 、D2 の期間には、G1 以外の走査信号線が順次選択されている。
【0025】
図4は、複数の走査信号線に印加される電圧波形を時系列で示したタイミングチャートである。図中、(a)は1ライン目の走査信号線G1 に印加される電圧波形、(b)は2ライン目の走査信号線G2 に印加される電圧波形、以下(c)〜(g)は3〜7ライン目の走査信号線G3 〜G7 に、(h)は11ライン目の走査信号線G11に、(i)は12ライン目の走査信号線G12に、(j)は16ライン目の走査信号線G16に、(k)は17ライン目の走査信号線G17にそれぞれ印加される電圧波形を示す。(l)は1本目の情報信号線S1 に印加される電圧波形である。
【0026】
図4のタイミングチャートにおいて、K1 〜K5 はそれぞれH1 〜H3 からなり、J1 〜J3 はそれぞれK1 〜K5 からなる。先ず、J1 のK1 において、3分割された期間の最初の期間H1 がG1 の3分割された選択期間の最初の期間であり、1番目の選択信号が印加される。次に、K2 の最初の1/3期間のH1 においてG2 に1番目の走査選択信号が印加される。同様に、K3 〜K5 において、各期間の最初の1/3期間のH1 にG3 〜G5 にそれぞれの1番目の選択信号が印加される。続いて、J2 のK1 において、3分割された期間の2番目の期間H2 においてG1 に2番目の選択信号が印加される。同様に、K2 〜K5 において、各期間の2番目の期間H2 にG2 〜G5 に2番目の選択信号が印加される。さらに、J3 のK1 において、3分割された期間の3番目の期間H3 においてG3 に3番目の選択信号が印加され、同様に、K2 〜K5 において、各期間の3番目の期間H3 にG2 〜G5 に3番目の選択信号が印加される。このようにして、G1 〜G5 にK1 〜K5 を対応させ、J1 ではH1 に、J2 ではH2 に、J3 ではH3 に3分割された期間の選択信号がそれぞれ印加され、当該選択信号が印加された期間にS1 に印加されていた電圧値に応じた電荷が該当画素の液晶に供給される。
【0027】
さらに、J2 のK1 〜K5 において、H1 が空くため、当該H1 に次の走査信号線G6 〜G10に1番目の選択信号が印加される。同様に、J3 のH2 においてG6 〜G10には2番目の選択信号が印加され、さらに、J3 のH1 にはG11〜G15の1番目の選択信号が印加される。このように、H1 〜H3 期間を1単位として、順次選択信号を印加することにより、飛び越し走査をすることなく、最終ラインまで線順次に走査することが可能となる。
【0028】
図5は、1ラインの選択期間を4分割した場合のタイミングチャートであり、G1 に印加する電圧波形(a)、S1 に印加する電圧波形(b)、G1 とS1 の交点の画素の液晶に印加される電圧波形(c)、及び当該画素の透過率(d)を示す。
【0029】
本発明においては、液晶のスイッチングに必要な電荷量は、n分割した場合にはn−1番目までの選択期間において蓄積しておくことが好ましく、これにより、n番目の選択期間における電圧印加後の電圧降下がほとんどなくなり、より正確な階調表示を行うことができる。具体的には、例えば図3のタイミングの場合には、G1 とS1 の交点の画素の液晶のスイッチングに必要な電荷量は、H1 とH2 の期間に蓄積する。
【0030】
本発明においては、分割された選択期間の開始から終了までの時間が液晶のスイッチング時間よりも長くなるように非選択期間を設定しておけば、十分に液晶のスイッチングを行って透過率を向上させることができるが、さらに好ましくは、分割された選択期間の間に介在する非選択期間D1 、D2 を液晶のスイッチング時間よりも長くしておくと、H1 で付与された電荷量による液晶スイッチングが完全に完了してからH2 においてPs電流により降下した分の電圧を補償するための電荷が補充できるため、全ての選択期間が完了した後の非選択期間における電圧変動が防止され、より正確な階調、高透過率表示が可能となる。
【0031】
本発明において、各選択期間の分割数、分割された選択期間の間に介在する非選択期間の長さは液晶の自発分極、スイッチング時間、スイッチング素子の電荷供給能力、ゲート遅延等によって適宜設定される。特に、選択期間の分割数は、主としてスイッチング素子の電荷供給能力と自発分極、液晶及び保持容量によって決まる。
【0032】
また、分割された個々の選択期間のパルス幅、分割された選択期間の間に介在する複数の非選択期間の幅は、それぞれ同じにする必要はなく、液晶のスイッチングに必要な電荷量の変化に応じて、不均等に設定しても構わない。
【0033】
図1に、図6のパネル構成を有する本発明の液晶表示装置の一実施形態の1画素の断面を模式的に示す。図中、11a及び11bはガラス基板、12はゲート電極、13は絶縁膜、14はアモルファスシリコン(a−Si)層、15a及び15bはn+ 型アモルファスシリコン(n+ a−Si)層、16はソース電極、17はドレイン電極、18はチャネル保護層、19は保持容量電極、20は画素電極、21a及び21bは配向膜、22は共通電極、23は液晶である。
【0034】
共通電極22と画素電極20はITO等透明導電材で形成され、TFTは、ガラス基板11a上に形成されたゲート電極12、該ゲート電極12を覆って窒化シリコン(SiN)等で形成された絶縁膜13、ゲート電極12に対向して絶縁膜13上に形成されたa−Si層14とn+ a−Si層15a及び15b、a−Si層14の一端に接続されたソース電極16及び他端に接続されたドレイン電極17、チャネルを保護するチャネル保護層18より構成される。TFTはゲート電極12にゲートパルス(選択信号)が印加された時にオンし、そのオン抵抗Ronは、例えば100KΩ程度である。また、半導体層にはa−Siの代わりに多結晶シリコン(poly−Si)を用いても良い。また、ガラス基板11b上には画素電極20に対向して共通電極22が形成され、基準電圧が印加される。
【0035】
図6に示したように、TFT61のゲート電極12は対応する行の走査信号線63に接続され、ドレイン電極17は対応する画素電極に接続され、ソース電極16は対応する列の情報信号線64に接続される。
【0036】
上記実施形態においては、画素に配するスイッチング素子としてTFTを用いた例を示したが、スイッチング素子としては、TFT等三端子素子の他に、MIM等の非線形の電流電圧特性を示す二端子素子を用いることもできる。
【0037】
さらに、本発明は、自発分極を有する液晶を用いた図2に示すような電圧−透過率特性を示す液晶素子の他に、3状態安定性を示すAFLCや、DHF液晶、表面安定化強誘電性液晶、負荷の大きいネマチック液晶等を用いた液晶素子においても好ましく適用して良好に駆動することができる。但し、本発明に用いる液晶のスイッチング時間は、最大でも1フレーム走査期間内であり、尚且つ1走査選択期間より長い時に有効である。
【0038】
【実施例】
(実施例1)
図6のパネル構成を有し、図1に示した断面構造を有する液晶素子(画素数:640×480)を作製し、本発明の駆動方法で駆動した。本実施例の液晶素子の作製工程を簡単に説明する。
【0039】
TFT及び電極を作り込んだガラス基板上に、ポリイミドの前駆体であるポリアミック酸(東レ社製「LP−64」)のNMP(N−メチルピロリドン)とn−BC(n−ブチルセロソルブ)の混合溶液をスピンコートした。塗布溶液はNMP:n−BC=2:1の混合溶媒に、上記ポリアミック酸を1重量%となるように加えて調製し、スピン条件は45rpmで20秒間行った。この基板を80℃のオーブン中で5分の溶媒乾燥を行った後、200℃のオーブン中で1時間の加熱焼成を行い、イミド化した。得られたポリイミド膜は厚さが約10nmで、この膜をラビング処理して配向膜とした。
【0040】
上記基板表面に平均粒径2.2μmのシリカビーズを0.008重量%で分散させたIPA(イソプロピルアルコール)溶液を、25rpmで10秒間の条件でスピン塗布し、上記ビーズを分散密度300個/mm2 で基板上に散布した。
【0041】
共通電極を形成したもう一方のガラス基板にも同様の方法で配向膜を形成し、ラビング処理を施した。これら2枚の基板を、ラビング方向が逆方向になるように対向して貼りあわせ、150℃のオーブン中で90分間熱硬化させてセルとし、TLAFLCを注入して液晶素子を得た。得られた素子の液晶層の厚さ(セルギャップ)は2.0μmであった。また、各画素における画素電極と共通電極の対向面積は4.0×10-82、保持容量電極による保持容量は9.1pFであった。
【0042】
本実施例で用いたTLAFLCは、30℃での自発分極Psが150×10-9C/cm2 、チルト角Θが31°、比誘電率が5であった。本液晶は印加電圧の変化に対して連続的に透過率が変化し、明確なしきい値を有していない。図2に本液晶の光学特性を示す。図2において、(a)は本液晶の電圧−透過率特性を示す図であり、本液晶は(b)の印加電圧に対応して(c)のように透過率が変化する。図2から明らかなように、印加電圧を±6Vとした場合、液晶の強誘電相(白)からもう一方の強誘電相(白)へのスイッチング時間はおよそ150μsであった。
【0043】
尚、上記自発分極Ps、チルト角Θは下記のようにして測定した値である。
【0044】
〔自発分極の測定方法〕
自発分極は、K.ミヤサト他「三角波による強誘電性液晶の自発分極の直接測定方法」(日本応用物理学会誌、22、10号(661)1983、”Direct Method with Triangular Waves for Measuring Spontaneous Polarization in Ferroelectric Liquid Crystal”,as described by K.Miyasato et al.(Jap.J.appl.Phys.22.No.10,L661(1983)))によって測定した。
【0045】
〔チルト角Θの測定〕
±30〜±50V、1〜100HzのAC(交流)を液晶素子の上下基板間に電極を介して印加しながら、直交クロスニコル下、その間に配置された液晶素子を偏光板と平行に回転させると同時に、フォトマル(浜松フォトニクス社製)で光学応答を検知しながら、第1の消光位(透過率が最も低くなる位置)及び第2の消光位を求める。そしてこの時の第1の消光位から第2の消光位までの角度の1/2をチルト角Θとする。
【0046】
上記液晶素子について、図3に示すタイミングチャートで駆動した。本実施例では、図3において、Vg =15V、Vs =6V、Vc =0V、1選択期間(H1 +H2 +H3 )を30μs、H1 =H2 =H3 =10μs、D1 =D2 =150μsとしたところ、H1 〜H3 の期間で十分に液晶及び保持容量を充電し得ることがわかった。
【0047】
さらに、本実施例の液晶素子について、図4のタイミングチャートにおいて、H1 =H2 =H3 =10μs、J1 =J2 =J3 =150μsで線順次に走査したところ、良好な画像表示が確認された。
【0048】
ここで、本実施例において、与えられた電荷と自発分極によるPS電流によって消費される電荷量を考える。3分割された選択期間の1番目の期間で供給された電荷が、2番目の期間までの非選択期間中にPS電流によって全て消費されるとすると、液晶の容量Clc≒ε0 ×ε×S/d=8.85×10-12 ×5×4.0×10-8/(2.0×10-6)≒0.89pF(上下の機能膜は無視する)であり、保持容量Cs は9.1pF、情報信号の電圧値V=Vs −Vc =6Vであるので、3分割された選択期間の1番目と2番目の期間でそれぞれ充電される電荷量Qi の和Qon=ΣQi (i=1,2)は、
Figure 0003893215
【0049】
また、液晶の自発分極によるPS電流によって消費される電荷量Qlcは、
lc=2×4.0×10-8×1.5×10-3
≒120×10-12
となり、Qon=Qlcとなり、短い選択期間で液晶が完全にスイッチングするために十分な電荷量を与えることができる。また、分割された選択期間が150μsの非選択期間をおいて印加されるため、それぞれ選択期間までの間に、前の選択期間に与えられた電荷によるスイッチングが完了するため、全ての選択期間が完了した後の非選択期間における電圧変動が防止され、正確な階調表示を高透過率で行うことができる。
【0050】
(実施例2)
実施例1と同様の構成で画素数が600×400の液晶素子を作製し、図5のタイミングチャートで駆動した。図5中のH1 =H2 =H3 =H4 =10μs、D1 =D2 =40μs、Vg =15V、Vs =6V、Vc =0Vとした。
【0051】
本実施例においても、Qon=ΣQi (i=1〜3)=180×10-2Cであり、Qon>Qlcとなり、良好な画像を表示できることが確認された。本実施例において、分割された各選択期間の間に介在する非選択期間が40μsと短いが、H1 〜H4 の期間が10×4+40×3=160μsで、ほぼ液晶のスイッチング時間に相当するため、H1 以降の非選択期間における電圧変動が防止され、所望の階調表示、高透過率表示を行うことができる。
【0052】
【発明の効果】
以上説明したように、本発明によれば、1回の選択走査にかかる選択期間を非選択期間を挟んで複数回に分割することにより、液晶のスイッチングに必要な電荷量を実質的に短い選択期間で供給することが可能となり、所望の階調表示、高透過率表示を高速駆動で実施することが可能となる。特に、非選択期間或いは最初の選択期間から最後の選択期間までの時間を液晶のスイッチング時間よりも長く設定することにより、液晶のスイッチングを完全に完了して、選択期間以後の液晶のスイッチングに伴うPs電流による電圧降下によって透過率が低下する現象を防止し、より正確な階調表示、高透過率表示が可能となる。また、液晶と並列に保持容量を設けることにより、供給される電荷量を増加させ、液晶がスイッチングする際に与えられる電荷量を増やして、高速駆動、正しい階調表示、高透過率をより効果的に得ることが可能となる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の一実施形態の1画素の断面模式図である。
【図2】本発明の実施例の液晶素子の電気光学特性を示す図である。
【図3】本発明の駆動方法の一実施形態のタイミングチャートである。
【図4】本発明の駆動方法の一実施形態の複数の走査信号線におけるタイミングチャートである。
【図5】本発明の駆動方法の他の実施形態のタイミングチャートである。
【図6】アクティブマトリクス方式の液晶素子のパネル構成を模式的に示す図である。
【図7】従来の液晶素子の駆動方法の一例のタイミングチャートである。
【図8】本発明にかかる、走査選択期間の分割と透過率との関係を示す図である。
【符号の説明】
11a、11b ガラス基板
12 ゲート電極
13 絶縁膜
14 a−Si層
15a、15b n+ a−Si層
16 ソース電極
17 ドレイン電極
18 チャネル保護層
19 保持容量電極
20 画素電極
21a、21b 配向膜
22 共通電極
23 液晶
61 TFT
62 画素電極
63 走査信号線
64 情報信号線
65 走査信号印加回路
66 情報信号印加回路

Claims (1)

  1. 一対の基板間に自発分極Psを有する液晶を挟持してなり、互いに直交する複数の走査信号線と情報信号線と該信号線の交点を1画素として画素毎にスイッチング素子と画素電極を有し、該スイッチング素子により画素電極への情報信号の印加を制御し、且つ上記スイッチング素子のオンオフを走査信号により制御するアクティブマトリクス方式の液晶素子の駆動方法であって、
    1フレーム期間内において、各画素の選択期間を所定の非選択期間を挟んだn個の選択期間に分割し、1番目〜n−1番目の選択期間にわたって、上記画素電極を通して上記液晶へ印加された印加電圧が降下し、n番目の選択期間において、上記画素電極を通して上記液晶へ印加された印加電圧が降下しない様に上記液晶に電圧を印加することによって、n個の選択期間にわたって所定の表示に必要な電荷上記液晶に供給されることを特徴とするアクティブマトリクス方式の液晶素子の駆動方法。
JP12021598A 1998-04-30 1998-04-30 アクティブマトリクス方式の液晶素子の駆動方法 Expired - Fee Related JP3893215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12021598A JP3893215B2 (ja) 1998-04-30 1998-04-30 アクティブマトリクス方式の液晶素子の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12021598A JP3893215B2 (ja) 1998-04-30 1998-04-30 アクティブマトリクス方式の液晶素子の駆動方法

Publications (2)

Publication Number Publication Date
JPH11311770A JPH11311770A (ja) 1999-11-09
JP3893215B2 true JP3893215B2 (ja) 2007-03-14

Family

ID=14780751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12021598A Expired - Fee Related JP3893215B2 (ja) 1998-04-30 1998-04-30 アクティブマトリクス方式の液晶素子の駆動方法

Country Status (1)

Country Link
JP (1) JP3893215B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143337B2 (ja) * 2004-12-21 2013-02-13 大日本印刷株式会社 液晶表示装置の製造方法

Also Published As

Publication number Publication date
JPH11311770A (ja) 1999-11-09

Similar Documents

Publication Publication Date Title
US6496170B1 (en) Liquid crystal apparatus
US6219019B1 (en) Liquid crystal display apparatus and method for driving the same
JPS6261931B2 (ja)
US5541747A (en) Electro-optical device utilizing a liquid crystal having a spontaneous polarization
KR100260465B1 (ko) 액정표시장치
JP4077935B2 (ja) 液晶素子
US5598284A (en) Electro-optical device defined by relationship of data voltage, residual voltage, spontaneous polarization, and liquid crystal time constant and capacitance
EP0542518B1 (en) Liquid crystal element and driving method thereof
KR100473874B1 (ko) 액정소자
US6323850B1 (en) Driving method for liquid crystal device
EP1143289A2 (en) Chiral smectic liquid crystal device
JP3804581B2 (ja) 液晶表示装置の駆動方法
JP3893215B2 (ja) アクティブマトリクス方式の液晶素子の駆動方法
JP3262870B2 (ja) 液晶電気光学装置
JPH11305234A (ja) 液晶表示素子およびその製造方法
US20020080102A1 (en) Process for producing liquid crystal device and driving method of the device
JP2000019485A (ja) 液晶素子の駆動方法
US20020054007A1 (en) Process for producing liquid crystal device and driving method of the device
US20020050966A1 (en) Process for producing liquid crystal device and driving method of the device
JPH11311773A (ja) 液晶素子の駆動法
JP2984788B2 (ja) 表示素子装置及び表示素子の駆動方法
JP2000105364A (ja) 液晶装置
US20020080101A1 (en) Process for producing liquid crystal device and driving method of the device
JP3723109B2 (ja) 液晶表示素子の製造方法及び液晶表示素子
JP2875675B2 (ja) 液晶表示装置及びその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060824

A131 Notification of reasons for refusal

Effective date: 20060912

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20061205

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20061211

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20101215

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20121215

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees