JP3885581B2 - Lan間接続装置 - Google Patents
Lan間接続装置 Download PDFInfo
- Publication number
- JP3885581B2 JP3885581B2 JP2001390336A JP2001390336A JP3885581B2 JP 3885581 B2 JP3885581 B2 JP 3885581B2 JP 2001390336 A JP2001390336 A JP 2001390336A JP 2001390336 A JP2001390336 A JP 2001390336A JP 3885581 B2 JP3885581 B2 JP 3885581B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lan
- abnormal
- unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【発明の属する技術分野】
本発明は、ブリッジ方式を用いたユーザLANと通信事業者の広域LANとを接続するLAN間接続装置に係り、特にメディアコンバータ内部にブリッジ方式を用いているLAN間接続装置に関するものである。
【0002】
【従来の技術】
近年、LAN(Local Area Network)技術をベースとした広域LANが各地域にそれぞれ構築されて、これらをさらに高速帯域の基幹網より接続した広域網が全国規模において展開され、その実用化が図られている。
こうした、広域LANのサービスとして、10M/100Mbpsなどの伝送速度があるが、LAN同士を、光ケーブルを介して接続するLAN間接続装置としては、コストをより下げるために、一つの装置で10M/100Mbpsの両方の速度に対応したLAN間接続装置の実用化がされている。
このような背景において、LAN同士を接続するLAN間接続装置の一つに、ブリッジ方式を用いた装置がある。
【0003】
そして、従来の技術では、ブリッジ方式の装置(宅内メディアコンバータ:ブリッジ)によりLAN間接続を実現すると、ショートフレーム・ロングフレーム・CRCエラーフレームの異常データフレームを破棄していた。
周知のように、ユーザLANを上記のような通信事業者の広域LANと、伝送路により接続する際に、図7に示すように、伝送路の宅内側の終端点に通信事業者の責任分岐点が位置付けられ、終端点までの保守が必要とされている。
【0004】
しかしながら、ブリッジ方式を用いている場合、ユーザ側において、宅内メディアコンバータ(ブリッジ)により、上述したように異常フレームが破棄されてしまうため、局側では、どの程度の異常フレームがユーザ側LANで発生しているかの検出(監視)が行えない。
このため、ユーザ側LANのLAN間接続装置(宅内メディアコンバータ)と、広域LAN側のLAN間接続装置(局内メディアコンバータ)両方に、破棄されたデータフレームを監視する能力を持った高価なMACスイッチ(ブリッジ回路)と、そのMACスイッチを制御するCPUなどから構成された監視機能とを搭載して、破棄されるフレームの種類等の監視を用いた機能がある。
【0005】
【発明が解決しようとする課題】
しかし、従来の方法では、破棄されるフレームの種別やその数を監視するため、高価なMACスイッチと、このMACスイッチにより破棄されるフレームの監視制御を行うCPUによる監視システムを、宅内側と局内側の両方のLAN間接続装置に搭載する必要があるため、システムの開発を含めた装置全体として考えると高価なシステムになってしまう。
また、従来の方法には、ユーザLAN側に設置されたLAN間接続装置において、異常データフレーム数を通信事業者に通知するための手段として、ユーザLANからの情報を一旦止めてから自装置の破棄フレーム数情報をデータ帯域中に挿入して送出するinband方式が用いられるが、この方式であると、ユーザLANからの情報を一旦止める必要があるため、上り方向のスループットの低下を招くという問題がある。
【0006】
本発明はこのような背景の下になされたもので、安価な構成により、データの送受信のスループットを低下させずに、破棄フレームの監視を行い、宅内側伝送路の保守を行うことが可能なLAN間接続装置を提供する事にある。
【0007】
【課題を解決するための手段】
本発明のLAN間接続装置は、ブリッジ方式を用いたユーザLANと通信事業者の広域LANとを接続するLAN間接続装置であって、前記ユーザLAN側から送信されるフレームから、異常フレームを検出し、このフレームを正常なダミーフレームに変換し、ブリッジ回路(MACスイッチ1)に転送する第1の変換部(制御部3)と、前記ユーザLANと前記広域LANとの間のメディア変換を行うブリッジ回路と、前記ブリッジ回路を通過した前記ダミーフレームを、前記異常フレームと変換する第2のフレーム変換部(制御部6)とを具備し、前記ブリッジ回路が前記異常フレームを破棄することなく、前記ユーザLANからの異常フレームを、広域LANの伝送路を介して、通信事業者の局内側メディアコンバータへ転送することを特徴とする。
【0008】
本発明のLAN間接続装置は、前記異常フレームを一時的に記憶する記憶部を有し、前記第1の変換部が前記異常フレームをこの記憶部に格納し、前記第2の変換部が記憶部から異常フレームを読み出すことにより、異常フレームの変換を行うことを特徴とする。
本発明のLAN間接続装置は、前記ダミーフレームが、格納されている異常フレームの前記記憶部におけるアドレスを有していることを特徴とする。
【0009】
本発明のLAN間接続装置は、ブリッジ方式を用いたユーザLANと通信事業者の広域LANとを接続するLAN間接続装置であって、前記ユーザLAN側から送信されるフレームから、異常フレームを検出し、このフレームを正常なダミーフレームに変換し、ブリッジ回路に転送する第1の変換部と、前記ユーザLANと前記広域LANとの間のメディア変換を行うブリッジ回路と、前記ブリッジ回路を通過した前記ダミーフレームを、前記異常フレームと同種の異常を有する他の異常フレームに変換する第2のフレーム変換部とを具備し、前記ブリッジ回路が前記異常フレームを破棄することなく、前記ユーザLANからの異常フレームと同種の異常を有する他の異常フレームを、広域LANへの伝送路へ転送することを特徴とする。
【0010】
本発明のLAN間接続装置は、前記ユーザLANの発生する異常フレームの種類に対応し、この種類毎の前記他の異常フレームが記憶されている記憶部を有し、前記第1の変換部が前記異常フレームの種類を検出し、前記第2の変換部が記憶部から、この種類と同種の他の異常フレームを読み出すことにより、異常フレームの変換を行うことを特徴とする。
本発明のLAN間接続装置は、前記ダミーフレームが、第1の変換部が検出した異常フレームの種類を示すデータを有していることを特徴とする。
【0011】
【発明の実施の形態】
本発明のLAN間接続装置は、ユーザLANや広域LANにおいて、イーサネット(登録商標)フレームの様な、データをフレーム単位で送受信するシステムに用いられるものである。
以下、データの送受信を行うフレームの例としてイーサネット(登録商標)フレームを用い、宅内側メディアコンバータにおいて、異常フレームをブリッジ回路で棄せずに局内側メディアコンバータに、この異常フレームを送信し、局内側メディアコンバータにおいて、この異常フレームの検出及び解析を行うネットワークにより本願発明のLAN間接続装置の構成例を説明する。
<第1の実施形態>
図1は本発明の第1の実施形態によるLAN間接続装置(宅内メディアコンバータ:ブリッジ)の構成を示すブロック図である。
この図において、本発明のLAN間接続装置には、MACスイッチ(ブリッジ回路)1を用いたメディアコンバータを用いることとする。
【0012】
E−PHY・2は、ユーザ側LANからのフレーム(データフレーム)等の信号の波形整形等を行う物理層デバイス(PHYチップ)であり、フレームの開始を示すフレーム同期信号を検出して、データイネーブル信号を送出する。
制御部2は、E−PHY・2から入力されるフレームが、異常フレームであるか否かの検出を行う。
また、制御部2は、入力されるフレームを異常フレームと判定した場合、この異常フレームを保護するためにメモリ・4へ記憶させ、この異常フレームを、予めメモリ5に用意されているダミーフレームと交換(変換)し、MACスイッチ1へ転送する。
一方、制御部2は、入力されるフレームを異常フレームでないと判定した場合、このフレームを、そのままの状態でMACスイッチ1へ転送する。
【0013】
MACスイッチ(ブリッジ回路)・1は、入力されるフレームを、対向する局内側のLAN間接続装置に対応させ、伝送速度10M/100Mbpsや、伝送方法全/半二重などを選択を行い、選択された通信速度及び通信モードにより、この局内側のLAN間接続装置に送出する。
制御部6は、MACスイッチ1から入力されるフレームが、ダミーフレームか否かの判定を行い、ダミーフレームであれば、メモリ4に記憶されている異常フレームを読み出し、ダミーフレームとこの異常フレームとを交換(変換)し、O−PHY・7へ出力する。
O−PHY・7は、ユーザ側LANと広域LANとの間のフレーム等の信号を、光信号/電気信号に変換し、かつ波形整形等を行う物理層デバイス(PHYチップ)であり、フレームの開始を示すフレーム同期信号を検出して、データイネーブル信号(例えば、「H」レベル)を送出する。
【0014】
次に、図1における制御部3の構成を図2を用いて説明する。図2は、制御部3の構成例を示すブロック図であり、構成として、図1のメモリ4,5を、説明上加えてある。
フレーム検出部11は、データイネーブル信号のアクティブになった変化(「L」レベルから「H」レベルへの遷移)を検出し、入力されるフレーム及びデータイネーブル信号をCRCエラー検出部12へ出力し、データイネーブル信号をショート・ロングフレーム検出部13へ出力する。
【0015】
ショート・ロングフレーム検出部13は、データイネーブル信号の長さをカウントし、フレームの長さを検出する。データイネーブル信号は、フレームと同じ長さの期間、「H」レベルとなっている。
このとき、ショート・ロングフレーム検出部13は、例えば、カウントしたバイト数(1バイトで1回カウントすればカウント回数)が63Byte以下ならばショートフレームであると判断し、メモリアクセス部14へショートフレーム検出信号を出力する。
また、ショート・ロングフレーム検出部13は、例えば、カウントしたバイト数が1537Byte以上ならばロングフレームであると判断し、メモリアクセス部14へロングフレーム検出信号を送る。
一方、ショート・ロングフレーム検出部13は、カウントしたバイト数が64Byte以上であり1536Byte以下であれば、このフレームを正常なフレームと判定して、メモリアクセス部14には何も送らない。
【0016】
CRC検出部12は、入力されるフレームのCRC(Cyclic Redundancy Check)の計算を行う。
ここで、CRCとは、フレーム内のデータが伝送中に破損(紛失)されていないかをチェックする値のことである。
一般にはパリティー・チェックやチェックサムにくらべて誤り検出が高い方式と言われており、Ethernet(登録商標)の生成多項式G(x)は、
G(x)=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+X4+X2+X+1 ……(1)
であらわすことができる、32bitの長さの値となる。(Xはデータのビットを示す)。
【0017】
この生成多項式は、バースト的な誤り(フレーム中で連続してbitが誤ること)に対して強く、32bit以下のバースト誤りを検出することが可能となる。
フレーム中に格納されるCRC値は送信側であて先アドレスからデータフィールドまでを多項式としてX32倍して、生成多項式で割った余りとなる。
CRC検出部12は、このようにしてCRC計算を行い、フレーム中のCRCの値と適合しなければエラーとみなし、メモリアクセス部14へCRCエラー信号を送る。
一方、CRC検出部12は、フレーム中のCRCの値と適合した場合、メモリアクセス部14へは何も送らない。
また、CRC検出部12は、フレームとデータイネーブル信号とが、メモリアクセス部14及びフレーム挿入部15の双方へ出力する。
【0018】
メモリアクセス部14は、入力されるフレームに対応して、ロングフレーム検出信号,ショートフレーム検出信号及びCRCエラー信号などのエラー検出信号が入力された場合、このフレーム(異常フレーム)をメモリ4に記憶させる。
また、メモリアクセス部14は、メモリ5から、正常なフレーム構成であるダミーフレームを読み出し、上記異常フレームを記憶させたメモリ4のアドレス(先頭アドレスと最後尾のアドレスとの双方)を、このダミーフレームのデータ領域に添付する。
さらに、メモリアクセス部14は、フレームの転送元MACアドレスに、ベンダー固有の宅内メディアコンバータのMACアドレスを書き込む。
【0019】
加えて、メモリアクセス部14は、CRCエラー検出部12の出力するデータイネーブル信号Rに同期させて、上記エラー検出信号が入力された場合、データイネーブル信号Pを「H」レベルで出力し、一方、このエラー検出信号が入力されない場合、データイネーブル信号Pを「L」レベルで出力する。
フレーム挿入部15は、データイネーブル信号Rが「H」レベルのとき、データイネーブル信号Pが「L」レベルの場合(フレームのエラーが検出されない場合)、CRCエラー検出部12からのフレームをそのまま出力し、データイネーブル信号Pが「H」レベルの場合(フレームのエラーが検出された場合)、メモリアクセス部14から入力されるダミーフレームを出力する。
【0020】
次に、図1における制御部6の構成を図3を用いて説明する。図3は、制御部6の構成例を示すブロック図であり、構成として、図1のメモリ4,5を、説明上加えてあるが、第1の実施形態ではメモリ5はメモリアクセス部23と接続されていない。
この図において、フレーム検出部21は、データイネーブル信号のアクティブになった変化(「L」レベルから「H」レベルへへの遷移)を検出し、入力されるフレーム及びデータイネーブル信号をフレーム解析部22へ出力する。
【0021】
フレーム解析部22は、フレームのMACアドレス領域の転送元MACアドレスが、ベンダー固有の宅内メディアコンバータのMACアドレスであるか否かを判定し、転送元MACアドレスが宅内メディアコンバータのMACアドレスであると判定した場合、情報フレーム検出信号をメモリアクセス部23へ出力し、転送元MACアドレスが宅内メディアコンバータのMACアドレスでないと判定した場合、メモリアクセス部23に対して情報フレーム検出信号の出力を行わない。
また、フレーム解析部22は、情報フレーム検出信号の出力タイミングの後、フレーム及びデータイネーブル信号Qを、メモリアクセス部23とフレーム挿入部24とに各々出力する。
【0022】
メモリアクセス部23は、情報フレーム検出信号が入力されると、ダミーフレームのデータ領域から、メモリ4に記憶されている異常フレームの先頭アドレスと最後尾のアドレスとを抽出し、このアドレスに対応してメモリ4から異常フレームを読み出し、データイネーブル信号Qに同期して、フレーム挿入部24へ出力する。
また、メモリアクセス部23は、情報フレーム検出信号が入力された場合、データイネーブル信号Qに同期して、データイネーブル信号Tを「H」レベルで出力し、情報フレーム信号が力されない場合、データイネーブル信号Qに同期して、データイネーブル信号Tを「L」レベルで出力する。
【0023】
フレーム挿入部24は、データイネーブル信号Qが「H」レベルであるとき、データイネーブル信号Tが「H」レベルのとき、メモリアクセス部23から入力される、メモリ4から読み出された異常フレームを出力する。
一方、フレーム挿入部24は、データイネーブル信号Qが「H」レベルであるとき、データイネーブル信号Tが「L」レベルのとき、フレーム解析部22から入力されるフレームそのものを出力する。
【0024】
次に、図1,図2,図3及び図4を参照して、第1の実施形態によるLAN間結合装置の動作例を説明する。
図4は、図1の各点A,B,C,Dにおけるフレームの処理を行うタイミングを示す概念図である。
ここで、図4(a)が点A(E−PHY・2と制御部3との間),図4(b)が点B(制御部3とMACスイッチ1との間),図4(c)が点C(MACスイッチ1と制御部6との間),図4(d)が点D(制御部6とO−PHY・7との間)のフレームの処理状態を示している。
上述した構成のLAN間結合装置において、例えば、異常フレームとして入力されたフレームが長さ2000Byteのオーバーサイズ(ロングフレーム)であるとする。
【0025】
図4(a)において、制御部3のフレーム検出部11は、E−PHY・2から入力されるデータフレームを検出すると、データイネーブルがアクティブへと変化し、ショート・ロングフレーム検出部13にデータイネーブルを出力し、CRCエラー検出部12にデータイネーブル,及びフレームの双方のデータをを両方を出力する。
これにより、ショート・ロングフレーム検出部13は、データイネーブルの長さをカウントし、すなわちバイト数をカウントし、このカウント回数が1537回を越えた場合、上記フレームがオーバーサイズであると判定し、オーバーサイズであることを示すロングフレーム検出信号をメモリアクセス部14へ出力する。
【0026】
そして、メモリアクセス部14は、ロングフレーム検出信号が入力されると、データイネーブルが「H」レベルの間、すなわち、データイネーブル信号が非アクティブ「L」レベルとなるデータの終了まで、フレームの各データを、メモリ4(異常フレーム保護領域)に記憶させる(記録する)。
このとき、メモリアクセス部14は、あらかじめイーサネット(登録商標)フレーム構成まで完全になされた正常なダミーフレームを、メモリ5(ダミーフレーム記憶領域)から読み出す。
【0027】
そして、メモリアクセス部14は、メモリ5から読み出したダミーフレームのデータフィールドの中に、メモリ4に記録したフレームのデータの先頭アドレスと最後尾のデータのアドレスを書き込み、フレーム挿入部15へ、ダミーフレームとデータイネーブルPとを、データイネーブルRに同期させて出力する。
この場合、メモリ4において、アドレス[0000]から[07CF]までの間に異常フレームが書き込まれたとすると、ダミーフレームのデータフィールドには、メモリ4に記録したデータの先頭アドレスである[0000]と、最後尾のアドレスである[07CF]の値が書き込まれることとなる。
【0028】
ここで、図5を用いて、ダミーフレームとして呼び出したイーサネット(登録商標)フレームの説明を行う。
このイーサネット(登録商標)フレームは通常のイーサネット(登録商標)フレーム構成と同様な構成になっているため、MACスイッチ1を破棄せずに通過させることが可能である。
この場合のダミーフレームは、フレームサイズとしては最小の64オクテット(1オクテット=8bit)からなっている。
フレームの先頭から順に、プリアンブルが7オクテット、SFD(Start Frame Delimiter)が1オクテットあり(ただしこれは、フレーム長64オクテットの中にはかぞえない)、その後に8オクテットの宛先アドレスフィールドがあり、その中にはベンダー固有のMACアドレスが記入されている。
【0029】
さらに、その後ろに送信元アドレスフィールドが8オクテット続き、この中にもやはりベンダー固有のMACアドレスが記されている。
ベンダー固有のMACアドレスを入力する理由は、他の通常データフレームと情報フレームの区別をつけるようにするためである。
その後ろにLengthフィールドが2オクテット続き、中身は46のデータサイズが格納されている。その後に46オクテットの送信データフィールドが来る。
データフィールドの中身は、最初の4オクテットにメモリ4に記録した異常フレームのデータの先頭アドレスである[0000]が書き込まれ、次の4オクテットにメモリ4に記録した異常フレームのデータの最後尾のアドレスである[07CF]が書き込まれ、残りの38オクテットにはPAD(無意味なデータ)が入り、最後にFCSフィールドが4オクテット続いてこのフレームは終了となる。
【0030】
次に、フレーム挿入部15は、セレクタとなっており、データイネーブル信号Rが「H」でかつデータイネーブル信号Pが「H」であると(ショート・ロングフレーム検出部13またはCRCエラー検出部12のいずれかのエラーが検出された場合)、メモリアクセス部14から入力されるダミーフレームを出力し、データイネーブル信号Rが「H」でかつデータイネーブル信号Pが「L」である(何のエラーも検出されなかった場合)と、CRCエラー検出部12から入力されるフレームがそのまま出力される。
以上の動作により、図4(b)に示すように、B点において、異常フレームがメモリ4に保護され、この異常フレームと正常フレーム形態であるなダミーフレームとの変換が行われる(置き換えが完了する)。
【0031】
次に、B点を通過したデータフレームは、MACスイッチ1に入力されるが、B点を通過する、ダミーフレームを含むすべてのフレームは正常なフレーム形態であるので、全てのフレームがMACスイッチ1を通過して、制御部6へ入力される。
そして、図4(c)に示すように、制御部6のフレーム検出部21は、データイネーブル信号のアクティブへの変化(「L」レベルから「H」レベルへの遷移)を検出し、フレームが入力されたことを確認すると、このフレームとデータイネーブル信号を、フレーム解析部22へ出力する。
【0032】
データ解析部22は、フレームのMACアドレス欄をチェックし、送信元アドレスがベンダー固有のMACアドレス(宅内メディアコンバータのMACアドレス)であることを確認すると、このフレームがダミーフレームであることを検出し、メモリアクセス部23に情報フレーム検出信号を出力するとともに、フレームとデータイネーブル信号Qを出力する。
また、このとき、データ解析部22は、フレームとデータイネーブル信号Qを、フレーム挿入部24へ出力する。
【0033】
メモリアクセス部23は、情報フレーム検出信号を受信すると、ダミーフレームのデータフィールドに記憶されている、もともとの異常データフレームが記憶されているメモリ4の先頭アドレス、たとえば[0000],及び最後尾のアドレス、例えば[07CF]を読み取る。
そして、メモリアクセス部23は、読みとった先頭アドレス及び最後尾のアドレスに基づき、ダミーフレームと交換した異常フレームをメモリ4から読み出し、フレーム挿入部24へ出力する。
また、メモリアクセス部23は、情報フレーム検出信号を受信すると、データイネーブル信号Tを「H」レベルで出力する。
【0034】
フレーム挿入部24は、セレクタとなっており、データイネーブル信号Qが「H」でかつデータイネーブル信号Tが「H」であると(ショート・ロングフレーム検出部13またはCRCエラー検出部12のいずれかのエラーが検出された場合)、メモリアクセス部23が読み出す、元の異常フレームを出力し、データイネーブル信号Rが「H」でかつデータイネーブル信号Tが「L」である(何のエラーも検出されなかった場合)と、フレーム解析部22から入力されるフレームがそのまま出力される。
以上の動作により、図4(d)に示すように、D点において、ダミーフレームが、メモリ4に保護されていた、このダミーフレームに交換された元の異常フレームへ戻される(置き換えが完了する)。
【0035】
上述したように、本発明の第1の実施形態によるLAN間接続装置によれば、MACスイッチ1を挟み、制御部3がメモリ4に異常フレームを一時格納し、制御部6がこの異常フレームをアクセスして、MACスイッチ1をバイパスする経路を構成しているため、MACスイッチ1により異常フレームが破棄されることなく、異常フレームをブリッジを通過させることができるので、局内側のLAN間接続装置により異常フレームの検出及び解析を行うことにより、ユーザLANの、例えばリピータからLAN間接続装置(ブリッジ)の間における伝送路等の不具合による異常フレームを局内側にて監視できるため、責任分岐点までの保守を行うことが可能となる。
【0036】
<第2の実施形態>
次に、図1,2,3を用いて、第2の実施形態の説明を行うが、第1の実施形態と同様な構成であるので、第1の実施形態と異なる点のみの説明を行う。
第2の実施形態において、メモリ4には、3種類のエラーフレーム、すなわち、[CRCエラー],[ショートフレームエラー],[ロングフレームエラー]のフレームが、それぞれ代表的なフレームとして、1つずつ書き込まれている。また、メモリ5には、第1の実施形態と同様に正常な形態のダミーフレームが書き込まれている。
ここで、メモリ4は制御部3に接続されておらず、制御部6に接続されている。メモリ5は制御部3に接続されているが、制御部6に接続されていない。
【0037】
メモリアクセス部14は、CRCエラー検出部12またはショート・ロングフレーム検出部13から、CRCエラー信号,ロングフレーム検出信号(ロングフレームエラーの場合),ショートフレーム検出信号(ショートフレームエラーの場合)等のエラー検出信号が入力されると、メモリ5からダミーフレームを読み出す。
また、メモリアクセス部14は、エラー検出信号の種類に応じた識別符号、すなわち、[CRCエラー]の場合は「0101」、[ショートフレームエラー]の場合は「0011」、[ロングフレームエラー]の場合は「1100」の識別符号を、上記ダミーフレームのデータフィールドに書き込む。
さらに、メモリアクセス部14は、第1の実施形態と同様に、エラー検出信号が入力されると、フレームのMACアドレスの領域において、転送元のMACアドレスに、宅内メディアコンバータのMACアドレスを書き込み、データイネーブル信号Pを「H」レベルとして、フレーム挿入部15へ出力する。
【0038】
フレーム挿入部15は、第1の実施形態と同様に、上記ダミーフレームをMACスイッチ1へ出力する。
このとき、MACスイッチ1は、フレームの形態が正常のため、ダミーフレームを通過させる。
フレーム解析部22は、フレームのMACアドレス領域の転送元MACアドレスが、ベンダー固有の宅内メディアコンバータのMACアドレスであるか否かを判定し、転送元MACアドレスが宅内メディアコンバータのMACアドレスであると判定した場合、情報フレーム検出信号をメモリアクセス部23へ出力し、転送元MACアドレスが宅内メディアコンバータのMACアドレスでないと判定した場合、メモリアクセス部23に対して情報フレーム検出信号の出力を行わない。
また、フレーム解析部22は、情報フレーム検出信号の出力タイミングの後、フレーム及びデータイネーブル信号Qを、メモリアクセス部23とフレーム挿入部24とに各々出力する。
【0039】
メモリアクセス部23は、情報フレーム検出信号が入力されると、ダミーフレームのデータ領域(データフィールド)から、エラーの種類を示す識別符号を抽出し、この識別符号に対応したエラーと同種のエラーフレームを、メモリ5から読み出し、データイネーブル信号Qに同期して、フレーム挿入部24へ出力する。
また、メモリアクセス部23は、情報フレーム検出信号が入力された場合、第1の実施形態と同様に、データイネーブル信号Qに同期して、データイネーブル信号Tを「H」レベルで出力し、情報フレーム信号が力されない場合、データイネーブル信号Qに同期して、データイネーブル信号Tを「L」レベルで出力する。
【0040】
次に、図1,図2,図3及び図6を参照して、第2の実施形態によるLAN間結合装置の動作例を説明する。
図6は、図1の各点A,B,C,Dにおけるフレームの処理のタイミングを示す概念図である。
ここで、図6(a)が点A(E−PHY・2と制御部3との間),図6(b)が点B(制御部3とMACスイッチ1との間),図6(c)が点C(MACスイッチ1と制御部6との間),図6(d)が点D(制御部6とO−PHY・7との間)のフレームの処理状態を示している。
上述した構成のLAN間結合装置において、例えば、異常フレームとして入力されたフレームが長さ2000Byteのオーバーサイズのフレームであるとする。
【0041】
図6(a)において、制御部3のフレーム検出部11は、E−PHY・2から入力されるデータフレームを検出すると、データイネーブルがアクティブへと変化し、ショート・ロングフレーム検出部13にデータイネーブルを出力し、CRCエラー検出部12にデータイネーブル,及びフレームの双方のデータを両方を出力する。
これにより、ショート・ロングフレーム検出部13は、データイネーブルの長さをカウントし、すなわちバイト数をカウントし、このカウント回数が1537回を越えた場合、上記フレームがオーバーサイズであると判定し、オーバーサイズであることを示すロングフレーム検出信号をメモリアクセス部14へ出力する。
【0042】
そして、メモリアクセス部14は、ロングフレーム検出信号が入力されると、メモリ5からダミーフレームを読み出し、このデータフィールドに「ロングフレームエラー]を示す識別符号「1100」を書き込むとともに、転送元のMACアドレスとして、宅内メディアコンバータのMACアドレスを書き込み、フレーム挿入部24へ、このダミーフレームを出力する。
【0043】
ここで、図5を用いて、ダミーフレームとして呼び出したイーサネット(登録商標)フレームの説明を行う。
このイーサネット(登録商標)フレームは通常のイーサネット(登録商標)フレーム構成と同様な構成になっているため、MACスイッチ1を破棄されずに通過することが可能である。
この場合のダミーフレームは、フレームサイズとしては最小の64オクテット(1オクテット=8bit)からなっている。
フレームの先頭から順に、プリアンブルが7オクテット、SFD(Start Frame Delimiter)が1オクテットあり(ただしこれは、フレーム長64オクテットの中にはかぞえない)、その後に8オクテットの宛先アドレスフィールドがあり、その中にはベンダー固有のMACアドレスが記入されている。
【0044】
さらに、その後ろに送信元アドレスフィールドが8オクテット続き、この中にもやはりベンダー固有のMACアドレスが記されている。
ベンダー固有のMACアドレスを入力する理由は、他の通常データフレームと情報フレームの区別をつけるようにするためである。
その後ろにLengthフィールドが2オクテット続き、中身は46のデータサイズが格納されている。その後に46オクテットの送信データフィールド(データ領域)が来る。
データフィールドの中身は、最初の4オクテットにエラーの種類を示す識別符号「1100」が書き込まれ、残りの42オクテットにはPAD(無意味なデータ)が入り、最後にFCSフィールドが4オクテット続いてこのフレームは終了となる。
【0045】
次に、フレーム挿入部15は、セレクタとなっており、データイネーブル信号Rが「H」でかつデータイネーブル信号Pが「H」であると(ショート・ロングフレーム検出部13またはCRCエラー検出部12のいずれかのエラーが検出された場合)、メモリアクセス部14から入力されるダミーフレームを出力し、データイネーブル信号Rが「H」でかつデータイネーブル信号Pが「L」である(何のエラーも検出されなかった場合)と、CRCエラー検出部12から入力されるフレームがそのまま出力される。
以上の動作により、図6(b)に示すように、B点において、異常フレームがメモリ4に保護され、この異常フレームと正常フレーム形態であるなダミーフレームとの変換が行われる(置き換えが完了する)。
【0046】
次に、B点を通過したデータフレームは、MACスイッチ1に入力されるが、B点を通過する、ダミーフレームを含むすべてのフレームは正常なフレーム形態であるので、全てのフレームがMACスイッチ1を通過して、制御部6へ入力される。
そして、図6(c)に示すように、制御部6のフレーム検出部21は、データイネーブル信号のアクティブへの変化(「L」レベルから「H」レベルへの遷移)を検出し、フレームが入力されたことを確認すると、このフレームとデータイネーブル信号を、フレーム解析部22へ出力する。
【0047】
データ解析部22は、フレームのMACアドレス欄をチェックし、送信元アドレスがベンダー固有のMACアドレス(宅内メディアコンバータのMACアドレス)であることを確認すると、このフレームがダミーフレームであることを検出し、メモリアクセス部23に情報フレーム検出信号を出力するとともに、フレームとデータイネーブル信号Qを出力する。
また、このとき、データ解析部22は、フレームとデータイネーブル信号Qを、フレーム挿入部24へ出力する。
【0048】
メモリアクセス部23は、情報フレーム検出信号を受信すると、ダミーフレームのデータフィールドに記憶されている、もともとの異常フレームの種類を識別符号「1100」から、[ロングフレームエラー]であることを検出し、この識別符号「1100」に対応した[ロングフレームエラー]のエラーフレームを、メモリ5から読み出し、フレーム挿入部24へ出力する。
また、メモリアクセス部23は、情報フレーム検出信号を受信すると、データイネーブル信号Tを「H」レベルで出力する。
【0049】
フレーム挿入部24は、セレクタとなっており、データイネーブル信号Qが「H」でかつデータイネーブル信号Tが「H」であると(ショート・ロングフレーム検出部13またはCRCエラー検出部12のいずれかのエラーが検出された場合)、メモリアクセス部23が読み出す、元の異常フレームを出力し、データイネーブル信号Rが「H」でかつデータイネーブル信号Tが「L」である(何のエラーも検出されなかった場合)と、フレーム解析部22から入力されるフレームがそのまま出力される。
以上の動作により、図6(d)に示すように、D点において、ダミーフレームが、メモリ4に記憶されていた識別符号に対応するエラーフレームへ変換される(置き換えが完了する)。
【0050】
上述したように、本発明の第2の実施形態によるLAN間接続装置によれば、MACスイッチ1を挟み、制御部3がメモリ5からダミーフレームを読み出し、このダミーフレームにエラーの種類を示す識別符号を書き込み、正常なフレームとしてこのダミーフレームを通過させ、制御部6がこの識別符号をダミーフレームから読み出し、識別符号のしめすエラーフレームとこのダミーフレームを交換するため、MACスイッチ1をバイパスする経路を構成他のと同様の機能となり、MACスイッチ1により異常フレームが破棄されることなく、この異常フレームと同種のエラーフレームをブリッジを通過させることができるので、局内側のLAN間接続装置により、このエラーフレームを用いて、異常フレームの検出及び解析を行うこととなり、第1の実施形態と同様に、ユーザLANの、例えばリピータからLAN間接続装置(ブリッジ)の間における伝送路等の不具合による異常フレームを局内側にて、実質的に監視できるため、責任分岐点までの保守を行うことが可能となる。
【0051】
また、本発明の第2の実施形態によるLAN間接続装置では、第1の実施形態の効果に加え、広域LAN側の対向装置内のブリッジ方式装置で、異常データフレームは最終的には破棄され、破棄されたデータフレームの種類のみが記録されていき、データの中身まではチェックされないことを考慮し、同種のエラーフレームを用意しておき、検出した異常フレームと同種のエラーフレームに交換して送信している。
これにより、本発明の第2の実施形態によるLAN間接続装置では、ブリッジ回路(MACスイッチ)において、異常フレームを通過させるフロー制御などを行った場合、内部のメモリ4(第1の実施形態)記憶部にフレームのデータを蓄えることとなり、すなわち、フロー制御がかかっている間、異常フレームを保護(格納)する必要があり、この異常フレームが非常に長い(たとえば一秒間ぐらいの)ロングフレームであると、非常に大容量の記憶領域をメモリ4に確保(第1の実施形態)しなければならないが、異常となる最低長のロングフレームのエラーフレームを用意しておくことにより、メモリ4の容量を必要最小限に押さえ、第1の実施形態に比較して、より安価に監視/保守を可能とする。
【0052】
以上、本発明の一実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
【0053】
【発明の効果】
上述した構成により、本発明のLAN間接続装置によれば、ブリッジ回路を挟み、第1の変換部が記憶部に異常フレームを一時格納し、第2の変換部がこの異常フレームをアクセスして、ブリッジ回路をバイパスする経路を構成しているため、ブリッジ回路により異常フレームが破棄されることなく、異常フレームをブリッジを通過させることができるので、局内側のLAN間接続装置により異常フレームの検出及び解析を行うことにより、ユーザLANの、例えばリピータからLAN間接続装置(ブリッジ)の間における伝送路等の不具合による異常フレームを局内側にて監視できるため、責任分岐点までの保守を行うことが可能となる。
【0054】
また、本発明のLAN間接続装置によれば、異常データフレームは破棄されずに対向装置まで伝送されるため、高価なブリッジ回路とCPU(中央処理装置)を対向するメディアコンバータのどちらか一方につけるだけでよく、例えば局内側のメディアコンバータに付けるだけで良く、宅側と局内側との双方のメディアコンバータに高価なブリッジ回路とCPUを取り付けた保守の処理と同等の機能を安価に得ることができ、また、入力されたエラーフレームをすべて伝送するだけなので、従来例のように、破棄された異常フレームの情報を局内側に送信するために、ユーザLANからのフレームの送出を一端止める必要がなく、上り方向のフレーム送信のスループットを下げることもない。
【図面の簡単な説明】
【図1】 本発明の第1及び第2の実施形態によるLAN間接続装置の構成例を示すブロック図である。
【図2】 図1の制御部3の構成例を示すブロック図である。
【図3】 図1の制御部6の構成例を示すブロック図である。
【図4】 本発明の第1の実施形態による図1の点A,B,C,Dの各点におけるフレームの変換状態を示す概念図である。
【図5】 イーサネット(登録商標)におけるフレームの構成を示す概念図である。
【図6】 本発明の第2の実施形態による図1の点A,B,C,Dの各点におけるフレームの変換状態を示す概念図である。
【図7】 伝送路の宅内側の終端点に通信事業者の責任分岐点の説明を行う、ネットワークシステムの構成例である。
【符号の説明】
1 MACスイッチ
2 E−PHY
3,6 制御部
4,5 メモリ
7 O−PHY
11,21 フレーム検出部
12 CRCエラー検出部
13 ショート・ロングフレーム検出部
14,23 メモリアクセス部
15,24 フレーム挿入部
Claims (6)
- ブリッジ方式を用いたユーザLANと通信事業者の広域LANとを接続するLAN間接続装置であって、
前記ユーザLAN側から送信されるフレームから、異常フレームを検出し、このフレームを正常なダミーフレームに変換し、ブリッジ回路に転送する第1の変換部と、
前記ユーザLANと前記広域LANとの間のメディア変換を行うブリッジ回路と、
前記ブリッジ回路を通過した前記ダミーフレームを、前記異常フレームと変換する第2のフレーム変換部と
を具備し、
前記ブリッジ回路が前記異常フレームを破棄することなく、前記ユーザLANからの異常フレームを、広域LANへの伝送路へ転送することを特徴とするLAN間接続装置。 - 前記異常フレームを一時的に記憶する記憶部を有し、
前記第1の変換部が前記異常フレームをこの記憶部に格納し、前記第2の変換部が記憶部から異常フレームを読み出すことにより、異常フレームの変換を行うことを特徴とする請求項1記載のLAN間接続装置。 - 前記ダミーフレームが、格納されている異常フレームの前記記憶部におけるアドレスを有していることを特徴とする請求項2に記載のLAN間接続装置。
- ブリッジ方式を用いたユーザLANと通信事業者の広域LANとを接続するLAN間接続装置であって、
前記ユーザLAN側から送信されるフレームから、異常フレームを検出し、このフレームを正常なダミーフレームに変換し、ブリッジ回路に転送する第1の変換部と、
前記ユーザLANと前記広域LANとの間のメディア変換を行うブリッジ回路と、
前記ブリッジ回路を通過した前記ダミーフレームを、前記異常フレームと同種の異常を有する他の異常フレームに変換する第2のフレーム変換部と
を具備し、
前記ブリッジ回路が前記異常フレームを破棄することなく、前記ユーザLANからの異常フレームと同種の異常を有する他の異常フレームを、広域LANへの伝送路へ転送することを特徴とするLAN間接続装置。 - 前記ユーザLANの発生する異常フレームの種類に対応し、この種類毎の前記他の異常フレームが記憶されている記憶部を有し、
前記第1の変換部が前記異常フレームの種類を検出し、前記第2の変換部が記憶部から、この種類と同種の他の異常フレームを読み出すことにより、異常フレームの変換を行うことを特徴とする請求項4記載のLAN間接続装置。 - 前記ダミーフレームが、第1の変換部が検出した異常フレームの種類を示すデータを有していることを特徴とする請求項5に記載のLAN間接続装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001390336A JP3885581B2 (ja) | 2001-12-21 | 2001-12-21 | Lan間接続装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001390336A JP3885581B2 (ja) | 2001-12-21 | 2001-12-21 | Lan間接続装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003198592A JP2003198592A (ja) | 2003-07-11 |
JP3885581B2 true JP3885581B2 (ja) | 2007-02-21 |
Family
ID=27598299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001390336A Expired - Fee Related JP3885581B2 (ja) | 2001-12-21 | 2001-12-21 | Lan間接続装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3885581B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013220377A1 (de) * | 2013-10-09 | 2015-04-09 | Robert Bosch Gmbh | Anpasseinrichtung für ein Bussystem und Verfahren zum Betreiben einer CAN-Teilnehmerstation und einer CAN-FD-Teilnehmerstation in einem Bussystem |
WO2017056395A1 (ja) * | 2015-09-29 | 2017-04-06 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 不正検知電子制御ユニット、車載ネットワークシステム及び通信方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03194646A (ja) * | 1989-12-22 | 1991-08-26 | Fujitsu Ltd | プロセッサ間データ転送方式 |
JPH07264214A (ja) * | 1994-02-07 | 1995-10-13 | Fujitsu Ltd | インターフェース装置 |
JP2000101626A (ja) * | 1998-09-24 | 2000-04-07 | Toshiba Corp | リピータ装置 |
JP2000299696A (ja) * | 1999-04-13 | 2000-10-24 | Toshiba Corp | ネットワークシステムに於ける異常診断方法 |
JP2001045061A (ja) * | 1999-08-02 | 2001-02-16 | Hitachi Ltd | 通信ノード装置 |
-
2001
- 2001-12-21 JP JP2001390336A patent/JP3885581B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003198592A (ja) | 2003-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4573663B2 (ja) | データ中継装置、データ中継方法、データ送受信装置およびデータ通信システム | |
JP2848784B2 (ja) | パケット交換方式 | |
GB2332128A (en) | Arrangement for transmitting packet data segments from a media access controller across multiple physical links | |
CN111064545B (zh) | 基于fpga实现具有spw接口的专网地检装置及方法 | |
JP2953763B2 (ja) | 光トランシーバ | |
US6741566B1 (en) | Remote management ethernet network and device | |
US6944587B2 (en) | Ethernet adapting apparatus | |
US7441039B2 (en) | Method and apparatus for adapting mac and network processor core to packet format changes and for mapping RPR architecture over spatial reuse architecture | |
CN101667959B (zh) | 一种物理层数据传输的方法、装置及数据传输的系统 | |
JP3885581B2 (ja) | Lan間接続装置 | |
JP4652245B2 (ja) | 警報転送システム | |
JP3646792B2 (ja) | 通信装置 | |
JP2002094541A (ja) | Lan間接続システムおよびその警報転送方式 | |
JPH05252085A (ja) | 衛星通信制御装置 | |
JP5187129B2 (ja) | パケット監視システム、その方法及びそのプログラム | |
JP5365417B2 (ja) | 優先制御装置およびそれを用いたネットワークシステム | |
KR100528410B1 (ko) | 고수준 데이터 링크 제어 방식 통신에서 동기 신호 및 패킷 상태 정보 제어 장치 | |
JP2003289310A (ja) | ループバック試験装置、ループバック試験方法、およびそのプログラム | |
KR19990080281A (ko) | 프레임 릴레이 망과 atm 망 간 링크 프로토콜 변환장치 | |
JP2932359B2 (ja) | 障害通知回路 | |
JP2018157337A (ja) | 通信装置及び無瞬断切替方法 | |
KR101041567B1 (ko) | 고속 이더넷 처리를 위한 mac 제어기 | |
CN117155738A (zh) | 一种车载网络通信中的网关装置及实现方法 | |
JPH11308225A (ja) | Atm試験方法およびatm試験方式 | |
JP2005277575A (ja) | 通信システムおよび方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |