JPH07264214A - インターフェース装置 - Google Patents

インターフェース装置

Info

Publication number
JPH07264214A
JPH07264214A JP26929894A JP26929894A JPH07264214A JP H07264214 A JPH07264214 A JP H07264214A JP 26929894 A JP26929894 A JP 26929894A JP 26929894 A JP26929894 A JP 26929894A JP H07264214 A JPH07264214 A JP H07264214A
Authority
JP
Japan
Prior art keywords
clock
pulse
network
timing information
user
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26929894A
Other languages
English (en)
Inventor
Mikio Nakayama
幹夫 中山
Yuzo Okuyama
裕蔵 奥山
Yozo Iketani
陽三 池谷
Satoru Kakuma
哲 加久間
Tetsuo Tachibana
哲夫 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26929894A priority Critical patent/JPH07264214A/ja
Priority to US08/339,541 priority patent/US5555261A/en
Priority to DE69432921T priority patent/DE69432921T2/de
Priority to EP94118209A priority patent/EP0667727B1/en
Publication of JPH07264214A publication Critical patent/JPH07264214A/ja
Priority to US08/696,355 priority patent/US5778001A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5654—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL1
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 送信側から送られてくるＲＴＳ情報を用いて
受信ユーザクロックのタイミングを送信ユーザクロック
のタイミングに一致させる。 【構成】 内部ＲＴＳ情報生成部７１は、ネットワーク
クロックＣNと受信ユーザクロックＣRUを用いてＳＲＴ
Ｓ法により受信ユーザクロックのタイミング情報である
内部ＲＴＳ情報IRTS1〜IRTS4とそれに同期した受信ＲＴ
ＳクロックＣRCKを生成する。演算部７２は内部ＲＴＳ
情報IRTS1〜IRTS4と受信ＡＴＭセルに含まれる受信ＲＴ
Ｓ情報RRTS1〜RRTS4との差を演算し、受信ユーザクロッ
ク発生部７３は該差がゼロとなるように受信ユーザクロ
ックＣRUのタイミングを調整して出力する。ＡＴＭセル
分解部８１は、、受信ユーザクロック生成部７２から入
力される受信ユーザクロックＣRUに同期してＡＴＭセル
よりユーザデータＤRUを出力すると共に、受信ＲＴＳク
ロックＣRCKに同期して受信ＲＴＳ情報を出力する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はネットワークと交換機と
のインターフェース装置に係わり、特に、ＡＴＭを用い
た広帯域ＩＳＤＮ（Ｂ−ＩＳＤＮ）においてＳＲＴＳ
（synchronousResidual Time Stamp)法によりユーザデ
ータの送信クロックのタイミング情報(送信ＲＴＳ情報)
を作成し、該送信ＲＴＳ情報をユーザデータと共にセル
化して伝送し、受信側で送信ＲＴＳ情報に基づいて受信
クロックを送信クロックと同一タイミングにし、該受信
クロックに同期してユーザデータを出力するインターフ
ェース装置に関する。
【０００２】
【従来の技術】音声通信、データ通信だけでなく動画像
も含めたマルチメディア通信のニーズが高まりつつあ
り、そのような広帯域（Broadband)の通信の実現手段と
して、非同期転送モード(Asynchronous Transfer Mode
: ＡＴＭ）を基本とするＢ−ＩＳＤＮ（Broadband-Ｉ
ＳＤＮ）の交換技術がＩＴＵ−Ｔ（旧ＣＣＩＴＴ）で合
意され、実用化されつつある。
【０００３】ＡＴＭ方式では物理回線上に多重に論理リ
ンクを張ることにより回線を複数の呼に割り当てる。そ
して、各呼に応じた端末からの動画像データや音声デー
タ等を固定長の情報単位（セルという）に分解し、順次
回線に送り出して多重化を実現する。セルは図４９に示
すように、５３バイトの固定長ブロックで構成され、そ
の内５バイトがヘッダ部ＨＤ、４８バイトがインフォメ
ーションフィールド（情報部）ＤＴである。ヘッダ部Ｈ
Ｄには、データがブロックに分解された後でも宛先が判
るように呼識別用の仮想チャンネル番号（Virtual Chan
nel Identifier：ＶＣＩ）が含まれ、そのほか方路を特
定する仮想パスの識別子（Virtual PathIdentifier：Ｖ
ＰＩ）や、リンク間のフロー制御に用いられるジェネリ
ックフローコントロールＧＦＣ（Generic Flow Contro
l）や、ペイロードタイプＰＴ（Payload Type)やヘッダ
のエラー訂正用符号ＨＥＣ（Header Error Control)等
が含まれている。
【０００４】図５０はＡＴＭ方式を説明するためのＡＴ
Ｍ網の概略構成図であり、１ａ，１ｂはＡＴＭ端末装
置、３はＡＴＭ網である。ＡＴＭ網３は、データセルを
伝送する情報網３ａと制御信号を伝送する信号網３ｂを
備え、情報網３ａにおける各ＡＴＭ交換機３c-1〜３c-n
の呼処理プロセッサ（ＣＰＵ）３d-1〜３d-nは信号網３
ｂと接続されている。
【０００５】発信端末１ａが着信端末１ｂを呼び出すた
めの発呼操作を行うと、発信端末内のセル組立部は発信
番号、着信番号、端末の種別、属性等を含むデータをセ
ル単位に分割し、各分割データに信号用ＶＣＩ（端末毎
に予め定まっている）を付して信号セルを生成し、該信
号セルをＡＴＭ網３に送り出す。ＡＴＭ交換機（発信側
交換機）３c-1の図示しない信号装置は信号セルを受信
すれば、該信号セルに含まれる情報を組立ててＣＰＵ３
ｄ−１に通知する。ＣＰＵは発信者サービス分析処理、
課金処理、着信者数字翻訳処理等の呼処理を行なうと共
に、方路（ＶＰＩ）及び呼識別情報（ＶＣＩ）を決定
し、ついで、信号網３ｂを介してＮＯ．７プロトコルに
従って次の中継交換機3c-2に発信番号、着信番号、ＶＰ
Ｉ、ＶＣＩ、その他のデータを含む接続情報を送出す
る。中継交換機3c-2は発信側交換機3c-1と同様な処理を
行ない、以後同様な処理が行われ、最終的に発信側交換
機３c-1から着信端末が接続されたＡＴＭ交換機（着信
側交換機）３c-nまでのパス及び中継ＡＴＭ交換機３c-
2,３c-3,・・・が決定される。着信側交換機３c-nは発信番
号、着信番号、上位ＡＴＭ交換機３ｃ-3のＶＣＩを含む
接続情報を受信すれば、着信端末に所定ＶＣＩを割り当
てると共に、着信端末１ｂが通話可能であるか調べる。
通話可能であれば、信号網３ｂは通話可能な旨を発信側
交換機３c-1に通知し、発信側交換機は発信端末１ａに
所定のＶＣＩを割り当てる。
【０００６】パス上の各ＡＴＭ交換機３c-1〜３c-nはパ
ス毎に、上位ＡＴＭ交換機のＶＣＩに対応させて、(1)
該ＶＣＩを有するセルの出力パス（出ハイウェイ）を特
定するための接続情報(ルーチング情報又はタグ情報と
いう)と、(2) 出力するセルに付加する新たなＶＣＩ、
ＶＰＩを内蔵のルーチングテーブルに登録する。以上に
より、発信端末１ａと着信端末１ｂ間にパスが形成され
ると、両端末は発呼セル、応答セルを互いに送受しあっ
て通信手順を確認する。しかる後、発信端末１ａは送信
すべきデータを所定バイト長に分解すると共に、前記割
り当てられたＶＣＩを含むヘッダを付けてセルを生成
し、該セルをＡＴＭ網３に送り出す。各ＡＴＭ交換機３
c-1〜３c-nは上位交換機から所定の入ハイウェイを介し
てセルが入力されると、自分のルーチングテーブルを参
照して入力されたセルのＶＰＩ／ＶＣＩを付け変えると
共にタグ情報に基づいて所定の出ハイウェイに送り出
す。この結果、発信端末１ａから出力されたセルは呼制
御で決定したパスを介して着信側交換機３c-nに到達す
る。着信側交換機３c-nはルーチングテーブルを参照し
て入力されたセルに付加されているＶＣＩを着信端末に
割り当てたＶＣＩに付け変えた後、着信端末１ｂが接続
されている回線に送出する。
【０００７】以後、発信端末１ａはセルを順次着信端末
１ｂに送り、着信端末は受信したセルに含まれる情報部
ＤＴを組立て、元のデータを復元する。以上は、１つの
呼に対する場合であるが、端末−ＡＴＭ交換機間及び隣
接ＡＴＭ交換機間の各回線の両端で互いに持ち合うＶＣ
Ｉ値を変えることにより、１つの回線に多数の呼に応じ
た論理リンクを張ることができ、これにより高速多重通
信が実現される。ＡＴＭ方式によれば、動画像、デー
タ、音声等異なる伝送速度をもつ情報源の情報を多重化
することができるため１本の伝送路を有効に使え、しか
も、パケット交換でソフト的に行っているような再送制
御や複雑な通信手順が不要となり、１５０Ｍｂｐｓの超
高速のデータ伝送が可能となる。
【０００８】図５１(a)〜図５１(d)は広帯域ＩＳＤＮの
システム構成を示すもので、図では右から左へ行くATM
セルのみを図示しているが、実際には双方向である。図
５１(a)はＡＴＭ交換機１１にＡＴＭ端末１２，１３が
接続され、これらＡＴＭ端末間の通信がＡＴＭ交換機を
介してＡＴＭセルで行う構成である。尚、図中、ＵＮＩ
はユーザ網インターフェース(User Network Interface)
を意味している。図５１(b)はＡＴＭ端末１２、１３に
様々なユーザ端末１４，１５が接続された構成であり、
ＡＴＭ端末１２、１３はユーザ端末のデータをＡＴＭセ
ルに変換してＡＴＭ交換機側に送出し、またＡＴＭ交換
機より受信したＡＴＭセルをユーザ端末のデータに変換
してユーザ端末に伝送する機能を有している。図５１
(c)は他の網（例えばフレームリレー網frame relay net
work等）１６、１７とのインターワーキング機能のため
のインターワーキングファンクションユニット（ＩＷＦ
Ｕ）１８，１９を配置した構成であり、図５１(d)はＡ
ＴＭ交換機１１内にインターフェース変換部１１ａを収
容し、ＡＴＭ交換機内で他の網のデータとＡＴＭセルと
の変換を行う構成である。
【０００９】以上のような広帯域ＩＳＤＮのシステム構
成において、一定のスピードでユーザデータを送るサー
ビス、すなわちＣＢＲサービス（Constant Bit Rate Se
rvice)がある。かかるＣＢＲサービにおいて受信側は受
信ＡＴＭセルよりユーザデータを分離した後、該ユーザ
データを送信側クロックと同一タイミング（同一周波
数、同一位相）で出力する必要がある。たとえば、送信
側より音声を64kbpsで送るＣＢＲサービスにおいて、受
信側は64kbpsで受信データを取り出して出力する必要が
ある。受信側の周波数が64kbps以下であれば、出力音声
が間延びすると共に、受信データがバッファに満杯にな
り、伝送されてきたデータが欠落し音飛びが生じる。逆
に、受信側の周波数が64kbps以上であれば、出力音声が
早くなり、バッファが空の状態になり、出力音声が間欠
的になる。従って、ＣＢＲサービスでは受信側のユーザ
クロック（受信ユーザクロック）のタイミングを送信側
のユーザクロックのタイミングと一致させなくてはなら
ない。
【００１０】送信側のユーザクロックが網のクロックに
同期している場合には、受信側で網のクロックより受信
ユーザクロックを生成することにより、送信側及び受信
側のユーザクロックのタイミングを一致させることがで
きる。ところで、送信側のユーザクロック（音声の64kb
ps、ITU-DS(CCITT)勧告G700シリーズ等に規格化されて
いるＤＳ１の1.544Mbps、ＤＳ３の44.736Mbps等）のタ
イミングが網側のネットワーククロックのタイミングに
同期していない場合がある。例えば、図５１(b)の構成
においてユーザ端末１４，１５が内蔵の独自のクロック
を用いてユーザデータを送出する場合、あるいは図５１
(c),(d)において各網のネットワーククロックがＡＴＭ
網のネットワーククロックと異なる場合等である。かか
る場合、送信ユーザクロックの周波数の公称値(Nominal
Value)がわかっていて、受信側が網のクロック(例:15
5.52Mhz)を分周して同じ公称値の受信ユーザクロックを
生成しても、受信ユーザクロックと送信ユーザクロック
との間にタイミング的な誤差が生じ、忠実なＣＢＲサー
ビスを行えない。
【００１１】以上から、受信ユーザクロックを送信ユー
ザクロックに同期させる方法としてＳＲＴＳ（synchron
ous Residual Time Stamp）法が提案されている。この
ＳＲＴＳ法は送信側でＡＴＭセルに送信ユーザクロック
のタイミング情報を含ませ、受信側で送信ユーザクロッ
クのタイミング情報を抽出し、該タイミング情報に基づ
いて受信ユーザクロックを送信ユーザクロックに同期さ
せるものである。ユーザクロックのタイミング情報の伝
送のために、ＡＴＭセルとしてITU-DS勧告I363等で規格
化されているAAL-1(ATM Adaptation Layer-1)が使用さ
れる。以上から、ＤＳ１及びＤＳ３ ＰＣＭ伝送のデー
タは、AAL-1(ATM AdaptationLayer-1)のATMセルフォー
マットに変換され、ＡＴＭスイッチ（ATM Switch)を介
して伝送される。
【００１２】図５２はAALタイプ１(AAL-1)のＡＴＭセル
のフォーマット説明図であり、図５３は１バイトのSAR-
PDUヘッダのフォーマット説明図である。AAL-1(ATM Ada
ptation Layer-1)は、SAR（Segmentation And Reassemb
ly sublayer)とCS（Convergence Sublayer)の２つのサ
ブレイヤを有している。SARはデータ送出順序の表示と
送出順序のエラー検出と訂正機能を持ち、CSはタイミン
グ情報の伝送と再生の機能を持っている。AAL-1におい
て、情報フィールドは４７バイト長のSAR-PDUペイロー
ドと１バイト長のSAR-PDU(PDU:Protocol Data Unitの
略)ヘッダとから構成されている。４７バイト長のSAR-P
DUペイロードはユーザデータを転送するために使用さ
れ、１バイト長のSAR-PDUヘッダは、４ビットのSN（Seq
uence Number)フィールドと４ビットのSNP（Sequence N
umber Protection)フィードで構成されている。
【００１３】SNフィールドは２つのサブフィールドのCS
I（Convergence Sublayer Identifier)とSC（Sequence
Count) に分割され、SNPフィールドも２つのサブフィー
ルドのCRC（Cyclic Redundancy Check)とEPB（Even Par
ity Bit)に分割される。SCはセルを１〜８の循環数（1,
2,・・・,8,1,2,・・・,8,1,・・・）でカウントするもので、こ
のSCによりセルの順番を監視することができる。CRCとE
PBによりSNのエラー検出及び訂正を行う。CRCはSNに対
する多項式（Ｇ(X)＝Ｘ3＋Ｘ＋１）による値であり、EP
BはSAR-PDUヘッダの偶数パリテイビットである。CSIビ
ットはAAL-1のCSの機能であり、以下に述べるようにユ
ーザクロックのタイミング情報の伝送と再生に使用す
る。
【００１４】ＳＲＴＳ法において、ユーザクロックのタ
イミング情報はＲＴＳ（Residual Time Stamp)とよばれ
る４ビットの情報（RTS4、RTS3、RTS2、RTS1)によって
構成される。このＲＴＳ情報はAAL-1のCS機能であるCSI
ビットによって転送される。図５４はＲＴＳ情報フォー
マットの構成説明図である。ＲＴＳ情報フォーマットは
ＡＴＭセルの８セル分のマルチフレーム構成になってい
る。ユーザデータはSAR-PDUペイロードで転送されるの
で、ＡＴＭセルの８セル分の中の、ユーザデータのビッ
ト数は3008ビット(8セル×47バイト×8ビット)である。
CSIビットはSC（Sequence Count)値の０〜７に対応して
８ビット構成（CSI0〜CSI7）となっており、SC値＝１，
３，５，７のＡＴＭセルのCSIビット（CS1，CS 3，CS5，
CS7）によって４ビットのＲＴＳ情報が伝送される。す
なわち、ＲＴＳ４はSC＝１のＡＴＭセルによって、ＲＴ
Ｓ３はSC＝３のＡＴＭセルによって、ＲＴＳ２はSC＝５
のＡＴＭセルによって、ＲＴＳ１はSC＝７のＡＴＭセル
によってそれぞれ転送される。
【００１５】図５５はＲＴＳ情報の生成周期の説明図で
ある。ＣＢＲサービスでは送信ユーザデータＤTUは、コ
ンスタントなスピードのデータであり、そのデータに同
期するクロックを図では送信ユーザクロックＣTUとして
いる。ＡＴＭセルでは、この送信ユーザデータＤTUの情
報をSAR-PDUペイロードで送信し、送信ユーザクロック
ＣTUのタイミング情報であるＲＴＳ情報をＣＳＩビット
で送信する。そのため、送信ユーザクロックの周波数を
ｆTU、ユーザデータ１ビット分の時間をＴTU＝１／ｆTU
とすると、ＲＴＳ情報の生成周期ＴTS＝ＴTU×3008であ
る。ＲＴＳデータの生成のためのクロックを送信ＲＴＳ
サンプリングタイミングクロックＣTSとすると、ＲＴＳ
情報はこのクロックＣTSの立上りで生成され、この送信
ＲＴＳサンプリングタイミングクロックＣTSは送信ユー
ザクロックＣTUを１／３００８に分周したものである。
【００１６】また、ＳＲＴＳにおいては網側の回線タイ
ミングに同期したネットワーククロック周波数ｆ
N（例：155.52MHz)をＸ分周（Ｘは整数）し、ネットワ
ーク分周クロックＣNX（周波数ｆNX＝ｆN／Ｘ）を生成
する。Ｘの値はネットワーク分周クロック周波数ｆNXと
ユーザクロック周波数の公称値（Nominal Value)ｆNOM
の比が、１≦ｆNX／ｆNOM＜２の範囲になるようにＸを
決める。すなわち、Ｘ＝２N（Ｎは整数）としてもよ
い。以後例としてＸ＝２Nで記述する）。次に、ネット
ワーク分周クロックを４ビットバイナリカウンタで分周
し、ｆNX／２1、ｆNX／２2、ｆNX／２3、ｆNX／２4の周
波数のネットワークタイミング情報Ｑ1，Ｑ2，Ｑ3，Ｑ4
を生成する。ネットワークタイミング情報Ｑ1，Ｑ2，Ｑ
3，Ｑ4を送信サンプリングクロックＣTSの立上りでサン
プリングした値がそれぞれRTS1、RTS2、RTS3、RTS4とな
り、ＲＴＳ情報となる。ＲＴＳ情報の生成及び、その伝
送のフォーマットに関しては、国際勧告において、上記
のように規定されている。
【００１７】図５６は国際勧告に従って送信ＲＴＳ情報
を作成して送信する場合のＲＴＳ生成及び送信部の構成
図、図５７はその動作説明の波形図である。ＡＴＭセル
分解部２０はＡＴＭ網から受信したＡＴＭセルＲＡＴＭ
に含まれるネットワーククロックＣN（周波数ｆN：例と
して155.52MHz)をＰＬＬ(Phase Locked Loop)により抽
出して出力する。ネットワーククロック分周部２１はこ
の網側の回線タイミングに同期したネットワーククロッ
クＣNを分周してネットワーク分周クロックＣNXを出力
する。この場合、ネットワーククロック分周部２１はネ
ットワーク分周クロックｆNXとユーザクロック周波数の
公称値ｆNOMの比が１≦ｆNX／ｆNOM＜２の範囲となるよ
うに１／２N（Ｎは整数）に分周する。例えば、ＤＳ１
では送信ユーザクロック周波数の公称値ｆNOMが1.544MH
zであるから、ネットワーククロック周波数ｆNが155.52
MHzであれば、Ｎ＝６となり、ネットワーク分周クロッ
ク周波数は ｆNX＝155.52MHz/２6＝2.43MHzとなる。
【００１８】ついで、４ビットバイナリカウンタ部２２
はネットワーク分周クロックＣNXを計数し、４段の各ス
テージより周波数がｆNX／２1，ｆNX／２2，ｆNX／
２3，ｆNX／２4のネットワークタイミング情報Ｑ1，
Ｑ2，Ｑ3，Ｑ4を出力する。一方、送信分周カウンタ部
２３は送信ユーザデータＤTUに同期した送信ユーザクロ
ックＣTU（周波数ｆTU）を3008分周して送信ＲＴＳサン
プリングクロックＣTS（周波数ｆTS＝ｆTU／3008)を出
力する。送信ＲＴＳ生成部２４は、ネットワークタイミ
ング情報Ｑ1，Ｑ2，Ｑ3，Ｑ4を送信ＲＴＳサンプリング
クロックＣTSの立上りでサンプリングして送信ＲＴＳ情
報TRTS1、TRTS2、TRTS3、TRTS4を出力する。図５７の例
では第１の送信ＲＴＳサンプリングクロックＣTSの立上
り時にＱ1，Ｑ2，Ｑ3，Ｑ4は全て０であるから、ＲＴＳ
情報の値ＸH（Ｈはヘキサを意味する）は０であり、第
２の送信ＲＴＳサンプリングクロックＣTSの立上り時に
Ｑ1，Ｑ2，Ｑ3は１、Ｑ4は０であるから、ＲＴＳ情報の
値ＸHは７である。尚、送信ユーザクロックＣTUの周波
数ｆTUが変動すると、送信ＲＴＳサンプリングクロック
ＣTSの立上り時刻が変動するから、送信ＲＴＳ情報TRST
1〜TRST4の値ＸHも変化する。換言すれば、送信ＲＴＳ
情報には送信ユーザクロックＣTUのタイミング情報が含
まれている。
【００１９】ＡＴＭセル組立部２５は送信ユーザデータ
ＤTUとそれに同期した送信ユーザクロックＣTUと送信Ｒ
ＴＳ生成部２４から入力される送信ＲＴＳ情報を用い
て、３００８×ＴTU毎に８個のＡＴＭセルＴＡＴＭ（図
５７参照）を組み立て、該ＡＴＭセルをネットワークク
ロックＣN（ｆN＝155.52MHz）に同期してＡＴＭ網に送
出する。尚、図５７の送信ＡＴＭセルＴＡＴＭのセルに
記入した数値はＳＣ（SequenceCount)であり、斜線で示
すセルに送信ＲＴＳ情報TRTS1、TRTS2、TRTS3、TRTS4が
それぞれ付加されている。
【００２０】
【発明が解決しようとする課題】国際勧告では、ＲＴＳ
情報の生成及びその伝送フォーマットに関して規定する
のみで、受信側で該ＲＴＳ情報を再生し、このＲＴＳ情
報を用いて如何に受信ユーザクロックを送信側のユーザ
クロックに一致させるかの手法については何も勧告して
いない。
【００２１】以上から、以下のＡＴＭインターフェース
装置が望まれている。すなわち、(1) 送信側から送られ
てくるＲＴＳ情報を用いて、受信側で送信ユーザクロッ
クと同一タイミング（同一周波数、同一位相）の受信ユ
ーザクロックを生成するＡＴＭインターフェース装置、
(2) ユーザクロックの公称値の範囲が広いため、ネット
ワーククロック周波数の１／２まで受信ユーザクロック
を再生できるＡＴＭインターフェース装置、(3) 送信側
でのユーザクロックには実際は公称値からの偏差がある
ため、受信側での許容偏差が広く、また、再生したクロ
ックは受信ユーザクロックとして使用されるためクロッ
クジッタが少ないＡＴＭインターフェース装置、(4) 消
費電力を低減し、かつ高速素子を使用しなくてもよくす
るために余り高い周波数のクロックを用いなくてもよい
ＡＴＭインターフェース装置、(5) 送信ユーザクロック
と受信ユーザクロック間の同期確立に要する時間を短縮
でき、しかも同期安定性を向上したＡＴＭインタフェー
ス装置、(6) 装置の動作確認試験及びＡＴＭスイッチの
パスの正常性の確認試験を行えるＡＴＭインタフェース
装置、(7) ネットワーククロックが異なるＡＴＭ網を介
して通信を行う場合であっても、送信ユーザクロックと
受信ユーザクロック間の同期確立を行えるＡＴＭインタ
フェース装置、が望まれている。
【００２２】以上から本発明の第１の目的は、送信側か
ら送られてくるＲＴＳ情報を用いて、受信側で送信ユー
ザクロックと同一タイミングの受信ユーザクロックを生
成できるインターフェース装置を提供することである。
本発明の第２の目的は、ネットワーククロック周波数の
１／２までＲＴＳ情報を用いて受信ユーザクロックを再
生できるインターフェース装置を提供することである。
本発明の第３の目的は、ＲＴＳ情報を用いて受信側で送
信ユーザクロックと同一タイミングの受信ユーザクロッ
クを生成する際、受信側での偏差に対する許容範囲を広
くできるインターフェース装置を提供することである。
【００２３】本発明の第４の目的は、ＲＴＳ情報を用い
て受信側で送信ユーザクロックと同一タイミングの受信
ユーザクロックを生成する場合、受信ユーザクロックの
ジッタが少なく、更には、余り高い周波数のクロックを
用いなくてもよいインターフェース装置を提供すること
である。本発明の第５の目的は、送信ユーザクロックと
受信ユーザクロック間の同期確立に要する時間を短縮で
き、しかも同期安定性を向上できるインターフェース装
置を提供することである。本発明の第６の目的は、装置
の動作確認試験及びＡＴＭスイッチのパスの正常性の確
認試験を行えるＡＴＭインターフェース装置を提供する
ことである。本発明の第７の目的は、ネットワーククロ
ックが異なるＡＴＭ網を介して通信を行う場合であって
も、送信ユーザクロックと受信ユーザクロック間の同期
確立を行えるＡＴＭインタフェース装置を提供すること
である。
【００２４】
【課題を解決するための手段】図１は本発明の原理説明
図である。５１はネットワーククロックＣNの周波数
（ｆN）と送信ユーザクロックＣTUの周波数（ｆTU）を
用いてＳＲＴＳ法により送信ユーザクロックＣTUのタイ
ミング情報である送信ＲＴＳ情報TRTS1〜TRTS4とそれに
同期した送信ＲＴＳクロックＣ TCKを生成する送信ＲＴ
Ｓ情報生成部である。６１は送信ユーザデータＤTUと送
信ＲＴＳ情報TRTS1〜TRTS4をＡＴＭセルに組立て、該Ａ
ＴＭセルをＡＴＭ網に送出するＡＴＭセル組立部であ
る。７０はクロック調整部、７１は受信ユーザクロック
ＣRUのタイミング情報である内部ＲＴＳ情報IRTS1〜IRT
S4とそれに同期した受信ＲＴＳクロックＣRCKを生成す
る内部ＲＴＳ情報生成部である。７２は送信側より送ら
れてきたＡＴＭセルに含まれるＲＴＳ情報（受信ＲＴＳ
情報というが実際は送信側から送られた送信ＲＴＳ情
報）RRTS1〜RRTS4と内部ＲＴＳ情報IRTS1〜IRTS4との差
分を演算する演算部、７３は前記差がゼロとなるように
受信ユーザクロッＣRUのタイミングを調整して出力する
受信ユーザクロック生成部である。８１はＡＴＭ網から
受信したＡＴＭセルよりネットワーククロックＣNを抽
出して送信ＲＴＳ情報生成部５１とＡＴＭセル組立部６
１と内部ＲＴＳ情報生成部７１に入力し、かつ、受信Ａ
ＴＭセルをユーザデータとＲＴＳ情報RRTS1〜RRTS4に分
解して出力するＡＴＭ分解部である。
【００２５】
【作用】送信ＲＴＳ生成部５１はネットワーククロック
ＣNの周波数と送信ユーザクロックＣTUの周波数を用い
てＳＲＴＳ法により送信ユーザクロックのタイミング情
報である送信ＲＴＳ情報TRTS1〜TRTS4とそれに同期した
送信ＲＴＳクロックＣTC Kを生成する。ＡＴＭセル組立
部６１は、送信ユーザデータＤTUとそれに同期した送信
ユーザクロックＣTUと、送信ＲＴＳ情報TRTS1〜TRTS4と
それに同期した送信ＲＴＳクロックＣTCKと、ネットワ
ーククロックＣNが入力され、該送信ユーザデータと送
信ＲＴＳ情報をＡＴＭセルに組立て、該ＡＴＭセルをネ
ットワーククロックに同期してＡＴＭ網に送出する。・
・・以上送信処理
【００２６】内部ＲＴＳ情報生成部７１は、ネットワー
ククロックＣNの周波数と受信ユーザクロックＣRUの周
波数を用いてＳＲＴＳ法により受信ユーザクロックのタ
イミング情報である内部ＲＴＳ情報IRTS1〜IRTS4とそれ
に同期した受信ＲＴＳクロックＣRCKを生成する。演算
部７２は内部ＲＴＳ情報IRTS1〜IRTS4と受信ＡＴＭセル
に含まれる受信ＲＴＳ情報（送信側から送られた送信Ｒ
ＴＳ情報）RRTS1〜RRTS4との差を演算し、受信ユーザク
ロック発生部７３は該差がゼロとなるように受信ユーザ
クロックＣRUのタイミングを調整して出力する。ＡＴＭ
セル分解部８１は、ＡＴＭ網から受信したＡＴＭセルよ
りネットワーククロックＣNを抽出して各部に入力し、
かつ、受信ＡＴＭセルをユーザデータと受信ＲＴＳ情報
RRTS1〜RRTS4に分解する。又、ＡＴＭセル分解部８１は
受信ユーザクロック生成部７２から入力される受信ユー
ザクロックＣRUに同期してユーザデータＤRUを出力する
と共に、受信ＲＴＳクロックＣRCKに同期して受信ＲＴ
Ｓ情報RRTS1〜RRTS4を出力する。・・・以上受信処理
【００２７】以上のように、本発明のＡＴＭインタフェ
ース装置は、ネットワーククロックＣNの周波数と受信
ユーザクロックＣRUの周波数を用いてＳＲＴＳ法により
受信ユーザクロックのタイミング情報である内部ＲＴＳ
情報IRTS1〜IRTS4を内部的に作成する。又、内部ＲＴＳ
情報と送信ユーザクロックのタイミング情報である受信
ＲＴＳ情報（送信ユーザ情報）RRTS1〜RRTS4を比較して
その差がゼロとなるように受信ユーザクロックＣRUのタ
イミングを調整する。この結果、受信ユーザクロックの
タイミング（周波数、位相）を送信ユーザクロックのタ
イミングに一致させることができる。また、ＡＴＭイン
タフェース装置は、受信ユーザクロックＣRUに同期して
ユーザデータを出力し、受信ＲＴＳクロックＣRCKに同
期して受信ＲＴＳ情報RRTS1〜RRTS4を出力するから、受
信ユーザクロックのジッタを少なくできると共に、受信
ＲＴＳクロックを追従性よく発生することができ、ジッ
タの減少と追従性の向上という両方の要求を満足するこ
とができる。
【００２８】更に、受信ユーザクロック生成部７３を、
基準発振器と、基準発振器から出力される基準クロ
ック信号の周波数を分周すると共にパルスの増加、削除
指示により分周周波数を調整して調整クロックを出力す
るパルス調整部と、パルス調整部から出力される調整
クロック信号の周波数を分周し、位相比較クロックを生
成する分周器と、位相比較クロックに同期した受信ユ
ーザクロックＣRUを生成するアナログＰＬＬ回路と、
内部ＲＴＳ情報と受信ＲＴＳ情報の差に基づいてパルス
の増加、削除を指示するパルス制御部で構成する。この
ようにすれば、ユーザクロック周波数の公称値が比較的
低い場合において、基準クロック周波数ｆOSCをユーザ
クロック周波数とほぼ同等にでき、消費電力の節減と、
受信ユーザクロックのジッタ削減が可能となり、しか
も、ユーザクロックの公称値からの偏差に対する許容範
囲を大きくできる。
【００２９】また、受信ユーザクロックの代わりに、パ
ルス調整部から出力される調整クロック信号を内部ＲＴ
Ｓ情報生成部にフィードバックする。このようにすれ
ば、ユーザクロック周波数が高い公称値の場合であって
も、基準発振器から出力される基準クロック周波数ｆ
OSCをユーザクロック周波数とほぼ同等にでき、消費電
力の節減が可能となり、しかも、ユーザクロックの公称
値からの偏差に対する許容範囲を大きくできる。また、
フィードバック遅延時間が減少するため、高速のユーザ
クロックでの追従性を改善できる。更に、内部ＲＴＳ情
報と受信ＲＴＳ情報との差分値に応じた数の調整タイミ
ング位置が補正周期内にほぼ均一に配列するようにし、
該調整タイミング位置でパルスの追加、あるいはパルス
の削除を行うようにして受信ユーザクロックの周波数を
制御する。このようにすれば、補正周期内において差分
値に応じた補正ができるため追従性を大幅に向上でき
る。又、補正周期に対する補正量を大きくできるため、
ユーザクロックの公称値からの偏差に対する許容範囲を
大きくできる。
【００３０】又、ＡＴＭインタフェース装置内のＡＴＭ
スイッチに向かう上り経路内に試験データを発生する試
験データ発生部を設けると共に、ＡＴＭスイッチからの
下り経路内に試験データを受信してパスの正常・異常を
チェックする試験データ受信チェック部を設ける。そし
て、第１のＡＴＭインタフェース装置の試験データ発生
部は試験データを発生し、別の第２のＡＴＭインタフェ
ース装置の試験データ受信チェック部は該試験データを
ＡＴＭスイッチを介して受信し、受信した試験データの
内容に基づいて試験データ発生部と試験データ受信チェ
ック部間のパスの正常・異常を判断するようにする。こ
のようにすれば、ＡＴＭインタフェース装置の動作確認
試験及びＡＴＭスイッチのパスの正常性確認試験を容易
に行うことができる。更に、ネットワーククロックが異
なるＡＴＭ網を介して通信を行う場合、ＡＴＭ網間にＳ
ＲＴＳ変換装置を設ける。ＳＲＴＳ変換装置は各ネット
ワーククロックを別個に計数し、送信側ＡＴＭ網より送
出されるＡＴＭセルに含まれる送信ＲＴＳ情報を計数値
の差分に基づいて補正して受信側ＡＴＭ網に送出する。
このようにすれば、ネットワーククロックが異なるＡＴ
Ｍ網を介して通信を行う場合であっても、送信ユーザク
ロックと受信ユーザクロック間の同期確立を行うことが
できる。
【００３１】
【実施例】
(a) ＡＴＭインターフェース装置の概略 ・構成 図２は本発明のＡＴＭインターフェース装置の全体の構
成図である。３１はＡＴＭインターフェース装置、４１
はＳＲＴＳ情報伝送再生部であり、ＳＲＴＳ法に基づい
て送信ＲＴＳ情報TRTS1〜TRTS4を作成し、また、受信Ｒ
ＴＳ情報RRTS1〜RRTS4に基づいて受信ユーザクロックＣ
RUのタイミングを送信ユーザクロックＣTUのタイミング
と一致させる制御を行うもの、５１はＳＲＴＳ法に基づ
いて送信ＲＴＳ情報を作成する送信ＲＴＳ情報生成部、
７０は受信ＲＴＳ情報に基づいて受信ユーザクロックを
発生するクロック調整部である。
【００３２】クロック調整部７０において、７１は受信
ユーザクロックＣRUに基づいて該受信ユーザクロックの
タイミング情報である内部ＲＴＳ情報IRTS1〜IRTS4を生
成する内部ＲＴＳ情報生成部、７２は内部ＲＴＳ情報IR
TS1〜IRTS4と受信ＡＴＭセルに含まれる受信ＲＴＳ情報
RRTS1〜RRTS4との差を演算する演算部、７３は該差がゼ
ロとなるように受信ユーザクロックＣRUのタイミングを
調整する受信ユーザクロック生成部である。６１はＡＴ
Ｍセルを組み立ててＡＴＭ網に送出するＡＴＭセル組み
立て部、８１はＡＴＭ網より受信したＡＴＭセルより受
信ユーザデータ、受信ＲＴＳ情報（送信側から送られて
来る送信ＲＴＳ情報）を分離、出力するＡＴＭセル分解
部である。
【００３３】・送信動作 図３は動作説明用の波形図である。送信に際して、送信
ＲＴＳ情報生成部５１は図５６で説明したと同様の方法
で送信ＲＴＳ情報TRST1〜TRST4を生成する。すなわち、
送信ＲＴＳ情報生成部５１はＡＴＭセル分解部８１から
出力されるネットワーククロックＣNの周波数と送信ユ
ーザクロックＣTUの周波数を用いてＳＲＴＳ法に従って
送信ユーザクロックＣTUのタイミング情報である送信Ｒ
ＴＳ情報TRTS1〜TRTS4を生成する。この送信ＲＴＳ情報
とそれに同期した送信ＲＴＳクロックＣTCKをＡＴＭセ
ル組立部６１に入力する。ＡＴＭセル組立部６１は、送
信ユーザデータＤTUとそれに同期した送信ユーザクロッ
クＣTUと、送信ＲＴＳ情報TRTS1〜TRTS4とそれに同期し
た送信ＲＴＳクロックＣTCKが入力されると、これら送
信ユーザデータと送信ＲＴＳ情報をＡＴＭセルに組み立
て、しかる後、ＡＴＭセル分解部８１から入力されるネ
ットワーククロックＣNに同期して該ＡＴＭセル（送信
ＡＴＭセルＴＡＴＭ）をＡＴＭ網に送出する。
【００３４】・受信処理 受信に際して、ＡＴＭセル分解部８１は、ＡＴＭ網から
受信したＡＴＭセルＲＡＴＭよりネットワーククロック
ＣNを抽出して各部に入力し、かつ、受信ＡＴＭセルを
受信ユーザデータＤRUと受信ＲＴＳ情報（送信側から送
られて来る送信ＲＴＳ情報）RRTS1〜RRTS4に分解し、受
信ユーザクロック生成部７３から入力される受信ユーザ
クロックＣRUに同期して該受信ユーザデータＤRUを出力
すると共に、内部ＲＴＳ情報生成部７１から出力される
受信ＲＴＳクロックＣRCKに同期して受信ＲＴＳ情報RRT
S1〜RRTS4を出力する。
【００３５】受信ユーザクロックＣRU、受信ＲＴＳクロ
ックＣRCKはクロック調整部７０において以下のように
作成される。内部ＲＴＳ情報生成部７１は、ネットワー
ククロックＣNの周波数と受信ユーザクロックＣRUの周
波数を用いてＳＲＴＳ法により受信ユーザクロックＣRU
のタイミング情報である内部ＲＴＳ情報IRTS1〜IRTS4と
それに同期した受信ＲＴＳクロックＣRCKを生成する。
演算部７２は内部ＲＴＳ情報IRTS1〜IRTS4と受信ＡＴＭ
セルに含まれる受信ＲＴＳ情報RRTS1〜RRTS4との差を演
算し、受信ユーザクロック生成部７２は該差がゼロとな
るように受信ユーザクロックＣRUのタイミングを調整し
て出力する。受信ＲＴＳ情報RRTS1〜RRTS4の値は送信側
の送信ユーザクロックＣTUのタイミング情報を含んでお
り、内部ＲＴＳ情報IRTS1〜IRTS4の値は受信ユーザクロ
ックＣRUのタイミング情報を含んでいるから、それらの
値が一致するように制御することにより受信ユーザクロ
ックのタイミングを送信ユーザクロックのタイミングに
一致させることができる。
【００３６】(b) 本発明の第１の実施例 図４は本発明のＡＴＭインターフェース装置の第１実施
例構成図であり、図２と同一部分には同一符号を付して
いる。第１の実施例ではＤＰＬＬ（Digital Phase Lock
Loop)のみにより受信ユーザクロックのタイミングを送
信ユーザクロックのタイミングに一致させるものであ
る。５１は送信ＲＴＳ情報生成部、６１はＡＴＭセル組
立部、７１は内部ＲＴＳ情報生成部、７２は演算部、７
３は受信ユーザクロック生成部、７４はネットワークタ
イミング情報生成部、８１はＡＴＭセル分解部である。
【００３７】(b-1) ネットワークタイミング情報生成部 図５はネットワークタイミング情報生成部７４の構成
図、図６はその動作説明用の波形図である。ネットワー
クタイミング情報生成部７４は送信ＲＴＳ情報と内部Ｒ
ＴＳ情報の作成に必要な４ビットのネットワークタイミ
ング情報Ｑ1〜Ｑ4を生成するものであり、ネットワーク
クロック分周部７４ａと４ビットバイナリカウンタ７４
ｂを備えている。ネットワーククロック分周部７４ａは
ＡＴＭセル分解部８１から出力されるネットワーククロ
ックＣNを１／２Nに分周してネットワーク分周クロック
ＣNXを発生する。Ｎの値は送信側で送信ＲＴＳ情報を生
成する際のネットワーククロック分周値Ｎと同一値であ
り、ネットワーク分周クロックｆNXとユーザクロック周
波数の公称値ｆNOMの比が１≦ｆNX／ｆNOM＜２の範囲と
なるように分周する。例えば、ＤＳ１では送信ユーザク
ロック周波数の公称値ｆNOMが1.544MHzであるから、ネ
ットワーククロック周波数ｆNが155.52MHzであれば、Ｎ
＝６となり、ネットワーク分周クロック周波数はｆNX＝
155.52MHz/２6＝2.43MHzとなる。４ビットバイナリカウ
ンタ部７４ｂは、ネットワーク分周クロックＣNXを計数
し、４段の各ステージより周波数がｆNX／２1，ｆNX／
２2，ｆNX／２3，ｆNX／２4のネットワークタイミング
情報Ｑ1，Ｑ2，Ｑ3，Ｑ4を出力する。
【００３８】(b-2) 送信ＲＴＳ情報生成部 図７は送信ＲＴＳ情報生成部５１の構成図、図８は送信
ＲＴＳ情報生成部の動作説明用波形図である。送信ＲＴ
Ｓ情報生成部５１は送信ユーザクロックＣTRUのタイミ
ング情報である送信ＲＴＳ情報TRTS1,TRTS2,TRTS3,TRTS
4を生成するもので、送信分周カウンタ部５１ａと送信
ＲＴＳ生成回路５１ｂで構成されている。
【００３９】送信分周カウンタ部５１ａは送信ユーザク
ロックＣTU（周波数ｆTU）を1/3008に分周して送信ＲＴ
ＳサンプリングクロックＣTS（周波数ｆTS＝ｆTU／300
8)を出力する。この送信ＲＴＳサンプリングクロックは
送信ＲＴＳクロックＣTCKとしてＡＴＭセル組立部６１
にも入力される。送信ＲＴＳ生成回路５１ｂは図７に示
すように、４つのフリップフロップＦＦ１〜ＦＦ４を備
え、ネットワークタイミング情報Ｑ1，Ｑ2，Ｑ3，Ｑ4を
送信ＲＴＳサンプリングクロックＣTSの立上りでフリッ
プフロップＦＦ１〜ＦＦ４にセットすることによりサン
プリングして送信ＲＴＳ情報RRTS1、RRTS2、RRTS3、RRT
S4を出力する。図８の例では送信ＲＴＳサンプリングク
ロックＣTSの第１の立上り時にＱ1，Ｑ2，Ｑ3，Ｑ4は全
て０であるから、送信ＲＴＳ情報の値ＸH（Ｈはヘキサ
を意味する）は０である。又、第２の立上り時には
Ｑ1，Ｑ2，Ｑ3は１、Ｑ4は０であるから、送信ＲＴＳ情
報の値ＸHは７である。尚、送信ユーザクロックＣTUの
タイミング（周波数、位相）が変動すると、送信ＲＴＳ
サンプリングクロックＣTSの立上り時刻が変動するか
ら、送信ＲＴＳ情報の値が変化する。すなわち、送信Ｒ
ＴＳ情報には送信ユーザクロックＣTUのタイミング情報
が含まれている。
【００４０】(b-3) 内部ＲＴＳ生成部 図９は内部ＲＴＳ情報生成部７１の構成図、図１０は内
部ＲＴＳ情報生成部の動作説明用波形図である。内部Ｒ
ＴＳ生成部７１は、ネットワーククロックＣNと受信ユ
ーザクロックＣR Uを用いてＳＲＴＳ法に基づいて受信ユ
ーザクロックのタイミング情報である内部ＲＴＳ情報IR
TS1〜IRTS4を生成するもので、内部ＲＴＳタイミング生
成部７１ａと内部ＲＴＳ生成回路７１ｂを備えている。
【００４１】内部ＲＴＳタイミング生成部７１ａは、受
信ユーザクロックＣRU（周波数ｆRU）を1/3008に分周し
て内部ＲＴＳサンプリングクロックＣIS（周波数ｆIS＝
ｆRU／3008)を出力する。この内部ＲＴＳサンプリング
クロックは受信ＲＴＳクロックＣCRKとしてＡＴＭセル
分解部８１にも入力される。内部ＲＴＳ生成回路７１ｂ
は、４つのフリップフロップＦＦ１１〜ＦＦ１４を備
え、ネットワークタイミング情報Ｑ1，Ｑ2，Ｑ3，Ｑ4を
内部ＲＴＳサンプリングクロックＣISの立上りでフリッ
プフロップＦＦ１１〜ＦＦ１４にセットすることによ
り、サンプリングして内部ＲＴＳ情報IRTS1、IRTS2、IR
TS3、IRTS4を出力する。図１０の例では内部ＲＴＳサン
プリングクロックＣISの第１の立上り時にＱ1，Ｑ2，Ｑ
3，Ｑ4は全て０であるから、内部ＲＴＳ情報の値ＸHは
０である。又、第２の立上り時にはＱ1，Ｑ2，Ｑ3は
１、Ｑ4は０であるから、内部ＲＴＳ情報の値ＸHは７で
ある。受信ユーザクロックＣRUのタイミング（周波数、
位相）が変動すると、内部ＲＴＳサンプリングクロック
ＣISの立上り時刻が変動するから、内部ＲＴＳ情報の値
が変化する。すなわち、内部ＲＴＳ情報には受信ユーザ
クロックＣRUのタイミング情報がが含まれている。
【００４２】(b-4) 演算部 演算部７２は、ＡＴＭセル分解部８１で受信ＡＴＭセル
ＲＡＴＭより分離出力した受信ＲＴＳ情報（送信側から
送られて来る送信ＲＴＳ情報）RRTS1〜RRTS4（ＹH）と
内部ＲＴＳ情報IRTS1〜IRTS4（ＸH）との差ＷHを演算す
るもので、図１１に示す構成を備えている。図１１にお
いて、７２ａは４ビット加算器、７２ｂ〜７２ｅはノッ
トゲートである。４ビットの受信ＲＴＳ情報RRTS1〜RRT
S4はノットゲート７２ｂ〜７２ｅで符号を反転されて４
ビット加算器７２ａに入力され、内部ＲＴＳ情報IRTS1
〜IRTS4は符号を反転されずに4ビット加算器に入力され
る。4ビット加算器７２ａは受信ＲＴＳ情報RRTS1〜RRTS
4（ＹH）と内部ＲＴＳ情報IRTS1〜IRTS4（ＸH）の差ＷH
（＝ＸH−ＹH）（差分ＲＴＳ情報DRTS1〜DRTS4)を演算
して出力する。
【００４３】(b-5) 受信ユーザクロック生成部 受信ユーザクロック生成部７３は、ユーザクロック周波
数の公称値の整数倍の周波数ｆOSCを有する基準クロッ
ク信号ＣOSCを出力する基準発振器７３ａと、基準クロ
ック信号ＣOSCの周波数を１／Ｍに分周すると共にパル
スの増加、削除指示により分周周波数を調整するパルス
調整部７３ｂと、パルス調整部から出力される調整クロ
ックＣQの周波数を１／Ｎに分周して受信ユーザクロッ
クＣRUを出力するパルス分周器７３ｃと、受信ユーザク
ロックを内部ＲＴＳ情報生成部７１にフィードバックす
る手段（フィードバック線）７３ｄと、差分ＲＴＳ情報
DRTS1〜DRTS4の値に基づいてパルスの増加、削除をパル
ス調整部７３ｂに指示するパルス制御部７３ｅを備えて
いる。
【００４４】・基準発振器 基準発振器７３ａは図１２に示すように水晶発振器の構
成を備えている。尚、ＣＲＳは水晶振動子である。ユー
ザクロック周波数の公称値ｆNOM＝αHz（例：ＤＳ１で
α=1.544×106)に対して、偏差γを持つ送信側端末の送
信ユーザクロックに同期した受信ユーザクロックCRUを
再生するために、基準発振器７３ａは周波数ｆOSC＝βH
z(β＝α×Ｍ×Ｎ：Ｍ，Ｎは整数：例としてＭ＝２，Ｎ
＝１６でβ＝49.408×106)の基準クロックＣOSCを出力
する。
【００４５】・パルス制御部 図１３はパルス制御部７３ｅの構成図、図１４はその動
作説明用の波形図であり、ＦＦ２１はフリップフロッ
プ、ＯＲ２１〜ＯＲ２２はオアゲート、ＡＧ２１〜ＡＧ
２３はアンドゲート、ＮＧ２１はノットゲートである。
73e-1は４ビットの差分ＲＴＳ情報DRTS1〜DRTS4を１０
進数Ｓ１〜Ｓ１５に変換するデコーダ、73e-2は内部Ｒ
ＴＳサンプリングクロックＣISを受信ユーザクロックＣ
RUで微分して１クロック幅のパルス信号ＰDを出力する
微分回路、73e-3は差分がＳ１〜Ｓ８の場合、内部ＲＴ
Ｓ情報IRTS1〜IRTS4が受信ＲＴＳ情報RRTS1〜RRTS4より
進んでいるものとしてパルス信号ＰDに同期してパルス
調整部７３ｂに減少指示ＰDICを出力する減少指示部、7
3e-4は差分がＳ９〜Ｓ１５の場合、内部ＲＴＳ情報IRTS
1〜IRTS4が受信ＲＴＳ情報RRTS1〜RRTS4より遅れている
ものとしてパルス信号ＰDに同期してパルス調整部73ｂ
に増加指示ＰINCを出力する増加指示部である。尚、差
分が０Hの場合には増加指示も減少指示も出力しない。
【００４６】パルス制御部７３ｅは、受信ＲＴＳ情報と
内部ＲＴＳ情報の差である差分ＲＴＳ情報DRTS1〜DRTS4
を参照し、内部ＲＴＳ情報が進んでいる場合にはパルス
調整部７３ｂに対し減少指示ＰDICを出力し、パルス調
整部７３ｂは減少指示される毎にに１パルス減少する。
この結果、パルス分周部７３ｃにより１／Ｎ分周された
受信ユーザクロックＣRUは１ステップ分の１／β秒だけ
遅れ、それによって生成される内部ＲＴＳ情報は受信Ｒ
ＴＳ情報に近ずいてゆく。これを繰り返すことで、徐々
に受信ユーザクロックは、相手端末の送信ユーザクロッ
クに対してビットタイミングの位相が合ってくる。
【００４７】又、パルス制御部７３ｅは、受信ＲＴＳ情
報と内部ＲＴＳ情報の差である差分ＲＴＳ情報DRTS1〜D
RTS4を参照し、内部ＲＴＳ情報が遅れている場合にはパ
ルス調整部７３ｂに対し増加指示ＰINCを出力し、パル
ス調整部７３ｂは増加指示される毎に１パルス増加す
る。この結果、パルス分周部７３ｃにより１／Ｎ分周さ
れた受信ユーザクロックＣRUは１ステップ分の１／β秒
だけ進み、それによって生成される内部ＲＴＳ情報は受
信ＲＴＳ情報に近ずいてゆく。これを繰り返すことで、
徐々に受信ユーザクロックは、相手端末の送信ユーザク
ロックに対してビットタイミングの位相が合ってくる。
尚、差分の境目は１〜７HとＦ〜８Hで分ける場合もあ
る。これは差分情報が８ Hの時の処理を、遅れとみる
か、進みとみるかの違いであるが、実際上差分情報は０
H付近（例えばＥH，ＦH，０H，１H，２H）で変化し、８
Hになる時はないので本質的な違いはない。もし、８Hに
なるようでは受信ユーザクロックの抽出ができていない
ことになる。従って、以降は１H〜８HとＦH〜９Hに分け
た場合について説明する。
【００４８】・パルス調整部 図１５はＭ＝２の場合におけるパルス調整部の構成図、
図１６はパルス調整部の減少指示における動作説明用波
形図、図１７はパルス調整部の増加指示における動作説
明用波形図である。図１５において、ＦＦ３１〜ＦＦ３
６はフリップフロップ、ＡＧ３１〜ＡＧ３６はアンドゲ
ート、ＯＲ３１〜ＯＲ３３はオアゲート、ＮＧ３１〜Ｎ
Ｇ３５はノットゲートである。初期時フリップフロップ
ＦＦ３１〜ＦＦ３６は全てリセットされている。かかる
状態においてフリップフロップＦＦ３１は基準クロック
ＣOSCがローレベルになる毎にセット／リセット繰返
し、基準クロックＣOSCがハイレベルになる毎にアンド
ゲートＡＧ３１、ＡＧ３２から交互にパルスＰ１，Ｐ２
が出力される。初期時、フリップフロップＦＦ３４はリ
セットされているから、アンドゲートＡＧ３１から出力
されるパルスＰ１がアンドゲートＡＧ３５、オアゲート
ＯＲ３２を介して調整クロックＣQとなって出力され
る。すなわち、基準クロックＣOSCが１／２に分周さ
れ、調整クロックＣQとなって出力される（図１６(a)参
照)。
【００４９】この状態において、減少指示ＰDICがパル
ス制御部７３ｅより出力されると、フリップフロップＦ
Ｆ３２は直ちにセットされ、しかる後、アンドゲートＡ
Ｇ３２の出力がローレベルになったときに（パルスＰ２
の立ち下がり時に）次段のフリップフロップＦＦ３３が
セットされ、ついで直ちにフリップフロップＦＦ３４が
セットされる。尚、フリップフロップＦＦ３２，ＦＦ３
３は以後リセットされる。パルスＰ２の立ち下がりでフ
リップフロップＦＦ３４がセットされるため、直後のパ
ルスＰ１が阻止され、以後、代わってアンドゲート３２
から出力されるパルスＰ２がアンドゲートＡＧ３６、オ
アゲートＯＲ３２を通過して出力される。この結果、図
１６(b)に示すように、最初パルスＰ１が調整クロック
ＣQとなって出力されるが、減少指示されるとフリップ
フロップＦＦ３４がセットした直後のパルスＰ１が抜
け、以後、パルスＰ２が調整クロックＣQとなって出力
される。このため、調整クロックＣQより１個パルスが
減少する。再度減少指示されると、フリップフロップＦ
Ｆ３４がリセットされて前述と同様に調整クロックより
１個のパルスが抜ける。
【００５０】一方、初期状態において、増加指示ＰINC
がパルス制御部７３ｅより出力されると、フリップフロ
ップＦＦ３５は直ちにセットされ、しかる後、アンドゲ
ートＡＧ３１の出力がローレベルになったときに（パル
スＰ１の立ち下がり時に）次段のフリップフロップＦＦ
３６がセットされ、ついで直ちにフリップフロップＦＦ
３４がセットされる。尚、フリップフロップＦＦ３５，
ＦＦ３６は以後リセットされる。パルスＰ１の立ち下が
りでフリップフロップＦＦ３４がセットされるため、直
後のパルスＰ２がアンドゲートＡＧ３６、オアゲートＯ
Ｒ３２を通過して出力される。この結果、図１７(b)に
示すように、最初、パルスＰ１が調整クロックＣQとな
って出力されるが、増加指示されるとフリップフロップ
ＦＦ３４がセットした直後からパルスＰ２が調整クロッ
クＣQとなって出力されるため、調整クロックにパルス
が１個付加されたようになる。このため、調整クロック
ＣQはパルスが１個増加する。再度増加指示されると、
前述と同様に調整クロックに１個のパルスが付加され
る。
【００５１】(b-6) 全体の動作 ・送信動作 ネットワークタイミング情報生成部７４のネットワーク
分周部７４ａは、ＡＴＭセル分解部８１から出力される
ネットワーククロックＣNを１／２Nに分周してネットワ
ーク分周クロックＣNXを出力し、４ビットバイナリカウ
ンタ部７４ｂはネットワーク分周クロックＣNXを計数し
てネットワークタイミング情報Ｑ1〜Ｑ4を出力する。送
信ＲＴＳ情報生成部５１の送信分周カウンタ部５１ａは
送信ユーザクロックＣTUを1/3008に分周することにより
送信ＲＴＳサンプリングクロックＣTSを作成し、送信Ｒ
ＴＳサンプリングクロックＣTSを送信ＲＴＳ生成回路５
１ｂに入力すると共に、送信ＲＴＳクロックＣTCKとし
てＡＴＭセル組立部６１に入力する。送信ＲＴＳ生成回
路５１ｂは送信ＲＴＳサンプリングクロックＣTSの立上
りでネットワークタイミング情報Ｑ1〜Ｑ4をサンプリン
グし、送信ＲＴＳ情報TRTS1〜TRTS4生成してＡＴＭセル
組立部６１に入力する。
【００５２】ＡＴＭセル組立部６１は、送信ユーザデー
タＤTUとそれに同期した送信ユーザクロックＣTUと、送
信ＲＴＳ情報TRTS1〜TRTS4とそれに同期した送信ＲＴＳ
クロックＣTCKが入力されると、これら送信ユーザデー
タと送信ＲＴＳ情報をＡＴＭセルに組み立て、しかる
後、ＡＴＭセル分解部８１から入力されるネットワーク
クロックＣNに同期して該ＡＴＭセル（送信ＡＴＭセル
ＴＡＴＭ）をＡＴＭ網に送出する。
【００５３】・受信処理 図１８は受信動作説明用の波形図である。内部ＲＴＳ情
報生成部７１及び受信ユーザクロック生成部７３はそれ
ぞれ後述する方法で受信ＲＴＳクロックＣRCK及び受信
ユーザクロックＣRUを生成してＡＴＭセル分解部８１に
入力する。ＡＴＭセル分解部８１は、ＡＴＭ網から受信
したＡＴＭセルＲＡＴＭよりネットワーククロックＣN
を抽出して各部に入力すると共に、受信ＡＴＭセルを受
信ユーザデータＤRUと受信ＲＴＳ情報（送信側から送ら
れくる送信ＲＴＳ情報）RRTS1〜RRTS4に分解する。つい
で、受信ユーザクロック生成部７３から入力される受信
ユーザクロックＣRUに同期して該受信ユーザデータＤRU
を出力すると共に、内部ＲＴＳ情報生成部７１から出力
される受信ＲＴＳクロックＣRCKに同期して受信ＲＴＳ
情報RRTS1〜RRTS4を出力する。
【００５４】内部ＲＴＳ情報生成部７１の内部ＲＴＳタ
イミング生成部７１ａは、受信ユーザクロック生成部７
３から入力される受信ユーザクロックＣRUを1/3008に分
周することにより内部ＲＴＳサンプリングクロックＣIS
を作成し、該内部ＲＴＳサンプリングクロックＣISを内
部ＲＴＳ生成回路７１ｂに入力すると共に、受信ＲＴＳ
クロックＣRCKとしてＡＴＭセル分解部８１に入力す
る。内部ＲＴＳ生成回路７１ｂは内部ＲＴＳサンプリン
グクロックＣISの立上りでネットワークタイミング情報
Ｑ1〜Ｑ4をサンプリングして内部ＲＴＳ情報IRTS1〜IRT
S4を生成し、これを演算部７２に入力する。演算部７２
は内部ＲＴＳ情報IRTS1〜IRTS4と受信ＡＴＭセルに含ま
れる受信ＲＴＳ情報RRTS1〜RRTS4との差分を演算して受
信ユーザクロック生成部７３のパルス制御部７３ｅに入
力する。パルス制御部７３ｅは差分がＳ１〜Ｓ８の場
合、内部ＲＴＳ情報IRTS1〜IRTS4が受信ＲＴＳ情報RRTS
1〜RRTS4より進んでいるものとしてパルス調整部７３ｂ
に減少指示ＰDICを出力し、差分がＳ９〜Ｓ１５の場
合、内部ＲＴＳ情報IRTS1〜IRTS4が受信ＲＴＳ情報RRTS
1〜RRTS4より遅れているものとしてパルス調整部７３ｂ
に増加指示ＰINCを出力する。
【００５５】パルス調整部７３ｂは基準発振器７３ａか
ら出力される基準クロックＣOSCを１／Ｍ（Ｍ＝１）に
分周すると共に、減少指示ＰDICが入力されると１個パ
ルスを減少し、増加指示ＰINCが入力されると１個パル
スを増加して調整クロックＣQを出力する。パルス分周
部７３ｃは調整クロックＣQを１／Ｎに分周して受信ユ
ーザクロックＣRUを作成してＡＴＭセル分解部８１に入
力すると共に、内部ＲＴＳタイミング生成部７１ａにフ
ィードバックする。この結果、パルスを１個減少した場
合には、次段のパルス分周部７３ｃにより１／Ｎ分周さ
れた受信ユーザクロックＣRUは１ステップ分の１／β秒
だけ遅れ、それによって生成される内部ＲＴＳ情報IRTS
1〜IRTS4は受信ＲＴＳ情報RRTS1〜RRTS4に近ずいてゆ
き、これを繰り返すことで、徐々に受信ユーザクロック
は、相手端末の送信ユーザクロックに対してビットタイ
ミングの位相が合ってくる。又、パルスを１個増加した
場合には、次段のパルス分周部７３ｃにより１／Ｎ分周
された受信ユーザクロックＣRUは１ステップ分の１／β
秒だけ進み、それによって生成される内部ＲＴＳ情報は
受信ＲＴＳ情報に近ずいてゆき、これを繰り返すこと
で、徐々に受信ユーザクロックは、相手端末の送信ユー
ザクロックに対してビットタイミングの位相が合ってく
る。
【００５６】以上の制御により、最終的に受信ユーザク
ロックＣRUのタイミングを送信ユーザクロックＣTUのタ
イミングに一致させることができる。従って、ＡＴＭセ
ル分解部８１からは、送信ユーザクロックと同一タイミ
ングで受信ユーザデータＤRUを出力することができる。
又、ＡＴＭセル分解部８１より受信ユーザクロックＣRU
に同期してユーザデータを出力すると共に受信ＲＴＳク
ロックＣRCKに同期して受信ＲＴＳ情報RRTS1〜RRTS4を
出力するようにしたから、受信ユーザクロックのジッタ
の減少と追従性の向上という両方の要求を満足すること
ができる。すなわち、ＡＴＭセル分解部８１から受信ユ
ーザデータＤRUと受信ＲＴＳ情報RRTS1〜RRTS4をともに
受信ユーザクロックＣRUに同期して出力するものとする
と、該受信ユーザクロックＣRUには、以下の(1),(2)の
特性が要求される。すなわち、受信ユーザクロックＣRU
には、(1)受信ユーザデータのタイミング信号として、
クロックジッタが少ないことが要求されると共に、(2)
受信ＲＴＳ情報のタイミング信号として、追従性が要求
される。しかし、これらの要求は必ずしも両立して満足
することはきない。しかし、第１実施例では、受信ユー
ザクロックＣRUに同期してユーザデータを出力し、受信
ＲＴＳクロックＣRCKに同期して受信ＲＴＳ情報RRTS1〜
RRTS4を出力するようになっているから、受信ユーザク
ロックのジッタを少なくすると共に、受信ＲＴＳクロッ
クを追従性よく発生することにより両方の要求を満足す
ることができる。
【００５７】(c) 本発明の第２の実施例 (c-1) 第１実施例の検討 第１の実施例では以下の〜の問題点がある。 ユーザクロック周波数の公称値ｆNOMをαHzとする
と、基準発振器７３ａの出力クロック（基準クロック）
ＣOSCの周波数ｆOSCは ｆOSC＝βHz(β＝α×Ｍ×Ｎ；Ｍ，Ｎは整数） となり、１ステップづつ補正する際のジッタΔＴはΔＴ
＝１／β秒となる。又、受信ユーザクロック周期ＴRUは
ＴRU＝１／ｆRU≒１／αであるので、ジッタの受信ユー
ザクロック周期に対する比率(ジッタ比率)UIは UI＝ΔＴ／ＴRU≒α／β＝１／（Ｍ×Ｎ） である。このため、ジッタ比率UIを小さくするにはＭ×
Ｎを大きくする必要がある。しかし、ジッタ比率を小さ
くすると基準クロックＣOSCの周波数ｆOSCはｆOSC＝βH
z（β＝α×Ｍ×Ｎ）が大きくなってしまい、消費電力
が増大する問題がある。例えば、ＤＳ１ではα＝1.544M
Hzであり、この場合はジッタ比率UIを0.1以下にするに
は最低でもＭ×Ｎ≧１０にする必要があり、仮りにＭ×
Ｎ≧１６とするとβ≧24.704MHzになる。
【００５８】又、ＳＲＴＳでサポートできるユーザク
ロック周波数の公称値αはネットワーククロック周波数
ｆNの１／２未満なので、Ｂ−ＩＳＤＮのネットワーク
クロック周波数ｆN＝155.52MHzではユーザクロック周波
数の公称値ｆNOM＝77.76MHzまでサポートしなければな
らない。例えば、ＤＳ３インターフェースのようなユー
ザクロック周波数ｆRU＝44.736MHzの場合、ジッタ比率
を0.1以下にするためにＭ×Ｎ≧16にするとβ=715.776M
Hzとなってしまう。そのため、第１実施例の方式ではユ
ーザクロックが高速になると非常に高速の素子が必要に
なる問題がある。
【００５９】更に、１ステップ分づつ補正するための
補正量がΔＴ＝１／β秒であり、又、受信ユーザクロッ
クの補正周期は受信ユーザクロックの周期をＴRUとする
と、 Ｔ＝3008×ＴRU≒3008/α である。このため、ユーザクロックの再生可能な偏差の
許容範囲Ｗは Ｗ＝ΔＴ／Ｔ≒（１／β）×（α／3008)＝１／（3008
×Ｍ×Ｎ） である。すなわち、ジッタ比率を小さくするためにＭ×
Ｎを大きくすれば、ユーザクロック偏差の許容範囲が小
さくなってしまうという問題がある。
【００６０】(c-2) 第１実施例との相違点 図１９は本発明の第２実施例のＡＴＭインターフェース
装置の構成図であり、図４の第１実施例と同一部分には
同一符号を付している。第１の実施例と異なる点は、 第１実施例のデジタル方式のＰＬＬ構成の系の内部に
アナログ方式のＰＬＬ回路（アナログＰＬＬ部）７３ｆ
を挿入・接続したこと、 基準発振器７３ａから出力される基準クロックＣOSC
の周波数ｆOSCをユーザクロックとほぼ同等の周波数と
してパルス調整部７３ｂに入力したこと、 パルス調整部７３ｂの出力である調整クロックＣQを
パルス分周部７３ｃ′において、１／Ｌ分周して位相比
較クロックＣREF（周波数ｆREF：例8KHz)を作成してア
ナログＰＬＬ部７３ｆに入力したこと、 アナログＰＬＬ部７３ｆにおいて、受信ユーザクロッ
クＣRUを生成し、該受信ユーザクロックを内部ＲＴＳタ
イミング生成部７１ａにフィードバックしたこと、 内部ＲＴＳタイミング生成部７１ａで受信ユーザクロ
ックＣRUを1/3008に分周して内部サンプリングクロック
ＣISを生成するようにフィードバック系を形成したこ
と、である。
【００６１】(c-3) 動作 アナログＰＬＬにもジッタの許容範囲があり、通常アナ
ログＰＬＬの入力周波数の１クロック分程度、すなわ
ち、ユーザクロック周波数の公称値の周期１／α程度で
ある。そこで、基準発振器７３ａより周波数ｆOSC＝βH
z(β＝α×Ｋ；Ｋは整数）の基準クロックＣOSCを出力
する。尚、Ｋの値は１〜４程度である。パルス調整部７
３は基準クロックＣOSCを１／Ｍ（例：Ｍ＝２）に分周
し、更に、パルスの増加指示、減少指示に従ってパルス
を増減して調整クロックＣQを出力する。パルス分周部
７３ｃ′は図２０に示すようにカウンタで構成され、調
整クロックＣQを１／Ｌに分周して（Ｌ＝α×Ｋ／（ｆ
REF×Ｍ））位相比較クロックＣREF（周波数ｆREF：例8
KHz)を出力する。
【００６２】アナログＰＬＬ部７３ｆは位相比較クロッ
クＣREFを入力され、ＰＬＬ動作により該位相比較クロ
ックＣREFに同期した受信ユーザクロックＣRUを再生す
る。アナログＰＬＬ部７３ｆは、図２１に示す構成を備
えており、73f-1は位相比較クロックＣREFとリファレン
スクロックＣZ（受信ユーザクロックを１／Ｈに分周し
たもの）の位相を比較し、位相差に応じた電圧を出力す
るクロック比較部、72f-2は入力電圧に比例した周波数
を有するクロック(受信ユーザクロック)ＣRUを出力する
電圧制御発振器（ＶＣＸＯ）、72f-3は受信ユーザクロ
ックを１／Ｈに分周してリファレンスクロックを出力す
る分周部（リファレンスカウンタ）である。
【００６３】このアナログＰＬＬ部７３ｆの動作を、図
２２の動作波形図を参照して説明する。電圧制御発振器
73f-2は発振周波数がユーザクロックの公称値αと等し
いクロック(受信ユーザクロックＣRU)を出力し、リファ
レンスカウンタ73f-3は該クロックを１／Ｈ（Ｈ＝α／
ｆREF）に分周してリファレンスクロックＣZを出力す
る。クロック比較部73f-1は位相比較クロックＣREFとリ
ファレンスクロックＣZの位相を比較し、リファレンス
クロックＣZが位相比較クロックＣREFより遅れていると
きには出力電圧を上げて電圧制御発振器73f-2の出力ク
ロック（受信ユーザクロック）の周波数を上げ、リファ
レンスクロックＣZが位相比較クロックＣR EFより進んで
いるときには出力電圧を下げて電圧制御発振器73f-2の
出力クロックの周波数を下げる。このフィードバック制
御により、位相比較クロックＣREFに同期した受信ユー
ザクロックＣRUが出力される。
【００６４】尚、ユーザクロック周波数の公称値αが低
い場合には、アナログＰＬＬ部７３ｆを挿入してもトー
タルのフィードバック時間に大きな影響はなく、追従性
の点で問題はない。すなわち、受信ＲＴＳ情報によるフ
ィードバックタイミングの周期（補正周期）Ｔは受信ユ
ーザクロックの周期をＴRUとするとＴ＝3008×ＴRU≒30
08/αとなる。従って、ユーザクロック周波数の公称値
αが低い場合（例えばα=1.544×106）、補正周期Ｔは
Ｔ＝3008/α≒1.95msとなる。一方、アナログＰＬＬ
（例：ｆREF＝8KHz入力で1.544MHz出力)の位相比較クロ
ックによるフィードバック周期ＴREFはＴREF=125μsと
なり、このフィードバック周期ＴREFは受信ＲＴＳ情報
によるフィードバックタイミングの周期Ｔ（＝1.95ms）
に比べて十分短いため、アナログＰＬＬを挿入してもト
ータルのフィードバック時間に大きな影響はない。
【００６５】アナログＰＬＬ部７３ｆで生成された受信
ユーザクロックＣRUは内部ＲＴＳタイミング生成部７１
ａに入力され、ここで3008分周されて内部ＲＴＳサンプ
リングクロックＣISが生成される。内部ＲＴＳサンプリ
ングクロックＣISは、受信ＲＴＳ情報の同期クロックと
して受信ＲＴＳクロックＣRCKとして出力される。以
後、第１実施例の場合と同様に内部ＲＴＳ情報IRTS1〜I
RTS4が生成され、該内部ＲＴＳ情報IRTS1〜IRTS4と受信
ＲＴＳ情報RRTS1〜RRTS4との差分値に基づいてパルス制
御部７３ｅはパルス調整部７３ｂに減少指示ＰDIC又は
増加指示ＰINCを出力する。パルス調整部７３ｂは基準
クロックＣOSCを１／Ｍ（Ｍ＝１）に分周すると共に、
減少指示ＰDICが入力されると１個パルスを減少し、増
加指示ＰI NCが入力されると１個パルスを増加して調整
クロックＣQを出力する。パルス分周部７３ｃは調整ク
ロックＣQを１／Ｌに分周して位相比較クロックＣREFを
アナログＰＬＬ部７３ｆに入力し、以後同様のフィード
バック制御が行われる。
【００６６】第２の実施例によれば、比較的低い公称値
のユーザクロック周波数において、基準クロックＣOSC
の周波数ｆOSC（＝β＝α×Ｋ）は、Ｋ＝１〜４程度で
十分のため、ユーザクロックの周波数とほぼ同等にでき
る。すなわち、第１の実施例における基準クロックの周
波数ｆOSC（＝β＝α×Ｍ×Ｎ；Ｍ×Ｎ≧１０）に比較
して、周波数を低くでき、消費電力の低減と受信ユーザ
クロックのジッタ削減が可能となる。又、ユーザクロッ
クと周波数の公称値からの偏差に対する許容範囲Ｗは Ｗ＝ΔＴ／Ｔ≒（１／β）×（α／3008)＝１／(3008×
Ｋ） となり、実際のＫの値は１〜４程度で十分なので、第１
実施例による許容範囲 Ｗ＝1/(3008×Ｍ×Ｎ） と比較して、許容範囲が大きくなる。
【００６７】(c-4) 第２実施例の変形例構成 図２３は第２実施例の変形例であり、第２実施例と同一
部分には同一符号を付している。図中、７１は内部ＲＴ
Ｓ情報生成部、７２は比較部（演算部）、７３は受信ユ
ーザクロック生成部、７４はネットワークタイミング情
報生成部、７５は受信ＲＴＳ情報RRTS1〜RRTS4を記憶す
る４ビットのフリップフロップである。ネットワークタ
イミング情報生成部７４は内部ＲＴＳ情報の作成に必要
な４ビットのネットワークタイミング情報Ｑ1〜Ｑ4を生
成するものであり、ネットワーククロックＣN(=156.56M
Hz)の周波数を1/2に分周する分周部７４ａと４ビットバ
イナリカウンタ７４ｂを備えている。
【００６８】内部ＲＴＳ生成部７１は、ネットワークク
ロックＣN(=156.56MHz)と受信ユーザクロックＣRUを用
いてＳＲＴＳ法に基づいて受信ユーザクロックのタイミ
ング情報である内部ＲＴＳ情報IRTS1〜IRTS4を生成する
もので、内部ＲＴＳタイミング生成部７１ａと内部ＲＴ
Ｓ生成回路７１ｂを備えている。内部ＲＴＳタイミング
生成部７１ａは、受信ユーザクロックＣRU（周波数
ｆRU）を連続的に1/8分周及び1/376分周し、すなわち受
信ユーザクロックをトータル1/3008に分周して内部ＲＴ
ＳサンプリングクロックＣIS（周波数ｆIS＝ｆRU／300
8)を出力する。内部ＲＴＳ生成回路７１ｂは、４つのフ
リップフロップを備え、ネットワークタイミング情報Ｑ
1，Ｑ2，Ｑ3，Ｑ4を内部ＲＴＳサンプリングクロックＣ
ISの立上りで4ビットのフリップフロップにセットし、
内部ＲＴＳ情報IRTS1、IRTS2、IRTS3、IRTS4を生成して
出力する。比較部（演算部）７２は、受信ＲＴＳ情報RR
TS1〜RRTS4と内部ＲＴＳ情報IRTS1〜IRTS4との大小を比
較する。
【００６９】受信ユーザクロック生成部７３は、ユーザ
クロック周波数の公称値の整数倍の周波数を有するクロ
ック信号を出力する基準発振器７３ａと、基準発振器か
ら出力されるクロック信号の周波数を１／２に分周する
と共に互いに１８０0位相の異なる２つの分周クロック
列（０相、π相）を出力する分周部73b-1と、パルスの
増加指示により一方の分周クロック列(０相）に他方の
分周クロック（π相）を１個追加し、パルスの削除指示
により一方の分周クロック列（０相）より分周クロック
を１個削除して該一方の分周クロック列を調整クロック
信号ＣQとして出力するパルス調整部73b-2と、パルス調
整部73b-2から出力される調整クロック信号の周波数を
分周し、8KHzの位相比較クロックＣREFを出力する分周
器７３ｃ′と、ＰＬＬにより位相比較クロックＣREFに
同期した受信ユーザクロックＣRUを生成するＰＬＬ回路
７３ｆと、内部ＲＴＳ情報とＡＴＭ網より受信したＡＴ
Ｍセルに含まれる受信ＲＴＳ情報との大小に基づいてパ
ルスの増加、削除を指示するパルス制御部（ＤＰＰＬ同
期保護部）７３ｅを備えている。ＤＰＬＬはデジタルＰ
ＬＬを意味する。
【００７０】動作 基準発振器７３ａは、DS1 PCM 伝送路がＡＴＭ網に接続
されている場合には、3.088MHzのクロック信号を出力
し、DS3 PCM 伝送路がＡＴＭ網に接続されている場合に
は、44.736MHzのクロック信号を出力する。分周部73b-1
は基準発振器７３ａからのクロック信号を半分の周波数
に分周し、図２４(a)に示す２つの分周クロック列（０
相、π相）を出力する。この２つの分周クロック列はパ
ルス調整部73b-2に入力する。一方、ネットワークタイ
ミング情報生成部７４において、分周部７４ａはネット
ワーククロックＣN(=156.56MHz)の周波数を1/2に分周
し、４ビットバイナリカウンタ７４ｂはネットワークタ
イミング情報Ｑ1〜Ｑ4を出力する。内部ＲＴＳ情報生成
部７１は内部ＲＴＳサンプリングクロックＣISの立上り
に同期してネットワークタイミング情報Ｑ1，Ｑ2，
Ｑ3，Ｑ4を４ビットのフリップフロップ７１ｂにセット
し、内部ＲＴＳ情報IRTS1、IRTS2、IRTS3、IRTS4を出力
する。比較部７２は、受信ＲＴＳ情報RRTS1〜RRTS4と内
部ＲＴＳ情報IRTS1〜IRTS4との大小を比較する。
【００７１】同期保護部７３ｅは、内部ＲＴＳ情報IRTS
1〜IRTS4と受信ＲＴＳ情報RRTS1〜RRTS4との大小に基づ
いて、パルス調整部73b-2に減少指示ＰDIC又は増加指示
ＰIN Cを出力する。すなわち、受信ユーザクロックＣRU
が送信ユーザクロックＣTUより進んでいる場合には減少
指示ＰDICを出力し、遅れている場合には増加指示ＰI NC
を出力する。パルス調整部73b-2は増加指示ＰINCにより
一方の分周クロック列(０相）に他方の分周クロック
（π相）を１個追加し(図２４(c)参照)、減少指示ＰDIC
により分周クロック列（０相）より１個パルスを削除し
(図２４(b)参照)、該分周クロック列（０相）を調整ク
ロック信号ＣQとして出力する。パルス分周部７３ｃ′
は調整クロックＣQを１／Ｌに分周して8KHzの位相比較
クロックＣREFを出力する。尚、１／ＬはDS1 PCM伝送路
の場合には1/193であり、DS3 PCM伝送路の場合には1/27
96である。
【００７２】アナログＰＬＬ部７３ｆは位相比較クロッ
クＣREFを入力され、ＰＬＬ動作により該位相比較クロ
ックＣREFに同期した受信ユーザクロックＣRUを出力す
る。アナログＰＬＬ部７３ｆで生成された受信ユーザク
ロックＣRUは内部ＲＴＳタイミング生成部７１ａに入力
され、ここで1/3008に分周されて内部ＲＴＳサンプリン
グクロックＣISが生成される。以後、同様に内部ＲＴＳ
情報IRTS1〜IRTS4が生成され上記動作が繰り返され、最
終的に受信ユーザクロックの周波数はDS1 PCM伝送路の
場合には、1.544MHzとなり、DS3 PCM 伝送路の場合には
44.736MHzとなり、しかも、受信ユーザクロックと送信
ユーザクロックが同期する。
【００７３】(d) 本発明の第３の実施例 (d-1) 第２実施例の検討 第２の実施例において、ユーザクロックの周波数の公称
値が高い場合、例えばα＝44.736MHzの場合、ユーザク
ロックの補正周期ＴはＴ＝3008/α≒67μsとなる。この
ため、通常のアナログＰＬＬ部のフィードバック周期Ｔ
REF（例：8KHz入力でＴREF＝125μs)が補正周期Ｔと同
等又は長くなり、アナログＰＬＬ部の挿入により、フィ
ードバック時間が増大して高速のユーザクロックでの追
従性が不十分になる。すなわち、第２の実施例ではユー
ザクロックの周波数の公称値が高い場合に問題がある。
【００７４】(d-2) 第３実施例の構成 図２５は本発明の第３の実施例であるＡＴＭインターフ
ェース装置の構成図であり、図１９の第２実施例と同一
部分には同一符号を付している。内部サンプリングクロ
ックＣISはクロックジッタに厳しい制限のある受信ユー
ザクロックＣRUそのものの1/3008分周である必要はな
い。換言すれば、内部サンプリングクロックＣISは受信
ユーザクロックＣRUの1/3008分周に対して同期したタイ
ミングであればよい。
【００７５】第３実施例はかかる点を考慮してなされた
もので、第２の実施例と比較すると以下の特徴を有して
いる。 ユーザクロック周波数の公称値が高速であっても、基
準発振器７３ａから出力される基準クロックＣOSCの周
波数ｆOSCをユーザクロックとほぼ同等の周波数（ｆOSC
＝α×Ｋ：Ｋは整数で１〜４程度）としてパルス調整部
７３ｂに入力している。 内部サンプリングクロックＣISのタイミングを補正す
るというフィードバック系において、デジタル方式のＰ
ＬＬから分周したタイミング情報、すなわち、パルス調
整部７３ｂから出力される調整クロックＣQを内部ＲＴ
Ｓタイミング生成部７１ａにフィードバックしている。 内部ＲＴＳタイミング生成部７１ａにおいてフィード
バックされた調整クロックＣQを１／Ｊに分周して内部
サンプリングクロックＣISを生成している。
【００７６】(d-3) 動作 アナログＰＬＬにも入力ジッタの許容範囲があり、通常
アナログＰＬＬの入力周波数の１クロック分程度、すな
わち、ユーザクロック周波数の公称値の周期１／α程度
である。そこで、基準発振器７３ａより周波数ｆOSC＝
βHz(β＝α×Ｋ；Ｋは整数）の基準クロックＣOSCを出
力する。尚、Ｋの値は１〜４程度である。パルス調整部
７３ｂは基準クロックＣOSCを１／Ｍ（例：Ｍ＝２）に
分周し、更に、パルスの増加指示、減少指示に従ってパ
ルスを増減して調整クロックＣ Qを出力する。パルス分
周部７３ｃ′は調整クロックＣQを１／Ｌに分周して
（Ｌ＝α×Ｋ／（ｆREF×Ｍ））、位相比較クロックＣ
REF（周波数ｆREF：例8KHz)を出力する。アナログＰＬ
Ｌ部７３ｆは位相比較クロックＣREFを入力され、ＰＬ
Ｌ動作により該位相比較クロックＣREFに同期した受信
ユーザクロックＣRUを再生する。
【００７７】以上と並行して、パルス調整部７３ｂは調
整クロックＣQを内部ＲＴＳタイミング生成部７１ａに
フィードバックする。内部ＲＴＳタイミング生成部７１
ａは図２６に示す構成を備え、調整クロックを１／Ｊ
（Ｊ＝3008×Ｋ／Ｍ：Ｍはパルス調整部の分周比）に分
周し、内部ＲＴＳサンプリングクロックＣISを生成す
る。この内部ＲＴＳサンプリングクロックＣISは、受信
ＲＴＳ情報の同期クロックとして受信ＲＴＳクロックＣ
RCKとしてＡＴＭセル分解部８１に入力される。以後、
第１、第２実施例の場合と同様に内部ＲＴＳ情報IRTS1
〜IRTS4が生成され、該内部ＲＴＳ情報IRTS1〜IRTS4と
受信ＲＴＳ情報RRTS1〜RRTS4との差分値に基づいてパル
ス制御部７３ｅ′はパルス調整部７３ｂに減少指示Ｐ
DIC又は増加指示ＰINCを出力する。パルス制御部７３
ｅ′は図２７、図２８に示すように、内部ＲＴＳサンプ
リングクロックＣISを調整クロックＣQにより微分する
点で（第１、第２実施例では受信ユーザクロックＣRUで
微分している）、第１、第２実施例と異なるが他の構成
は全く同一である。
【００７８】パルス調整部７３ｂは基準クロックＣOSC
を１／Ｍ（Ｍ＝１）に分周すると共に、減少指示ＰDIC
が入力されると１個パルスを減少し、増加指示ＰINCが
入力されると１個パルスを増加して調整クロックＣQを
出力する。パルス分周部７３ｃ′は調整クロックＣQを
１／Ｌに分周して位相比較クロックＣREFをアナログＰ
ＬＬ部７３ｆに入力し、以後同様のフィードバック制御
が行われ受信ユーザクロックＣRUのタイミングを補正す
る。尚、図２９に第３実施例における受信動作の波形図
を示す。
【００７９】第３の実施例によれば、高い公称値のユー
ザクロック周波数であっても、基準クロックＣOSCの周
波数ｆOSC（＝β＝α×Ｋ）は、Ｋ＝１〜４程度で十分
のため、ユーザクロックの周波数とほぼ同等にできる。
すなわち、第１の実施例における基準クロックの周波数
ｆOSC（＝β＝α×Ｍ×Ｎ；Ｍ×Ｎ≧１０）に比較し
て、周波数を低くでき、消費電力の低減と受信ユーザク
ロックのジッタ削減が可能となる。又、ユーザクロック
と周波数の公称値からの偏差に対する許容範囲Ｗは Ｗ＝ΔＴ／Ｔ≒（１／β）×（α／3008)＝１／(3008×
Ｋ） となり、実際のＫの値は１〜４程度で十分なので、第１
実施例による許容範囲 Ｗ＝1/(3008×Ｍ×Ｎ） と比較して、許容範囲が大きくなる。又、パルス調整部
から出力される調整クロックＣQを内部ＲＴＳ情報生成
部へフィードバックする構成であるため、フィードバッ
クの遅延時間を減少でき、高速ユーザクロックでの追従
性を第１、第２実施例に比べて大幅に改善できる。
【００８０】(e) 本発明の第４の実施例 (e-1) 考察 以上の実施例においては、補正周期Ｔ（Ｔ＝3008/α）
毎に１個のパルスを増加、あるいは減少するものである
ため、デジタルフィードバックの追従性や公称値からの
偏差に対する許容範囲が十分でなく、改善の余地があ
る。さて、ユーザクロック周波数の公称値αが低い場
合、例えばＤＳ１におけるα＝1.544×106の場合、受信
ＲＴＳ情報の補正周期Ｔは1.95ms（Ｔ＝3008/α）とな
る。一方、アナログＰＬＬ部に入力される位相比較クロ
ックＣREFの周波数ｆR EFを８KHzとすれば、その周期Ｔ
REFは125μsとなる。すなわち、ユーザクロック周波数
の公称値が比較的低い場合には、受信ＲＴＳ情報の補正
周期Ｔ（1.95ms）が位相比較クロックＣREFの周期ＴREF
（125μs)より十分長くなる(ＴREF／Ｔ≒１５）。以上
から、１補正期間中に複数のビットを増減（複数のパル
スを増減）させても、アナログＰＬＬ部の位相比較クロ
ック周期ＴREF中に１ビット（１パルス）以上の補正が
入らないように配置すれば、アナログＰＬＬが追従でき
る。また、１補正周期で複数のビットを増減（複数のパ
ルスを増減）できるため、デジタルＰＬＬの追従速度を
早めることができる。
【００８１】(e-2) 第４実施例の構成 図３０は本発明の第４の実施例であるＡＴＭインターフ
ェース装置の構成図であり、図２５の第３実施例と同一
部分には同一符号を付している。第４実施例が第３実施
例と機能的に異なる点は、調整クロックＣQのパルス数
を１補正周期で複数個調整（増減）することであり、構
成的には、以下の点で相違する。すなわち、 受信ＲＴＳクロックＣRCKの１周期内にほぼ均一に調
整タイミングパルスを有する複数の調整タイミングパル
ス列Ｐ１，Ｐ２，・・・Ｐ８を発生するパルス調整タイ
ミング生成部７３ｇを設けたこと、 内部ＲＴＳ情報と受信ＲＴＳ情報との差分値（差分Ｒ
ＴＳ情報）DRTS1〜DRTS4に応じた所定の調整タイミング
パルス列Ｐｉ（ｉ＝１〜８）を選択するパルス調整タイ
ミング選択部７３ｈを設けたこと、 選択された調整タイミングパルス列Ｐｉにおける調整
タイミング位置（調整タイミングパルス位置）で、差分
に応じてパルスの増加指示、あるいはパルスの削除指示
をパルス調整部７３ｂに指示するようにパルス制御部７
３ｅ″を構成したこと、 パルス調整部７３ｂは基準クロックＣOSCを１／Ｍ
（例：Ｍ＝２）に分周し、更に、パルスの増加指示、減
少指示に従ってパルスを増減して調整クロックＣ Qを出
力することである。
【００８２】・パルス調整タイミング生成部 図３１はパルス調整タイミング生成部７３ｇの構成図、
図３２はその動作説明用波形図である。73g-1は微分回
路であり、内部ＲＴＳサンプリングクロックＣI Sを調整
クロックＣQで微分し、クロックＣISの立上りで１クロ
ック幅の微分パルスＰD（第１の調整タイミングパルス
列Ｐ１となる）を出力する。73g-2〜7g-8はカウンタで
あり微分パルスＰDをプリセット端子に入力され、以
後、調整クロックＣQを1/PN2〜1/PN8に分周する。PNXの
値はｆQ／（ｆIS・Ｘ）を越えない最大の整数である
（ただし、ｆQは調整クロック周波数、ｆISは内部ＲＴ
ＳサンプリングクロックＣISの周波数）。このようにす
ると、図３２に示すように差分ＲＴＳ情報DRTS1〜DRTS4
の値(差分値)毎に、該差分値に比例した数のパルスを補
正周期(内部ＲＴＳサンプリングクロックＣISの周期）
の中に均一に配置した調整タイミンパルス列Ｐ１〜Ｐ８
を生成することができる。これらの調整タイミングパル
ス列のパルスは低いユーザクロック周波数の公称値
（例;1.544MHz)では、位相比較クロックＣREFの１周期
中には１パルス以上入らない。
【００８３】・パルス調整タイミング選択部 図３３はパルス調整タイミング選択部７３ｈの構成図、
図３４はその動作説明用の波形図である。73h-1は差分
ＲＴＳ情報DRTS1〜DRTS4を１０進数Ｓ１〜Ｓ１６に変換
する４ビットデコーダ、73h-2は差分Ｓ１〜Ｓ１６に応
じた調整タイミングパルス列Ｐ１〜Ｐ８を選択し、選択
タイミングパルス列ＰQとして出力するセレクタであ
り、ＯＲはオアゲート、ＡＧはアンドゲートである。図
３４には差分が５（Ｓ５＝１）の時、調整タイミングパ
ルス列Ｐ５が選択されて選択タイミングパルス列ＰQと
して出力される場合が示されている。
【００８４】・パルス制御部 図３５はパルス制御部７３ｅ″の構成図、図３６はその
動作説明用波形図である。73e-5は差分ＲＴＳ情報DRTS1
〜DRTS4を１０進数Ｓ１〜Ｓ１５にデコードする４ビッ
トデコーダ、73e-6は差分ＲＴＳ情報がＳ１〜Ｓ８の時
ハイレベルの信号を内部ＲＴＳサンプリングクロックＣ
ISの１周期の期間（１補正周期の期間）出力する８入力
オアゲート、73e-7は差分ＲＴＳ情報がＳ９〜Ｓ１５の
時ハイレベルの信号を内部ＲＴＳサンプリングクロック
ＣISの１周期の期間（１補正周期の期間）出力する７入
力オアゲート、ＡＧ４１は選択タイミングパルス列ＰQ
を減少指示ＰDICとして出力するアンドゲート、ＡＧ４
２は選択タイミングパルス列ＰQを増加指示ＰINCとして
出力するアンドゲートである。図３６には差分が５（Ｓ
５＝１）の時、５個の減少指示ＰDICが出力される場合
が示されている。
【００８５】(e-3) 動作 アナログＰＬＬにも入力ジッタの許容範囲があり、通常
アナログＰＬＬの入力周波数の１クロック分程度、すな
わち、ユーザクロック周波数の公称値の１周期１／α程
度である。そこで、基準発振器７３ａより周波数ｆOSC
＝βHz(β＝α×Ｋ；Ｋは整数）の基準クロックＣOSCを
出力する。尚、Ｋの値は１〜４程度である。パルス調整
部７３ｂは基準クロックＣOSCを１／Ｍ（例：Ｍ＝２）
に分周し、更に、パルスの増加指示、減少指示に従って
パルスを増減して調整クロックＣQを出力する。パルス
分周部７３ｃ′は調整クロックＣQを１／Ｌに分周して
（Ｌ＝α×Ｋ／（ｆREF×Ｍ））、位相比較クロックＣ
REF（周波数ｆREF：例8KHz)を出力する。アナログＰＬ
Ｌ部７３ｆは位相比較クロックＣREFを入力され、ＰＬ
Ｌ動作により該位相比較クロックＣREFに同期した受信
ユーザクロックＣRUを再生する。
【００８６】以上と並行して、パルス調整部７３ｂは調
整クロックＣQを内部ＲＴＳタイミング生成部７１ａに
フィードバックする。内部ＲＴＳタイミング生成部７１
ａは調整クロックＣQを１／Ｊ（Ｊ＝3008×Ｋ／Ｍ：Ｍ
はパルス調整部の分周比）に分周し、内部ＲＴＳサンプ
リングクロックＣISを生成する。この内部ＲＴＳサンプ
リングクロックＣISは受信ＲＴＳクロックＣRCKとして
ＡＴＭセル分解部８１に出力される。内部ＲＴＳ生成部
７１ｂは内部ＲＴＳサンプリングクロックＣISの立上り
で内部ＲＴＳ情報IRTS1〜IRTS4を生成し、演算部７２は
内部ＲＴＳ情報IRTS1〜IRTS4と受信ＲＴＳ情報RRTS1〜R
RTS4との差分ＲＴＳ情報DRTS1〜DRTS4を演算してパルス
調整タイミング生成部７３ｈとパルス制御部７３ｅ″に
入力する。パルス調整タイミング選択部７３ｈは差分Ｒ
ＴＳ情報の値（差分）に応じた調整タイミングパルス列
を選択して選択タイミングパルス列ＰQとして出力す
る。パルス制御部７３ｅ″は差分ＲＴＳ情報DRTS1〜DRT
S4の値（差分）に応じて増加指示するか、減少指示する
か決定し、選択タイミングパルス列ＰQに含まれるパル
ス位置で増加指示ＰINCまたは減少指示ＰDICをパルス調
整部７３ｂに出力する。パルス調整部７３ｂは基準クロ
ックＣOSCを１／Ｍ（Ｍ＝１）に分周すると共に、減少
指示ＰDICが入力される毎に１個パルスを減少し、増加
指示ＰINCが入力される毎に１個パルスを増加して調整
クロックＣQを出力する。これにより、１補正期間にお
いて差分ＲＴＳ情報に応じた数のパルスが増加あるいは
減少する。
【００８７】パルス分周部７３ｃは調整クロックＣQを
１／Ｌに分周して位相比較クロックＣREFをアナログＰ
ＬＬ部７３ｆに入力し、以後同様のフィードバック制御
が行われ受信ユーザクロックＣRUのタイミングを補正す
る。また、調整クロックＣQは内部ＲＴＳタイミング生
成部７１ａにフィードバックされ、同様の制御により内
部ＲＴＳサンプリングクロックＣISのタイミングを制御
する。以上の制御により、内部ＲＴＳ情報と受信ＲＴＳ
情報が一致し、また、受信ユーザクロックのタイミング
が送信ユーザクロックのタイミングと一致するようにな
る。
【００８８】第４実施例によれば、基準クロックＣOSC
の周波数ｆOSC（＝β＝α×Ｋ）は、Ｋ＝１〜４程度で
十分のため、ユーザクロックの周波数とほぼ同等にでき
る。すなわち、第１の実施例における基準クロックの周
波数ｆOSC（＝β＝α×Ｍ×Ｎ；Ｍ×Ｎ≧１０）に比較
して、周波数を低くでき、消費電力の低減と受信ユーザ
クロックのジッタ削減が可能となる。又、第４の実施例
によれば、特に低い公称値のユーザクロック周波数にお
いて、ユーザクロックの公称値からの偏差に対する許容
値を大きくすることができる。すなわち、補正周期Ｔに
対して最大７×Ｆクロック（Ｆは整数で差分ＲＴＳ情報
に比例したパルス数の比で本実施例では１）まで補正で
きるから、ユーザクロックの公称値からの偏差に対する
許容範囲Ｗは Ｗ＝ΔＴ／Ｔ≒（１／β）×７×Ｆ×（α／3008) ＝７×Ｆ／(3008×Ｋ） となり、実際のＫの値は１〜４程度で十分なので、第１
実施例による許容範囲 Ｗ＝1/(3008×Ｍ×Ｎ） と比較して、許容範囲が大幅に大きくなる。更に、補正
周期Ｔに対して最大７×Ｆクロックまで補正できるか
ら、フィードバックの追従性が向上する。また、調整ク
ロックＣQをフィードバックするようにしているから、
フィードバックの遅延時間が減少し、高速ユーザクロッ
クでの追従性を第１、第２実施例に比べて大幅に改善で
きる。
【００８９】(f) 第５実施例 第２実施例では２系統のフィードバック（アナログＰＬ
ＬとデジタルＰＬＬ）、が必要となる。このため、２系
統の同期保護回路が相互に影響しあい、同期確立時間、
同期安定性等が劣化し受信ユーザクロックの安定性の面
で問題となる。第５実施例では第２実施例において別々
に制御していた同期制御を共通化することによりフィー
ドバック系を１系統にまとめ、更に安定した受信ユーザ
クロックを再生するものである。構成
【００９０】図３７は第５実施例の構成図であり、第２
実施例と同一部分には同一符号を付している。図中、７
１は内部ＲＴＳ情報生成部、７２は比較部、７３は受信
ユーザクロック生成部、７４はネットワークタイミング
情報生成部、７５は受信ＲＴＳ情報RRTS1〜RRTS4を記憶
する４ビットのフリップフロップである。ネットワーク
タイミング情報生成部７４は内部ＲＴＳ情報の作成に必
要な４ビットのネットワークタイミング情報Ｑ1〜Ｑ4を
生成するものであり、ネットワーククロックＣN(=156.5
6MHz)の周波数を1/2に分周する分周部７４ａと４ビット
バイナリカウンタ７４ｂを備えている。
【００９１】内部ＲＴＳ生成部７１は、ネットワークク
ロックＣN(=156.56MHz)と受信ユーザクロックＣRUを用
いてＳＲＴＳ法に基づいて受信ユーザクロックのタイミ
ング情報である内部ＲＴＳ情報IRTS1〜IRTS4を生成する
もので、内部ＲＴＳタイミング生成部７１ａと内部ＲＴ
Ｓ生成回路７１ｂを備えている。内部ＲＴＳタイミング
生成部７１ａは、受信ユーザクロックＣRU（周波数
ｆRU）を連続的に1/8分周及び1/376分周し、すなわち受
信ユーザクロックをトータル1/3008に分周して内部ＲＴ
ＳサンプリングクロックＣIS（周波数ｆIS＝ｆRU／300
8)を出力する。内部ＲＴＳ生成回路７１ｂは、４つのフ
リップフロップを備え、ネットワークタイミング情報Ｑ
1，Ｑ2，Ｑ3，Ｑ4を内部ＲＴＳサンプリングクロックＣ
ISの立上りで4ビットのフリップフロップにセットし、
内部ＲＴＳ情報IRTS1、IRTS2、IRTS3、IRTS4を生成して
出力する。比較部（演算部）７２は、受信ＲＴＳ情報RR
TS1〜RRTS4と内部ＲＴＳ情報IRTS1〜IRTS4との大小を比
較する。
【００９２】受信ユーザクロック生成部７３は、基準発
振器７３ａと、分周部73b-1と、パルス調整部73b-2と、
分周部73c-1,73c-2と、ローパスフィルタ73f-4と、電圧
制御発振器73f-2と、パルス制御部（ＤＰＰＬ同期保護
部）７３ｅを備えている。基準発振器７３ａは、ユーザ
クロック周波数の公称値の整数倍の周波数、例えばDS1
では1.544MHz、DS3では44.736MHzを有するクロック信号
を出力する。分周部73b-1は、基準発振器７３ａから出
力されるクロック信号の周波数を１／２に分周すると共
に互いに１８０0位相の異なる２つの分周クロック列
（０相、π相）を出力する。パルス調整部73b-2は、パ
ルスの増加指示により一方の分周クロック列(０相）に
他方の分周クロック（π相）を１個追加し、パルスの削
除指示により一方の分周クロック列（０相）より分周ク
ロックを１個削除し、該一方の分周クロック列を調整ク
ロック信号ＣQとして出力する。
【００９３】分周部73c-1,73c-2はパルス調整部73b-2か
ら出力される調整クロック信号の周波数を連続的に1/4
分周、1/376分周してトータル1/1504分周する。第２実
施例のＰＬＬ部を共用化するためにはフィードバック周
波数を受信ユーザクロックの1/3008(DS1では513KHz、DS
3では14．9KHz)に変更する必要がある。実際は、分周部
73b-1で既に1/2に分周しているから分周部73c-1,73c-2
では1/1504に分周する。ローパスフィルタ73f-4は分周
部73c-1,73c-2から出力される分周クロック信号を平滑
化し、電圧制御発振器73f-2はローパスフィルタの出力
信号レベルに応じた周波数で発振して受信ユーザクロッ
ク信号(DS1では1.544MHz、DS3では44.736MHz)を出力す
る。パルス制御部（ＤＰＰＬ同期保護部）７３ｅは、内
部ＲＴＳ情報とＡＴＭセルに含まれる受信ＲＴＳ情報と
の大小に基づいてパルスの増加、削除を指示する。
【００９４】動作 基準発振器７３ａは、DS1 PCM 伝送路がＡＴＭ網に接続
されている場合には、1.544MHzのクロック信号を出力
し、DS3 PCM 伝送路がＡＴＭ網に接続されている場合に
は、44.736MHzのクロック信号を出力する。分周部73b-1
は基準発振器７３ａからのクロック信号を半分の周波数
に分周し、図３８(a)に示す２つの分周クロック列（０
相、π相）を出力する。この２つの分周クロック列はパ
ルス調整部73b-2に入力する。一方、ネットワークタイ
ミング情報生成部７４において、分周部７４ａはネット
ワーククロックＣN(=156.56MHz)の周波数を1/2に分周
し、４ビットバイナリカウンタ７４ｂはネットワークタ
イミング情報Ｑ1〜Ｑ4を出力する。内部ＲＴＳ情報生成
部７１は内部ＲＴＳサンプリングクロックＣISの立上り
に同期してネットワークタイミング情報Ｑ1，Ｑ2，
Ｑ3，Ｑ4を４ビットのフリップフロップ７１ｂにセット
し、内部ＲＴＳ情報IRTS1、IRTS2、IRTS3、IRTS4を出力
する。比較部７２は、受信ＲＴＳ情報RRTS1〜RRTS4と内
部ＲＴＳ情報IRTS1〜IRTS4との大小を比較する。
【００９５】同期保護部７３ｅは、内部ＲＴＳ情報IRTS
1〜IRTS4と受信ＲＴＳ情報RRTS1〜RRTS4との大小に基づ
いて、パルス調整部73b-2に減少指示ＰDIC又は増加指示
ＰIN Cを出力する。すなわち、受信ユーザクロックＣRU
が送信ユーザクロックＣTUより進んでいる場合には減少
指示ＰDICを出力し、遅れている場合には増加指示ＰI NC
を出力する。パルス調整部73b-2は増加指示ＰINCにより
一方の分周クロック列(０相）に他方の分周クロック
（π相）を１個追加し(図３８(c)参照)、減少指示ＰDIC
により分周クロック列（０相）より１個パルスを削除し
(図３８(b)参照)、該分周クロック列（０相）を調整ク
ロック信号ＣQとして出力する。パルス分周部73c-1,73c
-2は調整クロックＣQを1/1504に分周してDS1では513KH
z、DS3では14．9KHzのクロックを出力する。ローパスフ
ィルタ73f-4は分周部から出力される分周クロック信号
を平滑化し、電圧制御発振器73f-2はローパスフィルタ
の出力信号レベルに応じた周波数で発振して受信ユーザ
クロック信号(DS1では1.544MHz、DS3では44.736MHz)を
出力する。
【００９６】電圧制御発振器73f-2から出力された受信
ユーザクロックＣRUは内部ＲＴＳタイミング生成部７１
ａに入力され、ここで1/3008に分周されて内部ＲＴＳサ
ンプリングクロックＣISが生成される。以後、同様に内
部ＲＴＳ情報IRTS1〜IRTS4が生成され上記動作が繰り返
され、最終的に受信ユーザクロックの周波数はDS1 PCM
伝送路の場合には、1.544MHzとなり、DS3 PCM 伝送路の
場合には44.736MHzとなり、しかも、受信ユーザクロッ
クと送信ユーザクロックが同期する。以上のように、フ
ィードバック系路を１系統にまとめることにより、安定
した受信ユーザクロックを生成することができる。又、
回路構成部品を減少することができる。
【００９７】(g) 第６実施例 (g-1) 通信システムの構成 ＤＳ１，ＤＳ３のＰＣＭ伝送路(PCM line)をＡＴＭスイ
ッチにインターワーキング（interworking)する機能を
回路エミュレーション(CE:Circuit Emulation)という。
図３９(a)は、ＣＥ機能を備えたＡＴＭインタフェース
装置によりＤＳ１，ＤＳ３のＰＣＭ伝送路をＡＴＭスイ
ッチにインターワーキング（interworking)する場合の
システム構成図、図３９(b)は各部のレイヤ説明図であ
る。図３９(a)において、１０１はＡＴＭスイッチ（Ａ
ＴＭ ＳＷ）、１０２、１０３は端末（ＣＰＥ）、１０
４、１０５はＤＳ１又はＤＳ３のデジタル伝送路、１０
６、１０７はＣＥ機能を備えたＡＴＭインタフェース装
置（DS3 CE INF）である。
【００９８】ＡＴＭインタフェース装置１０６，１０７
は、ＤＳ１，ＤＳ３のデジタル伝送路から到来する図４
０に示すフレームフォーマットを有するデータを図４１
に示すAAL-1(ATM Adaptation Layer-1)のペイロード部
にマッピング(mapping)すると共に、ＳＡＲヘッダのCSI
ビットにユーザクロックのタイミング情報（送信ＲＴＳ
情報）を含ませてＡＴＭスイッチに送出する。又、ＡＴ
Ｍインタフェース装置１０６，１０７は、ＡＴＭセルに
含まれる送信ＲＴＳ情報を用いて受信ユーザクロックを
送信ユーザクロックに同期させると共に、ＡＴＭセルを
ＤＳ１，ＤＳ３のデータに変換してＤＳ１，ＤＳ３のデ
ジタル伝送路に送出する。図４０はＡＴＭインタフェー
ス装置（DS3 CE INF）でのＤＳ３フレームフォーマット
でＴＲ−ＮＷＴ−000499に準拠し、該ＴＲ−ＮＷＴ−00
0499に規格されているＭ１３フレームフォーマットを有
している。Ｍ１３フレームフォーマットは、１マルチフ
レームは７つのサブマルチフレーム（subframe 1〜subf
rame 7)から構成され、各サブマルチフレームは更に８
５ビットからなる８個のブロックで構成されている。８
５ビットのうち、最初の１ビットはＤＳ３のオーバヘッ
ドで残りがペイロードとなる。Ｘはイェローアラーム
（Yellow Alarm)、Ｍ０，Ｍ１はマルチフレーム配列（M
ulti frame alignment)で、Ｍ０＝０，Ｍ１＝１であ
る。Ｆ０，Ｆ１はマルチサブフレーム配列（Multi subf
rame alignment)で、Ｆ０＝０，Ｆ１＝１である。Ｐは
偶数パリティ、Ｃはアプリケーション識別（applicatio
n identification)である。上記ＡＴＭインタフェース
装置の動作確認やＡＴＭスイッチのパスを確認するため
の試験を行う必要がある。しかし、かかる試験を行うた
めには以下の問題点がある。
【００９９】(1) Circuit Emulationサービスの場合、
ＤＳ１では1.544Mbsの速度で、ＤＳ３では44.736Mbsの
速度で試験セルを流す必要がある。 (2) 上記ビット速度で試験セルを長さないと受信側でSt
arvation状態を検出してしまう。Starvation状態とは、
AAL-1セルをＤＳ１又はＤＳ３のフォーマットに変換す
るＦＩＦＯの空き(empty)状態を監視し、空き状態が2.5
秒以上継続した状態である。 (3) 試験セルとして図４１に示すAAL-1のSAR-Headerを
意識する必要がある。 (4) Circuit Emulationサービスとして非同期/同期方式
があり、SAR-HeaderのCSIビットパターンを発生するの
が困難である。
【０１００】(g-2) 構成 そこで、本発明の第６実施例ではＤＳ１，ＤＳ３レイヤ
からAAL-1レイヤに変換する部分に試験回路を挿入して
上記(1)〜(4)の問題点をクリアしている。図４２は本発
明に係るＡＴＭインタフェース装置１０６，１０７のブ
ロック図である。ＤＳ１，ＤＳ３のデジタル伝送路（de
gital line)からＡＴＭスイッチへの上り経路におい
て、１１１はデジタル伝送路より入力されるバイポラー
信号(bipolar signal)をユニポラー信号(unipolar sign
al)に変換すると共にユーザクロックを抽出して出力す
るＢ／Ｕ変換器である。１１２はコード変換器であり、
ＤＳ１の場合にはB8ZS信号からＮＲＺ信号へ変換し、Ｄ
Ｓ３の場合にはB3ZS信号からＮＲＺ信号に変換する。１
１３は直列データを並列データに変換するシリアル・パ
ラレル変換器、１１４は試験パターン（試験データ）を
発生する第１のパターン発生器、１１５はセレクタであ
り、通常時にはシリアル・パラレル変換器からのデータ
を選択して出力し、試験時にはパターン発生器１１４か
ら入力される試験パターンを選択して出力する。１１６
はＤＳ１，ＤＳ３のデータを図４１のAAL-1のセルフォ
ーマットに変換するために記憶するＲＡＭである。
【０１０１】１１７はユーザクロックＣTUとＡＴＭスイ
ッチのネットワーククロックＣNを用いて送信ＲＴＳ情
報SRTS1〜SRTS4を生成する送信ＲＴＳ生成部である。１
１８はＤＳ１，ＤＳ３のデータをAAL-1フォーマットの
ペイロード部分にマッピングすると共に、SAR-Headerパ
ターンを生成してAAL-1フォーマットのSAR-Header部に
挿入するSARヘッダ生成部、１１９はＡＴＭヘッダを生
成してAAL-1フォーマットのＡＴＭヘッダ部に挿入する
ＡＴＭヘッダ発生器、１２０はＡＴＭヘッダ発生器１１
９よりバースト的に出力されるセルをＤＳ１，ＤＳ３の
クロック速度（clock rate)の間隔にするためのシェー
ピング部である。１２１はＤＳ１，ＤＳ３レイヤのアラ
ームを検出するアラーム検出回路であり、信号損失（Lo
ss of signal）、フレーム損失（Loss of frame）等の
アラームを検出する。このアラームが検出されると、Ａ
ＴＭスイッチに送出するセルをストップする。１２２は
試験セルを受信し、該試験セルの内容よりＡＴＭインタ
フェース装置の動作確認やパルスの動作確認を行う第１
のパターンチェッカである。
【０１０２】ＡＴＭスイッチからデジタル伝送路への下
り経路において、１３１は規定のＡＴＭヘッダパターン
が到来しているかチェックするＡＴＭヘッダチェッカで
あり、規定のパターンが来ていない場合にはこの時点で
セルの廃棄を行う。１３２はＳＡＲヘッダチェッカ、１
３３はＦＩＦＯメモリである。ＳＡＲヘッダチェッカ１
３２はＳＡＲヘッダのシーケンスカウントSC、CRC、偶
数パリティEPBのチェックを行い、エラーが検出されて
いない場合にはセルをＦＩＦＯメモリ１３３に記憶し、
エラーが検出されればこの時点でセル廃棄を行う。１３
４はＡＴＭセルに含まれる受信ＲＴＳ情報RRTS1〜RRTS4
を発生する受信ＲＴＳ発生部、１３５は受信ユーザクロ
ックＣRUとネットワーククロックＣNを用いて内部ＲＴ
Ｓ情報IRTS1〜IRTS4を生成する内部ＲＴＳ生成部、１３
６は内部ＲＴＳ情報IRTS1〜IRTS4と受信ＲＴＳ情報RRTS
1〜RRTS4の大小比較を行う演算部、１３７は第１〜第５
実施例で示す方法により受信ユーザクロックＣRUを生成
する受信ユーザクロック生成部である。ＦＩＦＯメモリ
１３３は受信ユーザクロックＣRUに同期してペイロード
部にマッピングされているＤＳ１，ＤＳ３データを出力
して連続データにする。
【０１０３】１３８はＳＡＲヘッダのエラー時に固定の
ダミーデータを送出するダミーデータ発生器、１３９は
試験パターンを発生する第２のパターン発生器、１４０
はセレクタであり、通常時にはＦＩＦＯメモリから出力
されるＤＳ１，ＤＳ３データを選択出力し、試験時には
パターン発生器１３９から入力される試験パターンを選
択して出力する。１４１は並列データを直列データに変
換するパラレル・シリアル変換器、１４２はＤＳ１の場
合にはＮＲＺ信号からB8ZS信号へ変換し、ＤＳ３の場合
にはＮＲＺ信号からB3ZSに変換するコード変換器、１４
３はユニポラー信号(unipolar signal)をバイポラー信
号(bipolar signal)に変換してデジタル伝送路に送出す
るＵ／Ｂ変換器である。１４４は試験セルを受信し、該
試験セルの内容よりＡＴＭインタフェース装置の動作確
認やパスの動作確認を行う第２のパターンチェッカであ
る。
【０１０４】１５１は下り経路を上り経路に接続し、Ｕ
／Ｂ変換器１４３の出力信号を上り経路のＢ／Ｕ変換器
にループバックするループバック部である。１５２はデ
ジタル伝送路からの信号とループバック部１５１からの
信号を選択して出力するセレクタである。セレクタ１５
２は通常時はデジタル伝送路からのＤＳ１，ＤＳ３デー
タを選択して出力し、ループバック試験時にはループバ
ック部からのデータを選択して出力する。１５３は分配
器であり、Ｕ／Ｂ変換器１４３から出力されるデータを
適宜デジタル伝送路あるいはループバック部１５１に分
配する。分配器１５３は通常時はデジタル伝送路へデー
タを出力し、ループバック試験時にはループバック部１
５１に出力する。１６１は試験制御その他の制御を行う
プロセッサであり、各部とバス線で接続されている。１
６２は操作部であり、各種データの入力、指示、表示を
行うものである。
【０１０５】(g-3) 試験 (1) ＡＴＭスイッチのパスの確認試験 送信側、受信側のＡＴＭインタフェース装置（例えば図
３９のインタフェース装置１０６，１０７）の操作部１
６２よりパス試験開始をプロセッサ１６１に指示する。
試験開始が指示されると、送信側のプロセッサ１６１は
パターン発生器１１４を起動すると共に、セレクタ１１
５に試験開始を通知する。又、受信側のプロセッサはパ
ターンチェッカ１４４をテスト起動する。送信側のパタ
ーン発生器１１４は所定の試験データを発生し、セレク
タ１１５は該試験データを選択してＲＡＭ１１６に記憶
する。以後、試験データはSARヘッダ発生器１１８、Ａ
ＴＭヘッダ発生器１１９でAAL-1フォーマットのＡＴＭ
セル（試験セル）に変換され、シェーピング部１２０を
介してＡＴＭスイッチ１０１に入力される。試験セルは
ＡＴＭスイッチ１０１でスイッチングされ、受信側のＡ
ＴＭインタフェース装置１０７に入力される。
【０１０６】受信側のＡＴＭインタフェース装置１０７
において、試験セルはＡＴＭヘッダチェッカ１３１、Ｓ
ＡＲヘッダチェッカ１３２で所定の検査を施され、ＦＩ
ＦＯメモリ１３３に記憶される。しかる後、ＦＩＦＯメ
モリ１３３は、受信ユーザクロックＣRUに同期して試験
セルのペイロード部にマッピングされている試験データ
を出力する。パターンチェッカ１４４は試験データを受
信し、該受信した試験データと既知の試験データを比較
し、一致する場合にはパターン発生器１１４からパター
ンチェッカ１４４までのパスは正常であると判定し、異
なる場合にはパスは異常であると判定してプロセッサ１
６１に通知して、操作部の表示部等に表示する。
【０１０７】(2) ＡＴＭインタフェース装置の試験 送信側の操作部１６２よりプロセッサ１６１に受信側Ａ
ＴＭインタフェース装置１０７の試験開始を指示する。
又、受信側の操作部１６２よりプロセッサ１６１に自機
（ＡＴＭインタフェース装置１０７）の試験開始を指示
する。試験開始が指示されると、送信側のプロセッサ１
６１はパターン発生器１１４、パターンチェッカ１４４
を起動すると共に、セレクタ１１５に試験開始を通知す
る。パターン発生器１１４は所定の試験データを発生
し、セレクタ１１５は該試験データを選択してＲＡＭ１
１６に記憶する。以後、試験データはSARヘッダ発生器
１１８、ＡＴＭヘッダ発生器１１９でAAL-1フォーマッ
トのＡＴＭセル（試験セル）に変換され、シェーピング
部１２０を介してＡＴＭスイッチ１０１に入力される。
試験セルはＡＴＭスイッチ１０１でスイッチングされ、
受信側のＡＴＭインタフェース装置１０７に入力され
る。
【０１０８】受信側のプロセッサ１６１は、それより前
の試験開始の指示によりループバック１５１、セレクタ
１５２、分配器１５３にループバックを指令する。かか
る状態において、受信側のＡＴＭインタフェース装置１
０７は、ＡＴＭスイッチ１０１から試験セルを受信する
と該試験セルを試験データに変換し、該試験データを分
配器１５３→ループバック部１５１→セレクタ１５２を
介して上り線路にループバックする。ループバックされ
た試験データはＡＴＭセルに変換されてＡＴＭスイッチ
１０１に入力され、該ＡＴＭスイッチ１０１で送信側の
ＡＴＭインタフェース装置１０６にスイッチングされ
る。
【０１０９】送信側のＡＴＭインタフェース装置１０６
において、戻ってきた試験セルはＡＴＭヘッダチェッカ
１３１、ＳＡＲヘッダチェッカ１３２で所定の検査を施
され、ＦＩＦＯメモリ１３３に記憶される。しかる後、
ＦＩＦＯメモリ１３３は、受信ユーザクロックＣRUに同
期して試験セルのペイロード部にマッピングされている
試験データを出力する。パターンチェッカ１４４は試験
データを受信し、該受信した試験データと既知の試験デ
ータを比較し、一致する場合にはＡＴＭスイッチのパス
及び受信側のＡＴＭインタフェース装置１０７は正常で
あると判定し、異なる場合にはＡＴＭスイッチのパスあ
るいは受信側のＡＴＭインタフェース装置は異常である
と判定してプロセッサ１６１に通知する。
【０１１０】(3) ＤＳ１，ＤＳ３レイヤの試験 操作部１６２よりプロセッサ１６１にＤＳ１，ＤＳ３レ
イヤの試験開始を指示する。試験開始が指示されると、
プロセッサ１６１はセレクタ１４０に試験開始を通知す
ると共に、ループバック１５１、セレクタ１５２、分配
器１５３にループバックを指令する。又、プロセッサは
パターン発生器１３９、パターンチェッカ１２２を起動
する。以上により、パターン発生器１３９は所定の試験
データを下り経路に発生する。試験データは、セレクタ
１４０、パラレル・シリアル変換器１４１、コード変換
器１４２、Ｕ／Ｂ変換器１４３を介して分配器１５３に
入力する。分配器１５３、ループバック部１５１、セレ
クタ１５２はループバックが指示されているから、試験
データを下り経路から上り経路にループバックする。以
後、試験データはＢ／Ｕ変換器１１１、コード変換器１
１２、シリアル・パラレル変換器１１３を介してパター
ンチェッカ１２２に受信される。
【０１１１】パターンチェッカ１２２は試験データを受
信し、該受信した試験データと既知の試験データを比較
し、一致する場合にはパターン発生器からパターンチェ
ッカまでのＤＳ１，ＤＳ３レイヤは正常であると判定
し、異なる場合は異常であると判定してプロセッサ１６
１に通知して、操作部の表示部等に表示する。以上によ
り、Circuit Emulation サービスのパスの正常性の確認
が可能となる。又、AAL-1レイヤを含めた試験が可能で
あり、更にはＤＳ１，ＤＳ３レイヤの試験もできる。
【０１１２】(h) 第７実施例 (h-1) 第７実施例の概略 図４３に示すように受信側２０１と送信側２０２が同一
のネットワーククロックＣN（周波数ｆ）を供給されて
いれば、前述のようにＳＲＴＳ法により受信側ユーザク
ロックＣRUを送信側ユーザクロックＣTUに同期させるこ
とができ、ＡＴＭ網２０３を介してＣＢＲサービス（Co
nstant Bit Rate Service)を実現することができる。と
ころが、図４４に示すようにネットワーククロックが異
なるＡＴＭ網２０３ａ，２０３ｂを介して通信を行う場
合には、従来のＳＲＴＳ法では受信側ユーザクロックＣ
RUを送信側ユーザクロックＣTUに同期させることができ
ず、ＣＢＲサービスを実現することができない。尚、図
４４において、２０１は受信側、２０２は送信側、２０
３ａはネットワーククロックＣN1（周波数ｆ1）の受信
側のＡＴＭ網、２０３ｂはネットワーククロックＣ
N2（周波数ｆ2）の送信側のＡＴＭ網である。ＡＴＭ網
２０３ａ，２０３ｂにおけるネットワーククロック
ＣN1，Ｃ N2の周波数は異なり、しかも、同期していな
い。
【０１１３】以上から、ネットワーククロックが異なる
ＡＴＭ網２０３ａ，２０３ｂを介して通信を行う場合で
あっても、受信ユーザクロックＣRUを送信ユーザクロッ
クＣ TUに同期させる技術が必要になる。本発明の第７実
施例では、図４５に示すように、ネットワーククロック
が異なるＡＴＭ網２０３ａ，２０３ｂ間にＳＲＴＳ変換
装置２１０を設け、このＳＲＴＳ変換装置２１０におい
てネットワーククロックの相違に基づいてSARヘッダに
含まれるＳＲＴＳ情報を補正して受信ユーザクロックＣ
RUを送信ユーザクロックＣTUに同期させる。
【０１１４】(h-2) 原理 図４６は送信側のネットワーククロックＣN1と受信側ネ
ットワーククロックＣ N2の両方を利用できると仮定した
場合の送信ＲＴＳ情報生成回路のブロック図である。３
０１は送信ユーザクロックＣTU（周波数ｆTU）を１／Ｎ
に分周する分周器、３０２は第１のネットワーククロッ
クＣN1（周波数ｆ1）を1/xに分周する分周器、３０３は
第２のネットワーククロックＣN2（周波数ｆ2）を1/xに
分周する分周器、３０４は周波数f1/xの分周クロックを
カウントしてネットワークタイミング情報Ｑ11〜Ｑ1pを
出力するＰビットカウンタ、３０５は周波数f2/xの分周
クロックをカウントしてネットワークタイミング情報Ｑ
21〜Ｑ2pを出力するＰビットカウンタ、３０６は受信側
のＡＴＭ網に応じたネットワークタイミング情報を選択
してＱ1〜Ｑpとして出力するセレクタ、３０７は送信ユ
ーザクロックＣTUのＮ個毎にネットワークタイミング情
報Ｑ1〜Ｑpをラッチして送信ＲＴＳ情報SRTS1〜SRTSpを
出力するラッチ回路である。
【０１１５】受信側のＡＴＭ網のネットワーククロック
がＣN1（周波数ｆ1）の場合には、セレクタ３０６によ
りネットワークタイミング情報Ｑ11〜Ｑ1pを選択し、該
ネットワークタイミング情報Ｑ11〜Ｑ1pを用いて送信Ｒ
ＴＳ情報を生成する。又、受信側のＡＴＭ網のネットワ
ーククロックがＣN2（周波数ｆ2）の場合には、セレク
タ３０６によりネットワークタイミング情報Ｑ21〜Ｑ2p
を選択し、該ネットワークタイミング情報Ｑ21〜Ｑ2pを
用いて送信ＲＴＳ情報を生成する。このようにすれば、
受信側は送信側と同一のネットワーククロックを用いる
ことができ、ＳＲＴＳ法により受信側ユーザクロックＣ
RUを送信側ユーザクロックＣTUに同期させることができ
る。しかし、実際には送信側で受信側のネットワークク
ロックを受信することは不可能であり、現実的には受信
側のネットワーククロックを用いて送信ＲＴＳ情報を作
成することはできない。そこで、送信側端末があたかも
図４６の構成で受信側ネットワーククロックを用いてＳ
ＲＴＳ情報を作成しているように見せ掛けるために、Ｓ
ＲＴＳ変換装置２１０（図４５）はＳＡＲヘッダ内のＳ
ＲＴＳポインタ（ＳＲＴＳ情報）の値を補正する。
【０１１６】図４６に示すように送信側で受信側のネッ
トワーククロックＣN2（周波数ｆ2）を受信していると
すると、カウンタ３０４とカウンタ３０５の計数値の
差、換言すればネットワーククロックＣN1，ＣN2の発生
数の差は段々大きくなる。今、この差を容量Ｍのカウン
タで計数するとすると、該カウンタの計数値（差）は０
からＭまで順次増大してゆき、再び０からＭまで増大
し、以後この動作を繰り返す。すなわち、受信側のネッ
トワーククロックＣN2（周波数ｆ2）のカウンタ３０５
の計数値は、カウンタ３０４の計数値と前記差で表現で
きる。そこで、ＳＲＴＳ変換装置２１０(図４５）にカ
ウンタ３０４，３０５を設け、AAL-1のセルを受信する
と該セルに含まれるＳＲＴＳポインタの値にカウンタの
計数値の差を加算してＳＲＴＳポインタ値を補正する。
【０１１７】(h-3) 第７実施例で使用するAAL-1のセル
フォーマット 図４７(a)は第７実施例で使用するAAL-1のセルフォーマ
ット（P-format)、図４７(b)は第１〜第６実施例で使用
したAAL-1のセルフォーマット（none P-format)の説明
図である。none P-formatではＡＴＭセルは、５バイト
のＡＴＭヘッダと、１バイトのＳＡＲヘッダと、４７バ
イトのペイロードで構成されており、ＳＲＴＳ情報はシ
ーケンスカウントＳＮが１、３、５、７のセルのＣＳＩ
ビットCS1,CS3，CS5,CS7の４ビットで表現される。すな
わち、none P-formatでは８セル毎に１つのＲＴＳ情報
が伝送される。一方、P-formatではＡＴＭセルは、５バ
イトのＡＴＭヘッダと、１バイトのＳＡＲヘッダと、１
バイトのＳＲＴＳポインタ（ＳＲＴＳ情報）と、４６バ
イトのペイロードで構成されている。ＳＲＴＳポインタ
は最大２セルに１個の頻度で伝送され、ＣＳＩビット
が”１”の場合にはＳＲＴＳポインタがセルの第６オク
テット（octet)に含まれており、ＣＳＩビットが”０”
の場合にはＳＲＴＳポインタがセルに含まれていない。
【０１１８】(h-4) ＳＲＴＳ変換装置 図４８はＳＲＴＳ変換装置の構成図である。２１０ａは
AAL-1のATMセルを分離するセル分離部、２１０ｂはセル
を多重するセル多重化部、２１０ｃはセルに含まれるＳ
ＲＴＳポインタを補正するＳＲＴＳ補正部である。ＳＲ
ＴＳ補正部２１０ｃにおいて、２５１はSARヘッダのCSI
ビットの"1","0"を判別し、CSI=1のセルをＡ側に出力
し、CSI=0のセルをＢ側に出力するＣＳＩ判別・分離部
である。２５２は受信側ネットワーククロックＣN1（周
波数ｆ1）を1/xに分周する分周部、２５３は送信側ネッ
トワーククロックＣN2（周波数ｆ2）を1/xに分周する分
周部、２５４は分周部２５２から出力される分周クロッ
クを計数するＰビットカウンタ、２５５は分周部２５３
から出力される分周クロックを計数するＰビットカウン
タ、２５６は両カウンタの計数値の差分を演算する差分
演算部、２５７はAAL-1のＡＴＭセルに含まれるＳＲＴ
Ｓポインタに両カウンタの計数値の差を加算してＳＲＴ
Ｓポインタの値を補正するＳＲＴＳ補正部、２５８はCS
I=0の場合にはCSI判別・分離部２５１のＢ側から出力さ
れるＡＴＭセルを選択し、CSI=1の場合にはＳＲＴＳ補
正部２５７から出力されるＡＴＭセルを選択して出力す
るセレクタである。
【０１１９】発呼時の呼処理制御において、ＣＢＲサー
ビス用の呼であれば該呼に割り当てたＶＣＩ／ＶＰＩ値
がセル分離部１１０ａに設定される。従って、セル分離
部２１０ａは、送信側ＡＴＭ網よりセルが入力される
と、該セルのＶＣＩ／ＶＰＩを参照して該セルがAAL-1
タイプのセルかその他のセルかを判断する。そして、セ
ル分離部２１０ａは受信したセルがAAL-1タイプのセル
であれば、ＳＲＴＳ補正部２１０ｃに入力し、その他の
セルであればセル多重化部２１０ｂに入力する。ＳＲＴ
Ｓ補正部２１０ｃは入力されたＡＴＭセルにＳＲＴＳポ
インタが含まれていれば、該ＳＲＴＳポインタ値を受信
側、送信側のネットワーククロックの差に基づいて補正
してセル多重化部２１０ｂに入力し、ＳＲＴＳポインタ
が含まれていなければそのままセル多重化部２１０ｂに
入力する。セル多重化部２１０ｂは、セル分離部２１０
ａから入力されたセルとＳＲＴＳ補正部２１０ｃから入
力されたセルを多重化して受信側ＡＴＭ網に入力する。
【０１２０】以上では、ＳＲＴＳ変換装置を送信側及び
受信側のＡＴＭ網間に設けたが、送信側あるいは受信側
の一方のＡＴＭ網内に設けることもできる。以上によ
り、ネットワーククロックが異なるＡＴＭ網を介して通
信を行う場合であっても、受信ユーザクロックを送信ユ
ーザクロックに同期させることができる。以上、本発明
を実施例により説明したが、本発明は請求の範囲に記載
した本発明の主旨に従い種々の変形が可能であり、本発
明はこれらを排除するものではない。
【０１２１】
【発明の効果】以上本発明によれば、ネットワーククロ
ックＣNと受信ユーザクロックＣRUを用いてＳＲＴＳ法
により受信ユーザクロックのタイミング情報である内部
ＲＴＳ情報を作成し、内部ＲＴＳ情報と送信ユーザクロ
ックのタイミング情報である受信ＲＴＳ情報を比較して
その差がゼロとなるように受信ユーザクロックＣRUのタ
イミングを調整するようにしたから、受信ユーザクロッ
クのタイミング（周波数、位相）を送信ユーザクロック
のタイミングに一致させることができる。また、本発明
によれば、受信ユーザクロックのタイミングと受信ＲＴ
Ｓ情報のサンプリングタイミング情報を分離し、受信ユ
ーザクロックＣRUに同期してユーザデータを出力し、受
信ＲＴＳクロックＣRCKに同期して受信ＲＴＳ情報RRTS1
〜RRTS4を出力するようにしたから、受信ユーザクロッ
クのジッタを少なくでくると共に、ＤＰＬＬ構成のフィ
ードバック信号を追従性よく発生することができ、ジッ
タの減少と追従性の向上という両方の要求を満足するこ
とができる。
【０１２２】更に、本発明によれば、デジタルＰＬＬ構
成の系の内部にアナログ方式のＰＬＬ回路（アナログＰ
ＬＬ部）を挿入して受信ユーザクロックを生成するよう
にしたから、比較的公称値が低いユーザクロック周波数
において、基準クロック周波数ｆOSCをユーザクロック
周波数とほぼ同等にでき、消費電力の節減と、受信ユー
ザクロックのジッタ削減が可能となり、しかも、ユーザ
クロックの公称値からの偏差に対する許容範囲を大きく
することができる。また、本発明によれば、受信ユーザ
クロックの代わりに、パルス調整部から出力される調整
クロック信号を内部ＲＴＳ情報生成部にフィードバック
するようにしたから、ユーザクロック周波数が高い公称
値の場合であっても、基準発振器から出力される基準ク
ロック周波数ｆOSCをユーザクロック周波数とほぼ同等
にでき、消費電力の節減が可能となり、しかも、ユーザ
クロックの公称値からの偏差に対する許容範囲を大きく
できる。また、フィードバック遅延時間が減少するた
め、高速のユーザクロックでの追従性を改善できる。
【０１２３】更に、本発明によれば、内部ＲＴＳ情報と
受信ＲＴＳ情報との差分値に応じた数の調整タイミング
位置が補正周期内にほぼ均一に配列するようにし、か
つ、該調整タイミング位置でパルスの追加、あるいはパ
ルスの削除を行うようにして受信ユーザクロックの周波
数を制御するようにしたから、補正周期内において差分
値に応じた数の補正ができるため追従性を向上でき、し
かもユーザクロックの公称値からの偏差に対する許容範
囲を大きくすることができる。
【０１２４】又本発明によれば、フィードバック系路を
１つにまとめて受信ユーザクロックを送信ユーザクロッ
クに同期させるようにしたから、安定した受信ユーザク
ロックを生成することができる。又、本発明によれば、
ＡＴＭインタフェース装置内の上り経路内、下り経路内
に試験データを発生する試験データ発生部、試験データ
を受信してパスの正常・異常をチェックする試験データ
受信チェック部を設けたから、ＡＴＭインタフェース装
置の動作確認試験及びＡＴＭスイッチのパスの正常性確
認試験を容易に行うことができる。更に、本発明によれ
ば、ネットワーククロックが異なるＡＴＭ網を介して通
信を行う場合、各ネットワーククロックを別個に計数
し、ＡＴＭセルに含まれる送信ＲＴＳ情報を計数値の差
分に基づいて補正して受信側ＡＴＭ網に送出するように
したから、ネットワーククロックが異なるＡＴＭ網を介
して通信を行う場合であっても、送信ユーザクロックと
受信ユーザクロック間の同期確立を行うことができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】全体の構成図である。
【図３】本発明の全体の動作説明用波形図である。
【図４】本発明の第１実施例のＡＴＭインタフェース装
置の構成図である。
【図５】ネットワークタイミング情報生成部の構成図で
ある。
【図６】ネットワークタイミング情報生成部の動作説明
用波形図である。
【図７】送信ＲＴＳ情報生成部の構成図である。
【図８】送信ＲＴＳ情報生成部の動作説明用波形図であ
る。
【図９】内部ＲＴＳ情報生成部の構成図である。
【図１０】内部ＲＴＳ情報生成部の動作説明用波形図で
ある。
【図１１】演算部の構成図である。
【図１２】基準発振器の構成図である。
【図１３】パルス制御部の構成図である。
【図１４】パルス制御部の動作説明用波形図である。
【図１５】パルス調整部の構成図である。
【図１６】パルス調整部の動作説明用波形図（減少指
示）である。
【図１７】パルス調整部の動作説明用波形図（増加指
示）である。
【図１８】ＲＴＳ受信動作説明用波形図である。
【図１９】本発明の第２の実施例構成図である。
【図２０】パルス分周部の構成図である。
【図２１】アナログＰＬＬ部の構成図である。
【図２２】アナログＰＬＬ部の動作説明用波形図であ
る。
【図２３】第２実施例の変形例の構成図である。
【図２４】変形例のクロック調整の説明図である。
【図２５】本発明の第３の実施例構成図である。
【図２６】内部ＲＴＳタイミング生成部の構成図であ
る。
【図２７】第３の実施例におけるパルス制御部の構成図
である。
【図２８】第３の実施例におけるパルス制御部の動作説
明用波形図である。
【図２９】第３の実施例の受信動作説明用波形図であ
る。
【図３０】本発明の第４の実施例構成図である。
【図３１】パルス調整タイミング生成部の構成図であ
る。
【図３２】パルス調整タイミング生成部の動作説明用波
形図である。
【図３３】パルス調整タイミング選択部の構成図であ
る。
【図３４】パルス調整タイミング選択部の動作説明用波
形図である。
【図３５】第４実施例におけるパルス制御部の構成図で
ある。
【図３６】パルス制御部の動作説明用波形図である。
【図３７】本発明の第５の実施例構成図である。
【図３８】第５実施例のクロック調整説明図である。
【図３９】通信システムの構成図である。
【図４０】ＤＳ３フレームフォーマットの説明図であ
る。
【図４１】AAL-1のATMセルのフォーマット説明図であ
る。
【図４２】ＡＴＭインタフェース装置の構成図である。
【図４３】ＳＲＴＳ法が適用できる通信システムであ
る。
【図４４】ＳＲＴＳ法が適用できない通信システムであ
る。
【図４５】本発明の第７実施例の構成図である。
【図４６】受信側ネットワーククロックを利用できる場
合の仮想的なＳＲＴＳ生成部の構成図である。
【図４７】ＡＡ−１のＡＴＭフォーマット（P-フォーマ
ット、none P-フォーマット）説明図である。
【図４８】ＳＲＴＳ変換装置の構成図である。
【図４９】ＡＴＭセルの構成図である。
【図５０】ＡＴＭ網の概略説明図である。
【図５１】広帯域ＩＳＤＮのシステム構成図である。
【図５２】ＡＡＬタイプ１の構造説明図である。
【図５３】ＳＡＲ−ＰＤＵヘッダの構造説明図である。
【図５４】ＲＴＳ情報フォーマットの構成図である。
【図５５】ＲＴＳ情報の生成周期説明図である。
【図５６】従来のＲＴＳの生成及び送信部の説明図であ
る。
【図５７】従来のＲＴＳの生成及び送信動作説明であ
る。
【符号の説明】
５１・・送信ＲＴＳ生成部 ６１・・ＡＴＭセル組立部 ７０・・クロック調整部 ７１・・内部ＲＴＳ情報生成部 ７２・・演算部 ７３・・受信ユーザクロック生成部 ８１・・ＡＴＭ分解部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9466−5Ｋ Ｈ０４Ｌ 11/20 Ｄ (72)発明者 加久間 哲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 橘 哲夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 送信すべきデータを固定長のセルに組立
    てて伝送するネットワークにおけるインタフェース装置
    において、 ネットワーククロックと、送信ユーザデータに同期した
    送信ユーザクロックとを用いて送信ユーザクロックのタ
    イミング情報である送信タイミング情報を生成する送信
    タイミング情報生成手段、 送信ユーザデータと送信タイミング情報を固定長のセル
    に組立て、該セルをネットワーククロックに同期してネ
    ットワークに送出するセル組立手段、 ネットワーククロックと受信ユーザクロックを用いて、
    受信ユーザクロックのタイミング情報である内部タイミ
    ング情報を生成し、かつ、内部タイミング情報とネット
    ワークより受信したセルに含まれる送信タイミング情報
    との差がゼロとなるように受信ユーザクロックのタイミ
    ングを調整するクロック調整手段と、 ネットワークから受信したセルをユーザデータと送信タ
    イミング情報に分解し、クロック調整手段から入力され
    る受信ユーザクロックに同期してユーザデータを出力す
    るセル分解部を有するインタフェース装置。
  2. 【請求項２】 前記クロック調整手段は、 ネットワーククロックと受信ユーザクロックを用いて受
    信ユーザクロックのタイミング情報である内部タイミン
    グ情報を生成する内部タイミング情報生成部と、 内部タイミング情報とネットワークより受信したセルに
    含まれる送信タイミング情報との差を演算しあるいは大
    小を比較する演算部と、 該差がゼロとなるように受信ユーザクロックのタイミン
    グを調整して前記内部タイミング情報生成部にフィード
    バックする受信ユーザクロック生成部と、を有する請求
    項１記載のインタフェース装置。
  3. 【請求項３】 前記内部タイミング情報生成部は、 受信ユーザクロックを１／３００８に分周して内部タイ
    ミングサンプリングクロックを生成する分周部と、 該内部タイミングサンプリングクロックによりネットワ
    ーククロックのタイミング情報をサンプリングして内部
    タイミング情報を生成するタイミング情報生成回路とを
    備えた請求項２記載のインタフェース装置。
  4. 【請求項４】 前記受信ユーザクロック生成部は、 ユーザクロック周波数の公称値の整数倍の周波数を有す
    るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号を分周すると共
    にパルスの増加、削除指示により分周クロックにパルス
    を追加し、あるいはパルスを削除して調整クロック信号
    を出力するパルス調整部と、 パルス調整部から出力される調整クロック信号を分周し
    て受信ユーザクロックを出力する分周器と、 受信ユーザクロックをタイミング情報生成部にフィード
    バックする手段と、 前記差に基づいてパルスの増加、削除をパルス調整部に
    指示するパルス制御部を備え、 前記パルス調整部はパルス制御部からのパルスの増加、
    削除指示に従って分周クロック信号にパルスを追加し、
    あるいは分周クロック信号よりパルスを削除して調整ク
    ロック信号を出力し、前記分周器より送信ユーザクロッ
    クと同一タイミングの受信ユーザクロックを出力する請
    求項２記載のインタフェース装置。
  5. 【請求項５】 前記受信ユーザクロック生成部は、 ユーザクロック周波数の公称値の整数倍の周波数を有す
    るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号の周波数を分周
    すると共にパルスの増加、削除指示により分周クロック
    にパルスを追加し、あるいはパルスを削除して調整クロ
    ック信号を出力するパルス調整部と、 パルス調整部から出力される調整クロック信号の周波数
    を分周し、位相比較クロックを生成する分周器と、 位相比較クロックに同期した受信ユーザクロックを生成
    するＰＬＬ回路と、 前記差に基づいてパルスの増加、削除を指示するパルス
    制御部を備え、 前記パルス調整部はパルス制御部からのパルスの増加、
    削除指示に従って分周出力にパルスを追加し、あるいは
    分周クロックからパルスを削除して調整クロック信号を
    出力する請求項２記載のインタフェース装置。
  6. 【請求項６】 前記受信ユーザクロック生成部は、 ユーザクロック周波数の公称値の整数倍の周波数を有す
    るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号の周波数を分周
    すると共に互いに位相の異なる２つの分周クロック列を
    出力する第１の分周部と、 パルスの増加指示により一方の分周クロック列に他方の
    分周クロックパルスを１個追加し、パルスの削除指示に
    より一方の分周クロック列より分周クロックパルスを１
    個削除して該一方の分周クロック列を調整クロック信号
    として出力するパルス調整部と、 パルス調整部から出力される調整クロック信号の周波数
    を分周し、所定周波数の位相比較クロックを生成する第
    ２の分周器と、 ＰＬＬにより位相比較クロックに同期した受信ユーザク
    ロックを生成するＰＬＬ回路と、 前記内部タイミング情報とネットワークより受信したセ
    ルに含まれる送信タイミング情報との差に基づいてパル
    スの増加、削除を指示するパルス制御部を備えた請求項
    ２記載のインタフェース装置。
  7. 【請求項７】 前記受信ユーザクロック生成部は、 ユーザクロック周波数の公称値の整数倍の周波数を有す
    るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号の周波数を分周
    すると共にパルスの増加、削除指示により分周クロック
    にパルスを追加し、あるいはパルスを削除して調整クロ
    ック信号を出力するパルス調整部と、 パルス調整部から出力される調整クロック信号の周波数
    を分周する分周部と、 分周部から出力される分周クロック信号を平滑化するロ
    ーパスフィルタと、 ローパスフィルタの出力信号レベルに応じた周波数で発
    振して受信ユーザクロック信号を出力する電圧制御発振
    器と、 前記内部タイミング情報とネットワークより受信したセ
    ルに含まれる送信タイミング情報との差に基づいてパル
    スの増加、削除を指示するパルス制御部を備えた請求項
    ２記載のインタフェース装置。
  8. 【請求項８】 前記パルス調整部は、 基準発振器から出力されるクロック信号の周波数を分周
    すると共に互いに位相の異なる２つの分周クロック列を
    出力する分周部と、 パルスの増加指示により一方の分周クロック列に他方の
    分周クロックパルスを１個追加し、パルスの削除指示に
    より一方の分周クロック列より分周クロックパルスを１
    個削除して該一方の分周クロック列を調整クロック信号
    として出力するパルス追加／削除部を有する請求項７記
    載のインタフェース装置。
  9. 【請求項９】 前記クロック調整手段は、 ネットワーククロックと受信ユーザクロックに応じたク
    ロック信号を用いて、該受信ユーザクロックのタイミン
    グ情報である内部タイミング情報を生成する内部タイミ
    ング情報生成部と、 内部タイミング情報とネットワークより受信したセルに
    含まれる送信タイミング情報との差分を演算する演算部
    と、 ユーザクロック周波数の公称値の整数倍の周波数を有す
    るクロック信号を出力する基準発振器と、 基準発振器から出力されるクロック信号の周波数を分周
    すると共にパルスの増加、削除指示により分周クロック
    にパルスを追加し、あるいはパルスを削除して調整クロ
    ック信号を出力するパルス調整部と、 パルス調整部から出力される調整クロック信号を分周
    し、位相比較クロックを生成する分周器と、 位相比較クロックに同期した受信ユーザクロックを生成
    するＰＬＬ回路と、 前記差分に基づいてパルスの増加、削除をパルス調整部
    に指示するパルス制御部と、 前記調整クロック信号を受信ユーザクロックに応じたク
    ロック信号として前記内部タイミング情報生成部にフィ
    ードバックするフィードバック手段を有する請求項１記
    載のインタフェース装置。
  10. 【請求項１０】 前記内部タイミング情報生成部は、 調整クロック信号を分周し、受信ユーザクロックを１／
    ３００８に分周したクロックと等価の内部タイミングサ
    ンプリングクロックを生成する分周部と、 該内部タイミングサンプリングクロックによりネットワ
    ーククロックのタイミング情報をサンプリングして内部
    タイミング情報を生成するタイミング情報生成回路とを
    備えた請求項９記載のインタフェース装置。
  11. 【請求項１１】 前記クロック調整手段は、更に、 前記内部タイミング情報と送信タイミング情報との差分
    値に応じた数の調整タイミング位置が前記受信タイミン
    グクロック内部ＲＴＳサンプリングクロックの１周期内
    にほぼ均一に配列するようにした調整タイミング生成部
    を備え、 前記パルス制御部は調整タイミング位置でパルスの増加
    指示、あるいはパルス削除指示をパルス調整部に指示す
    る請求項１０記載のインタフェース装置。
  12. 【請求項１２】 前記調整タイミング生成部は、 差分値毎に該差分値に応じた数の調整タイミングパルス
    を前記内部ＲＴＳサンプリングクロックの１周期内にほ
    ぼ均一に有する調整タイミングパルス列を発生する調整
    タイミングパルス列生成部と、 内部タイミング情報と送信タイミング情報との差分値に
    応じた調整タイミングパルス列を選択する選択部とを有
    し、 前記パルス制御部は調整タイミングパルスが入力される
    毎に、パルスの増加指示、あるいはパルス削除指示をパ
    ルス調整部に指示する請求項１１記載のインタフェース
    装置。
  13. 【請求項１３】 送信すべきデータを固定長のセルに組
    立てて伝送するネットワークにおけるインタフェース装
    置において、 ネットワーククロックと、送信ユーザデータに同期した
    送信ユーザクロックとを用いて送信ユーザクロックのタ
    イミング情報である送信タイミング情報を生成する送信
    タイミング情報生成手段、 送信ユーザデータと送信タイミング情報を固定長のセル
    に組立て、該セルをネットワーククロックに同期してネ
    ットワークに送出するセル組立手段、 ネットワーククロックと受信ユーザクロックを用いて、
    受信ユーザクロックのタイミング情報である内部タイミ
    ング情報とこの内部タイミング情報に基づく受信タイミ
    ングクロックを生成し、かつ、内部タイミング情報とネ
    ットワークより受信したセルに含まれる送信タイミング
    情報との差がゼロとなるように受信ユーザクロックのタ
    イミングを調整し、前記受信タイミングクロックと受信
    ユーザクロックを出力するクロック調整手段と、 ネットワークから受信したセルをユーザデータと送信タ
    イミング情報に分解し、クロック調整手段から入力され
    る受信ユーザクロックに同期してユーザデータを出力す
    ると共に、受信タイミングクロックに同期して送信タイ
    ミング情報を出力するセル分解部を有するインタフェー
    ス装置。
  14. 【請求項１４】 送信すべきデータを固定長のセルに組
    立てて伝送するネットワークにおけるインタフェース装
    置において、 ネットワーククロックと送信ユーザデータに同期した送
    信ユーザクロックとを用いて生成された送信ユーザクロ
    ックのタイミング情報（送信タイミング情報）と、送信
    ユーザデータを含むセルをネットワークから受信するセ
    ル受信部と、 ネットワーククロックと受信ユーザクロックを用いて、
    受信ユーザクロックのタイミング情報である内部タイミ
    ング情報を生成し、かつ、内部タイミング情報とネット
    ワークより受信したセルに含まれる送信タイミング情報
    との差がゼロとなるように受信ユーザクロックのタイミ
    ングを調整するクロック調整手段と、 ネットワークから受信したセルをユーザデータと送信タ
    イミング情報に分解し、クロック調整手段から入力され
    る受信ユーザクロックに同期してユーザデータを出力す
    るセル分解部を有するインタフェース装置。
  15. 【請求項１５】 送信すべきデータを固定長のセルに組
    立てて伝送するネットワークにおけるインタフェース装
    置において、 ネットワーククロックと送信ユーザデータに同期した送
    信ユーザクロックとを用いて、送信ユーザクロックのタ
    イミング情報である送信タイミング情報とこの送信タイ
    ミング情報に同期した送信タイミングクロックを生成す
    る送信タイミング情報生成手段、 送信ユーザデータと送信タイミング情報と送信タイミン
    グクロックが入力され、該送信ユーザデータと送信タイ
    ミング情報を固定長セルに組立て、該セルをネットワー
    ククロックに同期してネットワークに送出するセル組立
    手段を有するインタフェース装置。
  16. 【請求項１６】 所定のネットワークから伝送されてく
    るデータをＡＴＭセルに変換してＡＴＭスイッチに送出
    し、ＡＴＭスイッチから送出されるＡＴＭセルを前記ネ
    ットワークに応じたデータに変換して該ネットワークに
    送出するＡＴＭインタフェース装置において、該ＡＴＭ
    インタフェース装置は、 前記ネットワークからＡＴＭスイッチに向かう上り経路
    内に設けられ、試験データを発生する試験データ発生部
    と、 ＡＴＭスイッチから前記ネットワークに向かう下り経路
    内に設けられ、試験データを受信してパスの正常・異常
    をチェックする試験データ受信チェック部と、 ＡＴＭインタフェース装置の試験を制御する試験制御部
    とを備え、 第１のＡＴＭインタフェース装置の試験データ発生部は
    試験データを発生し、別の第２のＡＴＭインタフェース
    装置の試験データ受信チェック部は該試験データをＡＴ
    Ｍスイッチを介して受信し、受信した試験データの内容
    に基づいて試験データ発生部と試験データ受信チェック
    部間のパスの正常・異常を判断するＡＴＭインタフェー
    ス装置。
  17. 【請求項１７】 前記ＡＴＭインタフェース装置は、更
    に、 下り経路から上り上り経路へ試験データをループバック
    するループバック手段を備え、 前記第１のＡＴＭインタフェース装置から送出した試験
    データを第２のＡＴＭインタフェース装置のループバッ
    ク手段を介して第１のＡＴＭインタフェース装置にルー
    プバックし、第１のＡＴＭインタフェース装置の試験デ
    ータ受信チェック部は該試験データを受信し、受信した
    試験データの内容に基づいて第２のＡＴＭインタフェー
    ス装置の正常・異常を判断する請求項１６記載のＡＴＭ
    インタフェース装置。
  18. 【請求項１８】 前記ＡＴＭインタフェース装置は、更
    に、 下り経路から上り上り経路へ試験データをループバック
    するループバック手段と、 前記下り経路内に設けられ、試験データを発生する試験
    データ発生部と、 前記上り経路内に設けられ、該試験データを受信してパ
    スの正常・異常をチェックする試験データ受信チェック
    部とを備え、 前記下り経路内の試験データ発生部は試験データを発生
    し、上り経路内の試験データ受信チェック部は該試験デ
    ータをループバック手段を介して受信し、受信した試験
    データの内容に基づいてネットワークインタフェース側
    の正常・異常を判断する請求項１６記載のＡＴＭインタ
    フェース装置。
  19. 【請求項１９】 送信側は、ネットワーククロックと送
    信ユーザクロックを用いて該送信ユーザクロックのタイ
    ミング情報である送信タイミング情報を作成し、該タイ
    ミング情報をＡＴＭセルに乗せて送信し、受信側は、ネ
    ットワーククロックと受信ユーザクロックを用いて受信
    ユーザクロックのタイミング情報である内部タイミング
    情報を生成し、内部タイミング情報と受信したＡＴＭセ
    ルに含まれる送信タイミング情報との差がゼロとなるよ
    うに受信ユーザクロックのタイミングを制御し、これに
    より送信ユーザクロックと受信ユーザクロックを同期さ
    せて通信を行うＡＴＭ網における送信タイミング変換装
    置において、 前記送信タイミング変換装置は、ネットワーククロック
    が異なるＡＴＭ網を介して通信を行う場合、 前記各ネットワーククロックを計数する計数手段と、 計数値の差分を演算する演算手段と、 送信側ＡＴＭ網より送出されるＡＴＭセルに含まれる送
    信タイミング情報を前記差分に基づいて補正して受信側
    ＡＴＭ網に送出するタイミング情報補正部を有する送信
    タイミング変換装置。
  20. 【請求項２０】 前記送信タイミング変換装置を、ＡＴ
    Ｍ網間あるいは一方のＡＴＭ網内に設けた請求項１９記
    載の送信タイミング変換装置。
JP26929894A 1994-02-07 1994-11-02 インターフェース装置 Pending JPH07264214A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP26929894A JPH07264214A (ja) 1994-02-07 1994-11-02 インターフェース装置
US08/339,541 US5555261A (en) 1994-02-07 1994-11-15 Interface device between a network and an exchange for assembling fixed-length cell and transmitting the same
DE69432921T DE69432921T2 (de) 1994-02-07 1994-11-18 Schnittstelleneinrichtung
EP94118209A EP0667727B1 (en) 1994-02-07 1994-11-18 Interface device
US08/696,355 US5778001A (en) 1994-02-07 1996-08-13 Interface device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-13776 1994-02-07
JP1377694 1994-02-07
JP26929894A JPH07264214A (ja) 1994-02-07 1994-11-02 インターフェース装置

Publications (1)

Publication Number Publication Date
JPH07264214A true JPH07264214A (ja) 1995-10-13

Family

ID=26349622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26929894A Pending JPH07264214A (ja) 1994-02-07 1994-11-02 インターフェース装置

Country Status (4)

Country Link
US (2) US5555261A (ja)
EP (1) EP0667727B1 (ja)
JP (1) JPH07264214A (ja)
DE (1) DE69432921T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247157A (ja) * 1996-03-06 1997-09-19 Hitachi Ltd Ｓｒｔｓクロック再生制御回路
JPH11234253A (ja) * 1998-02-10 1999-08-27 Toshiba Corp データ変換装置
US6084889A (en) * 1996-02-14 2000-07-04 Hitachi, Ltd. ATM multiplexing apparatus, ATM demultiplexing apparatus, and communication network with the apparatus
JP2001285268A (ja) * 2000-03-29 2001-10-12 Fujitsu Ltd Ｓｒｔｓ法を用いたクロック発生装置
JP2003198592A (ja) * 2001-12-21 2003-07-11 Kyushu Ando Denki Kk Ｌａｎ間接続装置
JP2004153546A (ja) * 2002-10-30 2004-05-27 Toa Corp クロック信号調整装置
JP2013500614A (ja) * 2009-07-24 2013-01-07 アルカテル−ルーセント 高精度な同期方法およびシステム

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3434074B2 (ja) * 1994-06-23 2003-08-04 富士通株式会社 マルチメディア通信装置
US5608731A (en) * 1995-03-31 1997-03-04 Transwitch Corporation Closed loop clock recovery for synchronous residual time stamp
US5638379A (en) * 1995-06-06 1997-06-10 Symmetricom, Inc. Encoding system for distribution of synchronization
US5828670A (en) * 1995-06-06 1998-10-27 Symmetricom, Inc. Distribution of synchronization in a synchronous optical environment
JPH09168150A (ja) * 1995-10-09 1997-06-24 Fujitsu Ltd 固定長セル取扱式画像通信方法並びに固定長セル取扱式画像通信用送信装置及び固定長セル取扱式画像通信用受信装置
US5822383A (en) * 1995-12-15 1998-10-13 Cisco Technology, Inc. System and method for maintaining network synchronization utilizing digital phase comparison techniques with synchronous residual time stamps
SE506080C2 (sv) * 1996-02-02 1997-11-10 Ericsson Telefon Ab L M Virtuell tidsslinga
JP3463460B2 (ja) * 1996-05-20 2003-11-05 ヤマハ株式会社 データ伝送方式
US6771590B1 (en) 1996-08-22 2004-08-03 Tellabs Operations, Inc. Communication system clock synchronization techniques
US6950388B2 (en) * 1996-08-22 2005-09-27 Tellabs Operations, Inc. Apparatus and method for symbol alignment in a multi-point OFDM/DMT digital communications system
US5790514A (en) * 1996-08-22 1998-08-04 Tellabs Operations, Inc. Multi-point OFDM/DMT digital communications system including remote service unit with improved receiver architecture
US6118758A (en) * 1996-08-22 2000-09-12 Tellabs Operations, Inc. Multi-point OFDM/DMT digital communications system including remote service unit with improved transmitter architecture
CA2184517A1 (en) * 1996-08-30 1998-03-01 Randy A. Law Clock recovery for video communication over atm network
KR100223298B1 (ko) * 1997-02-12 1999-10-15 서평원 광대역 종합 정보 통신망의 터미널 정합 장치
JP2853696B2 (ja) * 1997-02-26 1999-02-03 日本電気株式会社 Ｓｒｔｓ受信装置
US6046998A (en) * 1997-03-20 2000-04-04 Sprint Communications Co. L.P. ATM reference traffic system
US5923663A (en) * 1997-03-24 1999-07-13 Compaq Computer Corporation Method and apparatus for automatically detecting media connected to a network port
DE19751258C1 (de) * 1997-11-19 1999-01-21 Deutsche Telekom Ag Messverfahren und -vorrichtung für Datenkommunikationsnetze
US5970107A (en) * 1998-01-06 1999-10-19 Maker Communications, Inc. Synchronous residual time stamp service clock regenerator phase locked loop phase comparator and loop filter
US6144714A (en) * 1998-01-06 2000-11-07 Maker Communications, Inc. Programmable fractional frequency digital frequency synthesizer for synchronous residual time stamp service clock regenerator phase locked loop
US6122337A (en) * 1998-01-06 2000-09-19 Maker Communications, Inc. Modular circuitry architecture for residual time stamp service clock regenerator phase locked loop
US6011823A (en) * 1998-01-06 2000-01-04 Maker Communications, Inc. Combined synchronous residual time stamp generator and service clock regenerator architecture
JP3911655B2 (ja) * 1998-03-16 2007-05-09 富士通株式会社 Ａｔｍ装置
US7440498B2 (en) 2002-12-17 2008-10-21 Tellabs Operations, Inc. Time domain equalization for discrete multi-tone systems
US6631175B2 (en) * 1998-04-03 2003-10-07 Tellabs Operations, Inc. Spectrally constrained impulse shortening filter for a discrete multi-tone receiver
DK1068704T3 (da) 1998-04-03 2012-09-17 Tellabs Operations Inc Filter til impulssvarforkortning, med yderligere spektrale begrænsninger, til multibærebølgeoverførsel
JP2000083034A (ja) * 1998-09-07 2000-03-21 Fujitsu Ltd インタフェース装置及び周波数変動試験方法
US7164694B1 (en) 1998-11-17 2007-01-16 Cisco Technology, Inc. Virtual loop carrier system with gateway protocol mediation
US6731627B1 (en) 1998-11-17 2004-05-04 Cisco Technology, Inc. Virtual loop carrier system
US7054273B1 (en) * 1999-08-06 2006-05-30 Tellabs Operations, Inc. Circuit integrity in a packet-switched network
US6982991B1 (en) 2000-03-10 2006-01-03 International Business Machines Corporation Cell or fram assembly method and apparatus optimizing the moving of data
US6529868B1 (en) * 2000-03-28 2003-03-04 Tellabs Operations, Inc. Communication system noise cancellation power signal calculation techniques
JP4228613B2 (ja) * 2002-07-31 2009-02-25 日本電気株式会社 シリアルディジタル信号伝送方式
FR2843509B1 (fr) * 2002-08-08 2005-01-28 Metova Procede de synchronisation d'interface de ligne d'un reseau de transmission asynchrone, interface de terminaison de ligne d'un reseau de transmission asynchrone et systeme de telecommunication entre deux interfaces de terminaison
JPWO2007096987A1 (ja) * 2006-02-24 2009-07-09 富士通株式会社 エラー制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3410188C2 (de) * 1984-03-20 1986-10-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren und Schaltungsanordnung zur Taktkorrektur in einer digitalen Datenübertragungseinrichtung
US5255291A (en) * 1988-11-14 1993-10-19 Stratacom, Inc. Microprocessor based packet isochronous clocking transmission system and method
US4961188A (en) * 1989-09-07 1990-10-02 Bell Communications Research, Inc. Synchronous frequency encoding technique for clock timing recovery in a broadband network
US5204882A (en) * 1990-12-14 1993-04-20 Bell Communications Research, Inc. Service clock recovery for variable bit rate services
US5287182A (en) * 1992-07-02 1994-02-15 At&T Bell Laboratories Timing recovery for variable bit-rate video on asynchronous transfer mode (ATM) networks
US5260978A (en) * 1992-10-30 1993-11-09 Bell Communications Research, Inc. Synchronous residual time stamp for timing recovery in a broadband network
GB2285201B (en) * 1993-12-22 1997-12-10 Roke Manor Research Timing recovery apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084889A (en) * 1996-02-14 2000-07-04 Hitachi, Ltd. ATM multiplexing apparatus, ATM demultiplexing apparatus, and communication network with the apparatus
US6188693B1 (en) 1996-02-14 2001-02-13 Hitachi, Ltd. ATM multiplexing apparatus, ATM demultiplexing apparatus, and communication network with the apparatus
JPH09247157A (ja) * 1996-03-06 1997-09-19 Hitachi Ltd Ｓｒｔｓクロック再生制御回路
JPH11234253A (ja) * 1998-02-10 1999-08-27 Toshiba Corp データ変換装置
JP2001285268A (ja) * 2000-03-29 2001-10-12 Fujitsu Ltd Ｓｒｔｓ法を用いたクロック発生装置
JP2003198592A (ja) * 2001-12-21 2003-07-11 Kyushu Ando Denki Kk Ｌａｎ間接続装置
JP2004153546A (ja) * 2002-10-30 2004-05-27 Toa Corp クロック信号調整装置
JP2013500614A (ja) * 2009-07-24 2013-01-07 アルカテル−ルーセント 高精度な同期方法およびシステム

Also Published As

Publication number Publication date
US5555261A (en) 1996-09-10
DE69432921T2 (de) 2004-06-03
EP0667727A2 (en) 1995-08-16
DE69432921D1 (de) 2003-08-14
EP0667727B1 (en) 2003-07-09
US5778001A (en) 1998-07-07
EP0667727A3 (en) 1996-02-28

Similar Documents

Publication Publication Date Title
JPH07264214A (ja) インターフェース装置
Pattavina Switching Theory
US6396853B1 (en) Providing data services to telecommunications user terminals
AU740680B2 (en) Short packet circuit emulation
US6151325A (en) Method and apparatus for high-capacity circuit switching with an ATM second stage switch
US6034954A (en) Multiplexing apparatus for transit of signals between service provided by low-speed transmission path and ATM service provided by high-speed transmission path
US6731656B1 (en) Communication system
US6314097B1 (en) Transmission device
US6944153B1 (en) Time slot interchanger (TSI) and method for a telecommunications node
FI90297B (fi) Digitaalisen siirtoverkon verkkoliitäntämenetelmä ja verkkoliitäntä
US6628657B1 (en) Method and system for transporting synchronous and asynchronous traffic on a bus of a telecommunications node
US6804229B2 (en) Multiple node network architecture
US6272138B1 (en) Method and apparatus for reducing jitter or wander on internetworking between ATM network and PDH network
US6442163B1 (en) Depacketizer and a frame aligner including the depacketizer
EP2045982A2 (en) Method and apparatus for switching ATM, TDM and packet data through a single communication switch
US6788703B2 (en) DS0 on ATM, mapping and handling
US6885661B1 (en) Private branch exchange built using an ATM Network
US6954461B1 (en) Communications network
US6778538B2 (en) Virtual junctors
JP3245333B2 (ja) Ｃｂｒ信号の位相跳躍防止方式
Cisco Glossary
Cisco Glossary
Cisco Glossary
Cisco Glossary
Cisco Glossary

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021022