JP3883960B2 - 広帯域ドライバ回路 - Google Patents

広帯域ドライバ回路 Download PDF

Info

Publication number
JP3883960B2
JP3883960B2 JP2002518613A JP2002518613A JP3883960B2 JP 3883960 B2 JP3883960 B2 JP 3883960B2 JP 2002518613 A JP2002518613 A JP 2002518613A JP 2002518613 A JP2002518613 A JP 2002518613A JP 3883960 B2 JP3883960 B2 JP 3883960B2
Authority
JP
Japan
Prior art keywords
driver circuit
broadband
driver
connection
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002518613A
Other languages
English (en)
Other versions
JP2004506367A (ja
Inventor
コバン、ルディガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004506367A publication Critical patent/JP2004506367A/ja
Application granted granted Critical
Publication of JP3883960B2 publication Critical patent/JP3883960B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3083Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
    • H03F3/3086Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
    • H03F3/3088Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【0001】
本発明は、音声信号およびデータ信号を駆動するための、非常に直線性の優れた統合広帯域ドライバ回路に関する。
【0002】
DE19634052は、プッシュプル出力段を制御するための方法を開示している。プッシュプル出力段は、制御信号で制御され、それぞれ温度結合によりセンサ・トランジスタに割り当てられる2つの出力段トランジスタを有する。2つの同じ制御電流は、センサ・トランジスタが供給するセンサ電流から発生する。上記制御電流は、出力段トランジスタの制御信号から差し引かれる。
【0003】
DE2857233 C1は、出力トランジスタを干渉から保護するための保護回路を備える半導体電力増幅器回路を開示している。
ADSL法(ADSL:非対称デジタル加入者線)は、ブロードバンドのための地域エリア内のエンド加入者への、銅製の二線式撚線回線用のデジタル送信方法である。今日まで、DC電圧信号、アナログ音声信号、およびデータ信号の共通の信号送信は、各要件のために最適に設計されている独立の信号経路が、各信号成分用に供給されるという方法で行われてきた。
【0004】
図1は、従来技術の従来の回路コンセプトである。低電圧技術による第1および第2のデジタル信号プロセッサDSPは、それぞれ、デジタル音声信号およびデジタルデータ信号の信号処理を行う。2つのデジタル信号プロセッサDSP、DSPは、例えば、+5Vのような低い供給電圧VDDにより動作する。デジタル音声信号用のデジタル信号プロセッサDSPは、DC電圧信号、およびアナログ音声信号を駆動するための音声信号ドライバ回路に接続している。音声信号ドライバ回路は、音声信号の低電圧振幅を増幅するための前置増幅器VVを含む。前置増幅器VVの利得は、抵抗R4に対する抵抗R1の比により決まる。前置増幅器VVは、完全差動構成で、2つの信号出力を持つ。前置増幅器VVの2つの信号出力は、それぞれ、2つのドライバ回路T1、T2の非反転入力(プラス)に接続している。2つのドライバ回路T1、T2の信号出力は、それぞれ、ドライバ回路T1、T2の非反転入力にフィードバックされる。
【0005】
DC電圧音声信号を送信する場合には、音声信号ドライバ回路は、例えば、呼出し信号を送信するために、古い電話システム・コンセプトとの互換性のために、150Vまでの信号電圧を送信できなければならない。それ故、音声信号ドライバ回路は、高電圧技術で製造され、例えば、プラスの供給電圧接続のところの+60Vで、またマイナスの供給電圧接続のところの−70Vで動作する。音声信号ドライバ回路が送信する信号は、信号振幅が1Vの300Hzから3.4kHzの周波数範囲の従来の音声信号と、20〜100Vの範囲内のDC電圧信号と、電圧振幅が70Vの20〜50Hzの周波数範囲の呼出し信号と、信号振幅が5Vの12〜16kHzの周波数範囲のテレックス信号である。
【0006】
完全差動構成の音声信号ドライバ回路の信号出力は、比較的高い周波数でデータ信号を分離する低域フィルタTPに接続している。
デジタルデータ信号用のデジタル音声[原文のまま]プロセッサDSPは、データ信号ドライバ回路に接続している。従来技術のデータ信号ドライバ回路は、図1に示すように、第1および第2の回線ドライバT3、T4を含む。2つの回線ドライバ回路T3、T4の2つの非反転入力は、デジタル信号プロセッサDSPに接続している。ドライバ回路T3、T4の2つの非反転入力は、抵抗R5を通して相互に接続していて、それぞれ抵抗R6、R7を通してその信号出力に接続している。データ信号ドライバ回路のドライバ回路T3、T4は、出力抵抗R8、R9を通して下流の変圧器に接続している。データ信号ドライバ回路は、厳しい直線性要件および信号帯域幅要件を満たさなければならない。それ故、データ信号ドライバ回路は、従来、高速相補形バイポーラ技術またはBICMOS技術により実行されてきた。データ信号ドライバ回路の相補構成のドライバ回路T3、T4は、相補構成のドライバ・トランジスタを含む。技術上の必要により、ドライバ回路T3、T4は、±15Vの最大動作電圧を持つ[原文のまま]。
【0007】
ドライバ回路T3、T4の動作電圧が低いために、データ送信信号は、0.13〜1.1MHzの周波数範囲内の36Vの必要な電圧値に電圧を上げてやらなければならない。この目的のために、変圧器は、1つの一次コイルL1、およびコンデンサCを通して相互に接続している2つの二次コイルL2a、L2bを含む。二次コイルと一次コイル間の巻線比は、例えば、データ信号電圧を2倍にする場合には2である。
【0008】
低域フィルタTPおよび変圧器の出力は、端末ラインに並列に接続している。
図1に示すように、従来技術のライン・ドライバ回路構成は、いくつかのかなりの欠点を持つ。デジタルデータ信号は、それぞれの場合、異なるドライバ回路を必要とする。さらに、音声信号ドライバ回路およびデータ信号ドライバ回路は、異なる半導体技術により実行される。それ故、半導体チップ上に集積することはできるがその集積は難しく、図1の回路構成の場合には、製造コストが比較的高くなる。
【0009】
図1に示す音声信号およびデータ信号を駆動するための、従来の回路構成のもう1つの欠点は、データ信号ドライバ回路の動作電圧が比較的低いために、半導体チップに集積することができない変圧器を使用しなければならないことである。このような変圧器は、比較的広いスペースを必要とし、製造するのに比較的高いコストが掛かる。
【0010】
もう1つの欠点は、音声信号ドライバ回路を、高電圧技術でしか製造できないことである。高電圧技術の場合には、構成部品の寸法が比較的大きくなり、そのため寄生容量が大きくなる。さらに、高電圧技術で実施するトランジスタは、層が比較的厚く、そのため動作が比較的遅い。
【0011】
それ故、本発明の目的は、音声信号およびデータ信号を駆動するのに適していて、同時に回路上に安いコストで製造することができる広帯域ドライバ回路を提供することである。
【0012】
上記目的は、本発明の請求項1記載の機能を持つ広帯域ドライバ回路により達成される。
本発明は、音声信号およびデータ信号を駆動するための広帯域ドライバ回路を提供する。上記広帯域ドライバ回路は、信号入力のところの音声信号およびデータ信号により、電流源が発生する電流を、第1のドライバ・トランジスタおよび第2のドライバ・トランジスタを駆動するための2つのベース電流に分割する電流分割回路を含む。上記2つのドライバ・トランジスタは同じ構成である。広帯域ドライバ回路の電流分割回路は、NPNバイポーラ・トランジスタを有していて、そのベース接続は制御増幅器の信号出力に接続していて、そのコレクタ接続はカスコード・トランジスタに接続していて、そのエミッタ接続は第1のドライバ・トランジスタのベース接続に接続している。
【0013】
本発明の1つの利点は、従来技術の相補構成のドライバ回路とは異なり、ドライバ・トランジスタが、2つの同じ構成のドライバ・トランジスタを含むことである[原文のまま]。その結果、ドライバ回路を製造するためのステップが少なくてすみ、そのため、全体的に製造コストが安くなる。
【0014】
本発明の広帯域ドライバ回路のもう1つの利点は、ドライバ回路が、1つの電流源だけで2つのドライバ・トランジスタを駆動することができ、その結果、電力損が低減し、回路を狭い面積内に集積することができることである。
【0015】
本発明の広帯域ドライバ回路のある好ましい実施形態の場合には、2つのドライバ・トランジスタは高い絶縁耐力を持つ。
そのため、本発明の広帯域ドライバ回路を比較的高い供給電圧で動作させることができ、それにより下流の変圧器の接続が不必要になるという利点が得られる。その結果、集積が容易になり、製造コストが安くなる。
【0016】
もう1つの好ましい実施形態の場合には、2つのドライバ・トランジスタは低い遷移周波数を持つ。
好適には、ドライバ・トランジスタは、NPNバイポーラトランジスタであることが好ましい。
【0017】
NPNバイポーラ・トランジスタの物理的特徴は、PNPバイポーラ・トランジスタと比較した場合、スイッチング速度が速いことである。
好適には、広帯域ドライバ回路の信号入力は、制御増幅器に接続することが好ましい。
【0018】
本発明の広帯域ドライバ回路のもう1つの好ましい実施形態の場合には、電流分割回路は、電流源に接続しているカスコード・トランジスタを持つ。
好適には、電流分割回路のカスコード・トランジスタは、電圧源に接続しているベース接続を持ち、電流源に接続しているエミッタ接続を持ち、第2のドライバ・トランジスタのベース接続に接続しているコレクタ接続を持つことが好ましい。
【0019】
好適には、2つのドライバ・トランジスタのベース接続およびエミッタ接続は、抵抗を通して、それぞれの場合、相互に接続していることが好ましい。
特に好ましい実施形態の場合には、本発明の広帯域ドライバ回路の2つのドライバ・トランジスタは、それぞれ、測定トランジスタを備える。
【0020】
特に好ましい実施形態の場合には、本発明の広帯域ドライバ回路は、電流源の零入力電流を制御するための零入力電流コントローラを備える。
零入力電流制御装置を使用することにより、本発明の広帯域ドライバ回路が温度に依存しなくなるという利点が得られる。
【0021】
好適には、カスコード・トランジスタは、PNPバイポーラ・トランジスタであることが好ましい。
他の実施形態の場合には、カスコード・トランジスタは、PMOSFETである。
【0022】
特に好ましい実施形態の場合には、電流源はPMOSFETまたはPNPバイポーラ・トランジスタである。
このことにより、電流源トランジスタの遷移周波数は、NPNトランジスタの遷移周波数より低くなるという利点が得られる。
【0023】
本発明の広帯域ドライバ回路の特に好ましい実施形態の場合には、2つのドライバ・トランジスタは、ダーリントン・トランジスタである。
好適には、本発明の広帯域ドライバ回路は、0〜1.1MHzの周波数帯域の音声信号およびデータ信号を駆動することが好ましい。
【0024】
好適には、第1のドライバ・トランジスタのエミッタ接続、および第2のドライバ・トランジスタのコレクタ接続は、広帯域ドライバ回路の信号出力に接続していることが好ましい。
【0025】
好適には、本発明の広帯域ドライバ回路の信号入力は、前置増幅器に接続していることが好ましい。
好適には、本発明の広帯域ドライバ回路の信号出力は、抵抗を通して、端末を接続するための端末電話接続ラインに接続していることが好ましい。
【0026】
上記抵抗により、端末接続ライン上の信号反射が防止される。
好適には、本発明の広帯域ドライバ回路は、xDSL信号を駆動するために使用することが好ましい。
好適には、本発明の広帯域ドライバ回路は、xDSL信号用の広帯域SLIC回路で使用することが好ましい。
【0027】
本発明に必要不可欠な機能を説明するために、添付の図面を参照しながら以下に、本発明の広帯域ドライバ回路の好ましい実施形態について説明する。
図2は、本発明の2つの広帯域ドライバ回路を内蔵する広帯域SLIC回路によりデジタル音声信号およびデジタルデータ信号を駆動するための回路構成である。
【0028】
デジタル音声信号は、信号ライン1を通して、さらに、信号ライン3を通してデジタルデータ信号を交換するための接続を持つデジタル信号プロセッサ2に送られる。デジタル信号プロセッサ2は、例えば、5Vのような正の供給電圧を供給するための供給電圧接続4を有する。さらに、デジタル信号プロセッサ2は、アース接続5を通してアースしている。デジタル信号プロセッサ2は、ライン6、7を通して広帯域SLIC回路10の2つの入力8、9に接続している。
【0029】
広帯域SLIC回路10は、完全差動構成であり、前置増幅器段11を含む。前置増幅器段11は、1つの非反転入力12および1つの反転入力13、および2つの信号出力14、15を備える。非反転信号入力12は、抵抗13を通して広帯域SLIC回路10の信号入力8に接続していて、前置増幅器11の反転入力13は、抵抗14を通して、広帯域SLIC回路10の第2の信号入力9に接続している。前置増幅器11には、供給電圧ライン16、17および供給電圧接続18、19を通して、正の供給電圧接続18のところに+60Vの高い供給電圧が供給され、負の供給電圧接続19のところに−70Vが供給される。前置増幅器11の信号出力14は、ライン20を通して、本発明の広帯域ドライバ回路22aの非反転入力21aに接続している。前置増幅器11の第2の信号出力15は、ライン20bを通して、本発明の第2の広帯域ドライバ回路22bのところの非反転入力21bに接続している。接続ライン20a、20bは、それぞれ抵抗23、24を通して前置増幅器11の反転信号入力13および非反転入力12に接続している。前置増幅器11の信号利得は、抵抗13、14、23、24の比により決まる。
【0030】
広帯域SLIC回路10が内蔵している、本発明の2つの広帯域ドライバ回路22a、22bは、それぞれ反転入力25a、25bを備える。信号出力26a、26bは、それぞれ信号出力ライン27a、27bを通して、広帯域SLIC回路10の2つの信号出力28a、28bに接続している。信号出力ライン27a、27bは、それぞれフィードバック・ライン29a、29bを通して、2つの広帯域ドライバ回路22a、22bの反転入力25a、25bにフィードバックされる。2つの広帯域ドライバ回路22a、22bは、それぞれ電圧供給ライン30a、30bを通して正の供給電圧Vの供給を受け、負の供給電圧ライン31a、31bを通して負の供給電圧Vの供給を受ける。出力側では、広帯域SLIC回路10は、抵抗32、33を通して端末36を接続するための接続ライン34、35に接続している。接続ライン34、35は、例示としてのものであって、電話端末またはモデム36を接続するための二線式撚線回線である。
【0031】
図2を見れば分かるように、広帯域SLIC回路10の一部を形成している2つの広帯域ドライバ回路22a、22bは、音声信号およびデータ信号の両方を送信するために使用される。DC電圧信号、低周波音声信号および高周波データ信号を含む混合信号は、それぞれの場合、2つの広帯域ドライバ回路22a、22bの2つの信号入力21a、21bに位置する。2つのドライバ回路22a、22bには、必要な電圧振幅に対応する供給電圧、ΔV=V−Vが供給される。端末接続ライン34、35内に位置する抵抗32、33は、信号反射を抑制する働きをする。
【0032】
図3は、本発明の広帯域ドライバ回路22の好ましい実施形態である。本発明の広帯域ドライバ回路22は、電流源38が発生する電流を、信号入力21のところの音声信号およびデータ信号により、第1のドライバ・トランジスタ39および第2のドライバ・トランジスタ40を駆動するための2つのベース電流Ib1、Ib2に分割する電流分割回路37を含む。この場合、2つのドライバ・トランジスタ29[原文のまま]および40は同じ構成である。好適には、2つのドライバ・トランジスタ39、40は、高速NPNバイポーラ・トランジスタであることが好ましい。2つのドライバ・トランジスタ39、40が同じ構成であるので、広帯域ドライバ回路22を製造する際に、多数の製造ステップが必要なくなり、その結果、全体の製造コストが安くなる。
【0033】
電流分割回路37は、ライン42を通して電流源38に接続しているカスコード・トランジスタ41を含む。電流分割回路37は、さらに、そのコレクタ接続44がライン45を通してカスコード・トランジスタ41のエミッタ接続46に接続しているNPNバイポーラ・トランジスタ43を含む。NPNトランジスタ43のベース接続47は、ライン48を通して差動構成の制御増幅器50の信号出力49に接続している。他の方法としては、トランジスタ43として、NMOSトランジスタを使用することもできる。電流分割回路37のエミッタ接続51は、ベース接続ライン52を通して第1のドライバ・トランジスタ39のベース53に接続している。
【0034】
カスコード・トランジスタ41のベース接続54は、ライン55を通して、固定電圧V1を発生するための構成部品56に接続している。電流源38は、ライン57を通して接続していて、電圧発生構成部品56は、ライン58を通して、また内部ライン60を通して本発明の広帯域ドライバ回路22の正の供給電圧接続30に接続している供給電圧ライン59に接続している。
【0035】
電流源38の零入力電流は、設定ライン61を通して、零入力電流制御回路62により調整することができる。零入力電流制御回路62は、温度変動による零入力電流の変化を補償する。この目的のために、零入力電流制御回路62は、電流測定ライン63、64を通して、出力ドライバ・トランジスタ39、40と一緒に集積されている電流測定トランジスタ65、66に接続している。第1のドライバ・トランジスタ39のベース接続53は、ベース接続接続ライン69を通して、電流測定トランジスタ67のベース接続68に接続している。ベース接続接続ライン69は、ライン52を通して電流分割回路37に接続している。ドライバ・トランジスタ39は、さらに、電力供給ライン59に接続しているコレクタ接続70を備える。第1のドライバ・トランジスタ39のエミッタ接続71は、抵抗72を通してベース接続ライン69に接続している。さらに、ドライバ・トランジスタ39のエミッタ接続71は、関連電流測定トランジスタ65のエミッタ接続72に接続している。第1のドライバ・トランジスタ39のエミッタ接続71は、信号ライン73を通して第2のドライバ・トランジスタ40のコレクタ接続74に接続している。信号ライン73は、ライン76を通して本発明の広帯域ドライバ回路22の信号出力26に接続している分岐ノード75を備える。
【0036】
第2のドライバ・トランジスタ40は、さらに、ベース接続ライン78を通して関連電流測定トランジスタ66のベース接続79に接続しているベース接続77を備える。電流測定トランジスタ66のコレクタ接続80は、電流測定ライン64を通して零入力電流制御回路62に接続している。第2のドライバ・トランジスタ40のエミッタ接続81は、抵抗82を通してベース接続ライン78に接続している。さらに、ドライバ・トランジスタ40のエミッタ接続81は、ライン83を通して電流測定トランジスタ66のエミッタ84に接続している。ベース接続接続ライン78は、ベース電流供給ライン85を通して、電流分割回路37内のカスコード・トランジスタ41のコレクタ86に接続している。第2のドライバ・トランジスタ40のエミッタ接続81は、供給電圧ライン87を通して、負の供給電圧Vを供給するための供給電圧接続31に接続している。
【0037】
制御増幅器50は、反転入力88と非反転入力89とを備える。さらに、制御増幅器50は、非反転信号出力48の他に、コンデンサ91を通して第2のドライバ・トランジスタ40用のベース電流接続ライン85に接続している。このコンデンサ91は、高周波の場合、カスコード・トランジスタ41をバイパスさせる働きをする。制御増幅器50の反転入力88は、内部ライン92を通して本発明の広帯域ドライバ回路22の反転入力25に接続している。非反転入力89は、内部信号ライン93を通して広帯域ドライバ回路22の非反転入力接続21に接続している。
【0038】
2つのドライバ・トランジスタ39、40は、それぞれNPNバイポーラ・トランジスタとして設計されている。好適には、これらのドライバ・トランジスタは、特に高い絶縁耐力を特徴とする200MHzの比較的低い遷移周波数を持つバイポーラ・トランジスタであることが好ましい。ライン73を通して直列に接続している2つのドライバ・トランジスタ39、40には、電圧[脱落]供給電圧接続30、31により、正の供給電圧Vおよび負の供給電圧Vが供給される。その絶縁耐力が高いために、2つの電圧接続30、31に供給される供給電圧は、それに応じて高い。それ故、本発明の2つの広帯域ドライバ回路22a、22bを含む広帯域SLIC回路10は、図2に示すように、DC電圧および音声信号送信のために必要な150Vまでの高い信号電圧を処理することができる。
【0039】
電流分割回路37は、1つの電流源38が発生するソース電流Iを、信号入力21のところの入力信号により2つのベース電流Ib1、Ib2に分割する。ソース電流Iは、ライン52および85を通して、それぞれ2つのドライバ・トランジスタ39、40のベース接続53、77に流れる2つのベース電流Ib1、Ib2に分割された結果、2つのドライバ・トランジスタ39、40は、交互にオン/オフする。
【0040】
図5a、図5bは、2つのドライバ・トランジスタ39、40の構成および送信電流特性曲線を示す。
電流分割回路37によるベース電流分割は、制御増幅器50により制御される。電流源38が出力したソース電流I、および2つのベース部分電流Ib、Ibの電流振幅は、Ib≒Ibの場合には、すなわち、零負荷電流の場合には、零入力電流Iが、特性曲線の直線領域Bの始めのところでは、図5bに示すように、屈曲点の少し上に位置するように調整される。これにより、一方では、送信トランジスタが、もはや送信電流特性曲線の非直線領域内で動作しないという利点が得られ、他方では、最大出力電流に達した場合、他の各信号経路のエネルギーが完全には消滅しないという利点が得られる。
【0041】
下記の関係は、特性曲線領域Aに対しても当てはまる。
Ie=I
下記の関係は、ドライバ・トランジスタの特性曲線領域Bに対しても当てはまる。
Ie=Ube/R+I(β+1)
ここで、Ubeはベース−エミッタ電圧であり、Rはベース接続とエミッタ接続との間の抵抗であり、Iは供給されたベース電流であり、βは所定の利得係数である。
【0042】
ベース−エミッタ電圧Ubeおよび電流利得係数βは温度により変動するために、電流源が発生した零入力電流Iを必要な電流振幅に再調整しなければならない。この調整は、電流測定トランジスタ67、66から零入力電流の再調整のための測定電流を受信する零入力電流制御回路62の助けを借りて行われる。
【0043】
図4は、本発明の広帯域ドライバ回路23の特に好ましい実施形態である。
図4の特に好ましい実施形態の場合には、電流源38は、制御PMOSFETトランジスタにより形成される。電流分割回路37内のカスコード・トランジスタ41もPMOSFETトランジスタを含む。ドライバ・トランジスタ39、40は、その構成を図6の送信電流特性曲線に示す構成のダーリントン・トランジスタにより形成される。
【0044】
図4の実施形態の場合には、信号出力26は、反転入力25および追加の増幅段94を通してフィードバックされる。この目的のために、追加の増幅段94は、ライン96を通して反転入力25に接続している反転入力95を備える。さらに、追加の増幅段94は、ライン20を通して、完全差動前置増幅器段11の信号出力14または15に接続している非反転入力97を備える。電圧フォロアとして接続している制御増幅器50は、広帯域ドライバ回路22の出力抵抗を低減するために、増幅器94を含むループ内にインターリーブされる。図4の特に好ましい実施形態の場合には、制御増幅器50の信号出力49は、コンデンサ98を通して反転入力88にフィードバックされる。さらに、抵抗99が、反転入力88と接続25との間に挿入される。コンデンサ98および抵抗99を含むフィードバックにより、制御増幅器50は、発振が防止され、回路全体が安定するような方法で接続される。
【0045】
図4は、特に好ましい零入力電流制御回路62の構成を示す。零入力電流制御回路62は、増幅器100、コンデンサ101、および一緒に積分器回路103を形成する抵抗102を含む。積分器回路103の信号出力104は、設定ライン61を通して、電流源MOSFET38のゲート接続に接続している。増幅器100は、抵抗102を通して、ノード106に接続している反転入力105を備える。増幅器100は、さらに、ライン108および第1の電圧V2を発生するための構成部品109を通して接続している非反転入力107を備える。ノード106は、電流源110を通してアースに接続している。さらに、ノード106は、並列に接続している2つのNPNトランジスタ111、112のエミッタ接続に接続している。NPNトランジスタ111、112のコレクタ接続は、正の電力供給ライン59に接続している。並列に接続している2つのNPNトランジスタ111、112のベース接続は、ベース接続ライン113、114および電流測定ライン63、64を通して電流測定トランジスタ66、67に接続している。電流測定ライン63、64は、同様に、抵抗115、116を通して正の電力供給ライン59に接続している。零入力電流制御は、スケールした出力部分電流およびNPNトランジスタ111、112により整流分の電流/電圧変換により実行される。積分器回路103による統合のために、もっと小さい各電流が使用される。増幅器100の出力は、電流源として動作しているMOSFETトランジスタ38を制御する。
【0046】
図4に示す、本発明の広帯域ドライバ回路22の好ましい実施形態の場合には、通常のバイポーラ・トランジスタの代わりに、例えば、0.25アンペアのようなもっと高い出力電流を達成するために、ドライバ出力トランジスタ39、40として、ダーリントン・トランジスタを使用している。
【0047】
図6aは、このようなダーリントン・トランジスタの回路構成である。図6bは、ダーリントン・トランジスタの関連電流特性曲線である。ダーリントン・トランジスタ39は、図6aに示すように、3つの屈曲点を持つ電流増幅特性曲線を持つ。抵抗117、118、119の接続方法により、特性曲線領域間に屈曲点およびその勾配を形成することができる。ダーリントン・トランジスタの構成は同じであり、ライン52、85を通して、電流分割回路37が供給するベース電流により交互に駆動される。
【0048】
ドライバ回路の原理により、ドライバ・トランジスタ39、40の比較的低い(200MHzの)遷移周波数に対して、1.1MHz/V=38V/100Ω[脱落]の周波数まで、信号送信中、60dBの非常に高い直線性が可能になる。
【0049】
ドライバ・トランジスタ39、40の構成は同じであり、その特徴は、特に高い絶縁耐力である。
本発明の広帯域ドライバ回路22は、DC電圧信号および低周波音声信号および高周波データ信号のいずれを駆動するのにも適している。
【0050】
相補構成のドライバ回路とは反対に、例えば、NPNトランジスタのように、ドライバ・トランジスタ39、40の構成が同じであるので、本発明の広帯域ドライバ回路22は、より少ない製造ステップで製造することができ、容易に集積することができる。零入力電流制御回路62は、温度の変動を補償する。
【0051】
出力ドライバ・トランジスタ39、40としてダーリントン・トランジスタを使用するということは、本発明の広帯域ドライバ回路22は、より高い出力電流を供給することができることを意味する。
【0052】
集積フィードバック回路により、本発明の広帯域ドライバ回路22は特に安定していて、そのため、回路の発振は抑制される。広帯域ドライバ回路22は、MOSFET38を含む1つの電流源しか必要としないので、電力損失は最小限度にまで低減し、[脱落]の集積の場合には、チップ面積が少なくてすむ。
【0053】
本発明の広帯域ドライバ回路22は、任意の必要な信号用のドライバ回路として適していて、その特徴は、特に高い周波数帯域と高い直線性である。この場合、本発明の広帯域ドライバ回路22は、高電圧および相補技術により製造するドライバ回路と比較すると、もっと安い製造コストで製造することができる。
【0054】
より詳細に説明すると、広帯域ドライバ回路22は、xDSL信号を駆動するための広帯域SLIC回路10内での使用に適している。
【図面の簡単な説明】
【図1】 従来技術のデジタル音声信号およびデータ信号を駆動するための回路構成である。
【図2】 本発明の広帯域ドライバ回路を含む、広帯域SLIC回路によりデジタル音声信号およびデータ信号を駆動するための回路構成である。
【図3】 本発明の広帯域ドライバ回路の回路図である。
【図4】 本発明の広帯域ドライバ回路の特に好ましい実施形態の回路図である。
【図5a】 広帯域ドライバ回路が内蔵するドライバ・トランジスタの特に好ましい実施形態の回路図である。
【図5b】 図5aの好ましいドライバ・トランジスタの電流特性曲線である。
【図6a】 ダーリントン・ドライバ・トランジスタの回路図である。
【図6b】 図6aのダーリントン・トランジスタの電流特性曲線である。
【符号の説明】
1.音声信号ライン
2.DSP
3.データ信号ライン
4.電力供給接続
5.アース・ライン
6.ライン
7.ライン
8.接続
9.接続
10.広帯域SLIC回路
11.前置増幅器
12.非反転入力
13.反転入力
14.信号出力
15.信号出力
16.電力供給ライン
17.電力供給ライン
18.電力供給端末
19.電力供給端末
20.ライン
21.信号出力ライン
22.広帯域ドライバ回路
23.抵抗
24.抵抗
25.反転入力
26.信号出力
27.信号出力ライン
28.広帯域SLIC回路10の信号出力
29.フィードバック・ライン
30.正の電力供給接続
31.負の電力供給接続
32.抵抗
33.抵抗
34.接続ライン
35.接続ライン
36.端末
37.電流分割回路
38.電流源
39.ドライバ・トランジスタ
40.ドライバ・トランジスタ
41.カスコード・トランジスタ
42.ライン
43.バイポーラ・トランジスタ
44.接続
45.ライン
46.ノード
47.ベース接続
48.ライン
49.信号出力
50.制御増幅器
51.エミッタ接続
52.ベース電流ライン
53.ドライバ・トランジスタ39のベース接続
54.カスコード・トランジスタの接続
55.
56.電圧構成部品
57.ライン
58.ライン
59.正の電力供給ライン
60.ライン
61.設定ライン
62.制御回路
63.電流測定ライン
64.電流測定ライン
65.電流測定トランジスタ
66.電流測定トランジスタ
67.電流測定トランジスタ
68.ベース接続
69.
70.コレクタ接続
71.エミッタ接続
72.抵抗
73.ライン
73a.ライン
74.ノード
75.ノード
76.ライン
77.ベース接続
78.ベース接続ライン
79.ベース接続
80.コレクタ接続
81.エミッタ接続
82.抵抗
83.ライン
84.エミッタ接続
85.ベース電流ライン
86.ノード
87.
88.反転入力
89.非反転入力
90.信号出力
91.コンデンサ
92.
93.ライン
94.増幅段
95.反転入力
96.ライン
97.非反転入力
98.コンデンサ
99.抵抗
100.増幅器
101.コンデンサ
102.抵抗
103.集積回路
104.信号出力
105.反転入力
106.ノード
107.非反転入力
108.ライン
109.電圧構成部品
110.電流源
111.トランジスタ
112.トランジスタ
115.抵抗
116.抵抗
117.抵抗
118.抵抗
119.抵抗

Claims (17)

  1. 音声信号およびデータ信号を駆動するための広帯域ドライバ回路であって、
    信号入力(21)のところの音声信号およびデータ信号により、単一の電流源(38)が発生する電流を、第1のドライバ・トランジスタ(39)および第2のドライバ・トランジスタ(40)を駆動するための2つのベース電流(Ib1,Ib2)に分割する電流分割回路(37)を含み、前記2つのドライバ・トランジスタ(39,40)が同じ構成であり、前記電流分割回路(37)が、NPNバイポーラ・トランジスタまたはNMOSトランジスタ(43)を有していて、そのベース接続またはゲート接続(47)が制御増幅器(50)の出力(49)に接続していて、そのコレクタ接続またはドレーン接続(44)がカスコード・トランジスタ(41)に接続していて、そのエミッタ接続またはソース接続(51)が前記第1のドライバ・トランジスタ(39)のベース接続(53)に接続していて、前記2つのドライバ・トランジスタ(39,40)のそれぞれが、対応する電流測定トランジスタ(67,66)に接続していて、それらのコレクタ接続が、前記電流源(38)の零入力電流(I )のみを制御するための零入力電流制御回路(62)に接続している広帯域ドライバ回路。
  2. 請求項1記載の広帯域ドライバ回路において、
    前記2つのドライバ・トランジスタ(39,40)が、高い絶縁耐力を持つことを特徴とする広帯域ドライバ回路。
  3. 請求項1または請求項2記載の広帯域ドライバ回路において、
    前記2つのドライバ・トランジスタ(39,40)が、低い遷移周波数を持つことを特徴とする広帯域ドライバ回路。
  4. 請求項1乃至3の何れか1項記載の広帯域ドライバ回路において、
    前記2つのドライバ・トランジスタ(39,40)が、NPNバイポーラ・トランジスタであることを特徴とする広帯域ドライバ回路。
  5. 請求項1乃至4の何れか1項記載の広帯域ドライバ回路において、
    前記電流源(38)の零入力電流(Iq)を調整することができることを特徴とする広帯域ドライバ回路。
  6. 請求項1乃至5の何れか1項記載の広帯域ドライバ回路において、
    前記電流分割回路(37)が、前記電流源(38)に接続しているカスコード・トランジスタ(41)を有することを特徴とする広帯域ドライバ回路。
  7. 請求項1乃至6の何れか1項記載の広帯域ドライバ回路において、
    前記信号入力(21)が、制御増幅器(50)に接続していることを特徴とする広帯域ドライバ回路。
  8. 請求項1乃至7の何れか1項記載の広帯域ドライバ回路において、
    前記カスコード・トランジスタ(41)が、固定電圧を持つベース接続(54)と、前記電流源(38)に接続している第2の接続と、また、前記第2のドライバ・トランジスタ(40)のベース接続(77)に接続している第3の接続(86)とを備えることを特徴とする広帯域ドライバ回路。
  9. 請求項1乃至8の何れか1項記載の広帯域ドライバ回路において、
    前記2つのドライバ・トランジスタ(39,40)の前記ベース接続(53,77)および前記エミッタ接続(71,81)が、それぞれの場合、抵抗(72,82)を通して接続していることを特徴とする広帯域ドライバ回路。
  10. 請求項1乃至9の何れか1項記載の広帯域ドライバ回路において、
    前記カスコード・トランジスタ(41)が、PNPバイポーラ・トランジスタであることを特徴とする広帯域ドライバ回路。
  11. 請求項1乃至10の何れか1項記載の広帯域ドライバ回路において、
    前記カスコード・トランジスタ(41)が、PMOSFETであることを特徴とする広帯域ドライバ回路。
  12. 請求項1乃至11の何れか1項記載の広帯域ドライバ回路において、
    前記2つのドライバ・トランジスタ(39,40)が、ダーリントン・トランジスタであることを特徴とする広帯域ドライバ回路。
  13. 請求項1乃至12の何れか1項記載の広帯域ドライバ回路において、
    前記広帯域ドライバ回路が、0〜1.1MHzの周波数帯域の音声信号およびデータ信号を駆動することを特徴とする広帯域ドライバ回路。
  14. 請求項1乃至13の何れか1項記載の広帯域ドライバ回路において、
    前記第1のドライバ・トランジスタ(39)のエミッタ接続(71)、および前記第2のドライバ・トランジスタ(40)のコレクタ接続(74)が、前記広帯域ドライバ回路(22)の信号出力(26)に接続していることを特徴とする広帯域ドライバ回路。
  15. 請求項1乃至14の何れか1項記載の広帯域ドライバ回路において、
    前記2つのドライバ・トランジスタ(39,40)が、約0〜80Vの供給電圧(VP,VN)で動作することができることを特徴とする広帯域ドライバ回路。
  16. 請求項1乃至15の何れか1項記載の広帯域ドライバ回路において、
    前記広帯域ドライバ回路(22)の前記信号入力(21)が、もう1つの制御増幅器(94)に接続していることを特徴とする広帯域ドライバ回路。
  17. 請求項1乃至16の何れか1項記載の広帯域ドライバ回路において、
    前記信号出力(26)が、抵抗(32;33)を通して、端末(36)を接続するための端末接続ライン(34;35)に接続していることを特徴とする広帯域ドライバ回路。
JP2002518613A 2000-08-07 2001-07-18 広帯域ドライバ回路 Expired - Fee Related JP3883960B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10038373A DE10038373C2 (de) 2000-08-07 2000-08-07 Breitband-Treiberschaltung
PCT/EP2001/008316 WO2002013373A1 (de) 2000-08-07 2001-07-18 Breitband-treiberschaltung

Publications (2)

Publication Number Publication Date
JP2004506367A JP2004506367A (ja) 2004-02-26
JP3883960B2 true JP3883960B2 (ja) 2007-02-21

Family

ID=7651513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002518613A Expired - Fee Related JP3883960B2 (ja) 2000-08-07 2001-07-18 広帯域ドライバ回路

Country Status (7)

Country Link
US (1) US6937721B2 (ja)
EP (1) EP1307961A1 (ja)
JP (1) JP3883960B2 (ja)
KR (1) KR100516788B1 (ja)
CN (1) CN1171380C (ja)
DE (1) DE10038373C2 (ja)
WO (1) WO2002013373A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7072365B1 (en) * 2000-12-29 2006-07-04 Arris Interactive, Llc System and method for multiplexing broadband signals
US6803811B2 (en) * 2002-08-30 2004-10-12 Texas Instruments Incorporated Active hybrid circuit
DE10308946B4 (de) * 2003-02-28 2006-02-16 Infineon Technologies Ag Leitungstreiber
US8948273B2 (en) * 2007-09-17 2015-02-03 J. Craig Oxford Method and apparatus for wired signal transmission
TW201027938A (en) * 2009-01-08 2010-07-16 Realtek Semiconductor Corp Network signal processing apparatus and signal processing method thereof
US11159135B2 (en) * 2019-04-30 2021-10-26 Texas Instruments Incorporated Lower-skew receiver circuit with RF immunity for controller area network (CAN)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038047B2 (ja) * 1977-12-09 1985-08-29 日本電気株式会社 トランジスタ回路
NL8003053A (nl) * 1980-05-27 1982-01-04 Philips Nv Balanseindtrap.
US5323121A (en) * 1993-06-29 1994-06-21 Analog Devices, Inc. Folded cascode operational amplifier with gain enhancing base current compensation
US5825819A (en) * 1996-04-23 1998-10-20 Motorola, Inc. Asymmetrical digital subscriber line (ADSL) line driver circuit
DE19634052C2 (de) * 1996-08-23 1998-07-30 Telefunken Microelectron Verfahren zur Steuerung einer Gegentakt-Endstufe
US5764105A (en) * 1996-11-22 1998-06-09 Burr-Brown Corporation Push-pull output circuit method

Also Published As

Publication number Publication date
US20030142816A1 (en) 2003-07-31
CN1446398A (zh) 2003-10-01
JP2004506367A (ja) 2004-02-26
WO2002013373A1 (de) 2002-02-14
DE10038373C2 (de) 2002-09-05
CN1171380C (zh) 2004-10-13
KR100516788B1 (ko) 2005-09-26
DE10038373A1 (de) 2002-02-28
KR20030031144A (ko) 2003-04-18
US6937721B2 (en) 2005-08-30
EP1307961A1 (de) 2003-05-07

Similar Documents

Publication Publication Date Title
US4797633A (en) Audio amplifier
EP0664605B1 (en) Amplifier device
US6414549B1 (en) Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops
US6646508B1 (en) Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops
US8416969B2 (en) Amplifier circuit
US5815040A (en) Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops
US7282992B2 (en) Class D-amplifier
JP2000505972A (ja) 高入力インピーダンスと高電力効率を有する線形高周波増幅器
JPH0258830B2 (ja)
JP3883960B2 (ja) 広帯域ドライバ回路
US4538032A (en) Interface circuit with impedance adaptation means
US5598467A (en) Signal interface circuit with selectable signal interface parameters
JP2005506791A (ja) 電力増幅器モジュール
EP0583398A1 (en) Drive amplifier for power line communications
JPS643387B2 (ja)
US7253689B2 (en) Low distortion amplifier
JP3312911B2 (ja) 結合回路
JPS61214655A (ja) 定電流ライン回路
US4523057A (en) High gain cascode amplifier with negative feedback
JP3718894B2 (ja) 出力回路
US4027269A (en) Audio line driver amplifier
JP3052712B2 (ja) 増幅部
US6134323A (en) Telecommunications system, an automatic branch exchange, a line card, a supply circuit for a telecommunications line, and a telecommunications subscriber device
JPH07288429A (ja) 交流信号電流供給用回路装置
JPS63133709A (ja) 制御増幅器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060519

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees