JP3877569B2 - トランジスタゲートを製造する方法 - Google Patents
トランジスタゲートを製造する方法 Download PDFInfo
- Publication number
- JP3877569B2 JP3877569B2 JP2001322163A JP2001322163A JP3877569B2 JP 3877569 B2 JP3877569 B2 JP 3877569B2 JP 2001322163 A JP2001322163 A JP 2001322163A JP 2001322163 A JP2001322163 A JP 2001322163A JP 3877569 B2 JP3877569 B2 JP 3877569B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- containing layer
- layer
- transistor gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- 230000003647 oxidation Effects 0.000 claims description 35
- 238000007254 oxidation reaction Methods 0.000 claims description 35
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 16
- 229910052799 carbon Inorganic materials 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 13
- 229910052731 fluorine Inorganic materials 0.000 claims description 13
- 239000011737 fluorine Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 12
- 229910052801 chlorine Inorganic materials 0.000 claims description 12
- 239000000460 chlorine Substances 0.000 claims description 12
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 11
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052794 bromium Inorganic materials 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の分野、特にトランジスタゲートを製造する方法に関し、更に詳細にはゲート容量を減少するトランジスタゲートの製造方法に関する。
【０００２】
【背景技術】
ＭＯＳトランジスタに関連した幾つかの不純物性容量（extrinsic capacitances) がある。代表的なＭＯＳトランジスタが図１に示される。ゲート誘電体２０が半導体基板の上に形成され、トランジスタゲート３０がゲート誘電体２０の上に形成される。トランジスタゲート３０の形成に続いて、基板内にドレインとソース延長領域４０を形成するためイオン注入が用いられる。次いで側壁構造５０がゲート３０に隣接して形成され、次にソース及びドレイン領域６０がイオン注入により形成される。それに続く注入されたドーパントを活性化するために必要な高温の熱処理の間に、注入されたスピーシ（species)の横方向拡散により図１に示すように重なり領域７０が形成される。
【０００３】
これらの重なり領域７０が“重なり容量”の原因となる。これらの重なり容量の値は重なり領域７０におけるゲート誘電体２０の厚み及び重なり領域の面積に依存する。トランジスタのゲート面積が減少するにつれ、重なり容量の全総合的トランジスタ容量に対する比率が大きくなり、トランジスタ及び集積回路の性能の劣化を生じる。
【０００４】
この重なり容量を減少するため幾つかの異なる技術が現在用いられる。それらの中に、トランジスタゲート３０と側壁構造５０の間に酸化シリコン（silicon oxide)スペーサを用い、ゲート誘電体２０に隣接してトランジスタゲートの底部に切欠（notch)を形成することがが含まれる。切欠を形成するのに使用される現在の方法に時限的エッチング（timed etches) が含まれるが、それは信頼性が無く、制御が容易でなく、再現性が良くない。トランジスタゲートの大きさがトランジスタの性能と信頼性の決定における最も厳しいパラメータであり、トランジスタの大きさを変化するような処理技術は何れも正確に制御可能、再現可能、かつ信頼性がなければならない。従って、トランジスタゲートに切欠を形成する正確に制御可能、再現可能、かつ信頼性のある方法が非常に要求される。
【０００５】
【発明の要旨】
本発明は、ＭＯＳトランジスタの切欠のあるゲートを形成する方法を提供する。前記方法は、異なる酸化率（oxidation rate) をもった層からなる多層のゲート構造を形成することを含む。各種層の酸化率は、炭素、窒素のような酸化率の抑制剤、または塩素、フッ素のような酸化率を増進するスピーシの混入により変化される。ゲートエッチングの後の熱酸化処理により切欠のあるゲート構造が形成される。本発明の切欠のあるゲートの形成方法は正確に制御可能であり、現在の方法に比較して高い均一性が得られる。
【０００６】
【発明の詳細な説明】
図２Ａ−２Ｄ及び図３Ａ−３Ｃを参照して以下に本発明を説明する。当業者には、本発明の利点は高い値のキャパシタを必要とする他の構造にも適用できることは明らかであろう。
【０００７】
単結晶基板の上に形成された単結晶シリコン層またはエピタキシャル・シリコン層のシリコン基板１０が図２Ａのように設けられる。明確にするため図示しないが、基板は分離構造（isolation structure)または他の半導体装置構造を含んでもよい。図２Ａにおいて、ゲート誘電体２０が基板１０の上に形成される。ゲート誘電体２０は酸化物、熱成長されたＳiＯ2、窒化物、オキシ窒化物（oxynitride) 、ケイ酸塩、まらはそれらの化合物を含み、好ましくは１〜１０ｎｍのオーダの厚みである。上記材料に加えて、ゲート誘電体２０は適当な性質をもった任意の誘電体材料を用いて形成することができる。
【０００８】
ゲート誘電体の形成に続いて、第１または下部シリコン含有層１３０がゲート誘電体２０の上部に形成される。第１または下部シリコン含有層１３０の形成に続いて、シリコン含有材料の第２または上部層１４０が前記第１のシリコン含有層１３０の上に形成される。本発明の１実施例において、第１、第２のシリコン含有層１３０、１４０は非結晶シリコンを含む。他の実施例においては、前記層１３０、１４０の中に単結晶シリコン、多結晶シリコン、または非結晶シリコンの任意の化合物を含む。本発明の１実施例では、窒素または炭素が前記第２のシリコン含有層１４０に混入される。化学蒸着（ＣＶＤ）を用いて形成される非結晶また多結晶フィルムの場合は、成長の間フィルム１４０に窒素を混入するため、実際のフィルム蒸着の間にＮ2ＯまたはＮＨ3のような窒素源ガスが導入される。
【０００９】
フィルム１４０の形成の後、それに窒素含有スピーシを注入することにより窒素もまた第２の層１４０に混入される。炭素含有スピーシをＣＶＤ層形成処理の間に導入することにより、または第２の層１４０が形成された後に第２の層１４０に炭素含有スピーシを注入することにより炭素が第２の層１４０に混入される。窒素または炭素の第２の層への導入は、その後の処理工程の間の第２の層１４０の酸化率を第１の層１３０に較べて抑制することができる。本発明は、窒素と炭素の使用に限定することを意図するものでない。第２の層１４０の酸化率を所定の値に抑制する任意のスピーシが使用できる。窒素と炭素の使用の記載は、本発明の例示的実施例であることを意図したものである。
【００１０】
本発明の他の実施例においては、塩素、フッ素、または臭素を第２の層１３０に導入することにより第１の層１３０の酸化率を第２の層のそれに比較して増進することができる。これは、塩素、フッ素、または臭素を含むスピーシを第１の層１３０の形成のためのＣＶＤ処理の間に導入することにより、またはこれらのスピーシを層１３０に、その層が形成された後に注入することにより達成できる。第１の層１３０の酸化率を所定の値に増進する任意のスペーシを使用することができる。塩素、フッ素、及び臭素の使用の記載は、本発明の例示的実施例であることを意図したものである。層１３０と１４０の形成に続いて、図２Ａに示すようにホトレジストフィルムが形成され、パターン１４５に作られる。
【００１１】
図２Ａの構造にトランジスタゲート領域１５０を形成するための異方性トランジスタゲートエッチング処理をした後の構造が図２Ｂに示される。図２Ｂに示すように、トランジスタゲート１５０は層１３０、１４０をもつ多層構造を含む。トランジスタゲート１５０の形成の後に熱酸化処理が施される。この酸化処理により、トランジスタゲート１５０の回りのシリコン酸化層１６０と第１のシリコン含有層１３０の切欠１５５が形成される。
【００１２】
層１３０に切欠１５５が形成されるのは層１３０と１４０の酸化率が異なるためである。この酸化率が異なるのは、第２の層に窒素または炭素が混入されること、または第１の層１３０にフッ素、塩素、または臭素が混入されることによる。ゲートの端縁とドレインとソースの延長注入部（implants) の端縁の間の偏差距離１６５は第１、第２の層１３０、１４０の異なる酸化率及び酸化処理条件により制御される。これら層の酸化率は周知であるかまたは容易に測定でき、酸化処理それ自身は正確に制御できるので、本発明に記載の方法で形成される切欠１５５は正確に制御可能、再生可能で信頼性がある。
【００１３】
トランジスタゲート１５０に切欠１５５を形成したのに続いて、ＭＯＳトランジスタが標準の半導体処理を用いて完成される。完成したトランジスタが図２Ｄに示される。トランジスタゲート１５０とドレインとソースの延長４０のの重なりは第１の層１３０の切欠１５５により減少される。重なり容量の減少に加えて、切欠のあるトランジスタゲートはトランジスタゲート１５０の上部におけるより長いゲート長によりシリサイド化（silicidation) の容易性を維持しながら、トランジスタゲート長さ（及び容量）の減少という付加的利点をもつ。
【００１４】
本発明の他の実施例においては、トランジスタゲートを形成するのに２重エッチング方法が用いられる。図３Ａに示すように、この２重エッチング方法の第１のステップでは異方性エッチングを用いて第２の層１４０をエッチングして実質的に平行な垂直側部を形成する。窒素または炭素を第２の層に混入する実施例においては、異方性エッチングの終端はエッチングされたスピーシの窒素または炭素の含有量（contents) がある所定値以下になる点を検出して決められる。塩素、フッ素、または臭素を第１の層１３０に混入する実施例においては、異方性エッチングの終端はエッチングされたスピーシの塩素、フッ素、または臭素の濃度の上昇を検出して決められる。２重エッチング方法の第２のステップでは等方性の高いエッチングを用いて第１の層１３０をエッチングする。この等方性のエッチングにより第１の層１３０に初期切欠１７０が形成されて切欠のあるトランジスタゲート１６５が形成される。この２重エッチング方法は次に熱酸化を行い、この熱酸化は前記２つの層を異なる割合で酸化して酸化層１６０及び第１の層に強化された切欠１７５を形成する。トランジスタゲート１６５に強化された切欠１７５を形成した後、ＭＯＳトランジスタは標準の半導体処理を用いて完成される。
【００１５】
本発明を例示的実施例を参照して説明したが、この説明は限定的に解釈されることを意図するものでない。例示的実施例の各種変更と組み合わせ、並びに本発明の他の実施例が前記記載に基づいて当業者には明らかであろう。従って、添付の請求項はそのような変更や実施例を包含するものである。
【００１６】
以上の説明に関して更に以下の項を開示する。
（１）半導体基板にゲート誘電体を設けること；
前記ゲート誘電体の上に第１の層を第１の酸化率で形成すること；
前記第１の層の上に第２の層を，前記第１の酸化率より小さな第２の酸化率で形成すること；
前記第１、第２の層をエッチングしてトランジスタゲート構造を形成すること；及び
前記第１、第２の層を酸化して、主として前記第１の層に切欠を形成すること；
の各ステップを含む、トランジスタゲートを製造する方法。
【００１７】
（２）前記第１の層がシリコン含有層である、第１項記載の方法。
（３）前記第２の層がシリコン含有層である、第１項記載の方法。
（４）前記第１の層が更にフッ素、塩素、及び臭素の群から選択されたスピーシを含む、第２項記載の方法。
（５）前記第２の層が更に炭素、窒素の群から選択されたスピーシを含む第３項記載の方法。
【００１８】
（６）半導体基板にゲート誘電体を設けること；
前記ゲート誘電体の上に第１のシリコン含有層を第１の酸化率で形成すること；
前記第１の層の上に第２のシリコン含有層を，前記第１の酸化率より小さな第２の酸化率で形成すること；
前記第１、第２の層をエッチングしてトランジスタゲート構造を形成すること；及び
前記第１、第２のシリコン含有層を酸化して、主として前記第１の層に切欠を形成すること；
の各ステップを含む、トランジスタゲートを製造する方法。
【００１９】
（７）前記第１のシリコン含有層が非結晶シリコンである、前記第６項記載の方法。
（８）前記第２のシリコン含有層が非結晶シリコンである、前記第６項記載の方法。
（９）前記第１のシリコン含有層が更にフッ素、塩素、及び臭素の群から選択されたスピーシを含む、第７項記載の方法。
（１０）前記第２のシリコン含有層が更に炭素、窒素の群から選択されたスピーシを含む第８項記載の方法。
（１１）前記第１、第２のシリコン含有層を酸化するステップが熱酸化処理を含む、第６項記載の方法。
【００２０】
（１２）半導体基板にゲート誘電体を設けること；
前記ゲート誘電体の上に第１のシリコン含有層を第１の酸化率で形成すること；
前記第１の層の上に第２のシリコン含有層を，前記第１の酸化率より小さな第２の酸化率で形成すること；
前記第２のシリコン含有層を異方性処理でエッチングしてトランジスタゲートの上部層を画定すること；
前記第１のシリコン含有層を等方性処理でエッチングして前記第１のシリコン含有層に切欠を画定すること；
の各ステップを含む、トランジスタゲートを製造する方法。
【００２１】
（１３）更に前記第１、第２の層を酸化すること、を含む第１２項記載の方法。
（１４）前記第１のシリコン含有層が更にフッ素、塩素、及び臭素の群から選択されたスピーシを含む、第１２項記載の方法。
（１５）前記第２のシリコン含有層が更に炭素、窒素の群から選択されたスピーシを含む第１２項記載の方法。
【００２２】
（１６）切欠のあるＭＯＳゲート構造を製造する方法にして、多層ゲート構造（１５０）を形成し、そこで上部層（１４０）は底部層（１３０）に比較して速い割合で酸化するようにし、それにより熱酸化処理の後にゲート構造に切欠（１６５）が形成されるようにする。
【図面の簡単な説明】
【図１】図１は代表的ＭＯＳトランジスタの断面図。
【図２】図２は２Ａ〜２Ｄを含み、それぞれ本発明の１実施例の各ステップを説明するための断面図である。
【図３】図３は３Ａ〜３Ｃを含み、それぞれ本発明の他の実施例の各ステップを説明するための断面図である。
【符号の説明】
１０ 基板
２０ ゲート誘電体
３０ ゲート
４０ ドレイン・ソース延長領域
５０ 側壁
６０ ドレイン・ソース領域
７０ 重なり領域
１３０ 第１の層
１４０ 第２の層
１４５ ホトレジスト
１５０ トランジスタゲート
１５５ 切欠
１６０ シリコン酸化層
１６５ 偏差
１７０ 初期切欠
１７５ 強化された切欠
【発明の属する技術分野】
本発明は半導体装置の分野、特にトランジスタゲートを製造する方法に関し、更に詳細にはゲート容量を減少するトランジスタゲートの製造方法に関する。
【０００２】
【背景技術】
ＭＯＳトランジスタに関連した幾つかの不純物性容量（extrinsic capacitances) がある。代表的なＭＯＳトランジスタが図１に示される。ゲート誘電体２０が半導体基板の上に形成され、トランジスタゲート３０がゲート誘電体２０の上に形成される。トランジスタゲート３０の形成に続いて、基板内にドレインとソース延長領域４０を形成するためイオン注入が用いられる。次いで側壁構造５０がゲート３０に隣接して形成され、次にソース及びドレイン領域６０がイオン注入により形成される。それに続く注入されたドーパントを活性化するために必要な高温の熱処理の間に、注入されたスピーシ（species)の横方向拡散により図１に示すように重なり領域７０が形成される。
【０００３】
これらの重なり領域７０が“重なり容量”の原因となる。これらの重なり容量の値は重なり領域７０におけるゲート誘電体２０の厚み及び重なり領域の面積に依存する。トランジスタのゲート面積が減少するにつれ、重なり容量の全総合的トランジスタ容量に対する比率が大きくなり、トランジスタ及び集積回路の性能の劣化を生じる。
【０００４】
この重なり容量を減少するため幾つかの異なる技術が現在用いられる。それらの中に、トランジスタゲート３０と側壁構造５０の間に酸化シリコン（silicon oxide)スペーサを用い、ゲート誘電体２０に隣接してトランジスタゲートの底部に切欠（notch)を形成することがが含まれる。切欠を形成するのに使用される現在の方法に時限的エッチング（timed etches) が含まれるが、それは信頼性が無く、制御が容易でなく、再現性が良くない。トランジスタゲートの大きさがトランジスタの性能と信頼性の決定における最も厳しいパラメータであり、トランジスタの大きさを変化するような処理技術は何れも正確に制御可能、再現可能、かつ信頼性がなければならない。従って、トランジスタゲートに切欠を形成する正確に制御可能、再現可能、かつ信頼性のある方法が非常に要求される。
【０００５】
【発明の要旨】
本発明は、ＭＯＳトランジスタの切欠のあるゲートを形成する方法を提供する。前記方法は、異なる酸化率（oxidation rate) をもった層からなる多層のゲート構造を形成することを含む。各種層の酸化率は、炭素、窒素のような酸化率の抑制剤、または塩素、フッ素のような酸化率を増進するスピーシの混入により変化される。ゲートエッチングの後の熱酸化処理により切欠のあるゲート構造が形成される。本発明の切欠のあるゲートの形成方法は正確に制御可能であり、現在の方法に比較して高い均一性が得られる。
【０００６】
【発明の詳細な説明】
図２Ａ−２Ｄ及び図３Ａ−３Ｃを参照して以下に本発明を説明する。当業者には、本発明の利点は高い値のキャパシタを必要とする他の構造にも適用できることは明らかであろう。
【０００７】
単結晶基板の上に形成された単結晶シリコン層またはエピタキシャル・シリコン層のシリコン基板１０が図２Ａのように設けられる。明確にするため図示しないが、基板は分離構造（isolation structure)または他の半導体装置構造を含んでもよい。図２Ａにおいて、ゲート誘電体２０が基板１０の上に形成される。ゲート誘電体２０は酸化物、熱成長されたＳiＯ2、窒化物、オキシ窒化物（oxynitride) 、ケイ酸塩、まらはそれらの化合物を含み、好ましくは１〜１０ｎｍのオーダの厚みである。上記材料に加えて、ゲート誘電体２０は適当な性質をもった任意の誘電体材料を用いて形成することができる。
【０００８】
ゲート誘電体の形成に続いて、第１または下部シリコン含有層１３０がゲート誘電体２０の上部に形成される。第１または下部シリコン含有層１３０の形成に続いて、シリコン含有材料の第２または上部層１４０が前記第１のシリコン含有層１３０の上に形成される。本発明の１実施例において、第１、第２のシリコン含有層１３０、１４０は非結晶シリコンを含む。他の実施例においては、前記層１３０、１４０の中に単結晶シリコン、多結晶シリコン、または非結晶シリコンの任意の化合物を含む。本発明の１実施例では、窒素または炭素が前記第２のシリコン含有層１４０に混入される。化学蒸着（ＣＶＤ）を用いて形成される非結晶また多結晶フィルムの場合は、成長の間フィルム１４０に窒素を混入するため、実際のフィルム蒸着の間にＮ2ＯまたはＮＨ3のような窒素源ガスが導入される。
【０００９】
フィルム１４０の形成の後、それに窒素含有スピーシを注入することにより窒素もまた第２の層１４０に混入される。炭素含有スピーシをＣＶＤ層形成処理の間に導入することにより、または第２の層１４０が形成された後に第２の層１４０に炭素含有スピーシを注入することにより炭素が第２の層１４０に混入される。窒素または炭素の第２の層への導入は、その後の処理工程の間の第２の層１４０の酸化率を第１の層１３０に較べて抑制することができる。本発明は、窒素と炭素の使用に限定することを意図するものでない。第２の層１４０の酸化率を所定の値に抑制する任意のスピーシが使用できる。窒素と炭素の使用の記載は、本発明の例示的実施例であることを意図したものである。
【００１０】
本発明の他の実施例においては、塩素、フッ素、または臭素を第２の層１３０に導入することにより第１の層１３０の酸化率を第２の層のそれに比較して増進することができる。これは、塩素、フッ素、または臭素を含むスピーシを第１の層１３０の形成のためのＣＶＤ処理の間に導入することにより、またはこれらのスピーシを層１３０に、その層が形成された後に注入することにより達成できる。第１の層１３０の酸化率を所定の値に増進する任意のスペーシを使用することができる。塩素、フッ素、及び臭素の使用の記載は、本発明の例示的実施例であることを意図したものである。層１３０と１４０の形成に続いて、図２Ａに示すようにホトレジストフィルムが形成され、パターン１４５に作られる。
【００１１】
図２Ａの構造にトランジスタゲート領域１５０を形成するための異方性トランジスタゲートエッチング処理をした後の構造が図２Ｂに示される。図２Ｂに示すように、トランジスタゲート１５０は層１３０、１４０をもつ多層構造を含む。トランジスタゲート１５０の形成の後に熱酸化処理が施される。この酸化処理により、トランジスタゲート１５０の回りのシリコン酸化層１６０と第１のシリコン含有層１３０の切欠１５５が形成される。
【００１２】
層１３０に切欠１５５が形成されるのは層１３０と１４０の酸化率が異なるためである。この酸化率が異なるのは、第２の層に窒素または炭素が混入されること、または第１の層１３０にフッ素、塩素、または臭素が混入されることによる。ゲートの端縁とドレインとソースの延長注入部（implants) の端縁の間の偏差距離１６５は第１、第２の層１３０、１４０の異なる酸化率及び酸化処理条件により制御される。これら層の酸化率は周知であるかまたは容易に測定でき、酸化処理それ自身は正確に制御できるので、本発明に記載の方法で形成される切欠１５５は正確に制御可能、再生可能で信頼性がある。
【００１３】
トランジスタゲート１５０に切欠１５５を形成したのに続いて、ＭＯＳトランジスタが標準の半導体処理を用いて完成される。完成したトランジスタが図２Ｄに示される。トランジスタゲート１５０とドレインとソースの延長４０のの重なりは第１の層１３０の切欠１５５により減少される。重なり容量の減少に加えて、切欠のあるトランジスタゲートはトランジスタゲート１５０の上部におけるより長いゲート長によりシリサイド化（silicidation) の容易性を維持しながら、トランジスタゲート長さ（及び容量）の減少という付加的利点をもつ。
【００１４】
本発明の他の実施例においては、トランジスタゲートを形成するのに２重エッチング方法が用いられる。図３Ａに示すように、この２重エッチング方法の第１のステップでは異方性エッチングを用いて第２の層１４０をエッチングして実質的に平行な垂直側部を形成する。窒素または炭素を第２の層に混入する実施例においては、異方性エッチングの終端はエッチングされたスピーシの窒素または炭素の含有量（contents) がある所定値以下になる点を検出して決められる。塩素、フッ素、または臭素を第１の層１３０に混入する実施例においては、異方性エッチングの終端はエッチングされたスピーシの塩素、フッ素、または臭素の濃度の上昇を検出して決められる。２重エッチング方法の第２のステップでは等方性の高いエッチングを用いて第１の層１３０をエッチングする。この等方性のエッチングにより第１の層１３０に初期切欠１７０が形成されて切欠のあるトランジスタゲート１６５が形成される。この２重エッチング方法は次に熱酸化を行い、この熱酸化は前記２つの層を異なる割合で酸化して酸化層１６０及び第１の層に強化された切欠１７５を形成する。トランジスタゲート１６５に強化された切欠１７５を形成した後、ＭＯＳトランジスタは標準の半導体処理を用いて完成される。
【００１５】
本発明を例示的実施例を参照して説明したが、この説明は限定的に解釈されることを意図するものでない。例示的実施例の各種変更と組み合わせ、並びに本発明の他の実施例が前記記載に基づいて当業者には明らかであろう。従って、添付の請求項はそのような変更や実施例を包含するものである。
【００１６】
以上の説明に関して更に以下の項を開示する。
（１）半導体基板にゲート誘電体を設けること；
前記ゲート誘電体の上に第１の層を第１の酸化率で形成すること；
前記第１の層の上に第２の層を，前記第１の酸化率より小さな第２の酸化率で形成すること；
前記第１、第２の層をエッチングしてトランジスタゲート構造を形成すること；及び
前記第１、第２の層を酸化して、主として前記第１の層に切欠を形成すること；
の各ステップを含む、トランジスタゲートを製造する方法。
【００１７】
（２）前記第１の層がシリコン含有層である、第１項記載の方法。
（３）前記第２の層がシリコン含有層である、第１項記載の方法。
（４）前記第１の層が更にフッ素、塩素、及び臭素の群から選択されたスピーシを含む、第２項記載の方法。
（５）前記第２の層が更に炭素、窒素の群から選択されたスピーシを含む第３項記載の方法。
【００１８】
（６）半導体基板にゲート誘電体を設けること；
前記ゲート誘電体の上に第１のシリコン含有層を第１の酸化率で形成すること；
前記第１の層の上に第２のシリコン含有層を，前記第１の酸化率より小さな第２の酸化率で形成すること；
前記第１、第２の層をエッチングしてトランジスタゲート構造を形成すること；及び
前記第１、第２のシリコン含有層を酸化して、主として前記第１の層に切欠を形成すること；
の各ステップを含む、トランジスタゲートを製造する方法。
【００１９】
（７）前記第１のシリコン含有層が非結晶シリコンである、前記第６項記載の方法。
（８）前記第２のシリコン含有層が非結晶シリコンである、前記第６項記載の方法。
（９）前記第１のシリコン含有層が更にフッ素、塩素、及び臭素の群から選択されたスピーシを含む、第７項記載の方法。
（１０）前記第２のシリコン含有層が更に炭素、窒素の群から選択されたスピーシを含む第８項記載の方法。
（１１）前記第１、第２のシリコン含有層を酸化するステップが熱酸化処理を含む、第６項記載の方法。
【００２０】
（１２）半導体基板にゲート誘電体を設けること；
前記ゲート誘電体の上に第１のシリコン含有層を第１の酸化率で形成すること；
前記第１の層の上に第２のシリコン含有層を，前記第１の酸化率より小さな第２の酸化率で形成すること；
前記第２のシリコン含有層を異方性処理でエッチングしてトランジスタゲートの上部層を画定すること；
前記第１のシリコン含有層を等方性処理でエッチングして前記第１のシリコン含有層に切欠を画定すること；
の各ステップを含む、トランジスタゲートを製造する方法。
【００２１】
（１３）更に前記第１、第２の層を酸化すること、を含む第１２項記載の方法。
（１４）前記第１のシリコン含有層が更にフッ素、塩素、及び臭素の群から選択されたスピーシを含む、第１２項記載の方法。
（１５）前記第２のシリコン含有層が更に炭素、窒素の群から選択されたスピーシを含む第１２項記載の方法。
【００２２】
（１６）切欠のあるＭＯＳゲート構造を製造する方法にして、多層ゲート構造（１５０）を形成し、そこで上部層（１４０）は底部層（１３０）に比較して速い割合で酸化するようにし、それにより熱酸化処理の後にゲート構造に切欠（１６５）が形成されるようにする。
【図面の簡単な説明】
【図１】図１は代表的ＭＯＳトランジスタの断面図。
【図２】図２は２Ａ〜２Ｄを含み、それぞれ本発明の１実施例の各ステップを説明するための断面図である。
【図３】図３は３Ａ〜３Ｃを含み、それぞれ本発明の他の実施例の各ステップを説明するための断面図である。
【符号の説明】
１０ 基板
２０ ゲート誘電体
３０ ゲート
４０ ドレイン・ソース延長領域
５０ 側壁
６０ ドレイン・ソース領域
７０ 重なり領域
１３０ 第１の層
１４０ 第２の層
１４５ ホトレジスト
１５０ トランジスタゲート
１５５ 切欠
１６０ シリコン酸化層
１６５ 偏差
１７０ 初期切欠
１７５ 強化された切欠
Claims (3)
- 半導体基板にゲート誘電体を設け；
前記ゲート誘電体の上に、フッ素、塩素又は臭素を含む第１のシリコン含有層を形成し、ここで第１のシリコン含有層は第１の酸化率を有し；
前記第１のシリコン含有層の上に第２のシリコン含有層を形成し，ここで第２のシリコン含有層は、前記第１の酸化率より小さな第２の酸化率を有し；
前記第１、第２のシリコン含有層をエッチングしてトランジスタゲート構造を形成し；ついで
前記第１、第２のシリコン含有層を酸化して、それにより前記第１のシリコン含有層に切欠を有する酸化層を形成する；
各ステップを含む、トランジスタゲートを製造する方法。 - 前記第２のシリコン含有層は、窒素又は炭素を含む請求項１記載のトランジスタゲートを製造する方法。
- 半導体基板にゲート誘電体を設け；
前記ゲート誘電体の上に、フッ素、塩素又は臭素を含む第１のシリコン含有層を形成し、ここで第１のシリコン含有層は第１の酸化率を有し、前記第１のシリコン含有層の上に窒素又は炭素を含む第２のシリコン含有層を形成し、ここで第２のシリコン含有層は、前記第１の酸化率より小さな第２の酸化率を有し；
前記第１のシリコン含有層を終端検出点とする異方性エッチングを用いて前記第２のシリコン含有層をエッチングすることにより、垂直側部を有する第２のシリコン含有層パターンを形成する第１の段階と；
該第２のシリコン含有層パターンをマスクとして等方性エッチングを用いて、前記第２のシリコン含有層パターンの下部に位置する前記第１のシリコン含有層をエッチングする第２の段階とからなる２重エッチング方法によりトランジスタゲート構造を形成し；
ついで、該トランジスタゲート構造を構成する前記第１と第２のシリコン含有層を酸化して、それにより前記２重エッチング方法により前記第１のシリコン含有層がエッチングされた部分に酸化層を形成し、前記第１のシリコン含有層に切欠を有する酸化層を形成する；
各ステップを含む、トランジスタゲートを製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24157100P | 2000-10-19 | 2000-10-19 | |
| US241571 | 2000-10-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184983A JP2002184983A (ja) | 2002-06-28 |
| JP3877569B2 true JP3877569B2 (ja) | 2007-02-07 |
Family
ID=22911237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001322163A Expired - Fee Related JP3877569B2 (ja) | 2000-10-19 | 2001-10-19 | トランジスタゲートを製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6645840B2 (ja) |
| EP (1) | EP1199742A3 (ja) |
| JP (1) | JP3877569B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3890254B2 (ja) * | 2002-05-07 | 2007-03-07 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US20040018647A1 (en) * | 2002-07-02 | 2004-01-29 | Applied Materials, Inc. | Method for controlling the extent of notch or undercut in an etched profile using optical reflectometry |
| US6806517B2 (en) * | 2003-03-17 | 2004-10-19 | Samsung Electronics Co., Ltd. | Flash memory having local SONOS structure using notched gate and manufacturing method thereof |
| US6905976B2 (en) * | 2003-05-06 | 2005-06-14 | International Business Machines Corporation | Structure and method of forming a notched gate field effect transistor |
| US7456476B2 (en) * | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
| US7199011B2 (en) * | 2003-07-16 | 2007-04-03 | Texas Instruments Incorporated | Method to reduce transistor gate to source/drain overlap capacitance by incorporation of carbon |
| KR100597459B1 (ko) * | 2003-12-31 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 전극형성방법 |
| KR100557531B1 (ko) * | 2004-03-11 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US7105430B2 (en) * | 2004-03-26 | 2006-09-12 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having a notched control electrode and structure thereof |
| US7154118B2 (en) | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
| US7348284B2 (en) * | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
| US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
| US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US20060202266A1 (en) | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| US7279375B2 (en) | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| US20070090416A1 (en) * | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
| US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| JP5171363B2 (ja) * | 2008-04-08 | 2013-03-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US8343824B2 (en) * | 2008-04-29 | 2013-01-01 | International Rectifier Corporation | Gallium nitride material processing and related device structures |
| US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003903B1 (en) * | 1987-04-24 | 1997-03-22 | Hitachi Mfg Kk | Semiconductor device and fabricating method thereof |
| US4847213A (en) * | 1988-09-12 | 1989-07-11 | Motorola, Inc. | Process for providing isolation between CMOS devices |
| US5306655A (en) * | 1990-07-24 | 1994-04-26 | Matsushita Electric Industrial Co., Ltd. | Structure and method of manufacture for MOS field effect transistor having lightly doped drain and source diffusion regions |
| US5264396A (en) | 1993-01-14 | 1993-11-23 | Micron Semiconductor, Inc. | Method for enhancing nitridation and oxidation growth by introducing pulsed NF3 |
| US5580816A (en) * | 1995-06-07 | 1996-12-03 | Harris Corporation | Local oxidation process for high field threshold applications |
| JP3688816B2 (ja) * | 1996-07-16 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
| US5891798A (en) * | 1996-12-20 | 1999-04-06 | Intel Corporation | Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit |
| JPH10326891A (ja) * | 1997-05-26 | 1998-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5963817A (en) * | 1997-10-16 | 1999-10-05 | International Business Machines Corporation | Bulk and strained silicon on insulator using local selective oxidation |
| US6114230A (en) | 1997-12-18 | 2000-09-05 | Advanced Micro Devices, Inc. | Nitrogen ion implanted amorphous silicon to produce oxidation resistant and finer grain polysilicon based floating gates |
| US6259131B1 (en) * | 1998-05-27 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Poly tip and self aligned source for split-gate flash cell |
| KR100318459B1 (ko) * | 1998-12-22 | 2002-02-19 | 박종섭 | 티타늄폴리사이드게이트전극형성방법 |
| US6335262B1 (en) * | 1999-01-14 | 2002-01-01 | International Business Machines Corporation | Method for fabricating different gate oxide thicknesses within the same chip |
| US6399469B1 (en) * | 2000-07-10 | 2002-06-04 | Advanced Micro Devices, Inc. | Fabrication of a notched gate structure for a field effect transistor using a single patterning and etch process |
-
2001
- 2001-09-28 US US09/967,061 patent/US6645840B2/en not_active Expired - Lifetime
- 2001-10-12 EP EP01000537A patent/EP1199742A3/en not_active Withdrawn
- 2001-10-19 JP JP2001322163A patent/JP3877569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002184983A (ja) | 2002-06-28 |
| EP1199742A2 (en) | 2002-04-24 |
| US6645840B2 (en) | 2003-11-11 |
| EP1199742A3 (en) | 2002-10-09 |
| US20020048918A1 (en) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3877569B2 (ja) | トランジスタゲートを製造する方法 | |
| KR100256521B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US7612389B2 (en) | Embedded SiGe stressor with tensile strain for NMOS current enhancement | |
| US6251764B1 (en) | Method to form an L-shaped silicon nitride sidewall spacer | |
| US6746923B2 (en) | Method of fabricating a vertical quadruple conduction channel insulated gate transistor | |
| US6440807B1 (en) | Surface engineering to prevent EPI growth on gate poly during selective EPI processing | |
| KR100639971B1 (ko) | 리세스된 소스/드레인 구조를 갖는 초박막의 에스오아이모스 트랜지스터 및 그 제조방법 | |
| US7176110B2 (en) | Technique for forming transistors having raised drain and source regions with different heights | |
| US8802577B2 (en) | Method for manufacturing a semiconductor device using a nitrogen containing oxide layer | |
| US7320919B2 (en) | Method for fabricating semiconductor device with metal-polycide gate and recessed channel | |
| JP2004006891A (ja) | 半導体装置とその製造方法 | |
| US7888241B2 (en) | Selective deposition of germanium spacers on nitride | |
| JP2000031480A (ja) | 半導体層の形成方法及び半導体装置の製造方法 | |
| US6667204B2 (en) | Semiconductor device and method of forming the same | |
| US6696348B1 (en) | Wide neck shallow trench isolation region to prevent strain relaxation at shallow trench isolation region edges | |
| CN101361179B (zh) | 半导体装置的制造方法及半导体装置 | |
| JP2005332993A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3132439B2 (ja) | 半導体装置の製造方法 | |
| US7169714B2 (en) | Method and structure for graded gate oxides on vertical and non-planar surfaces | |
| JP2778535B2 (ja) | 半導体集積回路及びその製造方法 | |
| JPH07302908A (ja) | 半導体装置及びその製造方法 | |
| KR101164981B1 (ko) | 반도체 소자 제조 방법 | |
| KR20040068269A (ko) | 박형 산화물 라이너를 포함하는 반도체 소자 및 그 제조방법 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 | |
| KR100949895B1 (ko) | 반도체 메모리 소자의 게이트 유전막 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061020 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3877569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |