JP3870162B2 - 高速シグナリングのデータ・キャプチャ技法 - Google Patents

高速シグナリングのデータ・キャプチャ技法 Download PDF

Info

Publication number
JP3870162B2
JP3870162B2 JP2002568558A JP2002568558A JP3870162B2 JP 3870162 B2 JP3870162 B2 JP 3870162B2 JP 2002568558 A JP2002568558 A JP 2002568558A JP 2002568558 A JP2002568558 A JP 2002568558A JP 3870162 B2 JP3870162 B2 JP 3870162B2
Authority
JP
Japan
Prior art keywords
data
eye
register
history
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002568558A
Other languages
English (en)
Other versions
JP2004531117A (ja
Inventor
バレット、ウェイン、エム
チェン、トン
コテウス、ポール、ダブリュー
ガラ、アラン、ジー
ジャクソン、ローリー、ディー
コップセイ、ジェラルド、ヴィー
ネイサンソン、ベン、ジェイ
タッケン、トッド、イー
ヴラナス、パヴロス、エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004531117A publication Critical patent/JP2004531117A/ja
Application granted granted Critical
Publication of JP3870162B2 publication Critical patent/JP3870162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20709—Modifications to facilitate cooling, ventilating, or heating for server racks or cabinets; for data centers, e.g. 19-inch computer racks
    • H05K7/20836—Thermal management, e.g. server temperature control
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04D—NON-POSITIVE-DISPLACEMENT PUMPS
    • F04D25/00—Pumping installations or systems
    • F04D25/16—Combinations of two or more pumps ; Producing two or more separate gas flows
    • F04D25/166—Combinations of two or more pumps ; Producing two or more separate gas flows using fans
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04D—NON-POSITIVE-DISPLACEMENT PUMPS
    • F04D27/00—Control, e.g. regulation, of pumps, pumping installations or pumping systems specially adapted for elastic fluids
    • F04D27/004—Control, e.g. regulation, of pumps, pumping installations or pumping systems specially adapted for elastic fluids by varying driving speed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17381—Two dimensional, e.g. mesh, torus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G06F9/526—Mutual exclusion algorithms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F11/00—Control or safety arrangements
    • F24F11/70—Control systems characterised by their outputs; Constructional details thereof
    • F24F11/72—Control systems characterised by their outputs; Constructional details thereof for controlling the supply of treated air, e.g. its pressure
    • F24F11/74—Control systems characterised by their outputs; Constructional details thereof for controlling the supply of treated air, e.g. its pressure for controlling air flow rate or air velocity
    • F24F11/77—Control systems characterised by their outputs; Constructional details thereof for controlling the supply of treated air, e.g. its pressure for controlling air flow rate or air velocity by controlling the speed of ventilators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B30/00—Energy efficient heating, ventilation or air conditioning [HVAC]
    • Y02B30/70—Efficient control or regulation technologies, e.g. for control of refrigerant flow, motor or heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mechanical Engineering (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Thermal Sciences (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Peptides Or Proteins (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、全般的には高速シグナリングのデータ・キャプチャ技法に関し、具体的には、非同期データ・ストリームの最適サンプリングを可能にする技法に関する。この技法を用いると、極端に高いデータ・レートが可能になり、ソース同期システムで行われている、クロックをデータと共に送ることは必要でない。
本発明は、最適な２ビット同時双方向（ＳｉＢｉＤｉ、SimultaneousBi-Directional）シグナリングの伝送遅延を自動的に調整するハードウェア機構も提供する。
重要な計算の大きいクラスを、大量並列（massively parallel）コンピュータ・システムによって実行することができる。そのようなシステムは、多数の同一の計算ノードからなり、各計算ノードは、通常は、１つまたは複数のＣＰＵ、メモリ、およびそのノードを他のノードに接続する１つまたは複数のネットワーク・インターフェースからなる。
大量並列スーパーコンピュータに関する、２００１年２月２４日出願の関連出願である米国仮出願番号６０／２７１，１２４に記載のコンピュータでは、システムオンアチップ（ＳＯＣ、system-on-a-chip）技術を活用して、高いスループットを有する、スケーラブルでコスト効率のよいコンピューティング・システムが作成される。ＳＯＣ技術によって、集積された第１レベル・キャッシュを伴うＣＰＵコアを含む組込み構成要素のライブラリを使用して、単一のチップ上でマルチプロセッサ・ノード全体を作ることが可能になった。そのようなパッケージ化によって、ノードの構成要素カウントが大きく減り、信頼性がある大スケール計算機の作成が可能になる。
本発明は、たとえば生命科学の分野のアプリケーションなどのさまざまなアプリケーションに使用される大量並列コンピュータの分野に関する。具体的には、本発明は、高速シグナリングの分野に関し、単一方向シグナリングまたは同時双方向（ＳｉＢｉＤｉ）シグナリングのいずれかに関する。
大量のデータ転送が必要であるが、使用できるワイヤの数が限られている場合がある。同時双方向（ＳｉＢｉＤｉ）シグナリングを用いると、同一のワイヤを使用して送出と受取を同時に行うことができる。これによって、ワイヤの数が半分に減る。大量のデータ転送が必要であるが、ケーブルの数が厳しく制限される場合の例が、ワイヤを介して通信する数千個のプロセッサを有する大型並列スーパー・コンピュータである。
ＳｉＢｉＤｉシグナリングは、データを受け取るのと同一のワイヤでデータを送ることによって動作する。したがって、受取中に、ワイヤの他端から送られた所望のデータだけではなく、送出したばかりのデータも受け取られる。もちろん、これによって、所望の信号が崩れる。しかし、送られたばかりのデータがわかっているので、「それを減算する」ことができる。これは、標準ＳｉＢｉＤｉ回路によって行われる。
米国仮出願番号６０／２７１，１２４
したがって、本発明の主目的は、高速シグナリングに関するデータ・キャプチャ技法を提供すること、特に、データ・ストリームと共にクロック信号を送らない、非同期データ・ストリームの最適なサンプリングおよびキャプチャを可能にすることである。
上記課題を解決するにあたり、データは、一連の遅延タップを有するクロックド遅延線（clockeddelay line）にデータ・ストリームのシリアル・ビットを送り、クロックを用いて遅延タップのすべてをサンプリングすることによってキャプチャされる。各遅延タップ出力を、隣接遅延タップ出力と比較して、同一であるかどうかを判定し、この比較を使用して、クロックド・ストリングを形成して、データ・ヒストリ・レコードを生成し、このデータ・ヒストリ・レコードを検査して、データが隣接する遅延タップの間で推移しない、最適データ・キャプチャ・アイとして検出されるデータ・キャプチャ・アイを探すことによって、最適データ・キャプチャ・アイを判定する。
本発明のもう１つの目的は、２ビットＳｉＢｉＤｉシグナリングの信号品質を改善するための、最適な２ビットＳｉＢｉＤｉシグナリングの伝送遅延を自動的に調整するハードウェア機構を提供することである。特殊なハードウェア・アルゴリズムが、実施され、２つのノードのハードウェア・アルゴリズムによってセットアップ・シーケンス中に設定パラメータを安全に交換できるようにするために、２ビットのそれぞれが、単一方向チャネルで使用される。同一周波数の単一方向チャネルは、ＳｉＢｉＤｉチャネルの半分の帯域幅を有するが、かなり良い信号品質を有する。
高速シグナリングのデータ・キャプチャ技法に関する本発明の前述の目的および利点は、添付図面と共に以下の本発明の実施形態の詳細な説明を参照することによって、当業者が簡単に理解することができる。添付図面では、類似する要素が、複数の図面を通じて同一の符号によって指定される。
概要
本発明は、コンピュータ業界の長年にわたる２つの問題すなわち、（１）クロック・サイクル単位で測定される、プロセッサとメモリの間の距離の増加、および（２）主流の単一プロセッサまたは対称型マルチプロセッサから作られる並列コンピュータの高い電力密度を解決する、大量並列スーパーコンピュータ内の相互接続を実施するのに使用されるように設計されている。
本発明は、全般的には、高速シグナリングのデータ・キャプチャ技法に関し、具体的には、非同期データ・ストリームの最適サンプリングを可能にする技法に関する。この技法を用いると、極端に高いデータ・レートが可能になり、ソース同期システムで行われている、クロックをデータと共に送ることは必要でない。
シリアル・リンクの調査
大量並列スーパーコンピュータのノードを接続するシリアル・リンクの目標帯域幅は、１．４Ｇｂ／ｓ（各方向）である。この帯域幅は、両方向でなければならない。両方向要件は、複数の形で処理することができる。どの場合も、低電力であり低コストであるという制約が共通する。選り抜きの実施形態が、処理ノード内のＡＳＩＣに集積される。この手法に関連する特定の課題が、低電力制約である。これが、リンク伝送に関する相対位相情報の欠如と組み合わされて、標準ＰＬＬクロック設計およびデータ回復設計が排除される。この場合には、位相を、ＰＬＬを使用せずに、データ自体から高い信頼性で抽出しなければならない。
ディジタル・データ・キャプチャ
概要
本明細書で、ディジタル・データ・キャプチャ技法を詳細に説明する。図１に、２Ｇビット・レートのシリアル・データをキャプチャでき、ローカル・クロック・ドメインに移すことができるデータ受取マクロを示す。目標は、少数のセルを使用して低電力で信頼性のある形でこれを行うことである。図２に、データ受け取りマクロよりかなり単純な送出マクロ・ブロックを示す。これは、本明細書の第２セクションで説明する。これによって、ビット時間の半分の周波数である内部クロックを可能にするＤＤＲ（ダブル・データ・レート）スタイルのデータ回復を説明する。これは、望まれる場合に、ＳＤＲ（シングル・データ・レート）モードで使用するか、クワッド・データ・レート・スキームに拡張することができる。
図１に戻って、データ受取マクロに入力されるデータは、２Ｇｂ／ｓ入力シリアル・データの２つのデータ・ストリームであり、これは、４Ｇｂ／ｓの総データ・ストリームを表し、データ出力は、５００ＭＨｚのバイト幅（８ビット幅）の１つのデータ・ストリームである。他の入力信号は、１ＧＨｚクロック、データ・キャプチャ・マクロを既知の状態にリセットするリセット信号、データを回復するために最適アイ（データが推移せず、したがって、データ・エラーを有する可能性が最も低い、最も正確なデータ・キャプチャ位置である可能性が高い、複数タップ遅延線に沿った位置またはステージ（図３、４、および５参照））を見つけるようにマクロに指示するトレーン信号、データが受け取られていない時にマクロによって受け取られる所定のアイドル・データ・パターンであるアイドル・バイト信号、ダブル・データ・レート・モードで動作するようにマクロに指示するＤＤＲモード、および最適データまたは最適アイドル・アイを見つけるための制約パラメータである最小距離である。他の出力信号には、アイドル・パターンの有効な受け取りを示す有効アイドル信号、最適アイの位置およびパラメータが検出されていることを示すＥｙｅ＿ｆｏｕｎｄ信号、最適アイ位置がロックされたことを示すＬｏｃｋｅｄ信号、最適アイ位置が、複数タップ・ディジタル遅延線の一端に近すぎることによって、失われる危険性があることを示す警告信号が含まれる。
図１のマクロを、図３、４、５、６、７、８、および９に関してさらに説明する。
受け取りマクロの待ち時間は、データのバイト・フェーズに応じて、７と１２の間のビット時間である。バイト出力をスキップすることによって、待ち時間を５から６ビット時間まで短縮することができる。これは、データ内容を無視できる信号再駆動に適度な手法である。
図２は、５００ＭＨｚで１バイト幅のデータ入力を受け取り、２つのデータ・ストリームのデータ出力を作る、データ送出マクロ・ブロックを示す図である。２つのデータ・ストリームのデータ出力は、それぞれが２Ｇｂ／ｓシリアル・データであり、下で説明される単一方向またはＳｉＢｉＤｉ（同時双方向）の差動データ・リンクを介して送出され、図１のデータ・キャプチャ・マクロに入力されるデータになる。さらなる入力が、バイト有効信号であり、これは、有効なデータ信号が受け取られつつあることを示し、アイドル信号ではなくこの信号が送られ、さらなる入力が、１ＧＨｚクロック信号と、データ送出マクロを既知の状態にリセットするリセット信号である。
図３、４、および５に、データの受け取りおよびキャプチャを示す。データは、高速タップ付き遅延線（図３、４、および５参照）にデータ・ビットを送り、ローカル・クロックを用いてすべてのタップをサンプリングすることによってキャプチャされる。各タップをその隣と比較して（図３および５参照）、同一であるかどうかを調べる。これらの比較の集団が、クロックド・ストリング（clocked string）を形成し、このクロックド・ストリングが、前のクロックド・ストリングと組み合わされて、最適サンプリング点の判定に使用することができるヒストリが生成される。最適サンプリング点は、データが遅延タップの間で変化しない領域（本明細書では「アイ」と称する）を探すことによって、ヒストリ・ストリングから見つけることができる（図５、レジスタＡ、Ｂ、Ｃ、およびＤ参照）。ヒストリは、ローカル・クロックごとなど、周期的に更新される。周期的更新によって、異なる構成要素の温度または周波数の変化など、変化するパラメータについて補償することができる。低い頻度で更新される３つの追加の「アイ」パイプライン式レジスタがある（図５、レジスタＢ、Ｃ、およびＤ参照）。これによって、プログラム可能な永続性期間を有すると同時に、分離されたビット・エラーに対して免疫性の、キャプチャ方式を開発できるようになる。永続性時間は、任意の長さに設定することができるが、信頼性のある形でデータ・エッジをサンプリングするのに必要な最大時間より短くしてはならない。ローカル・クロック期間より高速のビット・サンプル時間に対応するために、クロックの両方のエッジが、ＤＤＲデータのキャプチャに使用される（図３および４参照）。クロックの各エッジは、最適なアイを見つけるために、それ自体の関連するキャプチャ・レジスタおよび独立の論理を有する。したがって、この技法は、ローカル・クロックおよび送出側クロックのデューティ・サイクルの非対称性に対して十分に免疫性である。
ヒストリ・レジスタが変化する際に、最適サンプリング点も移動する。この更新は、永続性時間より短い時間スケールで行われなければならない。この機能は、ヒストグラムおよびサンプリング点判定ユニットで行われる。
このデータ・キャプチャの方法には、システム・リセットまたは別々の「トレーン」信号のアサートのいずれかの後に進行する２ステージの初期化が含まれる。
・ステージ１：リセットまたは「トレーン」信号（図１および２参照）の後に、ヒストリ・レジスタがフラッシュされ、新しいヒストリ・パターンが、３つの「アイ」レジスタに獲得される。「アイ」レジスタの有効な組を獲得した後に、最良のサンプリング点が、状態機械シーケンス（図１１および１２参照）を介して判定される。これは、クロックのフェーズごとに独立に行われる。これらのサンプリング点が、使用され、２ビットが、すべてのシステム・クロックの際に次のステージに転送される。
・ステージ２：２ビットが、受け取られ、シフト・レジスタに挿入され、このシフト・レジスタが、適当なニブル（１／２バイトまたは４ビット）境界を可能にするためにバレル・シフタと共に使用される（図９参照）。境界は、初期化シーケンス中の一意のアイドル・ニブル・パターンの使用を介して発見される。
クロックド遅延線ブロック：
図４および５に、シリアル・データが左側のインバータＩに入り、組み合わされた一連のインバータを通過する（インバータのそれぞれが、遅延の増分を追加する）クロックド遅延線の実施形態を示す。各インバータ出力には、２つのレジスタ・ラッチＦＦ（図３から５）があり、一方のＦＦは、クロックの正エッジによってクロッキングされ、他方のＦＦは、負エッジによってクロッキングされる。これによって、この論理が、クロック・レートの２倍でデータをキャプチャできるようになる。ラッチの一方のバンクが、正クロック・フェーズのデータ・アイをキャプチャし、ラッチの他方のバンクが、負クロック・フェーズのデータ・アイをキャプチャする。両方のアイが、別々に検出され、サンプリングされ、図５に示されているように、各クロック・フェーズで別々の回路が必要になる。独立の正負のクロックド論理回路は、クロック信号のデューティ・サイクル、特にローカルと送出側のクロックのデューティ・サイクルの非対称性に対する非常に小さい依存性をもたらす。
このモジュールは、その入力として、入力レシーバの後の高速信号を有する。このモジュールへの唯一の他の入力は、すべてのフリップ・フロップに同じ回数だけファン・アウトされるローカル・クロックである。このモジュールの唯一の出力は、Ｎ＋１個のクロックド遅延タップＤ［０：Ｎ］である。各タップは、立ち上がりエッジと立ち下がりエッジの間の比較的よい一致を伴い、約５０ｐｓである。立ち下がり遅延と立ち上がり遅延の間に必要な一致は、約２０から３０％である。クロックが、すべての隣接するラッチに〜１０ｐｓ以内で等しい時間である必要がある。これは、クロック・ツリーよりもタップ付きクロック線によってよりよく達成される可能性がある。多数のこれらのデータ・キャプチャ回路が実施される可能性があり、したがって、電力がクリティカルである。
このモジュールは、レイアウトにクリティカルであり、したがって、余分なレイアウト考慮事項を必要とする。テスト・チップの目的に関して、要素の数を３２個に固定する。これによって、約１．６ｎｓｅｃの公称総遅延が与えられるが、これは、約１Ｇｂ／ｓまでの周波数でＤＤＲデータをキャプチャするのに十分である。
図３および５、特に図５を参照すると、各レジスタＦＦ（フリップ・フロップ）の出力は、排他的論理和ゲートＸＯＲに向けられ、このＸＯＲは、遅延線の次のレジスタＦＦからの入力も受け取る。遅延線の第１ステージおよび第２ステージを参照すると、データ・ビットが、第２レジスタＦＦに入る前に第２インバータによって反転されるので、データ・ビットが、２つの連続するステージの間で推移をこうむらない場合に、第１レジスタおよび第２レジスタが、反対の値を保持し、第１ステージＸＯＲが、１を作り、このステージの間に推移がないことが示される。逆に、データ・ビットが、２つの連続するステージの間に推移をこうむる場合に、第１レジスタおよび第２レジスタが、同一の値を保持し、第１ステージＸＯＲが、０を作り、このステージの間に推移があったことが示される。
図５のシステムは、データが推移をこうむらない、クロックド遅延線に沿った、データを検出するのに安定した位置またはアイを探しており、この位置またはアイは、一連の連続したＸＯＲからの一連の１の出力によって示され、データ検出アイが、一連の１の中央に位置合せされなければならない。各ＸＯＲの出力は、ＡＮＤゲートに入力され、このＡＮＤゲートの出力は、レジスタＡに入力され、レジスタＡは、一連のＦＦ（フリップ・フロップ）ヒストリ・レジスタＡ、Ｂ、Ｃ、およびＤの最初のレジスタである。最初のレジスタＡは、最大の１Ｇｈｚクロック・レートでサンプリングされ、比較的遅いクロック・レート、たとえば１ミリ秒より長いレートのＳｅｔ ｔｏ ｈｉｇｈ信号によって周期的にハイにリセットされるが、レジスタＢ、Ｃ、およびＤは、Ｓｅｔ ｔｏ ｈｉｇｈと同一のクロック論理レートでサンプリングされ、更新される。
レジスタＡは、＞１ｍｓクロック・レートのクロックによってハイ１出力にセットまたはリセットされ、リセットの後に、ＸＯＲの出力が１である場合に、ＡＮＤゲートの出力が１であり、レジスタＡの出力は１であり、これは、その後、レジスタＢ、Ｃ、およびＤを介して直列にクロッキングされる（レジスタＢ、Ｃ、およびＤのロード（ｌｄ）入力への更新信号によって）。逆に、ＸＯＲの出力が０であり、レジスタＡの出力が１にセットまたはリセットされる場合に、ＡＮＤゲートの出力は０であり、レジスタＡは０を出力し、これが、その後、レジスタＢ、Ｃ、およびＤを介して直列にクロッキングされる。この配置は、レジスタＡの出力が０になったならば、レジスタＡがＳｅｔ ｔｏ ｈｉｇｈ信号によってリセットされるまで０のままになり、レジスタＢ、Ｃ、およびＤのそれぞれの出力が、直列に０にクロッキングされ、レジスタＡがＳｅｔ ｔｏ ｈｉｇｈ信号によって１にリセットされるまで０のままになるようになっている。
ヒストリ・レジスタＢ、Ｃ、およびＤのそれぞれの出力は、３中２論理要素に入力され、この３中２論理要素は、３つの入力のいずれか２つが１である場合に１またはハイ（Ｈ）出力を作る。３中２論理の目的は、ディジタル遅延線を介するデータ・ストリーム内のグリッチ（これによって、３つの入力のうちの１つが誤って０にされる可能性がある）を補償し、データ・グリッチがあっても正確な出力を作ることである。さらに、３中２論理検出の発生を、カウントし、受け取られるデータの保全性の表示として報告することができる。Ｈ出力（０からＮ−１まで）は、図に示されているように、図８のＭＵＸへの入力である。一般に、Ｈ出力の１のストリングによって、１のストリングの中央にセンタリングされなければならないデータ・サンプリング・アイのよい候補が示される。
図３に、インステージ（instage）２ビット・マクロ・ブロックを示すが、そのほとんどは、図５に関して説明した。ヒストグラムおよびサンプリング点判定ユニットには、ＡＮＤゲートと、図５のヒストリ・レジスタおよび３中２論理と、図８のＭＵＸと、図１１および１２の状態図が含まれる。このマクロ・ブロックには、ＭＵＸも含まれ、このＭＵＸは、入力としてディジタル遅延線のＦＦレジスタの出力のすべてを受け取り、図５の最下部の信号Ｈ［０］、Ｈ［１］、およびＨ［Ｎ−１］の制御の下でＤａｔａ ｏｕｔとしてこれらの入力を選択的に通過させる。
ヒストリ・ブロック：
図５に、ヒストリ論理ブロックを示すが、このヒストリ論理ブロックによって、クロック遅延線ブロックの延長が示され、１クロック・フェーズが示される。同一の回路が、他のクロック・フェーズに必要である。図５に示されたインバータ・ストリングは、両方のクロック・フェーズに共通する。
サンプリング点ブロック：
サンプリング点ブロックは、クロック・フェーズごとに１つの、２つの最適サンプリング点を判定する状態図によって最も簡単に説明される。サンプリング点は、頻繁に更新されない（更新の間に少なくとも５０クロック）ので、複数クロック処理を使用して、最適なサンプリング点を見つけることができる。
図６および７に、データおよびヒストリ・サンプルＭＵＸを示す。このサンプリングＭＵＸは、それぞれＤ＿ｅｖｅｎ［Ｎ：０］およびＤ＿ｏｄｄ［Ｎ：０］という入力を有し、この入力のそれぞれが、図３の最下部に示されたＭＵＸに対応し、リーディング・エッジ・クロック・フェーズおよび立ち下がりエッジ・クロック・フェーズのそれぞれについて１つずつある。図８のＭＵＸは、前に説明したように、図５の最下部の出力信号を受け取る。
２つの２ビット・マクロの組合せ
図９に、シリアル・ビット組合せおよびバイト位置合わせ論理を示す。このシリアル・ビット組合せおよびバイト位置合わせ論理は、クロック・サイクルごとに４データ・ビットをキャプチャできる対にされたリンクとして使用され、２つの２ビット・マクロ（図３に図示）を組み合わせ、２つの入力データ・ストリームの間の正しいバイト位置合わせを見つけ、２つの入力データ・ストリームは、それぞれ２Ｇｈｚであり、２つの２ビット・マクロ７０（図３に図示）に入力される。２つの入力信号は、正しいバイト位置合わせで組み合わされる、図１の入力信号とみなすことができる。図３の２つの２ビット・マクロの出力は、それぞれ１Ｇｈｚの２つのデータ・ストリームであり、これが、レジスタ７１に入力され、レジスタ７１は、２つのデータ・ストリームを遅延させ、標準化し、このデータ・ストリームが、１２ビット・シフト・レジスタ７２に入力され、シフト・レジスタ７２は、半分の速度Ｃｌｋ／２でクロッキングされ、２つのデータ・ストリームを、５００Ｍｈｚの１２ビット幅データ・ストリームに変換する。これらは、論理７３およびバレル・シフタ７４に入力され、バレル・シフタ７４は、２つの１２ビット幅データ・ストリームの２４ビット入力を有し、本質的に、論理７３の制御下で２４ビットのうちの正しく位置合せされた８ビットを選択して、バレル・レジスタの正しいビット・シフトを判定する。論理７３では、既知のトレーニング・パターンを使用して、２つの４ビット幅出力を作り、この２つの４ビット幅出力によって、バレル・シフタを制御する。論理７３は、本質的に、ソフトウェア制御の下で、バレル・シフタの正しいビット・シフトがわかるまで、クロックド遅延線を介して同一の既知のデータ・トレーニング・パターンを再送信し続ける。バレル・シフタは、論理の制御下で、２４ビット入力のうちの最善の８つの正しく位置合せされた８ビットを選択的に選択して、Ｂｙｔｅ ｏｕｔｐｕｔとして渡す。
状態図：
アイ検出のフロー
図１０に、アイ検出流れ図でアイ検出処理の全般的な流れを示すが、この図は、リセット８０から開始され、ここで、システムが既知の値に初期化され、これにブロック８１が続き、ブロック８１では、十分な数のデータ推移を待って、アイのきれいな判定を保証する。ブロック８２で、偶数アイ・ヒストリ・レジスタ内の１および０を調べて、立ち上がりエッジ・クロックド・データに対応する偶数アイを判定し、クロックド遅延線を介する最小の遅延を有する最初のアイを選択する。ブロック８３で、奇数アイに関して同一のことを行い、奇数アイ・ヒストリ・レジスタの１および０を調べて、立ち下がりエッジ・クロックド・データに対応する奇数アイを判定し、クロックド遅延線を介する最小の遅延を有する奇数アイを選択する。
遅延線に沿った異なる位置に対応する複数の異なる偶数フェーズ・アイおよび奇数フェーズ・アイが存在する可能性があり、したがって、最小遅延のアイを検出した後に、この流れ図は、ブロック８４からブロック８２に再循環して、次に大きい遅延を有するアイの次の対を見つけ、対応する偶数フェーズ・アイおよび奇数フェーズ・アイについて遅延線の長さ全体が検査されるまで、論理制御はブロック８２への再循環を継続する。ブロック８４で、各次に検出されたアイ対を、最良の前に検出されたアイ対と比較し、最良のアイ対を保持し、候補アイ対のすべての最良のアイ対を選択するようにするが、この機能は、図９の論理７３によって実行される。
この点で、論理７３は、ブロック８５で、ビットの既知のシーケンスなどの既知のトレーニング・パターンである「位置合わせ」パケットを待って、この時点で未知のバイト境界を確立する。位置合わせトレーニング・パターンによって、図９の論理７３によってバイト境界を確立した後に、これも論理７３に対応するブロック８６で、バレル・シフタへの位置合わせ入力をセットして、Ｂｙｔｅ ｏｕｔとして正しく位置合せされた８ビットを選択し、渡すようにバレル・シフタ７４を位置合せし、論理７３は、ｌｏｃｋｅｄ出力信号も作る。バレル・シフタは、通常のデータの受取中に、Ｂｙｔｅ ｏｕｔとして８つの正しく位置合せされたビットを渡す準備ができる。
ブロック８７は、データ・サンプリング・アイが常時更新されていることを示す。好ましい再位置合わせは、既存の偶数データ・サンプリング・アイおよび奇数データ・サンプリング・アイから開始され、既存のアイの左右を調べて、アイの左右のエッジを判定し、図１１に関して説明するように、偶数フェーズ・アイと奇数フェーズ・アイの中央をその左右のエッジの間に再位置合せする。
トレーニング・アイ検出の状態図
図１１に、その間にアイ位置サンプル点が決定されるフェーズの状態フローを示す、２つの２ビット・マクロ状態図１／２を示す。この状態フローは、概して図１０のブロック８２および８３に対応する。
図１１では、図５の最下部の出力に対応する、図８のＭＵＸへのＨ［Ｎ−１：０］入力が、次々にサンプリングされ、１時に１つずつ、図８のＭＵＸの渡される出力Ｈｓａｍｐとして検査される。最初のビットＨ［０］は、アイの外のデータ推移を示す０、またはおそらくはアイの中のデータ推移なしを示す１のいずれかであるが、図１１のステップのシーケンスで検査され、図１１では、０はＳａｍｐ（サンプル）＝０として示され、１はＳａｍｐ＝１として示されている。最初のビットＨ［０］を、図１１のステップＳ０からＳＵＭＭＡＲＹのすべてを介して検査した後に、第２のビットＨ［１］が、同一のステップのシーケンスを介して検査され、最後のビットＨ［Ｎ−１］が検査されるまで、同様に検査される。
図１１の２ビット・マクロ状態図１／２の状態は、次の通りである：
・Ｓ０は、リセット状態である。リセットがアクティブである間は、制御はここに留まる。
・Ｓ１は、初期化状態である。リセットが解放された後に、更新カウンタが満了するまで、制御はここに留まり、その後、ｓａｍｐ＝０（図５の検査されるタップが、０を作り、したがって、アイの中ではないことを示す）の場合にはＳ２、ｓａｍｐ＝１（検査れるタップの出力が、１であり、おそらくはアイの一部である）の場合にはＳ３に進む。
状態Ｓ２からＳ３．５では、アイ遅延線ヒストリを増分的に検索することによって偶数アイを検索し、このアイは、立ち上がりクロック・エッジ・クロックド・データに対応する。
・Ｓ２では、アイ遅延線ヒストリを左から右に増分することによって偶数アイ（ｓａｍｐ＝１）を検索する。Ｓ２では、偶数アイの左端を見つける。見つかる場合または遅延線の右端に出会う場合には、状態Ｓ３に進み、そうでない場合にはＳ２に留まる。
・Ｓ３では、偶数アイの右端を検索し、やはりｓａｍｐ＝０を見つけるまで右に検索する。ｓａｍｐ＝１は、アイの中なので、ｓａｍｐ＝１である間は、制御はＳ３に留まる。ｓａｍｐ＝０が見つかる時には、制御は、いくつかの場合に制御が正しく働くのに必要な遅延状態であるＳ３．５に移る。
・Ｓ３．５は、即座にＳ４に推移する。
状態Ｓ４からＳ１３では、立ち下がりクロック・エッジ・クロックド・データに対応する奇数アイを検索する。奇数アイの検索は、偶数アイの検出された中央から開始され、偶数アイの検索より複雑である。
・Ｓ４は、偶数アイの検索から始まる。通常モードでは、奇数アイｓａｍｐ＝０の場合に、Ｓ７に進み、そうでない場合はｓａｍｐ＝１であり、Ｓ５に進む。ｓａｍｐ＝０は、奇数アイが奇数遅延線ヒストリで偶数アイと位置合せされていないことを意味し、通常の戦略は、左右を検索して最も近い奇数アイを選択することである。２つの代替モードがある。右検索では制御がＳ１３に移り、左検索では制御がＳ１２に移る。
・Ｓ５は、奇数アイが偶数アイと位置合せされ、初期サンプル点がすでに偶数アイの中であることを意味する。したがって、この状態では、奇数アイの左端または遅延線の左端を見つけるまで、サンプル・ポインタ（データ点を選択するのに使用される）を減分することによって、初期サンプル点から左に検索する。その後、制御はＳ６に移る。
・Ｓ６では、奇数アイの右端を探して右に検索する。それが見つかるか、遅延線の右端が見つかった時に、制御はＳＵＭＭＡＲＹ状態に移るが、このＳＵＭＭＡＲＹ状態は、ステップＳ１３の後の検索の終りの状態であり、データ・サンプル・ポインタは、偶数アイおよび奇数アイの通常処理のためにセットされている。
・Ｓ７は、奇数アイが、偶数アイと位置合せされておらず、初期サンプル点が、アイの外の雑音区域にあることを意味する。この状態では、サンプル・ポインタを減分することによって、左側へ、一致する奇数アイを検索する。ｓａｍｐ＝１の時には、奇数アイの右端が見つかっており、これをＭＡＸ（右端レジスタ）に記憶し、制御はＳ８に移る。そうでない場合には、遅延線の左端に達しており、左奇数アイが見つからず、この場合にはＳ１１に進む。
・Ｓ８は、位置合せされない右奇数アイを検索することが意図されている。Ｓ８では、ｓａｍｐ＝０である間、ｓａｍｐ＝１になるまで検索を継続し、ｓａｍｐ＝１は、右奇数アイの左端が見つかったことを示し、これがＭＩＮ（左端レジスタ）に記憶され、制御はＳ９に進む。ｓａｍｐ＝１を見つける前に遅延線の右端に達する場合には、右アイがなく、したがって、制御はＳ１０の左アイ処理に直接に進む。
・Ｓ９では、偶数アイからのＭＩＮ距離およびＭＡＸ距離が比較される。ＭＩＮが近い場合には、制御はＳ６に移る。ＭＡＸが近い場合には、制御はＳ１０に移る。
・Ｓ１０では、奇数アイの左端を検索する。ｓａｍｐ＝１である間は、制御はＳ１０に留まる。ｓａｍｐ＝０または遅延線の左端に達した時に、制御はＳＵＭＭＡＲＹに移る。
・Ｓ１１では、左奇数アイがない時に、位置合せされない右奇数アイを検索する。ｓａｍｐ＝０である間は、制御はＳ１１に留まる。ｓａｍｐ＝１の時に、制御はＳ６に進む。ｓａｍｐ＝１を見つける前に遅延線の右端に達した場合には、奇数アイがない。これは、エラー状態であり、このエラー状態は、検出され、警告インジケータによって示される。
・Ｓ１２では、遅延線の偶数アイの左の位置合せされない奇数アイを検索する。ｓａｍｐ＝０である間は、制御はＳ１２に留まり、ｓａｍｐ＝１の時に、制御はＳ１０に進む。ｓａｍｐ＝１を見つける前に遅延線の左端が見つかった場合には、左アイが存在せず、制御は、Ｓ１３からＳ１２に来たのでない場合にはＳ１３での右検索を選び、Ｓ１３から来た場合には奇数アイがない。これは、検出され、警告インジケータによって示されるエラー状態であり、制御はＳＵＭＭＡＲＹに進む。
・Ｓ１３では、遅延線の偶数アイの右の位置合せされない奇数アイを検索する。ｓａｍｐ＝０である間は、制御はＳ１３に留まり、ｓａｍｐ＝１の時にＳ６に進む。ｓａｍｐ＝１を見つける前に遅延線の右端に達した場合には、右アイが存在せず、制御は、Ｓ１２からＳ１３に来たのでない場合にはＳ１２での左検索を選び、Ｓ１２から来た場合には奇数アイがない。これは、検出され、警告インジケータによって示されるエラー状態であり、制御はＳＵＭＭＡＲＹに進む。
・ＳＵＭＭＡＲＹは、アイ・データ・サンプリング点が、通常動作のために固定された状態である。
アイ・サンプル点の再位置合わせを伴う、通常動作の状態図
図１２に、通常データ・キャプチャ動作中の反復状態フローを示す、２ビット・マクロ状態図２／２を示す。このフェーズでは、論理が、シリアル・データをキャプチャし、バイト並列フォーマットに変換する。
図１２に、通常データ・キャプチャ実行状態を示す。制御は、通常は、ＲＵＮ０に留まる。クロック・カウンタによって決定される周期で、ｄｏｎｅ ｕｐｄａｔｅ信号によって、制御をＲＵＮ１に進められるようになる。状態ＲＵＮ１およびＲＵＮ２では、偶数アイの両端まで増分し、減分するが、これが変更されている場合がある。新しい限界が、記憶される。同様に、ＲＵＮ３およびＲＵＮ４では、奇数アイの両端まで増分し、減分し、限界を記憶する。状態ＲＵＮ５では、ＲＵＮ１からＲＵＮ４の発見を使用して、新しいデータ・サンプリング点を計算し、これが使用されるようになる。その後、制御は、別の更新期間のためにＲＵＮ０に戻る。
ＳｉＢｉＤｉ
本発明は、最適２ビット同時双方向ＳｉＢｉＤｉシグナリングに関して伝送遅延を自動的に調整するハードウェア機構も提供する。
送信された信号のＳｉＢｉＤｉ（同時双方向）入出力セル「減算」は、減算される必要がある信号が、所望の受信信号が変化しない時に変化する場合に、より成功する。これは、適当な量（クロック・サイクルのある分数）だけ伝送を遅延させることによって達成することができる。しかし、一端で伝送を遅延させることは、データが、他端に遅れて達することを意味する。他端の回路は、その伝送遅延を再調整し、その結果、それ自体の「減算」が最適になるようにしなければならない。したがって、ワイヤの両端のそれぞれの回路ごとに１つの、遅延設定の組を見つけ、その結果、「減算」によって両端で同等に良い品質の結果が与えられるようにする必要がある。
さらに、これを達成するために、両端が、他端での伝送遅延の選択のそれぞれに関するローカル減算の品質に間する情報を交換する必要がある。しかし、この情報は、最適化されつつあるものと同一のシグナリング伝送技法を使用して交換することができない。遅延設定が悪い場合に、それによって、それがどれほど悪いかを記述する、送られるデータが破壊される可能性がある。本発明では、最適２ビットＳｉＢｉＤｉシグナリングの伝送遅延を自動的に調整するハードウェア機構を説明する。
図１３に、２つの差動データ線によって、同一のノード１および２の対が接続され、各ノードが、一意のＩＤを有し、各ノードが、２ビット送信側ＣＰＵおよび２ビット・キャプチャＣＰＵを用いて動作する、第１の実施形態を示す。
この方法では、「安全な通信」セットアップ・フェーズを使用して、伝送遅延の各組の結果を通信する。２ビット送信側／キャプチャ・ユニットは、入出力セルに関する単一方向設定（伝送が、雑音を最小化するために１方向のみである）と、ユニットの１ビット部分の一方だけを使用することによって、安全な通信に使用される。
図１３に、ノードの対の間の電気接続を示し、２つの異なる差動データ線（それぞれが、差動シグナリングを可能にするために２つのワイヤからなる）を示す。矢印は、安全な通信のセットアップ・フェーズ中の単一方向信号の方向を示す。そのフェーズ以外では、電気接続は、通常通信中は両方向である。
Ｓｅｌ ＡおよびＳｅｌ Ｂの箱は、ＭＵＸであり、Ｓｅｌ＝０によって、２ビット送信側ユニットからの上側のパスおよび２ビット・キャプチャ・ユニットへの上側のパスが選択され、Ｓｅｌ＝１によって、下側のパスが選択される。
ＲＥＡＤＹレジスタ（図示せず）に０をセットする
１）入出力セルＡ＝単一方向送信器モード。
入出力セルＢ＝単一方向受信器モード。
Ｓｅｌ Ａ＝１（上側のパスを選択）。
Ｓｅｌ Ｂ＝１（上側のパスを選択）。

２）送信側遅延モードを０遅延にセットする。
３）トレーニングを開始する。これは、よいデータ・キャプチャ・アイの発見および検出について上で説明されたものである。
４）よいデータ・キャプチャ・アイの中央で、安全な単一方向セットアップ・フェーズ通信のアイ・パラメータを保存する。
５）ＩＤの第１ビットを送信する。この実施形態では、ノード１および２のそれぞれの一意のＩＤによって、どのノードがマスタであり、どのノードがスレーブであるかが決定され、より大きいＩＤが、自動的にマスタ・ノードになる。
他のノードのＩＤの第１ビットを受け取るまで待つ。
第１ＩＤビットをキャプチャする。
等しい場合には、繰り返す。
ローカルが、隣より小さい場合には、ＰＲＩＯＲＩＴＹ＝０をセットする
ローカルが、隣より大きい場合には、ＰＲＩＯＲＩＴＹ＝１をセットする
６）入出力セルＡ＝ＳｉＢｉＤｉモード。
入出力セルＢ＝ＳｉＢｉＤｉモード。
Ｓｅｌ Ａ＝０
Ｓｅｌ Ｂ＝０
７）送信側遅延モード＝０
トレーニングを開始する。
アイを探す。
ローカル・アイ・パラメータを保管する。
８）ステップ１）の安全モードに進む。
９）ローカル・アイ・パラメータを他方のノードに送る。
他方のノードのアイ・パラメータを受け取る。
１０）パラメータを比較し、最小値を保管する。
１１）現在の最小アイ・パラメータを、前の最小アイ・パラメータと比較し、この２つの最大値を、最大値のローカル送信側遅延モードと一緒に保管する。このモードは、最適モードであると考えられ、ＯＰＴ＿ＳＥＮＤＥＲ＿ＭＯＤＥと指定される。
この第１の実施形態では、８タップ遅延線が仮定され、その結果、各ノードは、０遅延から８ステップの最大遅延までの範囲の８つの異なる遅延の可能性を有し、その結果、可能な組合せの数が、８×８＝６４になる。言い換えると、１つのノードの８つの遅延のそれぞれについて、第２のノードで８つの可能な遅延がある。したがって、６４個の可能な組合せをテストして、最適な組合せを選択しなければならない。ステップ１２では、１時に１つずつ、６４個の組合せのすべてをサイクルする。
ステップ６）に戻り、下記の送信側遅延モード・シーケンスを使用して、合計６４回繰り返す。
ＰＲＩＯＲＩＴＹ＝０の場合には、隣が先にモードを変更する。ローカル・シーケンスは次の通りである：
０を８ステップ
１を８ステップ
２を８ステップ
３を８ステップ
４を８ステップ
５を８ステップ
６を８ステップ
７を８ステップ
ＰＲＩＯＲＩＴＹ＝１の場合には、ローカル・シーケンスは次の通りである。
０を１ステップ
１を１ステップ
２を１ステップ
３を１ステップ
４を１ステップ
５を１ステップ
６を１ステップ
７を１ステップ
８回繰り返す
１）送信側遅延モード＝ＯＰＴ＿ＳＥＮＤＥＲ＿ＭＯＤＥで６）のＳｉＢｉＤｉ動作に進む。
２）ＲＥＡＤＹレジスタを１にセットして、システムが最適化され、通常のＳｉＢｉＤｉ通信の準備ができていることを示す。
いずれかのステップで、障害があり、その結果、ステップ１４に達しない場合には、ノードに障害が発生している。障害を発生したノードは、ＲＥＡＤＹレジスタの内容によって識別することができる。
図１４に、第１の実施形態との1つの相違が、単一の差動通信線によってノードが接続されることである、２つのノード、ノード１およびノード２の間のＳｉＢｉＤｉ電気通信の第２の実施形態を示す。第２の相違は、この実施形態が、図１３の実施形態のように２ビット・データではなく、１ビット・データを用いて動作することである。もう１つの相違は、この実施形態で、マスタ・ノードおよびスレーブ・ノードが、割り当てられたＩＤに基づくのではなく、制御ソフトウェアによって指定されることである。この実施形態では、図１３の８タップ遅延線ではなく、１６タップ遅延線が仮定される。
概要：
初期位置合わせ手順（Initial Alignment Procedure、ＩＡＰ）は、各ポートの各同期式信号が、最適伝送遅延線設定（アウトステージに関して）が判定されるステップのシーケンスである。米国仮出願番号６０／２７１，１２４に記載の大量並列スーパーコンピュータでは、各ノードが６つの隣接ノードに接続される、３次元トーラスとして接続される３２×３２×６４個のノードを有する大量並列コンピュータが記述される。各ノードが、６つのポートを有し、ポートごとに２０個の同期式信号があり、スーパーコンピュータのノードのノード・コンピュータ・チップ上の１２０個の同期式信号のすべて（６ポート×２０同期式信号／ポート）が、この個々のトレーニングを独立に実行することができる。すべてが、並列に行われるか、１時に１つずつ行われる（すべてがソフトウェア制御下である）。トレーニングは、ＳｉＢｉＤｉリンクの両方の方向で同時に行われ、これによって、必要なＩＳＩ（シンボル間干渉）および近端雑音（環境雑音を伴う）が考慮される。図１４を参照すると、ＩＡＰシーケンスの高水準フローは次の通りである：
１．ソフトウェア処置：各ノード・コンピュータ・チップのＩＡＰ制御レジスタに書き込むことによって、同期式リンクの片側を「マスタ」、反対側を「スレーブ」として識別する。
２．ハードウェア処置：マスタ側（図１４のサイドＡ）が、スレーブ側（図１４のサイドＢ）と通信して、トレーニングを開始する。これは、多少複雑である。というのは、リンクを完全にトレーニングする前に、リンクを介して情報を通信しなければならないからである（下の「トレーニングされていないリンクを介する通信」を参照されたい）。
３．ハードウェア処置：個々のリンクの両側が、状態機械（図１５から１８に図示）を有し、この状態機械は、可能なすべての遅延線設定を調べ、結果を比較して、最適な遅延線設定を見つける。片側での遅延設定の変更は、両側のアイに影響するので、システムは、１６×１６個のすべての組合せを調べる必要がある（注：アウトステージ（データ送信）遅延線は、前に説明したように１６個の設定を有する）。遅延線トレーニングのループのそれぞれについて、インステージ（データ・キャプチャ）マクロは、他方から擬似乱数データを受け取り、アイを探し、アイ・サイズ情報を分析のために提示する。
４．ソフトウェア処置：ＩＡＰ状況レジスタを読み取って、トレーニングの成功／失敗を判定する。達成された正確な遅延線設定およびアイ・サイズ・マージンは、ソフトウェア・アクセス可能である、他のリンク固有状況レジスタを介して読み取ることができる。
リンク・トレーニング・シーケンス：
図１５から１８の状態機械によって、同期式Ｓｉ−Ｂｉ−Ｄｉ接続のトレーニングでノード計算チップによって行われるステップが示される。リンクの両側で、下記のレジスタが使用される：
ＤＴＲ − 遅延タップ・レジスタ − アウトステージの遅延線を制御する（有効な設定は０から１５まで）。２つの追加の「作業用」コピーすなわち、Ｍｓｔ−ＤＴＲおよびＳｌｖ−ＤＴＲが、ＩＡＰシーケンス中に使用される。
ＬＢＤＴＲ − ローカル最良遅延タップ・レジスタ − トレーニング中にこれまでに見られた最良のアイ・サイズに対応するＤＴＲ値を保持する。トレーニングの終りに、ＬＢＤＴＲの内容が、ＤＴＲに永久的にロードされる。
ＭＢＥＳＲ − 相互最良アイ・サイズ・レジスタ − トレーニング中にこれまでに見られた最良のアイ・サイズを保持する（トレーニングの所与のステップに関するサイドＡおよびサイドＢのアイ・サイズの最小値に基づく）。
非常に雑音の多い環境をシミュレートするために雑音を人工的に追加し、より多くの垂直電圧マージン（アイのサイズに関連する）を保証する形として、リンク・トレーニング・シーケンス中に雑音ジェネレータ・マクロを使用可能にすることができる。ソフトウェアは、ＩＡＰ制御レジスタの「スタート」ビットに書き込むことによってＩＡＰシーケンスを開始し、マスタ（サイドＡ）またはスレーブ（サイドＢ）としてチップを識別する。
トレーニングされていないリンクを介する通信
リンクを完全にトレーニングする前に、リンクの両側の間で通信を実行する必要がある。可能な最も信頼性があるデータ転送を保証するために、下記の手順を使用する：
１）データは、一時に１方向だけで送られる。
２）データは、より低速のデータ・レートで送られる。１：８の比率を使用することができる（すなわち、８ビット時間の間「１」または「０」を保持する）。
トレーニングの前に、リンクの両側は、予測可能な位相関係を有しない。したがって、片側が、「１１００１１」を送り、サンプル点が、スイッチング・データと並ぶ場合に、データが、「１１１０１１」または「１０００１１」などとして受け取られる場合がある。送信レートは、連続するサンプルにまたがって安定したデータを検出するのに十分に遅くしなければならず、ビット・ストリーム内の０→１または１→０の推移中に発生する可能性がある誤サンプリングによって混乱させられてはならない。
マスタとスレーブの間で送られる「コマンド」の前に、１の長いストリングとそれに続く８つの０が置かれる。コマンドは、．．．多数の１、８つの０、８ビット時間のコマンドの第１ビット、８ビット時間のコマンドの第２ビット、．．．、８ビット時間のコマンドの最後のビットとして現れる。受信側は、１→０推移を検出し、８ビット時間ウィンドウの中央を推定する（実際には、これが、８ビット時間ウィンドウの第３ビット、第４ビット、または第５ビットである可能性があるが、これらのすべてが安定し、有効でなければならない）。その後、すべての８ビットをサンプリングして、コマンド／情報を復号する。
図１５から１８を参照すると、すべてのコマンドが、大文字で示され、図１７および１８のブロック内の「同一物」は、図１５および１６と同一のまたは対応するブロックを示す。
図１５および１６を参照すると、この図はマスタ側であるが、ステージ（０）で、Ｓｔａｒｔソフトウェア・コマンドを待ち、その後、レジスタＤＴＲ、ＬＢＤＴＲ、およびＭＢＥＳＲをリセットする。ステージ（１）で、マスタは、スレーブからＢＥＧＩＮコマンドを受け取るのを待ち、受け取らない場合には、スレーブにＢＥＧＩＮを送り、スレーブからのＢＥＧＩＮ応答を受け取るのを待つ。受け取らない場合には、マスタが、待ち、スレーブにＢＥＧＩＮを再送出する。マスタが、別のマスタからＢＥＧＩＮを受け取る場合には、打ち切る。
ステージ（４）で、Ｙｅｓの場合に、マスタは、ＴＲＡＩＮコマンドを送り、マスタが同期化を開始しようとしていることを示し、一時停止する。
ステージ（５）で、マスタは、ランダム・データ・ビット・ストリームを送って、アイのキャプチャを可能にする。
ステージ（６）で、マスタは、アイのキャプチャを待ち、アイ・サイズなどの各アイに関する情報を評価する。
ステージ（７）で、マスタは、アイ・サイズに関するデータを受け取るのを待ち、受け取らない場合には、待ち（たとえば１μ秒）、アイ・サイズに関するデータを送り、もう一度、アイ・サイズに関するデータを受け取るのを待つ。受け取った時に、マスタは、ＭＢＥＳＲレジスタおよびＬＢＤＴＲレジスタを更新し、Ｍｓｔ−ＤＴＲを増分し、ラップ（カウンタ・オーバーフロー）の場合には、Ｓｌｖ−ＤＴＲレジスタを増分し、２５６個の組合せのすべてについてステージ（４）から（９）を繰り返す。
そうである場合には、ステージ（１０）で、マスタが、ＥＮＤコマンドを送って、アイ・トレーニングを終了する。
ステージ（１１）で、マスタは、スレーブからＥＮＤコマンドを受け取るのを待つ。
そうである場合には、ステージ（１２）で、マスタが、ＤＴＲにＬＢＤＴＲレジスタをロードし、インステージをリセットし、これがセットアップ・ノードになる。
ステージ（１３）で、最適アイ・パラメータを使用して、ランダム・データを送る。
ステージ（１２）および（１３）では、最適アイ・パラメータを使用してデータを送り、その後、最適アイ・パラメータを、再評価し、成功の場合にはその場でロックする。
ステージ（１４）で、マスタが、リセット・グリッチ信号をアサートして、リセットし、データ・キャプチャを再評価し、最小アイ・サイズ・データに対してアイ・サイズを検査し、ＩＡＰ状況レジスタを更新する。
図１７および１８のスレーブ側の動作は、マスタ側の上の説明から明白である。
高速シグナリングのデータ・キャプチャ技法に関する本発明の複数の実施形態および変形形態を、本明細書で詳細に説明したが、本発明の開示および教示によって、当業者に多数の代替設計が提案されることは明白である。
２Ｇビット・レートのシリアル・データをキャプチャでき、ローカル・クロック・ドメインに移すことができるデータ受取マクロを示す図である。 ５００ＭＨｚで１バイト幅のデータ入力を受け取り、それぞれが２Ｇｂ／ｓシリアル・データであり、ＳｉＢｉＤｉ（同時双方向）差動データ・リンクを介して送出され、図１のデータ・キャプチャ・マクロに入力されるデータになる２データ・ストリームのデータ出力を作る、データ送出マクロ・ブロックを示す図である。 インステージ２ビット・マクロ・ブロックを示す図である。 シリアル・データが、それぞれが遅延の増分を追加する組み合わされた一連のインバータを通る、クロックド遅延線の実施形態を示す図である。 クロック遅延線の延長を示し、１クロック・フェーズを示す、ヒストリ論理ブロックを示す図である。 それぞれが図３の最下部に示されたＭＵＸに対応する、リーディング・エッジ・クロック・フェーズおよび立ち下がりエッジ・クロック・フェーズごとに１つの、データおよびヒストリ・サンプルＭＵＸを示す図である。 それぞれが図３の最下部に示されたＭＵＸに対応する、リーディング・エッジ・クロック・フェーズおよび立ち下がりエッジ・クロック・フェーズごとに１つの、データおよびヒストリ・サンプルＭＵＸを示す図である。 図５の最下部で出力信号を受け取るＭＵＸを示す図である。 クロック・サイクルごとに４データ・ビットをキャプチャできる対にされたリンクとして使用され、２つの２ビット・マクロ（図３）を組み合わせ、２つの入力データ・ストリームの間の正しいバイト位置合わせを見つける、シリアル・ビット組合せおよびバイト位置合わせ論理を示す図である。 アイ検出流れ図でアイ検出処理を示す図である。 その間にアイ位置サンプル点が決定されるフェーズの状態フローを示す、２ビット・マクロ状態図１／２を示す図である。 通常データ・キャプチャ動作中の反復状態フローを示す、２ビット・マクロ状態図２／２を示す図である。 ２つの差動データ線によって、同一のノード１および２の対が接続され、各ノードが、一意のＩＤを有し、各ノードが、２ビット送信側ＣＰＵおよび２ビット・キャプチャＣＰＵを用いて動作する、第１の実施形態を示す図である。 単一の差動通信線によってノードが接続される、２つのノード、ノード１およびノード２の間のＳｉＢｉＤｉ電気通信の第２の実施形態を示す図である。 同期Ｓｉ−Ｂｉ−Ｄｉ接続のトレーニングでノード計算チップによって行われるステップを示す状態機械を示す図である。 同期Ｓｉ−Ｂｉ−Ｄｉ接続のトレーニングでノード計算チップによって行われるステップを示す状態機械を示す図である。 同期Ｓｉ−Ｂｉ−Ｄｉ接続のトレーニングでノード計算チップによって行われるステップを示す状態機械を示す図である。 同期Ｓｉ−Ｂｉ−Ｄｉ接続のトレーニングでノード計算チップによって行われるステップを示す状態機械を示す図である。

Claims (12)

  1. 非同期データ・ストリームと共にクロック信号を送らない、前記データ・ストリームの最適なサンプリングおよびキャプチャを可能にするデータ・キャプチャ方法であって、
    一連の遅延タップを有するクロックド遅延線に前記データ・ストリームのシリアル・データ・ビットを送ることによって前記データをキャプチャすることと、
    クロックを用いて前記遅延タップのすべてをサンプリングすることと、
    各遅延タップ出力と隣接する遅延タップ出力とが同一であるかどうかを判定するために、これらを比較することと、
    データ・ヒストリ・レコードを生成するためにクロックド・ストリングを形成するのに前記比較を使用することと、
    データが隣接する遅延タップの間で推移しない、最適データ・キャプチャ・アイとして検出されるデータ・キャプチャ・アイを探すことによって、最適データ・キャプチャ・アイを判定するために前記データ・ヒストリ・レコードを検査することと、
    変化するパラメータを補償するために前記データ・ヒストリ・レコードを周期的に更新すること
    を含む方法。
  2. 前記データ・ヒストリ・レコードを生成するために、前記クロックド・ストリングが、前のクロックド・ストリングと組み合わせられる、請求項１に記載の方法。
  3. 前記シリアル・データが、前記クロックド遅延線に入り、組み合わされた一連のインバータを介してクロッキングされ、前記組み合わされた一連のインバータのそれぞれが、遅延の増分を追加し、各インバータ出力が、ヒストリ・レジスタに向けられる、請求項１に記載の方法。
  4. 各インバータ出力が、偶数ヒストリ・レジスタおよび奇数ヒストリ・レジスタに向けられ、論理がクロック・レートの２倍で前記シリアル・データをキャプチャできるようにするために、前記偶数ヒストリ・レジスタが、前記クロックの正エッジによってクロッキングされ、前記奇数ヒストリ・レジスタが、前記クロックの負エッジによってクロッキングされ、前記偶数ヒストリ・レジスタが、正クロック・フェーズの偶数データ・キャプチャ・アイを検出するのに使用され、前記奇数ヒストリ・レジスタが、負クロック・フェーズの奇数データ・キャプチャ・アイを検出するのに使用される、請求項３に記載の方法。
  5. 偶数アイ・マルチプレクサが、前記偶数ヒストリ・レジスタの出力のすべてを受け取り、奇数アイ・マルチプレクサが、前記奇数ヒストリ・レジスタの出力のすべてを受け取る、請求項４に記載の方法。
  6. 前記ヒストリ・レジスタが、第１クロック・レートでクロッキングされる第１ヒストリ・レジスタと、前記第１ヒストリ・レジスタの出力を直列に受け取り、第２クロック・レートでクロッキングされる、直列に配置された第２データ・ヒストリ・アイ・レジスタ、第３データ・ヒストリ・アイ・レジスタ、および第４データ・ヒストリ・アイ・レジスタとを含む、請求項３に記載の方法。
  7. 前記クロックド遅延線が、各インバータの前記出力にある遅延線レジスタを含み、
    各遅延線レジスタの出力が、前記クロックド遅延線内の次の遅延線レジスタからの入力も受け取る排他的論理和ＸＯＲゲートに向けられ、前記データ・ビットが、次の遅延線レジスタに入る前に次の遅延線インバータによって反転されるので、前記データ・ビットが、連続するステージの間で推移をこうむらない場合に、各レジスタおよび次のレジスタが、反対の値を保持し、前記ＸＯＲゲートが、１を作り、連続するステージの間でデータ推移がないことが示され、逆に、前記データ・ビットが、連続するステージの間で推移をこうむる場合に、各レジスタおよび次のレジスタが、同一の値を保持し、各ステージのＸＯＲゲートが、０を作り、連続するステージの間でデータ推移があったことが示される、請求項３に記載の方法。
  8. 各ＸＯＲゲートの出力が、ＡＮＤゲートに入力され、前記ＡＮＤゲートの出力が、第１ヒストリ・レジスタに入力され、前記第１ヒストリ・レジスタが、一連の４つのヒストリ・レジスタの第１のレジスタであり、前記第１ヒストリ・レジスタが、第１クロック・レートでサンプリングされ、ハイにリセットされ、第２ヒストリ、第３ヒストリ、および第４ヒストリが、より高い第２クロック・レートでサンプリングされ、更新される、請求項７に記載の方法。
  9. 偶数データ・アイのリーディング・エッジおよびエンディング・エッジの検索のために、前記偶数ヒストリ・レジスタを介して増分的に検索することによって前記偶数データ・アイを検索することを含み、奇数データ・アイの検索が、前記偶数データ・アイの検出された中央で開始され、その後、第２データ・アイのリーディング・エッジおよびエンディング・エッジに関する検索が開始される、請求項４に記載の方法。
  10. 第１ステージで、前記ヒストリ・レジスタが、周期的にリセットされ、フラッシュされ、新しいヒストリ・レコードが、獲得され、その後に、最良データ・アイが、前記クロックのフェーズごとに独立に判定され、最良データ・アイが、データ・ビットを送り、キャプチャするのに使用され、前記データ・ビットが、次のステージのすべてのシステム・クロックに転送され、
    第２ステージで、前記転送されたデータ・ビットが、シフト・レジスタに挿入され、前記シフト・レジスタが、正しく位置合せされたデータ・ビットを選択し、渡すために、バレル・シフタと共に使用される、請求項４に記載の方法。
  11. データ・サンプリング・アイが、常に更新され、再位置合せされており、前記更新および再位置合わせが、既存の偶数データ・サンプリング・アイおよび奇数データ・サンプリング・アイから開始され、次に、左右のアイ・エッジを判定するために、既存のアイの左右を調べ、次に、前記偶数データ・サンプリング・アイおよび前記奇数データ・サンプリング・アイの中央をその左右のエッジの間で再位置合せする、請求項４に記載の方法。
  12. 前記遅延タップ出力が、前記クロックの正エッジによってクロッキングされる第１回路によって、および前記クロックの負エッジによってクロッキングされる第２回路によって、サンプリングされ、偶数データ・キャプチャ・アイが、前記正クロック・フェーズについて検出され、奇数データ・キャプチャ・アイが、前記偶数データ・キャプチャ・アイの前記検出と独立に、前記負クロック・フェーズについて検出される、請求項４に記載の方法。
JP2002568558A 2001-02-24 2002-02-25 高速シグナリングのデータ・キャプチャ技法 Expired - Fee Related JP3870162B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27112401P 2001-02-24 2001-02-24
PCT/US2002/005568 WO2002069552A1 (en) 2001-02-24 2002-02-25 Data capture technique for high speed signaling

Publications (2)

Publication Number Publication Date
JP2004531117A JP2004531117A (ja) 2004-10-07
JP3870162B2 true JP3870162B2 (ja) 2007-01-17

Family

ID=68499831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002568558A Expired - Fee Related JP3870162B2 (ja) 2001-02-24 2002-02-25 高速シグナリングのデータ・キャプチャ技法

Country Status (10)

Country Link
US (2) US7418068B2 (ja)
EP (1) EP1378090B1 (ja)
JP (1) JP3870162B2 (ja)
KR (2) KR100612068B1 (ja)
CN (2) CN1901439B (ja)
AT (1) ATE367690T1 (ja)
CA (1) CA2436412A1 (ja)
DE (1) DE60221235T2 (ja)
IL (1) IL157513A0 (ja)
WO (1) WO2002069552A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097375A (ko) * 2000-04-21 2001-11-08 이희창 빙정석 대용품 제법
US7490275B2 (en) 2001-02-02 2009-02-10 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
US7076377B2 (en) * 2003-02-11 2006-07-11 Rambus Inc. Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit
US7408981B2 (en) * 2003-05-20 2008-08-05 Rambus Inc. Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7590175B2 (en) * 2003-05-20 2009-09-15 Rambus Inc. DFE margin test methods and circuits that decouple sample and feedback timing
KR100617387B1 (ko) * 2004-02-18 2006-08-31 광주과학기술원 비동기식 이중선 버스를 이용한 데이터 전송 장치 및 그방법
US7983142B2 (en) 2004-03-30 2011-07-19 Intel Corporation Apparatus, systems, and methods for the reception and synchronization of asynchronous signals
US7924909B2 (en) * 2004-06-02 2011-04-12 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for interference cancellation in wireless receivers
JP4533715B2 (ja) * 2004-10-07 2010-09-01 川崎マイクロエレクトロニクス株式会社 位相比較器
US7839768B2 (en) * 2005-02-04 2010-11-23 Quasar Technologies, Inc. Redundant ethernet packet network management
US7970087B2 (en) * 2005-04-06 2011-06-28 Freescale Semiconductor, Inc. Eye center determination system and method
JP4718933B2 (ja) 2005-08-24 2011-07-06 富士通株式会社 並列信号のスキュー調整回路及びスキュー調整方法
US7587015B2 (en) * 2006-02-15 2009-09-08 Verigy (Singapore) Pte. Ltd. Asynchronous digital data capture
JP2007248379A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置及び半導体装置のテスト方法
US7889824B2 (en) * 2006-09-28 2011-02-15 Intel Corporation System and method for alignment of clock to data
US8108738B2 (en) * 2007-06-26 2012-01-31 International Business Machines Corporation Data eye monitor method and apparatus
US7703063B2 (en) * 2007-08-17 2010-04-20 International Business Machines Corporation Implementing memory read data eye stretcher
US7661084B2 (en) * 2007-08-17 2010-02-09 International Business Machines Corporation Implementing memory read data eye stretcher
JP2009104300A (ja) * 2007-10-22 2009-05-14 Denso Corp データ処理装置及びプログラム
US8208521B2 (en) * 2007-12-31 2012-06-26 Agere Systems Inc. Methods and apparatus for detecting a loss of lock condition in a clock and data recovery system
US8428195B2 (en) * 2007-12-31 2013-04-23 Agere Systems Llc Methods and apparatus for detecting and decoding adaptive equalization training frames
US8121239B2 (en) * 2008-02-11 2012-02-21 Intel Corporation Unidirectional sweep training for an interconnect
GB2473759B (en) * 2008-04-30 2013-03-27 Hewlett Packard Development Co Intentionally skewed optical clock signal distribution
EP2293199A4 (en) 2008-06-03 2012-04-25 Fujitsu Ltd INFORMATION PROCESSOR AND ITS CONTROL METHOD
US9008196B2 (en) * 2011-04-28 2015-04-14 International Business Machines Corporation Updating interface settings for an interface
US9153198B2 (en) * 2012-09-25 2015-10-06 Ati Technologies Ulc Method and device for link over-training
JP6098171B2 (ja) * 2013-01-09 2017-03-22 富士通株式会社 信号処理回路
TWI514775B (zh) * 2013-07-22 2015-12-21 Realtek Semiconductor Corp 時脈邊緣偵測裝置與方法
US9660656B2 (en) * 2015-04-15 2017-05-23 Sandisk Technologies Llc Delay compensation
KR102645150B1 (ko) * 2016-12-30 2024-03-07 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
US10230360B2 (en) * 2017-06-16 2019-03-12 International Business Machines Corporation Increasing resolution of on-chip timing uncertainty measurements
CN110196825B (zh) * 2019-05-20 2020-11-20 中国科学院微电子研究所 并行数据同步发送的方法及系统
CN112013506B (zh) * 2019-05-31 2022-02-25 青岛海尔空调电子有限公司 用于通讯检测的方法及装置、空调
US10784874B1 (en) * 2020-02-05 2020-09-22 Intel Corporation All-digital voltage monitor (ADVM) with single-cycle latency
CN113468095B (zh) * 2021-07-07 2023-12-15 西北核技术研究所 高速串行传输数据相位对齐方法、存储介质及终端设备
CN117009267B (zh) * 2023-10-07 2024-01-30 成都博宇利华科技有限公司 源同步数据流中插入时间信息的方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821296A (en) * 1987-08-26 1989-04-11 Bell Communications Research, Inc. Digital phase aligner with outrigger sampling
US5144525A (en) * 1990-09-27 1992-09-01 Tektronix, Inc. Analog acquisition system including a high speed timing generator
EP0511836B1 (en) * 1991-05-01 1997-04-16 Motorola, Inc. Broadband digital phase aligner
US5258933A (en) * 1992-08-27 1993-11-02 Quantum Corporation Timing control for PRML class IV sampling data detection channel
US5491722A (en) * 1992-12-21 1996-02-13 Communications Technology Corporation Eye pattern margin measurement and receiver stress detection device
DE69415378T2 (de) * 1993-04-05 1999-06-17 Koninklijke Philips Electronics N.V., Eindhoven Digitaler Phasenregelkreis
US5642386A (en) * 1994-06-30 1997-06-24 Massachusetts Institute Of Technology Data sampling circuit for a burst mode communication system
US5729597A (en) * 1995-05-16 1998-03-17 At&T Corp Service and information management system for a telecommunications network
US5852600A (en) * 1995-06-07 1998-12-22 Mci Communications Corporation System and method for resolving substantially simultaneous bi-directional requests of spare capacity
US5844908A (en) * 1996-11-14 1998-12-01 Alcatel Network Systems, Inc. Digital delay system and method for digital cross connect telecommunication systems
JP3006524B2 (ja) * 1996-12-25 2000-02-07 日本電気株式会社 双方向遷移数削減インターフェース回路
JP2993463B2 (ja) * 1997-05-08 1999-12-20 日本電気株式会社 同期回路制御装置
US5968180A (en) * 1997-09-30 1999-10-19 Intel Corporation Data capture circuit for asynchronous data transfer
KR100261295B1 (ko) * 1997-12-03 2000-07-01 이계철 준안정이 고려된 디지털 위상 정렬장치
US6108794A (en) * 1998-02-24 2000-08-22 Agilent Technologies Signal comparison system and method for improving data analysis by determining transitions of a data signal with respect to a clock signal
JP3767997B2 (ja) 1998-02-27 2006-04-19 沖電気工業株式会社 ビット位相同期回路
US7206397B1 (en) * 1998-08-04 2007-04-17 At&T Corp. Method for allocating network resources
US6112283A (en) * 1998-08-06 2000-08-29 Intel Corporation Out-of-order snooping for multiprocessor computer systems
US6341326B1 (en) * 1998-12-23 2002-01-22 Intel Corporation Method and apparatus for data capture using latches, delays, parallelism, and synchronization
US6516363B1 (en) * 1999-08-06 2003-02-04 Micron Technology, Inc. Output data path having selectable data rates
US6396329B1 (en) * 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US6452428B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Slew rate control circuit
JP2001230824A (ja) * 2000-02-18 2001-08-24 Matsushita Electric Ind Co Ltd データ受信方式
US6617871B2 (en) * 2001-07-09 2003-09-09 Rambus Inc. Methods and apparatus for bi-directional signaling
US6868134B2 (en) * 2001-07-30 2005-03-15 Matsushita Electric Industrial Co., Ltd. Method and apparatus for recovering a clock signal from an asynchronous data signal

Also Published As

Publication number Publication date
KR100546971B1 (ko) 2006-01-31
EP1378090A4 (en) 2005-02-09
US7817585B2 (en) 2010-10-19
EP1378090A1 (en) 2004-01-07
WO2002069552A1 (en) 2002-09-06
CN1901439B (zh) 2011-04-20
CN1303774C (zh) 2007-03-07
DE60221235T2 (de) 2008-04-10
IL157513A0 (en) 2004-03-28
KR100612068B1 (ko) 2006-08-14
US7418068B2 (en) 2008-08-26
CA2436412A1 (en) 2002-09-06
DE60221235D1 (de) 2007-08-30
EP1378090B1 (en) 2007-07-18
ATE367690T1 (de) 2007-08-15
KR20060002014A (ko) 2006-01-06
JP2004531117A (ja) 2004-10-07
CN1901439A (zh) 2007-01-24
CN1529958A (zh) 2004-09-15
KR20030080028A (ko) 2003-10-10
US20090028073A1 (en) 2009-01-29
US20040114698A1 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
JP3870162B2 (ja) 高速シグナリングのデータ・キャプチャ技法
EP1670199B1 (en) Design of channel alignment, error handling, and clock routing using hard-wired blocks for data transmission within programmable logic integrated circuits
US5768529A (en) System and method for the synchronous transmission of data in a communication network utilizing a source clock signal to latch serial data into first registers and a handshake signal to latch parallel data into second registers
US6240523B1 (en) Method and apparatus for automatically determining the phase relationship between two clocks generated from the same source
CN105893291B (zh) 一种异步接收串行数据的方法及装置
KR20110080175A (ko) 다중 직렬 수신기용 자동 데이터 정렬기를 위한 방법, 장치, 및 시스템
US7242737B2 (en) System and method for data phase realignment
EP1696600B1 (en) Prediction of an optimal sampling point for clock resynchronization in a source synchronous data channel
US6556152B2 (en) Deserializer
US6668335B1 (en) System for recovering data in a multiprocessor system comprising a conduction path for each bit between processors where the paths are grouped into separate bundles and routed along different paths
JP4336860B2 (ja) シリアルインタフェース回路、及びシリアル受信器
Hoke et al. Self-timed interface for S/390 I/O subsystem interconnection
US7428283B2 (en) Data recovery algorithm using data position detection and serial data receiver adopting the same
US20060187729A1 (en) Source synchronous communication channel interface receive logic
US20100315886A1 (en) Data transfer apparatus, and method, and semiconductor circuit
Ouyang et al. AFTER: Asynchronous fault-tolerant router design in network-on-chip
Poornima et al. Functional verification of clock domain crossing in register transfer level
US20080310571A1 (en) Pulsed Serial Link Transmitting Data and Timing Information on a Single Line
US6744834B1 (en) Method and apparatus for initializing a synchronizer for same frequency, phase unknown data across multiple bit-sliced interfaces
CN110875068B (zh) 存储器装置的命令在管线中计数器
WO2009066238A1 (en) Asynchronous pipeline controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060302

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees