JP3868818B2 - パススイッチ装置 - Google Patents
パススイッチ装置 Download PDFInfo
- Publication number
- JP3868818B2 JP3868818B2 JP2002014002A JP2002014002A JP3868818B2 JP 3868818 B2 JP3868818 B2 JP 3868818B2 JP 2002014002 A JP2002014002 A JP 2002014002A JP 2002014002 A JP2002014002 A JP 2002014002A JP 3868818 B2 JP3868818 B2 JP 3868818B2
- Authority
- JP
- Japan
- Prior art keywords
- flag
- unit
- path switch
- path
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はパススイッチ装置に関し、特に、ＳＯＮＥＴ（synchronous optical network）／ＳＤＨ(synchronous digital hierarchy)のネットワーク上でパススイッチ処理を行うパススイッチ装置に関する。
【０００２】
【従来の技術】
ディジタル伝送の信号階層多重化方式として、ＳＯＮＥＴ／ＳＤＨが標準化され、経済的なディジタルネットワークの開発が進んでいる。
【０００３】
また、ＳＯＮＥＴではＡＤＸ（add drop cross connect）と呼ばれる機能を持つノードをリング状に接続したリングネットワークが広く採用されている。このリングネットワークには、ＢＬＳＲ（Bi-directional Link Switched Ring）またはＵＰＳＲ(Unidirectional Path Switch)といった障害回避用の冗長機能が設けられている。
【０００４】
このようなリングネットワーク上では、光信号の多重化単位として、ＯＣ(Optical Carrier)−１（51.840Mb/s）、ＯＣ−３（155.520Mb/s）、ＯＣ−１２（622.080Mb/s）、ＯＣ−４８（2.488320Gb/s）、ＯＣ−１９２（9.953280Gb/s）等の構築が可能であり、ノード内でパススイッチ処理が行われて、それぞれの多重化単位によるデータ伝送が行われる。
【０００５】
パススイッチ処理とは、リング上のノードにおいて、ＳＴＳ（Synchronous Transport Signal）−ｎ（ｎ＝１、３ｃ、１２ｃ、４８ｃ、１９２ｃ：ｃはconcatinationを表す）単位で、パスのスイッチング（回線の切り替え）を行って、ノードから所要のデータ（品質の良い方のデータ）を出力する処理のことである。
【０００６】
従来のノードでは、パススイッチ処理や障害回避処理等の機能は、並列処理を行うために、個別の機能毎にハードウェアで構成されていた。
【０００７】
【発明が解決しようとする課題】
しかし、ノードの各機能ブロックがハードウェアを中心に実現されている場合は、標準勧告（ITU-T等）の仕様変更や機能追加などがある度に、再度ハードウェア設計を行って、回路を作り直す必要がある。このため、開発期間が延び、コストも増大してしまうので、利便性及び設計効率が悪いといった問題があった。さらに、ハードウェア主体のノードでは、回路規模及び消費電力が増大し、小型化への阻害も生じるなどの問題もあった。
【０００８】
一方、パススイッチのように処理時間の大きい機能を、単純にソフトウェアで高速処理しようとすると、ＣＰＵの動作周波数を上げたり、バンド幅を上げたりする必要があるが、このような対策を施しても、時間的制約を満足させることが難しく、さらに、その後に機能追加などがあった場合には、柔軟に対応できなかった。また、マルチプロセッサ構成にしたとしても、消費電力や回路規模が増大してしまうことになる。
【０００９】
したがって、ソフトウェアで処理する場合には、１つのＣＰＵを用いて、効率のよいリソース・シェアリング（Resource Sharing）を行うことで、ハードウェア構成時の処理性能は落とさずに、さらに仕様変更に対しても、柔軟に対応できるようなシステムを開発する必要がある。
【００１０】
本発明はこのような点に鑑みてなされたものであり、効率のよいソフトウェア処理を行って、伝送品質及び柔軟性の向上を図ったパススイッチ装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すような、ＳＯＮＥＴ／ＳＤＨのネットワーク上でパススイッチ処理を行うパススイッチ装置１において、多重化単位を示す多重化情報と、アラームまたは上位からの設定内容を示す指示情報との少なくとも１つのデータを受信して格納し、格納済みのデータと、入力データとを比較して、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットするデータ監視部１１と、多重化変化フラグに変化があった場合、多重化変化フラグをリセットする多重化変化フラグリセット部１２ａと、入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行うチャネル判断処理部１２ｂと、指示変化フラグをセットする指示変化フラグセット部１２ｃと、から構成される多重化処理部１２と、指示変化フラグに変化があった場合、指示変化フラグをリセットする指示変化フラグリセット部１３ａと、処理対象とする多重化グループのEAST側のパスを設定するEAST側パス設定部１３ｂと、指示変化フラグの内容をコピーした内部フラグをセットする内部フラグセット部１３ｃとから構成されるEAST用パススイッチ処理部１３と、内部フラグに変化があった場合、内部フラグをリセットする内部フラグリセット部１４ａと、処理対象とする多重化グループのWEST側のパスを設定するWEST側パス設定部１４ｂと、処理状態を示すフラグをセットする処理状態フラグセット部１４ｃと、から構成されるWEST用パススイッチ処理部１４と、から構成されソフトウェアによるパススイッチ処理を分割して行うパススイッチ処理部１０と、パス設定の結果であるステータス情報を出力するステータス情報出力部１５と、を有することを特徴とするパススイッチ装置１が提供される。
【００１２】
ここで、データ監視部１１は、多重化単位を示す多重化情報と、アラームまたは上位からの設定内容を示す指示情報との少なくとも１つのデータを受信して格納し、格納済みのデータと、入力データとを比較して、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットする。多重化変化フラグリセット部１２ａは、多重化変化フラグに変化があった場合、多重化変化フラグをリセットする。チャネル判断処理部１２ｂは、入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行う。指示変化フラグセット部１２ｃは、指示変化フラグをセットする。指示変化フラグリセット部１３ａは、指示変化フラグに変化があった場合、指示変化フラグをリセットする。EAST側パス設定部１３ｂは、処理対象とする多重化グループのEAST側のパスを設定する。内部フラグセット部１３ｃは、指示変化フラグの内容をコピーした内部フラグをセットする。内部フラグリセット部１４ａは、内部フラグに変化があった場合、内部フラグをリセットする。WEST側パス設定部１４ｂは、処理対象とする多重化グループのWEST側のパスを設定する。処理状態フラグセット部１４ｃは、処理状態を示す処理状態フラグをセットする。ステータス情報出力部１５は、パス設定の結果であるステータス情報を出力する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１はパススイッチ装置の原理図である。パススイッチ装置１は、ＳＯＮＥＴ／ＳＤＨ（ＳＯＮＥＴを対象に説明する）のネットワーク上でパススイッチ処理（回線切り替え処理）を行う。パススイッチ装置１は、例えば、ＳＯＮＥＴリングネットワークを構成するノードに搭載されて、パスのスイッチングを行うものである。
【００１４】
データ監視部１１は、多重化単位を示す多重化情報（以下、コンカチネーション情報）、指定情報（アラーム情報、上位ＣＰＵからの設定情報を含む）との少なくとも１つのデータを受信して格納する。そして、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットする（“０”→“１”）。
【００１５】
パススイッチ処理部１０は、多重化処理部１２、EAST用パススイッチ処理部１３、WEST用パススイッチ処理部１４から構成され、１つのプロセッサを用いてソフトウェア処理を分割して行う。なお、EAST、WESTとは、リングネットワーク上のデータ転送方向のことである。
【００１６】
多重化処理部１２に対し、多重化変化フラグリセット部１２ａは、多重化変化フラグに変化があった場合、多重化変化フラグをリセットする。チャネル判断処理部１２ｂは、入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行う。
【００１７】
EAST用パススイッチ処理部１３に対し、指示変化フラグセット部１２ｃは、指示変化フラグをセットする。指示変化フラグリセット部１３ａは、指示変化フラグに変化があった場合、指示変化フラグをリセットする。EAST側パス設定部１３ｂは、処理対象とする多重化グループ（以下、コンカチネーション・グループ）のEAST側のパスを設定する。内部フラグセット部１３ｃは、指示変化フラグの内容をコピーした内部フラグをセットする。
【００１８】
ここで、パスを設定するとは、コンカチネーション・グループ単位に、EASTのワーキングパスかプロテクションパス、WESTのワーキングパスかプロテクションの４つのどれかを設定するということである。
【００１９】
WEST用パススイッチ処理部１４に対し、内部フラグリセット部１４ａは、内部フラグに変化があった場合、内部フラグをリセットする。WEST側パス設定部１４ｂは、処理対象とするコンカチネーション・グループのWEST側のパスを設定する。処理状態フラグセット部１４ｃは、処理状態を示すフラグをセットする。ステータス情報出力部１５は、パス設定の結果であるステータス情報（上記の４つの内のいずれかのパス設定情報）を出力する。
【００２０】
図２は多重化単位が切り替わったときのパススイッチ処理部１０での動作を説明するための図である。ＳＴＳ−１２ｃからＳＴＳ−３ｃへ多重化単位が切り替わった場合を例にして説明する。ＳＴＳ−１２ｃからＳＴＳ−３ｃへ切り替わると、データ監視部１１では、変化フラグを立てる。
【００２１】
すると、多重化処理部１２は、変化ありと認識し、入力チャネルが、先頭チャネルか従属チャネルかを判断する。ここで、ＳＴＳ−１２ｃは１２チャネル（ｃｈ１〜ｃｈ１２）で構成され、ＳＴＳ−３ｃは３チャネルで構成されるから、ＳＴＳ−１２ｃの１、４、７、１０チャネル目が、４つのＳＴＳ−３ｃのそれぞれの先頭チャネル（１チャネル目）と判断されることになる。
【００２２】
その後、EAST用パススイッチ処理部１３とWEST用パススイッチ処理部１４は、あらたなＳＴＳ−３ｃのコンカチネーション・グループに対して、パスを設定する。
【００２３】
なお、コンカチネーション情報には変化がなく、アラーム情報または設定情報のいずれかに変化があった場合は、現在認識しているコンカチネーション・グループに対して、先頭チャネルに含まれるアラーム情報や設定情報にもとづいて、パスを設定する。なお、動作の詳細については図９以降でフローチャート等を用いて後述する。
【００２４】
次にパススイッチ装置１を具体化した際の構成について説明する。図３はパススイッチ装置の構成を示す図である。パススイッチ装置１ａに対し、時分割多重部２１は、コンカチネーション情報、指示情報（以下、アラーム情報、設定情報とする）を受信して、これらを時分割多重して出力する。データ格納部（ＲＡＭ）２２は、書き込みイネーブルにもとづいて、これらの情報を格納する。
【００２５】
比較部２３は、ＲＡＭ２２からの出力（格納済みのデータ）と、時分割多重部２１からの出力（入力データ）とを比較し、変化が生じているか否かを判断し、判断結果を変化フラグ保持部２４へ送信する。
【００２６】
変化フラグ保持部２４は、コンカチネーション情報、アラーム情報、設定情報の種別毎に変化フラグを設定して保持する。制御部（ＣＰＵ）２５は、変化フラグ保持部２４とポーリング通信を行って変化フラグの状態を認識し、パススイッチング関連のソフトウェア処理（図１で示したパススイッチ処理部１０が行う処理）を行う。なお、ＣＰＵ２５は、他ブロックともポーリング通信を行って、他ブロックのソフトウェア処理も行う（例えば、ＢＬＳＲの障害回避処理等）。
【００２７】
ＣＰＵ２５は、パス設定の結果であるステータス情報を書き込み用バッファ２６ａへ書き込む。転送用バッファ２６ｂは、書き込み用バッファ２６ａへ書き込まれたステータス情報を読み出し、自身に書き込んで、転送イネーブルにもとづき出力する。
【００２８】
処理状態通知部２７は、ＣＰＵ２５でのパススイッチング関連の処理中には、ＲＡＭ２２へ書き込みイネーブルを送信し書き込みをマスクし、処理終了後に解除する。また、ＣＰＵ２５でのパススイッチング関連の処理後には、転送用バッファ２６ｂへ転送イネーブルを送信する。
【００２９】
ここで、書き込みイネーブルや転送イネーブルといった信号が存在しないと、例えば、転送イネーブルの場合、ＣＰＵ２５が書き込み用バッファ２６ａのアドレスＡに情報を書く前に、転送用バッファ２６ｂが、アドレスＡから以前の情報を読み出してしまうといった不都合が発生する可能性がある。このため、処理状態通知部２７を設けて、書き込みイネーブルや転送イネーブルを生成して送信することにより、このようなエラー発生を防止している。
【００３０】
また、上述の変化フラグ保持部２４は、コンカチネーション情報、アラーム情報、設定情報の種別毎に変化フラグを設定・保持しているが、種別毎にかつＥ／Ｗ別に設定してもよい。例えば、コンカチネーション情報のEAST側の変化フラグ、WEST側の変化フラグというようにさらに細かく設定してもよい。
【００３１】
さらに、ポーリングにより読み込んだ変化フラグの情報は、ＣＰＵ２５のＷｏｒｋ領域上に保持される。これにより、再度読み込む必要がなくなるのでソフトウェア処理時間を短縮することができる。
【００３２】
また、先頭／従属判断処理の結果を保持するメモリを設けて、同一コンカチネーション・グループに対しては、このメモリから情報を読み出すようにすれば、先頭／従属判断の演算処理を省略することができ、処理時間の短縮を図ることができる。
【００３３】
次に変化フラグについて説明する。図４は変化フラグを示す図である。ＣＰＵ２５は３２ビットバスであり、０〜１３ビットまでがコンカチネーション変化フラグ、アラーム変化フラグ、設定値変化フラグ、内部フラグに用いられる（アラーム変化フラグ、設定値変化フラグ、内部フラグは、ソフトウェアのＷｏｒｋ領域上にも設定・保持される）。また、処理終了通知ビットは、０ビット目（処理状態フラグのことであり、“０”で処理終了、“１”で処理中である）を用いる。また、図に示す各フラグの記号は（Ｘは除く）、装置基板の挿入位置（スロット番号）に該当する。
【００３４】
図５は基板の挿入位置を示す図である。装置筐体２００に対して、＃１〜＃１０、＃４＋、＃５＋、＃９＋、＃１０＋は基板の挿入位置を示すスロット番号である。＃４＋、＃５＋、＃９＋、＃１０＋は、最初の筐体に対して、追加実装されたスロットであるため、このような記号にしてある。
【００３５】
ここで、図４で示したコンカチネーション変化フラグと、装置筐体２００のスロットとの関係は、Ｃ１〜Ｃ５が＃１〜＃５に対応し、Ｃ４＋、Ｃ５＋が＃４＋、＃５＋に対応し、Ｃ６〜Ｃ１０が＃６〜＃１０に対応し、Ｃ９＋、Ｃ１０＋が＃９＋、＃１０＋に対応する。同様に、アラーム変化フラグと設定値変化フラグと内部フラグも装置筐体２００の各スロットに対応している。すなわち、変化フラグ名の数字の部分は、スロット番号と同一である。
【００３６】
例えば、装置筐体２００のスロット番号＃４＋に挿入される基板のコンカチネーション・フラグはＣ４＋、アラーム変化フラグはＡ４＋，内部フラグはＩ４＋となる。
【００３７】
図６はコンカチネーション・グループを示す図である。コンカチネーション・グループのグループＧ１（例えば、ＳＴＳ−４８ｃ）、グループＧ２（例えば、ＳＴＳ−１９２ｃ）、グループＧ３（例えば、ＳＴＳ−１９２ｃ）は、図に示すような変化フラグ（コンカチネーション、アラーム、設定値、内部）ビットに対応している。例えば、Ｃ１は、グループＧ１のコンカチネーション変化フラグであり、Ａ９は、グループＧ３のアラーム変化フラグを意味する。
【００３８】
また、コンカチネーション・グループ単位での処理が行われるため、例えば、＃１０の基板に対する入力データが変化した場合、同じグループＧ３の＃４、＃５、＃４＋、＃５＋、＃９、＃１０、＃９＋、＃１０＋に対してもパススイッチ処理が行われることになる。
【００３９】
次にタイムチャートを用いてパススイッチ装置１ａの動作について説明する。図７は動作タイムチャートを示す図である。コンカチネーション情報が変化した場合のタイムチャートである。
【００４０】
８ｋフレームパルス単位に、１つのグループ（EASTとWEST合わせて１３４４チャネル）のコンカチネーション情報、アラーム情報、設定値情報が送信される。保持コンカチ、保持アラーム、保持設定値とは、ＣＰＵ２５がバスを占有している（ポーリング中）ときのタイミングである。
【００４１】
〔Ｓ１〕コンカチネーション変化フラグに変化が生じ“Ｌ”から“Ｈ”となると、書き込みイネーブルが“Ｈ”になり（マスク状態）、ＲＡＭ２２へのデータ書き込みが禁止される。
【００４２】
〔Ｓ２〕ＣＰＵ２５でパススイッチ処理として、先頭／従属判断処理とパス設定の２つの処理が起動する。また、ステータス情報は、図３で示した書き込み用バッファ２６ａへ順次書き込まれ、書き込まれたステータス情報は、転送用バッファ２６ｂへ送信される。
【００４３】
〔Ｓ３〕処理終了後に、Ｘビットは“Ｈ”から“Ｌ”になり、これをトリガにして転送用バッファ２６ｂからステータス情報が出力される。また、この時点で書き込みマスクは解除される。
【００４４】
図８は動作タイムチャートを示す図である。コンカチネーション情報の変化はなく、アラーム情報が変化した場合のタイムチャートである。８ｋフレームパルス単位に、１つのグループ（EASTとWEST合わせて１３４４チャネル）のコンカチネーション情報、アラーム情報、設定情報が送信される。保持コンカチ、保持アラーム、保持設定値とは、ＣＰＵ２５がバスを占有している（ポーリング中）ときのタイミングである。
【００４５】
〔Ｓ４〕アラーム変化フラグに変化が生じ“Ｌ”から“Ｈ”となると、書き込みイネーブルが“Ｈ”になり（マスク状態）、ＲＡＭ２２へのデータ書き込みが禁止される。
【００４６】
〔Ｓ５〕ＣＰＵ２５でパススイッチ処理として、パス設定の処理が起動する。また、ステータス情報は、図３で示した書き込み用バッファ２６ａへ順次書き込まれ、書き込まれたステータス情報は、転送用バッファ２６ｂへ送信される。
【００４７】
〔Ｓ６〕処理終了後に、Ｘビットは“Ｈ”から“Ｌ”になり、これをトリガにして転送用バッファ２６ｂからステータス情報が出力される。また、この時点で書き込みマスクは解除される。
【００４８】
次にフローチャートを用いてパススイッチ装置１ａ（パススイッチ方法）の動作について説明する。図９は動作を示すフローチャートである。
〔Ｓ１０〕コンカチネーション情報、アラーム情報、設定情報の変化フラグ（変化状態）を監視する。
【００４９】
〔Ｓ１１ａ〕コンカチネーション変化フラグＣが“１”の場合には変化ありとしてステップＳ１２ａへ行き、“０”の場合には変化なしとしてステップＳ１１ｂへ行く。
【００５０】
〔Ｓ１２ａ〕ステップＳ１１ａのコンカチネーション変化フラグに該当するコンカチネーション・グループのすべてのコンカチネーション変化フラグをリセットして“０”にする。
【００５１】
〔Ｓ１３ａ〕コンカチネーション・グループの先頭／従属判断処理を行う。
〔Ｓ１４ａ〕コンカチネーション・グループのアラーム変化フラグを“１”にセットする。ステップＳ１０へ戻る。
【００５２】
〔Ｓ１１ｂ〕アラーム変化フラグＡが“１”の場合には変化ありとしてステップＳ１２ｂへ行き、“０”の場合には変化なしとしてステップＳ１１ｃへ行く。〔Ｓ１２ｂ〕ステップＳ１１ｂのアラーム変化フラグに該当するコンカチネーション・グループのすべてのアラーム変化フラグ及び設定値変化フラグをリセットして“０”にする（ここでは、アラーム変化または設定値変化のいずれか一方に変化が生じた場合でも、両方のフラグに対して同じ処理を施す）。
【００５３】
〔Ｓ１３ｂ〕EAST側のパス設定処理を行う。
〔Ｓ１４ｂ〕コンカチネーション・グループの内部フラグを“１”にセットする。ステップＳ１０へ戻る。
【００５４】
〔Ｓ１１ｃ〕内部フラグＩが“１”の場合には変化ありとしてステップＳ１２ｃへ行き、“０”の場合には変化なしとして終了する。
〔Ｓ１２ｃ〕ステップＳ１１ｃの内部フラグに該当するコンカチネーション・グループのすべての内部フラグをリセットして“０”にする。
【００５５】
〔Ｓ１３ｃ〕WEST側のパス設定処理を行う。
〔Ｓ１４ｃ〕コンカチネーション・グループの処理終了ビットを処理状態に応じてセットする。
【００５６】
なお、上記に示したパススイッチ処理は、１つのプロセッサで動作し、多重化処理のルーティン（ステップＳ１１ａ〜ステップＳ１４ａ）、EAST側パス設定のルーティン（ステップＳ１１ｂ〜ステップＳ１４ｂ）を終了すると、メインルーティンに一旦行く。そして、メインルーティンの処理が終わったら、内部フラグを見て、再びパススイッチ処理に戻り、WEST側のパス設定のルーティン（ステップＳ１１ｃ〜ステップＳ１４ｃ）を継続して行う。
【００５７】
ここで、動作に対して、コンカチネーション情報を外部から受信してデータ監視部１１で変化を認識した場合は、先頭／従属チャネル判断処理により、先頭チャネルを見つけ、この先頭チャネル中にアラーム変化フラグや設定値変化フラグをセットして、EAST用パススイッチ処理部１３、WEST用パススイッチ処理部１４での処理へ渡す。
【００５８】
一方、コンカチネーション情報に変化はなく、アラーム情報や設定情報に変化があった場合（外部から受信した場合でも、コンカチネーション情報変化時にセットされた場合でも）、先頭チャネルはすでに既知なので（コンカチネーション・グループが既知）、EAST用パススイッチ処理部１３、WEST用パススイッチ処理部１４での処理を行うことになる。
【００５９】
次に処理分割表を用いてパススイッチ装置１ａ（パススイッチ方法）の動作について説明する。図１０〜図１２は処理分割表を示す図である。処理分割表Ｔ１は、コンカチネーション変化フラグ対応の表（図９のステップＳ１１ａ〜ステップＳ１４ａに該当）であり、処理分割表Ｔ２は、アラーム変化フラグ及び設定値変化フラグ対応の表（図９のステップＳ１１ｂ〜ステップＳ１４ｂに該当）であり、処理分割表Ｔ３は、内部フラグ対応の表（図９のステップＳ１１ｃ〜ステップＳ１４ｃに該当）である。
【００６０】
各処理分割表とも、変化フラグ名、コンカチネーション・グループ（コンカチグループ）、フラグリセット、処理本体、フラグセットの項目からなる。
これらの表を用いて動作について説明する。図１０の処理分割表Ｔ１の変化フラグ名がＣ１＝１のとき、処理対象となるコンカチネーション・グループは１（グループＧ１）と認識する。そして、グループＧ１のコンカチネーション変化フラグは、図６からわかるように、Ｃ１、Ｃ６であるから、これらのフラグをリセットして“０”にする。
【００６１】
その後、先頭／従属判断処理を行う。図に示すpsw.control(CONC,G1)とはグループＧ１の先頭／従属判断処理のことを意味する。そして、処理終了後にグループＧ１のアラーム変化フラグの内の１つに“１”をフラグセットする（Ａ１＝１としている）。
【００６２】
一方、図１１の処理分割表Ｔ２の変化フラグ名がＡ１＝１のとき、処理対象となるコンカチネーション・グループは１（グループＧ１）と認識する。そして、グループＧ１のアラーム変化フラグ及び設定値変化フラグは、図６からわかるように、Ａ１、Ｒ１、Ａ６、Ｒ６であるから、これらのフラグをリセットして“０”にする。
【００６３】
その後、グループＧ１のパス設定を行う。図に示すpsw.control(SIDE1,G1)とはグループＧ１のEAST（＝SIDE1）のパス設定を意味する。そして、処理終了後にグループＧ１の内部変化フラグの内の１つに“１”をフラグセットする（Ｉ１＝１としている）。
【００６４】
一方、図１２の処理分割表Ｔ３の変化フラグ名がＩ１＝１のとき、処理対象となるコンカチネーション・グループは１（グループＧ１）と認識する。そして、グループＧ１の内部フラグは、図６からわかるように、Ｉ１、Ｉ６であるから、これらのフラグをリセットして“０”にする。
【００６５】
その後、グループＧ１のパス設定を行う。図に示すpsw.control(SIDE2,G1)とはグループＧ１のWEST（＝SIDE2）のパス設定を意味する。そして、処理中はＸビットは“１”にし、処理終了は“０”をセットする。
【００６６】
以上説明したように、本発明によれば、従来、ハードウェアで実現していた処理をインタフェース部分は既存と同じでソフトウェア化することができ、仕様変更機能追加にも柔軟に対応することが可能になる。
【００６７】
（付記１） ＳＯＮＥＴ／ＳＤＨのネットワーク上でパススイッチ処理を行うパススイッチ装置において、
多重化単位を示す多重化情報と、アラームまたは上位からの設定内容を示す指示情報との少なくとも１つのデータを受信して格納し、格納済みのデータと、入力データとを比較して、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットするデータ監視部と、
前記多重化変化フラグに変化があった場合、前記入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行う多重化処理部と、前記指示変化フラグに変化があった場合、処理対象とする多重化グループのEAST側のパスを設定し、前記指示変化フラグの内容をコピーして内部フラグを生成するEAST用パススイッチ処理部と、前記内部フラグに変化があった場合、処理対象とする多重化グループのWEST側のパスを設定するWEST用パススイッチ処理部と、から構成されソフトウェアによるパススイッチ処理を分割して行うパススイッチ処理部と、
パス設定の結果であるステータス情報を出力するステータス情報出力部と、
を有することを特徴とするパススイッチ装置。
【００６８】
（付記２） 前記多重化処理部は、前記多重化変化フラグをリセットする多重化変化フラグリセット部と、前記入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行うチャネル判断処理部と、前記指示変化フラグをセットする指示変化フラグセット部と、から構成され、前記EAST用パススイッチ処理部は、前記指示変化フラグをリセットする指示変化フラグリセット部と、処理対象とする多重化グループのEAST側のパスを設定するEAST側パス設定部と、前記指示変化フラグの内容をコピーした前記内部フラグをセットする内部フラグセット部と、から構成され、前記WEST用パススイッチ処理部は、前記内部フラグをリセットする内部フラグリセット部と、処理対象とする多重化グループのWEST側のパスを設定するWEST側パス設定部と、処理状態を示す処理状態フラグをセットする処理状態フラグセット部と、から構成されることを特徴とする付記１記載のパススイッチ装置。
【００６９】
（付記３） 前記パススイッチ処理部は、フラグの情報を、ソフトウェアのＷｏｒｋ領域上に設定・保持することを特徴とする付記２記載のパススイッチ装置。
【００７０】
（付記４） 前記ステータス情報出力部は、前記パススイッチ処理部から送信された前記ステータス情報を書き込む書き込み用バッファと、前記書き込み用バッファから前記ステータス情報を読み出して転送する転送用バッファとのダブルバッファ構成を有し、前記処理状態フラグにもとづき、前記パススイッチ処理部でのソフトウェア処理の終了を認識した場合は、前記転送用バッファから前記ステータス情報を転送することを特徴とする付記２記載のパススイッチ装置。
【００７１】
（付記５） 前記データ監視部は、前記処理状態フラグにもとづき前記パススイッチ処理部でのソフトウェア処理中を認識した場合は、前記多重化情報及び前記指示情報の受信を停止することを特徴とする付記２記載のパススイッチ装置。
【００７２】
（付記６） 前記パススイッチ処理部は、前記多重化処理部のルーティンと、前記EAST側パス設定部のルーティンとを終了すると、メインルーティンに行き、前記内部フラグを見て前記WEST側パス設定部のルーティンを継続して行うことを特徴とする付記２記載のパススイッチ装置。
【００７３】
（付記７） ＳＯＮＥＴ／ＳＤＨのネットワーク上でパススイッチ処理を行うパススイッチ方法において、
多重化単位を示す多重化情報と、アラームまたは上位からの設定内容を示す指示情報との少なくとも１つのデータを受信して格納し、
格納済みのデータと、入力データとを比較して、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットし、
前記多重化変化フラグに変化があった場合、前記多重化変化フラグをリセットし、
前記入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行い、
前記指示変化フラグをセットし、
前記指示変化フラグに変化があった場合、前記指示変化フラグをリセットし、
処理対象とする多重化グループのEAST側のパスを設定し、
前記指示変化フラグの内容をコピーした内部フラグをセットし、
前記内部フラグに変化があった場合、前記内部フラグをリセットし、
処理対象とする多重化グループのWEST側のパスを設定し、
処理状態を示す処理状態フラグをセットし、
パス設定の結果であるステータス情報を出力することを特徴とするパススイッチ方法。
【００７４】
（付記８） フラグの情報を、ソフトウェアのＷｏｒｋ領域上に設定・保持することを特徴とする付記７記載のパススイッチ方法。
（付記９） 送信された前記ステータス情報を書き込む書き込み用バッファと、前記書き込み用バッファから前記ステータス情報を読み出して転送する転送用バッファとのダブルバッファを有し、前記処理状態フラグにもとづき、パススイッチのソフトウェア処理の終了を認識した場合は、前記転送用バッファから前記ステータス情報を転送することを特徴とする付記７記載のパススイッチ方法。
【００７５】
（付記１０） 前記処理状態フラグにもとづきパススイッチのソフトウェア処理中を認識した場合は、前記多重化情報及び前記指示情報の受信を停止することを特徴とする付記７記載のパススイッチ方法。
【００７６】
（付記１１） パススイッチ処理は、１つのプロセッサで動作し、多重化処理のルーティン、EAST側パス設定のルーティンを終了すると、メインルーティンに行き、前記内部フラグを見て前記WEST側パス設定のルーティンを継続して行うことを特徴とする付記７記載のパススイッチ方法。
【００７７】
【発明の効果】
以上説明したように、パススイッチ装置は、多重化情報、指示情報の変化から、先頭／従属判断、EASTとWESTのパス設定の処理を分割して行い、その結果であるステータス情報を出力する構成とした。これにより、処理時間の大きいパススイッチ処理を、効率よくソフトウェア処理することができ、伝送品質及び柔軟性の向上を図ることが可能になる。
【図面の簡単な説明】
【図１】 パススイッチ装置の原理図である。
【図２】パススイッチ処理部の動作を説明するための図である。
【図３】パススイッチ装置の構成を示す図である。
【図４】変化フラグを示す図である。
【図５】基板の挿入位置とコンカチネーション・グループの関係を示す図である。
【図６】コンカチネーション・グループを示す図である。
【図７】動作タイムチャートを示す図である。
【図８】動作タイムチャートを示す図である。
【図９】動作を示すフローチャートである。
【図１０】処理分割表を示す図である。
【図１１】処理分割表を示す図である。
【図１２】処理分割表を示す図である。
【符号の説明】
１ パススイッチ装置
１０ パススイッチ処理部
１１ データ監視部
１２ 多重化処理部
１２ａ 多重化変化フラグリセット部
１２ｂ チャネル判断処理部
１２ｃ 指示変化フラグセット部
１３ EAST用パススイッチ処理部
１３ａ 指示変化フラグリセット部
１３ｂ EAST側パス設定部
１３ｃ 内部フラグセット部
１４ WEST用パススイッチ処理部
１４ａ 内部フラグリセット部
１４ｂ WEST側パス設定部
１４ｃ 処理状態フラグセット部
１５ ステータス情報出力部
【発明の属する技術分野】
本発明はパススイッチ装置に関し、特に、ＳＯＮＥＴ（synchronous optical network）／ＳＤＨ(synchronous digital hierarchy)のネットワーク上でパススイッチ処理を行うパススイッチ装置に関する。
【０００２】
【従来の技術】
ディジタル伝送の信号階層多重化方式として、ＳＯＮＥＴ／ＳＤＨが標準化され、経済的なディジタルネットワークの開発が進んでいる。
【０００３】
また、ＳＯＮＥＴではＡＤＸ（add drop cross connect）と呼ばれる機能を持つノードをリング状に接続したリングネットワークが広く採用されている。このリングネットワークには、ＢＬＳＲ（Bi-directional Link Switched Ring）またはＵＰＳＲ(Unidirectional Path Switch)といった障害回避用の冗長機能が設けられている。
【０００４】
このようなリングネットワーク上では、光信号の多重化単位として、ＯＣ(Optical Carrier)−１（51.840Mb/s）、ＯＣ−３（155.520Mb/s）、ＯＣ−１２（622.080Mb/s）、ＯＣ−４８（2.488320Gb/s）、ＯＣ−１９２（9.953280Gb/s）等の構築が可能であり、ノード内でパススイッチ処理が行われて、それぞれの多重化単位によるデータ伝送が行われる。
【０００５】
パススイッチ処理とは、リング上のノードにおいて、ＳＴＳ（Synchronous Transport Signal）−ｎ（ｎ＝１、３ｃ、１２ｃ、４８ｃ、１９２ｃ：ｃはconcatinationを表す）単位で、パスのスイッチング（回線の切り替え）を行って、ノードから所要のデータ（品質の良い方のデータ）を出力する処理のことである。
【０００６】
従来のノードでは、パススイッチ処理や障害回避処理等の機能は、並列処理を行うために、個別の機能毎にハードウェアで構成されていた。
【０００７】
【発明が解決しようとする課題】
しかし、ノードの各機能ブロックがハードウェアを中心に実現されている場合は、標準勧告（ITU-T等）の仕様変更や機能追加などがある度に、再度ハードウェア設計を行って、回路を作り直す必要がある。このため、開発期間が延び、コストも増大してしまうので、利便性及び設計効率が悪いといった問題があった。さらに、ハードウェア主体のノードでは、回路規模及び消費電力が増大し、小型化への阻害も生じるなどの問題もあった。
【０００８】
一方、パススイッチのように処理時間の大きい機能を、単純にソフトウェアで高速処理しようとすると、ＣＰＵの動作周波数を上げたり、バンド幅を上げたりする必要があるが、このような対策を施しても、時間的制約を満足させることが難しく、さらに、その後に機能追加などがあった場合には、柔軟に対応できなかった。また、マルチプロセッサ構成にしたとしても、消費電力や回路規模が増大してしまうことになる。
【０００９】
したがって、ソフトウェアで処理する場合には、１つのＣＰＵを用いて、効率のよいリソース・シェアリング（Resource Sharing）を行うことで、ハードウェア構成時の処理性能は落とさずに、さらに仕様変更に対しても、柔軟に対応できるようなシステムを開発する必要がある。
【００１０】
本発明はこのような点に鑑みてなされたものであり、効率のよいソフトウェア処理を行って、伝送品質及び柔軟性の向上を図ったパススイッチ装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すような、ＳＯＮＥＴ／ＳＤＨのネットワーク上でパススイッチ処理を行うパススイッチ装置１において、多重化単位を示す多重化情報と、アラームまたは上位からの設定内容を示す指示情報との少なくとも１つのデータを受信して格納し、格納済みのデータと、入力データとを比較して、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットするデータ監視部１１と、多重化変化フラグに変化があった場合、多重化変化フラグをリセットする多重化変化フラグリセット部１２ａと、入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行うチャネル判断処理部１２ｂと、指示変化フラグをセットする指示変化フラグセット部１２ｃと、から構成される多重化処理部１２と、指示変化フラグに変化があった場合、指示変化フラグをリセットする指示変化フラグリセット部１３ａと、処理対象とする多重化グループのEAST側のパスを設定するEAST側パス設定部１３ｂと、指示変化フラグの内容をコピーした内部フラグをセットする内部フラグセット部１３ｃとから構成されるEAST用パススイッチ処理部１３と、内部フラグに変化があった場合、内部フラグをリセットする内部フラグリセット部１４ａと、処理対象とする多重化グループのWEST側のパスを設定するWEST側パス設定部１４ｂと、処理状態を示すフラグをセットする処理状態フラグセット部１４ｃと、から構成されるWEST用パススイッチ処理部１４と、から構成されソフトウェアによるパススイッチ処理を分割して行うパススイッチ処理部１０と、パス設定の結果であるステータス情報を出力するステータス情報出力部１５と、を有することを特徴とするパススイッチ装置１が提供される。
【００１２】
ここで、データ監視部１１は、多重化単位を示す多重化情報と、アラームまたは上位からの設定内容を示す指示情報との少なくとも１つのデータを受信して格納し、格納済みのデータと、入力データとを比較して、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットする。多重化変化フラグリセット部１２ａは、多重化変化フラグに変化があった場合、多重化変化フラグをリセットする。チャネル判断処理部１２ｂは、入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行う。指示変化フラグセット部１２ｃは、指示変化フラグをセットする。指示変化フラグリセット部１３ａは、指示変化フラグに変化があった場合、指示変化フラグをリセットする。EAST側パス設定部１３ｂは、処理対象とする多重化グループのEAST側のパスを設定する。内部フラグセット部１３ｃは、指示変化フラグの内容をコピーした内部フラグをセットする。内部フラグリセット部１４ａは、内部フラグに変化があった場合、内部フラグをリセットする。WEST側パス設定部１４ｂは、処理対象とする多重化グループのWEST側のパスを設定する。処理状態フラグセット部１４ｃは、処理状態を示す処理状態フラグをセットする。ステータス情報出力部１５は、パス設定の結果であるステータス情報を出力する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１はパススイッチ装置の原理図である。パススイッチ装置１は、ＳＯＮＥＴ／ＳＤＨ（ＳＯＮＥＴを対象に説明する）のネットワーク上でパススイッチ処理（回線切り替え処理）を行う。パススイッチ装置１は、例えば、ＳＯＮＥＴリングネットワークを構成するノードに搭載されて、パスのスイッチングを行うものである。
【００１４】
データ監視部１１は、多重化単位を示す多重化情報（以下、コンカチネーション情報）、指定情報（アラーム情報、上位ＣＰＵからの設定情報を含む）との少なくとも１つのデータを受信して格納する。そして、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットする（“０”→“１”）。
【００１５】
パススイッチ処理部１０は、多重化処理部１２、EAST用パススイッチ処理部１３、WEST用パススイッチ処理部１４から構成され、１つのプロセッサを用いてソフトウェア処理を分割して行う。なお、EAST、WESTとは、リングネットワーク上のデータ転送方向のことである。
【００１６】
多重化処理部１２に対し、多重化変化フラグリセット部１２ａは、多重化変化フラグに変化があった場合、多重化変化フラグをリセットする。チャネル判断処理部１２ｂは、入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行う。
【００１７】
EAST用パススイッチ処理部１３に対し、指示変化フラグセット部１２ｃは、指示変化フラグをセットする。指示変化フラグリセット部１３ａは、指示変化フラグに変化があった場合、指示変化フラグをリセットする。EAST側パス設定部１３ｂは、処理対象とする多重化グループ（以下、コンカチネーション・グループ）のEAST側のパスを設定する。内部フラグセット部１３ｃは、指示変化フラグの内容をコピーした内部フラグをセットする。
【００１８】
ここで、パスを設定するとは、コンカチネーション・グループ単位に、EASTのワーキングパスかプロテクションパス、WESTのワーキングパスかプロテクションの４つのどれかを設定するということである。
【００１９】
WEST用パススイッチ処理部１４に対し、内部フラグリセット部１４ａは、内部フラグに変化があった場合、内部フラグをリセットする。WEST側パス設定部１４ｂは、処理対象とするコンカチネーション・グループのWEST側のパスを設定する。処理状態フラグセット部１４ｃは、処理状態を示すフラグをセットする。ステータス情報出力部１５は、パス設定の結果であるステータス情報（上記の４つの内のいずれかのパス設定情報）を出力する。
【００２０】
図２は多重化単位が切り替わったときのパススイッチ処理部１０での動作を説明するための図である。ＳＴＳ−１２ｃからＳＴＳ−３ｃへ多重化単位が切り替わった場合を例にして説明する。ＳＴＳ−１２ｃからＳＴＳ−３ｃへ切り替わると、データ監視部１１では、変化フラグを立てる。
【００２１】
すると、多重化処理部１２は、変化ありと認識し、入力チャネルが、先頭チャネルか従属チャネルかを判断する。ここで、ＳＴＳ−１２ｃは１２チャネル（ｃｈ１〜ｃｈ１２）で構成され、ＳＴＳ−３ｃは３チャネルで構成されるから、ＳＴＳ−１２ｃの１、４、７、１０チャネル目が、４つのＳＴＳ−３ｃのそれぞれの先頭チャネル（１チャネル目）と判断されることになる。
【００２２】
その後、EAST用パススイッチ処理部１３とWEST用パススイッチ処理部１４は、あらたなＳＴＳ−３ｃのコンカチネーション・グループに対して、パスを設定する。
【００２３】
なお、コンカチネーション情報には変化がなく、アラーム情報または設定情報のいずれかに変化があった場合は、現在認識しているコンカチネーション・グループに対して、先頭チャネルに含まれるアラーム情報や設定情報にもとづいて、パスを設定する。なお、動作の詳細については図９以降でフローチャート等を用いて後述する。
【００２４】
次にパススイッチ装置１を具体化した際の構成について説明する。図３はパススイッチ装置の構成を示す図である。パススイッチ装置１ａに対し、時分割多重部２１は、コンカチネーション情報、指示情報（以下、アラーム情報、設定情報とする）を受信して、これらを時分割多重して出力する。データ格納部（ＲＡＭ）２２は、書き込みイネーブルにもとづいて、これらの情報を格納する。
【００２５】
比較部２３は、ＲＡＭ２２からの出力（格納済みのデータ）と、時分割多重部２１からの出力（入力データ）とを比較し、変化が生じているか否かを判断し、判断結果を変化フラグ保持部２４へ送信する。
【００２６】
変化フラグ保持部２４は、コンカチネーション情報、アラーム情報、設定情報の種別毎に変化フラグを設定して保持する。制御部（ＣＰＵ）２５は、変化フラグ保持部２４とポーリング通信を行って変化フラグの状態を認識し、パススイッチング関連のソフトウェア処理（図１で示したパススイッチ処理部１０が行う処理）を行う。なお、ＣＰＵ２５は、他ブロックともポーリング通信を行って、他ブロックのソフトウェア処理も行う（例えば、ＢＬＳＲの障害回避処理等）。
【００２７】
ＣＰＵ２５は、パス設定の結果であるステータス情報を書き込み用バッファ２６ａへ書き込む。転送用バッファ２６ｂは、書き込み用バッファ２６ａへ書き込まれたステータス情報を読み出し、自身に書き込んで、転送イネーブルにもとづき出力する。
【００２８】
処理状態通知部２７は、ＣＰＵ２５でのパススイッチング関連の処理中には、ＲＡＭ２２へ書き込みイネーブルを送信し書き込みをマスクし、処理終了後に解除する。また、ＣＰＵ２５でのパススイッチング関連の処理後には、転送用バッファ２６ｂへ転送イネーブルを送信する。
【００２９】
ここで、書き込みイネーブルや転送イネーブルといった信号が存在しないと、例えば、転送イネーブルの場合、ＣＰＵ２５が書き込み用バッファ２６ａのアドレスＡに情報を書く前に、転送用バッファ２６ｂが、アドレスＡから以前の情報を読み出してしまうといった不都合が発生する可能性がある。このため、処理状態通知部２７を設けて、書き込みイネーブルや転送イネーブルを生成して送信することにより、このようなエラー発生を防止している。
【００３０】
また、上述の変化フラグ保持部２４は、コンカチネーション情報、アラーム情報、設定情報の種別毎に変化フラグを設定・保持しているが、種別毎にかつＥ／Ｗ別に設定してもよい。例えば、コンカチネーション情報のEAST側の変化フラグ、WEST側の変化フラグというようにさらに細かく設定してもよい。
【００３１】
さらに、ポーリングにより読み込んだ変化フラグの情報は、ＣＰＵ２５のＷｏｒｋ領域上に保持される。これにより、再度読み込む必要がなくなるのでソフトウェア処理時間を短縮することができる。
【００３２】
また、先頭／従属判断処理の結果を保持するメモリを設けて、同一コンカチネーション・グループに対しては、このメモリから情報を読み出すようにすれば、先頭／従属判断の演算処理を省略することができ、処理時間の短縮を図ることができる。
【００３３】
次に変化フラグについて説明する。図４は変化フラグを示す図である。ＣＰＵ２５は３２ビットバスであり、０〜１３ビットまでがコンカチネーション変化フラグ、アラーム変化フラグ、設定値変化フラグ、内部フラグに用いられる（アラーム変化フラグ、設定値変化フラグ、内部フラグは、ソフトウェアのＷｏｒｋ領域上にも設定・保持される）。また、処理終了通知ビットは、０ビット目（処理状態フラグのことであり、“０”で処理終了、“１”で処理中である）を用いる。また、図に示す各フラグの記号は（Ｘは除く）、装置基板の挿入位置（スロット番号）に該当する。
【００３４】
図５は基板の挿入位置を示す図である。装置筐体２００に対して、＃１〜＃１０、＃４＋、＃５＋、＃９＋、＃１０＋は基板の挿入位置を示すスロット番号である。＃４＋、＃５＋、＃９＋、＃１０＋は、最初の筐体に対して、追加実装されたスロットであるため、このような記号にしてある。
【００３５】
ここで、図４で示したコンカチネーション変化フラグと、装置筐体２００のスロットとの関係は、Ｃ１〜Ｃ５が＃１〜＃５に対応し、Ｃ４＋、Ｃ５＋が＃４＋、＃５＋に対応し、Ｃ６〜Ｃ１０が＃６〜＃１０に対応し、Ｃ９＋、Ｃ１０＋が＃９＋、＃１０＋に対応する。同様に、アラーム変化フラグと設定値変化フラグと内部フラグも装置筐体２００の各スロットに対応している。すなわち、変化フラグ名の数字の部分は、スロット番号と同一である。
【００３６】
例えば、装置筐体２００のスロット番号＃４＋に挿入される基板のコンカチネーション・フラグはＣ４＋、アラーム変化フラグはＡ４＋，内部フラグはＩ４＋となる。
【００３７】
図６はコンカチネーション・グループを示す図である。コンカチネーション・グループのグループＧ１（例えば、ＳＴＳ−４８ｃ）、グループＧ２（例えば、ＳＴＳ−１９２ｃ）、グループＧ３（例えば、ＳＴＳ−１９２ｃ）は、図に示すような変化フラグ（コンカチネーション、アラーム、設定値、内部）ビットに対応している。例えば、Ｃ１は、グループＧ１のコンカチネーション変化フラグであり、Ａ９は、グループＧ３のアラーム変化フラグを意味する。
【００３８】
また、コンカチネーション・グループ単位での処理が行われるため、例えば、＃１０の基板に対する入力データが変化した場合、同じグループＧ３の＃４、＃５、＃４＋、＃５＋、＃９、＃１０、＃９＋、＃１０＋に対してもパススイッチ処理が行われることになる。
【００３９】
次にタイムチャートを用いてパススイッチ装置１ａの動作について説明する。図７は動作タイムチャートを示す図である。コンカチネーション情報が変化した場合のタイムチャートである。
【００４０】
８ｋフレームパルス単位に、１つのグループ（EASTとWEST合わせて１３４４チャネル）のコンカチネーション情報、アラーム情報、設定値情報が送信される。保持コンカチ、保持アラーム、保持設定値とは、ＣＰＵ２５がバスを占有している（ポーリング中）ときのタイミングである。
【００４１】
〔Ｓ１〕コンカチネーション変化フラグに変化が生じ“Ｌ”から“Ｈ”となると、書き込みイネーブルが“Ｈ”になり（マスク状態）、ＲＡＭ２２へのデータ書き込みが禁止される。
【００４２】
〔Ｓ２〕ＣＰＵ２５でパススイッチ処理として、先頭／従属判断処理とパス設定の２つの処理が起動する。また、ステータス情報は、図３で示した書き込み用バッファ２６ａへ順次書き込まれ、書き込まれたステータス情報は、転送用バッファ２６ｂへ送信される。
【００４３】
〔Ｓ３〕処理終了後に、Ｘビットは“Ｈ”から“Ｌ”になり、これをトリガにして転送用バッファ２６ｂからステータス情報が出力される。また、この時点で書き込みマスクは解除される。
【００４４】
図８は動作タイムチャートを示す図である。コンカチネーション情報の変化はなく、アラーム情報が変化した場合のタイムチャートである。８ｋフレームパルス単位に、１つのグループ（EASTとWEST合わせて１３４４チャネル）のコンカチネーション情報、アラーム情報、設定情報が送信される。保持コンカチ、保持アラーム、保持設定値とは、ＣＰＵ２５がバスを占有している（ポーリング中）ときのタイミングである。
【００４５】
〔Ｓ４〕アラーム変化フラグに変化が生じ“Ｌ”から“Ｈ”となると、書き込みイネーブルが“Ｈ”になり（マスク状態）、ＲＡＭ２２へのデータ書き込みが禁止される。
【００４６】
〔Ｓ５〕ＣＰＵ２５でパススイッチ処理として、パス設定の処理が起動する。また、ステータス情報は、図３で示した書き込み用バッファ２６ａへ順次書き込まれ、書き込まれたステータス情報は、転送用バッファ２６ｂへ送信される。
【００４７】
〔Ｓ６〕処理終了後に、Ｘビットは“Ｈ”から“Ｌ”になり、これをトリガにして転送用バッファ２６ｂからステータス情報が出力される。また、この時点で書き込みマスクは解除される。
【００４８】
次にフローチャートを用いてパススイッチ装置１ａ（パススイッチ方法）の動作について説明する。図９は動作を示すフローチャートである。
〔Ｓ１０〕コンカチネーション情報、アラーム情報、設定情報の変化フラグ（変化状態）を監視する。
【００４９】
〔Ｓ１１ａ〕コンカチネーション変化フラグＣが“１”の場合には変化ありとしてステップＳ１２ａへ行き、“０”の場合には変化なしとしてステップＳ１１ｂへ行く。
【００５０】
〔Ｓ１２ａ〕ステップＳ１１ａのコンカチネーション変化フラグに該当するコンカチネーション・グループのすべてのコンカチネーション変化フラグをリセットして“０”にする。
【００５１】
〔Ｓ１３ａ〕コンカチネーション・グループの先頭／従属判断処理を行う。
〔Ｓ１４ａ〕コンカチネーション・グループのアラーム変化フラグを“１”にセットする。ステップＳ１０へ戻る。
【００５２】
〔Ｓ１１ｂ〕アラーム変化フラグＡが“１”の場合には変化ありとしてステップＳ１２ｂへ行き、“０”の場合には変化なしとしてステップＳ１１ｃへ行く。〔Ｓ１２ｂ〕ステップＳ１１ｂのアラーム変化フラグに該当するコンカチネーション・グループのすべてのアラーム変化フラグ及び設定値変化フラグをリセットして“０”にする（ここでは、アラーム変化または設定値変化のいずれか一方に変化が生じた場合でも、両方のフラグに対して同じ処理を施す）。
【００５３】
〔Ｓ１３ｂ〕EAST側のパス設定処理を行う。
〔Ｓ１４ｂ〕コンカチネーション・グループの内部フラグを“１”にセットする。ステップＳ１０へ戻る。
【００５４】
〔Ｓ１１ｃ〕内部フラグＩが“１”の場合には変化ありとしてステップＳ１２ｃへ行き、“０”の場合には変化なしとして終了する。
〔Ｓ１２ｃ〕ステップＳ１１ｃの内部フラグに該当するコンカチネーション・グループのすべての内部フラグをリセットして“０”にする。
【００５５】
〔Ｓ１３ｃ〕WEST側のパス設定処理を行う。
〔Ｓ１４ｃ〕コンカチネーション・グループの処理終了ビットを処理状態に応じてセットする。
【００５６】
なお、上記に示したパススイッチ処理は、１つのプロセッサで動作し、多重化処理のルーティン（ステップＳ１１ａ〜ステップＳ１４ａ）、EAST側パス設定のルーティン（ステップＳ１１ｂ〜ステップＳ１４ｂ）を終了すると、メインルーティンに一旦行く。そして、メインルーティンの処理が終わったら、内部フラグを見て、再びパススイッチ処理に戻り、WEST側のパス設定のルーティン（ステップＳ１１ｃ〜ステップＳ１４ｃ）を継続して行う。
【００５７】
ここで、動作に対して、コンカチネーション情報を外部から受信してデータ監視部１１で変化を認識した場合は、先頭／従属チャネル判断処理により、先頭チャネルを見つけ、この先頭チャネル中にアラーム変化フラグや設定値変化フラグをセットして、EAST用パススイッチ処理部１３、WEST用パススイッチ処理部１４での処理へ渡す。
【００５８】
一方、コンカチネーション情報に変化はなく、アラーム情報や設定情報に変化があった場合（外部から受信した場合でも、コンカチネーション情報変化時にセットされた場合でも）、先頭チャネルはすでに既知なので（コンカチネーション・グループが既知）、EAST用パススイッチ処理部１３、WEST用パススイッチ処理部１４での処理を行うことになる。
【００５９】
次に処理分割表を用いてパススイッチ装置１ａ（パススイッチ方法）の動作について説明する。図１０〜図１２は処理分割表を示す図である。処理分割表Ｔ１は、コンカチネーション変化フラグ対応の表（図９のステップＳ１１ａ〜ステップＳ１４ａに該当）であり、処理分割表Ｔ２は、アラーム変化フラグ及び設定値変化フラグ対応の表（図９のステップＳ１１ｂ〜ステップＳ１４ｂに該当）であり、処理分割表Ｔ３は、内部フラグ対応の表（図９のステップＳ１１ｃ〜ステップＳ１４ｃに該当）である。
【００６０】
各処理分割表とも、変化フラグ名、コンカチネーション・グループ（コンカチグループ）、フラグリセット、処理本体、フラグセットの項目からなる。
これらの表を用いて動作について説明する。図１０の処理分割表Ｔ１の変化フラグ名がＣ１＝１のとき、処理対象となるコンカチネーション・グループは１（グループＧ１）と認識する。そして、グループＧ１のコンカチネーション変化フラグは、図６からわかるように、Ｃ１、Ｃ６であるから、これらのフラグをリセットして“０”にする。
【００６１】
その後、先頭／従属判断処理を行う。図に示すpsw.control(CONC,G1)とはグループＧ１の先頭／従属判断処理のことを意味する。そして、処理終了後にグループＧ１のアラーム変化フラグの内の１つに“１”をフラグセットする（Ａ１＝１としている）。
【００６２】
一方、図１１の処理分割表Ｔ２の変化フラグ名がＡ１＝１のとき、処理対象となるコンカチネーション・グループは１（グループＧ１）と認識する。そして、グループＧ１のアラーム変化フラグ及び設定値変化フラグは、図６からわかるように、Ａ１、Ｒ１、Ａ６、Ｒ６であるから、これらのフラグをリセットして“０”にする。
【００６３】
その後、グループＧ１のパス設定を行う。図に示すpsw.control(SIDE1,G1)とはグループＧ１のEAST（＝SIDE1）のパス設定を意味する。そして、処理終了後にグループＧ１の内部変化フラグの内の１つに“１”をフラグセットする（Ｉ１＝１としている）。
【００６４】
一方、図１２の処理分割表Ｔ３の変化フラグ名がＩ１＝１のとき、処理対象となるコンカチネーション・グループは１（グループＧ１）と認識する。そして、グループＧ１の内部フラグは、図６からわかるように、Ｉ１、Ｉ６であるから、これらのフラグをリセットして“０”にする。
【００６５】
その後、グループＧ１のパス設定を行う。図に示すpsw.control(SIDE2,G1)とはグループＧ１のWEST（＝SIDE2）のパス設定を意味する。そして、処理中はＸビットは“１”にし、処理終了は“０”をセットする。
【００６６】
以上説明したように、本発明によれば、従来、ハードウェアで実現していた処理をインタフェース部分は既存と同じでソフトウェア化することができ、仕様変更機能追加にも柔軟に対応することが可能になる。
【００６７】
（付記１） ＳＯＮＥＴ／ＳＤＨのネットワーク上でパススイッチ処理を行うパススイッチ装置において、
多重化単位を示す多重化情報と、アラームまたは上位からの設定内容を示す指示情報との少なくとも１つのデータを受信して格納し、格納済みのデータと、入力データとを比較して、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットするデータ監視部と、
前記多重化変化フラグに変化があった場合、前記入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行う多重化処理部と、前記指示変化フラグに変化があった場合、処理対象とする多重化グループのEAST側のパスを設定し、前記指示変化フラグの内容をコピーして内部フラグを生成するEAST用パススイッチ処理部と、前記内部フラグに変化があった場合、処理対象とする多重化グループのWEST側のパスを設定するWEST用パススイッチ処理部と、から構成されソフトウェアによるパススイッチ処理を分割して行うパススイッチ処理部と、
パス設定の結果であるステータス情報を出力するステータス情報出力部と、
を有することを特徴とするパススイッチ装置。
【００６８】
（付記２） 前記多重化処理部は、前記多重化変化フラグをリセットする多重化変化フラグリセット部と、前記入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行うチャネル判断処理部と、前記指示変化フラグをセットする指示変化フラグセット部と、から構成され、前記EAST用パススイッチ処理部は、前記指示変化フラグをリセットする指示変化フラグリセット部と、処理対象とする多重化グループのEAST側のパスを設定するEAST側パス設定部と、前記指示変化フラグの内容をコピーした前記内部フラグをセットする内部フラグセット部と、から構成され、前記WEST用パススイッチ処理部は、前記内部フラグをリセットする内部フラグリセット部と、処理対象とする多重化グループのWEST側のパスを設定するWEST側パス設定部と、処理状態を示す処理状態フラグをセットする処理状態フラグセット部と、から構成されることを特徴とする付記１記載のパススイッチ装置。
【００６９】
（付記３） 前記パススイッチ処理部は、フラグの情報を、ソフトウェアのＷｏｒｋ領域上に設定・保持することを特徴とする付記２記載のパススイッチ装置。
【００７０】
（付記４） 前記ステータス情報出力部は、前記パススイッチ処理部から送信された前記ステータス情報を書き込む書き込み用バッファと、前記書き込み用バッファから前記ステータス情報を読み出して転送する転送用バッファとのダブルバッファ構成を有し、前記処理状態フラグにもとづき、前記パススイッチ処理部でのソフトウェア処理の終了を認識した場合は、前記転送用バッファから前記ステータス情報を転送することを特徴とする付記２記載のパススイッチ装置。
【００７１】
（付記５） 前記データ監視部は、前記処理状態フラグにもとづき前記パススイッチ処理部でのソフトウェア処理中を認識した場合は、前記多重化情報及び前記指示情報の受信を停止することを特徴とする付記２記載のパススイッチ装置。
【００７２】
（付記６） 前記パススイッチ処理部は、前記多重化処理部のルーティンと、前記EAST側パス設定部のルーティンとを終了すると、メインルーティンに行き、前記内部フラグを見て前記WEST側パス設定部のルーティンを継続して行うことを特徴とする付記２記載のパススイッチ装置。
【００７３】
（付記７） ＳＯＮＥＴ／ＳＤＨのネットワーク上でパススイッチ処理を行うパススイッチ方法において、
多重化単位を示す多重化情報と、アラームまたは上位からの設定内容を示す指示情報との少なくとも１つのデータを受信して格納し、
格納済みのデータと、入力データとを比較して、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットし、
前記多重化変化フラグに変化があった場合、前記多重化変化フラグをリセットし、
前記入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行い、
前記指示変化フラグをセットし、
前記指示変化フラグに変化があった場合、前記指示変化フラグをリセットし、
処理対象とする多重化グループのEAST側のパスを設定し、
前記指示変化フラグの内容をコピーした内部フラグをセットし、
前記内部フラグに変化があった場合、前記内部フラグをリセットし、
処理対象とする多重化グループのWEST側のパスを設定し、
処理状態を示す処理状態フラグをセットし、
パス設定の結果であるステータス情報を出力することを特徴とするパススイッチ方法。
【００７４】
（付記８） フラグの情報を、ソフトウェアのＷｏｒｋ領域上に設定・保持することを特徴とする付記７記載のパススイッチ方法。
（付記９） 送信された前記ステータス情報を書き込む書き込み用バッファと、前記書き込み用バッファから前記ステータス情報を読み出して転送する転送用バッファとのダブルバッファを有し、前記処理状態フラグにもとづき、パススイッチのソフトウェア処理の終了を認識した場合は、前記転送用バッファから前記ステータス情報を転送することを特徴とする付記７記載のパススイッチ方法。
【００７５】
（付記１０） 前記処理状態フラグにもとづきパススイッチのソフトウェア処理中を認識した場合は、前記多重化情報及び前記指示情報の受信を停止することを特徴とする付記７記載のパススイッチ方法。
【００７６】
（付記１１） パススイッチ処理は、１つのプロセッサで動作し、多重化処理のルーティン、EAST側パス設定のルーティンを終了すると、メインルーティンに行き、前記内部フラグを見て前記WEST側パス設定のルーティンを継続して行うことを特徴とする付記７記載のパススイッチ方法。
【００７７】
【発明の効果】
以上説明したように、パススイッチ装置は、多重化情報、指示情報の変化から、先頭／従属判断、EASTとWESTのパス設定の処理を分割して行い、その結果であるステータス情報を出力する構成とした。これにより、処理時間の大きいパススイッチ処理を、効率よくソフトウェア処理することができ、伝送品質及び柔軟性の向上を図ることが可能になる。
【図面の簡単な説明】
【図１】 パススイッチ装置の原理図である。
【図２】パススイッチ処理部の動作を説明するための図である。
【図３】パススイッチ装置の構成を示す図である。
【図４】変化フラグを示す図である。
【図５】基板の挿入位置とコンカチネーション・グループの関係を示す図である。
【図６】コンカチネーション・グループを示す図である。
【図７】動作タイムチャートを示す図である。
【図８】動作タイムチャートを示す図である。
【図９】動作を示すフローチャートである。
【図１０】処理分割表を示す図である。
【図１１】処理分割表を示す図である。
【図１２】処理分割表を示す図である。
【符号の説明】
１ パススイッチ装置
１０ パススイッチ処理部
１１ データ監視部
１２ 多重化処理部
１２ａ 多重化変化フラグリセット部
１２ｂ チャネル判断処理部
１２ｃ 指示変化フラグセット部
１３ EAST用パススイッチ処理部
１３ａ 指示変化フラグリセット部
１３ｂ EAST側パス設定部
１３ｃ 内部フラグセット部
１４ WEST用パススイッチ処理部
１４ａ 内部フラグリセット部
１４ｂ WEST側パス設定部
１４ｃ 処理状態フラグセット部
１５ ステータス情報出力部
Claims (4)
- ＳＯＮＥＴ／ＳＤＨのネットワーク上でパススイッチ処理を行うパススイッチ装置において、
多重化単位を示す多重化情報と、アラームまたは上位からの設定内容を示す指示情報との少なくとも１つのデータを受信して格納し、格納済みのデータと、入力データとを比較して、変化を認識した場合には、多重化変化フラグまたは指示変化フラグをセットするデータ監視部と、
前記多重化変化フラグに変化があった場合、前記入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行う多重化処理部と、前記指示変化フラグに変化があった場合、処理対象とする多重化グループのEAST側のパスを設定し、前記指示変化フラグの内容をコピーして内部フラグを生成するEAST用パススイッチ処理部と、前記内部フラグに変化があった場合、処理対象とする多重化グループのWEST側のパスを設定するWEST用パススイッチ処理部と、から構成されソフトウェアによるパススイッチ処理を分割して行うパススイッチ処理部と、
パス設定の結果であるステータス情報を出力するステータス情報出力部と、
を有し、
前記多重化処理部は、前記多重化変化フラグをリセットする多重化変化フラグリセット部と、前記入力データが、１つの多重化フォーマット内の先頭チャネルか従属チャネルかの先頭／従属判断処理を行うチャネル判断処理部と、前記指示変化フラグをセットする指示変化フラグセット部と、から構成され、前記 EAST 用パススイッチ処理部は、前記指示変化フラグをリセットする指示変化フラグリセット部と、処理対象とする多重化グループの EAST 側のパスを設定する EAST 側パス設定部と、前記指示変化フラグの内容をコピーした前記内部フラグをセットする内部フラグセット部と、から構成され、前記 WEST 用パススイッチ処理部は、前記内部フラグをリセットする内部フラグリセット部と、処理対象とする多重化グループの WEST 側のパスを設定する WEST 側パス設定部と、処理状態を示す処理状態フラグをセットする処理状態フラグセット部と、から構成される、
ことを特徴とするパススイッチ装置。 - 前記パススイッチ処理部は、フラグの情報を、ソフトウェアのＷｏｒｋ領域上に設定・保持することを特徴とする請求項１記載のパススイッチ装置。
- 前記ステータス情報出力部は、前記パススイッチ処理部から送信された前記ステータス情報を書き込む書き込み用バッファと、前記書き込み用バッファから前記ステータス情報を読み出して転送する転送用バッファとのダブルバッファ構成を有し、前記処理状態フラグにもとづき、前記パススイッチ処理部でのソフトウェア処理の終了を認識した場合は、前記転送用バッファから前記ステータス情報を転送することを特徴とする請求項１記載のパススイッチ装置。
- 前記データ監視部は、前記処理状態フラグにもとづき前記パススイッチ処理部でのソフトウェア処理中を認識した場合は、前記多重化情報及び前記指示情報の受信を停止することを特徴とする請求項１記載のパススイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014002A JP3868818B2 (ja) | 2002-01-23 | 2002-01-23 | パススイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014002A JP3868818B2 (ja) | 2002-01-23 | 2002-01-23 | パススイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218821A JP2003218821A (ja) | 2003-07-31 |
| JP3868818B2 true JP3868818B2 (ja) | 2007-01-17 |
Family
ID=27650813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002014002A Expired - Fee Related JP3868818B2 (ja) | 2002-01-23 | 2002-01-23 | パススイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868818B2 (ja) |
-
2002
- 2002-01-23 JP JP2002014002A patent/JP3868818B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003218821A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3796393B2 (ja) | 伝送装置 | |
| US7630301B2 (en) | Method and apparatus for line and path selection within SONET/SDH based networks | |
| JPH07264228A (ja) | パスａｉｓ発生機能を備えるｂｌｓｒネットワーク | |
| JP4410921B2 (ja) | 回線再配置方法およびそのための回路 | |
| JP5169802B2 (ja) | ネットワーク装置 | |
| JP4244150B2 (ja) | 双方向線路切替えリングネットワーク | |
| JP3868818B2 (ja) | パススイッチ装置 | |
| JP4745915B2 (ja) | 伝送装置 | |
| US20100124417A1 (en) | Node apparatus | |
| ITTO20001117A1 (it) | Interfaccia perfezionata per reti di telecomunicazione a gerarchia sincrona. | |
| JP5565141B2 (ja) | 制御装置、切替装置、光伝送装置、及び制御方法 | |
| US6330237B1 (en) | Time slot assignment circuit | |
| JP4910893B2 (ja) | タイムスロット入替装置 | |
| US7246289B2 (en) | Memory integrity self checking in VT/TU cross-connect | |
| JP4819596B2 (ja) | 伝送装置 | |
| JP3616695B2 (ja) | 伝送装置のユニット間インタフェース方式 | |
| JP3561853B2 (ja) | 二重リングネットワークシステム | |
| US7545831B2 (en) | Transmission device for processing and transmitting signals of a plurality of channels | |
| JP4190972B2 (ja) | Ｓｄｈ伝送装置 | |
| JP3485251B2 (ja) | 伝送装置及びデータ終端方法 | |
| JP4749491B2 (ja) | ６つの８メガビット／秒の信号のｓｏｎｅｔフレームへのマッピング | |
| JP2009152751A (ja) | チャネル切替方法及び装置 | |
| JP2001053704A (ja) | 光伝送装置 | |
| JPH0677977A (ja) | リング型光伝送システム | |
| JP2006180550A (ja) | 伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |