JP5565141B2 - 制御装置、切替装置、光伝送装置、及び制御方法 - Google Patents
制御装置、切替装置、光伝送装置、及び制御方法 Download PDFInfo
- Publication number
- JP5565141B2 JP5565141B2 JP2010146435A JP2010146435A JP5565141B2 JP 5565141 B2 JP5565141 B2 JP 5565141B2 JP 2010146435 A JP2010146435 A JP 2010146435A JP 2010146435 A JP2010146435 A JP 2010146435A JP 5565141 B2 JP5565141 B2 JP 5565141B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control
- input
- output
- output unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/356—Switches specially adapted for specific applications for storage area networks
- H04L49/357—Fibre channel switches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
図1は、制御装置の一例を示す図である。図1に示す制御装置50は、第1処理装置100、及び切替装置300を有する。制御装置50は、第2処理装置200、及び制御対象装置400と接続する。
図2は、第1処理装置の一例を示す図である。第1処理装置100は、処理部110、記憶部120、及び入出力部130を有する。処理部110は、プログラムに含まれる命令を実行する動作を行う。命令には、算術演算命令、論理演算命令、記憶部120へのアクセス命令などがある。処理部110は、例えば、CPU(Central Processing Unit)である。記憶部120は、処理部110がアクセスする命令を記憶する装置である。記憶部120は、例えば、処理部110が実行する1次記憶部としてのDRAM(Dynamic Random Access Memory)、又は、2次記憶部としての磁気ディスク装置又はSSD(Solid State Drive)である。記憶部120は、図2には示さない第1処理装置100のドライブ装置を介して、DVD(Digital Versatile Disc)やCD(Compact Disc)等の記憶媒体に格納されるプログラムを受け取ると共に、記憶する。入出力部130は、PCI Expressなどの高速インタフェースの規格に従って、切替装置300に対してデータの入出力を行う装置である。
第1処理装置は、制御対象装置400を制御又は監視するためのリードリクエストパケット(Read Request Packet)RRP又はライトリクエストパケット(Write Request Packet)WRPを送信する。第1処理装置はさらに、制御パケットを出力する。制御パケットは、高速インタフェースを有さない第2処理装置が、高速インタフェースを有する装置と通信するためのパケットである。制御パケットには、制御リードリクエストパケット(Control Read Request Packet)CRRPと、制御ライトリクエストパケット(Control Write Request Packet)CWRPがある。切替装置300は、制御リードリクエストパケットのアドレスを、第2処理装置200から送信されるアドレスに置換する。切替装置300は、制御ライトリクエストパケットのアドレス及びペイロードデータを、第2処理装置から送信されるアドレス及びペイロードデータに置換する。第1処理装置100は、制御パケットを第1処理装置100の動作処理に使用しないため、制御パケットが、第2処理装置により送信されるアドレス又はペイロードデータに置換されても、第1処理装置の動作処理に問題が生じない。
図3は、第1処理装置による制御パケットの送信タイミングの一例を示すタイムチャートである。タイムチャート1000は、第1処理装置100がリード(R)、及びライト(W)を、制御対象装置400に対して出力するタイムチャートである。タイムチャート1000に示す「R」は、リードパケット又はリードリクエストパケットを示し、「W」は、ライトパケット又はライトリクエストパケットを示す。
図4は、第1処理装置が出力するデータのフォーマットの一例を示す図である。図4に示すデータフォーマットは、PCI Expressに従うものである。PCI Expressは、パケット形式でデータ伝送を定義する。
データフォーマット1100、1110は、開始用のフレーミングキャラクタ、TLP(Transaction Layer Packet)シーケンス番号、ヘッダ、データ、LCRC、終了用のフレーミングキャラクタのフィールドを有する。PCI Expressは、レイヤ構造を定義する。上記した各種のフィールドは、レイヤ構造を構成する各層である、物理層、データリンク層、トランザクション層、及びソフトウェア層の何れかで使用されるフィールドである。以下、各フィールドについて説明する。
制御パケットのデータフォーマット1120、1130は、以下の説明を除き、上記した通常の出力データのデータフォーマット1100、1110と同じデータフォーマットを有する。
図5は、第2処理装置の一例を示す図である。第2処理装置200は、処理部210、記憶部220、及び入出力部230を有する。処理部210は、プログラムに含まれる命令を実行する動作を行う。命令には、算術演算命令、論理演算命令、記憶部220へのアクセス命令などがある。処理部210は、例えば、CPUである。記憶部120は、処理部110がアクセスする命令を記憶する装置である。記憶部220は、例えば、処理部210が実行する1次記憶部としてのDRAM、又は、2次記憶部としての磁気ディスク装置又はSSDである。入出力部230は、第1処理装置100の入出力部130より低速な通信方式でデータを、切替装置300との間で入出力する。低速な通信方式とは、例えば、I2Cである。
第2処理装置200は、制御対象装置400を制御又は監視するためのリードデータ又はライトデータを送信する。図6は、第2処理装置によるデータの送信タイミングの一例と、第2処理装置による出力データの一例とを示す図である。図6に示す例は、I2Cに従って出力されるデータの例である。タイムチャート1200は、第2処理装置200がリード(R)、及びライト(W)を、制御対象装置400に対して出力するタイムチャートである。タイムチャート1210に示す「R」は、リードデータを示し、「W」は、ライトデータを示す。
図7は、切替装置300の一例を示す図である。切替装置300は、第1入出力部310、第2入出力部320、第3入出力部330、及び制御部340を有する。第1入出力部310及び第2入出力部320は、高速インタフェースである。第1入出力部310は、第1処理装置100とデータ入出力を行う。第2入出力部320は、制御対象装置400とデータ入出力を行う。高速インタフェースは、例えば、PCI Expressの仕様に従う装置である。
図8は、第1処理装置100から出力された制御パケットの一部と、第2処理装置200から出力されたデータで置換したデータの一例とを示す図である。タイムチャート1300は、第1処理装置100がリードリクエストパケット、ライトリクエストパケット、及び制御パケットを、制御対象装置400に対して出力するパケットのタイムチャートである。タイムチャート1310は、タイムチャート1300の時間T3を拡大したタイムチャートである。1320は、第1処理装置から出力された制御パケットの一部を、第2処理装置から出力されたデータで置換したデータを示す。
図9は、制御対象装置の応答データ、及び制御対象装置から第1処理装置又は第2処理装置に出力されるデータのフォーマットの一例を示す図である。1400は、リードリクエストパケットRRPに対して、制御対象装置400が、切替装置300に出力する応答パケットである。応答パケット1400は、リードリクエストに対する応答であるため、ペイロードを含むと共に、「Fmt」フィールドは、ペイロードを含むことを示す「10b」になる。応答パケット1400の「タグ」フィールドは、リードリクエストパケットの「タグ」フィールドと同じ「0x00」である。
図10は、光伝送装置が使用される光通信ネットワークの一例を示す。1は、光通信ネットワークである。光通信ネットワーク1では、伝送システム10a、10bが互いに光回線3で接続する。伝送システム10aは、光回線2aを介して、装置800a〜800cと接続し、及び、伝送システム10bは、光回線2bを介して、装置800d〜800fと接続する。
図11は、光伝送装置の第1例を示す図である。500kは、光伝送装置を示し、401aは、終端装置を示し、700は、スイッチ盤である。第2処理装置200は、端末240と共に監視制御部250内に収納される。光伝送装置500kは、図10に示した光伝送装置500a〜500c、500h〜500jに相当する。終端装置401aは、第1処理装置100及び第2処理装置200の制御対象装置400に相当する。また、第2処理装置200は、切替装置300及び終端装置401aを介して、スイッチ盤700a、700bが接続する複数の光伝送装置の間の伝送路を切り替える制御情報を出力する。そのため、スイッチ盤700a、700bは、第2処理装置200の制御対象装置400である。
図12は、切替装置の制御対象装置へのデータ出力処理の一例を示すフローチャートである。まず、切替装置300は、第1処理装置100からデータを受信する(S901)。データとしては、リードリクエストパケット、ライトリクエストパケット、制御リードリクエストパケット、制御ライトリクエストパケットがある。切替装置300は、受け取ったデータが、制御リードリクエストパケット又は制御ライトリクエストパケットかを判断する(S902)。受け取ったデータが、制御リードリクエストパケット又は制御ライトリクエストパケットである場合(S902 Y)、切替装置300は、第2処理装置200からデータを受信しているか否かを判断する(S903)。切替装置300が、第2処理装置200からデータを受信している場合(S903 Y)、リードリクエストパケット又はライトリクエストパケットのアドレス又はぺイロードを、当該受信データで置換して、置換リクエストパケットを生成する(S904)。切替装置300は、置換リクエストパケットを、制御対象装置400に出力する(S905)。
図14は、終端装置の一例を示す図である。終端装置401は、図11に示す終端装置401aに相当する。終端装置401は、ラインインタフェース部410、セクション/ラインオーバーヘッド終端部420、パスオーバーヘッド終端部430、レジスタ440、入出力部450、及び光通信モジュール460を有する。光通信モジュール460は、光回線から光信号を受け取ると共に、光信号を電気信号に変換する。
図15は、監視制御部の一例を示す図である。監視制御部250は、処理部260、記憶部270、端末240、及び第2処理装置200を有する。処理部260が、記憶部270に格納されるプログラムを実行して、各種機能を実現する。例えば、処理部260は、端末240からの命令を受けて、光伝送装置500k、終端装置401、又は、スイッチ盤700へ動作設定の指示を行なう。また、光伝送装置500kで検出された警報を収集し、端末240へ出力する。第2処理装置200は、例えば、スイッチ盤700に対するSOH/LOH byteの処理を行う。第2処理装置200は、例えば、FPGAである。第2処理装置200は、処理部260と接続し、切替動作の設定と装置800a〜800fとのデータリンク情報の入出力を行う。また、第2処理装置200は、I2Cを介して、光伝送装置とOHbyteの送受及び伝送路警報を収集する。
図16は、光伝送装置の第2例を示す図である。500mは、光伝送装置の第2例である。光伝送装置500mは、光伝送装置500jと異なり、第1処理装置100が置換リードリクエストパケットRRRPに相当するリードリクエストパケットRRPを、第2処理装置200の代わりに出力すると共に、制御リードリクエストパケットを出力しない。リードリクエストパケットRRPは、第2処理装置200が通常リードリクエストを行う制御対象装置400のアドレスに対するリードリクエストである。このように、第1処理装置100が、リードリクエストパケットRRPを出力することで、置換ライトリクエストパケットの応答パケットを制御リードリクエストパケットに変換する処理がなくなる。そのため、変換後の制御パケットのCRCを演算する処理が不要となるため、光伝送装置の第1例に示す受信CRC演算部は不要になる。このように、切替装置の構成ブロックが減ることで、光伝送装置の第1例に含まれる切替装置よりも、切替装置を小型化できる。例えば、光伝送装置の第2例に含まれるFPGAやASICが、光伝送装置の第1例に含まれるFPGAやASICより小型化できる。
図17は、第1処理装置による制御パケットの送信タイミングを示すタイムチャートの一例である。タイムチャート1500は、第1処理装置100がリード(R)、及びライト(W)を、終端装置401に対して出力するタイムチャートである。タイムチャート1500に示す「R」は、リードパケットを示し、「W」は、ライトパケット又は制御ライトリクエストパケットを示す。このように、第1処理装置は、タグ「0xFF」を有するリードリクエストパケットは出力しない。
[付記1]
制御データを含む第1のデータを、第1の通信方式により出力する処理装置と、
前記第1のデータを、前記第1の通信方式により受け取る第1の入出力部、
前記第1の通信方式によりデータの入出力を行う第2の入出力部、
前記第1の通信方式より送信速度が遅い第2の通信方式でデータの入出力を行う第3の入出力部、及び、
前記第1の入出力部で受け取った前記第1のデータに含まれる前記制御データを前記第3の入出力部で受け取った第2のデータで置換した第3のデータを、前記制御対象装置に出力するように、前記第2の入出力部に対する制御を行うと共に、前記制御対象装置から受け取る前記第3のデータの応答データを出力するように、前記第3の入出力部に対する制御を行う制御部、を備える切替装置と、
を備えることを特徴とする制御装置。
[付記2]
前記処理装置は、前記第3の入出力部に接続する処理装置が前記制御対象装置に対して出力するリード命令を生成し、
前記切替装置の制御部は、前記制御対象装置から受け取る前記リード命令の応答データの内容を出力するように、前記第3の入出力部に対する制御を行う、付記1に記載の制御装置。
[付記3]
前記処理装置は、前記制御対象装置の制御を行う制御情報を出力しないとき、前記第1のデータを出力する付記1又は2に記載の制御装置。
[付記4]
前記制御部は、前記第1のデータに対する応答データを前記処理装置に出力するように、前記第1の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第1のデータの応答データに制御データが無い場合、前記制御対象装置の正常稼動を監視する、付記1〜3の何れか1項に記載の制御装置。
[付記5]
前記制御部は、前記第1のデータに対する応答データを前記処理装置に出力するように、前記第1の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第1のデータの応答データに制御データが無い場合、前記第3の入出力部に接続する処理装置の正常稼動を確認する、付記1〜4の何れか1項に記載の制御装置。
[付記6]
制御データを含む第1のデータを、第1の通信方式により出力する処理装置に接続する切替装置であって、
前記第1のデータを、前記第1の通信方式により受け取る第1の入出力部、
前記第1の通信方式によりデータの入出力を行う第2の入出力部、
前記第1の通信方式より送信速度が遅い第2の通信方式でデータの入出力を行う第3の入出力部、及び、
前記第1の入出力部で受け取った前記第1のデータに含まれる前記制御データを前記第3の入出力部で受け取った第2のデータで置換した第3のデータを、前記制御対象装置に出力するように、前記第2の入出力部に対する制御を行うと共に、前記制御対象装置から受け取る前記第3のデータの応答データを出力するように、前記第3の入出力部に対する制御を行う制御部、を備えることを特徴とする切替装置。
[付記7]
前記処理装置は、前記第3の入出力部に接続する処理装置が前記制御対象装置に対して出力するリード命令を生成し、
前記切替装置の制御部は、前記制御対象装置から受け取る前記リード命令の応答データの内容を出力するように、前記第3の入出力部に対する制御を行う、付記6に記載の切替装置。
[付記8]
前記処理装置は、前記制御対象装置の制御を行う制御情報を出力しないとき、前記第1のデータを出力する付記6又は7に記載の切替装置。
[付記9]
前記制御部は、前記第1のデータに対する応答データを前記処理装置に出力するように、前記第1の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第1のデータの応答データに制御データが無い場合、前記制御対象装置の正常稼動を監視する、付記6〜8の何れか1項に記載の切替装置。
[付記10]
前記制御部は、前記第1のデータに対する応答データを前記処理装置に出力するように、前記第1の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第1のデータの応答データに制御データが無い場合、前記第3の入出力部に接続する処理装置の正常稼動を確認する、付記6〜9の何れか1項に記載の切替装置。
[付記11]
光信号を電気信号に変換して、前記電気信号に対する終端処理を行う終端装置と、
制御データを含む第1のデータを、第1の通信方式により出力する処理装置と、
前記第1のデータを、前記第1の通信方式により受け取る第1の入出力部、
前記第1の通信方式によりデータの入出力を行う第2の入出力部、
前記第1の通信方式より送信速度が遅い第2の通信方式でデータの入出力を行う第3の入出力部、及び、
前記第1の入出力部で受け取った前記第1のデータに含まれる前記制御データを前記第3の入出力部で受け取った第2のデータで置換した第3のデータを、前記終端装置に出力するように、前記第2の入出力部に対する制御を行うと共に、前記終端装置から受け取る前記第3のデータの応答データを出力するように、前記第3の入出力部に対する制御を行う制御部、を備える切替装置と、
を備えることを特徴とする光伝送装置。(7)
[付記12]
制御データを含む第1のデータを、第1の通信方式により出力する処理装置に接続する切替装置の制御方法であって、
前記切替装置の第1の入出力部が、前記第1のデータを、前記第1の通信方式により受け取り、
前記切替装置の第3の入出力部が、前記第1の通信方式より送信速度が遅い第2の通信方式でデータの入出力を行い、
前記切替装置の制御部が、前記第1の入出力部で受け取った前記第1のデータに含まれる前記制御データを前記第3の入出力部で受け取った第2のデータで置換した第3のデータを、制御対象装置に出力するように、前記切替装置の第2の入出力部に対する制御を行い、
前記切替装置の制御部が、前記制御対象装置から受け取る前記第3のデータの応答データを出力するように、前記第3の入出力部に対する制御を行う、ことを特徴とする制御方法。(8)
2a、2b3 光回線
10a、10b 伝送システム
50、50a 制御装置
100 第1処理装置
200 第2処理装置
250 監視制御部
300、300a 切替装置
310 第1入出力部
320 第2入出力部
330 第3入出力部
340 制御部
400 制御対象装置
401、401a 終端装置
500a〜m 光伝送装置
700、700a、700b スイッチ盤
Claims (8)
- 制御データを含む第1のデータを、第1の通信方式により制御対象装置に出力する第1の処理装置と、
前記第1のデータを、前記第1の通信方式により受け取る第1の入出力部、
前記第1の通信方式によりデータの入出力を行う第2の入出力部、
前記第1の通信方式より送信速度が遅い第2の通信方式でデータの入出力を行う第3の入出力部、及び、
前記第1の入出力部で受け取った前記第1のデータに含まれる前記制御データを前記第3の入出力部で受け取った第2のデータで置換した第3のデータを、前記制御対象装置に出力するように、前記第2の入出力部に対する制御を行うと共に、前記制御対象装置から受け取る前記第3のデータの応答データを出力するように、前記第3の入出力部に対する制御を行う制御部、を備える切替装置と、
を備えることを特徴とする制御装置。 - 前記第1の処理装置は、前記第3の入出力部に接続する第2の処理装置が前記制御対象機器に対して出力するリード命令を生成する、請求項1に記載の制御装置。
- 前記第1の処理装置は、前記制御対象機器の制御を行う制御情報を出力しないとき、前記第1のデータを出力する請求項1又は2に記載の制御装置。
- 前記制御部は、前記第1のデータに対する応答データを前記処理装置に出力するように、前記第1の入出力部に対する制御を行い、
前記第1の処理装置は、受け取った前記第1のデータの応答データを確認することで、前記制御対象装置の正常稼動を確認する請求項1〜3の何れか1項に記載の制御装置。 - 前記制御部は、前記第1のデータに対する応答データを前記処理装置に出力するように、前記第1の入出力部に対する制御を行い、
前記処理装置は、受け取った前記第1のデータの応答データに制御データが無い場合、前記第3の入出力部に接続する第2の処理装置の正常稼動を確認する、請求項1〜4の何れか1項に記載の制御装置。 - 制御データを含む第1のデータを、第1の通信方式により制御対象装置に出力する処理装置に接続する切替装置であって、
前記第1のデータを、前記第1の通信方式により受け取る第1の入出力部、
前記第1の通信方式によりデータの入出力を行う第2の入出力部、
前記第1の通信方式より送信速度が遅い第2の通信方式でデータの入出力を行う第3の入出力部、及び、
前記第1の入出力部で受け取った前記第1のデータに含まれる前記制御データを前記第3の入出力部で受け取った第2のデータで置換した第3のデータを、前記制御対象装置に出力するように、前記第2の入出力部に対する制御を行うと共に、前記制御対象装置から受け取る前記第3のデータの応答データを出力するように、前記第3の入出力部に対する制御を行う制御部、を備えることを特徴とする切替装置。 - 光信号を電気信号に変換して、前記電気信号に対する終端処理を行う終端装置と、
制御データを含む第1のデータを、第1の通信方式により出力する処理装置と、
前記第1のデータを、前記第1の通信方式により受け取る第1の入出力部、
前記第1の通信方式によりデータの入出力を行う第2の入出力部、
前記第1の通信方式より送信速度が遅い第2の通信方式でデータの入出力を行う第3の入出力部、及び、
前記第1の入出力部で受け取った前記第1のデータに含まれる前記制御データを前記第3の入出力部で受け取った第2のデータで置換した第3のデータを、前記終端装置に出力するように、前記第2の入出力部に対する制御を行うと共に、前記終端装置から受け取る前記第3のデータの応答データを出力するように、前記第3の入出力部に対する制御を行う制御部、を備える切替装置と、
を備えることを特徴とする光伝送装置。 - 制御データを含む第1のデータを、第1の通信方式により出力する処理装置に接続する切替装置の制御方法であって、
前記切替装置の第1の入出力部が、前記第1のデータを、前記第1の通信方式により受け取り、
前記切替装置の第3の入出力部が、前記第1の通信方式より送信速度が遅い第2の通信方式でデータの入出力を行い、
前記切替装置の制御部が、前記第1の入出力部で受け取った前記第1のデータに含まれる前記制御データを前記第3の入出力部で受け取った第2のデータで置換した第3のデータを、制御対象装置に出力するように、前記切替装置の第2の入出力部に対する制御を行い、
前記切替装置の制御部が、前記制御対象装置から受け取る前記第3のデータの応答データを出力するように、前記第3の入出力部に対する制御を行う、ことを特徴とする制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146435A JP5565141B2 (ja) | 2010-06-28 | 2010-06-28 | 制御装置、切替装置、光伝送装置、及び制御方法 |
US13/165,442 US8775690B2 (en) | 2010-06-28 | 2011-06-21 | Control apparatus, switch, optical transmission apparatus, and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146435A JP5565141B2 (ja) | 2010-06-28 | 2010-06-28 | 制御装置、切替装置、光伝送装置、及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012008941A JP2012008941A (ja) | 2012-01-12 |
JP5565141B2 true JP5565141B2 (ja) | 2014-08-06 |
Family
ID=45353606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010146435A Expired - Fee Related JP5565141B2 (ja) | 2010-06-28 | 2010-06-28 | 制御装置、切替装置、光伝送装置、及び制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8775690B2 (ja) |
JP (1) | JP5565141B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101579917B1 (ko) * | 2012-10-27 | 2015-12-23 | 후아웨이 테크놀러지 컴퍼니 리미티드 | Pcie 스위칭 네트워크에서 패킷 전송을 실행하기 위한 방법, 장치, 시스템, 및 저장 매체 |
US20160117179A1 (en) * | 2014-10-24 | 2016-04-28 | Advanced Micro Devices, Inc. | Command replacement for communication at a processor |
CN110134629B (zh) * | 2019-05-20 | 2021-12-10 | 哈尔滨工业大学 | 一种基于FPGA的NVMe SSD PCIe数据包解析方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3297448B2 (ja) * | 1991-07-31 | 2002-07-02 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
JP3434405B2 (ja) * | 1996-03-19 | 2003-08-11 | 富士通株式会社 | 通信制御装置及び通信制御方法並びに中間通信制御ユニット |
JPH11259383A (ja) * | 1998-03-12 | 1999-09-24 | Hitachi Ltd | Ras情報取得回路及びそれを備えた情報処理システム |
JP3930035B2 (ja) * | 2003-02-03 | 2007-06-13 | 日本電信電話株式会社 | データ転送装置およびデータ転送システム |
US8856401B2 (en) | 2003-11-25 | 2014-10-07 | Lsi Corporation | Universal controller for peripheral devices in a computing system |
JP2006238413A (ja) * | 2005-01-27 | 2006-09-07 | Nec Electronics Corp | Usbハブ、usb対応装置及び通信システム |
JP4681467B2 (ja) * | 2006-02-13 | 2011-05-11 | エスアイアイ・ネットワーク・システムズ株式会社 | 通信装置および信号伝送方法 |
JP5687959B2 (ja) * | 2011-06-20 | 2015-03-25 | 株式会社日立製作所 | I/oデバイス共有方法、および装置 |
-
2010
- 2010-06-28 JP JP2010146435A patent/JP5565141B2/ja not_active Expired - Fee Related
-
2011
- 2011-06-21 US US13/165,442 patent/US8775690B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110320641A1 (en) | 2011-12-29 |
JP2012008941A (ja) | 2012-01-12 |
US8775690B2 (en) | 2014-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5923653A (en) | SONET/SDH receiver processor | |
US10031880B2 (en) | Network device and information transmission method | |
JP7027549B2 (ja) | フレキシブルイーサネットにおける障害を示す方法及び装置 | |
US8660125B2 (en) | Node device, integrated circuit and control method in ring transmission system | |
US6041062A (en) | High-speed synchronous multiplexing apparatus | |
JP5565141B2 (ja) | 制御装置、切替装置、光伝送装置、及び制御方法 | |
JP4955687B2 (ja) | 接続レイヤにおける同期式ラインを有する物理レイヤへの非同期式ラインのインタフェース・レート適応 | |
US8295161B2 (en) | Network apparatus that determines whether data is written into buffer based on detection of a memory error | |
EP3671720B1 (en) | Real-time on-chip data transfer system | |
US20030161351A1 (en) | Synchronizing and converting the size of data frames | |
ITTO20001117A1 (it) | Interfaccia perfezionata per reti di telecomunicazione a gerarchia sincrona. | |
JP2001168824A (ja) | 光ラインプロテクション方式 | |
US7940651B2 (en) | Momentary-disconnection-free switching device | |
JP2006270792A (ja) | フレーム伝送方法及び装置 | |
US7624311B2 (en) | Method and apparatus for converting interface between high speed data having various capacities | |
JPH11275039A (ja) | タイムスロット・アサインメント回路 | |
JP2016042218A (ja) | エラー検出装置及びエラー検出方法 | |
JP3561853B2 (ja) | 二重リングネットワークシステム | |
CN114564441B (zh) | 片上系统、数据处理方法及计算机设备 | |
US20230344552A1 (en) | Communication apparatus, communication system, and communication method | |
US6763038B1 (en) | Light transmission equipment | |
JP5742461B2 (ja) | 信号伝送装置 | |
JP3730072B2 (ja) | 伝送装置及びネットワークシステム | |
JP3485251B2 (ja) | 伝送装置及びデータ終端方法 | |
JPH1093536A (ja) | 伝送装置のユニット間インタフェース方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |