JP3860765B2 - ダイオード素子 - Google Patents

ダイオード素子 Download PDF

Info

Publication number
JP3860765B2
JP3860765B2 JP2002055242A JP2002055242A JP3860765B2 JP 3860765 B2 JP3860765 B2 JP 3860765B2 JP 2002055242 A JP2002055242 A JP 2002055242A JP 2002055242 A JP2002055242 A JP 2002055242A JP 3860765 B2 JP3860765 B2 JP 3860765B2
Authority
JP
Japan
Prior art keywords
ring
guard ring
semiconductor layer
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002055242A
Other languages
English (en)
Other versions
JP2003258270A5 (ja
JP2003258270A (ja
Inventor
瑞枝 北田
宏介 大島
伸治 九里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2002055242A priority Critical patent/JP3860765B2/ja
Priority to EP03003831A priority patent/EP1341238B1/en
Priority to EP10178736.4A priority patent/EP2259325B1/en
Priority to US10/369,101 priority patent/US7135718B2/en
Publication of JP2003258270A publication Critical patent/JP2003258270A/ja
Publication of JP2003258270A5 publication Critical patent/JP2003258270A5/ja
Application granted granted Critical
Publication of JP3860765B2 publication Critical patent/JP3860765B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はダイオードに係り、特に、細溝内に半導体結晶がエピタキシャル成長された構造を有するショットキーバリア型ダイオードに関する。
【0002】
【従来の技術】
図17は、従来技術のダイオード101の平面図を示し、図18は、図17のP−P線断面図を示している。なお、簡単のため図17には、後述する熱酸化膜とPSG膜とアノード電極は図示していない。
このダイオード101は、N型のシリコン基板111を有している。シリコン基板111の表面上にはN型のエピタキシャル層112が形成されている。
【0003】
このエピタキシャル層112の表面には、平面形状がリング状の孔と長方形状の孔とが設けられている。ここではリング状の孔と長方形状の孔が3個ずつ設けられている。各リング状の孔は同心状に配置されており、最も内側に配置された孔のリング内周より内側に、各長方形状の孔が配置されている。
【0004】
各リング状の孔と各長方形状の孔との内部には、エピタキシャル成長法で形成され、P型不純物が含まれた半導体層がそれぞれ充填されており、長方形状の孔と半導体層とで耐圧部1251〜1253が構成され、各リング状の孔と半導体層とで、ガードリング部1271〜1273が形成されている。
【0005】
エピタキシャル層112の表面には、熱酸化膜114とPSG膜115とが順次形成されている。PSG膜115上には金属薄膜からなるアノード電極118が配置されている。熱酸化膜114とPSG膜115とには同じ位置に開口が形成されている。この開口の縁を図17の符号162aに示す。この開口の底部ではエピタキシャル層112と、耐圧部1251〜1253と、最内周のガードリング部1271とが露出しており、これらの露出した部分がアノード電極118の底部と接触している。このアノード電極118は、エピタキシャル層112と接触した部分でショットキー接合部131を形成し、耐圧部1251〜1253及び最内周のガードリング部1271とはオーミック接合部1301〜1303を形成する。
【0006】
かかる構成のダイオード101では、アノード電極118に正電圧、カソード電極119に負電圧を印加すると、アノード電極118とエピタキシャル層112との間のショットキー接合部131が順バイアスされ、アノード電極118からカソード電極119に向けて電流が流れる。
【0007】
それとは逆に、アノード電極118に負電圧、カソード電極119に正電圧を印加すると、アノード電極118とエピタキシャル層112との間のショットキー接合部131と、耐圧部1251〜1253及び最内周のガードリング部1271と、エピタキシャル層112との間の各PN接合とが逆バイアスされ、電流は流れなくなる。この状態で、各PN接合からエピタキシャル層112内に横方向に空乏層が広がる。
【0008】
かかる従来のダイオード素子101では、仮にエピタキシャル層112が完全に空乏化しても、耐圧部1251〜1253やガードリング部1271〜1273の内部が完全に空乏化せず空乏層が形成されない箇所が存在することがあった。この場合には空乏層が形成されない箇所に電界が集中してしまい、耐圧が低下してしまっていた。
【0009】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高耐圧のダイオード素子を提供することにある。
【0010】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、第1導電型の半導体層と、前記半導体層に設けられ、リング形状のものと、該リング形状のものの内周領域に配置されたものを含む複数の孔と、前記複数の孔内部に充填された第2導電型の半導体からなる充填物と、前記半導体層とはショットキー接合をし、前記充填物とはオーミック接合をする材料で構成された電極膜とを有し、前記リング形状の孔と、該リング形状の孔に充填された充填物とでガードリング部が構成され、前記リング形状の孔の内周領域に配置された孔に充填された充填物とで耐圧部が構成され、前記ガードリング部のリング内周より内側に位置する半導体層で活性領域が構成され、前記電極膜は、前記耐圧部内の充填物と、前記活性領域とに接触するように配置され、前記活性領域には、前記電極膜と前記半導体層とが接触した部分のショットキー接合で構成されたショットキー接合部と、前記電極膜と前記耐圧部内の充填物とが接触した部分のオーミック接合で構成されたオーミック接合部とが配置されたダイオード素子であって、前記半導体層と前記充填物を含む基板の表面から、前記孔の底部までの深さに位置する前記基板の一部である表層領域では、前記ガードリング部をリング幅で二等分するリング中心線よりも内側に位置する部分で、前記半導体層内部の第1導電型不純物の量と、前記充填物内の第2導電型不純物の量とは互いに等しい。
請求項2記載の発明は、請求項1記載のダイオード素子であって、前記ガードリング部は複数設けられ、各ガードリング部は互いに同心状に配置され、前記表層領域の、互いに隣接する各ガードリング部の各リング中心線の間に位置する部分では、前記半導体層内部の第1導電型不純物の量と、前記充填物内部の第2導電型不純物の量とは互いに等しい
【0011】
かかる構成のダイオード素子で、第1導電型をN型とし、第2導電型をP型とすると、半導体層とオーミック接合する金属膜を、孔が設けられた表面と反対側の表面に形成し、半導体層を接地した状態で電極膜に、金属膜に対して正の電圧を印加すると、電極膜と半導体層との間のショットキー接合が順バイアスされ、ショットキー接合を通って電極膜から金属膜へと電流が流れる。このとき、耐圧部内の充填物と半導体層との間のPN接合も順バイアスされるが、PN接合の障壁高さはショットキー接合の障壁高さよりも高いので、PN接合に流れる電流はショットキー接合面を介して流れる電流よりもはるかに小さい。
【0012】
それとは逆に電極膜に、金属膜に対して負の電圧を印加すると、電極膜と半導体層との間のショットキー接合と、耐圧部と半導体層との間のPN接合との両方が逆バイアスされ、電流は流れなくなる。
【0013】
上述した複数の孔を、同一のエッチング工程で形成すれば、各孔の深さが一定になり、表層領域の厚みも一定になる。表層領域の厚みが一定であれば、横方向に広がる空乏層は表層領域内部のみに広がるので、横方向に広がる空乏層を考えるには、表層領域内部のみを考えればよい。
【0014】
本発明のダイオード素子では、最内周のガードリング部のリング中心線より内側に位置する表層領域では、第1導電型不純物の量と第2導電型不純物の量は互いに等しく構成されているので、表層領域において、最内周のガードリング部のリング中心線より内側の第1導電型の半導体層が完全に空乏化すると、第2導電型の耐圧部及びガードリング部の内部も完全に空乏化する。
【0015】
このように、第1導電型不純物の量と第2導電型不純物との量が等しく構成されていれば、上述した複数の孔のうち、リング形状のものの内周領域に配置されたものはいかなる形状でもよく、例えば矩形状や円状、あるいはリング形状のものであってもよい。
【0016】
このように孔の形状はどのような形状でもよいが、互いに隣接する各孔の間の距離が等しくなく、他の孔と極端に離れて配置された孔があると、他の孔の間が空乏化しても、離れて配置された孔と他の孔との間が空乏化しないことがあり、その場合には空乏化しない箇所に電界集中が生じてしまうので、各孔の間の距離を互いに等しくするとよい。
【0017】
また、上述した充填物のうち、少なくともリング状の孔内に充填され、ガードリング部を構成する充填物を同一工程で形成してもよい。このように構成すると、ガードリング部を構成する充填物は同じ材料で構成される。充填物をエピタキシャル成長で形成し、成長の際に一定量の不純物ガスを導入すれば、各充填物内部の不純物濃度は均一になる。特に、各ガードリング部内部の不純物濃度が均一である場合に、リング幅を二等分するリング中心線より内側と外側とでは、面積が異なり、リング中心線より内側と外側とにそれぞれ位置する不純物の量は厳密には等しくないが、その量の差は微小であるため、リング中心線より内側と外側にそれぞれ位置する不純物の量は略等しくなる。
【0018】
特に、ガードリング部が矩形リング状に形成されている場合には、リング中心線より内側と外側にそれぞれ位置する部分の面積の差は、四隅部分のみで生じ、他の部分では面積は全く等しいので、無視できる程度であり、リング中心線より内側と外側にそれぞれ位置する部分の不純物はほぼ等しいといえる。
【0019】
なお、本発明のダイオード素子において、ガードリング部を複数個設け、互いに隣接するガードリング部の各リング中心線の間に位置する部分の表層領域で、第1導電型不純物と第2導電型不純物の量が互いに等しくなるように構成してもよい。このように構成すると、任意のガードリング部のリング中心線より内側の表層領域では、第1導電型不純物の量と第2導電型不純物の量とが互いに等しくなり、任意のガードリング部のリング中心線より内側に位置する表層領域では、第1導電型の半導体層が完全に空乏化すると、第2導電型の耐圧部及びガードリング部の内部もまた完全に空乏化する。
【0020】
互いに隣接するガードリング部間において、内側に位置するガードリング部のリング外周と、外側に位置するガードリング部のリング内周との距離を均一にすれば、内側のガードリング部のリング外周から空乏層が広がったときに、各空乏層の端部は外側のガードリング部のリング内周に同時に到達するので、一部に空乏層の端部が到達しないことで空乏化しない部分が形成されることはない。
【0021】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
最初に、本発明の一実施形態に係るダイオード素子の製造方法について説明する。
【0022】
図4を参照し、符号11は、N型のシリコン基板11を示している。このシリコン基板11の表面上には、本発明の半導体層の一例であるN型のエピタキシャル層12が形成されている。エピタキシャル層12の表面にはパターニングされた熱酸化膜13が成膜されている。この熱酸化膜13は、平面図を図11に示すように、平面形状が矩形リング状の開口471〜473と、平面形状が長方形状の開口461〜463とを複数ずつ有しており、矩形リング状の開口471〜473と、長方形状の開口461〜463との底部で、エピタキシャル層12が露出している。ここでは、矩形リング状の開口471〜473と長方形状の開口461〜463とをそれぞれ3個ずつ有している。なお、図4は図11のD−D線断面図に相当している。
【0023】
図11に示すように、各矩形リング状の開口471〜473は同心状に配置されており、各長方形状の開口461〜463は、最も内側の矩形リング状の開口471のリング内周より内側に位置し、互いに平行に配置されている。
【0024】
この熱酸化膜13をマスクにし、熱酸化膜13の開口底部で露出するエピタキシャル層12をエッチングすると、図5に示すように、長方形状の開口461〜463の底部と矩形リング状の開口471〜473底部で露出したエピタキシャル層12が除去され、長方形状の開口461〜463と矩形リング状の開口471〜473の下方に、それぞれ平面形状が細長矩形状である細孔231〜233と、平面形状が矩形リング状である矩形リング状の孔261〜263が形成される。これらの細孔231〜233と矩形リング状の孔261〜263は、同じエッチング工程で同時に形成されるため、それぞれの深さは互いに等しくなっており、各細孔231〜233と矩形リング状の孔261〜263の底部は、いずれもエピタキシャル層12の内部に位置している。
【0025】
次いで、細孔231〜233と矩形リング状の孔261〜263との内部に、p型不純物であるボロンを含むガスを流しながらエピタキシャル層を成長させると、図6に示すように、細長矩形状の細孔231〜233の内部に、P型のエピタキシャル層からなる耐圧部251〜253が形成されるとともに、各矩形リング状の孔261〜263の内部に、P型のエピタキシャル層からなるガードリング部271〜273が形成される。このように、ガードリング部271〜273や、耐圧部251〜253は、不純物が添加されたガスを一定量ずつ流して、細孔231〜233と矩形リング状の孔261〜263との内部にエピタキシャル成長させることで形成されているので、内部の不純物濃度は均一になっている。エピタキシャル層12と、各耐圧部251〜253と、各ガードリング部271〜273とは、本発明の基板の一例を構成している。
【0026】
次に、熱酸化膜13をパターニングして、図7に示すように、各矩形リング形状の各開口471〜473にそれぞれ接する位置の熱酸化膜13に、部分的に切り欠き511〜513を複数個形成する。なお、図7は図12のE−E線断面図に対応しており、ここでは図12に示すように切り欠き511〜513の平面形状は矩形になっている。
【0027】
次いで、この熱酸化膜13をマスクにして基板表面にボロンイオンを注入すると、切り欠き511〜513の形成された部分のエピタキシャル層12の表面にP型不純物注入層が形成され、熱処理すると、P型不純物注入層が拡散して図8に示すように、切り欠き511〜513の形成された部分に、各ガードリング部271〜273のリング内周とそれぞれ接するP型不純物拡散層からなる中継拡散層521〜523が形成される。
【0028】
次に熱酸化膜13を除去した後、熱酸化処理してエピタキシャル層12の表面に熱酸化膜を成膜し、CVD法等により熱酸化膜の表面にPSG膜を成膜する。その後、熱酸化膜及びPSG膜をパターニングして、最内周のガードリング部271のリング幅方向途中よりも内側に位置する熱酸化膜及びPSG膜に開口を形成する。図9の符号14に熱酸化膜を示し、符号15にPSG膜を示し、符号60に、開口を示す。この開口60の底部では、エピタキシャル層12と、耐圧部251〜253の表面が露出している。
【0029】
次に、金属をスパッタリングし、全面に金属膜を成膜した後、パターニングして、金属膜からなるアノード電極膜18を形成する。その状態を図10に示す。この金属膜を構成する金属は、開口60の底部で露出するエピタキシャル層12、耐圧部251〜253と接触し、エピタキシャル層12とはショットキー接合を形成し、耐圧部251〜253とはオーミック接合を形成する金属であって、ここではクロムを用いている。アノード電極膜18とエピタキシャル層12とで形成されるオーミック接合をオーミック接合部301〜303とし、アノード電極膜18と耐圧部251〜253とで形成されるショットキー接合をショットキー接合部31とすると、ショットキー接合部31とオーミック接合部301〜303とは、いずれも最内周のガードリング部271のリング内周より内側に位置している。
【0030】
エピタキシャル層12の表面にはアノード電極膜18が配置されている。アノード電極膜18の底部は、上述したように熱酸化膜14とPSG膜15の開口底部で露出する各耐圧部251〜253と、最内周のガードリング部27 1 と、エピタキシャル層12の表面とに接触し、最内周以外のガードリング部27 2 〜273とは非接触の状態になっている。その結果、各耐圧部251〜253最内周のガードリング部27 1 アノード電極膜18と同電位であり、最内周以外のガードリング部27 2 〜273は浮遊電位に置かれている。上述したように各ガードリング部271〜273は、耐圧部251〜253を取り囲むように同心状に配置されている。
【0031】
その後、基板11の、エピタキシャル層12が配置された側と反対側の一表面に、基板11とオーミック接合する金属薄膜からなるカソード電極膜19を形成する。以上の工程を経て、図1、図2に示す本発明の一実施形態に係るダイオード1が完成する。図1は、ダイオード1の平面図であり、図2、図3は図1のA−A線断面、B−B線断面に相当する部分の断面図をそれぞれ示している。なお、簡単のため、図1では、アノード電極膜18と熱酸化膜14とPSG膜15は省略している。なお、符号60は、熱酸化膜14とPSG膜15の開口を示している。
【0032】
かかるダイオード1では、アノード電極膜18に、カソード電極膜19に対して正の電圧を印加すると、アノード電極膜18とエピタキシャル層12との間のショットキー接合部31が順バイアスされ、アノード電極膜18からカソード電極膜19に向けて電流が流れる。
【0033】
このとき、各耐圧部251〜253とエピタキシャル層12との間のPN接合が順バイアスされるが、PN接合の障壁高さはショットキー接合の障壁高さよりも高いので、PN接合には電流は流れないか、流れても僅かである。
【0034】
それとは逆に、アノード電極膜18に、カソード電極膜19に対して負の電圧を印加すると、アノード電極膜18とエピタキシャル層12との間のショットキー接合部31と、各耐圧部251〜253とエピタキシャル層12との間のPN接合とが逆バイアスされ、PN接合から空乏層が広がり、電流が流れなくなる。
【0035】
本発明の基板の表面から、細孔231〜233と矩形リング状の孔261〜263を含む複数の孔の底部よりも深い領域にはPN接合はないので、表面からその底部までの深さの領域を表層領域70とし、PN接合からの空乏層の広がりのうち、底面方向への広がりを無視すると、空乏層は、表層領域70内部を横方向に広がる。
【0036】
空乏層の広がり量は不純物の量に依存するので、表層領域70内の空乏層の広がりを考えるには、表層領域70内の不純物量を考えればよい。
【0037】
表層領域70内の不純物については、最内周のガードリング部271をリング幅方向に二等分する線を第1リング中心線331とすると、表層領域70のうち、第1リング中心線331よりも内側の部分では、全部の耐圧部251〜253内のP型不純物の総量と、最内周のガードリング部271内のP型不純物の量とを合計した合計量は、エピタキシャル層12内のN型不純物の量に等しくされている。
【0038】
このため、表層領域70のうち、第1リング中心線331よりも内側に位置するN型の部分が完全に空乏化したときには、第1リング中心線331よりも内側に位置するP型の部分が空乏化する。
【0039】
すなわち、第1リング中心線331よりも内側に位置するエピタキシャル層12の内部が完全に空乏化したときには、第1リング中心線331よりも内側に位置する全部の耐圧部251〜253の内部と最内周のガードリング部271の内部との両方が完全に空乏化する。
【0040】
また、表層領域70のうち、互いに隣接するガードリング部27n-1,27nのリング幅をそれぞれ二等分する第(n−1)、第nリング中心線33n-1,33nの間に挟まれている領域では、エピタキシャル層12内のN型不純物の量と、互いに隣接している各ガードリング部27n-1,27n内のP型不純物の量の合計とが互いに等しくなっている。
【0041】
すなわち、どのガードリング部271〜273のリング中心線331〜333についても、各リング中心線331〜333より内側の表層領域70では、P型不純物の量はN型不純物の量と等しくなっている。
【0042】
このため、各リング中心線331〜333よりも内側のエピタキシャル層12の内部が完全に空乏化したときには、各リング中心線331〜333よりも内側のガードリング部271〜273と、各耐圧部251〜253の内部と最内周のガードリング部271の内部との両方が完全に空乏化する。従って、従来のように空乏層が形成されない箇所に電界が集中してダイオードの耐圧が低下することはない。
【0043】
なお、表層領域70内では、各孔の深さは同じで、かつ各耐圧部251〜253と、各ガードリング部271〜273の不純物濃度は均一にされている。このため、ある領域についてP型不純物の量とN型不純物の量が等しくなるには、その領域内でP型不純物を含む部分の面積と不純物濃度の積と、N型不純物を含む部分の面積と不純物濃度の積とが等しいという条件を満たしていればよい。
【0044】
そこで、本実施形態では、各耐圧部251〜253と最内周のガードリング部271の面積及び不純物濃度や、各耐圧部251〜253と最内周のガードリング部271の間の距離等を予め適当な値に設定して、第1リング中心線331より内側の表層領域70で、全部の耐圧部251〜253の面積及び不純物濃度との積の総量と、最内周のガードリング部271の面積及び不純物濃度の積とを合計した合計量が、エピタキシャル層12の面積及び不純物濃度の積と等しくなるようにしている。その結果、第1リング中心線331より内側の表層領域70で全部の耐圧部251〜253のP型不純物の総量と、最内周のガードリング部271のP型不純物の量とを合計した量が、エピタキシャル層12のN型不純物の量と等しくなっている。
【0045】
同様に、各ガードリング部271〜273のリング幅及び不純物濃度等や、互いに隣接するガードリング部27n-1,27n間の距離等を予め適当な値に設定しており、互いに隣接する第(n−1)、第nリング中心線33n-1,33n間の間に挟まれた表層領域70では、互いに隣接するガードリング部27n-1,27nの不純物濃度と面積との積を合計した合計量が、互いに隣接する各ガードリング部27n-1,27nに挟まれたエピタキシャル層12の不純物濃度と面積との積に等しくなるようにしている。その結果、互いに隣接する第(n−1)、第nリング中心線33n-1,33n間の表層領域70では、互いに隣接するガードリング部27n-1,27nのP型不純物の総量が、互いに隣接する各ガードリング部27n-1,27nに挟まれたエピタキシャル層12のN型不純物の量と等しくなっている。
【0046】
また、本発明では、各ガードリング部271〜273の各リング内周には、浅いP型不純物拡散層からなる中継拡散層521〜523がそれぞれ設けられている。ここでは、各中継拡散層521〜523は、各ガードリング部271〜273のリング内周に直接接触して配置されている。
【0047】
互いに隣接するガードリング部271〜273の間に挟まれたエピタキシャル層12の幅は、中継拡散層521〜523が設けられた部分の方が、中継拡散層521〜523が設けられていない部分よりも短くなっている。互いに隣接する各ガードリング部のうち、少なくとも一方のガードリング部の電位が浮遊電位に置かれている場合に、各ガードリング部271〜273から空乏層が広がると、エピタキシャル層12の幅が短くなっている部分は、幅が長い部分よりも早く空乏化するので、中継拡散層521〜523が設けられた部分は、中継拡散層521〜523が設けられていない部分が空乏化する電圧よりも低い電圧で空乏化し、浮遊電位状態にあったガードリング部27の電位状態を早く安定にすることができる。これらの中継拡散層521〜523はリング内周に部分的に配置されているが、リング内周や外周の全周に配置してもよい。あるいは、設けなくともよい。
【0048】
また、本実施形態のダイオード1には各ガードリング部271〜273が3本設けられたものとしたが、本発明のガードリング部の本数はこれに限られるものではなく、何本設けられていてもよい。
【0049】
また、上記実施形態のダイオード1では、各耐圧部251〜253の平面形状を、細長の矩形とし、各耐圧部251〜253は互いに平行に配置されたものとしたが、本発明の耐圧部はこれに限られるものではなく、例えば図13に平面図を示し、図14にそのF−F線断面図を示すように、平面形状が矩形の各耐圧部25を、島状に配置したダイオード2を構成してもよい。なお、図13では、簡単のため熱酸化膜14、PSG膜15及びアノード電極膜18は図示していない。
【0050】
また、図15に平面図を示し、図16にそのG−G線断面図を示すように、矩形リング状の耐圧部25aと、その内周領域に配置された矩形の耐圧部25bとを設け、これらの耐圧部25a、25bが最内周のガードリング部271より内側に配置されるダイオード3を構成してもよい。なお、図15では、簡単のため熱酸化膜14、PSG膜15及びアノード電極膜18とは図示していない。
【0051】
また、上記実施形態では、第1導電型をN型とし、第2導電型をP型としているが、これとは逆に第1導電型をP型とし、第2導電型をN型としてもよい。
【0052】
【発明の効果】
電界集中が生じず、高耐圧のダイオードが得られる。
【図面の簡単な説明】
【図1】本発明の一実施形態のダイオード素子を説明する平面図
【図2】図1のA−A線断面図
【図3】図1のB−B線断面図
【図4】本発明の一実施形態のダイオード素子の製造工程を説明する第1の断面図
【図5】本発明の一実施形態のダイオード素子の製造工程を説明する第2の断面図
【図6】本発明の一実施形態のダイオード素子の製造工程を説明する第3の断面図
【図7】本発明の一実施形態のダイオード素子の製造工程を説明する第4の断面図
【図8】本発明の一実施形態のダイオード素子の製造工程を説明する第5の断面図
【図9】本発明の一実施形態のダイオード素子の製造工程を説明する第6の断面図
【図10】本発明の一実施形態のダイオード素子の製造工程を説明する第7の断面図
【図11】本発明の一実施形態のダイオード素子の製造工程を説明する第1の平面図
【図12】本発明の一実施形態のダイオード素子の製造工程を説明する第2の平面図
【図13】本発明の他の実施形態のダイオード素子を説明する平面図
【図14】図13のF−F線断面図
【図15】本発明のその他の実施形態のダイオード素子説明する平面図
【図16】図15のG−G線断面図
【図17】従来のダイオード素子を説明する平面図
【図18】図17のP−P線断面図
【符号の説明】
1……ダイオード
11……シリコン基板
12……エピタキシャル層(半導体層)
18……アノード電極膜(電極膜)
251〜253……耐圧部
271〜273……ガードリング部

Claims (2)

  1. 第1導電型の半導体層と、
    前記半導体層に設けられ、リング形状のものと、該リング形状のものの内周領域に配置されたものを含む複数の孔と、
    前記複数の孔内部に充填された第2導電型の半導体からなる充填物と、
    前記半導体層とはショットキー接合をし、前記充填物とはオーミック接合をする材料で構成された電極膜とを有し、
    前記リング形状の孔と、該リング形状の孔に充填された充填物とでガードリング部が構成され、
    前記リング形状の孔の内周領域に配置された孔と、該孔に充填された充填物とで耐圧部が構成され、
    前記ガードリング部のリング内周より内側に位置する半導体層で活性領域が構成され、
    前記電極膜は、前記耐圧部内の充填物と、前記活性領域とに接触するように配置され、
    前記活性領域には、前記電極膜と前記半導体層とが接触した部分のショットキー接合で構成されたショットキー接合部と、前記電極膜と前記耐圧部内の充填物とが接触した部分のオーミック接合で構成されたオーミック接合部とが配置されたダイオード素子であって、
    前記半導体層と前記充填物を含む基板の表面から、前記孔の底部までの深さに位置する前記基板の一部である表層領域では、前記ガードリング部をリング幅で二等分するリング中心線よりも内側に位置する部分で、前記半導体層内部の第1導電型不純物の量と、前記充填物内の第2導電型不純物の量とは互いに等しいダイオード素子。
  2. 前記ガードリング部は複数設けられ、各ガードリング部は互いに同心状に配置され、
    前記表層領域の、互いに隣接する各ガードリング部の各リング中心線の間に位置する部分では、前記半導体層内部の第1導電型不純物の量と、前記充填物内部の第2導電型不純物の量とは互いに等しい請求項1記載のダイオード素子。
JP2002055242A 2002-02-20 2002-03-01 ダイオード素子 Expired - Lifetime JP3860765B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002055242A JP3860765B2 (ja) 2002-03-01 2002-03-01 ダイオード素子
EP03003831A EP1341238B1 (en) 2002-02-20 2003-02-20 Diode device and transistor device
EP10178736.4A EP2259325B1 (en) 2002-02-20 2003-02-20 Transistor device
US10/369,101 US7135718B2 (en) 2002-02-20 2003-02-20 Diode device and transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002055242A JP3860765B2 (ja) 2002-03-01 2002-03-01 ダイオード素子

Publications (3)

Publication Number Publication Date
JP2003258270A JP2003258270A (ja) 2003-09-12
JP2003258270A5 JP2003258270A5 (ja) 2005-06-30
JP3860765B2 true JP3860765B2 (ja) 2006-12-20

Family

ID=28666125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002055242A Expired - Lifetime JP3860765B2 (ja) 2002-02-20 2002-03-01 ダイオード素子

Country Status (1)

Country Link
JP (1) JP3860765B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841825B2 (en) 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP3971670B2 (ja) 2002-06-28 2007-09-05 新電元工業株式会社 半導体装置
JP2007109712A (ja) * 2005-10-11 2007-04-26 Shindengen Electric Mfg Co Ltd トランジスタ、ダイオード
JP5579548B2 (ja) * 2010-09-08 2014-08-27 新電元工業株式会社 半導体装置、および、その製造方法

Also Published As

Publication number Publication date
JP2003258270A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
KR100628421B1 (ko) 반도체 장치
JP3914785B2 (ja) ダイオード素子
US6841825B2 (en) Semiconductor device
US7135718B2 (en) Diode device and transistor device
JP2008300506A (ja) ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2005243715A (ja) 半導体装置およびその製造方法
WO2019054459A1 (ja) 半導体装置およびその製造方法
US20220059657A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP2004128293A (ja) 半導体装置
KR101490937B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP4764003B2 (ja) 半導体装置
JP3914852B2 (ja) ダイオード素子とトランジスタ素子
JP3860765B2 (ja) ダイオード素子
JP2003188391A (ja) 半導体素子及びその製造方法
JP2018067690A (ja) 半導体装置とその製造方法
JP3551251B2 (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP2003258270A5 (ja)
WO2006082618A1 (ja) 半導体装置およびその製造方法
JP4095492B2 (ja) 半導体装置
JP4133565B2 (ja) トランジスタとその製造方法、及びダイオード
JP2000294805A (ja) ショットキバリアダイオード及びその製造方法
JP4294016B2 (ja) 半導体デバイスの製造方法
JP2005197439A (ja) 半導体装置
JP4851075B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041020

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060922

R150 Certificate of patent or registration of utility model

Ref document number: 3860765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

EXPY Cancellation because of completion of term