JP3859075B2

JP3859075B2 - セラミック電子部品

Info

Publication number: JP3859075B2
Application number: JP2003064377A
Authority: JP
Inventors: 泰介安彦; 彰敏吉井
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-03-11
Filing date: 2003-03-11
Publication date: 2006-12-20
Anticipated expiration: 2023-03-11
Also published as: JP2004273875A

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板等に埋め込むタイプのセラミック電子部品に関する。
【０００２】
【従来の技術】
電気機器の小型化、薄型化に対応する手段として、回路基板に予め設けられた取付孔内に、セラミック電子部品を埋め込む技術は既に知られている。例えば、特許文献１は、多層プリント配線板に内蔵または収納させるコンデンサであって、その表面の少なくとも一部にポリイミド膜が形成されているコンデンサを開示している。このコンデンサは、内部電極と誘電膜とが交互に積層された積層体の両端面を含む部分に外部電極が形成されたものである。
【０００３】
次に、特許文献２は、多層プリント配線板に内蔵または収納させるコンデンサであって、その表面の少なくとも一部にカップリング剤層が形成されているコンデンサを開示している。コンデンサは、内部電極と誘電膜とが交互に積層された積層体の両端面を含む部分に外部電極が形成された構造を有している。
【０００４】
通常、コンデンサなどのセラミック電子部品では、内部電極と誘電体膜とが交互に積層された積層体を、例えば１００μｍ程度の厚みとし、その両側に、５０〜５００μｍ程度の厚みを有する保護層を設けるのであるが、回路基板に取付孔内に埋め込むタイプのものでは、薄型化に対応するため、保護層を省略することがある。特許文献１、２にはそのような構造のコンデンサが図示されている。
【０００５】
しかし、両側の保護層を省略してしまった場合には、保護層による補強作用が得られなくなるので、コンデンサ全体としての機械的強度が極端に低下してしまい、製造工程のみならず、回路基板への埋め込み工程等において、コンデンサが割れたり、破損したりするという重大な欠陥を生じる恐れがある。
【０００６】
【特許文献１】
特開２００２−２０３７３４号公報
【特許文献２】
特開２００２−２０３７３５号公報
【０００７】
【発明が解決しようとする課題】
本発明の課題は、製造工程及び回路基板への埋め込み工程において、破損、割れ等が生じるのを回避し得るセラミック電子部品を提供することである。
【０００８】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るセラミック電子部品は、セラミック基体と、複数の内部電極とを含む。前記セラミック基体は、厚み方向に、内部電極領域層と、保護層とを有する。前記内部電極は、前記内部電極領域層の内部に埋設されている。前記保護層は、前記内部電極領域層の片側にのみ隣接し、削り代を与え得る厚みを有している。
【０００９】
上述したように、本発明に係るセラミック電子部品は、セラミック基体と、複数の内部電極とを含む。セラミック基体は、厚み方向に内部電極領域層を有しており、内部電極領域層は内部に複数の内部電極を含んでいる。この構造によれば、セラミック層の物性や厚み、内部電極のパターンや取り出し構造、更には、全体の層数などに応じた特性を持つセラミック電子部品を得ることができる。
【００１０】
しかも、セラミック基体は保護層を有し、保護層は内部電極領域層に隣接しているから、保護層による補強作用を得ることができる。このため、内部電極領域層の層厚を薄くして、薄型化を図りつつ、全体としての機械的強度を確保し、製造工程及び回路基板への埋め込み工程等において、セラミック電子部品が割れたり、破損したりするのを回避することができる。
【００１１】
保護層は、内部電極領域層の片側にのみ隣接し、削り代を与え得る厚みを有しているから、回路基板等への埋め込みに当たり、内部電極領域層が取付孔の内奥に位置し、保護層が回路基板の外側に位置するように配置し、保護層を、その表面側から研磨することにより、回路基板の表面に近い所まで位置合わせすることができる。研磨は、セラミック電子部品を取付孔内にセットした後に実行されるので、研磨工程で、セラミック電子部品が破損または割れるのを回避することができる。
【００１２】
従って、セラミック電子部品が破損または割れるのを回避しながら、セラミック電子部品を、回路基板との組み合わせによって許される極限まで、薄型化することができる。
【００１３】
好ましくは、保護層は、表面に識別標識を有する。このような識別標識によれば、回路基板等への埋め込みに当たり、内部電極領域層が取付孔の内奥に位置し、保護層が回路基板の外側に位置するように、確実に配置することができる。
【００１４】
別の態様として、保護層は中間部にダミー電極層を有していてもよい。このようなダミー電極層があると、これを目安にして、保護層を研磨することができるので、研磨作業を、効率よく、かつ、確実に実行することができる。ダミー電極層の両端を、測定器に導いておき、ダミー電極層が破断されたときに、研削、研磨を終了するようなシステムを構成することもできる。
【００１５】
更に別の態様として、内部電極領域層は２層であってもよい。この場合、内部電極領域層の一方は保護層の厚み方向の一方側に隣接し、他方は保護層の厚み方向の他方側に隣接する構成とする。即ち、保護層を中間層として、その両側に内部電極領域層を隣接させる構造である。この構造のもとでは、セラミック電子部品は、厚み方向に方向性を持たないので、厚み方向の両面の何れからも、研磨することができる。
【００１６】
更に追加的な構造として、上に挙げた何れの態様においても、２つの端子電極を有する構造を採用することができる。この場合、端子電極のそれぞれはセラミック基体の長さ方向の両端において、セラミック基体の厚み方向の両面を除く側面の少なくとも１つに備えられる。この構造によれば、回路基板等に設けられた取付孔内に、セラミック電子部品を挿入した場合に、端子電極の厚み分による厚み増大を考慮する必要がないので、薄型化に寄与できる他、研磨の際に端子電極が研磨されるのを、できるだけ回避し、研磨作業を、効率よく、かつ、確実に実行できる。
【００１７】
本発明に係るセラミック電子部品の代表例は、セラミックコンデンサである。セラミックコンデンサの場合、複数の内部電極のうち、隣接する内部電極の一方は、一端が、端子電極の一方に接続され、隣接する内部電極の他方は、一端が前記端子電極の他方に接続される。
【００１８】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。添付図面は、単なる例示に過ぎない。
【００１９】
【発明の実施の形態】
図１は本発明に係るセラミック電子部品の断面図である。図は、セラミック電子部品の代表例として、セラミックコンデンサを示しているが、インダクタなどの他の部品よいし、コンデンサとインダクタとを併せ持つ複合型であってもよい。
【００２０】
図示されたセラミック電子部品は、セラミック基体１と、複数の内部電極２１、２２とを含む。セラミック基体１は、厚み方向に、内部電極領域層１０と、保護層１１とを有する。内部電極２１、２２は、内部電極領域層１０の内部に埋設されている。図示実施例は、セラミックコンデンサを示しており、隣接する内部電極２１、２２はセラミック層１２を介して互いに対向している。セラミックコンデンサの場合、セラミック層１２は、セラミック誘電体層であり、その層厚は、薄いもので、数μｍ〜１０μｍ程度になる。内部電極領域層１０の厚みＴ１は、セラミック層１２の層数によって定まる。
【００２１】
複数の内部電極２１、２２のうち、隣接する内部電極２１、２２の一方は、一端が、セラミック基体１０の１側端面に導出され、隣接する内部電極２１、２２の他方は、一端がセラミック基体１０の他側端面に導出される。
【００２２】
保護層１１は、内部電極領域層１０の片側にのみ隣接し、削り代を与え得る厚みＴ２を有している。厚みＴ２は、削り代を確保できること、及び、内部電極領域層１０の最小厚みを考慮したときも十分な補強作用を保証し得ることを前提にして決定される。具体的には、５０〜５００μｍの範囲である。保護層１１は、製造条件、焼成条件の統一性、及び、特性の安定化などの観点から、セラミック層１２と同一の材料によって構成することが好ましい。保護層１１は、内部電極領域層１０と同一の平面積を有している。
【００２３】
上述したように、図示実施例のセラミック電子部品において、セラミック基体１は、内部電極領域層１０を有しており、内部電極領域層１０は内部に複数の内部電極２１、２２を含んでいる。この構造によれば、セラミック層１２の物性や厚み、内部電極２１、２２のパターン、取り出し構造、更には、全体の層数などに応じた特性を持つセラミック電子部品を得ることができる。
【００２４】
しかも、セラミック基体１は、保護層１１を有し、保護層１１は内部電極領域層１０に隣接しているから、内部電極領域層１０に対する保護層１１による補強作用を得ることができる。このため、内部電極領域層１０の厚みＴ１を薄くして、薄型化を図りつつ、セラミック電子部品全体としての機械的強度を確保し、製造工程において、セラミック電子部品が割れたり、破損したりするのを回避することができる。
【００２５】
図２〜図４は図１に示したセラミック電子部品を回路基板に埋め込む工程を示す図である。まず、図２に示すように、基板層３１、３２、３３を積層した多層の回路基板３において、表層の基板層３１に予め取付孔３１０を設ける。取付孔３１０の内面、及び、基板層３１の表面には、導体層３１１、３１２を設けてある。基板層３１〜３３の層数は任意であり、図示の３層には限定されない。導体層３１１、３１２は、メッキなどの手段によって形成される。
【００２６】
上述した構成の回路基板３の取付孔３１０の内部に、本発明に係るセラミック電子部品を挿入し、内部電極２１、２２の端部を、はんだ付け３１３、３１４などの周知の手段によって、導体層３１１、３１２に固定する。
【００２７】
次に、図３に示すように、回転砥石などでなる研磨具４により、保護膜１１の表面を、回路基板３の表面の位置にできるだけ近い位置まで研磨する。研磨具４は、例えば、矢印Ｙで示す方向に回転させ、矢印Ｘで示す方向に移動させる。これにより、図４に示すように、セラミック電子部品を埋め込んだ回路基板３が得られる。
【００２８】
ここで、セラミック基体１は、保護層１１を有し、保護層１１は内部電極領域層１０に隣接しているから、保護層１１による補強作用を得ることができる。このため、内部電極領域層１０の厚みＴ１を薄くして、薄型化を図りつつ、セラミック電子部品全体としての機械的強度を確保し、回路基板３への埋め込み工程等において、セラミック電子部品が割れたり、破損したりするのを回避することができる。
【００２９】
保護層１１は、内部電極領域層１０の片側にのみ隣接し、削り代を与え得る厚みＴ２を有しているから、回路基板３への埋め込みに当たり、内部電極領域層１０が取付孔３１０の内奥に位置し、保護層１１が回路基板３の外側に位置するように配置し、保護層１１を、その表面側から研磨することにより、回路基板３の表面に近い所まで位置合わせすることができる。研磨は、セラミック電子部品を取付孔３１０内にセットした後に実行されるので、研磨工程で、セラミック電子部品が破損または割れるのを回避することができる。
【００３０】
従って、セラミック電子部品が破損しまたは割れるのを回避しながら、セラミック電子部品を、回路基板３との組み合わせによって許される極限まで、薄型化することができる。
【００３１】
図５は本発明に係るセラミック電子部品の別の実施例を示す断面図である。図において、図１に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。図示実施例では、保護層１１は、表面に識別標識１３を有する。識別標識１３は、圧痕、切溝、突起または塗膜等、識別可能なものであれば、その形状を問わずに用いることができる。
【００３２】
このような識別標識１３によれば、回路基板３への埋め込み（図２〜図４参照）に当たり、識別標識１３を目安にして、内部電極領域層１０が取付孔３１０の内奥に位置し、保護層１１が回路基板３の外側に位置するように、確実に配置することができる。
【００３３】
図６は本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。図において、図１及び図５に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。図示実施例では、保護層１１は中間部にダミー電極層２３を有している。このようなダミー電極層２３があると、これを目安にして、保護層１１を研磨することができるので、研磨作業を、効率よく、かつ、確実に実行することができる。ダミー電極層２３の両端を、測定器に導いておき、ダミー電極層２３が破断されたときに、研削、研磨を終了するようなシステムを構成することもできる。
【００３４】
図７は本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。図において、図１、図５及び図６に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。図示実施例では、保護層１１は中間部にダミー電極層２３を有している。ダミー電極層２３は保護層１１の内部に埋設されている。図示はされていないが、ダミー電極層２３の両端を、紙面と垂直な方向に露出させてもよい。この実施例の場合も、ダミー電極層２３を目安にして、保護層１１を研磨することができるので、研磨作業を、効率よく、かつ、確実に実行することができる。ダミー電極層２３の両端を、紙面と垂直な方向に露出させた場合は、その両端を、測定器に導き、ダミー電極層２３が破断されたときに、研削、研磨を終了するようなシステムを構成することもできる。
【００３５】
図８は本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。図において、図１、図５〜図７に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。図示実施例では、保護層１１はその表面に識別標識１３を有するとともに、中間部にダミー電極層２３を有している。図８の実施例は、図５及び図６の実施例を組み合わせたものである。従って、図５及び図６の実施例の組み合わせによる作用効果を奏する。
【００３６】
図９は本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。図において、図１、図５〜図７に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。図示実施例では、保護層１１はその表面に識別標識１３を有するとともに、保護層１１の内部にダミー電極層２３を有している。ダミー電極層２３の両端を、紙面と垂直な方向に露出させてもよい。図９の実施例は、図５及び図７の実施例を組み合わせたものである。従って、図５及び図７の実施例の組み合わせによる作用効果を奏する。
【００３７】
図１０は本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。図において、図１、図５〜図９に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。図示実施例では、２層の内部電極領域層１０１、１０２を有する。内部電極領域層１０１は保護層１１の厚み方向の一方側に隣接し、内部電極領域層１０２は、保護層１１の厚み方向の他方側に隣接している。即ち、保護層１１を中間層として、その両側に内部電極領域層１０１、１０２を隣接させる構造である。
【００３８】
図１１〜図１３は図１０に示したセラミック電子部品を回路基板に埋め込む工程を説明する図である。まず、図１１に示すように、回路基板３において、表層の基板層３１に予め取付孔３１０を設ける。取付孔３１０の内面、及び、基板層３１の表面には、導体層３１１、３１２を設けてある。基板層３１〜３３の層数は任意であり、図示の３層には限定されない。導体層３１１、３１２は、メッキなどの手段によって形成される。
【００３９】
上述した構成の回路基板３の取付孔３１０の内部に、セラミック電子部品を挿入する。セラミック電子部品は、内部電極領域層１０１が取付孔３１０の内奥に位置し、保護層１１及び内部電極領域層１０２が、回路基板３の外側に突き出るように、取付孔３１０の内部に挿入される。内奥部に位置する内部電極領域層１０１に備えられた内部電極２１、２２の端部を、はんだ付け３１３、３１４などの周知の手段によって、導体層３１１、３１２に固定する。
【００４０】
次に、図１２に示すように、研磨具４により、内部電極領域層１０２及び保護膜１１を、回路基板３の表面の位置にできるだけ近い位置まで研磨する。これにより、図１３に示すように、セラミック電子部品を埋め込んだ回路基板３が得られる。
【００４１】
この構造のもとでは、セラミック電子部品は、厚み方向に方向性を持たないので、厚み方向の両面の何れからも、研磨することができる。しかも、内部電極領域層１０２及び保護膜１１による補強作用を得ることができる。このため、内部電極領域層１０１の厚みＴ１を薄くして、薄型化を図りつつ、セラミック電子部品全体としての機械的強度を確保し、回路基板３への埋め込み工程等において、セラミック電子部品が割れたり、破損したりするのを回避することができる。
【００４２】
保護層１１は、内部電極領域層１０１または１０２の片側にのみ隣接し、削り代を与え得る厚みＴ２を有しているから、回路基板３への埋め込みに当たり、内部電極領域層１０１、１０２の一方、例えば、内部電極領域層１０１が取付孔３１０の内奥に位置し、内部電極領域層１０２及び保護膜１１が回路基板３の外側に位置するように配置し、内部電極領域層１０２及び保護膜１１を研磨することにより、回路基板３の表面に近い所まで位置合わせすることができる。研磨は、セラミック電子部品を取付孔３１０内にセットした後に実行されるので、研磨工程で、セラミック電子部品が破損または割れるのを回避することができる。
【００４３】
従って、セラミック電子部品が破損しまたは割れるのを回避しながら、セラミック電子部品を、回路基板３との組み合わせによって許される極限まで、薄型化することができる。
【００４４】
図１４は本発明に係るセラミック電子部品の更に別の実施例を示す斜視図、図１５は図１４に示したセラミック電子部品の断面図である。図示実施例のセラミック電子部品は、端子電極５１、５２を有する。端子電極５１、５２のそれぞれはセラミック基体１の長さ方向の両端において、セラミック基体１の厚み方向の両面を除く側面に備えられる。セラミック基体１の内部電極領域層１０には、内部電極２１、２２がセラミック層１２を介して埋設されており、内部電極２１の端部が端子電極５１に導通接続され、内部電極２２の端部が端子電極５２に導通接続されている。
【００４５】
図１６は図１４、図１５に示したセラミック電子部品を回路基板３の取付孔３１０の内部に取りつけた完成状態を示す断面図である。図１４及び図１５に示したセラミック電子部品は、図１〜図１３を参照して説明した各実施例の作用効果を奏する他、回路基板３に設けられた取付孔３１０の内部に挿入した場合に、端子電極５１、５２の厚み分による厚み増大を考慮する必要がないので、薄型化に寄与できるとともに、研磨の際に端子電極５１、５２が研磨されるのを、できるだけ回避し、研磨作業を、効率よく、かつ、確実に実行できる、という作用効果を奏する。
【００４６】
図１７は本発明に係るセラミック電子部品の更に別の実施例を示す斜視図である。図示実施例のセラミック電子部品において、端子電極５１、５２のそれぞれはセラミック基体１の長さ方向の両端において、セラミック基体１の厚み方向の両面を除く側面に備えられている。この実施例の場合も、図１４、図１５に示した実施例と同様の作用効果を奏する。
【００４７】
図１４〜図１７に示した実施例は、図１に示した実施例のみならず、図５〜図１０に示した実施例のいずれにも採用できる。
【００４８】
【発明の効果】
以上述べたように、本発明によれば、製造工程及び回路基板への埋め込み工程において、破損、割れ等が生じるのを回避し得るセラミック電子部品を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るセラミック電子部品の断面図である。
【図２】図１に示したセラミック電子部品を回路基板に埋め込む工程を示す図である。
【図３】図２に示した工程の後の工程を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】本発明に係るセラミック電子部品の別の実施例を示す断面図である。
【図６】本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。
【図７】本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。
【図８】本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。
【図９】本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。
【図１０】本発明に係るセラミック電子部品の更に別の実施例を示す断面図である。
【図１１】図１０に示したセラミック電子部品を回路基板に埋め込む工程を説明する図である。
【図１２】図１１に示した工程の後の工程を示す図である。
【図１３】図１２に示した工程の後の工程を示す図である。
【図１４】本発明に係るセラミック電子部品の更に別の実施例を示す斜視図である。
【図１５】図１４に示したセラミック電子部品の断面図である。
【図１６】図１４、図１５に示したセラミック電子部品を回路基板の取付孔の内部に取りつけた完成状態を示す断面図である。
【図１７】本発明に係るセラミック電子部品の更に別の実施例を示す斜視図である。
【符号の説明】
１セラミック基体
１０内部電極領域層
１１保護層
１２セラミック層
２１，２２内部電極

Claims

セラミック基体と、複数の内部電極とを含み、回路基板に埋め込むためのセラミック電子部品であって、
前記セラミック基体は、厚み方向に、内部電極領域層と、保護層とを有しており、
前記内部電極は、前記内部電極領域層の内部に埋設されており、
前記保護層は、前記内部電極領域層の片側にのみ形成され、削り代を与え得る厚みを有している
セラミック電子部品。
請求項１に記載されたセラミック電子部品であって、前記保護層は、表面に識別標識を有するセラミック電子部品。
請求項１または２に記載されたセラミック電子部品であって、前記保護層は中間部にダミー電極層を有するセラミック電子部品。
請求項１に記載されたセラミック電子部品であって、前記内部電極領域層は２層であり、前記内部電極領域層の一方は前記保護層の厚み方向の一方側に隣接し、他方は前記保護層の厚み方向の他方側に隣接している
セラミック電子部品。
請求項１乃至４の何れかに記載されたセラミック電子部品であって、２つの端子電極を有しており、前記端子電極のそれぞれは前記セラミック基体の長さ方向の両端において、前記セラミック基体の厚み方向の両面を除く側面の少なくとも１つに備えられており、
前記複数の内部電極のうち、隣接する内部電極の一方は、一端が、前記端子電極の一方に接続され、隣接する内部電極の他方は、一端が前記端子電極の他方に接続されている
セラミック電子部品。
セラミック電子部品を備えた回路基板であって、
前記セラミック電子部品は、セラミック基体と、複数の内部電極とを含み、
前記セラミック基体は、厚み方向に、内部電極領域層と、保護層とを有しており、
前記内部電極は、前記内部電極領域層の内部に埋設されており、
前記保護層は、前記内部電極領域層の片側にのみ形成され、削り代を与え得る厚みを有しており、
前記セラミック電子部品は、前記回路基板の取り付け孔に、前記内部電極領域層が前記取り付け孔の内部に位置し、かつ、前記保護層が前記取り付け孔の外部に位置する態様で配置されている、
回路基板。
回路基板にセラミック電子部品を実装するための方法であって、
前記セラミック電子部品は、セラミック基体と、複数の内部電極とを含み、
前記セラミック基体は、厚み方向に、内部電極領域層と、保護層とを有しており、
前記内部電極は、前記内部電極領域層の内部に埋設されており、
前記保護層は、前記内部電極領域層の片側にのみ形成され、削り代を与え得る厚みを有しており、
前記セラミック電子部品を前記回路基板の取り付け孔に、前記内部電極領域層が前記取り付け孔の内部に位置し、かつ、前記保護層が前記取り付け孔の外部に位置する態様で配置する
方法。
請求項７に記載された方法であって、
前記セラミック電子部品を前記回路基板の前記取り付け孔に配置した後、前記セラミック電子部品の前記保護層を、前記回路基板の表面側から研磨する
方法。