JP3853753B2 - 高周波抑圧回路 - Google Patents
高周波抑圧回路 Download PDFInfo
- Publication number
- JP3853753B2 JP3853753B2 JP2003122244A JP2003122244A JP3853753B2 JP 3853753 B2 JP3853753 B2 JP 3853753B2 JP 2003122244 A JP2003122244 A JP 2003122244A JP 2003122244 A JP2003122244 A JP 2003122244A JP 3853753 B2 JP3853753 B2 JP 3853753B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- capacitor
- transmission line
- impedance
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
本発明は、高周波帯域において、複数の特定の周波数の信号を抑圧し、別の特定の周波数の信号に対して影響を与えないようにしたフィルタ機能をもつ高周波抑圧回路に関するものである。
【0002】
【従来の技術】
図24に特開平3−136401に記載の高周波回路の一例を示す。この回路は、伝送線路S01、伝送線路S02、キャパシタC01からなり、ポート1からポート2に通過する信号について、特定の1つの周波数の信号を抑圧し、所定の周波数の信号を通過させることを特徴としている。
【0003】
例えば、2逓倍器では、出力される基本波信号と3倍波信号を抑圧し且つ2倍波信号を通過させる回路が必要である。また、3逓倍器では、出力される基本波信号と2倍波信号を抑圧し且つ3倍波信号を通過させる回路が必要である。また、4逓倍器では、出力される基本波信号と2倍波信号と3倍波信号と5倍波信号を抑圧し且つ4倍波信号を通過させる回路が必要である。さらに、周波数ミキサでは、例えば出力される中間周波数信号と下側波帯信号と局発信号を抑圧し且つ上側波帯信号を通過させる回路が必要である。
【0004】
【発明が解決しようとする課題】
図24に示した回路を用いて特定の3つの周波数帯の信号を抑圧し、所定の周波数帯の信号を通過させる回路を実現した一例を図25に示す。このように特願平3−136401記載の回路では、複数の周波数帯の信号の抑圧が必要な用途に用いる場合、阻止したい周波数分の数だけ用いなければならなかった。このため、大きな素子である伝送線路を2種類の周波数帯の信号を抑圧する回路では4本、3種類の周波数帯の信号を抑圧する回路では6本、4種類の周波数帯の信号を抑圧する回路では8本必要としていた。また、図25のように伝送線路を並列に並べる場合、線路間のカップリングにより特性が変化してしまうことがよく知られている。このため、カップリングを起こさないよう、十分に離して並べる必要がある。すなわち、大きな素子を十分な間隔を取りながら数多く使う必要があり、非常に大きなものとなってしまっていた。
【0005】
本発明の目的は、伝送線路を複数並列に並べることなく、複数の周波数の信号を抑圧し且つ所望の周波数の信号を通過させることが実現でき、しかも全体を小型化できるようにした高周波抑圧回路を提供することである。
【0006】
【課題を解決するための手段】
請求項1にかかる発明は、一端をグランドに接続された第1のキャパシタと、一端を該第1のキャパシタの他端に接続された特性インピーダンスがZ1で且つ周波数f0における電気長がθ1(但し、0<θ1<π/2)である第1の伝送線路と、一端を該第1の伝送線路の他端に接続された第2、第3、第4のキャパシタと、一端を該第3のキャパシタの他端に接続された特性インピーダンスがZ2で且つ周波数f0における電気長がθ2(但し、0<θ2<π/2)である第2の伝送線路と、一端を該第2の伝送線路の他端に接続された第5のキャパシタとを備え、前記第2、前記第4、前記第5のキャパシタの他端をグランドに接続し、前記第1、前記第2、前記第3、前記第4のキャパシタの容量値C1、C2、C3、C4をそれぞれ、
C1=1/(2πf0Z1tanθ1)
C2=C1/(3+tan2θ1)
C3=1/(2πf0Z2tanθ2)
C4=1/[2πf0Z2(2tan2θ2−tanθ2)]
に設定し、前記第2の伝送線路と前記第5のキャパシタの共通接続点から見た前記第1、前記第2の伝送線路及び前記第1、前記第2、前記第3、前記第4のキャパシタの合成インピーダンスをZA11とし、前記第5のキャパシタの容量値をC5としたとき、該容量値C5を、
C5=j/(6πf0ZA11)(但し、jは−1の平方根)
に設定したことを特徴とする高周波抑圧回路とした。
【0007】
請求項2にかかる発明は、請求項1に記載の高周波抑圧回路において、前記第2の伝送線路と前記第5のキャパシタの共通接続点に、特性インピーダンスがZ3で且つ周波数f0における電気長がθ3(但し、0<θ3<π/2)である第3の伝送線路の一端を接続し、該第3の伝送線路の他端に容量値C6の第6のキャパシタの一端を接続し、該第6のキャパシタの他端をグランドに接続し、前記容量値C6を、
C6=1/(6πf0Z3tan3θ3)
に設定し、前記第2の伝送線路と前記第5のキャパシタの共通接続点から見た前記第1、前記第2、前記第3の伝送線路及び前記第1、前記第2、前記第3、前記第4、前記第6のキャパシタの合成インピーダンスをZA21としたときに、前記容量値C5を、前記した
C5=j/(6πf0ZA11)
に代えて
C5=j/(8πf0ZA21)
であるよう設定したことを特徴とする高周波抑圧回路とした。
【0008】
請求項3にかかる発明は、請求項1又は2に記載の高周波抑圧回路において、前記第2及び第4のキャパシタに代えて、前記第2及び第4のキャパシタの合成容量と等しい容量値の第7のキャパシタを用いたことを特徴とする高周波抑圧回路とした。
【0009】
請求項4にかかる発明は、一端をグランドに接続された第1のキャパシタと、一端を前記第1のキャパシタの他端に接続された特性インピーダンスがZ1で且つ周波数f1における電気長がθ1(ただし、0<θ1<π/2)である第1の伝送線路と、一端を前記第1の伝送線路の他端に接続された第2のキャパシタと、一端を前記第2のキャパシタの他端に接続され他端を高周波信号を伝達する高周波信号線路に接続された特性インピーダンスがZ2で且つ周波数f1における電気長がθ2(ただし、0<θ2<π/2)である第2の伝送線路と、一端を前記高周波信号線路に接続された特性インピーダンスがZ3で且つ周波数f1における電気長がθ3(ただし、0<θ3<π/2)である第3の伝送線路と、一端を前記第3の伝送線路の他端に接続された第3のキャパシタと、一端を前記第3のキャパシタの他端に接続された特性インピーダンスがZ4で且つ周波数f1における電気長がθ4(ただし、0<θ4<π/2)である第4の伝送線路と、一端を前記第4の伝送線路の他端に接続された第4のキャパシタと、一端を前記第1の伝送線路と前記第2のキャパシタの接続点に接続された第5、第6のキャパシタと、一端を前記第3のキャパシタと前記第4の伝送線路の接続点に接続された第7、第8のキャパシタと、一端を前記高周波信号線路に接続され他端をグランドに接続されたインピーダンス素子とを備え、前記第4、前記第5、前記第6、前記第7、前記第8のキャパシタの他端をグランドに接続し、前記第1、前記第2、前記第3、前記第4、前記第5、前記第6、前記第7、前記第8のキャパシタの容量値C1、C2、C3、C4、C21、C22、C31、C32をそれぞれ、
に設定し(ただし、k3>1、且つk5>k4>1)、前記高周波信号線路の接続点から見た前記第1、前記第2、前記第3、前記第4の伝送線路及び前記第1、前記第2、前記第3、前記第4、前記第5、前記第6、前記第7、前記第8のキャパシタの合成インピーダンスをZA10とし、前記インピーダンス素子のインピーダンスをZxとしたときに、
Zx=−ZA10
としたことを特徴とする高周波抑圧回路とした。
【0010】
請求項5にかかる発明は、請求項4に記載の高周波抑圧回路において、前記第7、前記第8のキャパシタ、前記第4の伝送線路及び第4のキャパシタを削除して、前記第3のキャパシタの他端をグランドを接続し、前記インピーダンス素子のインピーダンスZxを、前記高周波信号線路の接続点から見た前記第1、前記第2、前記第3の伝送線路及び前記第1、前記第2、前記第3、前記第5、前記第6のキャパシタの合成インピーダンスをZA20としたときに、
Zx=−ZA20としたことを特徴とする高周波抑圧回路とした。
【0011】
請求項6にかかる発明は、請求項5に記載の高周波抑圧回路において、前記第3の伝送線路及び前記第3のキャパシタを削除し、前記インピーダンス素子のインピーダンスZxを、前記高周波信号線路の接続点から見た前記第1、前記第2の伝送線路及び前記第1、前記第2、前記第5、前記第6のキャパシタの合成インピーダンスをZA30としたときに、
Zx=−ZA30
としたことを特徴とする高周波抑圧回路とした。
【0012】
請求項7にかかる発明は、請求項4に記載の高周波抑圧回路において、前記第5、前記第6のキャパシタに代えて、前記第5、前記第6のキャパシタ合成容量と等しい容量値の第9のキャパシタを用い、及び/又は、前記第7、前記第8のキャパシタに代えて、前記第7、前記第8のキャパシタの合成容量と等しい容量値の第10のキャパシタを用いたことを特徴とする高周波抑圧回路とした。
【0013】
請求項8にかかる発明は、請求項5又は6に記載の高周波抑圧回路において、前記第5、前記第6のキャパシタに代えて、前記第5、前記第6のキャパシタ合成容量と等しい容量値の第9のキャパシタを用いたことを特徴とする高周波抑圧回路とした。
【0014】
請求項9にかかる発明は、請求項4乃至8のいずれか1つに記載の高周波抑圧回路において、前記インピーダンス素子として、キャパシタ、インダクタ、又はスタブを用いたことを特徴とする高周波抑圧回路とした。
【0015】
【発明の実施の形態】
[実施形態1](請求項1対応)
実施形態1の高周波抑圧回路では、図1に示す構成において、伝送線路S1、S2の特性インピーダンスをZ1、Z2とし、周波数f0における電気長をθ1、θ2(但し、0<θ1<π/2、0<θ2<π/2、以下同じ)としたときに、キャパシタC1、C3の容量値C1、C3を、
C1=1/(2πf0Z1tanθ1) (1)
C3=1/(2πf0Z2tanθ2) (2)
いう容量値に設定する。
【0016】
これによって、周波数f0において、B点から見たS1、C1、C2、C4の合成インピーダンスZB1がゼロとなる。すなわち、B点からみたS1とC1の合成インピーダンスをZB11とすると、
である(但し、jは−1の平方根、以下同じ)ので、その分数の分子を、
とし、これに式(1)のC1を代入すると、
となり、上記式(3)における分子が0となるので、ZB11=0となる。つまり、B点がグランドにショートされたのと等価なので、ZB1はゼロとなる。
【0017】
また、A点から見たS1、S2、C1、C2、C3、C4の合成インピーダンスZA11がゼロとなり、A点から見たS1、S2、C1、C2、C3、C4、C5の合成インピーダンスZA1がゼロとなる。すなわち、ZB1=ゼロのとき、A点からS2側をみたインピーダンスZA11は、
であるので、その分数の分子を、
とし、これに式(2)のC3を代入すると、b=0となる。従って、式(6)のZA11=0となる。つまり、A点がグランドにショートされたのと等価なので、ZA1=0となる。以上から、A点において周波数f0の信号を抑圧する。
【0018】
さらに、キャパシタC2、C4の容量値C2、C4を
C2=C1/(3+tan2θ1) (8)
C4=1/[2πf0Z2(2tan2θ2−tanθ2)] (9)
という容量値に設定する。これによって、周波数2f0において、B点から見たS1、C1、C2の合成インピーダンスZB2が無限大となる。すなわち、前記したようにC1とS1の合成インピーダンスをZB11とすると、合成インピーダンスZB2は、
であり、ここで、その分母を、
とすると、式(1)より、
なので、
ここで、
であり、またC2は式(8)に記載されているので、式(13)は、
となる。つまり、式(10)の分母はゼロになるので、ZB2は無限大になる。
【0019】
また、A点から見たS2、C3、C4の合成インピーダンスZA12がゼロとなり、合成インピーダンスZA1がゼロとなる。すなわち、周波数2f0において、ZB2は無限大なので、A点から見たS2側の回路はS2とC3とC4がグランドに直列接続された回路となる。C3とC4の合成容量をC34とすると、C3、C4は式(2)、式(9)で表されるので、
となる。このとき、S2とC34の直列接続となるので、
となり、ZA12=0なので、A点はグランドにショートしていると等価であり、従ってZA1=0となり、同様にZA2=0となる。従って、A点において周波数2f0の信号を抑圧する。
【0020】
さらに、キャパシタC5の容量値C5を
C5=j/(6πf0ZA11) (18)
という容量値に設定する。これによって、周波数3f0において、前記の合成インピーダンスZA1は、
となり、無限大となる。従って、A点において周波数3f0の信号に対しては影響を与えない。すなわち、図1記載の高周波抑圧回路は、A点において、基本波信号と2倍波信号を抑圧し、且つ3倍波信号に影響を与えない。
【0021】
この構成の場合、大きな素子である伝送線路は2本しか必要とせず、また、線路を並列に複数並べていないために線路間を十分に離すための領域が不要である。従って、基本波信号と2倍波信号を抑圧し、且つ3倍波信号に影響を与えない高周波抑圧回路を従来よりも小型な回路で実現できる。
【0022】
[実施形態2](請求項2対応)
実施形態2の高周波抑圧回路では、図2に示す構成において、伝送線路S1、S2の特性インピーダンスをZ1、Z2とし、また周波数f0における電気長をθ1、θ2としたときにキャパシタC1、C3の容量値C1、C3を、
C1=1/(2πf0Z1tanθ1) (1)
C3=1/(2πf0Z2tanθ2) (2)
という容量値に設定する(実施形態1と同じ)。
【0023】
これにより、周波数f0において、B点から見たS1、C1、C2、C4の合成インピーダンスZB1がゼロとなり、A点から見たS1、S2、C1、C2、C3、C4の合成インピーダンスZA11がゼロとなり、A点から見たS1、S2、S3、C1、C2、C3、C4、C5、C6の合成インピーダンスZA2がゼロとなる(前記式(3)〜(7))。従って、A点において周波数f0の信号を抑圧する。
【0024】
さらに、キャパシタC2、C4の容量値C2、C4を、
C2=C1/(3+tan2θ1) (8)
C4=1/[2πf0Z2(2tan2θ2−tanθ2)] (9)
という容量値に設定する(実施形態1と同じ)。これによって、周波数2f0において、B点から見たS1、C1、C2の合成インピーダンスZB2が無限大となり、A点から見たS2、C3、C4の合成インピーダンスZA12がゼロとなり、前記の合成インピーダンスZA2がゼロとなる(前記式(10)〜(17))。従って、A点において周波数2f0の信号を抑圧する。
【0025】
さらに、伝送線路S3の特性インピーダンスをZ3とし、また周波数f0における電気長をθ3(但し、0<θ3<π/2)としたときに、キャパシタC6の容量値C6を、
C6=1/(6πf0Z3tan3θ3) (20)
という容量値に設定する。これによって、周波数3f0において、A点から見たS3、C6の合成インピーダンスZA22がゼロとなる。すなわち、
この分子に式(20)のC6を代入すると、
となる。従って、A点がグランドにショートされたのと等価なので、前記の合成インピーダンスZA2がゼロとなる。以上から、A点において周波数3foの信号を抑圧する。
【0026】
さらに、A点から見たS1、S2、S3、C1、C2、C3、C4、C6の合成インピーダンスZA21としたときに、キャパシタC5の容量値C5を、
C5=j/(8πf0ZA21) (23)
という容量値に設定する。これによって、周波数4f0において、前記の合成インピーダンスZA2は、
となり、無限大となる。従って、A点において周波数4f0の信号に対して影響を与えない。すなわち、図2記載の高周波抑圧回路は、A点において、基本波信号と2倍波信号と3倍波信号を抑圧し、且つ4倍波信号に影響を与えない。
【0027】
この構成の場合、大きな素子である伝送線路は3本しか必要とせず、また、線路を並列に複数並べていないために線路間を十分に離すための領域が不要である。従って、基本波信号と2倍波信号と3倍波信号を抑圧し、且つ4倍波信号に影響を与えない高周波抑圧回路を従来よりも小型な回路で実現できる。
【0028】
[実施例1](請求項1対応)
図1に実施例1を示す。高周波信号がポート1からポート2へ通るときに、本高周波抑圧回路は、A点において、以下のとおり動作する。
【0029】
伝送線路S1、S2の特性インピーダンスをZ1、Z2、また周波数f0における電気長をθ1、θ2(但し、0<θ1<π/2、0<θ2<π/2)としたときにキャパシタC1、C2、C3、C4の容量値C1、C2、C3、C4を、前記したように、
C1=1/(2πf0Z1tanθ1) (1)
C2=C1/(3+tan2θ1) (8)
C3=1/(2πf0Z2tanθ2) (2)
C4=1/[2πf0Z2(2tan2θ2−tanθ2)] (9)
という容量値に設定し、A点から見たS1、S2、C1、C2、C3、C4の合成インピーダンスをZA11と表したときに、キャパシタC5の容量値C5を、前記したように、
C5=j/(6πf0ZA11) (18)
という容量値に設定する。
【0030】
例えば、Z1=50Ω、Z2=50Ω、f0=2GHz、θ1=9度、θ2=9度、C1=10pF、C2=3.3pF、C3=10pF、C4=3.2pF、C5=1.6pFとしたときについて説明する。
【0031】
周波数2GHzにおいて、B点から見たS1、C1、C2、C4の合成インピーダンスZB1がゼロとなり、A点から見たS1、S2、C1、C2、C3、C4の合成インピーダンスZA11がゼロとなり、A点から見たS1、S2、C1、C2、C3、C4、C5の合成インピーダンスZA1がゼロとなる。従って、ポート1からポート2へ通過しようとする周波数2GHzの信号を抑圧する。
【0032】
周波数4GHzにおいて、B点から見たS1、C1、C2の合成インピーダンスZB2が無限大となり、A点から見たS2、C3、C4の合成インピーダンスZA12がゼロとなり、前記の合成インピーダンスZA1がゼロとなる。従って、ポート1からポート2へ通過しようとする周波数4GHzの信号を抑圧する。
【0033】
周波数6GHzにおいて、前記の合成インピーダンスZA1が無限大となる。従って、ポート1からポート2へ通過しようとする周波数6GHzの信号に対して影響を与えず、信号は通過する。
【0034】
このときのポート1とポート2間のSパラメータS21のシミュレーション結果を図5に示す。このように、本発明の高周波抑圧回路は基本波信号と2倍波信号を抑圧し、且つ3倍波信号に影響を与えない高周波抑圧回路として動作する。
【0035】
[実施例2](請求項2対応)
図2に実施例2を示す。高周波信号がポート1からポート2へ通るときに、本高周波抑圧回路は、A点において、以下のとおり動作する。
【0036】
伝送線路S1、S2、S3の特性インピーダンスをZ1、Z2、Z3とし、また周波数f0における電気長をθ1、θ2、θ3(但し、0<θ1<π/2、0<θ2<π/2、0<θ3<π/2)としたときにキャパシタC1、C2、C3、C4、C6の容量値C1、C2、C3、C4、C6を、前記したように、
C1=1/(2πf0Z1tanθ1) (1)
C2=C1/(3+tan2θ1) (8)
C3=1/(2πf0Z2tanθ2) (2)
C4=1/[2πf0Z2(2tan2θ2−tanθ2)] (9)
C6=1/(6πf0Z3tan3θ3) (20)
という容量値に設定し、さらに、A点から見たS1、S2、S3、C1、C2、C3、C4、C6の合成インピーダンスZA21と表したときに、キャパシタC5の容量値C5を、前記したように、
C5=j/(8πf0ZA21) (18)
という容量値に設定する。
【0037】
例えば、Z1=50Ω、Z2=50Ω、f0=2GHz、θ1=9度、θ2=9度、C1=10pF、C2=3.3pF、C3=10pF、C4=3.2pF、C5=2.2pF、C6=1.04pFとしたときについて説明する。
【0038】
周波数2GHzにおいて、B点から見たS1、C1、C2、C4の合成インピーダンスZB1がゼロとなり、A点から見たS1、S2、C1、C2、C3、C4の合成インピーダンスZA11がゼロとなり、A点から見たS1、S2、S3、C1、C2、C3、C4、C5、C6の合成インピーダンスZA2がゼロとなる。従って、ポート1からポート2へ通過しようとする周波数2GHzの信号を抑圧する。
【0039】
周波数4GHzにおいて、B点から見たS1、C1、C2の合成インピーダンスZB2が無限大となり、A点から見たS2、C3、C4の合成インピーダンスZA12がゼロとなり、前記の合成インピーダンスZA2がゼロとなる。従って、ポート1からポート2へ通過しようとする周波数4GHzの信号を抑圧する。
【0040】
周波数6GHzにおいて、A点から見たS3、C6の合成インピーダンスZA22がゼロとなり、前記の合成インピーダンスZA2がゼロとなる。従って、ポート1からポート2へ通過しようとする周波数6GHzの信号を抑圧する。
【0041】
周波数8GHzにおいて、前記の合成インピーダンスZA2が無限大となる。従って、ポート1からポート2へ通過しようとする周波数8GHzの信号に対して影響を与えず、信号は通過する。
【0042】
このときのポート1とポート2間のSパラメータS21のシミュレーション結果を図6に示す。このように、本実施の形態の高周波抑圧回路は、基本波信号と2倍波信号と3倍波信号を抑圧し、且つ4倍波信号に影響を与えない高周波抑圧回路として動作する。
【0043】
[実施例3](請求項3対応)
図3に実施例3を示す。この実施例は、実施例1において、キャパシタC2及びC4の代わりに、
なる容量値C7を持つキャパシタC7を用いて高周波抑圧回路を実現したものであり、実施例1と同様に動作する。
【0044】
[実施例4](請求項3対応)
図4に実施例4を示す。この実施例は、実施例2において、キャパシタC2及びC4の代わりに、
なる容量値C7を持つキャパシタC7を用いて高周波抑圧回路を実現したものであり、実施例2と同様に動作する。
【0045】
[実施形態3](請求項4対応)
実施形態3では図7に示す構成において、k3>1、且つk5>k4>1とするとき、特定の周波数f1では伝送線路S1とキャパシタC1と伝送線路S2とキャパシタC2のA点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数k3f1では伝送線路S1とキャパシタC1とキャパシタC21のB点における合成インピーダンスが∞となり、且つ、伝送線路S2とキャパシタC2とキャパシタC22のA点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数k4f1では伝送線路S4とキャパシタC4と伝送線路S3とキャパシタC3のA点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数k5f1では伝送線路S4とキャパシタC4とキャパシタC31のB点における合成インピーダンスが∞となり、且つ、伝送線路S3とキャパシタC3とキャパシタC32のA点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数k2f1では伝送線路S1とキャパシタC1とキャパシタC21とキャパシタC22と伝送、線路S2とキャパシタC2と伝送線路S4とキャパシタC4とキャパシタC31とキャパシタC32と伝送線路S3とキャパシタC3とインピーダンス素子ZxのA点における合成インピーダンスが∞となることによって信号を通過させる。
【0046】
この構成の場合、大きな素子である伝送線路は4本しか必要とせず、また、線路を並列に複数並べていないために線路間を十分に離すための領域が不要である。従って、特定の4つの周波数帯の信号を抑圧し且つ所定の周波数帯の信号を通過させる回路を従来よりも小型な回路で実現できる。
【0047】
[実施形態4](請求項5対応)
同様に、図7の構成における伝送線路S4、キャパシタC4、C31、C32を削除し、D点を接地した図8に示す構成の場合、特定の3つの周波数帯の信号を抑圧し且つ所定の周波数帯の信号を通過させる回路が従来よりも小型な回路で実現できる。
【0048】
[実施形態5](請求項6対応)
さらに、図8の構成における伝送線路S3とキャパシタC3を削除した図9に示す構成の場合、特定の2つの周波数帯の信号を抑圧し且つ所定の周波数帯の信号を通過させる回路を従来よりも小型な回路で実現できる。
【0049】
[実施例5](請求項4対応)
実施例5の高周波抑圧回路では、図7に示す構成において、インピーダンス素子ZxとしてキャパシタC10を使用した図10に示す構成とする。そして、伝送線路S1、S2、S3、S4の特性インピーダンスをZ1、Z2、Z3、Z4とし、周波数f1における電気長をθ1、θ2、θ3、θ4(ただし、0<θ1<π/2、且つ0<θ2<π/2、且つ0<θ3<π/2、且つ0<θ4<π/2)としたときにキャパシタC1、C2、C3、C4、C21、C22、C31、C32の容量値C1、C2、C3、C4、C21、C22、C31、C32を、
という容量値にし(ただし、k3>1、且つk5>k4>1)、さらに、A点から見たS1とS2とS3とS4とC1とC2とC3とC4とC21とC22とC31とC32の合成インピーダンスZA10と表したときに、キャパシタC10のインピーダンスZxを、
Zx=−ZA10 (39)
とする。すなわち、キャパシタC10の容量値C10は、
となる(ただし、jは−1の平方根)。
【0050】
このとき、f2=k2f1、f3=k3f1、f4=k4f1、f5=k5f1なる周波数f2、f3、f4、f5及びf1において、本回路は下記のように動作する。
【0051】
まず、周波数f1において、B点から見たS1とC1の合成インピーダンスをZB11とすると、
ここで、式(31)から、
であるから、上式(41)の分子は、
従って、ZB11=0となる。
【0052】
これは、図11に示すように、B点をグランドと接続したことと等価である。従って、図10のA点から見たS1とS2とC1とC2とC21とC22の合成インピーダンスZA11は、図11のA点から見たS2とC2の合成インピーダンスと等価であるので、
ここで、式(32)より、
であるから、ZA11=0となる。よって、ポート1から入力された周波数f1の信号はA点で抑圧され、ポート2には出力されない。
【0053】
次に、周波数f3(=k3f1)において、図10のB点から見たS1とC1とC21の合成インピーダンスをZB12とすると
ここで、式(41)、(35)より、
また、式(31)より、
より、
であるから、上式(44)の分母は、
従って、ZB12=∞となる。
【0054】
これは、図12に示すように、S1とC1とC21はB点に接続していないことと等価である。従って、図10のA点から見たS1とS2とC1とC2とC21とC22の合成インピーダンスZA11は、図12のA点から見たS2とC2とC22の合成インピーダンスと等価であるので、C2とC22の合成容量をC23とすると、
ここで、
であるから、ZA1=0となる。よって、ポート1から入力された周波数f3の信号はA点で抑圧され、ポート2には出力されない。
【0055】
次に、周波数f4(=k4f1)において、図10のD点から見たS4とC4の合成インピーダンスをZD11とすると、
ここで、式(34)より、
であるから、上式(50)の分子は、
従って、ZD11=0となる。
【0056】
これは、図13に示すように、D点をグランドと接続したことと等価である。従って、図10のA点から見たS3とS4とC3とC4とC31とC32の合成インピーダンスZA12は、図13のA点から見たS3とC3の合成インピーダンスと等価であるので、
ここで、式(33)より、
であるから、ZA12=0となる。よって、ポート1から入力された周波数f4の信号はA点で抑圧され、ポート2には出力されない。
【0057】
次に、周波数f5(=k5f1)において、図10のD点から見たS4とC4とC31の合成インピーダンスをZD12とすると、
ここで、式(50)、(37)、(34)より、
であるから、上式(53)の分母=0となる。従って、ZD12=∞となる。
【0058】
これは、図14に示すように、S4とC4とC31はD点に接続していないことと等価である。従って、図10のA点から見たS3とS4とC3とC4とC31とC32の合成インピーダンスZA12は、図14のA点から見たS3とC3とC32の合成インピーダンスと等価であるので、C3とC32の合成容量をC33とすると、
ここで、
であるから、ZA12=0となる。よって、ポート1から入力された周波数f5の信号はA点で抑圧され、ポート2には出力されない。
【0059】
次に、周波数f2(=k2f1)において、本回路は、図10のA点から見たS1とS2とS3とS4とC1とC2とC3とC4とC21とC22とC31とC32の合成インピーダンスZA10と同じインピーダンスを持ったインピーダンス素子と、キャパシタC10とによる図15に示す回路と等価である。
【0060】
従って、本回路のインピーダンスをZALLをとすると、
ここで、式(40)より、
であるから、上式(57)の分母は0となる。すなわち、ZALL=∞となる。よって、A点に何も接続されていないことと等価になるので、ポート1から入力された周波数f2の信号は、そのままポート2に出力される。
【0061】
このように、図10の回路は、周波数f1の信号と周波数f3の信号と周波数f4の信号と周波数f5の信号とを抑圧し、且つ周波数f2の信号を通過させる高周波抑圧回路として動作する。
【0062】
入力信号の周波数2GHz、出力信号の周波数8GHzの4逓倍器に適用することを想定した上記の高周波抑圧回路のシミュレーション結果を示す。この場合、不要な出力信号のうち、所望の出力信号に最も近い不要波信号である3逓倍波信号及び5逓倍波信号、出力レベルの高い不要波信号である基本波信号及び2逓倍波信号の4つの信号を抑圧し、所望の信号である4逓倍波信号を通過させる必要がある。
【0063】
例えば、Z1=50Ω、Z2=50Ω、Z3=50Ω、Z4=50Ω、f1=2GHz、k2=4、k3=2、k4=3、k5=5、θ1=9度、θ2=9度、θ3=9度、θ4=9度、C1=10pF、C2=10pF、C3=1pF、C4=1pF、C21=4pF、C22=3.2pF、C31=0.6pF、C32=0.46pF、C10=0.9pFとしたときの本回路のシミュレーション結果を図21に示す。
【0064】
上記で説明したとおり、周波数f1の信号(2GHz)と周波数f3の信号(4GHz)と周波数f4の信号(6GHz)と周波数f5の信号(10GHz)とを抑圧し、且つ周波数f2の信号(8GHz)を通過させる高周波抑圧回路として動作している。
【0065】
なお、C21とC22は並列接続されたキャパシタである。従って、C21とC22はその合成容量値と等しい1つのキャパシタC20と置き換えることができる。C31とC32についても同様である。従って、図16に示した回路として実現しても良い。また、図7のインピーダンス素子Zxとして、図10に示した回路ではZA10が正の場合を前提としてキャパシタC10を使用したが、ZA10が負の場合は、図17に示すようにインダクタL10を用いて実現しても良い。また、図18に示すようにスタブSxを使用する場合は、ZA10が正、負いずれの場合でも適用できる。
【0066】
[実施例6](請求項5対応)
図19に第4の実施形態(図8)の実施例を示す。この実施例6は、図8の回路のインピーダンス素子ZxとしてキャパシタC10を用いて実現した例である。この場合、A点から見たS1とS2とS3とC1とC2とC3とC21とC22とC10の合成インピーダンスZA20と表したときに、キャパシタC10のインピーダンスZxを、
Zx=−ZA20 (58)
とする。すなわち、キャパシタC10の容量値C10は、
となる。この回路の周波数f1、周波数f3における動作は、上記の実施例5と同様である。周波数f4、周波数f2における動作は、下記のとおりである。
【0067】
まず、周波数f4(=k4f1)において、図19のA点から見たS3とC3の合成インピーダンスをZA21とすると
ここで、式(33)より、
であるから、上式(60)の分子は0となり、ZA21=0となる。よって、ポート1から入力された周波数f4の信号はA点で抑圧され、ポート2には出力されない。
【0068】
次に、周波数f2(=k2f1)において、本回路のインピーダンスをZALLをとすると、
ここで、式(59)より、
であるから、ZALL=∞となる。よって、A点に何も接続されていないことと等価になるので、ポート1から入力された周波数f2の信号は、そのままポート2に出力される。ゆえに、本発明の回路は、周波数f1の信号と周波数f3の信号と周波数とf4の信号とを抑圧し、且つ周波数f2の信号を通過させる高周波抑圧回路として動作する。
【0069】
中間周波数(IF)信号の周波数2GHz、局発(LO)信号の周波数7GHz、下側波帯(LSB)信号の周波数5GHz、上側波帯(USB)信号の周波数9GHzのアップコンバータに適用し、USB信号を出力させることを想定した上記の高周波抑圧回路のシミュレーション結果を示す。この場合、出力信号のうち、不要なIF信号、LO信号、LSB信号の3つの信号を抑圧し、所望の信号であるUSB信号を通過させる必要がある。
【0070】
例えば、Z1=50Ω、Z2=50Ω、Z3=50Ω、f1=2GHz、k2=4.5、k3=3.5、k4=2.5、θ1=9度、θ2=9度、θ3=9度、C1=10pF、C2=10pF、C3=1.5pF、C21=0.86pF、C22=0.8pF、C10=1.5pFとしたときの本回路のシミュレーション結果を図22に示す。上記で説明したとおり、周波数f1の信号(2GHz)と周波数f3の信号(7GHz)と周波数f4の信号(5GHz)とを抑圧し、且つ周波数f2の信号(9GHz)を通過させる高周波抑圧回路として動作している。
【0071】
なお、C21とC22は並列接続されたキャパシタである。従って、C21とC22はその合成容量値と等しい1つのキャパシタC20と置き換えることができる。また、図8のインピーダンス素子Zxとして、図19に示した回路ではZA20が正の場合を前提としてキャパシタC10を使用したが、ZA20が負の場合は、図17で説明したのと同様にインダクタL10を用いて実現しても良い。また、図18で説明したのと同様にスタブSxを使用する場合は、ZA20が正、負いずれの場合でも適用できる。
【0072】
[実施例7](請求項6対応)
図20に実施形態5(図9)の実施例を示す。この実施例7は、図9の回路におけるインピーダンス素子ZxとしてキャパシタC10を用いて実現した例である。この場合、A点から見たS1とS2とC1とC2とC21とC22とC10の合成インピーダンスZA30と表したときに、キャパシタC10のインピーダンスZxを、
Zx=−ZA30 (62)
とする。すなわち、キャパシタC10の容量値C10は、
となる。
【0073】
この回路の周波数f1、周波数f3における動作は、実施形態1と同様である。周波数f2(=k2f1)における動作は、下記のとおりである。本回路のインピーダンスをZALLをとすると、
ここで、式(63)より、
であるから、ZALL=∞となる。よって、A点に何も接続されていないことと等価になるので、ポート1から入力された周波数f2の信号は、そのままポート2に出力される。ゆえに、本実施例7の回路は、周波数f1の信号と周波数f3の信号とを抑圧し、且つ周波数f2の信号を通過させる高周波抑圧回路として動作する。
【0074】
入力信号の周波数2GHz、出力信号の周波数4GHzの2逓倍器に適用することを想定した上記の高周波抑圧回路のシミュレーション結果を示す。この場合、不要な出力信号のうち、所望の出力信号に最も近く出力レベルも高い不要波信号である基本波信号及び3逓倍波信号の2つの信号を抑圧し、所望の信号である2逓倍波信号を通過させる必要がある。
【0075】
例えば、Z1=50Ω、Z2=50Ω、f1=2GHz、k2=2、k3=3、θ1=9度、θ2=9度、C1=10pF、C2=10pF、C21=1.2pF、C22=1.2pF、C10=0.5pFとしたときの本回路のシミュレーション結果を図23に示す。上記で説明したとおり、周波数f1の信号(2GHz)と周波数f3の信号(6GHz)とを抑圧し、且つ周波数f2の信号(4GHz)を通過させる高周波抑圧回路として動作している。
【0076】
なお、C21とC22は並列接続されたキャパシタである。従って、C21とC22はその合成容量値と等しい1つのキャパシタC20と置き換えることができる。また、図9のインピーダンス素子Zxとして、図20に示した回路ではZA30が正の場合を前提としてキャパシタC10を使用したが、ZA30が負の場合は、図17で説明したのと同様にインダクタL10を用いて実現しても良い。また、図18で説明したのと同様にスタブSxを使用する場合は、ZA30が正、負いずれの場合でも適用できる。インピーダンス素子Zxとして、図17で説明したのと同様のインダクタL10を用いて実現しても良いし、図18で説明したのと同様のスタブSxで実現しても良い。
【0077】
【発明の効果】
以上説明したように本発明の高周波抑圧回路によれば、伝送線路を複数並列に並べることなく複数の周波数の信号を抑圧し且つ所望の周波数の信号を通過させるフィルタを実現できる。また、必要とする伝送線路の数も少なくて済み、さらには、実施例において伝送線路の電気長が9度という、よく使用される90度スタブのわずか1/10の大きさのもので構成した例を示したとおり、非常に小型な回路を実現することができる。また、各素子の値を計算により容易に決定できるうえ、各伝送線路の値を独立に設定できるため設計の自由度が高い。
【図面の簡単な説明】
【図1】 実施形態1及び実施例1の高周波抑圧回路の回路図である。
【図2】 実施形態2及び実施例2の高周波抑圧回路の回路図である。
【図3】 実施例3の高周波抑圧回路の回路図である。
【図4】 実施例4の高周波抑圧回路の回路図である。
【図5】 図1の高周波抑圧回路のS21の周波数特性図である。
【図6】 図2の高周波抑圧回路のS21の周波数特性図である。
【図7】 実施形態3の高周波抑圧回路の回路図である。
【図8】 実施形態4の高周波抑圧回路の回路図である。
【図9】 実施形態5の高周波抑圧回路の回路図である。
【図10】 実施形態3のインピーダンス素子ZxをキャパシタC10とした実施例5の高周波抑圧回路の回路図である。
【図11】 実施例5の周波数f1のときの高周波抑圧回路の回路図である。
【図12】 実施例5の周波数f3のときの高周波抑圧回路の回路図である。
【図13】 実施例5の周波数f4のときの高周波抑圧回路の回路図である。
【図14】 実施例5の周波数f5のときの高周波抑圧回路の回路図である。
【図15】 実施例5の周波数f2のときの高周波抑圧回路の回路図である。
【図16】 実施例5のキャパシタC21、C22を1個のキャパシタC20に変え、キャパシタC31、C32を1個のキャパシタC30に変えたときの高周波抑圧回路の回路図である。
【図17】 実施例5のキャパシタC10を1個のインダクタL10に変えたときの高周波抑圧回路の回路図である。
【図18】 実施例5のキャパシタC10を1個のスタブSxに変えたときの高周波抑圧回路の回路図である。
【図19】 実施形態4のインピーダンス素子ZxをキャパシタC10とした実施例6の高周波抑圧回路の回路図である。
【図20】 実施形態5のインピーダンス素子ZxをキャパシタC10とした実施例7の高周波抑圧回路の回路図である。
【図21】 実施例5の高周波抑圧回路のS21の周波数特性図である。
【図22】 実施例6の高周波抑圧回路のS21の周波数特性図である。
【図23】 実施例7の高周波抑圧回路のS21の周波数特性図である。
【図24】 従来の高周波抑圧回路の回路図である。
【図25】 従来の3種の周波数帯の信号を抑圧する高周波抑圧回路の回路図である。
【符号の説明】
1,2:ポート
S01〜06,S1〜S4:伝送線路
C01〜C03,C1〜C4,C10,C21,C22,C31,C32:キャパシタ
Zx:インピーダンス素子
L10:インダクタ
Sx:スタブ
Claims (9)
- 一端をグランドに接続された第1のキャパシタと、一端を該第1のキャパシタの他端に接続された特性インピーダンスがZ1で且つ周波数f0における電気長がθ1(但し、0<θ1<π/2)である第1の伝送線路と、一端を該第1の伝送線路の他端に接続された第2、第3、第4のキャパシタと、一端を該第3のキャパシタの他端に接続された特性インピーダンスがZ2で且つ周波数f0における電気長がθ2(但し、0<θ2<π/2)である第2の伝送線路と、一端を該第2の伝送線路の他端に接続された第5のキャパシタとを備え、
前記第2、前記第4、前記第5のキャパシタの他端をグランドに接続し、前記第1、前記第2、前記第3、前記第4のキャパシタの容量値C1、C2、C3、C4をそれぞれ、
C1=1/(2πf0Z1tanθ1)
C2=C1/(3+tan2θ1)
C3=1/(2πf0Z2tanθ2)
C4=1/[2πf0Z2(2tan2θ2−tanθ2)]
に設定し、
前記第2の伝送線路と前記第5のキャパシタの共通接続点から見た前記第1、前記第2の伝送線路及び前記第1、前記第2、前記第3、前記第4のキャパシタの合成インピーダンスをZA11とし、前記第5のキャパシタの容量値をC5としたとき、該容量値C5を、
C5=j/(6πf0ZA11)(但し、jは−1の平方根)
に設定したことを特徴とする高周波抑圧回路。 - 請求項1に記載の高周波抑圧回路において、
前記第2の伝送線路と前記第5のキャパシタの共通接続点に、特性インピーダンスがZ3で且つ周波数f0における電気長がθ3(但し、0<θ3<π/2)である第3の伝送線路の一端を接続し、
該第3の伝送線路の他端に容量値C6の第6のキャパシタの一端を接続し、該第6のキャパシタの他端をグランドに接続し、前記容量値C6を、
C6=1/(6πf0Z3tan3θ3)
に設定し、
前記第2の伝送線路と前記第5のキャパシタの共通接続点から見た前記第1、前記第2、前記第3の伝送線路及び前記第1、前記第2、前記第3、前記第4、前記第6のキャパシタの合成インピーダンスをZA21としたときに、前記容量値C5を、前記した
C5=j/(6πf0ZA11)
に代えて
C5=j/(8πf0ZA21)
であるよう設定したことを特徴とする高周波抑圧回路。 - 請求項1又は2に記載の高周波抑圧回路において、
前記第2及び第4のキャパシタに代えて、前記第2及び第4のキャパシタの合成容量と等しい容量値の第7のキャパシタを用いたことを特徴とする高周波抑圧回路。 - 一端をグランドに接続された第1のキャパシタと、
一端を前記第1のキャパシタの他端に接続された特性インピーダンスがZ1で且つ周波数f1における電気長がθ1(ただし、0<θ1<π/2)である第1の伝送線路と、
一端を前記第1の伝送線路の他端に接続された第2のキャパシタと、
一端を前記第2のキャパシタの他端に接続され他端を高周波信号を伝達する高周波信号線路に接続された特性インピーダンスがZ2で且つ周波数f1における電気長がθ2(ただし、0<θ2<π/2)である第2の伝送線路と、
一端を前記高周波信号線路に接続された特性インピーダンスがZ3で且つ周波数f1における電気長がθ3(ただし、0<θ3<π/2)である第3の伝送線路と、
一端を前記第3の伝送線路の他端に接続された第3のキャパシタと、
一端を前記第3のキャパシタの他端に接続された特性インピーダンスがZ4で且つ周波数f1における電気長がθ4(ただし、0<θ4<π/2)である第4の伝送線路と、
一端を前記第4の伝送線路の他端に接続された第4のキャパシタと、
一端を前記第1の伝送線路と前記第2のキャパシタの接続点に接続された第5、第6のキャパシタと、
一端を前記第3のキャパシタと前記第4の伝送線路の接続点に接続された第7、第8のキャパシタと、
一端を前記高周波信号線路に接続され他端をグランドに接続されたインピーダンス素子とを備え、
前記第4、前記第5、前記第6、前記第7、前記第8のキャパシタの他端をグランドに接続し、
前記第1、前記第2、前記第3、前記第4、前記第5、前記第6、前記第7、前記第8のキャパシタの容量値C1、C2、C3、C4、C21、C22、C31、C32をそれぞれ、
に設定し(ただし、k3>1、且つk5>k4>1)、
前記高周波信号線路の接続点から見た前記第1、前記第2、前記第3、前記第4の伝送線路及び前記第1、前記第2、前記第3、前記第4、前記第5、前記第6、前記第7、前記第8のキャパシタの合成インピーダンスをZA10とし、前記インピーダンス素子のインピーダンスをZxとしたときに、
Zx=−ZA10
としたことを特徴とする高周波抑圧回路。 - 請求項4に記載の高周波抑圧回路において、
前記第7、前記第8のキャパシタ、前記第4の伝送線路及び第4のキャパシタを削除して、前記第3のキャパシタの他端をグランドを接続し、
前記インピーダンス素子のインピーダンスZxを、前記高周波信号線路の接続点から見た前記第1、前記第2、前記第3の伝送線路及び前記第1、前記第2、前記第3、前記第5、前記第6のキャパシタの合成インピーダンスをZA20としたときに、
Zx=−ZA20としたことを特徴とする高周波抑圧回路。 - 請求項5に記載の高周波抑圧回路において、
前記第3の伝送線路及び前記第3のキャパシタを削除し、
前記インピーダンス素子のインピーダンスZxを、
前記高周波信号線路の接続点から見た前記第1、前記第2の伝送線路及び前記第1、前記第2、前記第5、前記第6のキャパシタの合成インピーダンスをZA30としたときに、
Zx=−ZA30
としたことを特徴とする高周波抑圧回路。 - 請求項4に記載の高周波抑圧回路において、
前記第5、前記第6のキャパシタに代えて、前記第5、前記第6のキャパシタ合成容量と等しい容量値の第9のキャパシタを用い、
及び/又は、前記第7、前記第8のキャパシタに代えて、前記第7、前記第8のキャパシタの合成容量と等しい容量値の第10のキャパシタを用いたことを特徴とする高周波抑圧回路。 - 請求項5又は6に記載の高周波抑圧回路において、
前記第5、前記第6のキャパシタに代えて、前記第5、前記第6のキャパシタ合成容量と等しい容量値の第9のキャパシタを用いたことを特徴とする高周波抑圧回路。 - 請求項4乃至8のいずれか1つに記載の高周波抑圧回路において、
前記インピーダンス素子として、キャパシタ、インダクタ、又はスタブを用いたことを特徴とする高周波抑圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003122244A JP3853753B2 (ja) | 2002-08-09 | 2003-04-25 | 高周波抑圧回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002232321 | 2002-08-09 | ||
JP2003122244A JP3853753B2 (ja) | 2002-08-09 | 2003-04-25 | 高周波抑圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004135257A JP2004135257A (ja) | 2004-04-30 |
JP3853753B2 true JP3853753B2 (ja) | 2006-12-06 |
Family
ID=32300940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003122244A Expired - Fee Related JP3853753B2 (ja) | 2002-08-09 | 2003-04-25 | 高周波抑圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3853753B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114946080B (zh) * | 2020-12-17 | 2024-07-05 | 株式会社藤仓 | 滤波电路 |
-
2003
- 2003-04-25 JP JP2003122244A patent/JP3853753B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004135257A (ja) | 2004-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8018297B2 (en) | Balanced-unbalanced conversion circuit | |
TWI484753B (zh) | High frequency module | |
CN112953434A (zh) | 基于薄膜体声波谐振器的宽通带滤波器 | |
US20050190015A1 (en) | Saw filter circuit | |
US11621699B2 (en) | Acoustic wave filter device and composite filter device | |
JP3853753B2 (ja) | 高周波抑圧回路 | |
US11362642B2 (en) | Acoustic wave filter device, composite filter device, and multiplexer | |
JP4331277B2 (ja) | 弾性表面波フィルタ | |
JP2003283363A (ja) | アンテナ共用器 | |
JP5488714B2 (ja) | 弾性波装置 | |
JP2017005477A (ja) | ラダー型フィルタ、分波器およびモジュール | |
JP4735087B2 (ja) | 90度ハイブリッド回路およびウィルキンソン形電力分配回路 | |
JP7219852B2 (ja) | フィルタ回路 | |
JP2011250160A (ja) | バンドパスフィルタ回路、及びmmic | |
CN109792237A (zh) | 梯型滤波器 | |
JP2000022495A (ja) | フィルタ装置 | |
KR102325427B1 (ko) | 다중 공진기를 추가하여 하모닉 및 인터모듈레이션 성분을 제거하기 위한 필터 및 이의 3차원 구조체 | |
JP2013162440A (ja) | 可変フィルタ | |
JP2010288179A (ja) | バンドパスフィルタ | |
JP6994988B2 (ja) | フィルタおよび電子機器 | |
JP3519245B2 (ja) | 高周波抑圧回路 | |
JPH0583069A (ja) | 高周波フイルタ | |
JP3016250B2 (ja) | 直流遮断回路 | |
CN113037239A (zh) | 滤波器和电子设备 | |
JP2015002365A (ja) | 高調波抑圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3853753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |