JP2004135257A - 高周波抑圧回路 - Google Patents
高周波抑圧回路 Download PDFInfo
- Publication number
- JP2004135257A JP2004135257A JP2003122244A JP2003122244A JP2004135257A JP 2004135257 A JP2004135257 A JP 2004135257A JP 2003122244 A JP2003122244 A JP 2003122244A JP 2003122244 A JP2003122244 A JP 2003122244A JP 2004135257 A JP2004135257 A JP 2004135257A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- capacitor
- impedance
- capacitors
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】伝送線路を複数並列に並べることなく、基本波信号と２倍波信号を抑圧し且つ３倍波信号に影響を与えないフィルタ機能を有する高周波抑圧回路を実現する。
【解決手段】２個の伝送線路Ｓ１，Ｓ２と５個のキャパシタＣ１〜Ｃ５を使い、基本波信号周波数でＳ１、Ｃ１の合成インピーダンス及びＳ２、Ｃ３の合成インピーダンスをゼロにする。２倍波信号周波数でＳ２、Ｃ３、Ｃ４の合成インピーダンスをゼロにする。３倍波信号周波数でＳ１、Ｓ２、Ｃ１〜Ｃ５の合成インピーダンスを無限大にする。
【選択図】 図１
【解決手段】２個の伝送線路Ｓ１，Ｓ２と５個のキャパシタＣ１〜Ｃ５を使い、基本波信号周波数でＳ１、Ｃ１の合成インピーダンス及びＳ２、Ｃ３の合成インピーダンスをゼロにする。２倍波信号周波数でＳ２、Ｃ３、Ｃ４の合成インピーダンスをゼロにする。３倍波信号周波数でＳ１、Ｓ２、Ｃ１〜Ｃ５の合成インピーダンスを無限大にする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波帯域において、複数の特定の周波数の信号を抑圧し、別の特定の周波数の信号に対して影響を与えないようにしたフィルタ機能をもつ高周波抑圧回路に関するものである。
【０００２】
【従来の技術】
図２４に特開平３−１３６４０１に記載の高周波回路の一例を示す。この回路は、伝送線路Ｓ０１、伝送線路Ｓ０２、キャパシタＣ０１からなり、ポート１からポート２に通過する信号について、特定の１つの周波数の信号を抑圧し、所定の周波数の信号を通過させることを特徴としている。
【０００３】
例えば、２逓倍器では、出力される基本波信号と３倍波信号を抑圧し且つ２倍波信号を通過させる回路が必要である。また、３逓倍器では、出力される基本波信号と２倍波信号を抑圧し且つ３倍波信号を通過させる回路が必要である。また、４逓倍器では、出力される基本波信号と２倍波信号と３倍波信号と５倍波信号を抑圧し且つ４倍波信号を通過させる回路が必要である。さらに、周波数ミキサでは、例えば出力される中間周波数信号と下側波帯信号と局発信号を抑圧し且つ上側波帯信号を通過させる回路が必要である。
【０００４】
【発明が解決しようとする課題】
図２４に示した回路を用いて特定の３つの周波数帯の信号を抑圧し、所定の周波数帯の信号を通過させる回路を実現した一例を図２５に示す。このように特願平３−１３６４０１記載の回路では、複数の周波数帯の信号の抑圧が必要な用途に用いる場合、阻止したい周波数分の数だけ用いなければならなかった。このため、大きな素子である伝送線路を２種類の周波数帯の信号を抑圧する回路では４本、３種類の周波数帯の信号を抑圧する回路では６本、４種類の周波数帯の信号を抑圧する回路では８本必要としていた。また、図２５のように伝送線路を並列に並べる場合、線路間のカップリングにより特性が変化してしまうことがよく知られている。このため、カップリングを起こさないよう、十分に離して並べる必要がある。すなわち、大きな素子を十分な間隔を取りながら数多く使う必要があり、非常に大きなものとなってしまっていた。
【０００５】
本発明の目的は、伝送線路を複数並列に並べることなく、複数の周波数の信号を抑圧し且つ所望の周波数の信号を通過させることが実現でき、しかも全体を小型化できるようにした高周波抑圧回路を提供することである。
【０００６】
【課題を解決するための手段】
請求項１にかかる発明は、一端をグランドに接続された第１のキャパシタと、一端を該第１のキャパシタの他端に接続された特性インピーダンスがＺ１で且つ周波数ｆ０における電気長がθ１（但し、０＜θ１＜π／２）である第１の伝送線路と、一端を該第１の伝送線路の他端に接続された第２、第３、第４のキャパシタと、一端を該第３のキャパシタの他端に接続された特性インピーダンスがＺ２で且つ周波数ｆ０における電気長がθ２（但し、０＜θ２＜π／２）である第２の伝送線路と、一端を該第２の伝送線路の他端に接続された第５のキャパシタとを備え、前記第２、前記第４、前記第５のキャパシタの他端をグランドに接続し、前記第１、前記第２、前記第３、前記第４のキャパシタの容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４をそれぞれ、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１）
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］
に設定し、前記第２の伝送線路と前記第５のキャパシタの共通接続点から見た前記第１、前記第２の伝送線路及び前記第１、前記第２、前記第３、前記第４のキャパシタの合成インピーダンスをＺＡ１１とし、前記第５のキャパシタの容量値をＣ５としたとき、該容量値Ｃ５を、
Ｃ５＝ｊ／（６πｆ０ＺＡ１１）（但し、ｊは−１の平方根）
に設定したことを特徴とする高周波抑圧回路とした。
【０００７】
請求項２にかかる発明は、請求項１に記載の高周波抑圧回路において、前記第２の伝送線路と前記第５のキャパシタの共通接続点に、特性インピーダンスがＺ３で且つ周波数ｆ０における電気長がθ３（但し、０＜θ３＜π／２）である第３の伝送線路の一端を接続し、該第３の伝送線路の他端に容量値Ｃ６の第６のキャパシタの一端を接続し、該第６のキャパシタの他端をグランドに接続し、前記容量値Ｃ６を、
Ｃ６＝１／（６πｆ０Ｚ３ｔａｎ３θ３）
に設定し、前記第２の伝送線路と前記第５のキャパシタの共通接続点から見た前記第１、前記第２、前記第３の伝送線路及び前記第１、前記第２、前記第３、前記第４、前記第６のキャパシタの合成インピーダンスをＺＡ２１としたときに、前記容量値Ｃ５を、前記した
Ｃ５＝ｊ／（６πｆ０ＺＡ１１）
に代えて
Ｃ５＝ｊ／（８πｆ０ＺＡ２１）
であるよう設定したことを特徴とする高周波抑圧回路とした。
【０００８】
請求項３にかかる発明は、請求項１又は２に記載の高周波抑圧回路において、前記第２及び第４のキャパシタに代えて、前記第２及び第４のキャパシタの合成容量と等しい容量値の第７のキャパシタを用いたことを特徴とする高周波抑圧回路とした。
【０００９】
請求項４にかかる発明は、一端をグランドに接続された第１のキャパシタと、一端を前記第１のキャパシタの他端に接続された特性インピーダンスがＺ１で且つ周波数ｆ１における電気長がθ１（ただし、０＜θ１＜π／２）である第１の伝送線路と、一端を前記第１の伝送線路の他端に接続された第２のキャパシタと、一端を前記第２のキャパシタの他端に接続され他端を高周波信号を伝達する高周波信号線路に接続された特性インピーダンスがＺ２で且つ周波数ｆ１における電気長がθ２（ただし、０＜θ２＜π／２）である第２の伝送線路と、一端を前記高周波信号線路に接続された特性インピーダンスがＺ３で且つ周波数ｆ１における電気長がθ３（ただし、０＜θ３＜π／２）である第３の伝送線路と、一端を前記第３の伝送線路の他端に接続された第３のキャパシタと、一端を前記第３のキャパシタの他端に接続された特性インピーダンスがＺ４で且つ周波数ｆ１における電気長がθ４（ただし、０＜θ４＜π／２）である第４の伝送線路と、一端を前記第４の伝送線路の他端に接続された第４のキャパシタと、一端を前記第１の伝送線路と前記第２のキャパシタの接続点に接続された第５、第６のキャパシタと、一端を前記第３のキャパシタと前記第４の伝送線路の接続点に接続された第７、第８のキャパシタと、一端を前記高周波信号線路に接続され他端をグランドに接続されたインピーダンス素子とを備え、前記第４、前記第５、前記第６、前記第７、前記第８のキャパシタの他端をグランドに接続し、前記第１、前記第２、前記第３、前記第４、前記第５、前記第６、前記第７、前記第８のキャパシタの容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２をそれぞれ、
に設定し（ただし、ｋ３＞１、且つｋ５＞ｋ４＞１）、前記高周波信号線路の接続点から見た前記第１、前記第２、前記第３、前記第４の伝送線路及び前記第１、前記第２、前記第３、前記第４、前記第５、前記第６、前記第７、前記第８のキャパシタの合成インピーダンスをＺＡ１０とし、前記インピーダンス素子のインピーダンスをＺｘとしたときに、
Ｚｘ＝−ＺＡ１０
としたことを特徴とする高周波抑圧回路とした。
【００１０】
請求項５にかかる発明は、請求項４に記載の高周波抑圧回路において、前記第７、前記第８のキャパシタ、前記第４の伝送線路及び第４のキャパシタを削除して、前記第３のキャパシタの他端をグランドを接続し、前記インピーダンス素子のインピーダンスＺｘを、前記高周波信号線路の接続点から見た前記第１、前記第２、前記第３の伝送線路及び前記第１、前記第２、前記第３、前記第５、前記第６のキャパシタの合成インピーダンスをＺＡ２０としたときに、
Ｚｘ＝−ＺＡ２０としたことを特徴とする高周波抑圧回路とした。
【００１１】
請求項６にかかる発明は、請求項５に記載の高周波抑圧回路において、前記第３の伝送線路及び前記第３のキャパシタを削除し、前記インピーダンス素子のインピーダンスＺｘを、前記高周波信号線路の接続点から見た前記第１、前記第２の伝送線路及び前記第１、前記第２、前記第５、前記第６のキャパシタの合成インピーダンスをＺＡ３０としたときに、
Ｚｘ＝−ＺＡ３０
としたことを特徴とする高周波抑圧回路とした。
【００１２】
請求項７にかかる発明は、請求項４に記載の高周波抑圧回路において、前記第５、前記第６のキャパシタに代えて、前記第５、前記第６のキャパシタ合成容量と等しい容量値の第９のキャパシタを用い、及び／又は、前記第７、前記第８のキャパシタに代えて、前記第７、前記第８のキャパシタの合成容量と等しい容量値の第１０のキャパシタを用いたことを特徴とする高周波抑圧回路とした。
【００１３】
請求項８にかかる発明は、請求項５又は６に記載の高周波抑圧回路において、前記第５、前記第６のキャパシタに代えて、前記第５、前記第６のキャパシタ合成容量と等しい容量値の第９のキャパシタを用いたことを特徴とする高周波抑圧回路とした。
【００１４】
請求項９にかかる発明は、請求項４乃至８のいずれか１つに記載の高周波抑圧回路において、前記インピーダンス素子として、キャパシタ、インダクタ、又はスタブを用いたことを特徴とする高周波抑圧回路とした。
【００１５】
【発明の実施の形態】
［実施形態１］（請求項１対応）
実施形態１の高周波抑圧回路では、図１に示す構成において、伝送線路Ｓ１、Ｓ２の特性インピーダンスをＺ１、Ｚ２とし、周波数ｆ０における電気長をθ１、θ２（但し、０＜θ１＜π／２、０＜θ２＜π／２、以下同じ）としたときに、キャパシタＣ１、Ｃ３の容量値Ｃ１、Ｃ３を、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１） （１）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２） （２）
いう容量値に設定する。
【００１６】
これによって、周波数ｆ０において、Ｂ点から見たＳ１、Ｃ１、Ｃ２、Ｃ４の合成インピーダンスＺＢ１がゼロとなる。すなわち、Ｂ点からみたＳ１とＣ１の合成インピーダンスをＺＢ１１とすると、
である（但し、ｊは−１の平方根、以下同じ）ので、その分数の分子を、
とし、これに式（１）のＣ１を代入すると、
となり、上記式（３）における分子が０となるので、ＺＢ１１＝０となる。つまり、Ｂ点がグランドにショートされたのと等価なので、ＺＢ１はゼロとなる。
【００１７】
また、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５の合成インピーダンスＺＡ１がゼロとなる。すなわち、ＺＢ１＝ゼロのとき、Ａ点からＳ２側をみたインピーダンスＺＡ１１は、
であるので、その分数の分子を、
とし、これに式（２）のＣ３を代入すると、ｂ＝０となる。従って、式（６）のＺＡ１１＝０となる。つまり、Ａ点がグランドにショートされたのと等価なので、ＺＡ１＝０となる。以上から、Ａ点において周波数ｆ０の信号を抑圧する。
【００１８】
さらに、キャパシタＣ２、Ｃ４の容量値Ｃ２、Ｃ４を
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１） （８）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］ （９）
という容量値に設定する。これによって、周波数２ｆ０において、Ｂ点から見たＳ１、Ｃ１、Ｃ２の合成インピーダンスＺＢ２が無限大となる。すなわち、前記したようにＣ１とＳ１の合成インピーダンスをＺＢ１１とすると、合成インピーダンスＺＢ２は、
であり、ここで、その分母を、
とすると、式（１）より、
なので、
ここで、
であり、またＣ２は式（８）に記載されているので、式（１３）は、
となる。つまり、式（１０）の分母はゼロになるので、ＺＢ２は無限大になる。
【００１９】
また、Ａ点から見たＳ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１２がゼロとなり、合成インピーダンスＺＡ１がゼロとなる。すなわち、周波数２ｆ０において、ＺＢ２は無限大なので、Ａ点から見たＳ２側の回路はＳ２とＣ３とＣ４がグランドに直列接続された回路となる。Ｃ３とＣ４の合成容量をＣ３４とすると、Ｃ３、Ｃ４は式（２）、式（９）で表されるので、
となる。このとき、Ｓ２とＣ３４の直列接続となるので、
となり、ＺＡ１２＝０なので、Ａ点はグランドにショートしていると等価であり、従ってＺＡ１＝０となり、同様にＺＡ２＝０となる。従って、Ａ点において周波数２ｆ０の信号を抑圧する。
【００２０】
さらに、キャパシタＣ５の容量値Ｃ５を
Ｃ５＝ｊ／（６πｆ０ＺＡ１１） （１８）
という容量値に設定する。これによって、周波数３ｆ０において、前記の合成インピーダンスＺＡ１は、
となり、無限大となる。従って、Ａ点において周波数３ｆ０の信号に対しては影響を与えない。すなわち、図１記載の高周波抑圧回路は、Ａ点において、基本波信号と２倍波信号を抑圧し、且つ３倍波信号に影響を与えない。
【００２１】
この構成の場合、大きな素子である伝送線路は２本しか必要とせず、また、線路を並列に複数並べていないために線路間を十分に離すための領域が不要である。従って、基本波信号と２倍波信号を抑圧し、且つ３倍波信号に影響を与えない高周波抑圧回路を従来よりも小型な回路で実現できる。
【００２２】
［実施形態２］（請求項２対応）
実施形態２の高周波抑圧回路では、図２に示す構成において、伝送線路Ｓ１、Ｓ２の特性インピーダンスをＺ１、Ｚ２とし、また周波数ｆ０における電気長をθ１、θ２としたときにキャパシタＣ１、Ｃ３の容量値Ｃ１、Ｃ３を、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１） （１）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２） （２）
という容量値に設定する（実施形態１と同じ）。
【００２３】
これにより、周波数ｆ０において、Ｂ点から見たＳ１、Ｃ１、Ｃ２、Ｃ４の合成インピーダンスＺＢ１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｓ３、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６の合成インピーダンスＺＡ２がゼロとなる（前記式（３）〜（７））。従って、Ａ点において周波数ｆ０の信号を抑圧する。
【００２４】
さらに、キャパシタＣ２、Ｃ４の容量値Ｃ２、Ｃ４を、
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１） （８）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］ （９）
という容量値に設定する（実施形態１と同じ）。これによって、周波数２ｆ０において、Ｂ点から見たＳ１、Ｃ１、Ｃ２の合成インピーダンスＺＢ２が無限大となり、Ａ点から見たＳ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１２がゼロとなり、前記の合成インピーダンスＺＡ２がゼロとなる（前記式（１０）〜（１７））。従って、Ａ点において周波数２ｆ０の信号を抑圧する。
【００２５】
さらに、伝送線路Ｓ３の特性インピーダンスをＺ３とし、また周波数ｆ０における電気長をθ３（但し、０＜θ３＜π／２）としたときに、キャパシタＣ６の容量値Ｃ６を、
Ｃ６＝１／（６πｆ０Ｚ３ｔａｎ３θ３） （２０）
という容量値に設定する。これによって、周波数３ｆ０において、Ａ点から見たＳ３、Ｃ６の合成インピーダンスＺＡ２２がゼロとなる。すなわち、
この分子に式（２０）のＣ６を代入すると、
となる。従って、Ａ点がグランドにショートされたのと等価なので、前記の合成インピーダンスＺＡ２がゼロとなる。以上から、Ａ点において周波数３ｆｏの信号を抑圧する。
【００２６】
さらに、Ａ点から見たＳ１、Ｓ２、Ｓ３、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ６の合成インピーダンスＺＡ２１としたときに、キャパシタＣ５の容量値Ｃ５を、
Ｃ５＝ｊ／（８πｆ０ＺＡ２１） （２３）
という容量値に設定する。これによって、周波数４ｆ０において、前記の合成インピーダンスＺＡ２は、
となり、無限大となる。従って、Ａ点において周波数４ｆ０の信号に対して影響を与えない。すなわち、図２記載の高周波抑圧回路は、Ａ点において、基本波信号と２倍波信号と３倍波信号を抑圧し、且つ４倍波信号に影響を与えない。
【００２７】
この構成の場合、大きな素子である伝送線路は３本しか必要とせず、また、線路を並列に複数並べていないために線路間を十分に離すための領域が不要である。従って、基本波信号と２倍波信号と３倍波信号を抑圧し、且つ４倍波信号に影響を与えない高周波抑圧回路を従来よりも小型な回路で実現できる。
【００２８】
［実施例１］（請求項１対応）
図１に実施例１を示す。高周波信号がポート１からポート２へ通るときに、本高周波抑圧回路は、Ａ点において、以下のとおり動作する。
【００２９】
伝送線路Ｓ１、Ｓ２の特性インピーダンスをＺ１、Ｚ２、また周波数ｆ０における電気長をθ１、θ２（但し、０＜θ１＜π／２、０＜θ２＜π／２）としたときにキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４を、前記したように、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１） （１）
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１） （８）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２） （２）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］ （９）
という容量値に設定し、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスをＺＡ１１と表したときに、キャパシタＣ５の容量値Ｃ５を、前記したように、
Ｃ５＝ｊ／（６πｆ０ＺＡ１１） （１８）
という容量値に設定する。
【００３０】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、ｆ０＝２ＧＨｚ、θ１＝９度、θ２＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝３．３ｐＦ、Ｃ３＝１０ｐＦ、Ｃ４＝３．２ｐＦ、Ｃ５＝１．６ｐＦとしたときについて説明する。
【００３１】
周波数２ＧＨｚにおいて、Ｂ点から見たＳ１、Ｃ１、Ｃ２、Ｃ４の合成インピーダンスＺＢ１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５の合成インピーダンスＺＡ１がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数２ＧＨｚの信号を抑圧する。
【００３２】
周波数４ＧＨｚにおいて、Ｂ点から見たＳ１、Ｃ１、Ｃ２の合成インピーダンスＺＢ２が無限大となり、Ａ点から見たＳ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１２がゼロとなり、前記の合成インピーダンスＺＡ１がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数４ＧＨｚの信号を抑圧する。
【００３３】
周波数６ＧＨｚにおいて、前記の合成インピーダンスＺＡ１が無限大となる。従って、ポート１からポート２へ通過しようとする周波数６ＧＨｚの信号に対して影響を与えず、信号は通過する。
【００３４】
このときのポート１とポート２間のＳパラメータＳ２１のシミュレーション結果を図５に示す。このように、本発明の高周波抑圧回路は基本波信号と２倍波信号を抑圧し、且つ３倍波信号に影響を与えない高周波抑圧回路として動作する。
【００３５】
［実施例２］（請求項２対応）
図２に実施例２を示す。高周波信号がポート１からポート２へ通るときに、本高周波抑圧回路は、Ａ点において、以下のとおり動作する。
【００３６】
伝送線路Ｓ１、Ｓ２、Ｓ３の特性インピーダンスをＺ１、Ｚ２、Ｚ３とし、また周波数ｆ０における電気長をθ１、θ２、θ３（但し、０＜θ１＜π／２、０＜θ２＜π／２、０＜θ３＜π／２）としたときにキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ６の容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ６を、前記したように、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１） （１）
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１） （８）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２） （２）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］ （９）
Ｃ６＝１／（６πｆ０Ｚ３ｔａｎ３θ３） （２０）
という容量値に設定し、さらに、Ａ点から見たＳ１、Ｓ２、Ｓ３、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ６の合成インピーダンスＺＡ２１と表したときに、キャパシタＣ５の容量値Ｃ５を、前記したように、
Ｃ５＝ｊ／（８πｆ０ＺＡ２１） （１８）
という容量値に設定する。
【００３７】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、ｆ０＝２ＧＨｚ、θ１＝９度、θ２＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝３．３ｐＦ、Ｃ３＝１０ｐＦ、Ｃ４＝３．２ｐＦ、Ｃ５＝２．２ｐＦ、Ｃ６＝１．０４ｐＦとしたときについて説明する。
【００３８】
周波数２ＧＨｚにおいて、Ｂ点から見たＳ１、Ｃ１、Ｃ２、Ｃ４の合成インピーダンスＺＢ１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｓ３、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６の合成インピーダンスＺＡ２がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数２ＧＨｚの信号を抑圧する。
【００３９】
周波数４ＧＨｚにおいて、Ｂ点から見たＳ１、Ｃ１、Ｃ２の合成インピーダンスＺＢ２が無限大となり、Ａ点から見たＳ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１２がゼロとなり、前記の合成インピーダンスＺＡ２がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数４ＧＨｚの信号を抑圧する。
【００４０】
周波数６ＧＨｚにおいて、Ａ点から見たＳ３、Ｃ６の合成インピーダンスＺＡ２２がゼロとなり、前記の合成インピーダンスＺＡ２がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数６ＧＨｚの信号を抑圧する。
【００４１】
周波数８ＧＨｚにおいて、前記の合成インピーダンスＺＡ２が無限大となる。従って、ポート１からポート２へ通過しようとする周波数８ＧＨｚの信号に対して影響を与えず、信号は通過する。
【００４２】
このときのポート１とポート２間のＳパラメータＳ２１のシミュレーション結果を図６に示す。このように、本実施の形態の高周波抑圧回路は、基本波信号と２倍波信号と３倍波信号を抑圧し、且つ４倍波信号に影響を与えない高周波抑圧回路として動作する。
【００４３】
［実施例３］（請求項３対応）
図３に実施例３を示す。この実施例は、実施例１において、キャパシタＣ２及びＣ４の代わりに、
なる容量値Ｃ７を持つキャパシタＣ７を用いて高周波抑圧回路を実現したものであり、実施例１と同様に動作する。
【００４４】
［実施例４］（請求項３対応）
図４に実施例４を示す。この実施例は、実施例２において、キャパシタＣ２及びＣ４の代わりに、
なる容量値Ｃ７を持つキャパシタＣ７を用いて高周波抑圧回路を実現したものであり、実施例２と同様に動作する。
【００４５】
［実施形態３］（請求項４対応）
実施形態３では図７に示す構成において、ｋ３＞１、且つｋ５＞ｋ４＞１とするとき、特定の周波数ｆ１では伝送線路Ｓ１とキャパシタＣ１と伝送線路Ｓ２とキャパシタＣ２のＡ点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数ｋ３ｆ１では伝送線路Ｓ１とキャパシタＣ１とキャパシタＣ２１のＢ点における合成インピーダンスが∞となり、且つ、伝送線路Ｓ２とキャパシタＣ２とキャパシタＣ２２のＡ点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数ｋ４ｆ１では伝送線路Ｓ４とキャパシタＣ４と伝送線路Ｓ３とキャパシタＣ３のＡ点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数ｋ５ｆ１では伝送線路Ｓ４とキャパシタＣ４とキャパシタＣ３１のＢ点における合成インピーダンスが∞となり、且つ、伝送線路Ｓ３とキャパシタＣ３とキャパシタＣ３２のＡ点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数ｋ２ｆ１では伝送線路Ｓ１とキャパシタＣ１とキャパシタＣ２１とキャパシタＣ２２と伝送、線路Ｓ２とキャパシタＣ２と伝送線路Ｓ４とキャパシタＣ４とキャパシタＣ３１とキャパシタＣ３２と伝送線路Ｓ３とキャパシタＣ３とインピーダンス素子ＺｘのＡ点における合成インピーダンスが∞となることによって信号を通過させる。
【００４６】
この構成の場合、大きな素子である伝送線路は４本しか必要とせず、また、線路を並列に複数並べていないために線路間を十分に離すための領域が不要である。従って、特定の４つの周波数帯の信号を抑圧し且つ所定の周波数帯の信号を通過させる回路を従来よりも小型な回路で実現できる。
【００４７】
［実施形態４］（請求項５対応）
同様に、図７の構成における伝送線路Ｓ４、キャパシタＣ４、Ｃ３１、Ｃ３２を削除し、Ｄ点を接地した図８に示す構成の場合、特定の３つの周波数帯の信号を抑圧し且つ所定の周波数帯の信号を通過させる回路が従来よりも小型な回路で実現できる。
【００４８】
［実施形態５］（請求項６対応）
さらに、図８の構成における伝送線路Ｓ３とキャパシタＣ３を削除した図９に示す構成の場合、特定の２つの周波数帯の信号を抑圧し且つ所定の周波数帯の信号を通過させる回路を従来よりも小型な回路で実現できる。
【００４９】
［実施例５］（請求項４対応）
実施例５の高周波抑圧回路では、図７に示す構成において、インピーダンス素子ＺｘとしてキャパシタＣ１０を使用した図１０に示す構成とする。そして、伝送線路Ｓ１、Ｓ２、Ｓ３、Ｓ４の特性インピーダンスをＺ１、Ｚ２、Ｚ３、Ｚ４とし、周波数ｆ１における電気長をθ１、θ２、θ３、θ４（ただし、０＜θ１＜π／２、且つ０＜θ２＜π／２、且つ０＜θ３＜π／２、且つ０＜θ４＜π／２）としたときにキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２の容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２を、
という容量値にし（ただし、ｋ３＞１、且つｋ５＞ｋ４＞１）、さらに、Ａ点から見たＳ１とＳ２とＳ３とＳ４とＣ１とＣ２とＣ３とＣ４とＣ２１とＣ２２とＣ３１とＣ３２の合成インピーダンスＺＡ１０と表したときに、キャパシタＣ１０のインピーダンスＺｘを、
Ｚｘ＝−ＺＡ１０ （３９）
とする。すなわち、キャパシタＣ１０の容量値Ｃ１０は、
となる（ただし、ｊは−１の平方根）。
【００５０】
このとき、ｆ２＝ｋ２ｆ１、ｆ３＝ｋ３ｆ１、ｆ４＝ｋ４ｆ１、ｆ５＝ｋ５ｆ１なる周波数ｆ２、ｆ３、ｆ４、ｆ５及びｆ１において、本回路は下記のように動作する。
【００５１】
まず、周波数ｆ１において、Ｂ点から見たＳ１とＣ１の合成インピーダンスをＺＢ１１とすると、
ここで、式（３１）から、
であるから、上式（４１）の分子は、
従って、ＺＢ１１＝０となる。
【００５２】
これは、図１１に示すように、Ｂ点をグランドと接続したことと等価である。従って、図１０のＡ点から見たＳ１とＳ２とＣ１とＣ２とＣ２１とＣ２２の合成インピーダンスＺＡ１１は、図１１のＡ点から見たＳ２とＣ２の合成インピーダンスと等価であるので、
ここで、式（３２）より、
であるから、ＺＡ１１＝０となる。よって、ポート１から入力された周波数ｆ１の信号はＡ点で抑圧され、ポート２には出力されない。
【００５３】
次に、周波数ｆ３（＝ｋ３ｆ１）において、図１０のＢ点から見たＳ１とＣ１とＣ２１の合成インピーダンスをＺＢ１２とすると
ここで、式（４１）、（３５）より、
また、式（３１）より、
より、
であるから、上式（４４）の分母は、
従って、ＺＢ１２＝∞となる。
【００５４】
これは、図１２に示すように、Ｓ１とＣ１とＣ２１はＢ点に接続していないことと等価である。従って、図１０のＡ点から見たＳ１とＳ２とＣ１とＣ２とＣ２１とＣ２２の合成インピーダンスＺＡ１１は、図１２のＡ点から見たＳ２とＣ２とＣ２２の合成インピーダンスと等価であるので、Ｃ２とＣ２２の合成容量をＣ２３とすると、
ここで、
であるから、ＺＡ１＝０となる。よって、ポート１から入力された周波数ｆ３の信号はＡ点で抑圧され、ポート２には出力されない。
【００５５】
次に、周波数ｆ４（＝ｋ４ｆ１）において、図１０のＤ点から見たＳ４とＣ４の合成インピーダンスをＺＤ１１とすると、
ここで、式（３４）より、
であるから、上式（５０）の分子は、
従って、ＺＤ１１＝０となる。
【００５６】
これは、図１３に示すように、Ｄ点をグランドと接続したことと等価である。従って、図１０のＡ点から見たＳ３とＳ４とＣ３とＣ４とＣ３１とＣ３２の合成インピーダンスＺＡ１２は、図１３のＡ点から見たＳ３とＣ３の合成インピーダンスと等価であるので、
ここで、式（３３）より、
であるから、ＺＡ１２＝０となる。よって、ポート１から入力された周波数ｆ４の信号はＡ点で抑圧され、ポート２には出力されない。
【００５７】
次に、周波数ｆ５（＝ｋ５ｆ１）において、図１０のＤ点から見たＳ４とＣ４とＣ３１の合成インピーダンスをＺＤ１２とすると、
ここで、式（５０）、（３７）、（３４）より、
であるから、上式（５３）の分母＝０となる。従って、ＺＤ１２＝∞となる。
【００５８】
これは、図１４に示すように、Ｓ４とＣ４とＣ３１はＤ点に接続していないことと等価である。従って、図１０のＡ点から見たＳ３とＳ４とＣ３とＣ４とＣ３１とＣ３２の合成インピーダンスＺＡ１２は、図１４のＡ点から見たＳ３とＣ３とＣ３２の合成インピーダンスと等価であるので、Ｃ３とＣ３２の合成容量をＣ３３とすると、
ここで、
であるから、ＺＡ１２＝０となる。よって、ポート１から入力された周波数ｆ５の信号はＡ点で抑圧され、ポート２には出力されない。
【００５９】
次に、周波数ｆ２（＝ｋ２ｆ１）において、本回路は、図１０のＡ点から見たＳ１とＳ２とＳ３とＳ４とＣ１とＣ２とＣ３とＣ４とＣ２１とＣ２２とＣ３１とＣ３２の合成インピーダンスＺＡ１０と同じインピーダンスを持ったインピーダンス素子と、キャパシタＣ１０とによる図１５に示す回路と等価である。
【００６０】
従って、本回路のインピーダンスをＺＡＬＬをとすると、
ここで、式（４０）より、
であるから、上式（５７）の分母は０となる。すなわち、ＺＡＬＬ＝∞となる。よって、Ａ点に何も接続されていないことと等価になるので、ポート１から入力された周波数ｆ２の信号は、そのままポート２に出力される。
【００６１】
このように、図１０の回路は、周波数ｆ１の信号と周波数ｆ３の信号と周波数ｆ４の信号と周波数ｆ５の信号とを抑圧し、且つ周波数ｆ２の信号を通過させる高周波抑圧回路として動作する。
【００６２】
入力信号の周波数２ＧＨｚ、出力信号の周波数８ＧＨｚの４逓倍器に適用することを想定した上記の高周波抑圧回路のシミュレーション結果を示す。この場合、不要な出力信号のうち、所望の出力信号に最も近い不要波信号である３逓倍波信号及び５逓倍波信号、出力レベルの高い不要波信号である基本波信号及び２逓倍波信号の４つの信号を抑圧し、所望の信号である４逓倍波信号を通過させる必要がある。
【００６３】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、Ｚ３＝５０Ω、Ｚ４＝５０Ω、ｆ１＝２ＧＨｚ、ｋ２＝４、ｋ３＝２、ｋ４＝３、ｋ５＝５、θ１＝９度、θ２＝９度、θ３＝９度、θ４＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝１０ｐＦ、Ｃ３＝１ｐＦ、Ｃ４＝１ｐＦ、Ｃ２１＝４ｐＦ、Ｃ２２＝３．２ｐＦ、Ｃ３１＝０．６ｐＦ、Ｃ３２＝０．４６ｐＦ、Ｃ１０＝０．９ｐＦとしたときの本回路のシミュレーション結果を図２１に示す。
【００６４】
上記で説明したとおり、周波数ｆ１の信号（２ＧＨｚ）と周波数ｆ３の信号（４ＧＨｚ）と周波数ｆ４の信号（６ＧＨｚ）と周波数ｆ５の信号（１０ＧＨｚ）とを抑圧し、且つ周波数ｆ２の信号（８ＧＨｚ）を通過させる高周波抑圧回路として動作している。
【００６５】
なお、Ｃ２１とＣ２２は並列接続されたキャパシタである。従って、Ｃ２１とＣ２２はその合成容量値と等しい１つのキャパシタＣ２０と置き換えることができる。Ｃ３１とＣ３２についても同様である。従って、図１６に示した回路として実現しても良い。また、図７のインピーダンス素子Ｚｘとして、図１０に示した回路ではＺＡ１０が正の場合を前提としてキャパシタＣ１０を使用したが、ＺＡ１０が負の場合は、図１７に示すようにインダクタＬ１０を用いて実現しても良い。また、図１８に示すようにスタブＳｘを使用する場合は、ＺＡ１０が正、負いずれの場合でも適用できる。
【００６６】
［実施例６］（請求項５対応）
図１９に第４の実施形態（図８）の実施例を示す。この実施例６は、図８の回路のインピーダンス素子ＺｘとしてキャパシタＣ１０を用いて実現した例である。この場合、Ａ点から見たＳ１とＳ２とＳ３とＣ１とＣ２とＣ３とＣ２１とＣ２２とＣ１０の合成インピーダンスＺＡ２０と表したときに、キャパシタＣ１０のインピーダンスＺｘを、
Ｚｘ＝−ＺＡ２０ （５８）
とする。すなわち、キャパシタＣ１０の容量値Ｃ１０は、
となる。この回路の周波数ｆ１、周波数ｆ３における動作は、上記の実施例５と同様である。周波数ｆ４、周波数ｆ２における動作は、下記のとおりである。
【００６７】
まず、周波数ｆ４（＝ｋ４ｆ１）において、図１９のＡ点から見たＳ３とＣ３の合成インピーダンスをＺＡ２１とすると
ここで、式（３３）より、
であるから、上式（６０）の分子は０となり、ＺＡ２１＝０となる。よって、ポート１から入力された周波数ｆ４の信号はＡ点で抑圧され、ポート２には出力されない。
【００６８】
次に、周波数ｆ２（＝ｋ２ｆ１）において、本回路のインピーダンスをＺＡＬＬをとすると、
ここで、式（５９）より、
であるから、ＺＡＬＬ＝∞となる。よって、Ａ点に何も接続されていないことと等価になるので、ポート１から入力された周波数ｆ２の信号は、そのままポート２に出力される。ゆえに、本発明の回路は、周波数ｆ１の信号と周波数ｆ３の信号と周波数とｆ４の信号とを抑圧し、且つ周波数ｆ２の信号を通過させる高周波抑圧回路として動作する。
【００６９】
中間周波数（ＩＦ）信号の周波数２ＧＨｚ、局発（ＬＯ）信号の周波数７ＧＨｚ、下側波帯（ＬＳＢ）信号の周波数５ＧＨｚ、上側波帯（ＵＳＢ）信号の周波数９ＧＨｚのアップコンバータに適用し、ＵＳＢ信号を出力させることを想定した上記の高周波抑圧回路のシミュレーション結果を示す。この場合、出力信号のうち、不要なＩＦ信号、ＬＯ信号、ＬＳＢ信号の３つの信号を抑圧し、所望の信号であるＵＳＢ信号を通過させる必要がある。
【００７０】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、Ｚ３＝５０Ω、ｆ１＝２ＧＨｚ、ｋ２＝４．５、ｋ３＝３．５、ｋ４＝２．５、θ１＝９度、θ２＝９度、θ３＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝１０ｐＦ、Ｃ３＝１．５ｐＦ、Ｃ２１＝０．８６ｐＦ、Ｃ２２＝０．８ｐＦ、Ｃ１０＝１．５ｐＦとしたときの本回路のシミュレーション結果を図２２に示す。上記で説明したとおり、周波数ｆ１の信号（２ＧＨｚ）と周波数ｆ３の信号（７ＧＨｚ）と周波数ｆ４の信号（５ＧＨｚ）とを抑圧し、且つ周波数ｆ２の信号（９ＧＨｚ）を通過させる高周波抑圧回路として動作している。
【００７１】
なお、Ｃ２１とＣ２２は並列接続されたキャパシタである。従って、Ｃ２１とＣ２２はその合成容量値と等しい１つのキャパシタＣ２０と置き換えることができる。また、図８のインピーダンス素子Ｚｘとして、図１９に示した回路ではＺＡ２０が正の場合を前提としてキャパシタＣ１０を使用したが、ＺＡ２０が負の場合は、図１７で説明したのと同様にインダクタＬ１０を用いて実現しても良い。また、図１８で説明したのと同様にスタブＳｘを使用する場合は、ＺＡ２０が正、負いずれの場合でも適用できる。
【００７２】
［実施例７］（請求項６対応）
図２０に実施形態５（図９）の実施例を示す。この実施例７は、図９の回路におけるインピーダンス素子ＺｘとしてキャパシタＣ１０を用いて実現した例である。この場合、Ａ点から見たＳ１とＳ２とＣ１とＣ２とＣ２１とＣ２２とＣ１０の合成インピーダンスＺＡ３０と表したときに、キャパシタＣ１０のインピーダンスＺｘを、
Ｚｘ＝−ＺＡ３０ （６２）
とする。すなわち、キャパシタＣ１０の容量値Ｃ１０は、
となる。
【００７３】
この回路の周波数ｆ１、周波数ｆ３における動作は、実施形態１と同様である。周波数ｆ２（＝ｋ２ｆ１）における動作は、下記のとおりである。本回路のインピーダンスをＺＡＬＬをとすると、
ここで、式（６３）より、
であるから、ＺＡＬＬ＝∞となる。よって、Ａ点に何も接続されていないことと等価になるので、ポート１から入力された周波数ｆ２の信号は、そのままポート２に出力される。ゆえに、本実施例７の回路は、周波数ｆ１の信号と周波数ｆ３の信号とを抑圧し、且つ周波数ｆ２の信号を通過させる高周波抑圧回路として動作する。
【００７４】
入力信号の周波数２ＧＨｚ、出力信号の周波数４ＧＨｚの２逓倍器に適用することを想定した上記の高周波抑圧回路のシミュレーション結果を示す。この場合、不要な出力信号のうち、所望の出力信号に最も近く出力レベルも高い不要波信号である基本波信号及び３逓倍波信号の２つの信号を抑圧し、所望の信号である２逓倍波信号を通過させる必要がある。
【００７５】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、ｆ１＝２ＧＨｚ、ｋ２＝２、ｋ３＝３、θ１＝９度、θ２＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝１０ｐＦ、Ｃ２１＝１．２ｐＦ、Ｃ２２＝１．２ｐＦ、Ｃ１０＝０．５ｐＦとしたときの本回路のシミュレーション結果を図２３に示す。上記で説明したとおり、周波数ｆ１の信号（２ＧＨｚ）と周波数ｆ３の信号（６ＧＨｚ）とを抑圧し、且つ周波数ｆ２の信号（４ＧＨｚ）を通過させる高周波抑圧回路として動作している。
【００７６】
なお、Ｃ２１とＣ２２は並列接続されたキャパシタである。従って、Ｃ２１とＣ２２はその合成容量値と等しい１つのキャパシタＣ２０と置き換えることができる。また、図９のインピーダンス素子Ｚｘとして、図２０に示した回路ではＺＡ３０が正の場合を前提としてキャパシタＣ１０を使用したが、ＺＡ３０が負の場合は、図１７で説明したのと同様にインダクタＬ１０を用いて実現しても良い。また、図１８で説明したのと同様にスタブＳｘを使用する場合は、ＺＡ３０が正、負いずれの場合でも適用できる。インピーダンス素子Ｚｘとして、図１７で説明したのと同様のインダクタＬ１０を用いて実現しても良いし、図１８で説明したのと同様のスタブＳｘで実現しても良い。
【００７７】
【発明の効果】
以上説明したように本発明の高周波抑圧回路によれば、伝送線路を複数並列に並べることなく複数の周波数の信号を抑圧し且つ所望の周波数の信号を通過させるフィルタを実現できる。また、必要とする伝送線路の数も少なくて済み、さらには、実施例において伝送線路の電気長が９度という、よく使用される９０度スタブのわずか１／１０の大きさのもので構成した例を示したとおり、非常に小型な回路を実現することができる。また、各素子の値を計算により容易に決定できるうえ、各伝送線路の値を独立に設定できるため設計の自由度が高い。
【図面の簡単な説明】
【図１】実施形態１及び実施例１の高周波抑圧回路の回路図である。
【図２】実施形態２及び実施例２の高周波抑圧回路の回路図である。
【図３】実施例３の高周波抑圧回路の回路図である。
【図４】実施例４の高周波抑圧回路の回路図である。
【図５】図１の高周波抑圧回路のＳ２１の周波数特性図である。
【図６】図２の高周波抑圧回路のＳ２１の周波数特性図である。
【図７】実施形態３の高周波抑圧回路の回路図である。
【図８】実施形態４の高周波抑圧回路の回路図である。
【図９】実施形態５の高周波抑圧回路の回路図である。
【図１０】実施形態３のインピーダンス素子ＺｘをキャパシタＣ１０とした実施例５の高周波抑圧回路の回路図である。
【図１１】実施例５の周波数ｆ１のときの高周波抑圧回路の回路図である。
【図１２】実施例５の周波数ｆ３のときの高周波抑圧回路の回路図である。
【図１３】実施例５の周波数ｆ４のときの高周波抑圧回路の回路図である。
【図１４】実施例５の周波数ｆ５のときの高周波抑圧回路の回路図である。
【図１５】実施例５の周波数ｆ２のときの高周波抑圧回路の回路図である。
【図１６】実施例５のキャパシタＣ２１、Ｃ２２を１個のキャパシタＣ２０に変え、キャパシタＣ３１、Ｃ３２を１個のキャパシタＣ３０に変えたときの高周波抑圧回路の回路図である。
【図１７】実施例５のキャパシタＣ１０を１個のインダクタＬ１０に変えたときの高周波抑圧回路の回路図である。
【図１８】実施例５のキャパシタＣ１０を１個のスタブＳｘに変えたときの高周波抑圧回路の回路図である。
【図１９】実施形態４のインピーダンス素子ＺｘをキャパシタＣ１０とした実施例６の高周波抑圧回路の回路図である。
【図２０】実施形態５のインピーダンス素子ＺｘをキャパシタＣ１０とした実施例７の高周波抑圧回路の回路図である。
【図２１】実施例５の高周波抑圧回路のＳ２１の周波数特性図である。
【図２２】実施例６の高周波抑圧回路のＳ２１の周波数特性図である。
【図２３】実施例７の高周波抑圧回路のＳ２１の周波数特性図である。
【図２４】従来の高周波抑圧回路の回路図である。
【図２５】従来の３種の周波数帯の信号を抑圧する高周波抑圧回路の回路図である。
【符号の説明】
１，２：ポート
Ｓ０１〜０６，Ｓ１〜Ｓ４：伝送線路
Ｃ０１〜Ｃ０３，Ｃ１〜Ｃ４，Ｃ１０，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２：キャパシタ
Ｚｘ：インピーダンス素子
Ｌ１０：インダクタ
Ｓｘ：スタブ
【発明の属する技術分野】
本発明は、高周波帯域において、複数の特定の周波数の信号を抑圧し、別の特定の周波数の信号に対して影響を与えないようにしたフィルタ機能をもつ高周波抑圧回路に関するものである。
【０００２】
【従来の技術】
図２４に特開平３−１３６４０１に記載の高周波回路の一例を示す。この回路は、伝送線路Ｓ０１、伝送線路Ｓ０２、キャパシタＣ０１からなり、ポート１からポート２に通過する信号について、特定の１つの周波数の信号を抑圧し、所定の周波数の信号を通過させることを特徴としている。
【０００３】
例えば、２逓倍器では、出力される基本波信号と３倍波信号を抑圧し且つ２倍波信号を通過させる回路が必要である。また、３逓倍器では、出力される基本波信号と２倍波信号を抑圧し且つ３倍波信号を通過させる回路が必要である。また、４逓倍器では、出力される基本波信号と２倍波信号と３倍波信号と５倍波信号を抑圧し且つ４倍波信号を通過させる回路が必要である。さらに、周波数ミキサでは、例えば出力される中間周波数信号と下側波帯信号と局発信号を抑圧し且つ上側波帯信号を通過させる回路が必要である。
【０００４】
【発明が解決しようとする課題】
図２４に示した回路を用いて特定の３つの周波数帯の信号を抑圧し、所定の周波数帯の信号を通過させる回路を実現した一例を図２５に示す。このように特願平３−１３６４０１記載の回路では、複数の周波数帯の信号の抑圧が必要な用途に用いる場合、阻止したい周波数分の数だけ用いなければならなかった。このため、大きな素子である伝送線路を２種類の周波数帯の信号を抑圧する回路では４本、３種類の周波数帯の信号を抑圧する回路では６本、４種類の周波数帯の信号を抑圧する回路では８本必要としていた。また、図２５のように伝送線路を並列に並べる場合、線路間のカップリングにより特性が変化してしまうことがよく知られている。このため、カップリングを起こさないよう、十分に離して並べる必要がある。すなわち、大きな素子を十分な間隔を取りながら数多く使う必要があり、非常に大きなものとなってしまっていた。
【０００５】
本発明の目的は、伝送線路を複数並列に並べることなく、複数の周波数の信号を抑圧し且つ所望の周波数の信号を通過させることが実現でき、しかも全体を小型化できるようにした高周波抑圧回路を提供することである。
【０００６】
【課題を解決するための手段】
請求項１にかかる発明は、一端をグランドに接続された第１のキャパシタと、一端を該第１のキャパシタの他端に接続された特性インピーダンスがＺ１で且つ周波数ｆ０における電気長がθ１（但し、０＜θ１＜π／２）である第１の伝送線路と、一端を該第１の伝送線路の他端に接続された第２、第３、第４のキャパシタと、一端を該第３のキャパシタの他端に接続された特性インピーダンスがＺ２で且つ周波数ｆ０における電気長がθ２（但し、０＜θ２＜π／２）である第２の伝送線路と、一端を該第２の伝送線路の他端に接続された第５のキャパシタとを備え、前記第２、前記第４、前記第５のキャパシタの他端をグランドに接続し、前記第１、前記第２、前記第３、前記第４のキャパシタの容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４をそれぞれ、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１）
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］
に設定し、前記第２の伝送線路と前記第５のキャパシタの共通接続点から見た前記第１、前記第２の伝送線路及び前記第１、前記第２、前記第３、前記第４のキャパシタの合成インピーダンスをＺＡ１１とし、前記第５のキャパシタの容量値をＣ５としたとき、該容量値Ｃ５を、
Ｃ５＝ｊ／（６πｆ０ＺＡ１１）（但し、ｊは−１の平方根）
に設定したことを特徴とする高周波抑圧回路とした。
【０００７】
請求項２にかかる発明は、請求項１に記載の高周波抑圧回路において、前記第２の伝送線路と前記第５のキャパシタの共通接続点に、特性インピーダンスがＺ３で且つ周波数ｆ０における電気長がθ３（但し、０＜θ３＜π／２）である第３の伝送線路の一端を接続し、該第３の伝送線路の他端に容量値Ｃ６の第６のキャパシタの一端を接続し、該第６のキャパシタの他端をグランドに接続し、前記容量値Ｃ６を、
Ｃ６＝１／（６πｆ０Ｚ３ｔａｎ３θ３）
に設定し、前記第２の伝送線路と前記第５のキャパシタの共通接続点から見た前記第１、前記第２、前記第３の伝送線路及び前記第１、前記第２、前記第３、前記第４、前記第６のキャパシタの合成インピーダンスをＺＡ２１としたときに、前記容量値Ｃ５を、前記した
Ｃ５＝ｊ／（６πｆ０ＺＡ１１）
に代えて
Ｃ５＝ｊ／（８πｆ０ＺＡ２１）
であるよう設定したことを特徴とする高周波抑圧回路とした。
【０００８】
請求項３にかかる発明は、請求項１又は２に記載の高周波抑圧回路において、前記第２及び第４のキャパシタに代えて、前記第２及び第４のキャパシタの合成容量と等しい容量値の第７のキャパシタを用いたことを特徴とする高周波抑圧回路とした。
【０００９】
請求項４にかかる発明は、一端をグランドに接続された第１のキャパシタと、一端を前記第１のキャパシタの他端に接続された特性インピーダンスがＺ１で且つ周波数ｆ１における電気長がθ１（ただし、０＜θ１＜π／２）である第１の伝送線路と、一端を前記第１の伝送線路の他端に接続された第２のキャパシタと、一端を前記第２のキャパシタの他端に接続され他端を高周波信号を伝達する高周波信号線路に接続された特性インピーダンスがＺ２で且つ周波数ｆ１における電気長がθ２（ただし、０＜θ２＜π／２）である第２の伝送線路と、一端を前記高周波信号線路に接続された特性インピーダンスがＺ３で且つ周波数ｆ１における電気長がθ３（ただし、０＜θ３＜π／２）である第３の伝送線路と、一端を前記第３の伝送線路の他端に接続された第３のキャパシタと、一端を前記第３のキャパシタの他端に接続された特性インピーダンスがＺ４で且つ周波数ｆ１における電気長がθ４（ただし、０＜θ４＜π／２）である第４の伝送線路と、一端を前記第４の伝送線路の他端に接続された第４のキャパシタと、一端を前記第１の伝送線路と前記第２のキャパシタの接続点に接続された第５、第６のキャパシタと、一端を前記第３のキャパシタと前記第４の伝送線路の接続点に接続された第７、第８のキャパシタと、一端を前記高周波信号線路に接続され他端をグランドに接続されたインピーダンス素子とを備え、前記第４、前記第５、前記第６、前記第７、前記第８のキャパシタの他端をグランドに接続し、前記第１、前記第２、前記第３、前記第４、前記第５、前記第６、前記第７、前記第８のキャパシタの容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２をそれぞれ、
Ｚｘ＝−ＺＡ１０
としたことを特徴とする高周波抑圧回路とした。
【００１０】
請求項５にかかる発明は、請求項４に記載の高周波抑圧回路において、前記第７、前記第８のキャパシタ、前記第４の伝送線路及び第４のキャパシタを削除して、前記第３のキャパシタの他端をグランドを接続し、前記インピーダンス素子のインピーダンスＺｘを、前記高周波信号線路の接続点から見た前記第１、前記第２、前記第３の伝送線路及び前記第１、前記第２、前記第３、前記第５、前記第６のキャパシタの合成インピーダンスをＺＡ２０としたときに、
Ｚｘ＝−ＺＡ２０としたことを特徴とする高周波抑圧回路とした。
【００１１】
請求項６にかかる発明は、請求項５に記載の高周波抑圧回路において、前記第３の伝送線路及び前記第３のキャパシタを削除し、前記インピーダンス素子のインピーダンスＺｘを、前記高周波信号線路の接続点から見た前記第１、前記第２の伝送線路及び前記第１、前記第２、前記第５、前記第６のキャパシタの合成インピーダンスをＺＡ３０としたときに、
Ｚｘ＝−ＺＡ３０
としたことを特徴とする高周波抑圧回路とした。
【００１２】
請求項７にかかる発明は、請求項４に記載の高周波抑圧回路において、前記第５、前記第６のキャパシタに代えて、前記第５、前記第６のキャパシタ合成容量と等しい容量値の第９のキャパシタを用い、及び／又は、前記第７、前記第８のキャパシタに代えて、前記第７、前記第８のキャパシタの合成容量と等しい容量値の第１０のキャパシタを用いたことを特徴とする高周波抑圧回路とした。
【００１３】
請求項８にかかる発明は、請求項５又は６に記載の高周波抑圧回路において、前記第５、前記第６のキャパシタに代えて、前記第５、前記第６のキャパシタ合成容量と等しい容量値の第９のキャパシタを用いたことを特徴とする高周波抑圧回路とした。
【００１４】
請求項９にかかる発明は、請求項４乃至８のいずれか１つに記載の高周波抑圧回路において、前記インピーダンス素子として、キャパシタ、インダクタ、又はスタブを用いたことを特徴とする高周波抑圧回路とした。
【００１５】
【発明の実施の形態】
［実施形態１］（請求項１対応）
実施形態１の高周波抑圧回路では、図１に示す構成において、伝送線路Ｓ１、Ｓ２の特性インピーダンスをＺ１、Ｚ２とし、周波数ｆ０における電気長をθ１、θ２（但し、０＜θ１＜π／２、０＜θ２＜π／２、以下同じ）としたときに、キャパシタＣ１、Ｃ３の容量値Ｃ１、Ｃ３を、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１） （１）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２） （２）
いう容量値に設定する。
【００１６】
これによって、周波数ｆ０において、Ｂ点から見たＳ１、Ｃ１、Ｃ２、Ｃ４の合成インピーダンスＺＢ１がゼロとなる。すなわち、Ｂ点からみたＳ１とＣ１の合成インピーダンスをＺＢ１１とすると、
【００１７】
また、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５の合成インピーダンスＺＡ１がゼロとなる。すなわち、ＺＢ１＝ゼロのとき、Ａ点からＳ２側をみたインピーダンスＺＡ１１は、
【００１８】
さらに、キャパシタＣ２、Ｃ４の容量値Ｃ２、Ｃ４を
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１） （８）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］ （９）
という容量値に設定する。これによって、周波数２ｆ０において、Ｂ点から見たＳ１、Ｃ１、Ｃ２の合成インピーダンスＺＢ２が無限大となる。すなわち、前記したようにＣ１とＳ１の合成インピーダンスをＺＢ１１とすると、合成インピーダンスＺＢ２は、
【００１９】
また、Ａ点から見たＳ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１２がゼロとなり、合成インピーダンスＺＡ１がゼロとなる。すなわち、周波数２ｆ０において、ＺＢ２は無限大なので、Ａ点から見たＳ２側の回路はＳ２とＣ３とＣ４がグランドに直列接続された回路となる。Ｃ３とＣ４の合成容量をＣ３４とすると、Ｃ３、Ｃ４は式（２）、式（９）で表されるので、
【００２０】
さらに、キャパシタＣ５の容量値Ｃ５を
Ｃ５＝ｊ／（６πｆ０ＺＡ１１） （１８）
という容量値に設定する。これによって、周波数３ｆ０において、前記の合成インピーダンスＺＡ１は、
【００２１】
この構成の場合、大きな素子である伝送線路は２本しか必要とせず、また、線路を並列に複数並べていないために線路間を十分に離すための領域が不要である。従って、基本波信号と２倍波信号を抑圧し、且つ３倍波信号に影響を与えない高周波抑圧回路を従来よりも小型な回路で実現できる。
【００２２】
［実施形態２］（請求項２対応）
実施形態２の高周波抑圧回路では、図２に示す構成において、伝送線路Ｓ１、Ｓ２の特性インピーダンスをＺ１、Ｚ２とし、また周波数ｆ０における電気長をθ１、θ２としたときにキャパシタＣ１、Ｃ３の容量値Ｃ１、Ｃ３を、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１） （１）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２） （２）
という容量値に設定する（実施形態１と同じ）。
【００２３】
これにより、周波数ｆ０において、Ｂ点から見たＳ１、Ｃ１、Ｃ２、Ｃ４の合成インピーダンスＺＢ１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｓ３、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６の合成インピーダンスＺＡ２がゼロとなる（前記式（３）〜（７））。従って、Ａ点において周波数ｆ０の信号を抑圧する。
【００２４】
さらに、キャパシタＣ２、Ｃ４の容量値Ｃ２、Ｃ４を、
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１） （８）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］ （９）
という容量値に設定する（実施形態１と同じ）。これによって、周波数２ｆ０において、Ｂ点から見たＳ１、Ｃ１、Ｃ２の合成インピーダンスＺＢ２が無限大となり、Ａ点から見たＳ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１２がゼロとなり、前記の合成インピーダンスＺＡ２がゼロとなる（前記式（１０）〜（１７））。従って、Ａ点において周波数２ｆ０の信号を抑圧する。
【００２５】
さらに、伝送線路Ｓ３の特性インピーダンスをＺ３とし、また周波数ｆ０における電気長をθ３（但し、０＜θ３＜π／２）としたときに、キャパシタＣ６の容量値Ｃ６を、
Ｃ６＝１／（６πｆ０Ｚ３ｔａｎ３θ３） （２０）
という容量値に設定する。これによって、周波数３ｆ０において、Ａ点から見たＳ３、Ｃ６の合成インピーダンスＺＡ２２がゼロとなる。すなわち、
【００２６】
さらに、Ａ点から見たＳ１、Ｓ２、Ｓ３、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ６の合成インピーダンスＺＡ２１としたときに、キャパシタＣ５の容量値Ｃ５を、
Ｃ５＝ｊ／（８πｆ０ＺＡ２１） （２３）
という容量値に設定する。これによって、周波数４ｆ０において、前記の合成インピーダンスＺＡ２は、
【００２７】
この構成の場合、大きな素子である伝送線路は３本しか必要とせず、また、線路を並列に複数並べていないために線路間を十分に離すための領域が不要である。従って、基本波信号と２倍波信号と３倍波信号を抑圧し、且つ４倍波信号に影響を与えない高周波抑圧回路を従来よりも小型な回路で実現できる。
【００２８】
［実施例１］（請求項１対応）
図１に実施例１を示す。高周波信号がポート１からポート２へ通るときに、本高周波抑圧回路は、Ａ点において、以下のとおり動作する。
【００２９】
伝送線路Ｓ１、Ｓ２の特性インピーダンスをＺ１、Ｚ２、また周波数ｆ０における電気長をθ１、θ２（但し、０＜θ１＜π／２、０＜θ２＜π／２）としたときにキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４を、前記したように、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１） （１）
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１） （８）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２） （２）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］ （９）
という容量値に設定し、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスをＺＡ１１と表したときに、キャパシタＣ５の容量値Ｃ５を、前記したように、
Ｃ５＝ｊ／（６πｆ０ＺＡ１１） （１８）
という容量値に設定する。
【００３０】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、ｆ０＝２ＧＨｚ、θ１＝９度、θ２＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝３．３ｐＦ、Ｃ３＝１０ｐＦ、Ｃ４＝３．２ｐＦ、Ｃ５＝１．６ｐＦとしたときについて説明する。
【００３１】
周波数２ＧＨｚにおいて、Ｂ点から見たＳ１、Ｃ１、Ｃ２、Ｃ４の合成インピーダンスＺＢ１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５の合成インピーダンスＺＡ１がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数２ＧＨｚの信号を抑圧する。
【００３２】
周波数４ＧＨｚにおいて、Ｂ点から見たＳ１、Ｃ１、Ｃ２の合成インピーダンスＺＢ２が無限大となり、Ａ点から見たＳ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１２がゼロとなり、前記の合成インピーダンスＺＡ１がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数４ＧＨｚの信号を抑圧する。
【００３３】
周波数６ＧＨｚにおいて、前記の合成インピーダンスＺＡ１が無限大となる。従って、ポート１からポート２へ通過しようとする周波数６ＧＨｚの信号に対して影響を与えず、信号は通過する。
【００３４】
このときのポート１とポート２間のＳパラメータＳ２１のシミュレーション結果を図５に示す。このように、本発明の高周波抑圧回路は基本波信号と２倍波信号を抑圧し、且つ３倍波信号に影響を与えない高周波抑圧回路として動作する。
【００３５】
［実施例２］（請求項２対応）
図２に実施例２を示す。高周波信号がポート１からポート２へ通るときに、本高周波抑圧回路は、Ａ点において、以下のとおり動作する。
【００３６】
伝送線路Ｓ１、Ｓ２、Ｓ３の特性インピーダンスをＺ１、Ｚ２、Ｚ３とし、また周波数ｆ０における電気長をθ１、θ２、θ３（但し、０＜θ１＜π／２、０＜θ２＜π／２、０＜θ３＜π／２）としたときにキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ６の容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ６を、前記したように、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１） （１）
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１） （８）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２） （２）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］ （９）
Ｃ６＝１／（６πｆ０Ｚ３ｔａｎ３θ３） （２０）
という容量値に設定し、さらに、Ａ点から見たＳ１、Ｓ２、Ｓ３、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ６の合成インピーダンスＺＡ２１と表したときに、キャパシタＣ５の容量値Ｃ５を、前記したように、
Ｃ５＝ｊ／（８πｆ０ＺＡ２１） （１８）
という容量値に設定する。
【００３７】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、ｆ０＝２ＧＨｚ、θ１＝９度、θ２＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝３．３ｐＦ、Ｃ３＝１０ｐＦ、Ｃ４＝３．２ｐＦ、Ｃ５＝２．２ｐＦ、Ｃ６＝１．０４ｐＦとしたときについて説明する。
【００３８】
周波数２ＧＨｚにおいて、Ｂ点から見たＳ１、Ｃ１、Ｃ２、Ｃ４の合成インピーダンスＺＢ１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｃ１、Ｃ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１１がゼロとなり、Ａ点から見たＳ１、Ｓ２、Ｓ３、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６の合成インピーダンスＺＡ２がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数２ＧＨｚの信号を抑圧する。
【００３９】
周波数４ＧＨｚにおいて、Ｂ点から見たＳ１、Ｃ１、Ｃ２の合成インピーダンスＺＢ２が無限大となり、Ａ点から見たＳ２、Ｃ３、Ｃ４の合成インピーダンスＺＡ１２がゼロとなり、前記の合成インピーダンスＺＡ２がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数４ＧＨｚの信号を抑圧する。
【００４０】
周波数６ＧＨｚにおいて、Ａ点から見たＳ３、Ｃ６の合成インピーダンスＺＡ２２がゼロとなり、前記の合成インピーダンスＺＡ２がゼロとなる。従って、ポート１からポート２へ通過しようとする周波数６ＧＨｚの信号を抑圧する。
【００４１】
周波数８ＧＨｚにおいて、前記の合成インピーダンスＺＡ２が無限大となる。従って、ポート１からポート２へ通過しようとする周波数８ＧＨｚの信号に対して影響を与えず、信号は通過する。
【００４２】
このときのポート１とポート２間のＳパラメータＳ２１のシミュレーション結果を図６に示す。このように、本実施の形態の高周波抑圧回路は、基本波信号と２倍波信号と３倍波信号を抑圧し、且つ４倍波信号に影響を与えない高周波抑圧回路として動作する。
【００４３】
［実施例３］（請求項３対応）
図３に実施例３を示す。この実施例は、実施例１において、キャパシタＣ２及びＣ４の代わりに、
【００４４】
［実施例４］（請求項３対応）
図４に実施例４を示す。この実施例は、実施例２において、キャパシタＣ２及びＣ４の代わりに、
【００４５】
［実施形態３］（請求項４対応）
実施形態３では図７に示す構成において、ｋ３＞１、且つｋ５＞ｋ４＞１とするとき、特定の周波数ｆ１では伝送線路Ｓ１とキャパシタＣ１と伝送線路Ｓ２とキャパシタＣ２のＡ点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数ｋ３ｆ１では伝送線路Ｓ１とキャパシタＣ１とキャパシタＣ２１のＢ点における合成インピーダンスが∞となり、且つ、伝送線路Ｓ２とキャパシタＣ２とキャパシタＣ２２のＡ点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数ｋ４ｆ１では伝送線路Ｓ４とキャパシタＣ４と伝送線路Ｓ３とキャパシタＣ３のＡ点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数ｋ５ｆ１では伝送線路Ｓ４とキャパシタＣ４とキャパシタＣ３１のＢ点における合成インピーダンスが∞となり、且つ、伝送線路Ｓ３とキャパシタＣ３とキャパシタＣ３２のＡ点における合成インピーダンスがゼロとなることによって信号が抑圧される。特定の周波数ｋ２ｆ１では伝送線路Ｓ１とキャパシタＣ１とキャパシタＣ２１とキャパシタＣ２２と伝送、線路Ｓ２とキャパシタＣ２と伝送線路Ｓ４とキャパシタＣ４とキャパシタＣ３１とキャパシタＣ３２と伝送線路Ｓ３とキャパシタＣ３とインピーダンス素子ＺｘのＡ点における合成インピーダンスが∞となることによって信号を通過させる。
【００４６】
この構成の場合、大きな素子である伝送線路は４本しか必要とせず、また、線路を並列に複数並べていないために線路間を十分に離すための領域が不要である。従って、特定の４つの周波数帯の信号を抑圧し且つ所定の周波数帯の信号を通過させる回路を従来よりも小型な回路で実現できる。
【００４７】
［実施形態４］（請求項５対応）
同様に、図７の構成における伝送線路Ｓ４、キャパシタＣ４、Ｃ３１、Ｃ３２を削除し、Ｄ点を接地した図８に示す構成の場合、特定の３つの周波数帯の信号を抑圧し且つ所定の周波数帯の信号を通過させる回路が従来よりも小型な回路で実現できる。
【００４８】
［実施形態５］（請求項６対応）
さらに、図８の構成における伝送線路Ｓ３とキャパシタＣ３を削除した図９に示す構成の場合、特定の２つの周波数帯の信号を抑圧し且つ所定の周波数帯の信号を通過させる回路を従来よりも小型な回路で実現できる。
【００４９】
［実施例５］（請求項４対応）
実施例５の高周波抑圧回路では、図７に示す構成において、インピーダンス素子ＺｘとしてキャパシタＣ１０を使用した図１０に示す構成とする。そして、伝送線路Ｓ１、Ｓ２、Ｓ３、Ｓ４の特性インピーダンスをＺ１、Ｚ２、Ｚ３、Ｚ４とし、周波数ｆ１における電気長をθ１、θ２、θ３、θ４（ただし、０＜θ１＜π／２、且つ０＜θ２＜π／２、且つ０＜θ３＜π／２、且つ０＜θ４＜π／２）としたときにキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２の容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２を、
Ｚｘ＝−ＺＡ１０ （３９）
とする。すなわち、キャパシタＣ１０の容量値Ｃ１０は、
【００５０】
このとき、ｆ２＝ｋ２ｆ１、ｆ３＝ｋ３ｆ１、ｆ４＝ｋ４ｆ１、ｆ５＝ｋ５ｆ１なる周波数ｆ２、ｆ３、ｆ４、ｆ５及びｆ１において、本回路は下記のように動作する。
【００５１】
まず、周波数ｆ１において、Ｂ点から見たＳ１とＣ１の合成インピーダンスをＺＢ１１とすると、
【００５２】
これは、図１１に示すように、Ｂ点をグランドと接続したことと等価である。従って、図１０のＡ点から見たＳ１とＳ２とＣ１とＣ２とＣ２１とＣ２２の合成インピーダンスＺＡ１１は、図１１のＡ点から見たＳ２とＣ２の合成インピーダンスと等価であるので、
【００５３】
次に、周波数ｆ３（＝ｋ３ｆ１）において、図１０のＢ点から見たＳ１とＣ１とＣ２１の合成インピーダンスをＺＢ１２とすると
【００５４】
これは、図１２に示すように、Ｓ１とＣ１とＣ２１はＢ点に接続していないことと等価である。従って、図１０のＡ点から見たＳ１とＳ２とＣ１とＣ２とＣ２１とＣ２２の合成インピーダンスＺＡ１１は、図１２のＡ点から見たＳ２とＣ２とＣ２２の合成インピーダンスと等価であるので、Ｃ２とＣ２２の合成容量をＣ２３とすると、
【００５５】
次に、周波数ｆ４（＝ｋ４ｆ１）において、図１０のＤ点から見たＳ４とＣ４の合成インピーダンスをＺＤ１１とすると、
【００５６】
これは、図１３に示すように、Ｄ点をグランドと接続したことと等価である。従って、図１０のＡ点から見たＳ３とＳ４とＣ３とＣ４とＣ３１とＣ３２の合成インピーダンスＺＡ１２は、図１３のＡ点から見たＳ３とＣ３の合成インピーダンスと等価であるので、
【００５７】
次に、周波数ｆ５（＝ｋ５ｆ１）において、図１０のＤ点から見たＳ４とＣ４とＣ３１の合成インピーダンスをＺＤ１２とすると、
【００５８】
これは、図１４に示すように、Ｓ４とＣ４とＣ３１はＤ点に接続していないことと等価である。従って、図１０のＡ点から見たＳ３とＳ４とＣ３とＣ４とＣ３１とＣ３２の合成インピーダンスＺＡ１２は、図１４のＡ点から見たＳ３とＣ３とＣ３２の合成インピーダンスと等価であるので、Ｃ３とＣ３２の合成容量をＣ３３とすると、
【００５９】
次に、周波数ｆ２（＝ｋ２ｆ１）において、本回路は、図１０のＡ点から見たＳ１とＳ２とＳ３とＳ４とＣ１とＣ２とＣ３とＣ４とＣ２１とＣ２２とＣ３１とＣ３２の合成インピーダンスＺＡ１０と同じインピーダンスを持ったインピーダンス素子と、キャパシタＣ１０とによる図１５に示す回路と等価である。
【００６０】
従って、本回路のインピーダンスをＺＡＬＬをとすると、
【００６１】
このように、図１０の回路は、周波数ｆ１の信号と周波数ｆ３の信号と周波数ｆ４の信号と周波数ｆ５の信号とを抑圧し、且つ周波数ｆ２の信号を通過させる高周波抑圧回路として動作する。
【００６２】
入力信号の周波数２ＧＨｚ、出力信号の周波数８ＧＨｚの４逓倍器に適用することを想定した上記の高周波抑圧回路のシミュレーション結果を示す。この場合、不要な出力信号のうち、所望の出力信号に最も近い不要波信号である３逓倍波信号及び５逓倍波信号、出力レベルの高い不要波信号である基本波信号及び２逓倍波信号の４つの信号を抑圧し、所望の信号である４逓倍波信号を通過させる必要がある。
【００６３】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、Ｚ３＝５０Ω、Ｚ４＝５０Ω、ｆ１＝２ＧＨｚ、ｋ２＝４、ｋ３＝２、ｋ４＝３、ｋ５＝５、θ１＝９度、θ２＝９度、θ３＝９度、θ４＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝１０ｐＦ、Ｃ３＝１ｐＦ、Ｃ４＝１ｐＦ、Ｃ２１＝４ｐＦ、Ｃ２２＝３．２ｐＦ、Ｃ３１＝０．６ｐＦ、Ｃ３２＝０．４６ｐＦ、Ｃ１０＝０．９ｐＦとしたときの本回路のシミュレーション結果を図２１に示す。
【００６４】
上記で説明したとおり、周波数ｆ１の信号（２ＧＨｚ）と周波数ｆ３の信号（４ＧＨｚ）と周波数ｆ４の信号（６ＧＨｚ）と周波数ｆ５の信号（１０ＧＨｚ）とを抑圧し、且つ周波数ｆ２の信号（８ＧＨｚ）を通過させる高周波抑圧回路として動作している。
【００６５】
なお、Ｃ２１とＣ２２は並列接続されたキャパシタである。従って、Ｃ２１とＣ２２はその合成容量値と等しい１つのキャパシタＣ２０と置き換えることができる。Ｃ３１とＣ３２についても同様である。従って、図１６に示した回路として実現しても良い。また、図７のインピーダンス素子Ｚｘとして、図１０に示した回路ではＺＡ１０が正の場合を前提としてキャパシタＣ１０を使用したが、ＺＡ１０が負の場合は、図１７に示すようにインダクタＬ１０を用いて実現しても良い。また、図１８に示すようにスタブＳｘを使用する場合は、ＺＡ１０が正、負いずれの場合でも適用できる。
【００６６】
［実施例６］（請求項５対応）
図１９に第４の実施形態（図８）の実施例を示す。この実施例６は、図８の回路のインピーダンス素子ＺｘとしてキャパシタＣ１０を用いて実現した例である。この場合、Ａ点から見たＳ１とＳ２とＳ３とＣ１とＣ２とＣ３とＣ２１とＣ２２とＣ１０の合成インピーダンスＺＡ２０と表したときに、キャパシタＣ１０のインピーダンスＺｘを、
Ｚｘ＝−ＺＡ２０ （５８）
とする。すなわち、キャパシタＣ１０の容量値Ｃ１０は、
【００６７】
まず、周波数ｆ４（＝ｋ４ｆ１）において、図１９のＡ点から見たＳ３とＣ３の合成インピーダンスをＺＡ２１とすると
【００６８】
次に、周波数ｆ２（＝ｋ２ｆ１）において、本回路のインピーダンスをＺＡＬＬをとすると、
【００６９】
中間周波数（ＩＦ）信号の周波数２ＧＨｚ、局発（ＬＯ）信号の周波数７ＧＨｚ、下側波帯（ＬＳＢ）信号の周波数５ＧＨｚ、上側波帯（ＵＳＢ）信号の周波数９ＧＨｚのアップコンバータに適用し、ＵＳＢ信号を出力させることを想定した上記の高周波抑圧回路のシミュレーション結果を示す。この場合、出力信号のうち、不要なＩＦ信号、ＬＯ信号、ＬＳＢ信号の３つの信号を抑圧し、所望の信号であるＵＳＢ信号を通過させる必要がある。
【００７０】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、Ｚ３＝５０Ω、ｆ１＝２ＧＨｚ、ｋ２＝４．５、ｋ３＝３．５、ｋ４＝２．５、θ１＝９度、θ２＝９度、θ３＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝１０ｐＦ、Ｃ３＝１．５ｐＦ、Ｃ２１＝０．８６ｐＦ、Ｃ２２＝０．８ｐＦ、Ｃ１０＝１．５ｐＦとしたときの本回路のシミュレーション結果を図２２に示す。上記で説明したとおり、周波数ｆ１の信号（２ＧＨｚ）と周波数ｆ３の信号（７ＧＨｚ）と周波数ｆ４の信号（５ＧＨｚ）とを抑圧し、且つ周波数ｆ２の信号（９ＧＨｚ）を通過させる高周波抑圧回路として動作している。
【００７１】
なお、Ｃ２１とＣ２２は並列接続されたキャパシタである。従って、Ｃ２１とＣ２２はその合成容量値と等しい１つのキャパシタＣ２０と置き換えることができる。また、図８のインピーダンス素子Ｚｘとして、図１９に示した回路ではＺＡ２０が正の場合を前提としてキャパシタＣ１０を使用したが、ＺＡ２０が負の場合は、図１７で説明したのと同様にインダクタＬ１０を用いて実現しても良い。また、図１８で説明したのと同様にスタブＳｘを使用する場合は、ＺＡ２０が正、負いずれの場合でも適用できる。
【００７２】
［実施例７］（請求項６対応）
図２０に実施形態５（図９）の実施例を示す。この実施例７は、図９の回路におけるインピーダンス素子ＺｘとしてキャパシタＣ１０を用いて実現した例である。この場合、Ａ点から見たＳ１とＳ２とＣ１とＣ２とＣ２１とＣ２２とＣ１０の合成インピーダンスＺＡ３０と表したときに、キャパシタＣ１０のインピーダンスＺｘを、
Ｚｘ＝−ＺＡ３０ （６２）
とする。すなわち、キャパシタＣ１０の容量値Ｃ１０は、
【００７３】
この回路の周波数ｆ１、周波数ｆ３における動作は、実施形態１と同様である。周波数ｆ２（＝ｋ２ｆ１）における動作は、下記のとおりである。本回路のインピーダンスをＺＡＬＬをとすると、
【００７４】
入力信号の周波数２ＧＨｚ、出力信号の周波数４ＧＨｚの２逓倍器に適用することを想定した上記の高周波抑圧回路のシミュレーション結果を示す。この場合、不要な出力信号のうち、所望の出力信号に最も近く出力レベルも高い不要波信号である基本波信号及び３逓倍波信号の２つの信号を抑圧し、所望の信号である２逓倍波信号を通過させる必要がある。
【００７５】
例えば、Ｚ１＝５０Ω、Ｚ２＝５０Ω、ｆ１＝２ＧＨｚ、ｋ２＝２、ｋ３＝３、θ１＝９度、θ２＝９度、Ｃ１＝１０ｐＦ、Ｃ２＝１０ｐＦ、Ｃ２１＝１．２ｐＦ、Ｃ２２＝１．２ｐＦ、Ｃ１０＝０．５ｐＦとしたときの本回路のシミュレーション結果を図２３に示す。上記で説明したとおり、周波数ｆ１の信号（２ＧＨｚ）と周波数ｆ３の信号（６ＧＨｚ）とを抑圧し、且つ周波数ｆ２の信号（４ＧＨｚ）を通過させる高周波抑圧回路として動作している。
【００７６】
なお、Ｃ２１とＣ２２は並列接続されたキャパシタである。従って、Ｃ２１とＣ２２はその合成容量値と等しい１つのキャパシタＣ２０と置き換えることができる。また、図９のインピーダンス素子Ｚｘとして、図２０に示した回路ではＺＡ３０が正の場合を前提としてキャパシタＣ１０を使用したが、ＺＡ３０が負の場合は、図１７で説明したのと同様にインダクタＬ１０を用いて実現しても良い。また、図１８で説明したのと同様にスタブＳｘを使用する場合は、ＺＡ３０が正、負いずれの場合でも適用できる。インピーダンス素子Ｚｘとして、図１７で説明したのと同様のインダクタＬ１０を用いて実現しても良いし、図１８で説明したのと同様のスタブＳｘで実現しても良い。
【００７７】
【発明の効果】
以上説明したように本発明の高周波抑圧回路によれば、伝送線路を複数並列に並べることなく複数の周波数の信号を抑圧し且つ所望の周波数の信号を通過させるフィルタを実現できる。また、必要とする伝送線路の数も少なくて済み、さらには、実施例において伝送線路の電気長が９度という、よく使用される９０度スタブのわずか１／１０の大きさのもので構成した例を示したとおり、非常に小型な回路を実現することができる。また、各素子の値を計算により容易に決定できるうえ、各伝送線路の値を独立に設定できるため設計の自由度が高い。
【図面の簡単な説明】
【図１】実施形態１及び実施例１の高周波抑圧回路の回路図である。
【図２】実施形態２及び実施例２の高周波抑圧回路の回路図である。
【図３】実施例３の高周波抑圧回路の回路図である。
【図４】実施例４の高周波抑圧回路の回路図である。
【図５】図１の高周波抑圧回路のＳ２１の周波数特性図である。
【図６】図２の高周波抑圧回路のＳ２１の周波数特性図である。
【図７】実施形態３の高周波抑圧回路の回路図である。
【図８】実施形態４の高周波抑圧回路の回路図である。
【図９】実施形態５の高周波抑圧回路の回路図である。
【図１０】実施形態３のインピーダンス素子ＺｘをキャパシタＣ１０とした実施例５の高周波抑圧回路の回路図である。
【図１１】実施例５の周波数ｆ１のときの高周波抑圧回路の回路図である。
【図１２】実施例５の周波数ｆ３のときの高周波抑圧回路の回路図である。
【図１３】実施例５の周波数ｆ４のときの高周波抑圧回路の回路図である。
【図１４】実施例５の周波数ｆ５のときの高周波抑圧回路の回路図である。
【図１５】実施例５の周波数ｆ２のときの高周波抑圧回路の回路図である。
【図１６】実施例５のキャパシタＣ２１、Ｃ２２を１個のキャパシタＣ２０に変え、キャパシタＣ３１、Ｃ３２を１個のキャパシタＣ３０に変えたときの高周波抑圧回路の回路図である。
【図１７】実施例５のキャパシタＣ１０を１個のインダクタＬ１０に変えたときの高周波抑圧回路の回路図である。
【図１８】実施例５のキャパシタＣ１０を１個のスタブＳｘに変えたときの高周波抑圧回路の回路図である。
【図１９】実施形態４のインピーダンス素子ＺｘをキャパシタＣ１０とした実施例６の高周波抑圧回路の回路図である。
【図２０】実施形態５のインピーダンス素子ＺｘをキャパシタＣ１０とした実施例７の高周波抑圧回路の回路図である。
【図２１】実施例５の高周波抑圧回路のＳ２１の周波数特性図である。
【図２２】実施例６の高周波抑圧回路のＳ２１の周波数特性図である。
【図２３】実施例７の高周波抑圧回路のＳ２１の周波数特性図である。
【図２４】従来の高周波抑圧回路の回路図である。
【図２５】従来の３種の周波数帯の信号を抑圧する高周波抑圧回路の回路図である。
【符号の説明】
１，２：ポート
Ｓ０１〜０６，Ｓ１〜Ｓ４：伝送線路
Ｃ０１〜Ｃ０３，Ｃ１〜Ｃ４，Ｃ１０，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２：キャパシタ
Ｚｘ：インピーダンス素子
Ｌ１０：インダクタ
Ｓｘ：スタブ
Claims (9)
- 一端をグランドに接続された第１のキャパシタと、一端を該第１のキャパシタの他端に接続された特性インピーダンスがＺ１で且つ周波数ｆ０における電気長がθ１（但し、０＜θ１＜π／２）である第１の伝送線路と、一端を該第１の伝送線路の他端に接続された第２、第３、第４のキャパシタと、一端を該第３のキャパシタの他端に接続された特性インピーダンスがＺ２で且つ周波数ｆ０における電気長がθ２（但し、０＜θ２＜π／２）である第２の伝送線路と、一端を該第２の伝送線路の他端に接続された第５のキャパシタとを備え、
前記第２、前記第４、前記第５のキャパシタの他端をグランドに接続し、前記第１、前記第２、前記第３、前記第４のキャパシタの容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４をそれぞれ、
Ｃ１＝１／（２πｆ０Ｚ１ｔａｎθ１）
Ｃ２＝Ｃ１／（３＋ｔａｎ２θ１）
Ｃ３＝１／（２πｆ０Ｚ２ｔａｎθ２）
Ｃ４＝１／［２πｆ０Ｚ２（２ｔａｎ２θ２−ｔａｎθ２）］
に設定し、
前記第２の伝送線路と前記第５のキャパシタの共通接続点から見た前記第１、前記第２の伝送線路及び前記第１、前記第２、前記第３、前記第４のキャパシタの合成インピーダンスをＺＡ１１とし、前記第５のキャパシタの容量値をＣ５としたとき、該容量値Ｃ５を、
Ｃ５＝ｊ／（６πｆ０ＺＡ１１）（但し、ｊは−１の平方根）
に設定したことを特徴とする高周波抑圧回路。 - 請求項１に記載の高周波抑圧回路において、
前記第２の伝送線路と前記第５のキャパシタの共通接続点に、特性インピーダンスがＺ３で且つ周波数ｆ０における電気長がθ３（但し、０＜θ３＜π／２）である第３の伝送線路の一端を接続し、
該第３の伝送線路の他端に容量値Ｃ６の第６のキャパシタの一端を接続し、該第６のキャパシタの他端をグランドに接続し、前記容量値Ｃ６を、
Ｃ６＝１／（６πｆ０Ｚ３ｔａｎ３θ３）
に設定し、
前記第２の伝送線路と前記第５のキャパシタの共通接続点から見た前記第１、前記第２、前記第３の伝送線路及び前記第１、前記第２、前記第３、前記第４、前記第６のキャパシタの合成インピーダンスをＺＡ２１としたときに、前記容量値Ｃ５を、前記した
Ｃ５＝ｊ／（６πｆ０ＺＡ１１）
に代えて
Ｃ５＝ｊ／（８πｆ０ＺＡ２１）
であるよう設定したことを特徴とする高周波抑圧回路。 - 請求項１又は２に記載の高周波抑圧回路において、
前記第２及び第４のキャパシタに代えて、前記第２及び第４のキャパシタの合成容量と等しい容量値の第７のキャパシタを用いたことを特徴とする高周波抑圧回路。 - 一端をグランドに接続された第１のキャパシタと、
一端を前記第１のキャパシタの他端に接続された特性インピーダンスがＺ１で且つ周波数ｆ１における電気長がθ１（ただし、０＜θ１＜π／２）である第１の伝送線路と、
一端を前記第１の伝送線路の他端に接続された第２のキャパシタと、
一端を前記第２のキャパシタの他端に接続され他端を高周波信号を伝達する高周波信号線路に接続された特性インピーダンスがＺ２で且つ周波数ｆ１における電気長がθ２（ただし、０＜θ２＜π／２）である第２の伝送線路と、
一端を前記高周波信号線路に接続された特性インピーダンスがＺ３で且つ周波数ｆ１における電気長がθ３（ただし、０＜θ３＜π／２）である第３の伝送線路と、
一端を前記第３の伝送線路の他端に接続された第３のキャパシタと、
一端を前記第３のキャパシタの他端に接続された特性インピーダンスがＺ４で且つ周波数ｆ１における電気長がθ４（ただし、０＜θ４＜π／２）である第４の伝送線路と、
一端を前記第４の伝送線路の他端に接続された第４のキャパシタと、
一端を前記第１の伝送線路と前記第２のキャパシタの接続点に接続された第５、第６のキャパシタと、
一端を前記第３のキャパシタと前記第４の伝送線路の接続点に接続された第７、第８のキャパシタと、
一端を前記高周波信号線路に接続され他端をグランドに接続されたインピーダンス素子とを備え、
前記第４、前記第５、前記第６、前記第７、前記第８のキャパシタの他端をグランドに接続し、
前記第１、前記第２、前記第３、前記第４、前記第５、前記第６、前記第７、前記第８のキャパシタの容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２をそれぞれ、
に設定し（ただし、ｋ３＞１、且つｋ５＞ｋ４＞１）、
前記高周波信号線路の接続点から見た前記第１、前記第２、前記第３、前記第４の伝送線路及び前記第１、前記第２、前記第３、前記第４、前記第５、前記第６、前記第７、前記第８のキャパシタの合成インピーダンスをＺＡ１０とし、前記インピーダンス素子のインピーダンスをＺｘとしたときに、
Ｚｘ＝−ＺＡ１０
としたことを特徴とする高周波抑圧回路。 - 請求項４に記載の高周波抑圧回路において、
前記第７、前記第８のキャパシタ、前記第４の伝送線路及び第４のキャパシタを削除して、前記第３のキャパシタの他端をグランドを接続し、
前記インピーダンス素子のインピーダンスＺｘを、前記高周波信号線路の接続点から見た前記第１、前記第２、前記第３の伝送線路及び前記第１、前記第２、前記第３、前記第５、前記第６のキャパシタの合成インピーダンスをＺＡ２０としたときに、
Ｚｘ＝−ＺＡ２０としたことを特徴とする高周波抑圧回路。 - 請求項５に記載の高周波抑圧回路において、
前記第３の伝送線路及び前記第３のキャパシタを削除し、
前記インピーダンス素子のインピーダンスＺｘを、
前記高周波信号線路の接続点から見た前記第１、前記第２の伝送線路及び前記第１、前記第２、前記第５、前記第６のキャパシタの合成インピーダンスをＺＡ３０としたときに、
Ｚｘ＝−ＺＡ３０
としたことを特徴とする高周波抑圧回路。 - 請求項４に記載の高周波抑圧回路において、
前記第５、前記第６のキャパシタに代えて、前記第５、前記第６のキャパシタ合成容量と等しい容量値の第９のキャパシタを用い、
及び／又は、前記第７、前記第８のキャパシタに代えて、前記第７、前記第８のキャパシタの合成容量と等しい容量値の第１０のキャパシタを用いたことを特徴とする高周波抑圧回路。 - 請求項５又は６に記載の高周波抑圧回路において、
前記第５、前記第６のキャパシタに代えて、前記第５、前記第６のキャパシタ合成容量と等しい容量値の第９のキャパシタを用いたことを特徴とする高周波抑圧回路。 - 請求項４乃至８のいずれか１つに記載の高周波抑圧回路において、
前記インピーダンス素子として、キャパシタ、インダクタ、又はスタブを用いたことを特徴とする高周波抑圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003122244A JP3853753B2 (ja) | 2002-08-09 | 2003-04-25 | 高周波抑圧回路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002232321 | 2002-08-09 | ||
| JP2003122244A JP3853753B2 (ja) | 2002-08-09 | 2003-04-25 | 高周波抑圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004135257A true JP2004135257A (ja) | 2004-04-30 |
| JP3853753B2 JP3853753B2 (ja) | 2006-12-06 |
Family
ID=32300940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003122244A Expired - Fee Related JP3853753B2 (ja) | 2002-08-09 | 2003-04-25 | 高周波抑圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3853753B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2022130570A1 (ja) * | 2020-12-17 | 2022-06-23 |
-
2003
- 2003-04-25 JP JP2003122244A patent/JP3853753B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2022130570A1 (ja) * | 2020-12-17 | 2022-06-23 | ||
| WO2022130570A1 (ja) * | 2020-12-17 | 2022-06-23 | 株式会社フジクラ | フィルタ回路 |
| EP4044360A4 (en) * | 2020-12-17 | 2022-08-17 | Fujikura Ltd. | FILTER CIRCUIT |
| CN114946080A (zh) * | 2020-12-17 | 2022-08-26 | 株式会社藤仓 | 滤波电路 |
| JP7219852B2 (ja) | 2020-12-17 | 2023-02-08 | 株式会社フジクラ | フィルタ回路 |
| US12021288B2 (en) | 2020-12-17 | 2024-06-25 | Fujikura Ltd. | Filter circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3853753B2 (ja) | 2006-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7535323B2 (en) | Bulk acoustic wave filter with reduced nonlinear signal distortion | |
| JP5081742B2 (ja) | アンテナ分波器 | |
| JP2010177770A (ja) | フィルタ、デュープレクサ、通信モジュール | |
| JP2019507988A (ja) | フィルタ部品およびフィルタ部品の使用 | |
| US8018297B2 (en) | Balanced-unbalanced conversion circuit | |
| JP6411288B2 (ja) | ラダー型フィルタ、分波器およびモジュール | |
| JP4331277B2 (ja) | 弾性表面波フィルタ | |
| JP6307008B2 (ja) | 帯域通過フィルタ及び合分波器 | |
| JP5488714B2 (ja) | 弾性波装置 | |
| JP2004135257A (ja) | 高周波抑圧回路 | |
| JP2000114804A (ja) | アンテナ共用器及び通信機装置 | |
| JP4735087B2 (ja) | ９０度ハイブリッド回路およびウィルキンソン形電力分配回路 | |
| TWI660581B (zh) | 平衡－不平衡轉換器 | |
| JP2005278131A (ja) | Ｓａｗフィルタ回路 | |
| JP6654935B2 (ja) | ノッチフィルタ | |
| JP2011250160A (ja) | バンドパスフィルタ回路、及びｍｍｉｃ | |
| KR102325427B1 (ko) | 다중 공진기를 추가하여 하모닉 및 인터모듈레이션 성분을 제거하기 위한 필터 및 이의 3차원 구조체 | |
| JP7219852B2 (ja) | フィルタ回路 | |
| CN109792237A (zh) | 梯型滤波器 | |
| JP5849660B2 (ja) | フィルタ回路 | |
| JP7183349B2 (ja) | フィルタおよび電子機器 | |
| JP2000022495A (ja) | フィルタ装置 | |
| JP3519245B2 (ja) | 高周波抑圧回路 | |
| JP2001111348A (ja) | ３逓倍器 | |
| JP2017228862A (ja) | 電子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060906 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3853753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |