JP3842489B2 - 回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体 - Google Patents
回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体 Download PDFInfo
- Publication number
- JP3842489B2 JP3842489B2 JP18681999A JP18681999A JP3842489B2 JP 3842489 B2 JP3842489 B2 JP 3842489B2 JP 18681999 A JP18681999 A JP 18681999A JP 18681999 A JP18681999 A JP 18681999A JP 3842489 B2 JP3842489 B2 JP 3842489B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- circuit
- verification
- circuit description
- test vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、設計する回路の構造および仕様を定義した回路記述にテストベクトルを入力し、出力信号と出力信号の期待値とを比較することにより、回路記述の論理検証を行い、当該回路記述を用いて実際の回路を作製する回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体に関し、特に、回路記述の論理検証に要する時間を短縮し、回路設計処理に要する工期および経費を大幅に削減する技術に係わる。
【０００２】
【従来の技術】
現在、一般的な回路設計プロセスは、始めに、設計しようとする回路の構造および仕様を定義した回路記述を作成し、その回路記述の有効性を判別した後に、回路記述からマスクパターン等を作製するようにして、実際の回路を作製するという流れにより行われている。
【０００３】
この回路設計プロセス内において作成する回路記述の有効性を判断する手法の一つとして、設計する回路の機能が仕様通り実現されているか否かを確認する論理検証処理（例えば、機能検証、タイミング検証等）が知られている。論理検証処理は、設計者が確認したい機能別に作成した複数のテストベクトルを回路記述に対して入力し、出力信号と出力信号の期待値とを比較することにより行う。そして、出力信号とその期待値とが異なる場合に、回路記述内に不具合があるものと判断し、回路記述内部の不具合箇所を所望の機能が実現されるように修正する。
【０００４】
【発明が解決しようとする課題】
以上のように、現在、回路設計プロセスにおける回路記述の論理検証処理は、回路記述に検証用の複数のテストベクトルを入力し、出力信号と出力信号の期待値を比較することにより行われている。しかしながら、このような従来の論理検証処理には、以下に示すような技術的問題がある。
【０００５】
すなわち、通常、論理検証処理により回路記述内に不具合が検出されると、回路記述内の不具合箇所の修正が行われるが、一般に、回路記述に変更が加えられた際には、変更によって予期せぬ新たなバグ（不具合箇所）が混入されていないか否か、変更後も以前実現されていた仕様が変わらずに実現されているか否かを確認するために、変更した内容に関係なく、以前の論理検証処理に使用したテストベクトルを全て用いて再び論理検証処理を行わなければならないので、従来の論理検証処理では、回路記述の変更回数に比例して論理検証に要する時間が増加し、回路設計プロセスの工期の大幅な遅れに繋がるという技術的問題がある。
【０００６】
また、設計する回路の規模が大きくなり且つ複雑となると、一つのテストベクトル当たりに要する論理検証時間が長くなり、また、必要とされる検証事項の増加によって論理検証に要するテストベクトルの数も増加するとので、今後、回路の大規模化および複雑化がさらに進むにしたがい、上記の技術的問題は一層顕著となってくることは明らかである。
【０００７】
本発明は、上記技術的問題を鑑みてなされたものであり、その目的は、回路設計に要する時間を大幅に短縮する回路設計装置を提供することにある。
【０００８】
また、本発明の他の目的は、回路設計に要する時間を大幅に短縮する設計回路設計方法を提供することにある。
【０００９】
さらに、本発明の他の目的は、回路設計に要する時間を大幅に短縮する回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体を提供することにある。
【００１０】
【課題を解決するための手段】
上記の技術的問題に対して、発明者らは、回路記述を変更した箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類する手段を設けることにより、２回目以後の論理検証処理の際は、変更箇所と関係するテストベクトルのみを用いて論理検証を行うことができるので、回路設計に要する時間を大幅に短縮することができるという考えに至った。
【００１１】
上記の考えを反映し、本発明の第１の特徴は、設計する回路の構造および仕様を定義した第１の回路記述をロジックコーン単位に分割するロジックコーン分割手段と、第１の回路記述とテストベクトルを用いて論理検証を行う論理検証手段と、論理検証中にテストベクトルが活性化する第１の回路記述内のロジックコーンに関する情報をプロファイル情報としてテストベクトル毎に保存するプロファイル情報生成手段と、第１の回路記述および第１の回路記述に変更を加えることにより生成された第２の回路記述を用いて形式検証を行う形式検証手段と、形式検証の結果に基づいて、第２の回路記述内の変更に係わる変更ロジックコーンを特定するロジックコーン特定手段と、プロファイル情報を用いてテストベクトルを変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類手段とを備える回路設計装置であることにある。
【００１２】
これにより、回路設計に要する時間を大幅に短縮することができるのである。
【００１３】
また、本発明の第２の特徴は、コンピュータが、設計する回路の構造および仕様を定義した第１の回路記述をロジックコーン単位に分割するロジックコーン分割ステップと、コンピュータが、第１の回路記述とテストベクトルを用いて論理検証を行う論理検証ステップと、コンピュータが、論理検証中にテストベクトルが活性化する第１の回路記述中のロジックコーンに関する情報をプロファイル情報としてテストベクトル毎に記憶手段内に保存するプロファイル情報生成ステップと、コンピュータが、第１の回路記述および第１の回路記述に変更を加えることにより生成された第２の回路記述を用いて形式検証を行う形式検証ステップと、コンピュータが、形式検証の結果に基づいて、第２の回路記述内の変更に係わる変更ロジックコーンを特定するロジックコーン特定ステップと、コンピュータが、記憶手段内に保存されているプロファイル情報を用いてテストベクトルを変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類ステップとから成る回路設計方法であることにある。
【００１４】
これにより、回路設計に要する時間を大幅に短縮することが可能となる。
【００１５】
さらに、本発明の第３の特徴は、コンピュータを、設計する回路の構造および仕様を定義した第１の回路記述をロジックコーン単位に分割するロジックコーン分割手段と、第１の回路記述とテストベクトルを用いて論理検証を行う論理検証手段と、論理検証中にテストベクトルが活性化する第１の回路記述中のロジックコーンに関する情報をプロファイル情報としてテストベクトル毎に記憶手段内に保存するプロファイル情報生成手段と、第１の回路記述および第１の回路記述に変更を加えることにより生成された第２の回路記述を用いて形式検証を行う形式検証手段と、形式検証の結果に基づいて、第２の回路記述内の変更に係わる変更ロジックコーンを特定するロジックコーン特定手段と、記憶手段内に保存されているプロファイル情報を用いて前記テストベクトルを変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類手段として機能させるための回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体であることにある。
【００１６】
これにより、回路設計に要する時間の大幅な短縮を実現することができる。
【００１７】
ここで、コンピュータ読み取り可能な記録媒体としては、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ、デジタルビデオディスク等を用いることが望ましい。
【００１８】
また、第２の回路記述の論路検証処理は、変更ロジックコーンを活性化するテストベクトルを優先的に用いて行うようにすると良い。
【００１９】
さらに、論理検証とは、機能検証、タイミング検証等、テストベクトルを利用した回路記述の各種検証を意味する。
【００２０】
【発明の実施の形態】
本願発明の実施形態についての説明をする前に、ここで、本願発明で言う所の「ロジックコーン」について簡単に説明する。
【００２１】
本発明の実施形態に係わる回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体においては、作成した回路記述をロジックコーンと呼ばれる単位に分割し、ロジックコーンに関する情報を論理検証処理に積極的に活用している。ここで言うロジックコーンとは、一般的な形式検証処理により得られるロジックコーンと同じ技術的意味合いを有するものであり、回路記述内のレジスタ毎に定義された円錐状の領域（図４乃至図５参照）により、各レジスタ若しくは回路外への出力信号と関係する入力信号の情報を記述している。したがって、ロジックコーンに関する情報を活用することにより、回路の全領域についての、信号の入出力の不具合等といった、信号の入出力に係わる情報を知ることができるのである。
【００２２】
それでは、以下では、図１乃至図４を用いて、本発明の実施形態に係わる回路設計システム、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体について詳しく説明しよう。
【００２３】
始めに、図１を用いて、本発明の実施形態に係わる回路設計システムの構成について説明する。
【００２４】
本発明の実施形態に係わる回路設計システム１００は、入力された回路記述に対して論理検証処理を行い回路記述内の不具合を修正する回路設計装置１１０、回路記述や回路設計装置１１０に関する各種パラメータを入力するための入力手段１２０、不具合を修正した回路記述やエラー表示を出力するための出力手段１２１から構成され、回路設計装置１１０は、入力手段１２０から入力された設計する回路の構造および仕様を定義した回路記述をロジックコーン単位に分割するロジックコーン分割手段１１１、回路記述とテストベクトルを用いて論理検証を行う論理検証手段１１７、論理検証実行中に論理検証において用いたテストベクトルが活性化する回路記述中のロジックコーンに関する情報をプロファイル情報としてテストベクトル毎に保存するプロファイル情報生成手段１１２、入力された回路記述に変更を加えるための回路変更手段１１３、変更前および変更後の回路記述を用いて形式検証を行う形式検証手段１１８、形式検証結果に基づいて変更後の回路記述内の変更に係わるロジックコーン（変更ロジックコーン）を特定するロジックコーン特定手段１１４、テストベクトルを変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類手段１１５、プロファイル情報等、各種データを保存するための記憶手段１１６を具備することを特徴とする。
【００２５】
ここで、「入力手段」としては、キーボードやマウス等の各種入力装置を用いることが考えられ、フロッピーディスク等の各種記憶媒体内に格納された情報を回路設計装置１１０内に読み出すようにしても良い。また、「出力手段」としては、ディスプレイ等の表示装置およびプリンタ等の印刷装置を用いることが望ましい。さらに、「記憶手段」とは、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ、デジタルビデオディスク等が考えられる。さらに又、ここでいう「変更ロジックコーンを活性化するテストベクトル」とは、「変更ロジックコーンを通過するテストベクトル」のように解釈すると良い。
【００２６】
次に、図２を用いて、本発明の実施形態に係わる回路設計方法について説明する。
【００２７】
本発明の実施形態に係わる回路設計方法により回路設計を行う際は、
１．（回路記述入力ステップ、Ｓ１０１）始めに、設計する回路の構造および仕様を定義した第１の回路記述を入力する。
【００２８】
２．（ロジックコーン分割ステップ、Ｓ１０２）次に、第１の回路記述をロジックコーン単位に分割する。
【００２９】
３．（ロジックコーン情報保存（Ｉ）ステップ、Ｓ１０３）続いて、第１の回路記述内のロジックコーン毎にその入力と出力情報を保存するようにして、第１の回路記述内のロジックコーンの構成を保存する。
【００３０】
４．（論理検証ステップ、Ｓ１０４）次に、第１の回路記述と検証に必要な全てのテストベクトルを用いて論理検証を行う。
【００３１】
５．（プロファイル情報生成ステップ、Ｓ１０５）続いて、論理検証ステップＳ１０４実行中に論理検証に用いた各テストベクトルが活性化する回路記述中のロジックコーンに関する情報（例えば、テストベクトルおよびテストベクトルが活性化するロジックコーンの名前に関する情報）をプロファイル情報としてテストベクトル毎に保存する。
【００３２】
６．（不具合判別ステップ、Ｓ１０６）続いて、論理検証の結果、第１の回路記述が所望の機能を実現しているか否か判別し、実現している場合は（回路記述出力ステップ、Ｓ１１２）へ、実現していない場合には（回路変更ステップ、Ｓ１０７）へ移行する。
【００３３】
７．（回路変更ステップ、Ｓ１０７）続いて、所望の機能が実現されるように、第１の回路記述に変更を加え、第２の回路記述を生成する。
【００３４】
８．（形式検証ステップ、Ｓ１０８）次に、第１および第２の回路記述を用いて形式検証を行う。
【００３５】
９．（ロジックコーン特定ステップ、Ｓ１０９）続いて、形式検証結果に基づいて、第２の回路記述内の変更に係わるロジックコーン（変更ロジックコーン）を特定する。
【００３６】
１０．（ロジックコーン情報保存（ＩＩ）ステップ、Ｓ１１０）第２の回路記述内のロジックコーン毎にその入力と出力情報を保存するようにして、第２の回路記述内のロジックコーンの構成を保存する。
【００３７】
１１．（テストベクトル分類ステップ、Ｓ１１１）変更ロジックコーンに係わる情報とプロファイル情報を用いて、論理検証ステップＳ１０４において用いたテストベクトルを変更ロジックコーン領域を活性化するものとしないものとに分類し、活性化するもの（活性化ベクトル）のみ、又は、活性化するロジックコーン数の多いテストベクトルから優先的に回路記述に入力するようにして、再び（論理検証ステップ、Ｓ１０４）以後の処理を行う。
【００３８】
１２．（回路記述出力ステップ、Ｓ１１２）回路記述を出力し、当該回路記述を用いて、マスクパターン設計等、その後の回路設計処理を行う。
【００３９】
このように、本発明の実施形態に係わる回路設計方法およびその装置は、論理検証において回路記述に変更を加えた場合、回路記述内の変更箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類するので、２回目以後の論理検証処理は、全てのテストベクトルを用いずに、変更箇所と関係するテストベクトルのみを用いて行うことが可能となり、回路設計に要する時間を大幅に短縮することができる。また、変更箇所が複数ある場合には、最も関連性の高いテストベクトルから順に論理検証を行うことができるので、その変更自体に不具合がある場合は早期にそれを検出することが可能となる。さらに、テストベクトルが回路中のどの部分を活性化するかをテストベクトル毎にロジックコーン単位で解析できるので、テストベクトルの管理運用を厳密に行うことが可能となる。
【００４０】
尚、本明細書中で言う論理検証処理とは、機能検証、タイミング検証等、テストベクトルを用いた回路記述の各種検証を意味することに留意されたい。
【００４１】
また、本発明の実施形態に係わる回路設計システム１００は、例えば、図３に示すような概観を有する。つまり、本発明の実施形態に係わる回路設計システム１００は、コンピュータシステム１０内に回路設計装置１１０の各要素を内蔵することにより構成される。コンピュータシステム１０は、フロッピーディスクドライブ１１および光ディスクドライブ１３を備えている。そして、フロッピーディスクドライブ１１に対してはフロッピーディスク１２、光ディスクドライブ１３に対しては光ディスク１４をそれぞれ挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納された回路設計プログラムをコンピュータシステム１０内にインストールすることができる。また、適当なドライブ装置をコンピュータシステム１０に接続することにより、例えば、メモリ装置の役割を担うＲＯＭ１５や、磁気テープ装置の役割を担うカートリッジ１６を用いて、回路設計プログラムのインストールを実行することも可能である。
【００４２】
さらに、本発明の実施形態に係わる回路設計装置１１０は、プログラム化しコンピュータ読み取り可能な記録媒体内に格納しても良い。そして、回路設計プログラムを実行する際は、この記録媒体をコンピュータシステムに読み込ませ、コンピュータシステム内のメモリ等の記録部に回路設計プログラムを格納し、回路設計プログラム中の処理を実行させることにより、本発明の実施形態に係わる回路設計装置およびその方法をコンピュータシステム上で実現することができる。ここで、記録媒体とは、例えば、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ、デジタルビデオディスク等、プログラムを記録することができるコンピュータ読み取り可能な媒体を意味する。
【００４３】
このように、本発明はここでは記載していない様々な実施の形態を包含するということは十分に理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係わる発明特定事項によってのみ限定されるものでなければならない。
【００４４】
（実験例）
最後に、本発明の回路設計方法における論理検証処理についての理解を深めるために、図４乃至図５を用いて、本発明の回路設計方法を用いた論理検証処理例を簡単に紹介しょう。
【００４５】
今、図４（ａ）に示す構造および仕様を定義した第１回路記述を作成したとしよう。
【００４６】
本発明の回路設計方法によりこの第１回路記述の論理検証を行う際は、
（１）始めに、この第１回路記述の論理検証に必要な全てのテストベクトル１〜３を入力し、論理検証を行う。
【００４７】
（２）論理検証中に、テストベクトル１〜３のそれぞれが第１の回路記述内のどのロジックコーンを活性化するかの情報をプロファイル情報として保存する。この場合、具体的には、テストベクトル１がロジックコーン１７ａ、１７ｂ、テストベクトル２がロジックコーン１７ｅ、１７ｃ、１７ｄ、テストベクトル３がロジックコーン１７ｆを活性化するとの情報がプロファイル情報内に保存される。
【００４８】
（３）続いて、論理検証の結果を参照して第１回路記述内に変更を加え、図４（ｂ）に示す、第２回路記述を作成する。
【００４９】
（４）次に、第１および第２回路記述を用いて形式検証処理を行い、第２回路記述内のどのロジックコーンに変更が加わったのかを特定する。この例の場合、ロジックコーン１７ｄに変更があり、変更ロジックコーンであると想定している。
【００５０】
（５）続いて、プロファイル情報を用いて変更が加わったロジックコーン１７ｄを活性化するテストベクトル（活性化ベクトル）をテストベクトル１〜３中から特定する。この例の場合、テストベクトル２がロジックコーン１７ｄを活性化していると想定する。
【００５１】
（６）次に、テストベクトル２のみを回路記述に入力し、２回目の論理検証を行う。
【００５２】
上記の例において、第２回路記述内に新たな不具合が検出された場合は、第２の回路記述を第１の回路記述として考え、上記処理を再び実行する。すなわち、この例の場合、第２回路記述と第３回路記述とで形式検証を行い、形式検証の結果、ロジックコーン１７ｆの入力に新たにロジックコーン１７ｃの出力が加わっていることが判明したとすると、第２回路記述のプロファイル情報（この場合、テストベクトル１がロジックコーン１７ａ、１７ｂ、テストベクトル２がロジックコーン１７ｅ、１７ｃ、１７ｄ、テストベクトル３がロジックコーン１７ｆを活性化するとの情報が保存されている）を用いてロジックコーン１７ｃ、１７ｆを活性化するテストベクトルを探す。そして、この結果、テストベクトル２、３がロジックコーン１７ｃ、１７ｆを活性化していることが判明したので、次の段階ではテストベクトル２、３のみを用いて論理検証を行うことになる。ここで、第３の回路記述内にさらに回路発生した場合には、同様に、第３回路記述と第４回路記述とで形式検証を行い、形式検証の結果、ロジックコーン１７ｄが削除されていることが判明したとすると、第３回路記述のプロファイル情報（この場合、テストベクトル１がロジックコーン１７ａ、１７ｂ、テストベクトル２がロジックコーン１７ｅ、１７ｃ、１７ｄ、１７ｆ、テストベクトル３がロジックコーン１７ｆを活性化するとの情報が保存されている）を用いてロジックコーン１７ｄを活性化するテストベクトルを探す。そして、この結果、テストベクトル２がロジックコーン１７ｄを活性化することが判明したので、次の段階ではテストベクトル２のみを用いて論理検証を行う。
【００５３】
【発明の効果】
以上述べてきたように、本発明の回路設計装置によれば、論理検証において回路記述に変更を加えた場合、回路記述内の変更箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類するので、２回目以後の論理検証処理は、全てのテストベクトルを用いずに、変更箇所と関係するテストベクトルのみを用いて行うことが可能となり、回路設計に要する時間を大幅に短縮することができる。また、変更箇所が複数ある場合には、最も関連性の高いテストベクトルから順に論理検証を行うことができるので、その変更自体に不具合がある場合は早期にそれを検出することが可能となる。さらに、テストベクトルが回路中のどの部分を活性化するかをテストベクトル毎にロジックコーン単位で解析できるので、テストベクトルの管理運用を厳密に行うことが可能となる。
【００５４】
また、本発明の回路設計方法によれば、論理検証において回路記述に変更を加えた場合、回路記述内の変更箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類するので、２回目以後の論理検証処理は、全てのテストベクトルを用いずに、変更箇所と関係するテストベクトルのみを用いて行うことが可能となり、回路設計に要する時間を大幅に短縮することができる。また、変更箇所が複数ある場合には、最も関連性の高いテストベクトルから順に論理検証を行うことができるので、その変更自体に不具合がある場合は早期にそれを検出することが可能となる。さらに、テストベクトルが回路中のどの部分を活性化するかをテストベクトル毎にロジックコーン単位で解析できるので、テストベクトルの管理運用を厳密に行うことが可能となる。
【００５５】
さらに、本発明の回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体によれば、論理検証において回路記述に変更を加えた場合、回路記述内の変更箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類するので、２回目以後の論理検証処理は、全てのテストベクトルを用いずに、変更箇所と関係するテストベクトルのみを用いて行うことが可能となり、回路設計に要する時間を大幅に短縮することができる。また、変更箇所が複数ある場合には、最も関連性の高いテストベクトルから順に論理検証を行うことができるので、その変更自体に不具合がある場合は早期にそれを検出することが可能となる。さらに、テストベクトルが回路中のどの部分を活性化するかをテストベクトル毎にロジックコーン単位で解析できるので、テストベクトルの管理運用を厳密に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係わる回路設計システムの構成を示すブロック図である。
【図２】本発明の実施形態に係わる回路設計方法を示すフローチャート図である。
【図３】本発明の実施形態に係わる回路設計システムの概観を示すフローチャート図である。
【図４】本発明の回路設計方法による論理検証処理を説明するための一実験例を示す図である。
【図５】本発明の回路設計方法による論理検証処理を説明するための一実験例を示す図である。
【符号の説明】
１０ コンピュータシステム
１１ フロッピーディスクドライブ
１２ フロッピーディスク
１３ 光ディスクドライブ
１４ 光ディスク
１５ ＲＯＭ
１６ カートリッジ
１７ａ,ｂ,ｃ,ｄ,ｅ,ｆ ロジックコーン
１８ａ,ｂ,ｃ,ｄ,ｅ,ｆ レジスタ
１９ 集積回路
１００ 回路設計システム
１１０ 回路設計装置
１１１ ロジックコーン分割手段
１１２ プロファイル情報生成手段
１１３ 回路変更手段
１１４ ロジックコーン特定手段
１１５ テストベクトル分類手段
１１６ 記憶手段
１１７ 論理検証手段
１１８ 形式検証手段
１２０ 入力手段
１２１ 出力手段
【発明の属する技術分野】
本発明は、設計する回路の構造および仕様を定義した回路記述にテストベクトルを入力し、出力信号と出力信号の期待値とを比較することにより、回路記述の論理検証を行い、当該回路記述を用いて実際の回路を作製する回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体に関し、特に、回路記述の論理検証に要する時間を短縮し、回路設計処理に要する工期および経費を大幅に削減する技術に係わる。
【０００２】
【従来の技術】
現在、一般的な回路設計プロセスは、始めに、設計しようとする回路の構造および仕様を定義した回路記述を作成し、その回路記述の有効性を判別した後に、回路記述からマスクパターン等を作製するようにして、実際の回路を作製するという流れにより行われている。
【０００３】
この回路設計プロセス内において作成する回路記述の有効性を判断する手法の一つとして、設計する回路の機能が仕様通り実現されているか否かを確認する論理検証処理（例えば、機能検証、タイミング検証等）が知られている。論理検証処理は、設計者が確認したい機能別に作成した複数のテストベクトルを回路記述に対して入力し、出力信号と出力信号の期待値とを比較することにより行う。そして、出力信号とその期待値とが異なる場合に、回路記述内に不具合があるものと判断し、回路記述内部の不具合箇所を所望の機能が実現されるように修正する。
【０００４】
【発明が解決しようとする課題】
以上のように、現在、回路設計プロセスにおける回路記述の論理検証処理は、回路記述に検証用の複数のテストベクトルを入力し、出力信号と出力信号の期待値を比較することにより行われている。しかしながら、このような従来の論理検証処理には、以下に示すような技術的問題がある。
【０００５】
すなわち、通常、論理検証処理により回路記述内に不具合が検出されると、回路記述内の不具合箇所の修正が行われるが、一般に、回路記述に変更が加えられた際には、変更によって予期せぬ新たなバグ（不具合箇所）が混入されていないか否か、変更後も以前実現されていた仕様が変わらずに実現されているか否かを確認するために、変更した内容に関係なく、以前の論理検証処理に使用したテストベクトルを全て用いて再び論理検証処理を行わなければならないので、従来の論理検証処理では、回路記述の変更回数に比例して論理検証に要する時間が増加し、回路設計プロセスの工期の大幅な遅れに繋がるという技術的問題がある。
【０００６】
また、設計する回路の規模が大きくなり且つ複雑となると、一つのテストベクトル当たりに要する論理検証時間が長くなり、また、必要とされる検証事項の増加によって論理検証に要するテストベクトルの数も増加するとので、今後、回路の大規模化および複雑化がさらに進むにしたがい、上記の技術的問題は一層顕著となってくることは明らかである。
【０００７】
本発明は、上記技術的問題を鑑みてなされたものであり、その目的は、回路設計に要する時間を大幅に短縮する回路設計装置を提供することにある。
【０００８】
また、本発明の他の目的は、回路設計に要する時間を大幅に短縮する設計回路設計方法を提供することにある。
【０００９】
さらに、本発明の他の目的は、回路設計に要する時間を大幅に短縮する回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体を提供することにある。
【００１０】
【課題を解決するための手段】
上記の技術的問題に対して、発明者らは、回路記述を変更した箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類する手段を設けることにより、２回目以後の論理検証処理の際は、変更箇所と関係するテストベクトルのみを用いて論理検証を行うことができるので、回路設計に要する時間を大幅に短縮することができるという考えに至った。
【００１１】
上記の考えを反映し、本発明の第１の特徴は、設計する回路の構造および仕様を定義した第１の回路記述をロジックコーン単位に分割するロジックコーン分割手段と、第１の回路記述とテストベクトルを用いて論理検証を行う論理検証手段と、論理検証中にテストベクトルが活性化する第１の回路記述内のロジックコーンに関する情報をプロファイル情報としてテストベクトル毎に保存するプロファイル情報生成手段と、第１の回路記述および第１の回路記述に変更を加えることにより生成された第２の回路記述を用いて形式検証を行う形式検証手段と、形式検証の結果に基づいて、第２の回路記述内の変更に係わる変更ロジックコーンを特定するロジックコーン特定手段と、プロファイル情報を用いてテストベクトルを変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類手段とを備える回路設計装置であることにある。
【００１２】
これにより、回路設計に要する時間を大幅に短縮することができるのである。
【００１３】
また、本発明の第２の特徴は、コンピュータが、設計する回路の構造および仕様を定義した第１の回路記述をロジックコーン単位に分割するロジックコーン分割ステップと、コンピュータが、第１の回路記述とテストベクトルを用いて論理検証を行う論理検証ステップと、コンピュータが、論理検証中にテストベクトルが活性化する第１の回路記述中のロジックコーンに関する情報をプロファイル情報としてテストベクトル毎に記憶手段内に保存するプロファイル情報生成ステップと、コンピュータが、第１の回路記述および第１の回路記述に変更を加えることにより生成された第２の回路記述を用いて形式検証を行う形式検証ステップと、コンピュータが、形式検証の結果に基づいて、第２の回路記述内の変更に係わる変更ロジックコーンを特定するロジックコーン特定ステップと、コンピュータが、記憶手段内に保存されているプロファイル情報を用いてテストベクトルを変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類ステップとから成る回路設計方法であることにある。
【００１４】
これにより、回路設計に要する時間を大幅に短縮することが可能となる。
【００１５】
さらに、本発明の第３の特徴は、コンピュータを、設計する回路の構造および仕様を定義した第１の回路記述をロジックコーン単位に分割するロジックコーン分割手段と、第１の回路記述とテストベクトルを用いて論理検証を行う論理検証手段と、論理検証中にテストベクトルが活性化する第１の回路記述中のロジックコーンに関する情報をプロファイル情報としてテストベクトル毎に記憶手段内に保存するプロファイル情報生成手段と、第１の回路記述および第１の回路記述に変更を加えることにより生成された第２の回路記述を用いて形式検証を行う形式検証手段と、形式検証の結果に基づいて、第２の回路記述内の変更に係わる変更ロジックコーンを特定するロジックコーン特定手段と、記憶手段内に保存されているプロファイル情報を用いて前記テストベクトルを変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類手段として機能させるための回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体であることにある。
【００１６】
これにより、回路設計に要する時間の大幅な短縮を実現することができる。
【００１７】
ここで、コンピュータ読み取り可能な記録媒体としては、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ、デジタルビデオディスク等を用いることが望ましい。
【００１８】
また、第２の回路記述の論路検証処理は、変更ロジックコーンを活性化するテストベクトルを優先的に用いて行うようにすると良い。
【００１９】
さらに、論理検証とは、機能検証、タイミング検証等、テストベクトルを利用した回路記述の各種検証を意味する。
【００２０】
【発明の実施の形態】
本願発明の実施形態についての説明をする前に、ここで、本願発明で言う所の「ロジックコーン」について簡単に説明する。
【００２１】
本発明の実施形態に係わる回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体においては、作成した回路記述をロジックコーンと呼ばれる単位に分割し、ロジックコーンに関する情報を論理検証処理に積極的に活用している。ここで言うロジックコーンとは、一般的な形式検証処理により得られるロジックコーンと同じ技術的意味合いを有するものであり、回路記述内のレジスタ毎に定義された円錐状の領域（図４乃至図５参照）により、各レジスタ若しくは回路外への出力信号と関係する入力信号の情報を記述している。したがって、ロジックコーンに関する情報を活用することにより、回路の全領域についての、信号の入出力の不具合等といった、信号の入出力に係わる情報を知ることができるのである。
【００２２】
それでは、以下では、図１乃至図４を用いて、本発明の実施形態に係わる回路設計システム、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体について詳しく説明しよう。
【００２３】
始めに、図１を用いて、本発明の実施形態に係わる回路設計システムの構成について説明する。
【００２４】
本発明の実施形態に係わる回路設計システム１００は、入力された回路記述に対して論理検証処理を行い回路記述内の不具合を修正する回路設計装置１１０、回路記述や回路設計装置１１０に関する各種パラメータを入力するための入力手段１２０、不具合を修正した回路記述やエラー表示を出力するための出力手段１２１から構成され、回路設計装置１１０は、入力手段１２０から入力された設計する回路の構造および仕様を定義した回路記述をロジックコーン単位に分割するロジックコーン分割手段１１１、回路記述とテストベクトルを用いて論理検証を行う論理検証手段１１７、論理検証実行中に論理検証において用いたテストベクトルが活性化する回路記述中のロジックコーンに関する情報をプロファイル情報としてテストベクトル毎に保存するプロファイル情報生成手段１１２、入力された回路記述に変更を加えるための回路変更手段１１３、変更前および変更後の回路記述を用いて形式検証を行う形式検証手段１１８、形式検証結果に基づいて変更後の回路記述内の変更に係わるロジックコーン（変更ロジックコーン）を特定するロジックコーン特定手段１１４、テストベクトルを変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類手段１１５、プロファイル情報等、各種データを保存するための記憶手段１１６を具備することを特徴とする。
【００２５】
ここで、「入力手段」としては、キーボードやマウス等の各種入力装置を用いることが考えられ、フロッピーディスク等の各種記憶媒体内に格納された情報を回路設計装置１１０内に読み出すようにしても良い。また、「出力手段」としては、ディスプレイ等の表示装置およびプリンタ等の印刷装置を用いることが望ましい。さらに、「記憶手段」とは、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ、デジタルビデオディスク等が考えられる。さらに又、ここでいう「変更ロジックコーンを活性化するテストベクトル」とは、「変更ロジックコーンを通過するテストベクトル」のように解釈すると良い。
【００２６】
次に、図２を用いて、本発明の実施形態に係わる回路設計方法について説明する。
【００２７】
本発明の実施形態に係わる回路設計方法により回路設計を行う際は、
１．（回路記述入力ステップ、Ｓ１０１）始めに、設計する回路の構造および仕様を定義した第１の回路記述を入力する。
【００２８】
２．（ロジックコーン分割ステップ、Ｓ１０２）次に、第１の回路記述をロジックコーン単位に分割する。
【００２９】
３．（ロジックコーン情報保存（Ｉ）ステップ、Ｓ１０３）続いて、第１の回路記述内のロジックコーン毎にその入力と出力情報を保存するようにして、第１の回路記述内のロジックコーンの構成を保存する。
【００３０】
４．（論理検証ステップ、Ｓ１０４）次に、第１の回路記述と検証に必要な全てのテストベクトルを用いて論理検証を行う。
【００３１】
５．（プロファイル情報生成ステップ、Ｓ１０５）続いて、論理検証ステップＳ１０４実行中に論理検証に用いた各テストベクトルが活性化する回路記述中のロジックコーンに関する情報（例えば、テストベクトルおよびテストベクトルが活性化するロジックコーンの名前に関する情報）をプロファイル情報としてテストベクトル毎に保存する。
【００３２】
６．（不具合判別ステップ、Ｓ１０６）続いて、論理検証の結果、第１の回路記述が所望の機能を実現しているか否か判別し、実現している場合は（回路記述出力ステップ、Ｓ１１２）へ、実現していない場合には（回路変更ステップ、Ｓ１０７）へ移行する。
【００３３】
７．（回路変更ステップ、Ｓ１０７）続いて、所望の機能が実現されるように、第１の回路記述に変更を加え、第２の回路記述を生成する。
【００３４】
８．（形式検証ステップ、Ｓ１０８）次に、第１および第２の回路記述を用いて形式検証を行う。
【００３５】
９．（ロジックコーン特定ステップ、Ｓ１０９）続いて、形式検証結果に基づいて、第２の回路記述内の変更に係わるロジックコーン（変更ロジックコーン）を特定する。
【００３６】
１０．（ロジックコーン情報保存（ＩＩ）ステップ、Ｓ１１０）第２の回路記述内のロジックコーン毎にその入力と出力情報を保存するようにして、第２の回路記述内のロジックコーンの構成を保存する。
【００３７】
１１．（テストベクトル分類ステップ、Ｓ１１１）変更ロジックコーンに係わる情報とプロファイル情報を用いて、論理検証ステップＳ１０４において用いたテストベクトルを変更ロジックコーン領域を活性化するものとしないものとに分類し、活性化するもの（活性化ベクトル）のみ、又は、活性化するロジックコーン数の多いテストベクトルから優先的に回路記述に入力するようにして、再び（論理検証ステップ、Ｓ１０４）以後の処理を行う。
【００３８】
１２．（回路記述出力ステップ、Ｓ１１２）回路記述を出力し、当該回路記述を用いて、マスクパターン設計等、その後の回路設計処理を行う。
【００３９】
このように、本発明の実施形態に係わる回路設計方法およびその装置は、論理検証において回路記述に変更を加えた場合、回路記述内の変更箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類するので、２回目以後の論理検証処理は、全てのテストベクトルを用いずに、変更箇所と関係するテストベクトルのみを用いて行うことが可能となり、回路設計に要する時間を大幅に短縮することができる。また、変更箇所が複数ある場合には、最も関連性の高いテストベクトルから順に論理検証を行うことができるので、その変更自体に不具合がある場合は早期にそれを検出することが可能となる。さらに、テストベクトルが回路中のどの部分を活性化するかをテストベクトル毎にロジックコーン単位で解析できるので、テストベクトルの管理運用を厳密に行うことが可能となる。
【００４０】
尚、本明細書中で言う論理検証処理とは、機能検証、タイミング検証等、テストベクトルを用いた回路記述の各種検証を意味することに留意されたい。
【００４１】
また、本発明の実施形態に係わる回路設計システム１００は、例えば、図３に示すような概観を有する。つまり、本発明の実施形態に係わる回路設計システム１００は、コンピュータシステム１０内に回路設計装置１１０の各要素を内蔵することにより構成される。コンピュータシステム１０は、フロッピーディスクドライブ１１および光ディスクドライブ１３を備えている。そして、フロッピーディスクドライブ１１に対してはフロッピーディスク１２、光ディスクドライブ１３に対しては光ディスク１４をそれぞれ挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納された回路設計プログラムをコンピュータシステム１０内にインストールすることができる。また、適当なドライブ装置をコンピュータシステム１０に接続することにより、例えば、メモリ装置の役割を担うＲＯＭ１５や、磁気テープ装置の役割を担うカートリッジ１６を用いて、回路設計プログラムのインストールを実行することも可能である。
【００４２】
さらに、本発明の実施形態に係わる回路設計装置１１０は、プログラム化しコンピュータ読み取り可能な記録媒体内に格納しても良い。そして、回路設計プログラムを実行する際は、この記録媒体をコンピュータシステムに読み込ませ、コンピュータシステム内のメモリ等の記録部に回路設計プログラムを格納し、回路設計プログラム中の処理を実行させることにより、本発明の実施形態に係わる回路設計装置およびその方法をコンピュータシステム上で実現することができる。ここで、記録媒体とは、例えば、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ、デジタルビデオディスク等、プログラムを記録することができるコンピュータ読み取り可能な媒体を意味する。
【００４３】
このように、本発明はここでは記載していない様々な実施の形態を包含するということは十分に理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係わる発明特定事項によってのみ限定されるものでなければならない。
【００４４】
（実験例）
最後に、本発明の回路設計方法における論理検証処理についての理解を深めるために、図４乃至図５を用いて、本発明の回路設計方法を用いた論理検証処理例を簡単に紹介しょう。
【００４５】
今、図４（ａ）に示す構造および仕様を定義した第１回路記述を作成したとしよう。
【００４６】
本発明の回路設計方法によりこの第１回路記述の論理検証を行う際は、
（１）始めに、この第１回路記述の論理検証に必要な全てのテストベクトル１〜３を入力し、論理検証を行う。
【００４７】
（２）論理検証中に、テストベクトル１〜３のそれぞれが第１の回路記述内のどのロジックコーンを活性化するかの情報をプロファイル情報として保存する。この場合、具体的には、テストベクトル１がロジックコーン１７ａ、１７ｂ、テストベクトル２がロジックコーン１７ｅ、１７ｃ、１７ｄ、テストベクトル３がロジックコーン１７ｆを活性化するとの情報がプロファイル情報内に保存される。
【００４８】
（３）続いて、論理検証の結果を参照して第１回路記述内に変更を加え、図４（ｂ）に示す、第２回路記述を作成する。
【００４９】
（４）次に、第１および第２回路記述を用いて形式検証処理を行い、第２回路記述内のどのロジックコーンに変更が加わったのかを特定する。この例の場合、ロジックコーン１７ｄに変更があり、変更ロジックコーンであると想定している。
【００５０】
（５）続いて、プロファイル情報を用いて変更が加わったロジックコーン１７ｄを活性化するテストベクトル（活性化ベクトル）をテストベクトル１〜３中から特定する。この例の場合、テストベクトル２がロジックコーン１７ｄを活性化していると想定する。
【００５１】
（６）次に、テストベクトル２のみを回路記述に入力し、２回目の論理検証を行う。
【００５２】
上記の例において、第２回路記述内に新たな不具合が検出された場合は、第２の回路記述を第１の回路記述として考え、上記処理を再び実行する。すなわち、この例の場合、第２回路記述と第３回路記述とで形式検証を行い、形式検証の結果、ロジックコーン１７ｆの入力に新たにロジックコーン１７ｃの出力が加わっていることが判明したとすると、第２回路記述のプロファイル情報（この場合、テストベクトル１がロジックコーン１７ａ、１７ｂ、テストベクトル２がロジックコーン１７ｅ、１７ｃ、１７ｄ、テストベクトル３がロジックコーン１７ｆを活性化するとの情報が保存されている）を用いてロジックコーン１７ｃ、１７ｆを活性化するテストベクトルを探す。そして、この結果、テストベクトル２、３がロジックコーン１７ｃ、１７ｆを活性化していることが判明したので、次の段階ではテストベクトル２、３のみを用いて論理検証を行うことになる。ここで、第３の回路記述内にさらに回路発生した場合には、同様に、第３回路記述と第４回路記述とで形式検証を行い、形式検証の結果、ロジックコーン１７ｄが削除されていることが判明したとすると、第３回路記述のプロファイル情報（この場合、テストベクトル１がロジックコーン１７ａ、１７ｂ、テストベクトル２がロジックコーン１７ｅ、１７ｃ、１７ｄ、１７ｆ、テストベクトル３がロジックコーン１７ｆを活性化するとの情報が保存されている）を用いてロジックコーン１７ｄを活性化するテストベクトルを探す。そして、この結果、テストベクトル２がロジックコーン１７ｄを活性化することが判明したので、次の段階ではテストベクトル２のみを用いて論理検証を行う。
【００５３】
【発明の効果】
以上述べてきたように、本発明の回路設計装置によれば、論理検証において回路記述に変更を加えた場合、回路記述内の変更箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類するので、２回目以後の論理検証処理は、全てのテストベクトルを用いずに、変更箇所と関係するテストベクトルのみを用いて行うことが可能となり、回路設計に要する時間を大幅に短縮することができる。また、変更箇所が複数ある場合には、最も関連性の高いテストベクトルから順に論理検証を行うことができるので、その変更自体に不具合がある場合は早期にそれを検出することが可能となる。さらに、テストベクトルが回路中のどの部分を活性化するかをテストベクトル毎にロジックコーン単位で解析できるので、テストベクトルの管理運用を厳密に行うことが可能となる。
【００５４】
また、本発明の回路設計方法によれば、論理検証において回路記述に変更を加えた場合、回路記述内の変更箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類するので、２回目以後の論理検証処理は、全てのテストベクトルを用いずに、変更箇所と関係するテストベクトルのみを用いて行うことが可能となり、回路設計に要する時間を大幅に短縮することができる。また、変更箇所が複数ある場合には、最も関連性の高いテストベクトルから順に論理検証を行うことができるので、その変更自体に不具合がある場合は早期にそれを検出することが可能となる。さらに、テストベクトルが回路中のどの部分を活性化するかをテストベクトル毎にロジックコーン単位で解析できるので、テストベクトルの管理運用を厳密に行うことが可能となる。
【００５５】
さらに、本発明の回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体によれば、論理検証において回路記述に変更を加えた場合、回路記述内の変更箇所をロジックコーン単位で自動的に特定し、複数のテストベクトルを変更箇所と関係するものとしないものとに分類するので、２回目以後の論理検証処理は、全てのテストベクトルを用いずに、変更箇所と関係するテストベクトルのみを用いて行うことが可能となり、回路設計に要する時間を大幅に短縮することができる。また、変更箇所が複数ある場合には、最も関連性の高いテストベクトルから順に論理検証を行うことができるので、その変更自体に不具合がある場合は早期にそれを検出することが可能となる。さらに、テストベクトルが回路中のどの部分を活性化するかをテストベクトル毎にロジックコーン単位で解析できるので、テストベクトルの管理運用を厳密に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係わる回路設計システムの構成を示すブロック図である。
【図２】本発明の実施形態に係わる回路設計方法を示すフローチャート図である。
【図３】本発明の実施形態に係わる回路設計システムの概観を示すフローチャート図である。
【図４】本発明の回路設計方法による論理検証処理を説明するための一実験例を示す図である。
【図５】本発明の回路設計方法による論理検証処理を説明するための一実験例を示す図である。
【符号の説明】
１０ コンピュータシステム
１１ フロッピーディスクドライブ
１２ フロッピーディスク
１３ 光ディスクドライブ
１４ 光ディスク
１５ ＲＯＭ
１６ カートリッジ
１７ａ,ｂ,ｃ,ｄ,ｅ,ｆ ロジックコーン
１８ａ,ｂ,ｃ,ｄ,ｅ,ｆ レジスタ
１９ 集積回路
１００ 回路設計システム
１１０ 回路設計装置
１１１ ロジックコーン分割手段
１１２ プロファイル情報生成手段
１１３ 回路変更手段
１１４ ロジックコーン特定手段
１１５ テストベクトル分類手段
１１６ 記憶手段
１１７ 論理検証手段
１１８ 形式検証手段
１２０ 入力手段
１２１ 出力手段
Claims (5)
- 設計する回路の構造および仕様を定義した第１の回路記述をロジックコーン単位に分割するロジックコーン分割手段と、
前記第１の回路記述とテストベクトルを用いて論理検証を行う論理検証手段と、
前記論理検証中に前記テストベクトルが活性化する第１の回路記述中のロジックコーンに関する情報をプロファイル情報として当該テストベクトル毎に保存するプロファイル情報生成手段と、
前記第１の回路記述および第１の回路記述に変更を加えることにより生成された第２の回路記述を用いて形式検証を行う形式検証手段と、
前記形式検証の結果に基づいて、前記第２の回路記述内の変更に係わる変更ロジックコーンを特定するロジックコーン特定手段と、
前記プロファイル情報を用いて前記テストベクトルを前記変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類手段と
を備えることを特徴とする回路設計装置。 - コンピュータが、設計する回路の構造および仕様を定義した第１の回路記述をロジックコーン単位に分割するロジックコーン分割ステップと、
コンピュータが、前記第１の回路記述とテストベクトルを用いて論理検証を行う論理検証ステップと、
コンピュータが、前記論理検証中に前記テストベクトルが活性化する第１の回路記述中のロジックコーンに関する情報をプロファイル情報として当該テストベクトル毎に記憶手段内に保存するプロファイル情報生成ステップと、
コンピュータが、前記第１の回路記述および第１の回路記述に変更を加えることにより生成された第２の回路記述を用いて形式検証を行う形式検証ステップと、
コンピュータが、前記形式検証の結果に基づいて、前記第２の回路記述内の変更に係わる変更ロジックコーンを特定するロジックコーン特定ステップと、
コンピュータが、前記記憶手段内に保存されているプロファイル情報を用いて前記テストベクトルを前記変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類ステップと
から成ることを特徴とする回路設計方法。 - コンピュータを、
設計する回路の構造および仕様を定義した第１の回路記述をロジックコーン単位に分割するロジックコーン分割手段と、
前記第１の回路記述とテストベクトルを用いて論理検証を行う論理検証手段と、
前記論理検証中に前記テストベクトルが活性化する第１の回路記述中のロジックコーンに関する情報をプロファイル情報として当該テストベクトル毎に記憶手段内に保存するプロファイル情報生成手段と、
前記第１の回路記述および第１の回路記述に変更を加えることにより生成された第２の回路記述を用いて形式検証を行う形式検証手段と、
前記形式検証の結果に基づいて、前記第２の回路記述内の変更に係わる変更ロジックコーンを特定するロジックコーン特定手段と、
前記記憶手段内に保存されているプロファイル情報を用いて前記テストベクトルを前記変更ロジックコーンを活性化するものとしないものとに分類するテストベクトル分類手段
として機能させるための回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体。 - 前記論理検証手段は、前記変更ロジックコーンを活性化するテストベクトルを優先的に用いて第２の回路記述の論理検証を行うことを特徴とする請求項２に記載の回路設計方法。
- 前記論理検証手段は、前記変更ロジックコーンを活性化するテストベクトルを優先的に用いて第２の回路記述の論理検証を行うことを特徴とする請求項３に記載の回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18681999A JP3842489B2 (ja) | 1999-06-30 | 1999-06-30 | 回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| US09/606,148 US7107190B1 (en) | 1999-06-30 | 2000-06-29 | Circuit designing apparatus, circuit designing method, and computer readable recording medium storing a circuit designing program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18681999A JP3842489B2 (ja) | 1999-06-30 | 1999-06-30 | 回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001014371A JP2001014371A (ja) | 2001-01-19 |
| JP3842489B2 true JP3842489B2 (ja) | 2006-11-08 |
Family
ID=16195166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18681999A Expired - Fee Related JP3842489B2 (ja) | 1999-06-30 | 1999-06-30 | 回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7107190B1 (ja) |
| JP (1) | JP3842489B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4147842B2 (ja) | 2002-07-04 | 2008-09-10 | 日本電気株式会社 | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム |
| US7970594B2 (en) * | 2005-06-30 | 2011-06-28 | The Mathworks, Inc. | System and method for using model analysis to generate directed test vectors |
| US7958397B2 (en) * | 2008-06-20 | 2011-06-07 | Lsi Corporation | System for automatically configuring a storage array |
| US8732637B2 (en) * | 2012-07-30 | 2014-05-20 | Synopsys, Inc. | Formal verification of bit-serial division and bit-serial square-root circuit designs |
| JP5944358B2 (ja) * | 2013-09-10 | 2016-07-05 | 株式会社東芝 | 半導体集積回路の検証装置、半導体集積回路の検証方法、及び、プログラム |
| JP2015106594A (ja) * | 2013-11-28 | 2015-06-08 | 富士通株式会社 | 診断装置、診断装置の制御方法、および診断装置の制御プログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0676016A (ja) | 1992-08-28 | 1994-03-18 | Hitachi Ltd | 論理シミュレーション方法 |
| JP2972540B2 (ja) * | 1994-03-24 | 1999-11-08 | 松下電器産業株式会社 | Ｌｓｉ自動設計システム及びｌｓｉ自動設計方法 |
| US5862149A (en) * | 1995-08-29 | 1999-01-19 | Unisys Corporation | Method of partitioning logic designs for automatic test pattern generation based on logical registers |
| US5805861A (en) * | 1995-08-29 | 1998-09-08 | Unisys Corporation | Method of stabilizing component and net names of integrated circuits in electronic design automation systems |
| US5910898A (en) * | 1995-12-14 | 1999-06-08 | Viewlogic Systems, Inc. | Circuit design methods and tools |
| US5912819A (en) * | 1996-12-03 | 1999-06-15 | Motorola, Inc. | Method for designing an architectural system |
| JPH10254914A (ja) | 1997-03-07 | 1998-09-25 | Mitsubishi Electric Corp | 論理シミュレーション結果解析装置 |
| JPH10320426A (ja) | 1997-05-16 | 1998-12-04 | Hitachi Ltd | 論理等価検証方法 |
| JP3825572B2 (ja) * | 1999-01-18 | 2006-09-27 | 株式会社東芝 | 半導体集積回路の設計検証装置、方法及び記憶媒体 |
-
1999
- 1999-06-30 JP JP18681999A patent/JP3842489B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-29 US US09/606,148 patent/US7107190B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001014371A (ja) | 2001-01-19 |
| US7107190B1 (en) | 2006-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6591403B1 (en) | System and method for specifying hardware description language assertions targeting a diverse set of verification tools | |
| US7308623B2 (en) | Integrated circuit and method for testing memory on the integrated circuit | |
| US9773570B2 (en) | Built-in-self-test (BIST) test time reduction | |
| KR100265929B1 (ko) | 메모리 시험장치 및 방법 | |
| WO2020207016A1 (zh) | 用于异常追踪的软件开发测试方法及相关装置 | |
| JP3842489B2 (ja) | 回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| US20160293272A1 (en) | Method and apparatus for optimized memory test status detection and debug | |
| US20030221173A1 (en) | Method and apparatus for detecting connectivity conditions in a netlist database | |
| US6978406B2 (en) | System and method for testing memory arrays | |
| JPH0744588A (ja) | 論理シミュレーション方法 | |
| JPH0864681A (ja) | 集積回路シミュレータ及び集積回路のシミュレーション方法 | |
| US7735031B2 (en) | Method and apparatus for self identification of circuitry | |
| US6748352B1 (en) | Method and apparatus for scan design using a formal verification-based process | |
| US6678841B1 (en) | Function test support system and function test support method and hardware description model | |
| CN110750956B (zh) | 逻辑闸阶层验证方法以及验证系统 | |
| US20050159925A1 (en) | Cache testing for a processor design | |
| JP2022049470A (ja) | 論理シミュレーション検証システム、論理シミュレーション検証方法、およびプログラム | |
| JP2000259701A (ja) | 検証装置、検証方法および検証プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| US11809273B2 (en) | Method for detecting flash memory module and associated system on chip | |
| JP7073844B2 (ja) | 設計支援装置、設計支援方法、プログラム及び記憶媒体 | |
| US20240037312A1 (en) | Selective scan insertion for rapid scan design verification | |
| US20210389934A1 (en) | Memory Compiler Techniques | |
| JP2797955B2 (ja) | 期待値照合装置および方法 | |
| JP2002244934A (ja) | メモリ監視装置および方法 | |
| US20060282250A1 (en) | Logic simulation method and system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |