JP3836144B2 - 折り返し形ａ／ｄ変換器 - Google Patents
折り返し形ａ／ｄ変換器 Download PDFInfo
- Publication number
- JP3836144B2 JP3836144B2 JP51003697A JP51003697A JP3836144B2 JP 3836144 B2 JP3836144 B2 JP 3836144B2 JP 51003697 A JP51003697 A JP 51003697A JP 51003697 A JP51003697 A JP 51003697A JP 3836144 B2 JP3836144 B2 JP 3836144B2
- Authority
- JP
- Japan
- Prior art keywords
- signals
- signal
- folding
- comparison output
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/141—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in which at least one step is of the folding type; Folding stages therefore
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明は、折り返し増幅器を有するアナログ−ディジタル変換器（Ａ／Ｄ変換器）に関するものである。このようなＡ／Ｄ変換器（折り返し形Ａ／Ｄ変換器とも称されている）は大衆製品用に特に好適である。例えばテレビジョンセットでは、折り返し形Ａ／Ｄ変換器をビデオ信号のディジタル化に使用することができる。
本発明は更にこのようなＡ／Ｄ変換器を含む受信機にも関するものであり、その折り返し増幅器自体にも関するものである。
「IEEE Journal of Solid-State Circuits, Vol.SC-22, No.6, December 1987, pp.944-953」に発表されたRob E.J. van de Griftの論文“An 8-bit Video ADC Incorporating Folding and Interpolation Techniques”に折り返し形Ａ／Ｄ変換器が開示されている。折り返し形Ａ／Ｄ変換器のブロック図がこの論文の図５に示されている。
既知の折り返し形Ａ／Ｄ変換器では、アナログ入力信号Vinが４つの折り返し増幅器A1..A4に供給され、これらの増幅器が４つの各別の折り返し信号を出力する。前記論文の図３に、入力信号Ｖinが直線的に増大するときこれらの折り返し信号は正弦波状になることが示されている。各正弦波状折り返し信号には２つの状態、即ち”ハイ”状態（Ｈ）及び”ロウ”状態（Ｌ）間に１６個の遷移点、即ち零交差点がある。
１６個のラッチ入力信号は４つの折り返し信号から補間により導出される。１６個のラッチのアレイが１６個のラッチ入力信号のそれぞれの状態”ハイ”（Ｈ）又は”ロウ”（Ｌ）を決定する。各ラッチはその決定に従って論理値１又は論理値０を出力する。これらのラッチの出力符号を８ビット２進符号に変換する。これはサイクルポインタ及びエンコーダにより行われ、これらは前記論文の図５に示されている。ラッチ出力バッファがＡ／Ｄ変換器の出力端子に８ビット２進符号を供給する。
折り返し増幅器の構成は前記論文の図１０に示されている。この折り返し増幅器は２つの基本部分、即ち比較部及び合成部に分割することができる。比較部は入力信号Vinを共通に受信する１６個の差動トランジスタ対を具える。各差動対は異なる基準電圧Va,Vb,Vc等を受信する。２つの隣接する基準電圧の差、例えばVa−Vbは一定であり、タップ電圧Vtapと称される。前記論文に記載されたＡ／Ｄ変換器では、タップ電圧Vtapは１３０ｍＶである。
図１０の比較部は入力信号Vinに応答して１６個の比較出力信号を出力する。これらの比較出力信号は平衡差動対電流Ia1−Ia2,Ib1−Ib2,Ic1−Ic2等の形であり、前記論文の図１１(a)に示されている。各比較出力信号は２つの状態間に一つの遷移部を有する。これらの比較出力信号の遷移部は互いにシフトし、実質的に重ならない。
前記論文の図１０の合成部は抵抗Ra,Rb,Rc,Rdを具え、これらの抵抗と差動トランジスタ対との間を接続している。この合成部は１６個の比較出力信号を一つの折り返し信号に合成し、この折り返し信号は前記論文の図１１(c)に示されている。実際上、折り返し信号は比較出力信号の全１６個の遷移部を多重したものである。
前記論文に記載されたＡ／Ｄ変換器の欠点は比較的低い入力信号感度を有する点にある。フルスケールディジタル出力信号に対しては、４つの折り返し信号の各々において１６個の遷移点の全部が通過される必要がある。これは、入力信号Vinのピーク-ピーク電圧が差動トランジスタ対に供給される最高及び最低基準電圧間の差を越える場合にしか可能にならない。タップ電圧Vtapが１３０ｍＶであるため、最高及び最低基準電圧間の差は１３０ｍＶの１５倍であり、約２Ｖになる。従って、フルスケール出力信号に対しては入力信号信号Vinのピーク-ピーク電圧が約２Ｖである必要がある。
本発明の目的は上述した従来のＡ／Ｄ変換器より高い感度を有するＡ／Ｄ変換器を提供することにある。
本発明の第１の特徴は、このようなＡ／Ｄ変換器の折り返し増幅器が、
入力信号に応答して、互いにシフトした互いに重なり合う遷移部を有する複数の比較出力信号を発生する比較手段と、
前記複数の比較出力信号に応答して、実質的に重なり合わない遷移部を有する複数の振幅制限信号を発生する振幅制限手段と、
前記複数の振幅制限信号を合成して折り返し信号を発生する合成手段とを具える点にある。
従来のＡ／Ｄ変換器と相違して、本発明のＡ／Ｄ変換器内の比較部は互いに重なり合う遷移部を有する比較出力信号を発生する。各遷移部は入力信号の特定の電圧又は電流変化と関連する。遷移部が互いに重なり合う場合、全遷移部を通過する必要があるピーク-ピーク入力信号信号変化を従来のＡ／Ｄ変換器よりも小さくすることができる。
従来のＡ／Ｄ変換器と相違して、更に、本発明のＡ／Ｄ変換器は比較部と合成部との間に配置された振幅制限部を含んでいる。この振幅制限部は比較出力信号の一部分を選択して折り返し信号に供給する。この選択により、折り返し信号の各遷移部が主として一つの比較出力信号の遷移部のみから得られるようにすることができる。このことはＡ／Ｄ変換器の満足な精度及び直線性にとって重要である。
従って、本発明によれば、比較的高い入力感度と比較的高い精度とを組み合わせることができる。この組合せは従来のＡ／Ｄ変換器では達成不可能である。高い入力感度を達成するためにタップ電圧を低くすると、従来のＡ／Ｄ変換器の精度は前記論文の図１２に示されているように著しく悪化する。本発明では、振幅制限部がこのような精度の悪化を有効に阻止する。
本発明の第２の特徴は、本発明の第１の特徴に従うＡ／Ｄ変換器を含む受信機を提供することにある。このような高感度のＡ／Ｄ変換器は受信機に使用するのに特に好適である。受信入力信号（かなり弱いこともある）を適度に増幅してＡ／Ｄ変換に好適にする必要があるだけである。従って、Ａ／Ｄ変換器の前の増幅器により比較的小さい利得を与えればよい。これは、安定性及び電力消費の点から好ましい。高周波数増幅器の利得を高くすればするほど、電力消費が大きくなるとともに、入力及び出力間の寄生結合に対する感度が大きくなり、不安定を生ずることも起こりうる。
本発明の第３の特徴は、本発明の第１の特徴に従うＡ／Ｄ変換器内の折り返し増幅器の特徴の一部分を有する折り返し増幅器を提供することにある。このような折り返し増幅器はＡ／Ｄ変換器以外の、高い入力感度を必要とする他の具体的装置に使用することもできる。
他の利点をもたらす追加の特徴は縦続請求項に記載されている。
請求項２及び３に記載された特徴は高精度、低電力消費及び低素子数に寄与する。請求項３に記載された特徴は特に比較的多数の比較出力信号を用いる実施例に有利である。
請求項４、５及び６に記載された特徴は高精度に寄与する。
本発明のこれらの特徴及び他の特徴は以下に記載する本発明の実施例の説明から明らかになる。
図面において、
図１は本発明による折り返し増幅器の第１の実施例のブロック図であり、
図２ａ，２ｂ及び２ｃは図１の実施例における比較出力信号、振幅制限信号及び折り返し信号のグラフであり、
図３は本発明による折り返し増幅器の第２の実施例のブロック図であり、
図４ａ，４ｂ，４ｃ及び４ｄは図３の実施例における比較出力信号、中間折り返し信号、振幅制限信号及び折り返し信号のグラフであり、
図５は本発明による折り返し増幅器の第３の実施例のブロック図であり、
図６ａ，６ｂ，６ｃ，６ｄ，６ｅは図５の実施例における比較出力信号、中間折り返し信号、振幅制限中間折り返し信号、他の中間折り返し信号、振幅制限信号及び折り返し信号のグラフであり、
図７ａは図３に示す実施例の実現例における比較部及び合成器の回路図であり、
図７ｂは図７ａに示す比較部に対する可能な基準電圧設定例を示すグラフであり、
図８は図３の実施例の実現例におけるリミッタ及び合成部の回路図であり、
図９は折り返し増幅器を具えるＡ／Ｄ変換器のブロック図であり、
図１０は図９に示すＡ／Ｄ変換器内の折り返し信号のグラフであり、
図１１はＡ／Ｄ変換器を具える受信機のブロック図である。
全図を通して、同一の要素及び部分は同一の符号で示す。
最初に、本発明の基本原理を詳細に説明する。これは本発明による折り返し増幅器の３つの実施例について説明する。第２に、これらの折り返し増幅器の実施例の内の一つの実現例を提示する。第３に、本発明を使用しうる製品であるＡ／Ｄ変換器の実施例及び受信機の実施例を提示する。第４に、本発明の特徴及び利点を実施例につき強調する。最後に、本発明の範囲を説明するために、幾つかの変形例及び実現例にふれる。
図１は本発明による折り返し増幅器の第１の実施例を示す。この折り返し増幅器は入力信号Siを受信し、これに応答して折り返し信号Sfを出力する。この折り返し増幅器は３つの主要部、即ち比較部ＣＭＰ，振幅制限部ＬＩＭ及び合成部ＣＢＭを具える。
比較部ＣＰＭは入力信号Siに応答して複数（Ｎ）個の比較出力信号Sc(1).. Sc(N)を出力する。３つの比較出力信号Sc(i-1),Sc(i),Sc(i+1)と、入力信号Siとの関係を図２ａに示す。特に、図２ａはこれら比較出力信号の２つの状態”ハイ”（Ｈ）及び”ロウ”（Ｌ）間の遷移部を示す。これらの遷移部は互いにずれており、各遷移部は入力信号Siの所定のレンジ内で発生する。
振幅制限部ＬＩＭはリミッタL(1).. L(N)のアレイを具える。各リミッタL(.)は比較出力信号Sc(.)を受信し、これに応答して振幅制限信号Sl(1)..Sl(N)を出力する。従って、図１に示すリミッタL(i-1), L(i), L(i+1)は３つの比較出力Sc(i-1),Sc(i),Sc(i+1)に応答してそれぞれ振幅制限信号Sl(i-1),Sl(i),Sl(i+1)を出力する。これらの３つの振幅制限信号Sl(i-1),Sl(i),Sl(i+1)と入力信号Siとの関係を図２ｂに示す。
図２ａは、図２ｂと相まって、振幅制限部ＬＩＭが比較出力信号の遷移部の一部分を選択することを示す。図２ａ内の２つの水平破線は振幅制限部ＬＩＭの振幅制限境界を示す。例えば、比較出力信号Sc(i)の値が図２ａの下水平破線より低い場合には、リミッタL(i)はＬ状態の振幅制限信号Sl(i)を出力する。他方、比較出力信号Sc(i)の値が図２ａの上水平破線より高い場合には、振幅制限信号Sl(i)はＨ状態になる。比較出力信号Sc(i)の値が上及び下水平破線間にあるときのみ、振幅制限信号Sl(i)は比較出力信号Sc(i)に従って変化する。同じことが他の比較出力信号及び対応する振幅制限信号にも言える。従って、振幅制限部ＬＩＭは複数の比較出力信号Sc(1)..Sc(N)の遷移部の一部分を有効に選択して合成部ＣＢＭに供給することができる。
図２ａを図２ｂと比較すると、複数の比較出力信号Sc(1)..Sc(N)と相違して、複数の振幅制限信号Sl(1)..Sl(N)の遷移部は重なり合わないことがわかる。これは、比較出力信号の振幅制限の結果である。例えば、入力信号Siの値が図２ａの水平軸に示す”ａ”であるものとする。この場合には、比較出力信号Sc(i-1)の値は図２ａに２つの水平破線で示す振幅制限境界間に対称に位置する。比較出力信号Sc(i)の値もこの信号のＨ状態とＬ状態との間の遷移部上に位置する。しかし、後者の比較出力信号Sc(i)の値は下振幅制限境界より低い。従って、入力信号値が“ａ”のときは、図２ｂに示すように振幅制限信号Sl(i)はＬ状態になるとともに、振幅制限信号Sl(i-1)はＬ状態とＨ状態との間の遷移部に位置する。
値“ａ”から出発して、振幅制限信号Sl(i-1)の値は、図２ｂに示すように、入力信号Siが値”ｂ”に達するまで入力信号Siの増大とともに増大し続ける。このとき、比較出力信号Sc(i-1)の値は上振幅制限境界に位置し、比較出力信号Sc(i)の値は下振幅制限境界に位置する。入力信号Siが値”ｂ”から出発して更に値“ｃ”まで増大すると、比較出力信号Sc(i-1)は振幅制限される。即ち、振幅制限信号Sl(i-1)はもはや入力信号Siとともに変化しないで、Ｈ状態に維持される。
他方、入力信号値が“ｂ”から“ｃ”に増大すると、比較出力信号Sc(i)の値は振幅制限境界間に入り、これが値“ｄ”まで続く。従って、振幅制限信号Sl(i)は値“ｂ”及び“ｄ”間で入力信号Ｓiとともに変化するが、振幅制限信号Sl(i-1)及びSl(i+1)は変化しない。入力信号が更に増大し、値“ｄ”を越えると、比較出力信号Sc(i)は振幅制限境界外に位置するが、比較出力信号Sc(i+1)は振幅制限境界内に位置する。従って、振幅制限信号Sl(i)はＨ状態に固定され、振幅制限信号Sl(i+1)はＬ状態とＨ状態との間の遷移部に位置する。
従って、図１に示す振幅制限部ＬＩＭは複数の比較出力信号Sc(1)..Sc(N)の遷移部の重なり合いを有効に除去する。図１に示す合成部ＣＢＭは複数の比較出力信号Sc(1),..Sc(N)を受信し、それらの重なり合わない遷移部を貼り合わせて折り返し信号Ｓfを発生する。
図２ｃは合成部ＣＢＭにより与えられる折り返し信号Sfを示す。折り返し信号Sfのi-1,i,i+1で示す遷移部は振幅制限信号Sl(i-1),Sl(i),Sl(i+1)の遷移部である。図１に示す実施例により与えられる折り返し信号Sfは最大Ｎ個の遷移部を具える。即ち、遷移部の数は比較部により与えられる互いにずれた遷移部を有する比較出力信号の数に等しい。
図２ｃでは、遷移部iが振幅制限信号Sl(i)の関連する遷移部に対し反転され、他の遷移部i+1及びi-1は反転されてない。折り返し信号Sfと振幅制限信号Sl(i-1),Sl(i),Sl(i+1)との関係は次のように書き表せる。
Sf＝・・＋Sl(i-1)−Sl(i)＋Sl(i+1)・・
即ち、図１に示す合成部ＣＢＭは振幅制限信号Sl(1).. Sl(N)を交互に反対符号で合成するものである。
図３は本発明折り返し増幅器の第２の実施例を示す。図１と同様に、図３に示す折り返し増幅器も３つの基本部分、即ち比較部ＣＰＭ、振幅制限部ＬＩＭ及び合成部ＣＢＭに分割することができる。しかし、図１と異なり、図３では合成部ＣＢＭに供給される振幅制限信号Slの数が比較出力信号Scの数に等しくない。
図３の比較部ＣＰＭは図４ａに示すような９個の比較出力信号Sc1..Sc9を出力する。この９個の比較出力信号を互いに重なり合わない遷移部を有するそれぞれ３個の比較出力信号の３個のグループに分割する。即ち、比較出力信号Sc1,Sc4及びSc7が互いに重なり合わない遷移部を有する比較出力信号の第１のグループを構成する。比較出力信号Sc2,Sc5及びSc8が互いに重なり合わない遷移部を有する比較出力信号の第２のグループを構成する。比較出力信号Sc3,Sc6及びSc9が互いに重なり合わない遷移部を有する比較出力信号の第３のグループを構成する。
振幅制限部ＬＩＭは第１、第２及び第３のグループの比較出力信号をそれぞれ受信する３つの合成器C1,C2及びC3を具える。図３の合成器C1,C2及びC3の動作は図１の合成部ＣＢＭの動作と同様である。各合成器は複数の比較出力信号の遷移部を単一の出力信号、即ち中間折り返し信号に有効に多重する。即ち、合成器C1は第１のグループの比較出力信号Sc1,Sc4,Sc7を合成して第１の中間折り返し信号SifIを形成する。同様に、合成器C2及びC3は第２のグループの比較出力信号Sc2,Sc5,Sc8及び第３のグループの比較出力信号Sc3,Sc6,Sc9をそれぞれ合成して第２及び第３の中間折り返し信号SifII及びSifIIIを形成する。
図４ｂは第１、第２及び第３の中間折り返し信号SifI, SifII及びSifIIIを示す。比較出力信号と中間折り返し信号との関係は図４ａ及び図４ｂから明らかである。この関係は次のように書き表せる。
SifI ＝Sc1−Sc4＋Sc7
SifII ＝Sc2−Sc5＋Sc8
SifIII＝Sc3−Sc6＋Sc9
図４ｂにおいて、遷移部はそれらの出所である比較出力信号Scと同一の参照番号で示されている。従って、中間折り返し信号SifIは３つの遷移部１、４、７を具え、中間折り返し信号SifII及びSifIIIはそれぞれ遷移部２、５、８及び３、６、９を具える。
図３に示す振幅制限部ＬＩＭは、更に、中間折り返し信号SifI, SifII及びSifIIIをそれぞれ受信する３つのリミッタL1, L2及びL3を具える。これらの信号に応答して、リミッタL1,L2及びL3はそれぞれ振幅制限信号SlI,SlII及びSlIIIを発生し、これらの振幅制限信号を図４ｃに示す。図３に示すリミッタL1,L2及びL3の動作は図１に示すリミッタL(1)..L(N)の動作と同一である。図２ａと同様に、図４ｂにもリミッタL1,L2及びL3の振幅制限境界が水平破線で示されている。リミッタの入力信号の遷移部の内で振幅制限境界間に位置する部分のみが出力端子に転送される。
例えば、図４ｂに示す値“ｅ”及び“ｆ”間の入力信号Siの値に対しては、中間折り返し信号SifIの遷移部１が振幅制限境界内に位置する。従って、振幅制限信号SlIは、図４ｃに示すように、入力信号Ｓiの値“ｅ”及び“ｆ”間における遷移部１に対応する。他方、中間折り返し信号SifII及びSifIIIの値は、図４ｂに示すように、“ｅ”及び“ｆ”間において下振幅制限境界より低いままである。従って、振幅制限信号SlII及びSlIIIは図４ｃに示すようにＬ状態である。
しかし、入力信号値が“ｆ”及び“ｇ”間にある場合には、中間折り返し信号SifIIの遷移部２が振幅制限境界間に位置するが、中間折り返し信号SifIはは上振幅制限境界より上にあり、中間折り返し信号SifIIIは下振幅制限境界より下にある。従って、振幅制限信号SlIIは中間折り返し信号の遷移部２に対応する遷移部２を有するが、振幅制限信号SlI及びSlIIIはそれぞれＨ状態及びＬ状態である。同様に、入力信号Siの値“ｇ”及び“ｈ”間においては、中間折り返し信号SifIIIの遷移部３の一部分が有効に選択され、値“ｈ”及び“ｉ”間においては、中間折り返し信号SifIの遷移部４の一部分が選択され、以下同様である。
図３の振幅制限部ＬＩＭは図１の振幅制限部ＬＩＭと同様に、比較出力信号Sc1.. Sc9の遷移部の互いに重なり合わない部分を有効に選択する。更に、図３の振幅制限部ＬＩＭはこれらの選択部分を合成手段ＣＢＭに多重した形で供給する。即ち、合成部ＣＢＭにより受信される振幅制限信号SlI,SlII及びSlIIIの各々は３つの比較出力信号の遷移部の３つの互いに重なり合わない部分を具える。これは図１と相違し、図１では各振幅制限信号は一つの比較出力信号の遷移部の互いに重なり合わない一つの部分を具えるのみである。
図３の合成部ＣＢＭは振幅制限信号SlI,SlII及びSlIIIを次のように合成して折り返し信号Sfを発生する。
Sf＝SlI−SlII＋SlIII
図４ｄに示すこの折り返し信号Sfは９個の遷移部１，．．９を具える。これらの遷移部１，．．９は図４ｃに示す３つの振幅制限信号SlI,SlII及びSlIIIの各々の遷移部１，．．９に対応する。図４ｄの遷移部２、５、８は図４ｃの遷移部２、５、８に対し反転されている。これは、合成部が振幅制限信号SlIIを有効に反転する（上式ではマイナス（−）で示されている）ためである。
図５は本発明折り返し増幅器の第３の実施例を示す。図１及び図３と同様に、図５には３つの主機能ブロック、即ち比較部ＣＰＭ、振幅制限部ＬＩＭ及び合成部ＣＢＭがある。更に、図３と同様に、図５の振幅制限部ＬＩＭは比較出力信号を有効に多重する。しかし、図５に示す折り返し増幅器と図３に示すものとの間には２つの主要な相違点がある。
第１に、図５の比較部ＣＰＭは、図３の比較部ＣＰＭにより発生される９個の比較出力信号Sc1,..Sc9より著しく多い２７個の比較出力信号Sc1,..Sc27を発生する。更に、図５の比較出力信号Sc1,..Sc27の遷移部は図３の比較出力信号Sc1.. Sc9の遷移部よりも大きく互いに重なり合う。図６ａは比較出力信号Sc1,..Sc13を部分的に示す。図６ａに示さない比較出力信号Sc14,.. Sc27は図示の比較出力信号Sc1,..Sc13と同一のパターンを示す。即ち、比較出力信号を表す参照番号が大きくなるにつれて、その遷移部が図６ａにおいて等距離づつ右にシフトされる。
第２に、図５の振幅制限部ＬＩＭは多重及び振幅制限ステップを２回行う。この点はこのようなステップを１回行うだけである図３の振幅制限部ＬＩＭと相違する。図５に示す振幅制限部では、第１多重及び振幅制限ステップが合成器C1..C9とこれらに結合されたリミッタL1..L9とにより行われる。第２ステップが他の合成器CF1..CF3とこれらに結合された他のリミッタLF1..LF3とにより行われる。
第１ステップでは、図５の合成器C1,..C9の各々が互いに重なり合わない遷移部を有する３つの比較出力信号のグループを合成する。その結果として、９つの中間折り返し信号SifI,.. SifIXが得られる。合成器C1は比較出力信号Sc1,Sc10, Sc19を合成して中間折り返し信号SifI：
SifI＝Sc1-Sc10+Sc19
を発生する。合成器C2は比較出力信号Sc2,Sc11, Sc20を合成して中間折り返し信号SifII：
SifII＝Sc2-Sc11+Sc20
を発生する。以下同様にして、最後に、合成器C9が比較出力信号Sc9,Sc18, Sc27を合成して中間折り返し信号SifIX：
SifIX＝Sc9-Sc18+Sc27
を発生する。
図６ｂは合成器C1,..C9によりそれぞれ発生される中間折り返し信号SifI,..SifIXを部分的に示す。各中間折り返し信号SifI,.. SifIXは３つの遷移部を具える。図６ｂにおいて、これらの遷移部はそれらの出所の比較出力信号と同一の参照番号で示されている。例えば、中間折り返し信号SifIは遷移部１、１０及び１９を有し、最後の遷移部は図６ｂに示されていない。図６ｂに示す中間折り返し信号SifIの遷移部１０は比較出力信号Sc10の遷移部１０に対し反転されている点に注意されたい。図６ａ及び図６ｂの遷移部１１、１２及び１３についても同様である。これは、比較出力信号Sc10,.. Sc18が合成器C1,..C9により有効に反転されることによる。
９個の中間折り返し信号SifI,.. SifIXが図５に示すリミッタL1,..L9のアレイに供給される。中間折り返し信号SifI,.. SifIXに応答して、これらのリミッタL1,..L9は中間振幅制限信号SilI,.. SilIXを発生し、これらの信号を図６ｃに部分的に示す。図６ｂにこれらのリミッタL1..L9の振幅制限境界が水平破線で示されている。これらの振幅制限境界間にある遷移部の部分のみが関連するリミッタの出力端子に転送され、従って関連する中間振幅制限信号に現れる。
第２の多重及び振幅制限ステップにおいて、他の合成器CF1..CF3の各々が互いに重なり合わない遷移部を有する３つの中間振幅制限信号のグループを合成する。例えば、合成器CF1は図６ｃに実線で示す中間振幅制限信号SilI, SilIV及びSilVIIを合成する。他の合成器CF1,CF2及びCF3はそれぞれ他の中間折り返し信号SfifI,SfifII, SfifIIIを発生し、これらの信号は次の演算：
SfifI＝SilI-SilIV+SilVII
SfifII＝SilII-SilV+SilVIII
SfifIII＝SilIII-SilVI+SilIX
の結果である。
図６ｄは合成器CF1,CF2及びCF3によりそれぞれ発生される他の中間折り返し信号SfifI,SfifII, SfifIIIを部分的に示す。図６ｂ及び図６ｃと同様に、図６ｄにおいても遷移部はそれらの出所である比較出力信号と同一の参照番号で示されている。他の中間折り返し信号SfifI,SfifII, SfifIIIの各々は９個の遷移部を具える。例えば、他の中間折り返し信号SfifIは遷移部１、４、７、１０、１３、１６、１９、２２及び２５を具えるが、最後の４つは図６ｄに示されてない。図６ｄに部分的に示す他の中間折り返し信号SfifIの遷移部４及び１０は図６ａに部分的に示す比較出力信号Sc4及びSc10の遷移部４及び１０に対し反転されている。図６ａにも図６ｄにも示されていない遷移部１６及び２２も同様である。他の中間折り返し信号SfifI,SfifII, SfifIIIの各遷移部が反転されるかされないかは図５の信号の流れから決定することができる。図５において、合成器C1..C9及び他の合成器CF1..CF3の入力に“−”又は“＋”を示して関連する信号が反転されること、又は反転されないことを示している。
３つの他の中間折り返し信号SfifI,SfifII及びSfifIIIが図５に示す他のリミッタLF1,LF2及びLF3のアレイに供給される。図６ｄにこれらの他のリミッタLF1,LF2及びLF3の振幅制限境界が２つの水平破線で示されている。下振幅制限境界より低い値又は上振幅制限境界より高い値を有する中間折り返し信号SfifI,SfifII又はSfifIIIはＬ状態又はＨ状態を有する振幅制限信号SlI,SlII又はSlIIIを発生する。図６ｄから、他のリミッタLF1,LF2及びLF3は他の中間折り返し信号SfifI,SfifII及びSfifIIIの遷移部の互いに重なり合わない部分を有効に選択することがわかる。これらの選択された部分が振幅制限信号SlI,SlII及びSlIIIの遷移部を発生し、これらの振幅制限信号を図６ｅに部分的に示す。
図５に示す合成部ＣＢＭは振幅制限部ＬＩＭにより発生された振幅制限信号SlI,SlII及びSlIIIを受信し、これらの信号を次のように合成して折り返し信号Sfを得る。
Sf＝SlI-SlII+SlIII
図６ｆは２７個の遷移部１．．２７を有する折り返し信号Sfを部分的に示す。これらの遷移部１．．２７は図６ａに部分的に示す比較出力信号Sc1,. Sc27の遷移部に対応する。
図１、図３及び図５に示す上述の３つの実施例は本発明の下記の基本概念を説明するものである。これらの３つのすべての実施例において、比較部ＣＰＭは、図２ａ、図４ａ及び図６ａにそれぞれ示すように、互いに重なり合う互いにシフトした遷移部を有する比較出力信号を発生する。振幅制限部ＬＩＭは、図２ａ−２ｂ、図４ａ−４ｂ、図６ｂ−６ｃ及び図６ｄ−６ｅの組合せで示すように、これらの遷移部の互いに重なり合わない部分を有効に選択する。合成部ＣＢＭは選択されたこれらの部分を有効に多重して折り返し信号Sfを得る。
図３に示す実施例の可能な実現例を以下に説明するとともに図７ａ及び図８にに示す。図７ａは比較部ＣＰＭの回路及び合成器C1の回路を示す。他の合成器C2及びC3の回路は合成器C1の回路と同一である。図８はリミッタL1,L2及びL3の回路及び合成部ＣＢＭの回路を示す。
図７ａ及び図８において、比較出力信号、中間折り返し信号、振幅制限信号及び折り返し信号は差信号である。これらの差信号の非反転部分及び反転部分をそれぞれ＋及び−で示す。更に図７ａ及び図８において、中間折り返し信号及び折り返し信号は電圧であるが、比較出力信号及び振幅制限信号は電流である。
図３に示す実施例の実現例では、比較部ＣＰＭは９個の差動トランジスタ対DP1..DP9を具える。これらの差動トランジスタ対DP1..DP9の共通エミッタはそれぞれテール電流源I1..I9からバイアス電流の供給を受ける。テール電流源I1..I9はほぼ等しい値Itailのバイアス電流を供給する。各差動トランジスタ対DP1..DP9において、一方のトランジスタがそのベースに入力信号Siを受信し、他方のトランジスタがそのベースに基準電圧Vr1..Vr9をそれぞれ受信する。
比較出力信号Sc1.. Sc9はそれぞれ差動トランジスタ対DP1..DP9の差動コレクタ電流である。基準電圧Vr1..Vr9により比較出力信号Sc1.. Sc9のそれぞれの遷移部の位置が決まる。例えば、入力信号SiがVr1に等しい値を有するとき、比較出力信号Sc1はその遷移部のほぼ中心に位置する。この中心位置が図４ａに参照番号１と関連する点として示されている。他の基準電圧及びそれぞれの比較出力信号についても同様である。
差動トランジスタ対DP1..DP9は、それらの比較出力信号を合成器C1,C2及びC3のどれに供給するかに応じて３つのグループに分けることができる。第１のグループの差動トランジスタ対DP1,DP4,DP7が比較出力信号Sc1,Sc4,Sc7のグループを合成器C1に供給する。他の２つのグループの差動トランジスタ対DP2,DP5,DP8及びDP3,DP6,DP9が比較出力信号Sc2,Sc5,Sc8及びSc3,Sc6,Sc9のグループを合成器C2及びC3にそれぞれ供給する。
各グループの差動トランジスタ対は実質的に重なり合わない遷移部を有する比較出力信号を供給するものとするのが好ましい。これは、基準電圧Vr1..Vr9を適切に選択することにより達成することができる。図７ｂは等間隔の基準電圧設定を示し、２つの順次の基準電圧間の差、例えばVr1-Vr2、がＶtapである。従って、各グループ内のトランジスタ対の２つの順次の基準電圧間の差、例えばVr1-Vr4、は3.Vtapになる。Vtapが十分に大きい場合（例えばバイポーラトランジスタ実現例ではVtap＝５０ｍＶ）、３つのグループのどのグループの差動トランジスタ対により発生される比較出力信号の遷移部も実際上重なり合うことはない。
図７ａに示す合成器C1の実施例は４つのトランジスタT1,T4,T7a及びT7bを具える。トランジスタT1とT7aのエミッタ及びトランジスタT4とT7bのエミッタを相互結合する。トランジスタT1,T4,T7a及びT7bのベースを抵抗R1,R4,R7a及びR7bを経て電源電圧端子VCCに結合する。抵抗R1,R4,R7a及びR7bの抵抗値は値Rcombにほぼ等しい。電圧Vcc（図示せず）が端子VCCに供給される。
トランジスタT1,T4,T7a及びT7bのベースの電圧は抵抗R1,R4,R7a及びR7bを流れる電流に依存する。例えば、抵抗R1を流れる電流は比較出力信号Sc1の非反転部分である。入力信号Siが基準電圧Vr1より低い１００ｍＶ以下であるとき、Sc1の非反転部分はほぼ零になる。他方、入力信号Siが基準電圧Vr1より高い100mV以上であるときは、電流源I1のテール電流のほぼ全部がが抵抗R1を経て流れる。
従って、入力信号Siが入力信号レンジの最低値から最高値へ変化するとき、Si≒Vr1においてトランジスタT1のベースの電圧がVccからVcc-Itail.Rcombに遷移する。反対の遷移が基準電圧Vr7に対するトランジスタT7bのベースの電圧に生ずる。この電圧は、入力信号Siが入力信号レンジの最低値から最高値へ変化するとき、Vcc-Itail.RcombからVccに遷移する。トランジスタT4及びT7aのベースの電圧は入力信号Siのレンジに亘って２つの遷移、即ちVcc-Itail.RcombからVccへの遷移及びVccからVcc-Itail.Rcombへ戻る遷移を有する。２つの遷移を有するのは、２つの比較出力信号の組合せを抵抗R4及びR7aに供給することによる。
トランジスタT1及びT7aの共通エミッタの電圧はこれらのトランジスタのベース電圧のうちの高い方の電圧になる。従って、Si≒Vr1のときのトランジスタT1のベースにおける１つの遷移が、Si≒Vr4及びSi≒Vr7のときのトランジスタT7aのベースにおける２つの遷移と有効に多重される。トランジスタT1及び7Taの共通エミッタは３つの遷移部を有する中間折り返し信号SifIの反転部分を提供する。同様に、トランジスタT4及びT7bはこれらのトランジスタのベースにおける遷移の多重である折り返し信号SifIの非反転部分を提供する。
図８において、リミッタL1,L2及びL3は差動トランジスタ対QP1,QP2及びQP3とそれぞれの電流源を具える。差動電圧である中間折り返し信号SifI, SifII及びSifIIIがこれらのそれぞれの差動トランジスタ対に供給される。これに応答して、差動トランジスタ対QP1,QP2及びQP3はそれぞれ振幅制限信号SlI,SlII及びSlIIIを差動電流の形で出力する。
図８に示すこれらのリミッタL1,L2及びL3のバイポーラトランジスタ実現例では、振幅制限境界は約２００ｍＶ間隔である。これらの振幅制限境界は図４ｂに２つの水平破線で示されている。振幅制限境界内に位置する中間折り返し信号SifI, SifII及びSifIIIの部分は比較部ＣＰＭとそれぞれの合成器C1,C2及びC3との縦続接続により与えられる利得に依存する。
図７ａにおいて、この利得は差動トランジスタ対DP1..DP9の電圧−電流変換変換係数（相互アドミッタンス）と合成器C1,C2及びC3の電流−電圧変換係数（相互アドミッタンス）との積である。差動トランジスタ対DP1..DP9の相互アドミッタンスは電流源I1..I9により供給されるテール電流Itailにそれぞれ依存する。合成器C1の相互アドミッタンスは抵抗R1,R4,R7a及びR7bの抵抗Rcombにほぼ等しい。合成器C1に同一の他の合成器C2及びC3の相互アドミッタンスもRcombである。
従って、図４ｂに示すように有効に選択される遷移部の部分は特に次の２つの回路パラメータ、即ち図７ａに示す電流源I1..I9により供給されるテール電流Itailと、合成器C1内の抵抗R1,R4,R7a,r7b及び合成器C2及びC3内の対応する抵抗とに依存する。これらのパラメータを適切に設定することにより、振幅制限信号SlI, SlII及びSlIIIの遷移部間の重なり合いを避けることができる。
図８の合成部ＣＢＭは電源電圧端子VCCに結合された２つの抵抗RC1及びRC2を具える。合成部ＣＢＭは更に抵抗RC1及びRC2と差動対QP1,QP2及びQP3との間の接続も具える。抵抗RC1を各差動トランジスタ対QP1,QP2及びQP3の２つのコレクタの一方に接続する。抵抗RC2を各差動トランジスタ対の２つのコレクタの他方に接続する。従って、３つの差動トランジスタ対QP1,QP2及びQP3からの差動コレクタ電流の組合せがこれらの抵抗RC1及びRC2を経て流れる。
図８の合成部ＣＢＭ内の上述の接続により、形成される組合せ内の振幅制限信号の符号が決まる。図８では、振幅制限信号SlI及びSlIIIの反転部分が振幅制限信号SlIIの非反転部分と一緒に抵抗RC1を経て流れるように接続されている。更に、振幅制限信号SlI及びSlIIIの非反転部分が振幅制限信号SlIIの反転部分と一緒に抵抗RC2を経て流れるように接続されている。抵抗RC1及びRC2の端子VCCと反対側の接続点が折り返し信号Sfの非反転部分及び反転部分をそれぞれ出力する。図８に示す合成部ＣＢＭの動作は次式で書き表せる。
Sf＝Vcc-｛-SlI+SlII-SlIII｝．Rcbm
この式中、Vccは端子VCCに供給される電圧、及びRcbmは抵抗RC1及びRC2の抵抗値である。抵抗RC1及びRC2により行われる電流-電圧変換により振幅制限信号SlI,SlII及びSlIIIが有効に反転される点に注されたい。
図９は４つの折り返し増幅器FAI..FAIVを組み込んだＡ／Ｄ変換器を示す。このＡ／Ｄ変換器はアナログ入力信号信号Siのディジタル表現である８ビット出力信号Doを出力する。
図９に示す８ビットＡ／Ｄ変換器は３つの基本ブロック、即ち粗Ａ／Ｄ変換ブロックＣＡＤ、精Ａ／Ｄ変換ブロックＦＡＤ及びディジタル符号化論理ブロックＤＥＬを具える。粗Ａ／Ｄ変換ブロックＣＡＤは入力信号Siの値を概略的に表す８（＝２3）個の粗ラッチビットBc1..Bc8を出力する。精Ａ／Ｄ変換ブロックは３２（＝２5）個の精ラッチビットBf1..Bf32を出力し、これらは粗ラッチビットと相まって入力信号信号Siの値を８ビット精度で表す。ディジタル符号化ブロックＤＥＬはこれらの粗ラッチビットBc1..Bc8及び精ラッチビットBf1..Bf32を８ビットディジタル出力信号Doに符号化する。
もっと詳しく説明すると、精Ａ／Ｄ変換ブロックＦＡＤは４つの折り返し増幅器FAI..FAIVと、補間器INTと、３２個のラッチのアレイLAA Ａとを具える。４つの折り返し増幅器FAI,..FAIVは図１０に示す折り返し信号SfI..SfIVをそれぞれ出力する。これらの折り返し信号SfI..SfIV、従ってそれらの遷移部は互いにシフトしている。これらの折り返し信号間のシフトは位相シフトで表せる。折り返し信号SfIを基準にすると、換言すればSfIをゼロ(0)位相シフトであるものとすると、折り返し信号SfII,SfIII及びSfIVはそれぞれ４５°、９０°及び１３５°位相シフトされている。
補間器INTは供給される４つの折り返し信号SfI..SfIVから３２個のラッチ入力信号Sq1..Sq32を取り出す。３２個のラッチ入力信号Sq1..Sq32の内の４つは折り返し信号SfI..SfIVにそれぞれ対応する。他の２８個のラッチ入力信号は折り返し信号SfI..SfIV間に補間により形成する。７つの補間信号を次の４つの折り返し信号の組合せSfI-SfII,SfII-SfIII,SifIII-SfIV,SfIV-SfIの各組合せ間に形成する。例えば、７つの補間処理を折り返し信号SfIとSfIIとの間で行い、それぞれ55/8, 1 11/4, 1 67/8, 2 21/2, 2 81/8, 3 33/4, 3 93/8度の位相シフトを有する７つのラッチ入力信号を発生させる。信号組合せSfII-SfIII,SfIII-SfIV,SfIV-SfI間の補間処理も同様に行う。
３２個のラッチのアレイLAAはそれぞれのラッチ入力信号Sq1..Sq32がロウ状態Ｌに近いのか、ハイ状態Ｈに近いのか有効に決定する。精ラッチビットBf1..Bf32の値はそれぞれのラッチ入力信号Sq1..Sq32について行われた決定に依存する。この点を図１０を参照して更に説明する。図１０において、破線水平線は３２個のラッチのアレイLAAの判定基準レベルDrefを示す。折り返し信号SfI..SfIVが判定基準レベルより下か上かに応じて、対応するそれぞれのラッチビットが０又は１、又はその逆になる。同じことが折り返し信号SfI..SfIV間の２８の補間信号及びそれぞれの対応するらラッチビットにも言える。
ディジタル符号化論理ブロックＤＥＬは精ラッチビットBf1..Bf32及び粗ラッチビットBc1..Bc8から８ビットディジタル出力信号Doを取り出す。図１０につき説明すると、粗ラッチビットBc1..Bc8は入力信号Siの値がレンジR1..R8のどのレンジに入るかを示す。精ラッチビットBf1..Bf32は入力信号Siの値を更に精密に特定する。図１０において、４個の折り返し信号SfI..SfIV及び２８個の補間信号（図示せず）と判定基準レベルとの各交差が実効的に量子化レベルである。従って、各レンジR1..R8は３２個の量子化レベルを具える。精ラッチビットBf1..Bf32は入力信号Siがこれらの３２個の量子化レベルのどのレベルに最も近いかを示す。
折り返し増幅器FAI..FAIVは図７ａ及び図８に示すように且つ上述のように実現することができる。この場合には、折り返し増幅器FAI..FAIVに対する基準電圧Vr1..Vr9を、図１０に示すように互いにシフトした折り返し信号SfI..SfIVが得られるように選択する。例えば、全ての折り返し増幅器FAI..FAIVは同一のタップ電圧Vtap＝６０ｍＶを有する。折り返し増幅器FAIIに対する基準電圧Vr1..Vr9を折り返し増幅器FAIに対する基準電圧Vr1..Vr9に対し1/4Vtap＝１５ｍＶだけシフトさせる。同様に、折り返し増幅器FAIII及びFAIVに対する基準電圧Vr1..Vr9をそれぞれ折り返し増幅器FAII及びFAIIIに対する基準電圧Vr1..Vr9に対し1/4Vtap＝１５ｍＶだけシフトさせる。
補間器INTは前記の論文に記載されているように抵抗で実現することができる。３２個のラッチのアレイ及びディジタル符号化論理ブロックＤＥＬは当業者に容易に実現しうる。
例えば、粗Ａ／Ｄ変換ブロックＣＡＤはフルフラッシュ３ビットＡ／Ｄ変換器により実現することができる。この場合には、この変換器は８個の異なる基準レベルを有する８個の比較器と、これらに結合された８個のラッチとを具える。各ラッチは、これが結合された比較器の基準レベルに対する入力信号Siの値に応じて値０又は１を有する粗ラッチビットを発生する。これらの基準レベルは図１０に示すレンジR1..R8に従って選択する。
図１１はチューナＴＵＮ、Ａ／Ｄ変換器ＡＤＣ及び復調器ＤＥＭを具える受信機を示す。チューナＴＵＮは受信伝送信号ＲＦを周波数シフトさせたものである中間周波数信号ＩＡを発生する。Ａ／Ｄ変換器ＡＤＣは中間周波数信号ＩＡのディジタル表現、即ちディジタル中間周波数信号ＩＤを発生する。復調器ＤＥＭは中間周波数信号のディジタル表現ＩＤから復調ベースバンド信号ＢＢを取り出す。
図１１に示す受信機内のＡ／Ｄ変換器ＡＤＣは図９に示す実施例とすることができ、その折り返し増幅器FAI..FAIVを上述したように且つ図７ａ及び図８に示すように実現することができる。例えば、チューナＴＵＮは次の素子、即ちミクサ、発振器、高及び中間周波数フィルタ及び増幅器の一以上を具える慣例のチューナとすることができる。変調器ＤＥＭは、例えば米国特許第５２３００１１号の図１に示されるディジタル信号処理素子の組合せとすることができる。
本発明の特徴並びに利点を上述した実施例及び実現例について以下に強調する。
図９に示すＡ／Ｄ変換器の感度は折り返し増幅器FAI..FAIVにより決まる。出力信号Doのフルスケール変化、即ち８ビット変化は、入力信号Siが図１０に示す折り返し信号Sf1..SfIVの全遷移部を通過する必要がある。
本発明では、それぞれの折り返し信号SfI..SfIVを比較部ＣＰＭにより供給される互いに重なり合う遷移部を有する比較出力信号から取り出している。これは図２ａ−２ｃ、図４ａ−４ｄ及び図６ａ−６ｆに示されている。比較出力信号の遷移部が互いに重なり合うため、入力信号Siの比較的小さい変化が十分に図１０に示す折り返し信号SfI..SfIVの遷移部を通過する。従って、本発明を使用すれば図９に示すＡ／Ｄ変換器はかなり高い感度を有するものとなる。
更に、図９に示すＡ／Ｄ変換器の精度及び直線性は折り返し増幅器FAI..FAIVによりほぼ決まる。図１０において、折り返し信号SfI..SfIVの遷移部及び補間信号の遷移部は基準検出レベルDrefと理想的には等間隔に交差する必要がある。折り返し信号SfI..SfIVの遷移部を直線性にすればするほど、この理想構成が近似され、従って図９に示すＡ／Ｄ変換器の直線性及び精度が良くなる。
本発明では、それぞれの折り返し信号SfI..SfIVの遷移部を比較出力信号の遷移部の一部分から取り出している。これは図２ａ−２ｃ、図４ａ−４ｄ及び図６ａ−６ｆに示されている。振幅制限部ＬＩＭがどの部分を取るか決定する。図２ａ，図４ｂ及び図６ｂ／６ｄには、破線水平線で示す振幅制限境界がほぼ重なり合わない部分を取り出すことが示されている。その結果として、比較出力信号の遷移部が互いに重なり合うにもかかわらず、折り返し信号Sfの遷移部がほぼ直線になる。従って、本発明を使用すれば図９に示すＡ／Ｄ変換器は満足な精度を及び直線性を有するものとなる。
従って、本発明は高感度並びに満足な精度及び直線性を特徴とするＡ／Ｄ変換器を提供する。このようなＡ／Ｄ変換器は受信機、例えば図１０に示す受信機用に特に好適である。図１０ではＡ／Ｄ変換器ＡＤＣの感度が高ければ高いほど、チューナに必要とされる利得が小さくなる。従って、信号歪み、電力消費及び不安定性が緩和される。図１０では、復調器により十分低い歪みでベースバンド信号ＢＢを得るためには満足な精度及び直線性のＡ／Ｄ変換器が必要とされる。
図３及び図５に示す実施例の特徴は、比較出力信号の組合せを振幅制限する点にある。この点は各比較出力信号を個々に振幅制限する図１に示す実施例と相違する。前者の実施例は、この特徴のために、比較的少数の素子を具えるものとなる。
図５に示す実施例の特徴は、比較出力信号Sc1..Sc27がリミッタL1..L9及び他のリミッタLF1..LF3により２ステップで有効に制限される点にある。この特徴は折り返し信号Sfの遷移部の精度及び直線性に寄与する。これは次のように説明することができる。図６ａに部分的に示される比較出力信号Sc1..Sc27が単一ステップで制限される図５の類似例について考察する。この場合には、この単一ステップを実行するリミッタは実質的に重なり合わない遷移部を有する振幅制限信号を得るのに比較的狭い振幅制限境界を必要とする。どのような実現例においても、振幅制限境界は使用する回路のオフセットの影響を受ける。振幅制限境界が狭くなればなるほど、オフセットが折り返し信号Sfの遷移部に及ぼす影響が大きくなる。図５では振幅制限を比較的広い振幅制限境界を用いて２ステップで行うため、オフセットが折り返し信号Sfに及ばす影響はかなり小さくなる。
図３及び図５に示す実施例の特徴は、３つの信号の組合せを形成する点にある。この特徴は折り返し信号Sfの遷移部の精度及び直線性に寄与する。これは次のように説明することができる。比較出力信号Sc1,Sc4及びSc7を中間折り返し信号SifIに合成する図３の合成器C1の図７に示す実現例について考察する。電流源I1,I4及びI7間のオフセットが中間折り返し信号の遷移部に影響を及ぼす。例えば、入力信号Siの値が基準電圧Vr4に近い場合、電流源I4及びI7により供給されるテール電流間のオフセットが中間折り返し信号SifIの該当する遷移部に影響を及ぼす。もっと多数の信号を合成する必要がある場合には、もっと多数の電流源が必要とされ、従ってもっと多くのオフセットが形成される多数の信号の組合せの遷移部に影響を及ぼす。本発明では、この点において折り返し増幅器内において３つの信号の組合せを形成するのが最適であることを確かめた。
図３の実施例の図７に示す実現例の特徴は、比較部ＣＰＭと合成部C1との縦続接続により１よりかなり大きい電圧利得を与えることができる点にある。この特徴は折り返し信号の遷移部の精度及び直線性に寄与する。比較部ＣＰＭと合成部C1との縦続接続により与えられる電圧利得が高ければ高いほど、リミッタL1内のオフセットが折り返し信号Sfの遷移部に及ぼす影響が小さくなる。同じことが比較部ＣＰＭと合成器C2及びC3との縦続接続及びリミッタL2及びL3にも言える。
最後に、以上述べた実施例及び実現例以外にも多くの実施例及び実現例が請求の範囲に記載された本発明の範囲内に含まれる。
図３及び図５に示す実施例は極めて多数の推考可能な実施例のうちの２つにすぎないことを説明するために、実施例の分類法を最初に示す。この分類法によれば、図３の実施例は３−３構造を有し、図５の実施例は３−３−３構造を有する。この構造の表現において、横棒（−）はリミッタのアレイを表す。横棒（−）の前の数字は当該アレイ内の各リミッタに供給するために合成される信号の数である。最後の数字は合成部に供給される振幅制限信号の数である。
Ａ−Ｂ構造又はＡ−Ｂ−Ｃ構造を有する任意の実施例（Ａ，Ｂ，Ｃは整数）も本発明の範囲に含まれること明らかである。例えば、１６個の遷移部を有する折り返し信号を得るために、４−４構造を有する本発明の実施例を使用することができる。このような実施例では、比較部が１６個の比較出力信号を発生し、４つの比較出力信号の４つのグループを４つの中間折り返し信号に合成する。後者の４つの信号を次に振幅制限し、合成して折り返し信号を得る。
更に、Ａ−Ｂ−Ｃ−Ｄ，Ａ−Ｂ−Ｃ−Ｄ−Ｅ等の構造を有する実施例も本発明の範囲に含まれる。本発明の原理を知れば、当業者は３以上のリミッタアレイを具える実施例を容易に推考しうる。例えば、３−３−３−３構造を有する実施例は８１個の遷移部を有する折り返し信号を発生する。このような実施例では、３つのリミッタアレイと３つの合成器アレイが存在する。或いは又、９−９構造を用いて８１個の遷移部を有する折り返し信号を得ることもできる。
比較部ＣＰＭ、振幅制限部ＬＩＭ、合成部ＣＢＭのような機能部は種々に実現することができる。例えば、図７ａに示す合成器C1は図８に示す合成部ＣＢＭと同一に実現することができ、逆にすることのできる。比較部ＣＰＭ及びリミッタL1,L2及びL3は図７ａ及び図８に示すような直接形式にしないこともできる。更に、どの実現例においても、電界効果又はＭＯＳトランジスタを使用することができる。例えば、図７ａ及び図８に示す回路はバイポーラトランジスタの代わりにＭＯＳトランジスタで等しく良好に実現することができる。当業者であれば、図２ａ−２ｃ，図４ａ−４ｄ及び図６ａ−６ｆに示す機能部の特性はこれらの機能部の実現を何ら限定するのでないことが理解される。
要するに、本明細書には次の事項が開示されている。折り返しＡ／Ｄ変換器において、比較部が入力信号に応答して複数の比較出力信号を発生する。これらの比較出力信号の遷移部は互いにシフトされ且つ実質的に互いに重なり合っている。この重なり合いのために、入力信号は全遷移部を通過するのに比較的小さい変化を必要とするのみとなる。振幅制限部が遷移部の一部分を有効に選択する。合成部がこれらの選択部分を有効に多重して折り返し信号を得る。重なり合うにも係わらず、振幅制限部による選択によって、折り返し信号の歪み阻止する。
請求の範囲内の参照符号は請求の範囲をその番号の構成に限定するためではない。
本発明は更にこのようなＡ／Ｄ変換器を含む受信機にも関するものであり、その折り返し増幅器自体にも関するものである。
「IEEE Journal of Solid-State Circuits, Vol.SC-22, No.6, December 1987, pp.944-953」に発表されたRob E.J. van de Griftの論文“An 8-bit Video ADC Incorporating Folding and Interpolation Techniques”に折り返し形Ａ／Ｄ変換器が開示されている。折り返し形Ａ／Ｄ変換器のブロック図がこの論文の図５に示されている。
既知の折り返し形Ａ／Ｄ変換器では、アナログ入力信号Vinが４つの折り返し増幅器A1..A4に供給され、これらの増幅器が４つの各別の折り返し信号を出力する。前記論文の図３に、入力信号Ｖinが直線的に増大するときこれらの折り返し信号は正弦波状になることが示されている。各正弦波状折り返し信号には２つの状態、即ち”ハイ”状態（Ｈ）及び”ロウ”状態（Ｌ）間に１６個の遷移点、即ち零交差点がある。
１６個のラッチ入力信号は４つの折り返し信号から補間により導出される。１６個のラッチのアレイが１６個のラッチ入力信号のそれぞれの状態”ハイ”（Ｈ）又は”ロウ”（Ｌ）を決定する。各ラッチはその決定に従って論理値１又は論理値０を出力する。これらのラッチの出力符号を８ビット２進符号に変換する。これはサイクルポインタ及びエンコーダにより行われ、これらは前記論文の図５に示されている。ラッチ出力バッファがＡ／Ｄ変換器の出力端子に８ビット２進符号を供給する。
折り返し増幅器の構成は前記論文の図１０に示されている。この折り返し増幅器は２つの基本部分、即ち比較部及び合成部に分割することができる。比較部は入力信号Vinを共通に受信する１６個の差動トランジスタ対を具える。各差動対は異なる基準電圧Va,Vb,Vc等を受信する。２つの隣接する基準電圧の差、例えばVa−Vbは一定であり、タップ電圧Vtapと称される。前記論文に記載されたＡ／Ｄ変換器では、タップ電圧Vtapは１３０ｍＶである。
図１０の比較部は入力信号Vinに応答して１６個の比較出力信号を出力する。これらの比較出力信号は平衡差動対電流Ia1−Ia2,Ib1−Ib2,Ic1−Ic2等の形であり、前記論文の図１１(a)に示されている。各比較出力信号は２つの状態間に一つの遷移部を有する。これらの比較出力信号の遷移部は互いにシフトし、実質的に重ならない。
前記論文の図１０の合成部は抵抗Ra,Rb,Rc,Rdを具え、これらの抵抗と差動トランジスタ対との間を接続している。この合成部は１６個の比較出力信号を一つの折り返し信号に合成し、この折り返し信号は前記論文の図１１(c)に示されている。実際上、折り返し信号は比較出力信号の全１６個の遷移部を多重したものである。
前記論文に記載されたＡ／Ｄ変換器の欠点は比較的低い入力信号感度を有する点にある。フルスケールディジタル出力信号に対しては、４つの折り返し信号の各々において１６個の遷移点の全部が通過される必要がある。これは、入力信号Vinのピーク-ピーク電圧が差動トランジスタ対に供給される最高及び最低基準電圧間の差を越える場合にしか可能にならない。タップ電圧Vtapが１３０ｍＶであるため、最高及び最低基準電圧間の差は１３０ｍＶの１５倍であり、約２Ｖになる。従って、フルスケール出力信号に対しては入力信号信号Vinのピーク-ピーク電圧が約２Ｖである必要がある。
本発明の目的は上述した従来のＡ／Ｄ変換器より高い感度を有するＡ／Ｄ変換器を提供することにある。
本発明の第１の特徴は、このようなＡ／Ｄ変換器の折り返し増幅器が、
入力信号に応答して、互いにシフトした互いに重なり合う遷移部を有する複数の比較出力信号を発生する比較手段と、
前記複数の比較出力信号に応答して、実質的に重なり合わない遷移部を有する複数の振幅制限信号を発生する振幅制限手段と、
前記複数の振幅制限信号を合成して折り返し信号を発生する合成手段とを具える点にある。
従来のＡ／Ｄ変換器と相違して、本発明のＡ／Ｄ変換器内の比較部は互いに重なり合う遷移部を有する比較出力信号を発生する。各遷移部は入力信号の特定の電圧又は電流変化と関連する。遷移部が互いに重なり合う場合、全遷移部を通過する必要があるピーク-ピーク入力信号信号変化を従来のＡ／Ｄ変換器よりも小さくすることができる。
従来のＡ／Ｄ変換器と相違して、更に、本発明のＡ／Ｄ変換器は比較部と合成部との間に配置された振幅制限部を含んでいる。この振幅制限部は比較出力信号の一部分を選択して折り返し信号に供給する。この選択により、折り返し信号の各遷移部が主として一つの比較出力信号の遷移部のみから得られるようにすることができる。このことはＡ／Ｄ変換器の満足な精度及び直線性にとって重要である。
従って、本発明によれば、比較的高い入力感度と比較的高い精度とを組み合わせることができる。この組合せは従来のＡ／Ｄ変換器では達成不可能である。高い入力感度を達成するためにタップ電圧を低くすると、従来のＡ／Ｄ変換器の精度は前記論文の図１２に示されているように著しく悪化する。本発明では、振幅制限部がこのような精度の悪化を有効に阻止する。
本発明の第２の特徴は、本発明の第１の特徴に従うＡ／Ｄ変換器を含む受信機を提供することにある。このような高感度のＡ／Ｄ変換器は受信機に使用するのに特に好適である。受信入力信号（かなり弱いこともある）を適度に増幅してＡ／Ｄ変換に好適にする必要があるだけである。従って、Ａ／Ｄ変換器の前の増幅器により比較的小さい利得を与えればよい。これは、安定性及び電力消費の点から好ましい。高周波数増幅器の利得を高くすればするほど、電力消費が大きくなるとともに、入力及び出力間の寄生結合に対する感度が大きくなり、不安定を生ずることも起こりうる。
本発明の第３の特徴は、本発明の第１の特徴に従うＡ／Ｄ変換器内の折り返し増幅器の特徴の一部分を有する折り返し増幅器を提供することにある。このような折り返し増幅器はＡ／Ｄ変換器以外の、高い入力感度を必要とする他の具体的装置に使用することもできる。
他の利点をもたらす追加の特徴は縦続請求項に記載されている。
請求項２及び３に記載された特徴は高精度、低電力消費及び低素子数に寄与する。請求項３に記載された特徴は特に比較的多数の比較出力信号を用いる実施例に有利である。
請求項４、５及び６に記載された特徴は高精度に寄与する。
本発明のこれらの特徴及び他の特徴は以下に記載する本発明の実施例の説明から明らかになる。
図面において、
図１は本発明による折り返し増幅器の第１の実施例のブロック図であり、
図２ａ，２ｂ及び２ｃは図１の実施例における比較出力信号、振幅制限信号及び折り返し信号のグラフであり、
図３は本発明による折り返し増幅器の第２の実施例のブロック図であり、
図４ａ，４ｂ，４ｃ及び４ｄは図３の実施例における比較出力信号、中間折り返し信号、振幅制限信号及び折り返し信号のグラフであり、
図５は本発明による折り返し増幅器の第３の実施例のブロック図であり、
図６ａ，６ｂ，６ｃ，６ｄ，６ｅは図５の実施例における比較出力信号、中間折り返し信号、振幅制限中間折り返し信号、他の中間折り返し信号、振幅制限信号及び折り返し信号のグラフであり、
図７ａは図３に示す実施例の実現例における比較部及び合成器の回路図であり、
図７ｂは図７ａに示す比較部に対する可能な基準電圧設定例を示すグラフであり、
図８は図３の実施例の実現例におけるリミッタ及び合成部の回路図であり、
図９は折り返し増幅器を具えるＡ／Ｄ変換器のブロック図であり、
図１０は図９に示すＡ／Ｄ変換器内の折り返し信号のグラフであり、
図１１はＡ／Ｄ変換器を具える受信機のブロック図である。
全図を通して、同一の要素及び部分は同一の符号で示す。
最初に、本発明の基本原理を詳細に説明する。これは本発明による折り返し増幅器の３つの実施例について説明する。第２に、これらの折り返し増幅器の実施例の内の一つの実現例を提示する。第３に、本発明を使用しうる製品であるＡ／Ｄ変換器の実施例及び受信機の実施例を提示する。第４に、本発明の特徴及び利点を実施例につき強調する。最後に、本発明の範囲を説明するために、幾つかの変形例及び実現例にふれる。
図１は本発明による折り返し増幅器の第１の実施例を示す。この折り返し増幅器は入力信号Siを受信し、これに応答して折り返し信号Sfを出力する。この折り返し増幅器は３つの主要部、即ち比較部ＣＭＰ，振幅制限部ＬＩＭ及び合成部ＣＢＭを具える。
比較部ＣＰＭは入力信号Siに応答して複数（Ｎ）個の比較出力信号Sc(1).. Sc(N)を出力する。３つの比較出力信号Sc(i-1),Sc(i),Sc(i+1)と、入力信号Siとの関係を図２ａに示す。特に、図２ａはこれら比較出力信号の２つの状態”ハイ”（Ｈ）及び”ロウ”（Ｌ）間の遷移部を示す。これらの遷移部は互いにずれており、各遷移部は入力信号Siの所定のレンジ内で発生する。
振幅制限部ＬＩＭはリミッタL(1).. L(N)のアレイを具える。各リミッタL(.)は比較出力信号Sc(.)を受信し、これに応答して振幅制限信号Sl(1)..Sl(N)を出力する。従って、図１に示すリミッタL(i-1), L(i), L(i+1)は３つの比較出力Sc(i-1),Sc(i),Sc(i+1)に応答してそれぞれ振幅制限信号Sl(i-1),Sl(i),Sl(i+1)を出力する。これらの３つの振幅制限信号Sl(i-1),Sl(i),Sl(i+1)と入力信号Siとの関係を図２ｂに示す。
図２ａは、図２ｂと相まって、振幅制限部ＬＩＭが比較出力信号の遷移部の一部分を選択することを示す。図２ａ内の２つの水平破線は振幅制限部ＬＩＭの振幅制限境界を示す。例えば、比較出力信号Sc(i)の値が図２ａの下水平破線より低い場合には、リミッタL(i)はＬ状態の振幅制限信号Sl(i)を出力する。他方、比較出力信号Sc(i)の値が図２ａの上水平破線より高い場合には、振幅制限信号Sl(i)はＨ状態になる。比較出力信号Sc(i)の値が上及び下水平破線間にあるときのみ、振幅制限信号Sl(i)は比較出力信号Sc(i)に従って変化する。同じことが他の比較出力信号及び対応する振幅制限信号にも言える。従って、振幅制限部ＬＩＭは複数の比較出力信号Sc(1)..Sc(N)の遷移部の一部分を有効に選択して合成部ＣＢＭに供給することができる。
図２ａを図２ｂと比較すると、複数の比較出力信号Sc(1)..Sc(N)と相違して、複数の振幅制限信号Sl(1)..Sl(N)の遷移部は重なり合わないことがわかる。これは、比較出力信号の振幅制限の結果である。例えば、入力信号Siの値が図２ａの水平軸に示す”ａ”であるものとする。この場合には、比較出力信号Sc(i-1)の値は図２ａに２つの水平破線で示す振幅制限境界間に対称に位置する。比較出力信号Sc(i)の値もこの信号のＨ状態とＬ状態との間の遷移部上に位置する。しかし、後者の比較出力信号Sc(i)の値は下振幅制限境界より低い。従って、入力信号値が“ａ”のときは、図２ｂに示すように振幅制限信号Sl(i)はＬ状態になるとともに、振幅制限信号Sl(i-1)はＬ状態とＨ状態との間の遷移部に位置する。
値“ａ”から出発して、振幅制限信号Sl(i-1)の値は、図２ｂに示すように、入力信号Siが値”ｂ”に達するまで入力信号Siの増大とともに増大し続ける。このとき、比較出力信号Sc(i-1)の値は上振幅制限境界に位置し、比較出力信号Sc(i)の値は下振幅制限境界に位置する。入力信号Siが値”ｂ”から出発して更に値“ｃ”まで増大すると、比較出力信号Sc(i-1)は振幅制限される。即ち、振幅制限信号Sl(i-1)はもはや入力信号Siとともに変化しないで、Ｈ状態に維持される。
他方、入力信号値が“ｂ”から“ｃ”に増大すると、比較出力信号Sc(i)の値は振幅制限境界間に入り、これが値“ｄ”まで続く。従って、振幅制限信号Sl(i)は値“ｂ”及び“ｄ”間で入力信号Ｓiとともに変化するが、振幅制限信号Sl(i-1)及びSl(i+1)は変化しない。入力信号が更に増大し、値“ｄ”を越えると、比較出力信号Sc(i)は振幅制限境界外に位置するが、比較出力信号Sc(i+1)は振幅制限境界内に位置する。従って、振幅制限信号Sl(i)はＨ状態に固定され、振幅制限信号Sl(i+1)はＬ状態とＨ状態との間の遷移部に位置する。
従って、図１に示す振幅制限部ＬＩＭは複数の比較出力信号Sc(1)..Sc(N)の遷移部の重なり合いを有効に除去する。図１に示す合成部ＣＢＭは複数の比較出力信号Sc(1),..Sc(N)を受信し、それらの重なり合わない遷移部を貼り合わせて折り返し信号Ｓfを発生する。
図２ｃは合成部ＣＢＭにより与えられる折り返し信号Sfを示す。折り返し信号Sfのi-1,i,i+1で示す遷移部は振幅制限信号Sl(i-1),Sl(i),Sl(i+1)の遷移部である。図１に示す実施例により与えられる折り返し信号Sfは最大Ｎ個の遷移部を具える。即ち、遷移部の数は比較部により与えられる互いにずれた遷移部を有する比較出力信号の数に等しい。
図２ｃでは、遷移部iが振幅制限信号Sl(i)の関連する遷移部に対し反転され、他の遷移部i+1及びi-1は反転されてない。折り返し信号Sfと振幅制限信号Sl(i-1),Sl(i),Sl(i+1)との関係は次のように書き表せる。
Sf＝・・＋Sl(i-1)−Sl(i)＋Sl(i+1)・・
即ち、図１に示す合成部ＣＢＭは振幅制限信号Sl(1).. Sl(N)を交互に反対符号で合成するものである。
図３は本発明折り返し増幅器の第２の実施例を示す。図１と同様に、図３に示す折り返し増幅器も３つの基本部分、即ち比較部ＣＰＭ、振幅制限部ＬＩＭ及び合成部ＣＢＭに分割することができる。しかし、図１と異なり、図３では合成部ＣＢＭに供給される振幅制限信号Slの数が比較出力信号Scの数に等しくない。
図３の比較部ＣＰＭは図４ａに示すような９個の比較出力信号Sc1..Sc9を出力する。この９個の比較出力信号を互いに重なり合わない遷移部を有するそれぞれ３個の比較出力信号の３個のグループに分割する。即ち、比較出力信号Sc1,Sc4及びSc7が互いに重なり合わない遷移部を有する比較出力信号の第１のグループを構成する。比較出力信号Sc2,Sc5及びSc8が互いに重なり合わない遷移部を有する比較出力信号の第２のグループを構成する。比較出力信号Sc3,Sc6及びSc9が互いに重なり合わない遷移部を有する比較出力信号の第３のグループを構成する。
振幅制限部ＬＩＭは第１、第２及び第３のグループの比較出力信号をそれぞれ受信する３つの合成器C1,C2及びC3を具える。図３の合成器C1,C2及びC3の動作は図１の合成部ＣＢＭの動作と同様である。各合成器は複数の比較出力信号の遷移部を単一の出力信号、即ち中間折り返し信号に有効に多重する。即ち、合成器C1は第１のグループの比較出力信号Sc1,Sc4,Sc7を合成して第１の中間折り返し信号SifIを形成する。同様に、合成器C2及びC3は第２のグループの比較出力信号Sc2,Sc5,Sc8及び第３のグループの比較出力信号Sc3,Sc6,Sc9をそれぞれ合成して第２及び第３の中間折り返し信号SifII及びSifIIIを形成する。
図４ｂは第１、第２及び第３の中間折り返し信号SifI, SifII及びSifIIIを示す。比較出力信号と中間折り返し信号との関係は図４ａ及び図４ｂから明らかである。この関係は次のように書き表せる。
SifI ＝Sc1−Sc4＋Sc7
SifII ＝Sc2−Sc5＋Sc8
SifIII＝Sc3−Sc6＋Sc9
図４ｂにおいて、遷移部はそれらの出所である比較出力信号Scと同一の参照番号で示されている。従って、中間折り返し信号SifIは３つの遷移部１、４、７を具え、中間折り返し信号SifII及びSifIIIはそれぞれ遷移部２、５、８及び３、６、９を具える。
図３に示す振幅制限部ＬＩＭは、更に、中間折り返し信号SifI, SifII及びSifIIIをそれぞれ受信する３つのリミッタL1, L2及びL3を具える。これらの信号に応答して、リミッタL1,L2及びL3はそれぞれ振幅制限信号SlI,SlII及びSlIIIを発生し、これらの振幅制限信号を図４ｃに示す。図３に示すリミッタL1,L2及びL3の動作は図１に示すリミッタL(1)..L(N)の動作と同一である。図２ａと同様に、図４ｂにもリミッタL1,L2及びL3の振幅制限境界が水平破線で示されている。リミッタの入力信号の遷移部の内で振幅制限境界間に位置する部分のみが出力端子に転送される。
例えば、図４ｂに示す値“ｅ”及び“ｆ”間の入力信号Siの値に対しては、中間折り返し信号SifIの遷移部１が振幅制限境界内に位置する。従って、振幅制限信号SlIは、図４ｃに示すように、入力信号Ｓiの値“ｅ”及び“ｆ”間における遷移部１に対応する。他方、中間折り返し信号SifII及びSifIIIの値は、図４ｂに示すように、“ｅ”及び“ｆ”間において下振幅制限境界より低いままである。従って、振幅制限信号SlII及びSlIIIは図４ｃに示すようにＬ状態である。
しかし、入力信号値が“ｆ”及び“ｇ”間にある場合には、中間折り返し信号SifIIの遷移部２が振幅制限境界間に位置するが、中間折り返し信号SifIはは上振幅制限境界より上にあり、中間折り返し信号SifIIIは下振幅制限境界より下にある。従って、振幅制限信号SlIIは中間折り返し信号の遷移部２に対応する遷移部２を有するが、振幅制限信号SlI及びSlIIIはそれぞれＨ状態及びＬ状態である。同様に、入力信号Siの値“ｇ”及び“ｈ”間においては、中間折り返し信号SifIIIの遷移部３の一部分が有効に選択され、値“ｈ”及び“ｉ”間においては、中間折り返し信号SifIの遷移部４の一部分が選択され、以下同様である。
図３の振幅制限部ＬＩＭは図１の振幅制限部ＬＩＭと同様に、比較出力信号Sc1.. Sc9の遷移部の互いに重なり合わない部分を有効に選択する。更に、図３の振幅制限部ＬＩＭはこれらの選択部分を合成手段ＣＢＭに多重した形で供給する。即ち、合成部ＣＢＭにより受信される振幅制限信号SlI,SlII及びSlIIIの各々は３つの比較出力信号の遷移部の３つの互いに重なり合わない部分を具える。これは図１と相違し、図１では各振幅制限信号は一つの比較出力信号の遷移部の互いに重なり合わない一つの部分を具えるのみである。
図３の合成部ＣＢＭは振幅制限信号SlI,SlII及びSlIIIを次のように合成して折り返し信号Sfを発生する。
Sf＝SlI−SlII＋SlIII
図４ｄに示すこの折り返し信号Sfは９個の遷移部１，．．９を具える。これらの遷移部１，．．９は図４ｃに示す３つの振幅制限信号SlI,SlII及びSlIIIの各々の遷移部１，．．９に対応する。図４ｄの遷移部２、５、８は図４ｃの遷移部２、５、８に対し反転されている。これは、合成部が振幅制限信号SlIIを有効に反転する（上式ではマイナス（−）で示されている）ためである。
図５は本発明折り返し増幅器の第３の実施例を示す。図１及び図３と同様に、図５には３つの主機能ブロック、即ち比較部ＣＰＭ、振幅制限部ＬＩＭ及び合成部ＣＢＭがある。更に、図３と同様に、図５の振幅制限部ＬＩＭは比較出力信号を有効に多重する。しかし、図５に示す折り返し増幅器と図３に示すものとの間には２つの主要な相違点がある。
第１に、図５の比較部ＣＰＭは、図３の比較部ＣＰＭにより発生される９個の比較出力信号Sc1,..Sc9より著しく多い２７個の比較出力信号Sc1,..Sc27を発生する。更に、図５の比較出力信号Sc1,..Sc27の遷移部は図３の比較出力信号Sc1.. Sc9の遷移部よりも大きく互いに重なり合う。図６ａは比較出力信号Sc1,..Sc13を部分的に示す。図６ａに示さない比較出力信号Sc14,.. Sc27は図示の比較出力信号Sc1,..Sc13と同一のパターンを示す。即ち、比較出力信号を表す参照番号が大きくなるにつれて、その遷移部が図６ａにおいて等距離づつ右にシフトされる。
第２に、図５の振幅制限部ＬＩＭは多重及び振幅制限ステップを２回行う。この点はこのようなステップを１回行うだけである図３の振幅制限部ＬＩＭと相違する。図５に示す振幅制限部では、第１多重及び振幅制限ステップが合成器C1..C9とこれらに結合されたリミッタL1..L9とにより行われる。第２ステップが他の合成器CF1..CF3とこれらに結合された他のリミッタLF1..LF3とにより行われる。
第１ステップでは、図５の合成器C1,..C9の各々が互いに重なり合わない遷移部を有する３つの比較出力信号のグループを合成する。その結果として、９つの中間折り返し信号SifI,.. SifIXが得られる。合成器C1は比較出力信号Sc1,Sc10, Sc19を合成して中間折り返し信号SifI：
SifI＝Sc1-Sc10+Sc19
を発生する。合成器C2は比較出力信号Sc2,Sc11, Sc20を合成して中間折り返し信号SifII：
SifII＝Sc2-Sc11+Sc20
を発生する。以下同様にして、最後に、合成器C9が比較出力信号Sc9,Sc18, Sc27を合成して中間折り返し信号SifIX：
SifIX＝Sc9-Sc18+Sc27
を発生する。
図６ｂは合成器C1,..C9によりそれぞれ発生される中間折り返し信号SifI,..SifIXを部分的に示す。各中間折り返し信号SifI,.. SifIXは３つの遷移部を具える。図６ｂにおいて、これらの遷移部はそれらの出所の比較出力信号と同一の参照番号で示されている。例えば、中間折り返し信号SifIは遷移部１、１０及び１９を有し、最後の遷移部は図６ｂに示されていない。図６ｂに示す中間折り返し信号SifIの遷移部１０は比較出力信号Sc10の遷移部１０に対し反転されている点に注意されたい。図６ａ及び図６ｂの遷移部１１、１２及び１３についても同様である。これは、比較出力信号Sc10,.. Sc18が合成器C1,..C9により有効に反転されることによる。
９個の中間折り返し信号SifI,.. SifIXが図５に示すリミッタL1,..L9のアレイに供給される。中間折り返し信号SifI,.. SifIXに応答して、これらのリミッタL1,..L9は中間振幅制限信号SilI,.. SilIXを発生し、これらの信号を図６ｃに部分的に示す。図６ｂにこれらのリミッタL1..L9の振幅制限境界が水平破線で示されている。これらの振幅制限境界間にある遷移部の部分のみが関連するリミッタの出力端子に転送され、従って関連する中間振幅制限信号に現れる。
第２の多重及び振幅制限ステップにおいて、他の合成器CF1..CF3の各々が互いに重なり合わない遷移部を有する３つの中間振幅制限信号のグループを合成する。例えば、合成器CF1は図６ｃに実線で示す中間振幅制限信号SilI, SilIV及びSilVIIを合成する。他の合成器CF1,CF2及びCF3はそれぞれ他の中間折り返し信号SfifI,SfifII, SfifIIIを発生し、これらの信号は次の演算：
SfifI＝SilI-SilIV+SilVII
SfifII＝SilII-SilV+SilVIII
SfifIII＝SilIII-SilVI+SilIX
の結果である。
図６ｄは合成器CF1,CF2及びCF3によりそれぞれ発生される他の中間折り返し信号SfifI,SfifII, SfifIIIを部分的に示す。図６ｂ及び図６ｃと同様に、図６ｄにおいても遷移部はそれらの出所である比較出力信号と同一の参照番号で示されている。他の中間折り返し信号SfifI,SfifII, SfifIIIの各々は９個の遷移部を具える。例えば、他の中間折り返し信号SfifIは遷移部１、４、７、１０、１３、１６、１９、２２及び２５を具えるが、最後の４つは図６ｄに示されてない。図６ｄに部分的に示す他の中間折り返し信号SfifIの遷移部４及び１０は図６ａに部分的に示す比較出力信号Sc4及びSc10の遷移部４及び１０に対し反転されている。図６ａにも図６ｄにも示されていない遷移部１６及び２２も同様である。他の中間折り返し信号SfifI,SfifII, SfifIIIの各遷移部が反転されるかされないかは図５の信号の流れから決定することができる。図５において、合成器C1..C9及び他の合成器CF1..CF3の入力に“−”又は“＋”を示して関連する信号が反転されること、又は反転されないことを示している。
３つの他の中間折り返し信号SfifI,SfifII及びSfifIIIが図５に示す他のリミッタLF1,LF2及びLF3のアレイに供給される。図６ｄにこれらの他のリミッタLF1,LF2及びLF3の振幅制限境界が２つの水平破線で示されている。下振幅制限境界より低い値又は上振幅制限境界より高い値を有する中間折り返し信号SfifI,SfifII又はSfifIIIはＬ状態又はＨ状態を有する振幅制限信号SlI,SlII又はSlIIIを発生する。図６ｄから、他のリミッタLF1,LF2及びLF3は他の中間折り返し信号SfifI,SfifII及びSfifIIIの遷移部の互いに重なり合わない部分を有効に選択することがわかる。これらの選択された部分が振幅制限信号SlI,SlII及びSlIIIの遷移部を発生し、これらの振幅制限信号を図６ｅに部分的に示す。
図５に示す合成部ＣＢＭは振幅制限部ＬＩＭにより発生された振幅制限信号SlI,SlII及びSlIIIを受信し、これらの信号を次のように合成して折り返し信号Sfを得る。
Sf＝SlI-SlII+SlIII
図６ｆは２７個の遷移部１．．２７を有する折り返し信号Sfを部分的に示す。これらの遷移部１．．２７は図６ａに部分的に示す比較出力信号Sc1,. Sc27の遷移部に対応する。
図１、図３及び図５に示す上述の３つの実施例は本発明の下記の基本概念を説明するものである。これらの３つのすべての実施例において、比較部ＣＰＭは、図２ａ、図４ａ及び図６ａにそれぞれ示すように、互いに重なり合う互いにシフトした遷移部を有する比較出力信号を発生する。振幅制限部ＬＩＭは、図２ａ−２ｂ、図４ａ−４ｂ、図６ｂ−６ｃ及び図６ｄ−６ｅの組合せで示すように、これらの遷移部の互いに重なり合わない部分を有効に選択する。合成部ＣＢＭは選択されたこれらの部分を有効に多重して折り返し信号Sfを得る。
図３に示す実施例の可能な実現例を以下に説明するとともに図７ａ及び図８にに示す。図７ａは比較部ＣＰＭの回路及び合成器C1の回路を示す。他の合成器C2及びC3の回路は合成器C1の回路と同一である。図８はリミッタL1,L2及びL3の回路及び合成部ＣＢＭの回路を示す。
図７ａ及び図８において、比較出力信号、中間折り返し信号、振幅制限信号及び折り返し信号は差信号である。これらの差信号の非反転部分及び反転部分をそれぞれ＋及び−で示す。更に図７ａ及び図８において、中間折り返し信号及び折り返し信号は電圧であるが、比較出力信号及び振幅制限信号は電流である。
図３に示す実施例の実現例では、比較部ＣＰＭは９個の差動トランジスタ対DP1..DP9を具える。これらの差動トランジスタ対DP1..DP9の共通エミッタはそれぞれテール電流源I1..I9からバイアス電流の供給を受ける。テール電流源I1..I9はほぼ等しい値Itailのバイアス電流を供給する。各差動トランジスタ対DP1..DP9において、一方のトランジスタがそのベースに入力信号Siを受信し、他方のトランジスタがそのベースに基準電圧Vr1..Vr9をそれぞれ受信する。
比較出力信号Sc1.. Sc9はそれぞれ差動トランジスタ対DP1..DP9の差動コレクタ電流である。基準電圧Vr1..Vr9により比較出力信号Sc1.. Sc9のそれぞれの遷移部の位置が決まる。例えば、入力信号SiがVr1に等しい値を有するとき、比較出力信号Sc1はその遷移部のほぼ中心に位置する。この中心位置が図４ａに参照番号１と関連する点として示されている。他の基準電圧及びそれぞれの比較出力信号についても同様である。
差動トランジスタ対DP1..DP9は、それらの比較出力信号を合成器C1,C2及びC3のどれに供給するかに応じて３つのグループに分けることができる。第１のグループの差動トランジスタ対DP1,DP4,DP7が比較出力信号Sc1,Sc4,Sc7のグループを合成器C1に供給する。他の２つのグループの差動トランジスタ対DP2,DP5,DP8及びDP3,DP6,DP9が比較出力信号Sc2,Sc5,Sc8及びSc3,Sc6,Sc9のグループを合成器C2及びC3にそれぞれ供給する。
各グループの差動トランジスタ対は実質的に重なり合わない遷移部を有する比較出力信号を供給するものとするのが好ましい。これは、基準電圧Vr1..Vr9を適切に選択することにより達成することができる。図７ｂは等間隔の基準電圧設定を示し、２つの順次の基準電圧間の差、例えばVr1-Vr2、がＶtapである。従って、各グループ内のトランジスタ対の２つの順次の基準電圧間の差、例えばVr1-Vr4、は3.Vtapになる。Vtapが十分に大きい場合（例えばバイポーラトランジスタ実現例ではVtap＝５０ｍＶ）、３つのグループのどのグループの差動トランジスタ対により発生される比較出力信号の遷移部も実際上重なり合うことはない。
図７ａに示す合成器C1の実施例は４つのトランジスタT1,T4,T7a及びT7bを具える。トランジスタT1とT7aのエミッタ及びトランジスタT4とT7bのエミッタを相互結合する。トランジスタT1,T4,T7a及びT7bのベースを抵抗R1,R4,R7a及びR7bを経て電源電圧端子VCCに結合する。抵抗R1,R4,R7a及びR7bの抵抗値は値Rcombにほぼ等しい。電圧Vcc（図示せず）が端子VCCに供給される。
トランジスタT1,T4,T7a及びT7bのベースの電圧は抵抗R1,R4,R7a及びR7bを流れる電流に依存する。例えば、抵抗R1を流れる電流は比較出力信号Sc1の非反転部分である。入力信号Siが基準電圧Vr1より低い１００ｍＶ以下であるとき、Sc1の非反転部分はほぼ零になる。他方、入力信号Siが基準電圧Vr1より高い100mV以上であるときは、電流源I1のテール電流のほぼ全部がが抵抗R1を経て流れる。
従って、入力信号Siが入力信号レンジの最低値から最高値へ変化するとき、Si≒Vr1においてトランジスタT1のベースの電圧がVccからVcc-Itail.Rcombに遷移する。反対の遷移が基準電圧Vr7に対するトランジスタT7bのベースの電圧に生ずる。この電圧は、入力信号Siが入力信号レンジの最低値から最高値へ変化するとき、Vcc-Itail.RcombからVccに遷移する。トランジスタT4及びT7aのベースの電圧は入力信号Siのレンジに亘って２つの遷移、即ちVcc-Itail.RcombからVccへの遷移及びVccからVcc-Itail.Rcombへ戻る遷移を有する。２つの遷移を有するのは、２つの比較出力信号の組合せを抵抗R4及びR7aに供給することによる。
トランジスタT1及びT7aの共通エミッタの電圧はこれらのトランジスタのベース電圧のうちの高い方の電圧になる。従って、Si≒Vr1のときのトランジスタT1のベースにおける１つの遷移が、Si≒Vr4及びSi≒Vr7のときのトランジスタT7aのベースにおける２つの遷移と有効に多重される。トランジスタT1及び7Taの共通エミッタは３つの遷移部を有する中間折り返し信号SifIの反転部分を提供する。同様に、トランジスタT4及びT7bはこれらのトランジスタのベースにおける遷移の多重である折り返し信号SifIの非反転部分を提供する。
図８において、リミッタL1,L2及びL3は差動トランジスタ対QP1,QP2及びQP3とそれぞれの電流源を具える。差動電圧である中間折り返し信号SifI, SifII及びSifIIIがこれらのそれぞれの差動トランジスタ対に供給される。これに応答して、差動トランジスタ対QP1,QP2及びQP3はそれぞれ振幅制限信号SlI,SlII及びSlIIIを差動電流の形で出力する。
図８に示すこれらのリミッタL1,L2及びL3のバイポーラトランジスタ実現例では、振幅制限境界は約２００ｍＶ間隔である。これらの振幅制限境界は図４ｂに２つの水平破線で示されている。振幅制限境界内に位置する中間折り返し信号SifI, SifII及びSifIIIの部分は比較部ＣＰＭとそれぞれの合成器C1,C2及びC3との縦続接続により与えられる利得に依存する。
図７ａにおいて、この利得は差動トランジスタ対DP1..DP9の電圧−電流変換変換係数（相互アドミッタンス）と合成器C1,C2及びC3の電流−電圧変換係数（相互アドミッタンス）との積である。差動トランジスタ対DP1..DP9の相互アドミッタンスは電流源I1..I9により供給されるテール電流Itailにそれぞれ依存する。合成器C1の相互アドミッタンスは抵抗R1,R4,R7a及びR7bの抵抗Rcombにほぼ等しい。合成器C1に同一の他の合成器C2及びC3の相互アドミッタンスもRcombである。
従って、図４ｂに示すように有効に選択される遷移部の部分は特に次の２つの回路パラメータ、即ち図７ａに示す電流源I1..I9により供給されるテール電流Itailと、合成器C1内の抵抗R1,R4,R7a,r7b及び合成器C2及びC3内の対応する抵抗とに依存する。これらのパラメータを適切に設定することにより、振幅制限信号SlI, SlII及びSlIIIの遷移部間の重なり合いを避けることができる。
図８の合成部ＣＢＭは電源電圧端子VCCに結合された２つの抵抗RC1及びRC2を具える。合成部ＣＢＭは更に抵抗RC1及びRC2と差動対QP1,QP2及びQP3との間の接続も具える。抵抗RC1を各差動トランジスタ対QP1,QP2及びQP3の２つのコレクタの一方に接続する。抵抗RC2を各差動トランジスタ対の２つのコレクタの他方に接続する。従って、３つの差動トランジスタ対QP1,QP2及びQP3からの差動コレクタ電流の組合せがこれらの抵抗RC1及びRC2を経て流れる。
図８の合成部ＣＢＭ内の上述の接続により、形成される組合せ内の振幅制限信号の符号が決まる。図８では、振幅制限信号SlI及びSlIIIの反転部分が振幅制限信号SlIIの非反転部分と一緒に抵抗RC1を経て流れるように接続されている。更に、振幅制限信号SlI及びSlIIIの非反転部分が振幅制限信号SlIIの反転部分と一緒に抵抗RC2を経て流れるように接続されている。抵抗RC1及びRC2の端子VCCと反対側の接続点が折り返し信号Sfの非反転部分及び反転部分をそれぞれ出力する。図８に示す合成部ＣＢＭの動作は次式で書き表せる。
Sf＝Vcc-｛-SlI+SlII-SlIII｝．Rcbm
この式中、Vccは端子VCCに供給される電圧、及びRcbmは抵抗RC1及びRC2の抵抗値である。抵抗RC1及びRC2により行われる電流-電圧変換により振幅制限信号SlI,SlII及びSlIIIが有効に反転される点に注されたい。
図９は４つの折り返し増幅器FAI..FAIVを組み込んだＡ／Ｄ変換器を示す。このＡ／Ｄ変換器はアナログ入力信号信号Siのディジタル表現である８ビット出力信号Doを出力する。
図９に示す８ビットＡ／Ｄ変換器は３つの基本ブロック、即ち粗Ａ／Ｄ変換ブロックＣＡＤ、精Ａ／Ｄ変換ブロックＦＡＤ及びディジタル符号化論理ブロックＤＥＬを具える。粗Ａ／Ｄ変換ブロックＣＡＤは入力信号Siの値を概略的に表す８（＝２3）個の粗ラッチビットBc1..Bc8を出力する。精Ａ／Ｄ変換ブロックは３２（＝２5）個の精ラッチビットBf1..Bf32を出力し、これらは粗ラッチビットと相まって入力信号信号Siの値を８ビット精度で表す。ディジタル符号化ブロックＤＥＬはこれらの粗ラッチビットBc1..Bc8及び精ラッチビットBf1..Bf32を８ビットディジタル出力信号Doに符号化する。
もっと詳しく説明すると、精Ａ／Ｄ変換ブロックＦＡＤは４つの折り返し増幅器FAI..FAIVと、補間器INTと、３２個のラッチのアレイLAA Ａとを具える。４つの折り返し増幅器FAI,..FAIVは図１０に示す折り返し信号SfI..SfIVをそれぞれ出力する。これらの折り返し信号SfI..SfIV、従ってそれらの遷移部は互いにシフトしている。これらの折り返し信号間のシフトは位相シフトで表せる。折り返し信号SfIを基準にすると、換言すればSfIをゼロ(0)位相シフトであるものとすると、折り返し信号SfII,SfIII及びSfIVはそれぞれ４５°、９０°及び１３５°位相シフトされている。
補間器INTは供給される４つの折り返し信号SfI..SfIVから３２個のラッチ入力信号Sq1..Sq32を取り出す。３２個のラッチ入力信号Sq1..Sq32の内の４つは折り返し信号SfI..SfIVにそれぞれ対応する。他の２８個のラッチ入力信号は折り返し信号SfI..SfIV間に補間により形成する。７つの補間信号を次の４つの折り返し信号の組合せSfI-SfII,SfII-SfIII,SifIII-SfIV,SfIV-SfIの各組合せ間に形成する。例えば、７つの補間処理を折り返し信号SfIとSfIIとの間で行い、それぞれ55/8, 1 11/4, 1 67/8, 2 21/2, 2 81/8, 3 33/4, 3 93/8度の位相シフトを有する７つのラッチ入力信号を発生させる。信号組合せSfII-SfIII,SfIII-SfIV,SfIV-SfI間の補間処理も同様に行う。
３２個のラッチのアレイLAAはそれぞれのラッチ入力信号Sq1..Sq32がロウ状態Ｌに近いのか、ハイ状態Ｈに近いのか有効に決定する。精ラッチビットBf1..Bf32の値はそれぞれのラッチ入力信号Sq1..Sq32について行われた決定に依存する。この点を図１０を参照して更に説明する。図１０において、破線水平線は３２個のラッチのアレイLAAの判定基準レベルDrefを示す。折り返し信号SfI..SfIVが判定基準レベルより下か上かに応じて、対応するそれぞれのラッチビットが０又は１、又はその逆になる。同じことが折り返し信号SfI..SfIV間の２８の補間信号及びそれぞれの対応するらラッチビットにも言える。
ディジタル符号化論理ブロックＤＥＬは精ラッチビットBf1..Bf32及び粗ラッチビットBc1..Bc8から８ビットディジタル出力信号Doを取り出す。図１０につき説明すると、粗ラッチビットBc1..Bc8は入力信号Siの値がレンジR1..R8のどのレンジに入るかを示す。精ラッチビットBf1..Bf32は入力信号Siの値を更に精密に特定する。図１０において、４個の折り返し信号SfI..SfIV及び２８個の補間信号（図示せず）と判定基準レベルとの各交差が実効的に量子化レベルである。従って、各レンジR1..R8は３２個の量子化レベルを具える。精ラッチビットBf1..Bf32は入力信号Siがこれらの３２個の量子化レベルのどのレベルに最も近いかを示す。
折り返し増幅器FAI..FAIVは図７ａ及び図８に示すように且つ上述のように実現することができる。この場合には、折り返し増幅器FAI..FAIVに対する基準電圧Vr1..Vr9を、図１０に示すように互いにシフトした折り返し信号SfI..SfIVが得られるように選択する。例えば、全ての折り返し増幅器FAI..FAIVは同一のタップ電圧Vtap＝６０ｍＶを有する。折り返し増幅器FAIIに対する基準電圧Vr1..Vr9を折り返し増幅器FAIに対する基準電圧Vr1..Vr9に対し1/4Vtap＝１５ｍＶだけシフトさせる。同様に、折り返し増幅器FAIII及びFAIVに対する基準電圧Vr1..Vr9をそれぞれ折り返し増幅器FAII及びFAIIIに対する基準電圧Vr1..Vr9に対し1/4Vtap＝１５ｍＶだけシフトさせる。
補間器INTは前記の論文に記載されているように抵抗で実現することができる。３２個のラッチのアレイ及びディジタル符号化論理ブロックＤＥＬは当業者に容易に実現しうる。
例えば、粗Ａ／Ｄ変換ブロックＣＡＤはフルフラッシュ３ビットＡ／Ｄ変換器により実現することができる。この場合には、この変換器は８個の異なる基準レベルを有する８個の比較器と、これらに結合された８個のラッチとを具える。各ラッチは、これが結合された比較器の基準レベルに対する入力信号Siの値に応じて値０又は１を有する粗ラッチビットを発生する。これらの基準レベルは図１０に示すレンジR1..R8に従って選択する。
図１１はチューナＴＵＮ、Ａ／Ｄ変換器ＡＤＣ及び復調器ＤＥＭを具える受信機を示す。チューナＴＵＮは受信伝送信号ＲＦを周波数シフトさせたものである中間周波数信号ＩＡを発生する。Ａ／Ｄ変換器ＡＤＣは中間周波数信号ＩＡのディジタル表現、即ちディジタル中間周波数信号ＩＤを発生する。復調器ＤＥＭは中間周波数信号のディジタル表現ＩＤから復調ベースバンド信号ＢＢを取り出す。
図１１に示す受信機内のＡ／Ｄ変換器ＡＤＣは図９に示す実施例とすることができ、その折り返し増幅器FAI..FAIVを上述したように且つ図７ａ及び図８に示すように実現することができる。例えば、チューナＴＵＮは次の素子、即ちミクサ、発振器、高及び中間周波数フィルタ及び増幅器の一以上を具える慣例のチューナとすることができる。変調器ＤＥＭは、例えば米国特許第５２３００１１号の図１に示されるディジタル信号処理素子の組合せとすることができる。
本発明の特徴並びに利点を上述した実施例及び実現例について以下に強調する。
図９に示すＡ／Ｄ変換器の感度は折り返し増幅器FAI..FAIVにより決まる。出力信号Doのフルスケール変化、即ち８ビット変化は、入力信号Siが図１０に示す折り返し信号Sf1..SfIVの全遷移部を通過する必要がある。
本発明では、それぞれの折り返し信号SfI..SfIVを比較部ＣＰＭにより供給される互いに重なり合う遷移部を有する比較出力信号から取り出している。これは図２ａ−２ｃ、図４ａ−４ｄ及び図６ａ−６ｆに示されている。比較出力信号の遷移部が互いに重なり合うため、入力信号Siの比較的小さい変化が十分に図１０に示す折り返し信号SfI..SfIVの遷移部を通過する。従って、本発明を使用すれば図９に示すＡ／Ｄ変換器はかなり高い感度を有するものとなる。
更に、図９に示すＡ／Ｄ変換器の精度及び直線性は折り返し増幅器FAI..FAIVによりほぼ決まる。図１０において、折り返し信号SfI..SfIVの遷移部及び補間信号の遷移部は基準検出レベルDrefと理想的には等間隔に交差する必要がある。折り返し信号SfI..SfIVの遷移部を直線性にすればするほど、この理想構成が近似され、従って図９に示すＡ／Ｄ変換器の直線性及び精度が良くなる。
本発明では、それぞれの折り返し信号SfI..SfIVの遷移部を比較出力信号の遷移部の一部分から取り出している。これは図２ａ−２ｃ、図４ａ−４ｄ及び図６ａ−６ｆに示されている。振幅制限部ＬＩＭがどの部分を取るか決定する。図２ａ，図４ｂ及び図６ｂ／６ｄには、破線水平線で示す振幅制限境界がほぼ重なり合わない部分を取り出すことが示されている。その結果として、比較出力信号の遷移部が互いに重なり合うにもかかわらず、折り返し信号Sfの遷移部がほぼ直線になる。従って、本発明を使用すれば図９に示すＡ／Ｄ変換器は満足な精度を及び直線性を有するものとなる。
従って、本発明は高感度並びに満足な精度及び直線性を特徴とするＡ／Ｄ変換器を提供する。このようなＡ／Ｄ変換器は受信機、例えば図１０に示す受信機用に特に好適である。図１０ではＡ／Ｄ変換器ＡＤＣの感度が高ければ高いほど、チューナに必要とされる利得が小さくなる。従って、信号歪み、電力消費及び不安定性が緩和される。図１０では、復調器により十分低い歪みでベースバンド信号ＢＢを得るためには満足な精度及び直線性のＡ／Ｄ変換器が必要とされる。
図３及び図５に示す実施例の特徴は、比較出力信号の組合せを振幅制限する点にある。この点は各比較出力信号を個々に振幅制限する図１に示す実施例と相違する。前者の実施例は、この特徴のために、比較的少数の素子を具えるものとなる。
図５に示す実施例の特徴は、比較出力信号Sc1..Sc27がリミッタL1..L9及び他のリミッタLF1..LF3により２ステップで有効に制限される点にある。この特徴は折り返し信号Sfの遷移部の精度及び直線性に寄与する。これは次のように説明することができる。図６ａに部分的に示される比較出力信号Sc1..Sc27が単一ステップで制限される図５の類似例について考察する。この場合には、この単一ステップを実行するリミッタは実質的に重なり合わない遷移部を有する振幅制限信号を得るのに比較的狭い振幅制限境界を必要とする。どのような実現例においても、振幅制限境界は使用する回路のオフセットの影響を受ける。振幅制限境界が狭くなればなるほど、オフセットが折り返し信号Sfの遷移部に及ぼす影響が大きくなる。図５では振幅制限を比較的広い振幅制限境界を用いて２ステップで行うため、オフセットが折り返し信号Sfに及ばす影響はかなり小さくなる。
図３及び図５に示す実施例の特徴は、３つの信号の組合せを形成する点にある。この特徴は折り返し信号Sfの遷移部の精度及び直線性に寄与する。これは次のように説明することができる。比較出力信号Sc1,Sc4及びSc7を中間折り返し信号SifIに合成する図３の合成器C1の図７に示す実現例について考察する。電流源I1,I4及びI7間のオフセットが中間折り返し信号の遷移部に影響を及ぼす。例えば、入力信号Siの値が基準電圧Vr4に近い場合、電流源I4及びI7により供給されるテール電流間のオフセットが中間折り返し信号SifIの該当する遷移部に影響を及ぼす。もっと多数の信号を合成する必要がある場合には、もっと多数の電流源が必要とされ、従ってもっと多くのオフセットが形成される多数の信号の組合せの遷移部に影響を及ぼす。本発明では、この点において折り返し増幅器内において３つの信号の組合せを形成するのが最適であることを確かめた。
図３の実施例の図７に示す実現例の特徴は、比較部ＣＰＭと合成部C1との縦続接続により１よりかなり大きい電圧利得を与えることができる点にある。この特徴は折り返し信号の遷移部の精度及び直線性に寄与する。比較部ＣＰＭと合成部C1との縦続接続により与えられる電圧利得が高ければ高いほど、リミッタL1内のオフセットが折り返し信号Sfの遷移部に及ぼす影響が小さくなる。同じことが比較部ＣＰＭと合成器C2及びC3との縦続接続及びリミッタL2及びL3にも言える。
最後に、以上述べた実施例及び実現例以外にも多くの実施例及び実現例が請求の範囲に記載された本発明の範囲内に含まれる。
図３及び図５に示す実施例は極めて多数の推考可能な実施例のうちの２つにすぎないことを説明するために、実施例の分類法を最初に示す。この分類法によれば、図３の実施例は３−３構造を有し、図５の実施例は３−３−３構造を有する。この構造の表現において、横棒（−）はリミッタのアレイを表す。横棒（−）の前の数字は当該アレイ内の各リミッタに供給するために合成される信号の数である。最後の数字は合成部に供給される振幅制限信号の数である。
Ａ−Ｂ構造又はＡ−Ｂ−Ｃ構造を有する任意の実施例（Ａ，Ｂ，Ｃは整数）も本発明の範囲に含まれること明らかである。例えば、１６個の遷移部を有する折り返し信号を得るために、４−４構造を有する本発明の実施例を使用することができる。このような実施例では、比較部が１６個の比較出力信号を発生し、４つの比較出力信号の４つのグループを４つの中間折り返し信号に合成する。後者の４つの信号を次に振幅制限し、合成して折り返し信号を得る。
更に、Ａ−Ｂ−Ｃ−Ｄ，Ａ−Ｂ−Ｃ−Ｄ−Ｅ等の構造を有する実施例も本発明の範囲に含まれる。本発明の原理を知れば、当業者は３以上のリミッタアレイを具える実施例を容易に推考しうる。例えば、３−３−３−３構造を有する実施例は８１個の遷移部を有する折り返し信号を発生する。このような実施例では、３つのリミッタアレイと３つの合成器アレイが存在する。或いは又、９−９構造を用いて８１個の遷移部を有する折り返し信号を得ることもできる。
比較部ＣＰＭ、振幅制限部ＬＩＭ、合成部ＣＢＭのような機能部は種々に実現することができる。例えば、図７ａに示す合成器C1は図８に示す合成部ＣＢＭと同一に実現することができ、逆にすることのできる。比較部ＣＰＭ及びリミッタL1,L2及びL3は図７ａ及び図８に示すような直接形式にしないこともできる。更に、どの実現例においても、電界効果又はＭＯＳトランジスタを使用することができる。例えば、図７ａ及び図８に示す回路はバイポーラトランジスタの代わりにＭＯＳトランジスタで等しく良好に実現することができる。当業者であれば、図２ａ−２ｃ，図４ａ−４ｄ及び図６ａ−６ｆに示す機能部の特性はこれらの機能部の実現を何ら限定するのでないことが理解される。
要するに、本明細書には次の事項が開示されている。折り返しＡ／Ｄ変換器において、比較部が入力信号に応答して複数の比較出力信号を発生する。これらの比較出力信号の遷移部は互いにシフトされ且つ実質的に互いに重なり合っている。この重なり合いのために、入力信号は全遷移部を通過するのに比較的小さい変化を必要とするのみとなる。振幅制限部が遷移部の一部分を有効に選択する。合成部がこれらの選択部分を有効に多重して折り返し信号を得る。重なり合うにも係わらず、振幅制限部による選択によって、折り返し信号の歪み阻止する。
請求の範囲内の参照符号は請求の範囲をその番号の構成に限定するためではない。
Claims (7)
- 折り返し増幅器を有するＡ／Ｄ変換器において、前記折り返し増幅器が、
入力信号に応答して、互いにシフトした互いに重なり合う遷移部を有する複数の比較出力信号を発生する比較手段と、
前記複数の比較出力信号に応答して、実質的に重なり合わない遷移部を有する複数の振幅制限信号を発生する振幅制限手段と、
前記複数の振幅制限信号を合成して折り返し信号を発生する合成手段と、
を具えることを特徴とするＡ／Ｄ変換器において、
前記振幅制限手段が、
前記比各手段から出力される複数の比較出力信号を互いに実質的に重なり合わない互いにシフトされた遷移部を有する比較出力信号のグループに分け、各グループ毎に合成して互いに重なり合う互いにシフトされた遷移部を有する複数の中間折り返し信号を生成する複数の合成器と、
前記複数の中間折り返し信号をそれぞれ受信するよう結合された入力端子と前記合成手段に結合された出力端子を有する複数のリミッタと、
を具えることを特徴とするＡ／Ｄ変換器。 - 前記振幅制限手段が、
前記複数のリミッタから出力される複数の振幅制限中間折り返し信号を互いに実質的に重なり合わない互いにシフトされた遷移部を有する振幅制限中間折り返し信号のグループに分け、各グループ毎に合成して互いに重なり合う互いにシフトされた遷移部を有する複数の他の中間折り返し信号を生成する複数の他の合成器と、
前記複数の他の中間折り返し信号をそれぞれ受信するように結合された入力端子と前記合成手段に結合された出力端子を有する複数の他のリミッタと、
を具えることを特徴とする請求項１記載のＡ／Ｄ変換器。 - 各合成器が３つの入力端子を有し、互いに実質的に重なり合わない互いにシフトされた遷移部を有する３つの比較出力信号を受信し合成して中間折り返し信号を生成することを特徴とする請求項１記載のＡ／Ｄ変換器。
- 各他の合成器が３つの入力端子を有し、互いに実質的に重なり合わない互いにシフトされた遷移部を有する３つの振幅制限中間折り返し信号を受信し合成して他の中間折り返し信号を生成することを特徴とする請求項２記載のＡ／Ｄ変換器。
- 前記比較手段が、前記複数の比較出力信号の遷移部に利得を与える手段を具えることを特徴とする請求項１記載のＡ／Ｄ変換器。
- 請求項１に記載されたＡ／Ｄ変換器を具えることを特徴とする受信機。
- 入力信号に応答して、互いに重なり合う互いにシフトされた遷移部を有する複数の比較出力信号を発生する比較手段と、
前記複数の比較出力信号に応答して、実質的に重なり合わない遷移部を有する複数の振幅制限信号を発生する振幅制限手段と、
前記複数の振幅制限信号を合成して折り返し信号を発生する合成手段と、
を具えることを特徴とする折り返し増幅器において、
前記振幅制限手段が、
前記比各手段から出力される複数の比較出力信号を互いに実質的に重なり合わない互いにシフトされた遷移部を有する比較出力信号のグループに分け、各グループ毎に合成して互いに重なり合う互いにシフトされた遷移部を有する複数の中間折り返し信号を生成する複数の合成器と、
前記複数の中間折り返し信号をそれぞれ受信するよう結合された入力端子と前記合成手段に結合された出力端子を有する複数のリミッタと、
を具えることを特徴とする折り返し増幅器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL95202355.4 | 1995-08-31 | ||
| EP95202355 | 1995-08-31 | ||
| PCT/IB1996/000834 WO1997008834A1 (en) | 1995-08-31 | 1996-08-26 | Folding a/d converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10508451A JPH10508451A (ja) | 1998-08-18 |
| JP3836144B2 true JP3836144B2 (ja) | 2006-10-18 |
Family
ID=8220600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51003697A Expired - Lifetime JP3836144B2 (ja) | 1995-08-31 | 1996-08-26 | 折り返し形ａ／ｄ変換器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5835047A (ja) |
| EP (1) | EP0789952B1 (ja) |
| JP (1) | JP3836144B2 (ja) |
| KR (1) | KR100458975B1 (ja) |
| DE (1) | DE69618924D1 (ja) |
| WO (1) | WO1997008834A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693953B2 (en) * | 1998-09-30 | 2004-02-17 | Skyworks Solutions, Inc. | Adaptive wireless communication receiver |
| FR2791490A1 (fr) * | 1999-03-23 | 2000-09-29 | Koninkl Philips Electronics Nv | Dispositif de conversion analogique/numerique a non-linearite differentielle constante |
| US6172636B1 (en) | 1999-07-13 | 2001-01-09 | Analog Devices, Inc. | Linearizing structures and methods for adjustable-gain folding amplifiers |
| US6163290A (en) * | 1999-07-13 | 2000-12-19 | Analog Devices, Inc. | Linearizing structures and methods for unity-gain folding amplifiers |
| US6369742B1 (en) * | 2000-11-01 | 2002-04-09 | Motorola, Inc. | Selective over-ranging in folding and averaging integrated circuits |
| US6452529B1 (en) | 2001-01-17 | 2002-09-17 | Qunying Li | Fully differential folding A/D converter architecture |
| US6611222B1 (en) | 2002-06-03 | 2003-08-26 | Charles Douglas Murphy | Low-complexity high-speed analog-to-digital converters |
| KR101111268B1 (ko) * | 2003-07-30 | 2012-03-13 | 에스티 에릭슨 에스에이 | 교차결합 폴딩회로 및 ａ／ｄ 컨버터 |
| US20050083223A1 (en) * | 2003-10-20 | 2005-04-21 | Devendorf Don C. | Resolution enhanced folding amplifier |
| US7088281B1 (en) * | 2004-01-14 | 2006-08-08 | National Semiconductor Corporation | Coarse channel calibration for folding ADC architectures |
| GB0918027D0 (en) * | 2009-10-15 | 2009-12-02 | Dyson Technology Ltd | A surface trating appliance |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157397A (en) * | 1991-01-28 | 1992-10-20 | Trw Inc. | Quantizer and related method for improving linearity |
| EP0533253B1 (fr) * | 1991-09-20 | 1996-07-10 | Philips Composants Et Semiconducteurs | Procédé de transcodage de données d'un code thermométrique, décodeur et convertisseur appliquant ce procédé |
| US5307067A (en) * | 1992-04-20 | 1994-04-26 | Matsushita Electric Industrial Co., Ltd. | Folding circuit and analog-to-digital converter |
-
1996
- 1996-08-26 EP EP96926521A patent/EP0789952B1/en not_active Expired - Lifetime
- 1996-08-26 JP JP51003697A patent/JP3836144B2/ja not_active Expired - Lifetime
- 1996-08-26 KR KR1019970702814A patent/KR100458975B1/ko not_active IP Right Cessation
- 1996-08-26 DE DE69618924T patent/DE69618924D1/de not_active Expired - Lifetime
- 1996-08-26 WO PCT/IB1996/000834 patent/WO1997008834A1/en active IP Right Grant
- 1996-08-28 US US08/704,198 patent/US5835047A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1997008834A1 (en) | 1997-03-06 |
| KR100458975B1 (ko) | 2005-06-13 |
| KR970707641A (ko) | 1997-12-01 |
| US5835047A (en) | 1998-11-10 |
| DE69618924D1 (de) | 2002-03-14 |
| EP0789952A1 (en) | 1997-08-20 |
| JPH10508451A (ja) | 1998-08-18 |
| EP0789952B1 (en) | 2002-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3836144B2 (ja) | 折り返し形ａ／ｄ変換器 | |
| KR100196632B1 (ko) | 전압 폴로워 증폭기 구조의 완전 차동 플래시 아날로그/디지탈 변환기 | |
| US5940020A (en) | Digital to analog converter with a reduced resistor count | |
| US4338592A (en) | High accuracy digital-to-analog converter and transient elimination system thereof | |
| US7403149B2 (en) | Folding and interpolating analog-to-digital converter and method of converting analog signal to digital signal | |
| JPH0669800A (ja) | Ａ／ｄコンバータ | |
| KR101271750B1 (ko) | 임베디드 멀티플렉서 기능과 보간 기능을 갖는 전압 제어지연 라인 | |
| EP0761037B1 (en) | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier | |
| US6498575B2 (en) | D/A converter | |
| EP0474567B1 (fr) | Convertisseur analogique/numérique à interpolation | |
| JPH10509009A (ja) | 折り返し処理及び補間処理を用いるａ／ｄ変換器 | |
| JP3219212B2 (ja) | アナログデイジタル変換回路 | |
| JP3219213B2 (ja) | アナログデイジタル変換回路 | |
| US4647904A (en) | Folding-type analog-to-digital converter | |
| FR2768873A1 (fr) | Convertisseur analogique-numerique a circuit de repliement arborescent | |
| JP3219214B2 (ja) | 比較回路 | |
| JPH0730427A (ja) | Ｄ／ａ変換回路 | |
| JPH02288487A (ja) | ホワイトバランス処理装置 | |
| JPH08330964A (ja) | デジタルアナログコンバータ | |
| JPH06188737A (ja) | アナログデイジタル変換回路 | |
| JPH06204876A (ja) | アナログデイジタル変換回路 | |
| Ramamoorthy et al. | High-speed ADC using residue number system | |
| JPH06204877A (ja) | アナログデイジタル変換回路 | |
| JPH0555920A (ja) | アナログ−デイジタル変換器 | |
| KR19980054422A (ko) | 엠디에이씨(mdac) 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060530 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |