KR970707641A - 폴딩 아날로그/디지탈 변환기(Folding A/D converter) - Google Patents

폴딩 아날로그/디지탈 변환기(Folding A/D converter) Download PDF

Info

Publication number
KR970707641A
KR970707641A KR1019970702814A KR19970702814A KR970707641A KR 970707641 A KR970707641 A KR 970707641A KR 1019970702814 A KR1019970702814 A KR 1019970702814A KR 19970702814 A KR19970702814 A KR 19970702814A KR 970707641 A KR970707641 A KR 970707641A
Authority
KR
South Korea
Prior art keywords
signals
folding
overlapping
converter
limiting
Prior art date
Application number
KR1019970702814A
Other languages
English (en)
Other versions
KR100458975B1 (ko
Inventor
피테르 포렌캄프
데 플라스헤 루디 요한 판
Original Assignee
요트.게.아.롤페즈
필립스 일렉트로닉스 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아.롤페즈, 필립스 일렉트로닉스 엔. 브이. filed Critical 요트.게.아.롤페즈
Publication of KR970707641A publication Critical patent/KR970707641A/ko
Application granted granted Critical
Publication of KR100458975B1 publication Critical patent/KR100458975B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/141—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in which at least one step is of the folding type; Folding stages therefore

Abstract

폴딩 A/D 변환기에서, 비교부(CPM)는 입력 신호(Si)에 응답하여 복수의 비교 신호(Sc1…Sc9)를 제공한다. 이 비교 신호(Sc1…Sc9)의 과도 성분은 서로 시프트되어 실질적으로 중첩된다. 이 중첩 때문에, 비교적 작은 입력 신호 변동만의 모든 과도 성분을 전달하는데 필요하다. 제한부(LIM)는 상기 과도 성분의 일부분을 효과적으로 선택한다. 조합부(CBM)는 이들 선택된 부분을 폴딩 신호(Sf)로 효과적으로 다중화한다. 상기 제한부(LIM)에 의한 선택에 의해, 중첩에도 불구하고 상기 폴딩 신호(Sf)의 왜곡이 방지된다.

Description

폴딩 아날로그/디지탈 변환기(Folding A/D converter)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 폴딩 증폭기의 제2실시예의 블록도, 제7a도는 제3도에 도시된 실시예의 구현시의 비교부와 조합기의 회로도, 제9도는 폴딩 증폭기를 가지고 있는 A/D 변환기의 블록도.

Claims (8)

  1. 폴딩 증폭기(FA)를 가지고 있는 A/D 변환기에 있어서, 상기 폴딩 증폭기는 입력 신호(Si)에 응답하여, 중첩되고 서로 시프트된 과도 성분을 가지고 있는 복수의 비교 신호(Sc1…Sc9;Sc1…Sc27)를 제공하는 비교수단(CPM); 상기 복수의 비교 신호(Sc1…Sc9;Sc1…Sc27)에 응답하여, 실질적으로 중첩되지 않은 과도 성분을 가지고 있는 복수의 제한 신호(S1Ⅰ…S1Ⅲ)를 제공하는 제한 수단(LIM); 및 폴딩 신호(Sf)를 제공하기 위해 상기 복수의 제한 신호(S1Ⅰ…S1Ⅲ)를 조합하는 조합 수단(CBM)을 구비하고 있는 것을 특징으로 하는 A/D변환기.
  2. 제1항에 있어서, 상기 제한 수단(LIM)은 중첩되고 서로 시프트된 과도성분을 가지고 있는 복수의 중간 폴딩 신호(SifⅠ…SifⅢ;SifⅠ…SifⅨ)를 제공하기 위해 실질적으로 중첩되지 않고 서로 시프트된 과도 성분을 가지고 있는 각각의 그룹의 비교 신호(Sc1-Sc4-Sc7,…;Sc1-Sc10-Sc19,…)를 조합하는 복수의 조합기(C1…C3;C1…C9); 및 상기 복수의 중간 폴딩 신호(SifⅠ…SifⅢ;SifⅠ…SifⅨ)의 수신을 위해 접속되어 있는 입력과 상기 조합수단(CBM)에 접속되어 있는 출력을 가지고 있는 복수의 제한기(L1…L3;L1…L9)를 구비하고 있는 것을 특징으로 하는 A/D 변환기.
  3. 제2항에 있어서, 상기 제한 수단(LIM)은 중첩되고 서로 시프트된 과도 성분을 가지고 있는 복수의 다른 중간 폴딩 신호(SfifⅠ,SfifⅡ,SfifⅢ)를 제공하기 위해 실질적으로 중첩되지 않고 서로 시프트된 과도 성분을 가지고 있는, 각각의 그룹의 제한된 중간 폴딩 신호(Si1Ⅰ-Si1Ⅳ-Si1Ⅶ,Si1Ⅱ-Si1Ⅴ-Si1Ⅶ,Si1Ⅲ-Si1Ⅵ-Si1Ⅸ)를 조합하는 복수의 다른 조합기(CF1,CF2,CF3); 및 상기 복수의 다른 중간 폴딩 신호(SfifⅠ,SfifⅡ,SfifⅢ)의 수신을 위해 접속되어 있는 입력과 상기 조합수단(CBM)에 접속되어 있는 출력을 가지고 있는 복수의 다른 제한기(LF1,LF2,LF3)를 더 구비하고 있는 것을 특징으로 하는 A/D 변환기.
  4. 제2항에 있어서, 각각의 조합기(C1…C3;C1…C9)는 3개의 입력을 가지고 있고, 이들 각각의 이비력은 다른 중간 폴딩 신호(SfiⅠ…SifⅢ;SifⅠ…SifⅨ)의 수신을 위해 접속되어 있는 것을 특징으로 하는 A/D 변환기.
  5. 제3항에 있어서, 각각의 다른 조합기(CF1,CF2,CF3)는 3개의 입력을 가지고 있고, 이들 각각의 입력은 다른 중간 폴딩 신호(SfifⅠ…SfifⅢ)의 수신을 위해 접속되어 있는 것을 특징으로 하는 A/D변환기.
  6. 제1항에 있어서, 상기 비교 수단(CPM)은 상기 복수의 비교 신호(Sc1…Sc9;,Sf1…Sf9)의 과도 성분의 이득을 제공하도록 배열되어 있는 것을 특징으로 하는 A/D 변환기.
  7. 제1항의 청구된 A/D 변환기를 구비하고 있는 것을 특징으로 하는 수신기.
  8. 폴딩 증폭기에 있어서, 입력 신호(Si)에 응답하여, 중첩되고 서로 시프트된 과도 성분을 가지고 있는 복수의 비교 신호(Sc1…Sc9;Sc1…Sc27)를 제공하는 비교수단(CPM); 상기 복수의 비교 신호(Sc1…Sc9;Sc1…Sc27)에 응답하여, 실절직으로 중첩되지 않은 과도 성분을 가지고 있는 복수의 제한 신호(S1Ⅰ…S1Ⅲ)를 제공하는 제한수단(LIM); 및 폴링 신호(Sf)를 제공하기 위해 상기 복수의 제한 신호(S1Ⅰ…S1Ⅲ)를 조합하는 조합수단(CBM)을 구비하고 있는 것을 특징으로 하는 폴딩 증폭기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970702814A 1995-08-31 1996-08-26 폴딩아날로그/디지탈변환기 KR100458975B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP95202355.4 1995-08-31
EP95202355 1995-08-31
PCT/IB1996/000834 WO1997008834A1 (en) 1995-08-31 1996-08-26 Folding a/d converter

Publications (2)

Publication Number Publication Date
KR970707641A true KR970707641A (ko) 1997-12-01
KR100458975B1 KR100458975B1 (ko) 2005-06-13

Family

ID=8220600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970702814A KR100458975B1 (ko) 1995-08-31 1996-08-26 폴딩아날로그/디지탈변환기

Country Status (6)

Country Link
US (1) US5835047A (ko)
EP (1) EP0789952B1 (ko)
JP (1) JP3836144B2 (ko)
KR (1) KR100458975B1 (ko)
DE (1) DE69618924D1 (ko)
WO (1) WO1997008834A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693953B2 (en) * 1998-09-30 2004-02-17 Skyworks Solutions, Inc. Adaptive wireless communication receiver
FR2791490A1 (fr) * 1999-03-23 2000-09-29 Koninkl Philips Electronics Nv Dispositif de conversion analogique/numerique a non-linearite differentielle constante
US6163290A (en) * 1999-07-13 2000-12-19 Analog Devices, Inc. Linearizing structures and methods for unity-gain folding amplifiers
US6172636B1 (en) 1999-07-13 2001-01-09 Analog Devices, Inc. Linearizing structures and methods for adjustable-gain folding amplifiers
US6369742B1 (en) * 2000-11-01 2002-04-09 Motorola, Inc. Selective over-ranging in folding and averaging integrated circuits
US6452529B1 (en) 2001-01-17 2002-09-17 Qunying Li Fully differential folding A/D converter architecture
US6611222B1 (en) 2002-06-03 2003-08-26 Charles Douglas Murphy Low-complexity high-speed analog-to-digital converters
CN1830146A (zh) * 2003-07-30 2006-09-06 皇家飞利浦电子股份有限公司 交叉连接折叠电路和配备有这种折叠电路的模数转换器
US20050083223A1 (en) * 2003-10-20 2005-04-21 Devendorf Don C. Resolution enhanced folding amplifier
US7088281B1 (en) * 2004-01-14 2006-08-08 National Semiconductor Corporation Coarse channel calibration for folding ADC architectures
GB0918027D0 (en) * 2009-10-15 2009-12-02 Dyson Technology Ltd A surface trating appliance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157397A (en) * 1991-01-28 1992-10-20 Trw Inc. Quantizer and related method for improving linearity
DE69212093T2 (de) * 1991-09-20 1997-01-16 Philips Electronics Nv Datenumkodierungsverfahren für thermometrischen Kode, Dekodierer und Umkodierungseinrichtung zur Anwendung dieses Verfahrens
US5307067A (en) * 1992-04-20 1994-04-26 Matsushita Electric Industrial Co., Ltd. Folding circuit and analog-to-digital converter

Also Published As

Publication number Publication date
JPH10508451A (ja) 1998-08-18
WO1997008834A1 (en) 1997-03-06
EP0789952A1 (en) 1997-08-20
EP0789952B1 (en) 2002-01-30
KR100458975B1 (ko) 2005-06-13
US5835047A (en) 1998-11-10
JP3836144B2 (ja) 2006-10-18
DE69618924D1 (de) 2002-03-14

Similar Documents

Publication Publication Date Title
KR970707641A (ko) 폴딩 아날로그/디지탈 변환기(Folding A/D converter)
EP1024613A3 (en) Converter for satellite broadcast signals comprising a plurality of output terminals
US20070159540A1 (en) Image-sensor signal-processing circuit
EP0945977A3 (en) Power amplifier
WO2006083823A3 (en) Video decoder with different signal types processed by common analog-to-digital converter
EP0920125A3 (en) Push-pull wideband semiconductor amplifier
JP2765188B2 (ja) 信号処理回路
US5134309A (en) Preamplifier, and waveform shaping circuit incorporating same
US6029060A (en) Mixer with current mirror load
WO1999046855A3 (en) Radio receiver and gain controlled amplifier therefor
EP1063767A3 (en) Digital television tuner having simple baseband signal processing portion
EP1398880A3 (en) Analog-digital conversion circuit
US6822694B2 (en) Signal processing apparatus
WO1997033369A3 (en) Reduced complexity signal converter
KR950010618A (ko) 샘플링 비율 변환 시스템
JP3451850B2 (ja) ミキサ回路
KR960030722A (ko) 비디오 신호 처리 장치
EP1819061A3 (en) Frequency converter for receiving satellite broadcast
DE69531720D1 (de) Rufgeneratorschaltung
JPH11312978A (ja) データ変換装置
KR940002289B1 (ko) 표시제어장치
KR100296752B1 (ko) 다수 지점에서 디지탈데이터의 입/출력이 가능한 디지탈tv수상기
US7259800B2 (en) Television signal receiver with a universal output for surface-acoustic wave filters of different types
JPH0516785B2 (ko)
KR940013243A (ko) 디지탈 칼라 변환회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee