JP3833460B2 - 高周波用パッケージ装置 - Google Patents
高周波用パッケージ装置 Download PDFInfo
- Publication number
- JP3833460B2 JP3833460B2 JP2000298393A JP2000298393A JP3833460B2 JP 3833460 B2 JP3833460 B2 JP 3833460B2 JP 2000298393 A JP2000298393 A JP 2000298393A JP 2000298393 A JP2000298393 A JP 2000298393A JP 3833460 B2 JP3833460 B2 JP 3833460B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- via holes
- wall portion
- layer
- narrow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パッケージを構成する壁部分をセラミックで形成した高周波用パッケージ装置に関する。
【０００２】
【従来の技術】
高周波用パッケージ装置は、マイクロ波や準ミリ波、ミリ波などの高周波帯で使用される半導体チップ、たとえば電界効果トランジスタ等を収納する容器で、底部を構成するベースプレートやこのベースプレート上に設けられる壁部分、この壁部分の開口を封止する蓋などから構成されている。高周波用パッケージ装置は、内部に収納した半導体チップや電気素子を保護し、同時に、電気的にシールドしている。そのため、高周波用パッケージ装置は全体が金属材料で構成されることが多い。
【０００３】
しかし、高周波用パッケージ装置の全体を金属材料で構成するとコストが高くなるため、たとえばパッケージの壁部分をセラミックで構成する場合がある。セラミックには電気的なシールド機能がないため、たとえば、セラミック製の壁部分に多数のビア・ホールを設け、電気的なシールド機能を持たせている。
【０００４】
ここで、壁部分をセラミックで構成した従来の高周波用パッケージ装置について図３の斜視図を参照して説明する。
【０００５】
パッケージの底部を構成する金属製ベースプレート３１上に、パッケージの壁部分を構成するセラミック製の第１枠体３２が配置されている。第１枠体３２は、たとえば四角形状をした４つの側壁３２ａ〜３２ｄを有し、その裏面に導電層３３形成されている。第１枠体３２は導電層３３の部分がベースプレート３１と接合されている。
【０００６】
第１枠体３２上には、第１枠体３２とともに、パッケージの壁部分を構成するセラミック製の第２枠体３４が配置されている。第２枠体３４は、第１枠体３２に重なるように四角形状の４つの側壁３４ａ〜３４ｄを有している。第２枠体３４の対向する２つの側壁、たとえば側壁３４ａ、３４ｃの一部に、幅がその両側よりも狭い狭小部３５ａ、３５ｂが設けられている。第２枠体３４の表面には、狭小部３５ａ、３５ｂも含め全体に導電層３６が形成されている。
【０００７】
第２枠体３４の狭小部３５ａ、３５ｂ下方の第１枠体３２上に、壁部分を内側から外側に貫通する伝送線路、たとえばストリップ導体３７ａ、３７ｂが形成され、いわゆるフィードスルー部が構成されている。
【０００８】
第１枠体３２および第２枠体３４が重なって構成された壁部分に沿って、複数のビア・ホール３８が設けられている。ビア・ホール３８は、第２枠体３４の表面から第１枠体３２の裏面まで貫通する貫通孔を設け、その貫通孔の内面に導電層を設けた構造で、第２枠体４表面の導電層と第１枠体２裏面の導電層とを電気的に接続している。ビア・ホール３８は、使用する周波数の波長をλとした場合、たとえばλ／４以下の間隔で設けられ、壁部分の内側と外側とを電気的にシールドしている。
【０００９】
上記の構成において、電界効果トランジスタなどの半導体チップが壁部分で囲まれた内側のベースプレート３１上に配置される。その後、半導体チップとストリップ導体３７ａ、３７ｂがワイヤなどで結線され、さらに、矩形状の壁部分の開口が金属製の蓋（図示せず）で封止される。
【００１０】
上記した構成によれば、第１枠体３２および第２枠体３４で構成された壁部分の内側は、ベースプレート３１やビア・ホール３８、蓋などで囲まれ、電気的にシールドされる。
【００１１】
ここで、上記した高周波用パッケージ装置のフィードスルー部を抜き出した構造について図４を参照して説明する。図４では、図３に対応する部分には同じ符号を付し、重複する説明を一部省略する。
【００１２】
ビア・ホール３８は、通常、λ／４以下の間隔で設けられている。したがって、周波数が準ミリ波帯以上になると、ビア・ホール３８の間隔が狭くなり、第２枠体３４の狭小部３５ａ、３５ｂにもビア・ホール３８が設けられる。この場合、狭小部３５ａ、３５ｂの壁幅が狭いため、狭小部３５ａ、３５ｂに設けられるビア・ホール３８ａ、３８ｂの径が、幅が広い他の壁部分に設けられるビア・ホール３８よりも小さくなる。
【００１３】
【発明が解決しようとする課題】
従来の高周波用パッケージ装置は、使用する周波数が高くなりたとえば準ミリ波帯以上になると、フィードスルー部に設けられるビア・ホールの径が、たとえば０．１φ程度と小さくなる。ビア・ホールの径が小さいと、ビア・ホールのリアクタンス分が大きくなり、たとえば接地部分に電位差が発生し、反射特性などの高周波特性が悪化する。
【００１４】
本発明は、上記した欠点を解決し、良好な高周波特性をもつ高周波用パッケージ装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、ベースプレートと、下方に位置する第１層およびこの第１層の上方に位置する第２層の２つの層を有し、前記第２層の一部に幅の狭い狭小部が設けられ、かつ、上下面に接地導体が形成され、前記ベースプレート上に配置されたセラミック製の壁部分と、この壁部分の前記上面接地導体と前記下面接地導体とを電気的に接続する複数のビア・ホールと、前記第２層の狭小部の下方を貫通する伝送線路と具備した高周波用パッケージ装置において、前記複数のビア・ホールのうち、前記第２層の狭小部を挟んで幅が広くなった部分に設けた対のビア・ホールが、前記伝送線路の延長方向の長さの方がその延長方向と直交する方向に比べて長い長孔であることを特徴としている。
【００１６】
【発明の実施の形態】
本発明の実施形態について図１の斜視図を参照して説明する。
【００１７】
パッケージの底部を構成し接地面となる金属製ベースプレート１１上に、パッケージの壁部分を構成するセラミック製の第１枠体１２が配置されている。第１枠体１２は、たとえば四角形状の４つの側壁１２ａ〜１２ｄを有し、その裏面に接地導体となる導電層１３が形成されている。第１枠体１２は導電層１３の部分がベースプレート１１と接合されている。
【００１８】
第１枠体１２上には、第１枠体１２とともに、パッケージの壁部分を構成するセラミック製の第２枠体１４が配置されている。第２枠体１４は、第１枠体１２に重なるような四角形状の４つの側壁１４ａ〜１４ｄを有している。第２枠体１４の対向する２つの側壁、たとえば１４ａ、１４ｃの一部に、幅がその両側よりも狭い狭小部１５ａ、１５ｂが設けられている。第２枠体１４の表面には、狭小部１５ａ、１５ｂも含め全体に接地導体となる導電層１６が形成されている。
【００１９】
第２枠体１４の狭小部１５ａ、１５ｂの下方に位置する第１枠体１２上に、壁部分を内側から外側に貫通する伝送線路、たとえばストリップ導体１７ａ、１７ｂが形成され、いわゆるフィードスルー部を構成している。
【００２０】
また、第１枠体１２および第２枠体１４が重なった壁部分には、壁の延長方向に沿ってその全体に断面がほぼ円形の複数のビア・ホール１８が設けられている。また、第２枠体１４の狭小部１５ａ、１５ｂを挟んで幅が広くなった部分に、ストリップ導体１７ａ、１７ｂの延長方向の長さの方が、その延長方向と直交する方向に比べて長く、断面が長楕円状の一対のビア・ホール１９ａ、１９ｂがそれぞれ設けられている。ビア・ホール１９ａ、１９ｂは、断面がほぼ円形の複数のビア・ホール１８を含め、ストリップ導体１７ａ、１７ｂの一番近い位置に設けられている。
【００２１】
断面がほぼ円形のビア・ホール１８および断面が長楕円状のビア・ホール１９ａ、１９ｂは、いずれも第２枠体１４の表面から第１枠体１２の裏面まで貫通する貫通孔を設け、その貫通孔の内面に導電層を設けた構造をしており、第２枠体１４表面の導電層１６と第１枠体１２裏面の導電層１３とを電気的に接続している。貫通孔が長楕円状のビア・ホール１９ａ、１９ｂは、たとえば、その貫通孔部分が導電層を形成する導電材料で充填された構造になっている。
【００２２】
断面がほぼ円形のビア・ホール１８は、たとえばλ／４以下の間隔で設けられ、壁部分の内側と外側とを電気的にシールドしている。また、長楕円状ビア・ホール１９ａ、１９ｂは、たとえば狭小部１５ａ、１５ｂを挟み、幅の広い部分にλ／４以上でλ／２以下の間隔で設けられている。なお、長楕円状ビア・ホール１９ａ、１９ｂの間隔Ｌは、使用する周波数に応じて適宜設定される。
【００２３】
この場合、ストリップ導体１７ａ、１７ｂが貫通するフィードスルー部では、第１枠体１２裏面の導電層１３および第２枠体１４表面の導電層１６が上下の壁面に相当し、長楕円状ビア・ホール１９ａ、１９ｂが左右の壁面に相当する導波管が等価的に構成され、その導波管の寸法で決まる周波数が遮断され、壁部分の内側と外側とを電気的にシールドしている。
【００２４】
上記の構成において、電界効果トランジスタなどの半導体チップが壁部分で囲まれた内側のベースプレート１１上に配置される。その後、半導体チップとストリップ導体１７ａ、１７ｂがワイヤなどで結線され、さらに、矩形状の壁部分の開口が金属製の蓋（図示せず）で封止される。
【００２５】
上記した構成によれば、第１枠体１２および第２枠体１４で構成された壁部分の内側と外側は、ベースプレート１１やビア・ホール１８、１９ａ、１９ｂ、蓋などで囲まれ、電気的にシールドされる。
【００２６】
ここで、フィードスルー部を抜き出した図２を参照して説明する。図２では、図１に対応する部分には同じ符号を付し、重複する説明を一部省略する。
【００２７】
壁部分のほぼ全体に、断面がほぼ円形のビア・ホール１８はλ／４以下の間隔で設けられている。フィードスルー部では、狭小部１５ａ、１５ｂを避けて第２枠体１４の幅が広い部分を利用して断面が長楕円状のビア・ホール１９ａ、１９ｂが設けられている。この場合、ビア・ホール１９ａ、１９ｂの断面を長楕円状に形成することによって、フィードスルー部に等価的に導波管が構成され、内部と外部とが電気的にシールドされる。
【００２８】
上記した構成によれば、パッケージのフィードスルー部において、伝送線路に隣接して設けられるビア・ホールの貫通孔部分の断面寸法が大きいため、その分、リアクタンスが小さくなり、反射特性などの高周波特性の悪化が抑えられ、良好な高周波特性をもつ高周波用パッケージ装置が得られる。
【００２９】
【発明の効果】
本発明によれば、良好な高周波特性をもつ高周波用パッケージ装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための斜視図である。
【図２】本発明のフィードスルー部を抜き出して示した斜視図である。
【図３】従来例を説明するための斜視図である。
【図４】従来例のフィードスルー部を抜き出して示した斜視図である。
【符号の説明】
１１…ベースプレート
１２…第１枠体
１３…第１枠体裏面の導電層
１４…第２枠体
１５ａ、１５ｂ…第２枠体の狭小部
１６…第２枠体表面の導電層
１７ａ、１７ｂ…ストリップ導体
１８…ビア・ホール
１９ａ、１９ｂ…貫通孔が長孔のビア・ホール
Ｌ…貫通孔が長孔のビア・ホールの間隔
【発明の属する技術分野】
本発明は、パッケージを構成する壁部分をセラミックで形成した高周波用パッケージ装置に関する。
【０００２】
【従来の技術】
高周波用パッケージ装置は、マイクロ波や準ミリ波、ミリ波などの高周波帯で使用される半導体チップ、たとえば電界効果トランジスタ等を収納する容器で、底部を構成するベースプレートやこのベースプレート上に設けられる壁部分、この壁部分の開口を封止する蓋などから構成されている。高周波用パッケージ装置は、内部に収納した半導体チップや電気素子を保護し、同時に、電気的にシールドしている。そのため、高周波用パッケージ装置は全体が金属材料で構成されることが多い。
【０００３】
しかし、高周波用パッケージ装置の全体を金属材料で構成するとコストが高くなるため、たとえばパッケージの壁部分をセラミックで構成する場合がある。セラミックには電気的なシールド機能がないため、たとえば、セラミック製の壁部分に多数のビア・ホールを設け、電気的なシールド機能を持たせている。
【０００４】
ここで、壁部分をセラミックで構成した従来の高周波用パッケージ装置について図３の斜視図を参照して説明する。
【０００５】
パッケージの底部を構成する金属製ベースプレート３１上に、パッケージの壁部分を構成するセラミック製の第１枠体３２が配置されている。第１枠体３２は、たとえば四角形状をした４つの側壁３２ａ〜３２ｄを有し、その裏面に導電層３３形成されている。第１枠体３２は導電層３３の部分がベースプレート３１と接合されている。
【０００６】
第１枠体３２上には、第１枠体３２とともに、パッケージの壁部分を構成するセラミック製の第２枠体３４が配置されている。第２枠体３４は、第１枠体３２に重なるように四角形状の４つの側壁３４ａ〜３４ｄを有している。第２枠体３４の対向する２つの側壁、たとえば側壁３４ａ、３４ｃの一部に、幅がその両側よりも狭い狭小部３５ａ、３５ｂが設けられている。第２枠体３４の表面には、狭小部３５ａ、３５ｂも含め全体に導電層３６が形成されている。
【０００７】
第２枠体３４の狭小部３５ａ、３５ｂ下方の第１枠体３２上に、壁部分を内側から外側に貫通する伝送線路、たとえばストリップ導体３７ａ、３７ｂが形成され、いわゆるフィードスルー部が構成されている。
【０００８】
第１枠体３２および第２枠体３４が重なって構成された壁部分に沿って、複数のビア・ホール３８が設けられている。ビア・ホール３８は、第２枠体３４の表面から第１枠体３２の裏面まで貫通する貫通孔を設け、その貫通孔の内面に導電層を設けた構造で、第２枠体４表面の導電層と第１枠体２裏面の導電層とを電気的に接続している。ビア・ホール３８は、使用する周波数の波長をλとした場合、たとえばλ／４以下の間隔で設けられ、壁部分の内側と外側とを電気的にシールドしている。
【０００９】
上記の構成において、電界効果トランジスタなどの半導体チップが壁部分で囲まれた内側のベースプレート３１上に配置される。その後、半導体チップとストリップ導体３７ａ、３７ｂがワイヤなどで結線され、さらに、矩形状の壁部分の開口が金属製の蓋（図示せず）で封止される。
【００１０】
上記した構成によれば、第１枠体３２および第２枠体３４で構成された壁部分の内側は、ベースプレート３１やビア・ホール３８、蓋などで囲まれ、電気的にシールドされる。
【００１１】
ここで、上記した高周波用パッケージ装置のフィードスルー部を抜き出した構造について図４を参照して説明する。図４では、図３に対応する部分には同じ符号を付し、重複する説明を一部省略する。
【００１２】
ビア・ホール３８は、通常、λ／４以下の間隔で設けられている。したがって、周波数が準ミリ波帯以上になると、ビア・ホール３８の間隔が狭くなり、第２枠体３４の狭小部３５ａ、３５ｂにもビア・ホール３８が設けられる。この場合、狭小部３５ａ、３５ｂの壁幅が狭いため、狭小部３５ａ、３５ｂに設けられるビア・ホール３８ａ、３８ｂの径が、幅が広い他の壁部分に設けられるビア・ホール３８よりも小さくなる。
【００１３】
【発明が解決しようとする課題】
従来の高周波用パッケージ装置は、使用する周波数が高くなりたとえば準ミリ波帯以上になると、フィードスルー部に設けられるビア・ホールの径が、たとえば０．１φ程度と小さくなる。ビア・ホールの径が小さいと、ビア・ホールのリアクタンス分が大きくなり、たとえば接地部分に電位差が発生し、反射特性などの高周波特性が悪化する。
【００１４】
本発明は、上記した欠点を解決し、良好な高周波特性をもつ高周波用パッケージ装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、ベースプレートと、下方に位置する第１層およびこの第１層の上方に位置する第２層の２つの層を有し、前記第２層の一部に幅の狭い狭小部が設けられ、かつ、上下面に接地導体が形成され、前記ベースプレート上に配置されたセラミック製の壁部分と、この壁部分の前記上面接地導体と前記下面接地導体とを電気的に接続する複数のビア・ホールと、前記第２層の狭小部の下方を貫通する伝送線路と具備した高周波用パッケージ装置において、前記複数のビア・ホールのうち、前記第２層の狭小部を挟んで幅が広くなった部分に設けた対のビア・ホールが、前記伝送線路の延長方向の長さの方がその延長方向と直交する方向に比べて長い長孔であることを特徴としている。
【００１６】
【発明の実施の形態】
本発明の実施形態について図１の斜視図を参照して説明する。
【００１７】
パッケージの底部を構成し接地面となる金属製ベースプレート１１上に、パッケージの壁部分を構成するセラミック製の第１枠体１２が配置されている。第１枠体１２は、たとえば四角形状の４つの側壁１２ａ〜１２ｄを有し、その裏面に接地導体となる導電層１３が形成されている。第１枠体１２は導電層１３の部分がベースプレート１１と接合されている。
【００１８】
第１枠体１２上には、第１枠体１２とともに、パッケージの壁部分を構成するセラミック製の第２枠体１４が配置されている。第２枠体１４は、第１枠体１２に重なるような四角形状の４つの側壁１４ａ〜１４ｄを有している。第２枠体１４の対向する２つの側壁、たとえば１４ａ、１４ｃの一部に、幅がその両側よりも狭い狭小部１５ａ、１５ｂが設けられている。第２枠体１４の表面には、狭小部１５ａ、１５ｂも含め全体に接地導体となる導電層１６が形成されている。
【００１９】
第２枠体１４の狭小部１５ａ、１５ｂの下方に位置する第１枠体１２上に、壁部分を内側から外側に貫通する伝送線路、たとえばストリップ導体１７ａ、１７ｂが形成され、いわゆるフィードスルー部を構成している。
【００２０】
また、第１枠体１２および第２枠体１４が重なった壁部分には、壁の延長方向に沿ってその全体に断面がほぼ円形の複数のビア・ホール１８が設けられている。また、第２枠体１４の狭小部１５ａ、１５ｂを挟んで幅が広くなった部分に、ストリップ導体１７ａ、１７ｂの延長方向の長さの方が、その延長方向と直交する方向に比べて長く、断面が長楕円状の一対のビア・ホール１９ａ、１９ｂがそれぞれ設けられている。ビア・ホール１９ａ、１９ｂは、断面がほぼ円形の複数のビア・ホール１８を含め、ストリップ導体１７ａ、１７ｂの一番近い位置に設けられている。
【００２１】
断面がほぼ円形のビア・ホール１８および断面が長楕円状のビア・ホール１９ａ、１９ｂは、いずれも第２枠体１４の表面から第１枠体１２の裏面まで貫通する貫通孔を設け、その貫通孔の内面に導電層を設けた構造をしており、第２枠体１４表面の導電層１６と第１枠体１２裏面の導電層１３とを電気的に接続している。貫通孔が長楕円状のビア・ホール１９ａ、１９ｂは、たとえば、その貫通孔部分が導電層を形成する導電材料で充填された構造になっている。
【００２２】
断面がほぼ円形のビア・ホール１８は、たとえばλ／４以下の間隔で設けられ、壁部分の内側と外側とを電気的にシールドしている。また、長楕円状ビア・ホール１９ａ、１９ｂは、たとえば狭小部１５ａ、１５ｂを挟み、幅の広い部分にλ／４以上でλ／２以下の間隔で設けられている。なお、長楕円状ビア・ホール１９ａ、１９ｂの間隔Ｌは、使用する周波数に応じて適宜設定される。
【００２３】
この場合、ストリップ導体１７ａ、１７ｂが貫通するフィードスルー部では、第１枠体１２裏面の導電層１３および第２枠体１４表面の導電層１６が上下の壁面に相当し、長楕円状ビア・ホール１９ａ、１９ｂが左右の壁面に相当する導波管が等価的に構成され、その導波管の寸法で決まる周波数が遮断され、壁部分の内側と外側とを電気的にシールドしている。
【００２４】
上記の構成において、電界効果トランジスタなどの半導体チップが壁部分で囲まれた内側のベースプレート１１上に配置される。その後、半導体チップとストリップ導体１７ａ、１７ｂがワイヤなどで結線され、さらに、矩形状の壁部分の開口が金属製の蓋（図示せず）で封止される。
【００２５】
上記した構成によれば、第１枠体１２および第２枠体１４で構成された壁部分の内側と外側は、ベースプレート１１やビア・ホール１８、１９ａ、１９ｂ、蓋などで囲まれ、電気的にシールドされる。
【００２６】
ここで、フィードスルー部を抜き出した図２を参照して説明する。図２では、図１に対応する部分には同じ符号を付し、重複する説明を一部省略する。
【００２７】
壁部分のほぼ全体に、断面がほぼ円形のビア・ホール１８はλ／４以下の間隔で設けられている。フィードスルー部では、狭小部１５ａ、１５ｂを避けて第２枠体１４の幅が広い部分を利用して断面が長楕円状のビア・ホール１９ａ、１９ｂが設けられている。この場合、ビア・ホール１９ａ、１９ｂの断面を長楕円状に形成することによって、フィードスルー部に等価的に導波管が構成され、内部と外部とが電気的にシールドされる。
【００２８】
上記した構成によれば、パッケージのフィードスルー部において、伝送線路に隣接して設けられるビア・ホールの貫通孔部分の断面寸法が大きいため、その分、リアクタンスが小さくなり、反射特性などの高周波特性の悪化が抑えられ、良好な高周波特性をもつ高周波用パッケージ装置が得られる。
【００２９】
【発明の効果】
本発明によれば、良好な高周波特性をもつ高周波用パッケージ装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための斜視図である。
【図２】本発明のフィードスルー部を抜き出して示した斜視図である。
【図３】従来例を説明するための斜視図である。
【図４】従来例のフィードスルー部を抜き出して示した斜視図である。
【符号の説明】
１１…ベースプレート
１２…第１枠体
１３…第１枠体裏面の導電層
１４…第２枠体
１５ａ、１５ｂ…第２枠体の狭小部
１６…第２枠体表面の導電層
１７ａ、１７ｂ…ストリップ導体
１８…ビア・ホール
１９ａ、１９ｂ…貫通孔が長孔のビア・ホール
Ｌ…貫通孔が長孔のビア・ホールの間隔
Claims (2)
- ベースプレートと、下方に位置する第１層およびこの第１層の上方に位置する第２層の２つの層を有し、前記第２層の一部に幅の狭い狭小部が設けられ、かつ、上下面に接地導体が形成され、前記ベースプレート上に配置されたセラミック製の壁部分と、この壁部分の前記上面接地導体と前記下面接地導体とを電気的に接続する複数のビア・ホールと、前記第２層の狭小部の下方を貫通する伝送線路と具備した高周波用パッケージ装置において、前記複数のビア・ホールのうち、前記第２層の狭小部を挟んで幅が広くなった部分に設けた対のビア・ホールが、前記伝送線路の延長方向の長さの方がその延長方向と直交する方向に比べて長い長孔であることを特徴とする高周波用パッケージ装置。
- 壁部分が矩形状の４つの側壁部分を有し、貫通孔が長孔に形成された対のビア・ホールが、前記壁部分の対向して位置する２つの側壁部分に設けられている請求項１記載の高周波用パッケージ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000298393A JP3833460B2 (ja) | 2000-09-29 | 2000-09-29 | 高周波用パッケージ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000298393A JP3833460B2 (ja) | 2000-09-29 | 2000-09-29 | 高周波用パッケージ装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002110845A JP2002110845A (ja) | 2002-04-12 |
| JP2002110845A5 JP2002110845A5 (ja) | 2004-09-02 |
| JP3833460B2 true JP3833460B2 (ja) | 2006-10-11 |
Family
ID=18780362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000298393A Expired - Fee Related JP3833460B2 (ja) | 2000-09-29 | 2000-09-29 | 高周波用パッケージ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833460B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5636834B2 (ja) * | 2010-09-10 | 2014-12-10 | 富士通株式会社 | 高周波回路用パッケージ及び高周波回路装置 |
-
2000
- 2000-09-29 JP JP2000298393A patent/JP3833460B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110845A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0503200B1 (en) | Package for microwave integrated circuit | |
| JP2910736B2 (ja) | ストリップ線路−導波管変換器 | |
| EP1775765B1 (en) | Multilayer dielectric substrate and semiconductor package | |
| US6204448B1 (en) | High frequency microwave packaging having a dielectric gap | |
| EP0157505B1 (en) | High-frequency semiconductor device | |
| JPH06232217A (ja) | フィルムキャリア信号伝送線路 | |
| US8222976B2 (en) | Multilayer dielectric substrate and semiconductor package | |
| JPH06181266A (ja) | 高周波帯ｉｃ用パッケージ | |
| US4768004A (en) | Electrical circuit interconnect system | |
| JP3537626B2 (ja) | 高周波用パッケージ | |
| US7795729B2 (en) | Transceiver device | |
| JP3833460B2 (ja) | 高周波用パッケージ装置 | |
| KR100983855B1 (ko) | 고주파용 반도체 장치 | |
| US6140698A (en) | Package for microwave and mm-wave integrated circuits | |
| JP2004247980A (ja) | 伝送線路の接続構造及び方法 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JP3996330B2 (ja) | 高周波パッケージ | |
| JPH0884007A (ja) | ストリップ線路型結合器 | |
| JPH11346106A (ja) | マイクロストリップ線路の接続方法 | |
| JPS63200545A (ja) | 高周波用混成集積回路 | |
| JP4095263B2 (ja) | 高周波パッケージ | |
| JP2006073935A (ja) | 半導体パッケージ | |
| JP3056102B2 (ja) | マイクロ波回路用パッケージおよびその実装体 | |
| JP4005858B2 (ja) | 高周波回路部品搭載用基板、高周波半導体パッケージ、およびそれらの実装構造 | |
| JP3600729B2 (ja) | 高周波回路用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |