JP3816566B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3816566B2 JP3816566B2 JP01190196A JP1190196A JP3816566B2 JP 3816566 B2 JP3816566 B2 JP 3816566B2 JP 01190196 A JP01190196 A JP 01190196A JP 1190196 A JP1190196 A JP 1190196A JP 3816566 B2 JP3816566 B2 JP 3816566B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- lead electrode
- base
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
この発明は、バイポーラトランジスタを有する半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
バイポーラトランジスタは、高速性能および駆動性能が特に優れており半導体集積回路装置に数多く用いられている。
図56は従来のバイポーラトランジスタの構造を示す断面図である。図において、1は例えばP型のシリコン単結晶から成る半導体基板(以下、基板と称す)、2はN+型のコレクタ埋め込み層、3はN型のエピタキシャル層、4は素子分離用のフィールド酸化膜、5はフィールド酸化膜4下層に形成されたP+型分離領域、6はP+型分離領域5下層に形成されたP型下面分離領域、7はフィールド酸化膜4に囲まれたバイポーラトランジスタの活性領域である。また、8はN+型のコレクタウォール領域、9はポリシリコンから成るP+型のベース引き出し電極、10はベース引き出し電極9からの不純物拡散により形成されたP+型の外部ベース領域、11はP型の真性ベース領域である。
【0003】
さらに、12は活性領域7内でベース引き出し電極9に設けられたエミッタ開口部、13はエミッタ開口部12内壁に形成された酸化膜サイドウォール、14はベース引き出し電極9上に形成されたシリコン酸化膜、15はエミッタ開口部12内に埋め込む様に形成され、酸化膜サイドウォール13およびシリコン酸化膜14によりベース引き出し電極9と分離された、ポリシリコンから成るN+型のエミッタ引き出し電極、16はエミッタ引き出し電極15からの不純物拡散により形成されたN型のエミッタ領域である。また、17は層間酸化膜、18はベース引き出し電極9、エミッタ引き出し電極15、およびコレクタウォール領域8にそれぞれ接続形成された電極配線層である。
【0004】
【発明が解決しようとする課題】
この様に構成される従来のバイポーラトランジスタは、ホトリソグラフィ技術を用いて開口したエミッタ開口部12内に酸化膜サイドウォール13を介してエミッタ引き出し電極15を形成する。このため、エミッタ引き出し電極15からの不純物拡散により形成されるエミッタ領域16の幅(以下、エミッタ幅と称す)は、エミッタ開口部12の寸法より酸化膜サイドウォール13の幅の分だけ小さいものである。
従来のバイポーラトランジスタのエミッタ幅は、上記の様に決定されるため、エミッタ開口部12を形成する際の写真製版時のばらつきおよびエッチングのばらつき、さらに酸化膜サイドウォール13の幅のばらつきの影響を受けてしまい、微細化に対してばらつきの影響が大きくなり、信頼性良く微細化を図る上で妨げとなっていた。
【0005】
この発明は、以上の様な問題点を解消するためになされたものであって、エミッタ領域を高精度で微細化し、バイポーラトランジスタの微細化、高速化を図ることを目的とする。
【0006】
【課題を解決するための手段】
この発明の請求項1に係る半導体装置は、半導体基板上に、バイポーラトランジスタが形成されるべき活性領域を囲む様に形成された分離絶縁膜と、上記バイポーラトランジスタのコレクタ層と、上記活性領域内で上記コレクタ層上に形成された上記バイポーラトランジスタのベース領域と、上記活性領域を一部覆う様に、上記ベース領域に接続形成されたベース引き出し電極と、このベース引き出し電極の全周囲側壁を取り囲むように絶縁膜を介してサイドウォールとして形成されたエミッタ引き出し電極と、このエミッタ引き出し電極直下の上記活性領域内で上記ベース領域上に形成された上記バイポーラトランジスタのエミッタ領域と、上記エミッタ引き出し電極上に形成されてエミッタ用のコンタクトホールを介して上層の電極配線層に接続された導電膜とを有し、上記エミッタ引き出し電極が上記活性領域から上記分離絶縁膜領域に渡って形成され、上記導電膜が、上記エミッタ引き出し電極のうち上記分離絶縁膜領域の部分のみを覆う様に形成されたものである。
【0007】
この発明の請求項2に係る半導体装置は、半導体基板上に、バイポーラトランジスタが形成されるべき活性領域を囲む様に形成された分離絶縁膜と、上記バイポーラトランジスタのコレクタ層と、上記活性領域内で上記コレクタ層上に形成された上記バイポーラトランジスタのベース領域と、上記活性領域を一部覆う様に、上記ベース領域に接続形成されたベース引き出し電極と、このベース引き出し電極の全周囲側壁を取り囲むように絶縁膜を介してサイドウォールとして形成されたエミッタ引き出し電極と、このエミッタ引き出し電極直下の上記活性領域内で上記ベース領域上に形成された上記バイポーラトランジスタのエミッタ領域とを有し、上記活性領域内の上記ベース引き出し電極に複数の開口部が形成され、上記エミッタ引き出し電極が、上記ベース引き出し電極の周囲部側壁と開口部内壁とに絶縁膜を介してサイドウォールとして形成され、上層の電極配線層との接続のためのベース用のコンタクトホールが、上記開口部間には形成されず、上記ベース引き出し電極内の周辺部上に形成されたものである。
【0008】
この発明の請求項3に係る半導体装置の製造方法は、半導体基板上に、バイポーラトランジスタが形成されるべき活性領域を囲む様に分離絶縁膜を形成する工程と、上記活性領域を覆うように上記半導体基板上に第1の導電膜と第1の絶縁膜とを順次形成する工程と、マスク膜を用いて上記第1の絶縁膜をパターニングした後、該第1の絶縁膜のパターンをマスクとして上記第1の導電膜をパターニングすることにより、上記第1の導電膜から成るベース引き出し電極を上記活性領域を一部覆うように形成する工程と、上記活性領域内で上記ベース引き出し電極に覆われていない領域に、真性ベース領域を形成する工程と、上記ベース引き出し電極側面に第2の絶縁膜を形成する工程と、その後上記第1の絶縁膜のパターンを覆って全面に第2の導電膜を形成し、該第2の導電膜を異方性エッチングにより除去して該第2の導電膜サイドウォールを残存させ、上記ベース引き出し電極側壁に上記第2の絶縁膜を介して上記第2の導電膜サイドウォールから成るエミッタ引き出し電極を形成する工程と、上記ベース引き出し電極および上記エミッタ引き出し電極から上記半導体基板への不純物拡散により上記活性領域内に、上記真性ベース領域に隣接する外部ベース領域とエミッタ領域とをそれぞれ形成する工程とを有するものである。
【0009】
この発明の請求項4に係る半導体装置の製造方法は、エミッタ引き出し電極上に導電膜をパターニングして形成し、その後層間絶縁膜を形成して、後工程で形成する電極配線層と接続のためのエミッタ用のコンタクトホールを上記導電膜上に、ベース用のコンタクトホールをベース引き出し電極上にそれぞれ形成するものである。
【0010】
この発明の請求項5に係る半導体装置の製造方法は、活性領域上から分離絶縁膜上に渡ってエミッタ引き出し電極を形成した後、上記分離絶縁膜上の上記エミッタ引き出し電極のみを覆う様に導電膜を形成するものである。
【0011】
この発明の請求項6に係る半導体装置の製造方法は、エミッタ引き出し電極を形成した後、このエミッタ引き出し電極側壁に酸化膜サイドウォールを形成して、活性領域内の上記エミッタ引き出し電極のベース引き出し電極と反対側の半導体基板表面を覆い、次いで上記活性領域内の上記エミッタ引き出し電極上に導電膜を形成するものである。
【0012】
この発明の請求項7に係る半導体装置の製造方法は、エミッタ引き出し電極を形成した後、このエミッタ引き出し電極側壁に酸化膜サイドウォールを形成して、活性領域内の上記エミッタ引き出し電極のベース引き出し電極と反対側の半導体基板表面を覆い、次いで上記エミッタ引き出し電極上に自己整合的にシリサイド膜を形成した後、このシリサイド膜を介して上記エミッタ引き出し電極上に導電膜を形成するものである。
【0013】
この発明の請求項8に係る半導体装置の製造方法は、ベース引き出し電極を形成した後、熱酸化法によりシリコン酸化膜から成る第2の絶縁膜を形成し、異方性エッチングにより上記ベース引き出し電極に覆われていない活性領域上の上記第2の絶縁膜を除去して上記ベース引き出し電極側面に上記第2の絶縁膜を残存させ、次いでイオン注入法により真性ベース領域を形成し、その後エミッタ引き出し電極を形成するものである。
【0014】
この発明の請求項9に係る半導体装置の製造方法は、ベース引き出し電極側壁に第2の絶縁膜を介して第2の導電膜サイドウォールを、活性領域上から分離絶縁膜上に渡って形成し、上記分離絶縁膜上の上記第2の導電膜サイドウォールの一部または全部を除去して、残存した上記第2の導電膜サイドウォールから成るエミッタ引き出し電極を形成するものである。
【0015】
【発明の実施の形態】
実施の形態1.
以下、この発明の実施の形態1を図について詳しく説明する。
図1はこの発明の実施の形態1によるバイポーラトランジスタの構造を示す断面図である。図において、19は例えばP型のシリコン単結晶から成る半導体基板(以下、基板と称す)、20はN+型のコレクタ埋め込み層、21はN型のコレクタ層としてのエピタキシャル層、22は素子分離用の分離絶縁膜としてのフィールド酸化膜、23はフィールド酸化膜22下層に形成されたP+型分離領域、24はP+型分離領域23下層に形成されたP型下面分離領域、25はフィールド酸化膜22に囲まれたバイポーラトランジスタの活性領域、26はコレクタ埋め込み層20に接続形成されたN+型のコレクタウォール領域である。
【0016】
また、27は活性領域25上の所定領域からフィールド酸化膜22上に渡って形成された、ポリシリコンから成るP+型のベース引き出し電極、28はベース引き出し電極27からの不純物拡散により活性領域25に形成されたP+型の外部ベース領域、29は活性領域25に、外部ベース領域28と隣接して形成されたP型の真性ベース領域で、外部ベース領域28とともにベース領域を構成する。30はベース引き出し電極27側面に形成された絶縁膜としてのシリコン酸化膜、31はシリコン酸化膜30を介してベース引き出し電極27側壁にサイドウォールとして形成された、ポリシリコンから成るN+型のエミッタ引き出し電極、32はエミッタ引き出し電極31からの不純物拡散により真性ベース領域29上に形成されたエミッタ領域である。
【0017】
また、33はフィールド酸化膜22領域内のエミッタ引き出し電極31上に接して所定領域に形成された導電膜、34および35は絶縁のためのTEOS酸化膜、36は層間絶縁膜としての層間酸化膜である。37は層間酸化膜36およびシリコン酸化膜34、35に設けられたコンタクトホール、38は層間酸化膜36上に形成された電極配線層であり、特に37aは導電膜33上に配設されたエミッタ用のコンタクトホール、38aはコンタクトホール37aを介して導電膜33に接続形成されたエミッタ用電極配線層、37bはベース引き出し電極27上に配設されたベース用のコンタクトホール、38bはコンタクトホール37bを介してベース引き出し電極27に接続形成されたベース用電極配線層、37cはコレクタウォール領域26上に配設されたコレクタ用のコンタクトホール、38cはコンタクトホール37cを介してコレクタウォール領域26に接続形成されたコレクタ用電極配線層である。
【0018】
この様に構成されるバイポーラトランジスタの製造方法を、図2〜図15に基づいて以下に示す。なお、図2〜図11、図13および図14は断面図であり、図12は断面図と主要部の平面図であり、図15は主要部の平面図である。
まず、基板19上にシリコン酸化膜39を厚く形成し、このシリコン酸化膜39をレジストマスクを用いてパターニングし、コレクタ埋め込み層20形成予定領域を開口する。続いて、基板19上からイオン注入法によりN型の例えばアンチモンを注入した後熱処理を行い、N+型領域20aを形成する(図2)。
次に、シリコン酸化膜39を除去した後、基板19上に新たにシリコン酸化膜40を薄く形成し、その上にホトリソグラフィ技術を用いてレジストパターン41を形成する。このレジストパターン41をマスクとして、基板19上からイオン注入法によりP型の例えばボロンを注入してP型領域24aを形成する(図3)。
【0019】
次に、レジストパターン41を除去した後、熱処理を行い、さらにシリコン酸化膜40を除去する。この後、全面にN型のエピタキシャル層21を成長させる。この時、基板19表面方向に、N+型領域20a内およびP型領域24a内の不純物が拡散して、コレクタ埋め込み層20およびP型拡散領域24bが形成される(図4)。
次に、エピタキシャル層21上の全面にシリコン酸化膜42を薄く形成し、その上にホトリソグラフィ技術を用いてレジストパターン43を形成する。このレジストパターン43をマスクとして、基板19上からイオン注入法によりP型の例えばボロンを注入して、P型拡散領域24bの上層にP型領域24cを形成する(図5)。
【0020】
次に、レジストパターン43を除去した後、熱処理を行い、さらにシリコン酸化膜42を除去する。この後、全面にシリコン酸化膜44を薄く形成し、その上の全面にポリシリコン膜45とさらにその上にシリコン窒化膜46を形成する。この後、シリコン窒化膜46上にホトリソグラフィ技術を用いてレジストパターン47を形成し、このレジストパターン47をマスクとしてシリコン窒化膜46のフィールド酸化膜22形成予定領域をエッチング除去する。さらに、全面にホトレジスト膜を形成してホトリソグラフィ技術を用いてレジストパターン48を形成し、このレジストパターン48をマスクとして、基板19上からイオン注入法によりP型の例えばボロンを注入して、P型拡散領域24bの上層にP+型領域23aを形成する(図6)。
【0021】
次に、レジストパターン47、48を除去した後、フィールド酸化膜22を形成し、その後、シリコン窒化膜46、ポリシリコン膜45、およびシリコン酸化膜44を順次除去すると、図に示す様に、バイポーラトランジスタの活性領域25と分離領域(フィールド酸化膜22、P+型分離領域23、P型下面分離領域24)とが基板19上に形成される(図7)。
次に、全面にシリコン窒化膜(図示せず)を形成した後、レジストマスクを用いて上記シリコン窒化膜をパターニングし、その上の全面にリンガラス膜(図示せず)を形成した後、熱処理を施すことによりリンをエピタキシャル層21に拡散させ、N+型のコレクタウォール領域26を形成する。その後、上記リンガラス膜およびシリコン窒化膜を除去する(図8)。
【0022】
次に、全面にポリシリコン膜27aを約0.2μmの膜厚に堆積し、基板19上からイオン注入法により、P型の例えばBF2+を、例えば40KeV、4E15cm−2ポリシリコン膜27aの全面に注入する。
この後、ポリシリコン膜27a上の全面にTEOS酸化膜34を約0.3μmの膜厚に堆積し、続いて熱処理を例えば850℃で30分行う。これにより、ポリシリコン膜27aからエピタキシャル層21の活性領域25に不純物が拡散され、P型領域29aが形成される(図9)。
【0023】
次に、レジストマスクを用いた異方性エッチングによりTEOS酸化膜34をパターニングし、このTEOS酸化膜34をマスクとして下地のポリシリコン膜27aを異方性エッチングして、ベース引き出し電極27を形成する。このベース引き出し電極27のパターニングの際の異方性エッチングにより、エピタキシャル層21表面も0.05μm程度エッチングされ、P型領域28aも一部除去される。この後、基板19に例えば850℃で30分程度の熱処理を施し、ベース引き出し電極27側面に0.05μm程度の厚さのシリコン酸化膜30を形成し、同時にエピタキシャル層21の表面露出部分にもシリコン酸化膜49を形成する。さらに、この熱処理によってベース引き出し電極27から外部ベース領域28への不純物拡散が行われる(図10)。
【0024】
次に、全面異方性エッチングによりシリコン酸化膜49を除去し、真性ベース領域29形成のためのイオン注入を、基板19上からP型の例えばB+を、例えば25KeV、2.0E14cm−2で注入して行う。このとき、コレクタウォール領域26にも注入されるが、N型不純物の濃度が高いため特に問題はない。また、レジストマスクを用いて真性ベース領域29にのみ注入しても良い(図11)。
次に、全面にエミッタ引き出し電極31となるポリシリコン膜を約0.3μmの膜厚に堆積した後、基板19上からイオン注入法によりN型の例えばAS+を、例えば50KeV、1.5E16cm−2でポリシリコン膜の全面に注入する。続いて、このポリシリコン膜を全面異方性エッチングして、ベース引き出し電極27側壁に、シリコン酸化膜30を介してポリシリコン膜のサイドウォールを約0.2μmの幅で残存させ、エミッタ引き出し電極31を形成する。この後、基板19に例えば850℃で30分程度の熱処理を施し、エミッタ引き出し電極31からエピタキシャル層21へ不純物拡散させ、エミッタ領域32を形成する(図12(a)、図12(b))。
【0025】
次に、全面にTEOS酸化膜35を約0.2μmの膜厚に形成した後、このTEOS酸化膜35をレジストマスクを用いて異方性エッチングして、フィールド酸化膜22上におけるエミッタ引き出し電極31表面を含む所定領域を開口する(図13)。
次に、全面に金属膜等の導電膜33を形成し、レジストマスクを用いた異方性エッチングによりパターニングをして、上記TEOS酸化膜35の開口部に残存させ、エミッタ引き出し電極31上に導電膜33を接続形成する(図14)。
【0026】
次に、全面に層間酸化膜36を堆積した後、コンタクトホール37を形成し(図15)、このコンタクトホール37を埋め込む様にアルミニウムから成る電極配線層38を形成し、レジストマスクを用いて電極配線層38をパターニングする(図1参照)。
この後、所定の処理を施してバイポーラトランジスタを完成する。
【0027】
上記実施の形態1に示すバイポーラトランジスタは、エミッタ引き出し電極31をベース引き出し電極27側壁にシリコン酸化膜30を介してサイドウォールとして形成する。このためエミッタ引き出し電極31からの不純物拡散により形成されるエミッタ領域32の幅(以下、エミッタ幅と称す)は、上記サイドウォールとしてのエミッタ引き出し電極31の幅で決定され、この寸法はエミッタ引き出し電極31を構成するポリシリコン膜の堆積時の膜厚以下(例えば約70%)となる。このため、エミッタ幅は、ホトリソグラフィ技術の精度によらず、高精度に形成でき、しかもホトリソグラフィ技術の最小寸法よりも微細化が可能となる。
また、ベース引き出し電極27も従来の様にエミッタ開口部12を囲んで活性領域7全体に形成することなく、フィールド酸化膜22の片側一方向のみに形成されるため、バイポーラトランジスタの活性領域25を縮小できる。
これらの縮小効果により、エミッタ・ベース間容量およびベース・コレクタ間容量が減少しバイポーラトランジスタの速度性能が向上するとともにこの様な効果を有するバイポーラトランジスタが容易に製造できる。
【0028】
また、導電膜33をフィールド酸化膜22領域内のエミッタ引き出し電極31上に形成することにより、エミッタ引き出し電極31が微細であっても、コンタクトホール37aを介して電極配線層38aと容易で確実に電気的接続ができる。
さらに、導電膜33は、活性領域25内のエミッタ引き出し電極31上には形成しないため、真性ベース領域29と導電膜33とのショート等の問題がなく、容易に製造できる。
【0029】
また、ベース引き出し電極27およびエミッタ引き出し電極31にポリシリコン膜を用いているため、基板19への不純物拡散により外部ベース領域28およびエミッタ領域32がそれぞれ容易に形成でき、バイポーラトランジスタの製造が容易になる。また、低抵抗で信頼性の高いベース引き出し電極27およびエミッタ引き出し電極31が形成できる。
さらに、ベース引き出し電極27がポリシリコンで構成されるため、熱酸化法によりベース引き出し電極27側面に容易にシリコン酸化膜30が形成できる。また、熱酸化法で形成されるシリコン酸化膜30は、高精度で均一な微細幅で形成できる。このためシリコン酸化膜30を介してベース引き出し電極27側壁に形成されるエミッタ引き出し電極31がより高精度に微細に形成でき信頼性が向上する。
【0030】
なお、ベース引き出し電極27側面に形成されるシリコン酸化膜30は、シリコン酸化膜を全面に堆積した後、異方性エッチングによりベース引き出し電極27側壁にサイドウォールを残存させて形成することもできる。
【0031】
また、上記実施の形態1では、NPN型バイポーラトランジスタについて説明したが、PNP型バイポーラトランジスタでも同様な効果を有する。
【0032】
実施の形態2.
次に、この発明の実施の形態2を説明する。図16はこの発明の実施の形態2によるバイポーラトランジスタの構造を示す断面図である。図16に示す様に、上記実施の形態1で示したバイポーラトランジスタのポリシリコンから成るエミッタ引き出し電極31上にシリサイド膜としてのTiSi2膜50を自己整合的に形成してエミッタ電極51を構成し、エミッタ引き出し電極31の側壁に酸化膜サイドウォール52を配設したものである。この酸化膜サイドウォール52は、活性領域25内でエミッタ引き出し電極31とフィールド酸化膜22との間を埋める様に形成される。また、導電膜33aは、フィールド酸化膜22領域内のエミッタ引き出し電極31上のTiSi2膜50上に接して所定領域に形成される。
【0033】
この様に構成されるバイポーラトランジスタの製造方法を図17に基づいて以下に示す。
まず、上記実施の形態1と同様に、ベース引き出し電極27、エミッタ引き出し電極31、外部ベース領域28、真性ベース領域29、エミッタ領域32を形成する(図2〜図12参照)。
次に、全面にTEOS酸化膜を約0.2μmの膜厚に堆積し、全面異方性エッチングしてエミッタ引き出し電極31側壁に酸化膜サイドウォール52を形成する。これにより、活性領域25内でエミッタ引き出し電極31とフィールド酸化膜22との間に露出していた真性ベース領域29表面を、酸化膜サイドウォール52によって覆う(図17(a))。
【0034】
次に、全面にTi膜を堆積後、ランプアニールを600〜700℃のN2雰囲気中で行う。これによりポリシリコンから成るエミッタ引き出し電極31上およびコレクタウォール領域26上のTi膜は下地のシリコンと反応してTiSi、TiSi2またはその混合膜となる。この後未反応のTi膜を除去し、再度ランプアニールを最高800℃程度で行って、エミッタ引き出し電極31上およびコレクタウォール領域26上にTiSi2膜50を自己整合的に形成する(図17(b))。
次に、上記実施の形態1と同様に、TEOS酸化膜35を形成した後、所定領域を開口し、導電膜33aをフィールド酸化膜22領域内のTiSi膜50上に接続形成する。
この後、上記実施の形態1と同様にして層間酸化膜36、コンタクトホール37および電極配線層38を順次形成し、所定の処理を施してバイポーラトランジスタを完成する(図16参照)。
【0035】
この実施の形態2では、エミッタ引き出し電極31上にTiSi2膜50を形成したため、エミッタ電極51の抵抗が低減できる。また、この場合TiSi2膜50はコレクタウォール領域26上にも形成され、コレクタ電極の抵抗も低減できる。
このため、上記実施の形態1と同様の効果に加え、さらに寄生抵抗が低減できバイポーラトランジスタの速度性能、駆動性能が向上する。
【0036】
また、ポリシリコンから成るエミッタ引き出し電極31側壁に酸化膜サイドウォール52を形成して真性ベース領域29表面を覆った後、TiSi2膜50を自己整合的にエミッタ引き出し電極31上に形成するため、TiSi2膜50が真性ベース領域29上に接触して、エミッタ・ベース間がショートするのが防止できて、エミッタ引き出し電極31上に容易にTiSi2膜50が形成でき、上記効果を有するバイポーラトランジスタを容易に製造できる。
【0037】
実施の形態3.
次に、この発明の実施の形態3を説明する。図18はこの発明の実施の形態3によるバイポーラトランジスタの構造を示す断面図である。図18に示す様に、上記実施の形態1で示したバイポーラトランジスタのエミッタ引き出し電極31側壁に、上記実施の形態2と同様の酸化膜サイドウォール52を配設して、導電膜33bを活性領域25内のエミッタ引き出し電極31上にも形成し、エミッタ用のコンタクトホール37aをエミッタ領域32の上層に設けたものである。
【0038】
この様に構成されるバイポーラトランジスタの製造方法を図19に基づいて以下に示す。
まず、上記実施の形態1と同様に、ベース引き出し電極27、エミッタ引き出し電極31、外部ベース領域28、真性ベース領域29、エミッタ領域32を形成する(図2〜図12参照)。
次に上記実施の形態2と同様に、エミッタ引き出し電極31側壁に酸化膜サイドウォール52を形成して、真性ベース領域29の露出部を覆う(図17(a)参照)。
次に、全面に導電膜33bを形成し、レジストマスクを用いた異方性エッチングによりパターニングして、活性領域25内のエミッタ引き出し電極31上を含む所定領域に残存させる(図19)。
【0039】
次に、上記実施の形態1と同様にして、層間酸化膜36を形成してコンタクトホール37を開口し、このコンタクトホール37を埋め込む様に電極配線層38を形成してパターニングする。このときエミッタ用のコンタクトホール37aは、活性領域25内のエミッタ引き出し電極31上層に設けられ、エミッタ用の電極配線層38aは、コンタクトホール37aを介して導電膜33bに接続形成される(図18参照)。
この後、所定の処理を施してバイポーラトランジスタを完成する。
【0040】
この実施の形態3では、エミッタ引き出し電極31側壁に酸化膜サイドウォール52を形成することにより、導電膜33bと真性ベース領域29とが接触してエミッタ・ベース間がショートすることなく、導電膜33bを活性領域25内のエミッタ引き出し電極31上にも形成することができ、エミッタ用のコンタクトホール37aが形成できる領域が広がり、設計上の自由度が向上する。
また、この実施の形態では、エミッタ用のコンタクトホール37aをエミッタ領域32上層に設けたため、エミッタ領域32とコンタクトホール37aとの間の距離が短くなり、エミッタ抵抗が低減できる。
【0041】
また、導電膜33bをエミッタ引き出し電極31上全てを覆う様に形成した場合、エミッタ電極の抵抗が低減できる。さらにその場合、エミッタ用のコンタクトホール37aをエミッタ領域32上層だけでなく導電膜33b上に多数形成できコンタクト抵抗も低減でき、エミッタ抵抗を一層低減できる。
以上のことから、上記実施の形態1と同様の効果に加え、さらに寄生抵抗が低減できバイポーラトランジスタの速度性能、駆動性能が向上する。
【0042】
なお、導電膜33bは、図20による平面図に示す様に、活性領域25内のエミッタ引き出し電極31上のみを覆う様に形成しても良く、エミッタ領域32とコンタクトホール37aとの間の距離が短くできエミッタ抵抗が低減できる。
【0043】
また、上記実施の形態2を併用して、エミッタ引き出し電極31上にTiSi2膜50を形成した後導電膜33bを形成しても良く、寄生抵抗が一層低減できる。
【0044】
実施の形態4.
次に、この発明の実施の形態4を説明する。図21はこの発明の実施の形態4によるバイポーラトランジスタの構造を示す断面図である。
図21に示す様に、上記実施の形態3で示したバイポーラトランジスタのエミッタ引き出し電極31をほぼ活性領域25内のみに形成したものである。
この様に構成されるバイポーラトランジスタの製造方法を図22による平面図に基づいて以下に示す。
まず、上記実施の形態1と同様に、ベース引き出し電極27、エミッタ引き出し電極31、外部ベース領域28、真性ベース領域29、エミッタ領域32を形成する(図2〜図12参照)。
【0045】
次に、全面にホトレジスト膜53を形成し、ホトリソグラフィ技術を用いてパターニングしてレジストパターン53を形成する(図22(a))。このレジストパターン53をマスクにして、等方性エッチングにより下地のポリシリコンから成るエミッタ引き出し電極31を除去して、ほぼ活性領域25内にのみエミッタ引き出し電極31を残存させる。この後、レジストパターン53を除去する(図22(b))。
次に、上記実施の形態3と同様に、酸化膜サイドウォール52を形成した後、エミッタ引き出し電極31上に導電膜33bを形成し層間酸化膜36、コンタクトホール37、および電極配線層38を順次形成する(図22(c)、図21参照)。
この後、所定の処理を施してバイポーラトランジスタを完成する。
【0046】
この実施の形態4では、図22(b)に示す様に、エミッタ引き出し電極31が、バイポーラトランジスタの動作に関係ない部分をできるだけ除去してほぼ活性領域25内のみに短く形成されているために、エミッタ抵抗が小さくなるとともに、エミッタ引き出し電極31とベース引き出し電極27との間の容量が低減できる。また、上記実施の形態3と同様に、エミッタ用のコンタクトホール37aがエミッタ領域32上層に設けられることによるエミッタ抵抗の低減効果もある。
このため、上記実施の形態1および3と同様の効果に加え、さらに寄生抵抗、寄生容量を低減でき、バイポーラトランジスタの速度性能、駆動性能が向上する。
【0047】
なお、この場合も上記実施の形態2を併用して、エミッタ引き出し電極31上にTiSi膜50を形成しても良く、寄生抵抗が一層低減できる。
【0048】
実施の形態5.
次に、この発明の実施の形態5を説明する。この実施の形態5は上記実施の形態1〜3に示したバイポーラトランジスタ構造を複数組み合わせたバイポーラトランジスタの構造に関するもので、その平面図を図23に示す。
図23(a)に示す様に、バイポーラトランジスタの活性領域25に複数のベース引き出し電極27が形成され、活性領域25周囲の4方向全てのフィールド酸化膜22上にベース引き出し電極27が乗り上げ、ベース引き出し電極27の周囲全てにシリコン酸化膜30を介してエミッタ引き出し電極31がサイドウォールとして形成される。
【0049】
また図23(b)は、図23(a)で示したバイポーラトランジスタにおいて、上記実施の形態1および2と同様に導電膜33(33a)を形成してコンタクトホール37を形成したもので、A5−A5線による断面図を図24に示す。この場合、導電膜33(33a)が、フィールド酸化膜22領域内のエミッタ引き出し電極31上に形成され、この導電膜33(33a)上にエミッタ用のコンタクトホール37aが形成され、ベース用のコンタクトホール37bはベース引き出し電極27上に形成される。
【0050】
さらにまた図23(c)は、図23(a)で示したバイポーラトランジスタにおいて、上記実施の形態3と同様に導電膜33bを形成してコンタクトホール37を形成したもので、B5−B5線による断面図を図25に示す。この場合、導電膜33bはエミッタ引き出し電極31上全てを覆う様に形成され、この導電膜33b上にエミッタ用のコンタクトホール37aが形成され、ベース用のコンタクトホール37bはベース引き出し電極27上に形成される。
【0051】
この実施の形態5では、活性領域25内に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が増大し、バイポーラトランジスタの駆動性能が向上する。
【0052】
次に、上記実施の形態5の変形例を2ヶ説明する。
図26は上記実施の形態5の変形例1によるバイポーラトランジスタの構造を示す平面図である。図26(a)に示す様に、バイポーラトランジスタの活性領域25に複数のベース引き出し電極27が形成され、活性領域25周囲の3方向のフィールド酸化膜22上にベース引き出し電極27が乗り上げ、ベース引き出し電極27の周囲全てにシリコン酸化膜30を介してエミッタ引き出し電極31がサイドウォールとして形成される。
【0053】
また、図26(b)は、図26(a)で示した変形例1によるバイポーラトランジスタにおいて、上記実施の形態1および2と同様に導電膜33(33a)を形成してコンタクトホール37を形成したもので、C5−C5線による断面図は、図23(b)の断面図と同じで図24に示すものとなる。
さらにまた図26(c)は、図26(a)で示した変形例1によるバイポーラトランジスタにおいて、上記実施の形態3と同様に導電膜33bを形成してコンタクトホール37を形成したもので、D5−D5線による断面図は、図23(c)の断面図と同じで図25に示すものとなる。
【0054】
この変形例1では、活性領域25内に更に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が更に増大して駆動性能が向上したバイポーラトランジスタが得られる。
【0055】
図27は上記実施の形態5の変形例2によるバイポーラトランジスタの構造を示す平面図である。図27(a)に示す様に、バイポーラトランジスタの活性領域25に複数のベース引き出し電極27が形成され、活性領域25周囲の2方向のフィールド酸化膜22上にベース引き出し電極27が乗り上げ、ベース引き出し電極27の周囲全てにシリコン酸化膜30を介してエミッタ引き出し電極31がサイドウォールとして形成される。
【0056】
また図27(b)は、図27(a)で示した変形例2によるバイポーラトランジスタにおいて、上記実施の形態3と同様に導電膜33bを形成してコンタクトホール37を形成したもので、E5−E5線による断面図は、図23(c)の断面図と同じで図25に示すものとなる。
【0057】
この変形例2では、活性領域25内に、上記変形例1よりも更に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積も更に増大して駆動性能が一層向上したバイポーラトランジスタが得られる。
【0058】
実施の形態6.
次に、この発明の実施の形態6を説明する。この実施の形態6は上記実施の形態1〜3に示したバイポーラトランジスタ構造を複数組み合わせたバイポーラトランジスタの構造に関するもので、その平面図を図28に示す。
図28(a)に示す様に、バイポーラトランジスタの活性領域25に複数のベース引き出し電極27が形成され、活性領域25周囲の2方向のフィールド酸化膜22上にベース引き出し電極27が乗り上げ、ベース引き出し電極27の周囲全てにシリコン酸化膜30を介してエミッタ引き出し電極31がサイドウォールとして形成される。
【0059】
また図28(b)は、図28(a)で示したバイポーラトランジスタにおいて、上記実施の形態1および2と同様に導電膜33(33a)を形成してコンタクトホール37を形成したもので、A6−A6線による断面図を図29に示す。この場合、導電膜33(33a)が、フィールド酸化膜22領域内のエミッタ引き出し電極31上に形成され、この導電膜33(33a)上にエミッタ用のコンタクトホール37aが形成され、ベース用のコンタクトホール37bはベース引き出し電極27上に形成される。
【0060】
さらにまた図28(c)は、図28(a)で示したバイポーラトランジスタにおいて、上記実施の形態3と同様に導電膜33bを形成してコンタクトホール37を形成したもので、B6−B6線による断面図を図30に示す。この場合、導電膜33bはエミッタ引き出し電極31上全てを覆う様に形成され、この導電膜33b上にエミッタ用のコンタクトホール37aが形成され、ベース用のコンタクトホール37bはベース引き出し電極27上に形成される。
【0061】
この実施の形態6では、上記実施の形態5に比べ活性領域25内に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が更に増大し、バイポーラトランジスタの駆動性能が向上する。
【0062】
次に、上記実施の形態6の変形例を2ヶ説明する。
図31は上記実施の形態6の変形例1によるバイポーラトランジスタの構造を示す平面図である。図31(a)に示す様に、バイポーラトランジスタの活性領域25に複数のベース引き出し電極27が形成され、活性領域25周囲の1方向のフィールド酸化膜22上にベース引き出し電極27が乗り上げ、ベース引き出し電極27の周囲全てにシリコン酸化膜30を介してエミッタ引き出し電極31がサイドウォールとして形成される。
【0063】
また図31(b)は、図31(a)で示した変形例1によるバイポーラトランジスタにおいて、上記実施の形態1および2と同様に導電膜33(33a)を形成してコンタクトホール37を形成したもので、C6−C6線による断面図は、図28(b)の断面図と同じで図29に示すものとなる。
さらにまた図31(c)は、図31(a)で示した変形例1によるバイポーラトランジスタにおいて、上記実施の形態3と同様に導電膜33bを形成してコンタクトホール37を形成したもので、D6−D6線による断面図は、図28(c)の断面図と同じ図30に示すものとなる。
【0064】
この変形例1では、活性領域25内に上記実施の形態6よりも更に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が更に増大して駆動性能が向上したバイポーラトランジスタが得られる。
【0065】
図32は上記実施の形態6の変形例2によるバイポーラトランジスタの構造を示す平面図である。図32(a)に示す様に、複数のベース引き出し電極27と、このベース引き出し電極27の周囲全てにシリコン酸化膜30を介してサイドウォールとして形成されたエミッタ引き出し電極31とが、全てバイポーラトランジスタの活性領域25内に形成される。
【0066】
また図32(b)は、図32(a)で示した変形例2によるバイポーラトランジスタにおいて、上記実施の形態3と同様に導電膜33bを形成してコンタクトホール37を形成したもので、E6−E6線による断面図は図28(c)の断面図と同じ図30に示すものとなる。
【0067】
この変形例2では、活性領域25内に、上記変形例1よりも更に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積も更に増大して駆動性能が一層向上したバイポーラトランジスタが得られる。
【0068】
実施の形態7.
次に、この発明の実施の形態7を説明する。この実施の形態7は上記実施の形態4に示したバイポーラトランジスタ構造を複数組み合わせたバイポーラトランジスタの構造に関するもので、その平面図を図33に示す。
図33(a)に示す様に、上記実施の形態5で示したバイポーラトランジスタの構造(図23(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
【0069】
また図33(b)は、図33(a)で示したバイポーラトランジスタにおいて導電膜33bを形成してコンタクトホール37を形成したもので、A7−A7線による断面図を図34に示す。この場合、導電膜33bが、活性領域25内に形成されたエミッタ引き出し電極31上全てを覆う様に形成され、この導電膜33b上にエミッタ用のコンタクトホール37aが形成され、ベース用のコンタクトホール37bはベース引き出し電極27上に形成される。
【0070】
この実施の形態7では、上記実施の形態5と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極27との間の容量が低減され、上記実施の形態5と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0071】
次に、上記実施の形態7の変形例を2ヶ説明する。
図35は上記実施の形態7の変形例1によるバイポーラトランジスタの構造を示す平面図である。図35(a)は、上記実施の形態5の変形例1で示したバイポーラトランジスタの構造(図26(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
また図35(b)は、図35(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、B7−B7線による断面図は上記実施の形態7と同様図34に示すものとなる。
【0072】
この変形例1では、上記実施の形態5の変形例1と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極27との間の容量が低減され、上記実施の形態5の変形例1と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0073】
図36は上記実施の形態7の変形例2によるバイポーラトランジスタの構造を示す平面図である。図36(a)は、上記実施の形態5の変形例2で示したバイポーラトランジスタの構造(図27(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
また図36(b)は、図36(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、C7−C7線による断面図は上記実施の形態7と同様図34に示すものとなる。
【0074】
この変形例2では、上記実施の形態5の変形例2と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極27との間の容量が低減され、上記実施の形態5の変形例2と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0075】
実施の形態8.
次に、この発明の実施の形態8を説明する。この実施の形態8は上記実施の形態4に示したバイポーラトランジスタ構造を複数組み合わせたバイポーラトランジスタの構造に関するもので、その平面図を図37に示す。
図37(a)に示す様に、上記実施の形態6で示したバイポーラトランジスタの構造(図28(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
【0076】
また図37(b)は、図37(a)で示したバイポーラトランジスタにおいて導電膜33bを形成してコンタクトホール37を形成したもので、A8−A8線による断面図は、上記実施の形態6の図28(c)と同様図30に示すものとなる。この場合、導電膜33bが、活性領域25内に形成されたエミッタ引き出し電極31上全てを覆う様に形成され、この導電膜33b上にエミッタ用のコンタクトホール37aが形成され、ベース用コンタクトホール37bはベース引き出し電極27上に形成される。
【0077】
この実施の形態8では、上記実施の形態6と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極27との間の容量が低減され、上記実施の形態6と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0078】
次に、上記実施の形態8の変形例を説明する。
図38は上記実施の形態8の変形例によるバイポーラトランジスタの構造を示す平面図である。図38(a)は、上記実施の形態6の変形例1で示したバイポーラトランジスタの構造(図31(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
また図38(b)は、図38(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、B8−B8線による断面図は上記実施の形態6の図28(c)と同様図30に示すものとなる。
【0079】
この変形例では、上記実施の形態6の変形例1と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極27との間の容量が低減され、上記実施の形態6の変形例1と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0080】
実施の形態9.
次に、この発明の実施の形態9を説明する。この実施の形態9は上記実施の形態3に示したバイポーラトランジスタの構造を複数組み合わせたバイポーラトランジスタの構造に関するもので、その平面図を図39に示す。
図39(a)に示す様に、バイポーラトランジスタの活性領域25に櫛型形状のベース引き出し電極54が、櫛型の根元部分54aをフィールド酸化膜22上に乗り上げて形成され、ベース引き出し電極54の周囲全てにシリコン酸化膜30を介してエミッタ引き出し電極31が形成される。
【0081】
また図39(b)は、図39(a)で示したバイポーラトランジスタにおいて、上記実施の形態3と同様に導電膜33bを形成してコンタクトホール37を形成したもので、A9−A9線による断面図を図40に示す。この場合、フィールド酸化膜22領域内のベース引き出し電極54、すなわち櫛型形状の根元部分54a上にのみベース用のコンタクトホール37bが形成される。また、導電膜33bが、エミッタ引き出し電極31上全てを覆う様に形成され、この導電膜33b上にエミッタ用のコンタクトホール37aが形成される。
【0082】
この実施の形態9では、ベース引き出し電極54を櫛型形状に形成し、その櫛の歯パターン54bの部分が活性領域25内に配設されるため、櫛の歯パターン54bの周囲に長いエミッタ引き出し電極31が形成できる。
また、この実施の形態では櫛の歯パターン54bにはコンタクトホール37bを形成しない。このため、コンタクトホール37の幅を考慮してベース引き出し電極櫛の歯パターン54bの幅W1を決定する必要がなく、微細幅のベース引き出し電極櫛の歯パターン54bを活性領域25内に多数形成できる。このためベース引き出し電極54周囲に形成されるエミッタ引き出し電極31も活性領域25内に更に長く形成でき、エミッタ領域32と真性ベース領域29との接合面積を増大でき、バイポーラトランジスタの駆動性能を向上できる。
【0083】
次に、上記実施の形態9の変形例を説明する。
図41は上記実施の形態9の変形例によるバイポーラトランジスタの構造を示す平面図である。図41(a)は、上記実施の形態9のバイポーラトランジスタの構造(図39(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去して、ほぼ活性領域25内のみに形成したものである。
また図41(b)は、図41(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、B9−B9線による断面図は上記実施の形態9と同様図40に示すものとなる。
【0084】
この変形例では、上記実施の形態9と同様の効果に加え、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極54との間の容量が低減され、バイポーラトランジスタの速度性能が向上する。
【0085】
実施の形態10.
次に、この発明の実施の形態10を説明する。この実施の形態10は上記実施の形態3に示したバイポーラトランジスタの構造を複数組み合わせたバイポーラトランジスタの構造に関するもので、その平面図を図42に示す。
図42(a)に示す様に、ベース引き出し電極55パターン内に複数の開口部56が形成され、この開口部56内側とベース引き出し電極55パターンの周囲とにシリコン酸化膜30を介してエミッタ引き出し電極31が形成される。また、バイポーラトランジスタの活性領域25は開口部56を横切る様に形成され、活性領域25周囲の2方向のフィールド酸化膜22上に開口部56領域を一部含むベース引き出し電極55が乗り上げて形成される。
【0086】
また図42(b)は、図42(a)で示したバイポーラトランジスタにおいて、上記実施の形態3と同様に導電膜33bを形成してコンタクトホール37を形成したもので、A10−A10線による断面図は上記実施の形態6の図28(c)と同様図30に示すものとなる。なお、便宜上図30には、ベース引き出し電極55内の開口部56数が3ヶのものが示される。この場合、ベース引き出し電極55上の各開口部56間の領域に、ベース用のコンタクトホール37bが形成され、エミッタ引き出し電極31上全てを覆う様に形成された導電膜33b上に、エミッタ用のコンタクトホール37aが形成される。
【0087】
この実施の形態10では、ベース引き出し電極55パターン内に複数の開口部56を設けて、ベース引き出し電極55周囲だけでなく、開口部56内側にもエミッタ引き出し電極31を形成したため、活性領域25内に長いエミッタ引き出し電極31が形成され、エミッタ領域32と真性ベース領域29との接合面積が増大し、バイポーラトランジスタの駆動性能が向上する。
【0088】
次に、上記実施の形態10の変形例を3ヶ説明する。
図43は上記実施の形態10の変形例1によるバイポーラトランジスタの構造を示す平面図である。図43(a)に示す様に、上記実施の形態10のバイポーラトランジスタの構造(図42(a)参照)において、ベース引き出し電極55内の複数の開口部56が全てバイポーラトランジスタの活性領域25内に形成されたものである。
また図43(b)は、図43(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、B10−B10線による断面図は上記実施の形態6の図28(c)と同様図30に示すものとなる。
【0089】
この変形例1では、活性領域25内に上記実施の形態10よりも長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が更に増大して、駆動性能が向上したバイポーラトランジスタが得られる。
【0090】
図44は上記実施の形態10の変形例2によるバイポーラトランジスタの構造を示す平面図である。図44(a)に示す様に、上記実施の形態10のバイポーラトランジスタの構造(図42(a)参照)において、バイポーラトランジスタの活性領域25に、複数の開口部56を有するベース引き出し電極55が形成され、活性領域25周囲の1方向のフィールド酸化膜22上にベース引き出し電極55が乗り上げたものである。
また図44(b)は、図44(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成して、コンタクトホール37を形成したもので、C10−C10線による断面図は、上記実施の形態6の図28(c)と同様図30に示すものとなる。
【0091】
この変形例2では、活性領域25内に上記変形例1よりも更に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が更に増大して、駆動性能が一層向上したバイポーラトランジスタが得られる。
【0092】
図45は上記実施の形態10の変形例3によるバイポーラトランジスタの構造を示す平面図である。図45(a)に示す様に、上記実施の形態10のバイポーラトランジスタの構造(図42(a)参照)において、複数の開口部56を有するベース引き出し電極55と、このベース引き出し電極55周囲および開口部56内側に形成されたエミッタ引き出し電極31とが全てバイポーラトランジスタの活性領域25内に形成される。
また図45(b)は、図45(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、D10−D10線による断面図は、上記実施の形態6の図28(c)と同様図30に示すものとなる。
【0093】
この変形例3では、活性領域25内に上記変形例2よりも更に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が更に増大して、駆動性能が一層向上したバイポーラトランジスタが得られる。
【0094】
実施の形態11.
次に、この発明の実施の形態11を説明する。この実施の形態11は上記実施の形態4に示したバイポーラトランジスタ構造を複数組み合わせたバイポーラトランジスタの構造に関するもので、その平面図を図46に示す。
図46(a)に示す様に、上記実施の形態10で示したバイポーラトランジスタの構造(図42(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
【0095】
また図46(b)は、図46(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、A11−A11線による断面図は、上記実施の形態6の図28(c)と同様図30に示すものとなる。この場合、導電膜33bが、活性領域25内に形成されたエミッタ引き出し電極31上全てを覆う様に形成され、この導電膜33b上にエミッタ用のコンタクトホール37aが形成される。またベース用のコンタクトホール37bは、ベース引き出し電極55上の各開口部56間の領域に形成される。
【0096】
この実施の形態11では、上記実施の形態10と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極55との間の容量が低減され、上記実施の形態10と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0097】
次に、上記実施の形態11の変形例を2ヶ説明する。
図47は上記実施の形態11の変形例1によるバイポーラトランジスタの構造を示す平面図である。図47(a)は、上記実施の形態10の変形例1で示したバイポーラトランジスタの構造(図43(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
また図47(b)は、図47(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、B11−B11線による断面図は上記実施の形態6の図28(c)と同様図30に示すものとなる。
【0098】
この変形例1では、上記実施の形態10の変形例1と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極55との間の容量が低減され、上記実施の形態10の変形例1と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0099】
図48は上記実施の形態11の変形例2によるバイポーラトランジスタの構造を示す平面図である。図48(a)は、上記実施の形態10の変形例2で示したバイポーラトランジスタの構造(図44(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
また図48(b)は、図48(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、C11−C11線による断面図は上記実施の形態6の図28(c)と同様図30に示すものとなる。
【0100】
この変形例2では、上記実施の形態10の変形例2と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極55との間の容量が低減され、上記実施の形態10の変形例2と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0101】
実施の形態12.
次に、この発明の実施の形態12を説明する。この実施の形態12は上記実施の形態3に示したバイポーラトランジスタの構造を複数組み合わせたバイポーラトランジスタの構造に関するもので、その平面図を図49に示す。
図49(a)に示す様に、ベース引き出し電極55aパターン内に複数の開口部56aが微細な間隔W2で形成され、この開口部56a内側とベース引き出し電極55aの周囲とにシリコン酸化膜30を介してエミッタ引き出し電極31が形成される。またバイポーラトランジスタの活性領域25は開口部56aを横切る様に形成され、活性領域25周囲の2方向のフィールド酸化膜22上に開口部56a領域を一部含むベース引き出し電極55aが乗り上げて形成される。
【0102】
また図49(b)は、図49(a)で示したバイポーラトランジスタにおいて、上記実施の形態3と同様に導電膜33bを形成してコンタクトホール37を形成したもので、A12−A12線による断面図は上記実施の形態9の図39(b)と同様図40に示すものとなる。なお、便宜上図40には、ベース引き出し電極55a内の開口部56a数が3ヶのものが示される。この場合、ベース引き出し電極55a上に形成されるベース用のコンタクトホール37bは、開口部56a間の領域には形成されず、フィールド酸化膜22領域内のベース引き出し電極55a周辺部に形成される。また導電膜33bがエミッタ引き出し電極31上を覆う様に形成され、この導電膜33b上にエミッタ用のコンタクトホール37aが形成される。
【0103】
この実施の形態12では、ベース用のコンタクトホール37bを、ベース引き出し電極55aの各開口部56a間の領域に形成しない。このためコンタクトホール37の幅を考慮して開口部56aの間隔W2を設定する必要がなく、微細な間隔で開口部56aを、活性領域25内に多数形成できる。このため開口部56a内側と、ベース引き出し電極55aの周囲とに形成されるエミッタ引き出し電極31も活性領域25内に長く形成でき、エミッタ領域32と真性ベース領域29との接合面積を増大でき、バイポーラトランジスタの駆動性能を向上できる。
【0104】
次に、上記実施の形態12の変形例を3ヶ説明する。
図50は上記実施の形態12の変形例1によるバイポーラトランジスタの構造を示す平面図である。図50(a)に示す様に、上記実施の形態12のバイポーラトランジスタの構造(図49(a)参照)において、ベース引き出し電極55a内の複数の開口部56aが全てバイポーラトランジスタの活性領域25内に形成されたものである。
また図50(b)は、図50(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、B12−B12線による断面図は上記実施の形態9の図39(b)と同様図40に示すものとなる。
【0105】
この変形例1では、活性領域25内に上記実施の形態12よりも長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が更に増大して、駆動性能が向上したバイポーラトランジスタが得られる。
【0106】
図51は上記実施の形態12の変形例2によるバイポーラトランジスタの構造を示す平面図である。図51(a)に示す様に、上記実施の形態12のバイポーラトランジスタの構造(図49(a)参照)において、バイポーラトランジスタの活性領域25に、複数の開口部56aを有するベース引き出し電極55aが形成され、活性領域25周囲の1方向のフィールド酸化膜22上にベース引き出し電極55aが乗り上げたものである。
また図51(b)は、図51(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール57を形成したもので、C12−C12線による断面図は、上記実施の形態9の図39(b)と同様図40に示すものとなる。
【0107】
この変形例2では、活性領域25内に上記変形例1よりも更に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が更に増大して、駆動性能が一層向上したバイポーラトランジスタが得られる。
【0108】
図52は上記実施の形態12の変形例3によるバイポーラトランジスタの構造を示す平面図である。図52(a)に示す様に、上記実施の形態12のバイポーラトランジスタの構造(図49(a)参照)において、複数の開口部56aを有するベース引き出し電極55aと、このベース引き出し電極55a周囲および開口部56a内側に形成されたエミッタ引き出し電極31とが全てバイポーラトランジスタの活性領域25内に形成される。
また図52(b)は、図52(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、D12−D12線による断面図は、上記実施の形態9の図39(b)と同様図40に示すものとなる。この場合、ベース引き出し電極55a上に形成されるベース用のコンタクトホールは、開口部56a間の領域には形成されず、活性領域25内のベース引き出し電極55a周辺部に形成される。
【0109】
この変形例3では、活性領域25内に上記変形例1よりも更に長いエミッタ引き出し電極31が形成されるため、エミッタ領域32と真性ベース領域29との接合面積が更に増大して、駆動性能が一層向上したバイポーラトランジスタが得られる。
【0110】
実施の形態13.
次に、この発明の実施の形態13を説明する。この実施の形態13は上記実施の形態4に示したバイポーラトランジスタ構造を複数組み合わせたバイポーラトランジスタの構造に関するもので、その平面図を図53に示す。
図53(a)に示す様に、上記実施の形態12で示したバイポーラトランジスタの構造(図49(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
【0111】
また図53(b)は、図53(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、A13−A13線による断面図は上記実施の形態9の図39(b)と同様図40に示すものとなる。この場合、ベース引き出し電極55a上に形成されるベース用のコンタクトホール37bは、開口部56a間の微細な領域には形成されず、フィールド酸化膜22領域内のベース引き出し電極55a周辺部に形成される。また導電膜33bがエミッタ引き出し電極31上全てを覆う様に形成され、この導電膜33b上にエミッタ用のコンタクトホール37aが形成される。
【0112】
この実施の形態13では、上記実施の形態12と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極55aとの間の容量が低減され、上記実施の形態12と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0113】
次に、上記実施の形態13の変形例を2ヶ説明する。
図54は上記実施の形態13の変形例1によるバイポーラトランジスタの構造を示す平面図である。図54(a)は上記実施の形態12の変形例1で示したバイポーラトランジスタの構造(図50(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
また図54(b)は、図54(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、B13−B13線による断面図は上記実施の形態9の図39(b)と同様図40に示すものとなる。
【0114】
この変形例1では、上記実施の形態12の変形例1と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極55aとの間の容量が低減され、上記実施の形態12の変形例1と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0115】
図55は上記実施の形態13の変形例2によるバイポーラトランジスタの構造を示す平面図である。図55(a)は、上記実施の形態12の変形例2で示したバイポーラトランジスタの構造(図51(a)参照)のエミッタ引き出し電極31を、フィールド酸化膜22上の部分を除去してほぼ活性領域25内のみに形成したものである。
また図55(b)は、図55(a)で示したバイポーラトランジスタにおいて、導電膜33bを形成してコンタクトホール37を形成したもので、C13−C13線による断面図は上記実施の形態9の図39(b)と同様図40に示すものとなる。
【0116】
この変形例2では、上記実施の形態12の変形例2と同様に活性領域25内に長いエミッタ引き出し電極31が形成されているだけでなく、フィールド酸化膜22領域のエミッタ引き出し電極31が除去されているため、エミッタ引き出し電極31とベース引き出し電極55aとの間の容量が低減され、上記実施の形態12の変形例2と同様の効果に加え、バイポーラトランジスタの速度性能が向上する。
【0117】
【発明の効果】
以上の様にこの発明によるとエミッタ引き出し電極が、ベース引き出し電極側壁に絶縁膜を介してサイドウォールとして形成される。このためエミッタ幅は、サイドウォールとしてのエミッタ引き出し電極の幅で決定され、ホトリソグラフィ技術の精度によらず、高精度で微細化できる。また、ベース引き出し電極は、バイポーラトランジスタの活性領域を一部覆って形成されるため、活性領域内におけるベース引き出し電極形成領域は従来に比べ縮小できる。これにより活性領域も縮小できる。これらの縮小効果により、エミッタ・ベース間容量およびベース・コレクタ間容量が減少しバイポーラトランジスタの速度性能が向上する。またエミッタ引き出し電極上に導電膜が形成されるため、エミッタ引き出し電極が微細であっても、エミッタ用のコンタクトホールを介して上層の電極配線層と容易で確実に電気的接続が可能となる。また活性領域から分離絶縁膜領域に渡って形成されたエミッタ引き出し電極のうち、分離絶縁膜領域のエミッタ引き出し電極のみを覆う様に導電膜が形成されるため、導電膜と他の導電層とのショート防止のための分離を行う必要がなく製造方法が容易となる。
【0118】
またこの発明によると、活性領域内のベース引き出し電極に開口部が形成され、エミッタ引き出し電極がベース引き出し電極の周囲部側壁と開口部内壁とに形成されるため、活性領域内に長いエミッタ引き出し電極が形成でき、エミッタ・ベースの接合面積が増大し、バイポーラトランジスタの駆動性能が向上する。また、ベース用のコンタクトホールが、ベース引き出し電極内の開口部間に形成されず、周辺部上に形成されるため、活性領域内に微細な間隔で多数の開口部を有するベース引き出し電極を形成でき、エミッタ・ベースの接合面積が増大し、バイポーラトランジスタの駆動性能が向上する。
【0119】
またこの発明によると、活性領域を一部覆うようにベース引き出し電極を形成し、このベース引き出し電極側面に第2の絶縁膜を形成した後、この第2の絶縁膜を介してベース引き出し電極側壁に、第2の導電膜サイドウォールから成るエミッタ引き出し電極を形成する。このためホトリソグラフィ技術の精度によらず、高精度でエミッタ幅を容易に微細化できる。また、活性領域も縮小できエミッタ・ベース間容量およびベース・コレクタ間容量が減少して、微細化、高速化が促進したバイポーラトランジスタが容易に製造できる。
【0120】
またこの発明によると、エミッタ引き出し電極上に導電膜をパターニングして形成し、エミッタ用のコンタクトホールを上記導電膜上の層間絶縁膜に形成するため、微細なエミッタ引き出し電極が容易にしかも確実に、上層の電極配線層と電気的に接続できる。
【0121】
またこの発明によると、分離絶縁膜上のエミッタ引き出し電極のみを覆う様に導電膜を形成するため、容易に上層の電極配線層と電気的接続が可能になりバイポーラトランジスタの製造方法が容易となる。
【0122】
またこの発明によると、エミッタ引き出し電極側壁に酸化膜サイドウォールを形成した後、導電膜を形成するため、エミッタ・ベース間がショートすることなく活性領域内のエミッタ引き出し電極上に容易に形成でき、エミッタ領域上層にエミッタ用のコンタクトホールの形成を可能にして、高性能で設計上の自由度の向上したバイポーラトランジスタを容易に製造できる。
【0123】
またこの発明によると、エミッタ引き出し電極側壁に酸化膜サイドウォールを形成した後、エミッタ引き出し電極上に自己整合的にシリサイド膜を形成した後導電膜を形成するためエミッタ・ベース間のショートを防止して容易にシリサイド膜がエミッタ引き出し電極上のみに形成でき、エミッタ電極が低抵抗化されたバイポーラトランジスタを容易に製造できる。
【0124】
またこの発明によると、ベース引き出し電極形成後、熱酸化および異方性エッチングによりベース引き出し電極側面のみに第2の絶縁膜を形成し、イオン注入により真性ベース領域形成後エミッタ引き出し電極を形成するため、ベース引き出し電極側面に均一な微細幅の第2の絶縁膜が容易に高精度で形成でき、エミッタ引き出し電極が更に微細化でき、微細化、高速化の促進したバイポーラトランジスタの製造が更に容易になる。
【0125】
またこの発明によると、ベース引き出し電極の側壁にサイドウォールとして形成されたエミッタ引き出し電極の分離絶縁膜上の部分を一部または全部除去するため、エミッタ抵抗低減化され、エミッタ引き出し電極とベース引き出し電極との容量が低減化されたバイポーラトランジスタが容易に製造できる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置の構造を示す断面図である。
【図2】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図3】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図4】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図5】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図6】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図7】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図8】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図9】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図10】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図11】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図12】 この発明の実施の形態1による半導体装置の製造方法を示す断面図および平面図である。
【図13】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図14】 この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図15】 この発明の実施の形態1による半導体装置の製造方法を示す平面図である。
【図16】 この発明の実施の形態2による半導体装置の構造を示す断面図である。
【図17】 この発明の実施の形態2による半導体装置の製造方法を示す断面図である。
【図18】 この発明の実施の形態3による半導体装置の構造を示す断面図である。
【図19】 この発明の実施の形態3による半導体装置の製造方法を示す断面図である。
【図20】 この発明の実施の形態3の別例による半導体装置の構造を示す平面図である。
【図21】 この発明の実施の形態4による半導体装置の構造を示す断面図である。
【図22】 この発明の実施の形態4による半導体装置の製造方法を示す平面図である。
【図23】 この発明の実施の形態5による半導体装置の構造を示す平面図である。
【図24】 この発明の実施の形態5による半導体装置の構造を示す断面図である。
【図25】 この発明の実施の形態5による半導体装置の構造を示す断面図である。
【図26】 この発明の実施の形態5の変形例1による半導体装置の構造を示す平面図である。
【図27】 この発明の実施の形態5の変形例2による半導体装置の構造を示す平面図である。
【図28】 この発明の実施の形態6による半導体装置の構造を示す平面図である。
【図29】 この発明の実施の形態6による半導体装置の構造を示す断面図である。
【図30】 この発明の実施の形態6による半導体装置の構造を示す断面図である。
【図31】 この発明の実施の形態6の変形例1による半導体装置の構造を示す平面図である。
【図32】 この発明の実施の形態6の変形例2による半導体装置の構造を示す平面図である。
【図33】 この発明の実施の形態7による半導体装置の構造を示す平面図である。
【図34】 この発明の実施の形態7による半導体装置の構造を示す断面図である。
【図35】 この発明の実施の形態7の変形例1による半導体装置の構造を示す平面図である。
【図36】 この発明の実施の形態7の変形例2による半導体装置の構造を示す平面図である。
【図37】 この発明の実施の形態8による半導体装置の構造を示す平面図である。
【図38】 この発明の実施の形態8の変形例による半導体装置の構造を示す平面図である。
【図39】 この発明の実施の形態9による半導体装置の構造を示す平面図である。
【図40】 この発明の実施の形態9による半導体装置の構造を示す断面図である。
【図41】 この発明の実施の形態9の変形例による半導体装置の構造を示す平面図である。
【図42】 この発明の実施の形態10による半導体装置の構造を示す平面図である。
【図43】 この発明の実施の形態10の変形例1による半導体装置の構造を示す平面図である。
【図44】 この発明の実施の形態10の変形例2による半導体装置の構造を示す平面図である。
【図45】 この発明の実施の形態10の変形例3による半導体装置の構造を示す平面図である。
【図46】 この発明の実施の形態11による半導体装置の構造を示す平面図である。
【図47】 この発明の実施の形態11の変形例1による半導体装置の構造を示す平面図である。
【図48】 この発明の実施の形態11の変形例2による半導体装置の構造を示す平面図である。
【図49】 この発明の実施の形態12による半導体装置の構造を示す平面図である。
【図50】 この発明の実施の形態12の変形例1による半導体装置の構造を示す平面図である。
【図51】 この発明の実施の形態12の変形例2による半導体装置の構造を示す平面図である。
【図52】 この発明の実施の形態12の変形例3による半導体装置の構造を示す平面図である。
【図53】 この発明の実施の形態13による半導体装置の構造を示す平面図である。
【図54】 この発明の実施の形態13の変形例1による半導体装置の構造を示す平面図である。
【図55】 この発明の実施の形態13の変形例2による半導体装置の構造を示す平面図である。
【図56】 従来の半導体装置の構造を示す断面図である。
【符号の説明】
19 半導体基板、21 コレクタ層としてのエピタキシャル層、
22 分離絶縁膜としてのフィールド酸化膜、25 活性領域、
27 ベース引き出し電極、28 外部ベース領域、29 真性ベース領域、
30 絶縁膜としてのシリコン酸化膜、31 エミッタ引き出し電極、
32 エミッタ領域、33,33a,33b 導電膜、
36 層間絶縁膜としての層間酸化膜、37 コンタクトホール、
37a エミッタ用のコンタクトホール、37b ベース用のコンタクトホール、
38 電極配線層、50 シリサイド膜としてのTiSi2膜、
52 酸化膜サイドウォール、54 ベース引き出し電極、54a 根元部分、
54b 櫛の歯パターン、55,55a ベース引き出し電極、56,56a 開口部。
Claims (9)
- 半導体基板上に、バイポーラトランジスタが形成されるべき活性領域を囲む様に形成された分離絶縁膜と、上記バイポーラトランジスタのコレクタ層と、上記活性領域内で上記コレクタ層上に形成された上記バイポーラトランジスタのベース領域と、上記活性領域を一部覆う様に、上記ベース領域に接続形成されたベース引き出し電極と、このベース引き出し電極の全周囲側壁を取り囲むように絶縁膜を介してサイドウォールとして形成されたエミッタ引き出し電極と、このエミッタ引き出し電極直下の上記活性領域内で上記ベース領域上に形成された上記バイポーラトランジスタのエミッタ領域と、上記エミッタ引き出し電極上に形成されてエミッタ用のコンタクトホールを介して上層の電極配線層に接続された導電膜とを有し、
上記エミッタ引き出し電極が上記活性領域から上記分離絶縁膜領域に渡って形成され、上記導電膜が、上記エミッタ引き出し電極のうち上記分離絶縁膜領域の部分のみを覆う様に形成されたことを特徴とする半導体装置。 - 半導体基板上に、バイポーラトランジスタが形成されるべき活性領域を囲む様に形成された分離絶縁膜と、上記バイポーラトランジスタのコレクタ層と、上記活性領域内で上記コレクタ層上に形成された上記バイポーラトランジスタのベース領域と、上記活性領域を一部覆う様に、上記ベース領域に接続形成されたベース引き出し電極と、このベース引き出し電極の全周囲側壁を取り囲むように絶縁膜を介してサイドウォールとして形成されたエミッタ引き出し電極と、このエミッタ引き出し電極直下の上記活性領域内で上記ベース領域上に形成された上記バイポーラトランジスタのエミッタ領域とを有し、
上記活性領域内の上記ベース引き出し電極に複数の開口部が形成され、上記エミッタ引き出し電極が、上記ベース引き出し電極の周囲部側壁と開口部内壁とに絶縁膜を介してサイドウォールとして形成され、
上層の電極配線層との接続のためのベース用のコンタクトホールが、上記開口部間には形成されず、上記ベース引き出し電極内の周辺部上に形成されたことを特徴とする半導体装置。 - 半導体基板上に、バイポーラトランジスタが形成されるべき活性領域を囲む様に分離絶縁膜を形成する工程と、上記活性領域を覆うように上記半導体基板上に第1の導電膜と第1の絶縁膜とを順次形成する工程と、マスク膜を用いて上記第1の絶縁膜をパターニングした後、該第1の絶縁膜のパターンをマスクとして上記第1の導電膜をパターニングすることにより、上記第1の導電膜から成るベース引き出し電極を上記活性領域を一部覆うように形成する工程と、上記活性領域内で上記ベース引き出し電極に覆われていない領域に、真性ベース領域を形成する工程と、上記ベース引き出し電極側面に第2の絶縁膜を形成する工程と、その後上記第1の絶縁膜のパターンを覆って全面に第2の導電膜を形成し、該第2の導電膜を異方性エッチングにより除去して該第2の導電膜サイドウォールを残存させ、上記ベース引き出し電極側壁に上記第2の絶縁膜を介して上記第2の導電膜サイドウォールから成るエミッタ引き出し電極を形成する工程と、上記ベース引き出し電極および上記エミッタ引き出し電極から上記半導体基板への不純物拡散により上記活性領域内に、上記真性ベース領域に隣接する外部ベース領域とエミッタ領域とをそれぞれ形成する工程とを有することを特徴とする半導体装置の製造方法。
- エミッタ引き出し電極上に導電膜をパターニングして形成し、その後層間絶縁膜を形成して、後工程で形成する電極配線層と接続のためのエミッタ用のコンタクトホールを上記導電膜上に、ベース用のコンタクトホールをベース引き出し電極上にそれぞれ形成することを特徴とする請求項3記載の半導体装置の製造方法。
- 活性領域上から分離絶縁膜上に渡ってエミッタ引き出し電極を形成した後、上記分離絶縁膜上の上記エミッタ引き出し電極のみを覆う様に導電膜を形成することを特徴とする請求項4記載の半導体装置の製造方法。
- エミッタ引き出し電極を形成した後、このエミッタ引き出し電極側壁に酸化膜サイドウォールを形成して、活性領域内の上記エミッタ引き出し電極のベース引き出し電極と反対側の半導体基板表面を覆い、次いで上記活性領域内の上記エミッタ引き出し電極上に導電膜を形成することを特徴とする請求項4記載の半導体装置の製造方法。
- エミッタ引き出し電極を形成した後、このエミッタ引き出し電極側壁に酸化膜サイドウォールを形成して、活性領域内の上記エミッタ引き出し電極のベース引き出し電極と反対側の半導体基板表面を覆い、次いで上記エミッタ引き出し電極上に自己整合的にシリサイド膜を形成した後、このシリサイド膜を介して上記エミッタ引き出し電極上に導電膜を形成することを特徴とする請求項4または5記載の半導体装置の製造方法。
- ベース引き出し電極を形成した後、熱酸化法によりシリコン酸化膜から成る第2の絶縁膜を形成し、異方性エッチングにより上記ベース引き出し電極に覆われていない活性領域上の上記第2の絶縁膜を除去して上記ベース引き出し電極側面に上記第2の絶縁膜を残存させ、次いでイオン注入法により真性ベース領域を形成し、その後エミッタ引き出し電極を形成することを特徴とする請求項3〜7のいずれかに記載の半導体装置の製造方法。
- ベース引き出し電極側壁に第2の絶縁膜を介して第2の導電膜サイドウォールを、活性領域上から分離絶縁膜上に渡って形成し、上記分離絶縁膜上の上記第2の導電膜サイドウォールの一部または全部を除去して、残存した上記第2の導電膜サイドウォールから成るエミッタ引き出し電極を形成することを特徴とする請求項3、4、6〜8のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01190196A JP3816566B2 (ja) | 1996-01-26 | 1996-01-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01190196A JP3816566B2 (ja) | 1996-01-26 | 1996-01-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09205100A JPH09205100A (ja) | 1997-08-05 |
JP3816566B2 true JP3816566B2 (ja) | 2006-08-30 |
Family
ID=11790644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01190196A Expired - Fee Related JP3816566B2 (ja) | 1996-01-26 | 1996-01-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3816566B2 (ja) |
-
1996
- 1996-01-26 JP JP01190196A patent/JP3816566B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09205100A (ja) | 1997-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
JP3258123B2 (ja) | 半導体装置 | |
US5319235A (en) | Monolithic IC formed of a CCD, CMOS and a bipolar element | |
JP2587444B2 (ja) | Cmos技術を用いたバイポーラ・トランジスタとその製造方法 | |
JPH0536901A (ja) | 半導体集積回路の製造方法 | |
JP3816566B2 (ja) | 半導体装置およびその製造方法 | |
JP3688756B2 (ja) | 半導体装置およびその製造方法 | |
JP3352941B2 (ja) | 半導体装置 | |
JPH03190139A (ja) | 半導体集積回路装置 | |
JPH0254662B2 (ja) | ||
JPS61172346A (ja) | 半導体集積回路装置 | |
JPH0136710B2 (ja) | ||
JPH0340436A (ja) | バイポーラ型半導体装置 | |
JP3584866B2 (ja) | 半導体装置の製造方法 | |
JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
JP2764988B2 (ja) | 半導体装置 | |
JP2518357B2 (ja) | 半導体装置及びその製造方法 | |
JP2712889B2 (ja) | 半導体装置の製造方法 | |
JP2635439B2 (ja) | 半導体装置とその製造方法 | |
JPH0822996A (ja) | 半導体装置及びその製造方法 | |
JPS6336567A (ja) | 半導体装置及びその製造方法 | |
JPH05175435A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH01110771A (ja) | 半導体装置及びその製造方法 | |
JPS60103640A (ja) | 半導体装置 | |
JPS58157157A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140616 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |