JP3811250B2 - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法 Download PDFInfo
- Publication number
- JP3811250B2 JP3811250B2 JP06838897A JP6838897A JP3811250B2 JP 3811250 B2 JP3811250 B2 JP 3811250B2 JP 06838897 A JP06838897 A JP 06838897A JP 6838897 A JP6838897 A JP 6838897A JP 3811250 B2 JP3811250 B2 JP 3811250B2
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- frame
- sequence
- data
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、マルチプレックス駆動される単純マトリクス型液晶表示装置の階調駆動法に関する。
【0002】
【従来の技術】
単純マトリクス型液晶表示素子の基本的な駆動方式(マルチプレックス駆動)としては、1ライン順次選択法(例えばAPT:Alt Pleshko Technique やそれを改良したIAPT:Improved Alt Pleshko Technique)が従来からよく知られている。この手法はオン/オフレベルを簡単に駆動できるため、マルチプレックス駆動方式として非常に有効である。しかし、単純マトリクス型液晶表示素子はTFTなどの能動素子を用いないため、高速応答性の液晶表示素子を駆動した場合には、フレーム応答によるコントラスト低下が生じる問題があった。
【0003】
これを解決するために提案された手法が、複数ライン同時選択(Multi Line Selection)法であり、これにより高速で高コントラストの表示が可能となってきている。また、同様の目的で全ライン同時選択するタイプ(AA:Active Addressing )を用いた試みも報告されている。このように新しいアドレッシング技術が進展し、表示の品位が向上してきている。
【0004】
ところで、近年のパーソナルコンピュータやTVなどのディスプレイにおいて、多階調表示することへの要求が高まってきており、液晶表示素子においても例外ではない。階調表示にはいくつかの方法が用いられている。
【0005】
トランジスタ、ダイオードなどを用いた能動型(アクティブタイプ)駆動方式においては、表示データの濃度レベルに応じて高さが変化するような電圧パルスを用いて、比較的単純に振幅変調ができる。これは、液晶に加えられる電圧が基本的にスタティック波形であるためである。
【0006】
しかし、STN(スーパーツイステッドネマティック)素子などに代表される非能動型(パッシブタイプ)のマルチプレックス駆動方式においては、単純に表示データの濃度レベルに応じて高さが変化するような電圧パルスを印加すると、非選択時の電圧が変動してしまう。このような状況下で、非能動型マルチプレックス駆動方式において、階調を表示する方式として、いくつかの方式が用いられ、または提案されてきている。
【0007】
従来のSTN素子の駆動においては、階調表示を行うために、フレーム変調(FRC:Frame Rate Control)法やパルス幅変調(PWM:Pulse Width Modulation)法が提案され、かつ用いられている。また、最近、振幅変調(AM:Amplitude Modulation)法も提案された。以下、簡単にその説明をし、続いて、これらの手法を複数ライン同時選択に適用した場合の問題を説明する。
【0008】
(1)フレーム変調(FRC)法
複数の表示フレームを用いて階調を表示する方式である。つまり、2値状態であるオン状態とオフ状態の数により中間調を構成する。例えば、3フレームを用いた場合、オン/オン/オン、オン/オフ/オン、オフ/オン/オフ、オフ/オフ/オフの4つの状態が表示できる。
【0009】
しかし、この方式で多階調化すると、フリッカ(ちらつき)の発生につながる問題がある。フレーム数が増えるので表示が完結するまでの時間が長くなるためである。そのため、実際には、空間的に位相をずらす空間変調をFRC法に組合せて、このようなちらつきを見えにくくすることが多い。しかしこれでも、16階調程度が限界と考えられている。
【0010】
もう一つの重要な問題は、ビデオ表示への対応が困難な点にある。例えば動画を表示させるためには、動画の切り替わる周期で表示が完結する必要がある。このため、多くのフレームを用いえず、多階調表示が困難となる。
【0011】
具体的には、例えば、フレーム周波数が120Hz(一般的な周波数であり、1フレーム長は8.3ms)の場合、毎秒30画面(30Hz)の動画を表示するためには、4フレームで表示を完結させる必要がある。この場合、表示できる階調数はたかだか5〜8階調程度である。このように、動画表示においてはFRCでは充分な多階調表示ができなかった。
【0012】
(2)パルス幅変調(PWM)法
1選択期間を例えば2n 個に分割し、オン状態の期間とオフ状態の期間を振り分ける手法である。FRCをフレーム内で行う手法と考えてもよい。しかし、この手法は、分割数に比例して駆動周波数が増大するため、高密度、多階調の表示になるほど表示むらが大きくなる欠点がある。
【0013】
(3)振幅変調(AM)法
前述のように、単純マトリクスのマルチプレックス型の液晶表示装置では、単純に表示データの濃度レベルに応じて高さが変化するような電圧パルスを印加できず、非選択画素の実効値電圧の変動を防ぐための工夫が必要である。このために、複数種類の電圧を印加する手法と、仮想電極を用いる手法の2つが提案されている。
【0014】
前者は、2つ以上のフレームで異なるデータ(カラム)電圧を印加するか、1選択期間を2つ以上に分け、異なるデータ電圧を印加する手法である。複数の電圧印加により非選択時の電圧実効値が一定となり、正しい階調表示が実現できる。具体的には、例えば、数2の2種のデータx、yに対応する電圧を、フレームごとまたは1選択期間中に切り替えて印加すればよい。
【0015】
【数2】
x=d+(1−d2 )0.5
y=d−(1−d2 )0.5
【0016】
ここで、dは表示データ(オンを−1とし、オフを1としたデータ)である。以後、数2に示したような複数のデータx、yを分割データと呼び、特に数2のxをxデータ、yをyデータと呼ぶことにする。このような分割データの一部のみを印加した時点では、電圧実効値が所望の値に一定にならず、アドレッシングが完了していない。このため、これらの分割データをフレームごとに分けて印加する場合、このフレームを通常のフレームと区別して、サブフレームと呼ぶことにする。特にxデータが印加されるサブフレームをxサブフレーム、yデータが印加されるサブフレームをyサブフレームと呼ぶ。
【0017】
分割データは、データの濃度レベルに応じて変化する成分(d)を含む。また、それぞれの分割データは、補正項(±(1−d2 )0.5 )も含むため、非選択画素の電圧実効値を一定に保つことができる。なお、それぞれの分割データに基づいてさらに新しい分割データを生成することにより、2種を超える分割データを使用できる。
【0018】
この手法には、複数の電圧レベルを供給できるような装置が必要である。K階調を表示するために、(2K−2)個のレベルの電圧が必要になる。つまり、8階調の場合なら、14レベルである。階調数が増えるほどレベル数は増大する。レベル数の増大は、大きなコストアップ要因である。また、基本的に2つのレベルでの電圧印加で1つの状態が決まるので、電圧パルス幅を一定にすると表示完結のフレーム長が従来の2倍になる。
【0019】
非選択画素の実効値変動を防ぐ手法の他の一つは、1行以上の仮想行を設け、そこに、非選択時の電圧を補正するための仮想データを表示するように駆動するか、または仮想的に決められた電圧レベルを印加する手法である。この手法はフレーム長を2倍にしないので、周波数はほとんど変わらない利点がある。しかし、全てのラインデータを用いた演算が必要であること、供給する電圧のレベル数が階調数と補正レベル数との和になって、著しく増大することが欠点である。特に、電圧レベル数が多くなる点は重大で、AM法が広く用いられていない最大の理由である。
【0020】
これらの2つの手法には、特開平6−138854号公報、特開平6−236167号公報に開示された方法や、同様の考え方で特開平6−89082号公報(EP569974)にPHM(Pulse Hight Modulation)と称して開示された手法をも含むことができる。
【0021】
【発明が解決しようとする課題】
上記のように、AM法、PWM法で任意の中間調を実現しうるが、実際には回路が複雑になりすぎるのを防ぐために、1単位時間(1フレームすなわち1回のアドレスが終了するまでの時間)で実現できる階調数は限られる。すなわち、1単位時間中に表示する階調数を増やすと単位時間中に処理する情報量が増え回路構成が困難になるのに加え、クロストークの増大など表示品位上の問題をも生じる。
【0022】
このような問題に対処するためには、AM法またはPWM法に、FRC(フレーム間引き)法を併用して階調数を増やすことが有効である。通常のFRC法では、1単位時間ではオン、オフ表示のみを用い、数単位時間にわたり、オン、オフを混ぜて表示することにより、平均で中間調を得る。これに対して、AM法やPWM法に併用する場合には、1単位時間内でオン、オフ以外の中間調も表示する。こうして、回路構成上も実現しやすい、より効率的な多階調が得られる。
【0023】
この場合、最終的に得る1つの中間調に対して、1単位時間でどのような中間調を表示するか、およびどのような順序で表示するか(時系列)に関して、様々な組み合せがある。本発明者らの研究によると、同じ中間調を表示するのにも、きわめてフリッカがめだつ場合と、そうでない場合があることがわかってきた。特に、回路が複雑になりがちな複数ライン同時選択法との組み合せにおいて、この問題を解決し簡易で高品位の達成できる階調化手法を得ることは重要である。
【0024】
最終的に得たい階調レベルが同一レベルでも、第1の階調(AM法またはPWM法によって得られる階調)をどのように組み合せるか、およびその時間的な並べ方によって、フリッカが強く出たり、弱く出たりする。第1の階調によって得られる中間調の自由度、第1の階調によって得る中間調の数、および最終的な中間調を得るために使用する単位時間(フレーム)が増加すると、組み合せ方は増加する。すなわち、階調の適切な手法を決めることが困難になる。
【0025】
一方で所望の階調レベルを得るために第1の階調のレベルの数を最小限にして、かつ中間調を実現するための単位時間の数(第2の階調法であるFRC法に要するフレーム数)を最小限にすれば、回路構成的にも表示品位的にも有効である。したがって、上記条件の最適化は非常に重要である。これまで、単純マトリクス液晶における駆動方式においては、上記の2種類の階調手法を併用し高品位な画像を提供する手法の条件の最適化に対する指針は提案されていない。
【0026】
すなわち、本発明の目的はまとめると以下のようになる。
(1)より少ない第1の階調レベルで多くの最終階調を達成する。
(2)フリッカの少ない第1の階調、第2の階調の手法を提供する。
【0027】
【課題を解決するための手段】
本発明は、先述の課題を克服し、階調情報を適切に表示し、かつ実現可能なハード構成を提供する階調表示を可能とするものである。
【0028】
すなわち、1フレーム内で中間調を含む第1の階調レベルが表示されるとともに、該フレームを時系列的に複数連続して表示することにより平均の輝度として第1の階調レベルより多いレベル数を持つ所望の階調レベルを表示する液晶表示装置の駆動方法であって、低周波成分を減らすように第1の階調の値および第1の階調の時系列上の配置を選択することを特徴とする駆動方法である。
【0029】
特に、以下の(1)〜(5)の手順にしたがった条件を満足するように、第1の階調の値および第1の階調の時系列上の配置を選択する。
【0030】
(1)以下の(a)または(b)の条件を満たして反転周期2i (iは0からkまでの整数)を持つ2k個の数列を準備する。ここで、所望の階調レベルを得るために使用するフレームの数をm(mは2以上の自然数)とすると、kは2k-1 <m≦2k を満たす整数として定義される。
(a)0からkまでのiに対して、まず連続した2i 個の1とそれに続く連続した2i 個の−1を並べ、続いて連続した2i 個の1と連続した2i 個の−1とを交互に並べた要素数が2k 個の数列。これをA(i)という。
(b)1からk−1までのiに対して、まず連続した2i-1 個の1とそれに続く連続した2i 個の−1を並べ、続いて連続した2i 個の1と連続した2i 個の−1とを交互に並べ、最後に連続した2i-1 個の1を並べた要素数が2k 個の数列。これをAs(i)という。
【0031】
(2)各数列と、階調レベルの時系列上の配列との相関性を以下の(c)および(d)にしたがって求める。
(c)i=0およびkに対しては式1で規定されるCi を前記相関性とする。
(d)i=1〜k−1に対しては式2で規定されるCi を前記相関性とする。
【0032】
【数3】
Ci =ABS(Σ1(Dj ・Aij' ))・・式1
Ci =((Σ1(Dj ・Aij' ))2 +(Σ1(Dj ・Asij'))2 )0.5 ・・式2
【0033】
ここで、ABS( )は括弧内の絶対値をとることを示し、Σ1( )は括弧内の式についてj=1〜m(jは整数)の総和をとることを示す。また、j’はj・2k /mの整数部分であり、Aij' は数列A(i)のj’番目の要素であり、Asij'は数列As(i)のj’番目の要素である。さらに、Dj はj番目のフレームの階調レベルをオンを−1、オフを1として表した値である。
【0034】
(3)階調レベルと数列との相関性ファクタCs を式3にしたがって求める。
Cs =Σ2(Ci )・・式3
ここで、Σ2( )は括弧内の式についてi=0〜kの総和をとることを示す。
【0035】
(4)フリッカ生成ファクタFs を式4にしたがって求める。
Fs =Σ3(Ci )・・式4
ここで、Σ3( )は括弧内の式についてi=p〜k−1の総和をとることを示し、pはT(ms)をフレーム周期として、以下の条件を満たす整数である。
30(ms)<mT/2p ≦60(ms)
ただし、pが負になる場合は、Fs =0とする。
【0036】
(5)Fs /Cs が0.3以下になるように第1の階調の値および第1の階調の時系列上の配置を選択する。
【0037】
本発明ではこれらの最適化のアルゴリズムを説明するために、まず第1の階調化手法おいて任意の中間調を得る方法について説明し、次にフリッカ量を定義するために導入される関数とフリッカ低減のための方法について説明する。
【0038】
第1の階調レベルを実現するためには主に2つの方法がある。一般的なAM法(PHM法を含む)、PWM法があり、それらの方法と中間調を表すdとの関係を説明する。
【0039】
第1の階調化において、中間調を表す変数をdとする。ここで、dは−1と1との間の値を持つものとし、オンは−1、オフは1であるとする。上記2方法とdの関係は下記の通りになる。
【0040】
(1)AMスプリットインターバル法を用いた場合
数2に示す2つのデータx、yを適当に選ぶことによって、任意のdが得られる。ここでd=(x+y)/2である。
【0041】
(2)PWMを用いた場合
d=w+(1−w)・(−1) ただし0≦w≦1
すなわち、wを適当に選ぶことによって、任意のdが得られる。
【0042】
dを多く選びすぎると回路が実現困難になる。一方、レベル数を固定して考えると、さまざまなレベルが選択可能であり、そのうちのあるものについては、FRCとの組み合せで表示できる階調レベル数を飛躍的に増大させる。特に第1の階調の階調レベルを不均等間隔に選ぶことは最終の階調数の増大に有効である。
【0043】
人間の目に感じるちらつきと第1の階調レベルの時系列上の配列との関係は、表示が完結する周期と相関がある。表示として完結する周期が短いと、その中でどのような周波数の成分を持つものであれ、人間の目にちらつきとしては視認されない。この周波数の下限は30Hzといわれている。一方表示の完結する周期が長い場合は、フリッカ量は階調レベル系列の周波数成分による。表示が完結する周波数が30Hzより低いものを持つものでも、相対的に30Hzより高い周波数成分を多く持つものは、あまりちらつきが見えない。すなわち、階調レベル系列の周波数成分に対して一定の基準を設けることが重要である。
【0044】
一般に周波数成分の解析にはフーリエ解析などの方法が用いられる。しかし階調レベル系列は値が離散的に存在するため、不必要な成分が重畳し、フーリエ解析などの方法では、一定の基準を設けるのがきわめて困難である。
【0045】
本発明の好ましい実施態様では、各周波数を代表する数列をあらかじめ用意し、それと階調レベル系列の相関性から人間の目に感ずるちらつきを定量化する。この方法を以下に説明する。
【0046】
FRC法によって時系列に展開される第1の階調レベル系列により発生するフリッカレベルを定義するために、まず、基準となる数列を導入する。この基準数列と階調レベル系列とから演算される値を用い、最適な第1の階調レベル系列を提供できるようにする。
【0047】
すなわち、以下の(a)または(b)の条件を満たして反転周期2i (iは0からkまでの整数)を持つ2k個の数列を準備する。ここで、所望の階調レベルを得るために使用するフレームの数をm(mは2以上の自然数)とすると、kは2k-1 <m≦2k を満たす整数として定義される。
【0048】
(a)0からkまでのiに対して、まず連続した2i 個の1とそれに続く連続した2i 個の−1を並べ、続いて連続した2i 個の1と連続した2i 個の−1とを交互に並べた要素数が2k 個の数列。これをA(i)という。
【0049】
(b)1からk−1までのiに対して、まず連続した2i-1 個の1とそれに続く連続した2i 個の−1を並べ、続いて連続した2i 個の1と連続した2i 個の−1とを交互に並べ、最後に連続した2i-1 個の1を並べた要素数が2k 個の数列。これをAs(i)という。
【0050】
生成される数列は図5のようになる。図5にはk=2のときとk=3のときについて記載した。k=2の数列はm=3,4のときに使用し、k=3の数列はm=5,6,7,8のときに使用する。
【0051】
このように定義される各数列が代表する周期は、フレーム周期をTとして、i=0〜k−1の範囲ではA(i)およびAs(i)について、mT/2k-i-1 である。A(k)は変位がない。また、As(i)とA(i)とは代表する周期は等しいが、位相が180度ずれている。
【0052】
上記数列はiが小さいほど高周波特性を有することを意味し、したがってiの大きい数列と階調レベル系列との相関が高いと、フリッカが視認される確率が高くなる。ただしi=kは変位がないので、フリッカとは関係がない。上記で準備した数列の要素と階調レベル系列の相関性を求めることによって、人間の目のちらつき度(フリッカ成分)を見積もりうる。
【0053】
次に数列の要素と階調レベル系列の相関性の求め方について説明する。
各数列の要素と階調レベル系列との相関性は、その2つのベクトルの内積により表現されるが、要素数が互いに異なる場合があるため、単純に内積をとれない場合がある。このことを考慮すると、各数列と、階調レベルの時系列上の配列との相関性は以下の(c)および(d)にしたがって求めうる。
(c)i=0およびkに対しては式1で規定されるCi を前記相関性とする。
(d)i=1〜k−1に対しては式2で規定されるCi を前記相関性とする。
【0054】
【数4】
Ci =ABS(Σ1(Dj ・Aij' ))・・式1
Ci =((Σ1(Dj ・Aij' ))2 +(Σ1(Dj ・Asij'))2 )0.5 ・・式2
ここで、ABS( )は括弧内の絶対値をとることを示し、Σ1( )は括弧内の式についてj=1〜m(jは整数)の総和をとることを示す。また、j’はj・2k /mの整数部分であり、Aij' は数列A(i)のj’番目の要素であり、Asij'は数列As(i)のj’番目の要素である。さらに、Dj はj番目のフレームの階調レベルをオンを−1、オフを1として表した値である。
【0055】
ここでは、数列のA(i)およびAs(i)の各要素のうちそれぞれm個を取り出して、内積演算に使用する。すなわち、j’をj・2k /mの整数部分とする。
【0056】
さらに、i=1〜k−1については、180度位相のずれている数列でそれぞれ階調レベル系列と相関をとり、その相乗平均をとっている。これは、これらの2つの数列が互いに直交性を有するという事実に基づく。
【0057】
階調レベルと数列との相関性ファクタCs は式3にしたがって求めうる。
Cs =Σ2(Ci )・・式3
ここで、Σ2( )は括弧内の式についてi=0〜kの総和をとることを示す。
【0058】
一方、フリッカ生成ファクタFs は式4にしたがって求めうる。
【0059】
Fs =Σ3(Ci )・・式4
ここで、Σ3( )は括弧内の式についてi=p〜k−1の総和をとることを示し、pはT(ms)をフレーム周期として、以下の条件を満たす整数である。
30(ms)<mT/2p ≦60(ms)
ただし、pが負になる場合は、Fs =0とする。i=p〜k−1の範囲の数列と階調レベル系列との相関がフリッカの発生に関与すると考えられる。
【0060】
上記のpの定義式は、通常用いられる4×4の空間変調の位相テーブル用いた場合に最も適当に適用される。空間変調を併用しない場合は、より、フリッカがめだつ傾向があるので、pの値は、上の式で定められるものよりも1または2小さい値を採用することが好ましい。
【0061】
このように求められた、Fs とCs との比(Fs /Cs )が基準指標となる。この基準指標が大きいほど、フリッカ発生強度が強いことを意味する。
本発明者は、種々の液晶表示素子を用いて検討した結果、基準指標としては、0.3以下が望ましく、0.2以下がさらに望ましいことを見いだした。
【0062】
本発明の階調化手法においては、第1の階調(AM法またはPWM法)と、FRC法という異なる2つの手法を併用して、表示すべき階調を生成している。第1の階調レベルを少なくし、FRC法のフレーム数を少なくすることが、回路構成の簡単化と表示品位向上の両面で望ましいことは既述したが、この点は、上記の基準指標により階調化手法を決定するプロセスとも密接に関連する。
【0063】
第1の階調として、均等な間隔を持つ階調レベルを設けた場合、FRC法により増大する階調数は、基本的に比例関係であり多くの第1の階調レベルと多くの第2階調フレームを用いない限り、64階調表示のような多階調は達成できない。ところが、第1の階調レベルの間隔を不均等とした場合、FRC法によりレベルが重なり合うことを抑制でき、最終的に多くの階調を得ることができる。
【0064】
例えば、第1の階調として、4階調、1、2/3、1/3、0をとった場合と、第1の階調として、1、0.8、0.3、0をとった場合で説明する。第1の階調に2フレームのFRC法を併用した場合、達成できる階調は、前者の場合、2、5/3、4/3、1、2/3、1/3、0の7階調である。一方、後者においては、同様に、2、1.8、1.6、1.3、1.1、1、0.8、0.6、0.3、0の10階調となる。
【0065】
前者では一般的に式5で定まる階調数が得られ、一方、後者では一般的に式6で定まる階調数が得られる。つまり、後者では、フレーム数に対し指数的に階調数が増大する。上記の例の場合、階調の線形性はよくないが、適切な第1の階調のレベルと、FRC法を用いることにより、線形性のよい多階調を実現することも可能である。
階調数=(第1の階調のレベル数)×m+1・・式5
階調数=(第1の階調のレベル数)m +1 ・・式6
【0066】
このように、第1の階調を不均等分割とした場合、多くの階調が得られるが、逆に、これは、多くの時間系列を持つことを意味し、その系列によりフリッカ発生の度合いが大きく異なることをも意味する。したがって、本発明は、このような第1の階調を不均等分割とした場合に特に有効であり、フリッカの少ない多階調を、簡略なハード構成で実現しうる。
【0067】
本発明の階調化手法は、従来から公知の空間変調との併用が有効である。空間変調とは、隣接する画素間で階調表示データの時間系列の位相を変えることによりよりフリッカ成分を抑制するものであり、本発明の階調化手法ときわめてよく適合する。
【0068】
また、1表示フレーム期間中に複数回のスキャンを実施するパルス分散型の複数ライン同時選択法を導入することは望ましい。これは、従来の1表示期間中に1回スキャンされる(すなわち1回選択される)場合に比べて高周波でスキャンされることになるため、光学的な低周波成分をより抑制できるからである。なお、本発明はこれに限定されない。
【0069】
本発明は以下のような回路を用いて実現できる。なお、以下の説明は、本発明に複数ライン同時選択法を適用した場合である。
【0070】
図1は、本発明の実施例に用いた回路のブロック図である。画像信号処理回路は、振幅変調・フレーム変調回路、メモリ書き込みバッファ、メモリ読み出しバッファ、階調データ変換回路、列電圧演算回路、パネルドライバ信号発生回路およびメモリを備えている。
【0071】
入力信号は、デジタル化された赤、緑、青信号であり、これにはビデオ信号またはグラフィックス信号をアナログデジタル変換した信号も含まれる。
振幅変調・フレーム変調回路では、入力された複数ビットの階調データを複数フレームの振幅変調に対応した階調データに変換する。本例では、4フレームを使う。振幅変調・フレーム変調回路でのデータ変換は、1フレームから4フレームまでのそれぞれに対応したルックアップテーブルを用意して、それを参照することにより行う。
【0072】
メモリ書き込みバッファは、振幅変調・フレーム変調回路から転送された複数フレームの振幅変調に対応した階調データを例えばKピクセル分の並列データに変換し、一度に大量のデータを後段のメモリに転送する。本例では、メモリ書き込みバッファとして、シフトレジスタおよびラッチ回路を用いた。
【0073】
メモリは、後段の列信号形成のための演算に必要なビット数を持つ1画面分のデータを読み書きできる容量を備えたものを用いた。
メモリ読み出しバッファは、メモリから転送されたデータを並べ替え、階調データ変換回路に転送する。本例では、メモリ書き込みバッファと同様にシフトレジスタとラッチ回路を用いる。
【0074】
階調データ変換回路では、あらかじめxサブフレームおよびyサブフレーム用にそれぞれ用意した論理を用いて分割データxデータ、yデータを出力する。階調データ変換回路は、セレクタと論理回路により構成する。
【0075】
列電圧演算回路では、複数ライン選択法により、列信号を演算し、出力する。すなわち、選択行列を用いて直交変換の演算をする。このデータは、表示データとして液晶表示用の列ドライバへ送られる。
パネルドライバ信号発生回路では、選択行列に基づく行選択パターンに対応した行ドライバおよび、列ドライバの制御信号を発生し、各ドライバに供給し、液晶パネルを駆動する。
【0076】
図2は、画像信号処理部をIC化した実施例である。この信号処理部は、振幅変調・フレーム変調回路、メモリ書き込みバッファ、メモリ、メモリ読み出しバッファ、階調データ変換回路、列電圧演算回路のデータパス系回路と入力タイミング信号発生回路、メモリ制御信号発生回路、行パターン発生回路、パネルドライバ信号発生回路のタイミング制御系回路で構成される。
【0077】
データパス系回路については図1と同様である。入力タイミング信号発生回路は、データ信号の同期をとるACLK信号、HSYNC信号、VSYNC信号を入力し、振幅変調・フレーム変調回路のクロック、フレームのカウント、メモリ制御信号発生回路のラインのカウント、フレームのカウントなどの制御を行う。
【0078】
メモリ制御信号発生回路では、入力タイミングに同期して、メモリ書き込みバッファ、メモリ、メモリ読み出しバッファを制御する。
行パターン信号発生回路では、メモリ読み出しのタイミングに同期して、選択行列に基づく行選択パターンを発生する。この行選択パターンに対応してパネルドライバ信号発生回路で各ドライバの制御信号を発生する。
【0079】
以下に、入力信号がビデオ信号のようなインターレス(飛び越し走査)信号と、カーナビゲーション画像信号のようなノンインターレス(順次走査)信号の場合の共存できるメモリ制御について説明する。
メモリは、フレーム変調をかけない振幅変調だけの階調データの1画面分のデータを格納できる容量を1バンクとする。本例のメモリを3バンクとする。
【0080】
図3は、ノンインターレス信号入力の場合のメモリの書き込み、読み出しブロックを概念的に示した説明図である。バンクを図の上からバンク1、バンク2、バンク3と定義すると、フレーム番号1のときには、フレーム1の画像の階調データをバンク1に書き込み、フレーム0の画像の階調データをバンク3から読み出す。フレーム番号2のときには、フレーム2の画像の階調データをバンク2に書き込み、フレーム1の画像の階調データをバンク1から読み出す。同様に順次、書き込みバンクと読み出しバンクをシフトしていく。その結果、3フレーム周期で、バンクの切換を順送りすることにより、ノンインターレス信号を書き込み・読み出しすることができる。
【0081】
図4は、インターレス信号入力の場合のメモリの書き込み、読み出しブロックを示した説明図である。図3のときと同様に図の上からバンク1、2、3と定義する。フレーム番号1のときには、フレーム1の画像のフレーム変調1番目の階調データをバンク1に書き込み(1−1)、フレーム1の画像のフレーム変調2番目の階調データをバンク2に書き込み(1−2)、フレーム0の画像のフレーム変調2番目の階調データをバンク3から読み出す(0−2)。フレーム番号2のときには、書き込みは行わず、フレーム1の画像のフレーム変調1番目の階調データをバンク1から読み出す(1−1)。
【0082】
続いて、フレーム番号3のときには、フレーム3の画像のフレーム変調1番目の階調データをバンク3に書き込み(3−1)、フレーム3の画像のフレーム変調2番目の階調データをバンク1に書き込み(3−2)、フレーム1の画像のフレーム変調2番目の階調データをバンク2から読み出す(1−2)。フレーム番号4のときには、書き込みは行わず、フレーム3の画像のフレーム変調1番目の階調データをバンク3から読み出す(3−1)。
【0083】
同様に順次、書き込みバンクと読み出しバンクをシフトしていく。その結果、6フレーム周期で、バンクの切換を順送りすることにより、ノンインターレス信号を書き込み・読み出しできる。
【0084】
このようなメモリ制御を行うことにより、インターレス信号入力における複数ライン選択との干渉を避けることが可能となり、インターレス信号とノンインターレス信号の共存できる液晶ディスプレイを実現できる。
【0085】
【実施例】
240×320×RGBの1/4VGAサイズの液晶表示パネルを用意した。液晶パネルは、240度ツイストのSTNで、2枚の位相フィルムで位相補償を行い、内面カラーフィルターと組み合せてカラー化したものであり、蛍光管バックライトを裏面に配置して、表示モジュールを構成した。
【0086】
駆動は、選択ラインを3ラインずつ選択する複数ライン同時選択を行った。したがって、240選択ラインは、80個のサブグループに分割され、さらに仮想的なサブグループを3つ追加し、サブグループの数を83とした。各サブグループが、4回選択されたときに電圧実効値が確定するように図6に示す4×4の直交行列により選択パルス系列を規定した。ここで、各サブグループ単位に仮想ラインを1行設け、仮想的に4ライン選択として駆動した。
【0087】
階調方式は、AM(振幅変調)法とFRC(フレーム変調)法を併用し、64階調の表示を行った。6ビット(64階調)のデータを入力し、ガンマ補正後64階調を振幅変調による7階調と4フレームを用いたフレーム変調とに割り振った。振幅変調で表示する7階調は、±1、±0.884、±0.467、0(オンを−1、オフを1として階調を表現)を選択した。FRC法における各フレームでは、図7に示すような表示データの分配をした。それぞれのFs /Cs を図に併記する。すべて0.2以下であり、フリッカに強いものになっている。
【0088】
一方、階調45/63にフレームごとに−1、0.884、0.884、0.884という順序の第1の階調レベルを採用すると、Fs /Cs は0.44となり、フリッカがめだつ。また、階調22/63にフレームごとに−1、0、−0.467、0.467という順序の第1の階調レベルを採用すると、Fs /Cs は0.44となり、フリッカが若干見える。
【0089】
AM変調の7階調は、xサブフレームとyサブフレームに分けて表示した。振幅変調データの分割データx、yに対応する値は、図8を用いた。分割データx、yに対応する電圧がカラム電圧として印加される。分割データの切換は、7選択パルスごとに切り換えた。また、11選択パルスごとに信号電圧の極性を反転した。駆動周波数は、選択パルス幅が25μsecとなるようにし、バイアス比は1/18とした。カラムドライバは6レベルドライバ、ロードライバは3レベルを用いた。
【0090】
信号入力として、デジタルRGB信号を用い駆動したところ、細やかな階調の表示が行われた。また、ビデオ信号をデジタルRGB信号に変換し、表示したところ、階調に優れた動画表示が得られた。
【0091】
【発明の効果】
本発明によれば、比較的簡単な回路構成で、フリッカの少ない多階調液晶表示装置が得られる。
【図面の簡単な説明】
【図1】本発明の実施例に使用した回路のブロック図。
【図2】画像信号処理部をIC化した実施例のブロック図。
【図3】ノンインターレス信号入力の場合のメモリの書き込み、読み出しブロックを示した説明図。
【図4】インターレス信号入力の場合のメモリの書き込み、読み出しブロックを示した説明図。
【図5】本発明の方法で用いる数列の例を示す説明図。
【図6】選択行列の例を示す説明図。
【図7】各フレームへの第1の階調レベルの分配の仕方を示す説明図。
【図8】分割データx、yを示す説明図。
Claims (3)
- 1フレーム内で中間調を含む複数の第1の階調レベルのうちの一つの第1の階調レベルが表示されるとともに、フレーム変調法により該フレームを時系列的に複数連続して表示することにより平均の輝度として第1の階調レベルより多いレベル数を持つ所望の階調レベルを表示する液晶表示装置の駆動方法であって、
以下の(1)〜(5)の手順にしたがった条件を満足するように、第1の階調の値および第1の階調の時系列上の配置を選択することを特徴とする駆動方法。
(1)以下の(a)または(b)の条件を満たして反転周期2 i (iは0からkまでの整数)を持つ2k個の数列を準備する。ここで、所望の階調レベルを得るために使用するフレームの数をm(mは2以上の自然数)とすると、kは2 k-1 <m≦2 k を満たす整数として定義される。
(a)0からkまでのiに対して、まず連続した2 i 個の1とそれに続く連続した2 i 個の−1を並べ、続いて連続した2 i 個の1と連続した2 i 個の−1とを交互に並べた要素数が2 k 個の数列。これをA(i)という。
(b)1からk−1までのiに対して、まず連続した2 i-1 個の1とそれに続く連続した2 i 個の−1を並べ、続いて連続した2 i 個の1と連続した2 i 個の−1とを交互に並べ、最後に連続した2 i-1 個の1を並べた要素数が2 k 個の数列。これをA s ( i)という。
(2)各数列と、階調レベルの時系列上の配列との相関性を以下の(c)および(d)にしたがって求める。
(c)i=0およびkに対しては式1で規定されるC i を前記相関性とする。
(d)i=1〜k−1に対しては式2で規定されるC i を前記相関性とする。
C i =ABS(Σ 1 (D j ・A ij’ ))・・式1
C i =((Σ 1 (D j ・A ij’ )) 2 +(Σ 1 (D j ・A sij’ )) 2 ) 0.5 ・・式2
ここで、ABS( )は括弧内の絶対値をとることを示し、Σ 1 ( )は括弧内の式についてj=1〜m(jは整数)の総和をとることを示す。また、j’はj・2 k /mの整数部分であり、A ij’ は数列A(i)のj’番目の要素であり、A sij’ は数列A s (i)のj’番目の要素である。さらに、D j はj番目のフレームの階調レベルをオンを−1、オフを1として表した値である。
(3)階調レベルと数列との相関性ファクタC s を式3にしたがって求める。
C s =Σ 2 (C i )・・式3
ここで、Σ 2 ( )は括弧内の式についてi=0〜kの総和をとることを示す。
(4)フリッカ生成ファクタF s を式4にしたがって求める。
F s =Σ 3 (C i )・・式4
ここで、Σ 3 ( )は括弧内の式についてi=p〜k−1の総和をとることを示し、pはT(ms)をフレーム周期として、以下の条件を満たす整数である。
30(ms)<mT/2 p ≦60(ms)
ただし、pが負になる場合は、F s =0とする。
(5)F s /C s が0.3以下になるように第1の階調の値および第1の階調の時系列上の配置を選択する。 - 第1の階調レベルは振幅変調方式またはパルス幅変調方式によって生成される請求項1記載の駆動方法。
- 第1の階調レベルは不均等な間隔を持つ請求項1または2記載の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06838897A JP3811250B2 (ja) | 1997-03-21 | 1997-03-21 | 液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06838897A JP3811250B2 (ja) | 1997-03-21 | 1997-03-21 | 液晶表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10268836A JPH10268836A (ja) | 1998-10-09 |
JP3811250B2 true JP3811250B2 (ja) | 2006-08-16 |
Family
ID=13372295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06838897A Expired - Fee Related JP3811250B2 (ja) | 1997-03-21 | 1997-03-21 | 液晶表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3811250B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
CN100461257C (zh) * | 2006-12-06 | 2009-02-11 | 友达光电股份有限公司 | 时序控制器及包含该时序控制器的液晶显示器 |
JP5685065B2 (ja) | 2010-11-29 | 2015-03-18 | ラピスセミコンダクタ株式会社 | 表示装置、中間階調処理回路及び中間階調処理方法 |
-
1997
- 1997-03-21 JP JP06838897A patent/JP3811250B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10268836A (ja) | 1998-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100344861B1 (ko) | 액정 디스플레이 장치의 구동 방법 | |
KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
JP4768344B2 (ja) | 表示装置 | |
US7161576B2 (en) | Matrix-type display device | |
JP5079856B2 (ja) | 画像表示装置、画像表示モニター、およびテレビジョン受像機 | |
US6320562B1 (en) | Liquid crystal display device | |
JP2796619B2 (ja) | 液晶表示パネルの階調駆動装置 | |
US8531490B2 (en) | Display drive apparatus and display apparatus | |
JP3410952B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP2011141557A (ja) | 表示装置 | |
JP3811250B2 (ja) | 液晶表示装置の駆動方法 | |
US20120223958A1 (en) | Display device and method for driving display device | |
JP2003005695A (ja) | 表示装置および多階調表示方法 | |
JP3791997B2 (ja) | 液晶表示装置の駆動法 | |
JP3582919B2 (ja) | 画像表示装置の駆動方法 | |
JP3357173B2 (ja) | 画像表示装置の駆動方法 | |
JP2002140050A (ja) | 液晶表示パネルの駆動方法 | |
KR101311668B1 (ko) | 액정표시장치 | |
JP2003121813A (ja) | 液晶表示パネルの階調駆動方法 | |
JP3576231B2 (ja) | 画像表示装置の駆動方法 | |
JP3555980B2 (ja) | 液晶表示装置の列信号形成方法 | |
JP3591926B2 (ja) | 液晶表示装置の駆動法 | |
JP2003084717A (ja) | 駆動電圧パルス制御装置、階調信号処理装置、階調制御装置、および画像表示装置 | |
US6919876B1 (en) | Driving method and driving device for a display device | |
JP2001042838A (ja) | 液晶表示装置とその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040123 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040123 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051226 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060526 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |