JP3804979B2 - アレイを具える電子装置 - Google Patents
アレイを具える電子装置 Download PDFInfo
- Publication number
- JP3804979B2 JP3804979B2 JP50427997A JP50427997A JP3804979B2 JP 3804979 B2 JP3804979 B2 JP 3804979B2 JP 50427997 A JP50427997 A JP 50427997A JP 50427997 A JP50427997 A JP 50427997A JP 3804979 B2 JP3804979 B2 JP 3804979B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- row
- diode
- electronic device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electronic Switches (AREA)
- Facsimile Heads (AREA)
Description
本発明は電子装置、特に限定されるものではないが、デバイス素子のアレイを具えると共に列マルチプレクサ回路を有する薄膜回路を有する電子装置に関するものである。デバイス素子はアレイの列を流れる電流を発生し、例えば大面積のイメージセンサの光感知ダイオード、又は熱撮像装置の温度感知素子のような他の形式のデバイス素子とすることができる。
公開された欧州特許出願第０６３３５４２号には、行及び列に配置され行導体及び列導体に接続されているデバイス素子のアレイを具える電子装置が開示されている。列導体はグループ状に配置され、各グループはそれぞれ共通の端子を有している。列マルチプレクサ回路は各グループの列導体を共通の端子にそれぞれ結合する。この欧州特許出願第０６３３５４２号の第３図には、このような装置の特に有益な形態が開示されている。このデバイスはイメージセンサであり、そのデバイス素子は光感知ダイオード８ａとスイッチングダイオード８ｂを具える。列導体１０は光感知ダイオード８ａから列マルチプレクサ回路を介してアナログ信号を送出している。列マルチプレクサ回路は光感知ダイオード１１ｂ及びｃを具え、これらのダイオードは対応する光源からの照明光により阻止状態と導通状態との間で切り換えられている。従って、この欧州特許出願第０６３３５４２号に記載されている発明により、列マルチプレクサ回路をアレイのデバイス素子と同一の技術形態を利用してダイオードと共に製造することができる。この図３には、列マルチプレクサ回路により電荷感知増幅器２１に結合された３本の列導体のグループが開示されている。一方、この欧州特許出願第０６３３５４２号の列マルチプレクサ回路は光源をマルチプレクサ回路の光感知ダイオードに整列させる必要がある。しかしながら、用いる光源の形式に応じて、光源の切り換えによりマルチプレクサ回路のスイッチングに不所望な遅延が生じてしまう。
米国特許第４５１８９２１号には、２個の電流源間に第１及び第２の枝路を有するダイオードブリッジを備え、各枝路がその枝路の各接続部において一緒に結合され電流源間において互いに同一の極性を有するダイオード対を有するサンプルホールド回路が開示されている。このサンプルホールド回路の入力部は第１の枝路の接続部に結合され、出力部は第２の枝路の接続部に結合されている。制御ラインからスイッチング電圧が供給され、２個の電流源がブリッジの第１の状態においてオンに切り換えられ、第２の状態においてオフに切り換えられ、ダイオードブリッジの第１の状態において信号がサンプリングされている。ダイオードブリッジの第１のオン状態において、電流源はダイオードブリッジのダイオードを介して電流を発生し、この電流源には適切な電圧が印加されている。
電源を用いて米国特許第４５１８９２１号のダイオードブリッジに電圧を印加し電流を取り出すことにより、ダイオードブリッジの電圧レベルを平坦にすることができ、この結果出力電圧が入力電圧に追従することができる。このサンプルホールド回路は、さらに第１の２個の電流源と並列に接続した第２の２個の電流源を備え、これら電流源からダイオードブリッジのダイオードと反対極性のダイオード対を有する第２の枝路を介して電流を供給している。この場合、ブリッジがオフのとき、第２の２個の電流原がオンにされて第３の枝路を介して電流が流れる。この第３の枝路はオフの期間中にブリッジの両端間の電圧を一定に維持するように作用するが、入力電圧レベルを固定しない。これは、定電流を固定抵抗を経るように駆動することにより達成される。オンの期間中、出力電圧は入力電圧に追従する。この理由は、出力部が、出力電圧が入力電圧に追従するように充電し又は放電する容量性負荷に結合されているからである。
本発明は、光学的なスイッチングではなく電気的なスイッチングを利用するマルチプレクサ回路を有するデバイス素子のアレイを提供する。本発明は、ダイオードブリッジ回路に対する電流源をマルチプレクサ回路スイッチング素子として用い、電気的な素子のアレイの多数の列端子を単一の端子に切り換え接続することに関するものである。これにより、多数の列端子の各々がサンプリング回路を有し、これらサンプリング回路の１個だけがターンオンして（ブリッジの第１の状態に）マルチプレキシング動作を行なう電気的なデバイスが構成される。
イメージセンサで生ずる課題は、列中の画素間の干渉（垂直クロストーク）である。この課題は、電流が照明された画素から発生し、選択された行に対して発生した電流が関連する列に自由に流れ込むために発生する。関連する列スイッチがターンオフすると、これらの電流が散逸できる経路が存在せず、この結果これらの電流がこの列上の他の行の画素に対して電圧バイアスを形成してしまう。
従って、本発明の第１の概念としての特有の目的は、上記電流を散逸させることにより、このようなアレイにおける垂直クロストークを低減することにある。米国特許第４５１８９２１号のサンプルホールド回路は、オフ状態において固定電流が第３の枝路を介して駆動され、付加的な電流を適切に処理することができないため、この目的を達成することができない。
ダイオードブリッジのダイオードは逆方向バイアスし、従っていかなる電流をも流さない。
本発明の第１の見地に立てば、行及び列に配置されると共に行導体及び列導体に結合されているデバイス素子のアレイであって、列導体が少なくとも１個のグループとして配置され、各グループがそれぞれ共通の端子を有するデバイス素子のアレイと、
各グループの列導体を共通の端子にそれぞれ結合する列マルチプレクサ回路であって、各列導体のマルチプレクサ回路が２個の電流源間に第１及び第２の枝路を有するダイオードブリッジをそれぞれ有し、各枝路が、その接続部において一緒に結合したダイオード対をそれぞれ具えると共に前記電流源間において他方の枝路のダイオード対と互いに同一の極性を有し、各列導体が第１枝路の接続部に結合され、前記共通の端子が第２の枝路の接続部に結合され、前記ダイオードを前記ブリッジの第１の状態における順方向バイアスとブリッジの第２の状態の逆方向バイアスとの間で切り換えるスイッチング電圧を供給する制御ラインが前記ダイオードブリッジに結合されている列マルチプレクサ回路と、
前記各列導体にそれぞれ結合され、ダイオードブリッジの第１の状態において列導体の電位をクランプして、ダイオードブリッジの第１の状態において列導体と共通の端子との間で信号を伝送させ、前記ダイオードブリッジの第２の状態において列導体の電位をクランプするクランプ回路とを具える電子装置を提供する。
ブリッジの第２の状態において列導体の電位がクランプされるので、スイッチがターンオフしたとき入力部の電圧が一定に維持される。さらに、各列で発生し列導入に流れ込むことができる電流はクランプスイッチの電圧源に送出することができる。従って、この電圧源は、列導体を流れる電流に対してシンクを構成する。イメージセンサの場合、ターンオフ（スイッチの第２の状態に）されたスイッチを有する列中の選択された画素により発生した電流は、この列の他の画素に対してバイアスする代わりに、電圧ラインに流れ込む。
電流信号を発生する装置、すなわちイメージセンサの画素のような電荷蓄積素子についての重要な別の概念は、電流源からダイオードブリッジに供給されるべき電流を切り換えられる最大電流よりも大きくする必要があることである（すなわち、最大電流が列端子に流れ込む）。例えば、電流源が照明されるフォトダイオードにより構成される場合、必要な電流をダイオードブリッジに供給しようとすると、不所望な大きなフォトダイオード区域が必要になるおそれがある。
本発明の第２の概念における目的は、少なくともこの値の電流をダイオードサンプリング回路の電流源により供給する必要があるため、列端子に流れ込む最大電流を減少させる電荷蓄積素子のアレイと共に用いられる上述した形式のマルチプレクサ回路を提供することにある。
本発明の第２の見地に立てば、行及び列に配置されると共に行導体及び列導体に結合されている電荷蓄積素子のアレイであって、各行の素子の電荷蓄積素子信号を各列導体に供給する行信号が行導体に供給され、前記電荷蓄積素子信号が各列導体を流れる電流を発生させ、列導体が少なくとも１個のグループに配置され、各グループがそれぞれ共通の端子を有する電荷蓄積素子のアレイと、
各グループの列導体を共通の端子にそれぞれ結合する列マルチプレクサ回路であって、各列導体のマルチプレクサ回路が２個の電流源間に第１及び第２の枝路を有し、各枝路が、その接続部において一緒に結合したダイオード対をそれぞれ具えると共に前記電流源間において他方の枝路のダイオード対と互いに同一の極性を有し、各列導体が第１枝路の接続部に結合され、前記共通の端子が第２の枝路の接続部に結合されている列マルチプレクサ回路と、
ダイオードブリッジに結合され、前記ダイオードをブリッジの第１の状態における順方向バイアスとブリッジの第２の状態の逆方向バイアスとの間で切り換えるスイッチング電圧を供給し、ダイオードブリッジの第１の状態において列導体と端子との間で信号を伝送させる制御ラインと、
ベース電圧に対してパルス開始直後の第１の電圧値からパルス終了直前の第２の電圧値まで振幅が上昇する電圧パルスの形態の行信号を発生させる手段とを具える電子装置を提供する。
行信号の電圧振幅の立上は均一にすることができ、この行信号はパルスの開始時に振幅が立上がるステップ及びパルスの終了時に振幅が立下がるステップを含むことができる。
本発明によるマルチプレクサ回路は、ブリッジ及びクランプスイッチ（本発明の第１の概念の）の回路素子（例えばダイオード）をアレイのデバイス素子のために用いる技術形態と同一の技術形態を用いて容易に構成することができる。
これらの本発明によるマルチプレクサ回路は、デバイス中の小さいダイオードキャパシタンス値及び寄生容量値により決定される高速のスイッチング速度を有することができる。この結果、光学的なスイッチングと関連する遅延を回避することができる。このマルチプレクサ回路は、特に（これに限定されないが）アレイ自身が同一の技術形態のダイオードで構成される場合、アレイと共に集積化するのに良好に適合する。従って、このマルチプレクサ回路はイメージセンサアレイの列導体と共に用いられるように設計することができる。共通の端子はデバイスの外部端子とすることができ、又はデバイスの内部回路素子の部分間の接続部とすることができる。
各列導体は１行以上のデバイス素子を有するアレイの一部を構成するので、本発明の第１の概念のクランプスイッチは、そのダイオードブリッジが第２の状態（すなわち、ダイオードブリッジが列導体と共通の端子との間での信号の伝送を阻止する）にある場合に、この列の各デバイス素子の動作を安定化する重要な役割を果たすことができる。従って、クランプスイッチはブリッジの第２の状態において列導体の電位をクランプするので、例えばこの電位は、その列の全てのデバイス素子に供給され、その列のアドレスされた行のデバイス素子からの信号電流に起因する変化及び／又はその列のアドレスされなかった行の他のデバイス素子からのリーク電流に起因する変化を受けることはない。この電位変化はその列のデバイス素子のバイアス条件を変化させ、この結果デバイスの動作としてデバイス素子に擬似信号を発生させてしまう。
種々のクランプ回路を用いることができる。例えばアレイのデバイス素子が薄膜トランジスタで構成される場合、クランプスイッチは１又はそれ以上の薄膜トランジスタで構成することができる。この場合、例えばクランプスイッチは、各列導体と基準電圧源との間にソース電極及びドレイン電極を有する絶縁ゲート薄膜トランジスタとすることができる。このトランジスタは、その絶縁ゲートに供給される制御信号によりオン及びオフに切り換えられる。
クランプラインはデバイスの列を横切るように延在することができ、このクランプスイッチは各列導体と基準電圧にあるクランプラインとの間に結合することができる。クランプスイッチはダイオードブリッジから離れた位置の列導体に結合することができる。一方、制御回路及びデバイス回路のレイアウトを簡単化するため、クランプ機能をマルチプレクサ回路に組み込むことが有益である。この場合、クランプ回路は列マルチプレクサの一体化された部分を構成する。導体ラインの数を減少させるため、クランプ回路の動作は、クランプ回路をダイオードブリッジの各制御ラインの少なくとも１本の制御ラインに（直接的又は間接的に）結合することにより制御することができる。列マルチプレクサの回路素子及び／又はデバイスアレイの回路素子と同一の技術形態を用いてクランプスイッチを形成するのが好都合である。列マルチプレクサはそのブリッジ回路にスイッチングダイオードを含む。この場合、本発明の特に有益で好都合な形態として、各列導体の列マルチプレクサ回路がブリッジダイオードの極性と反対極性で制御ライン間に結合された１対のクランプダイオード対で構成することができ、クランプダイオードは列導体との接続部に一緒に結合されてブリッジが第２の状態のときに列導体の電位をクランプすることができる。
電荷蓄積素子で発生し各列導体を流れる電流は蓄積素子再充電電流を構成する。電荷蓄積素子が光感知ダイオードで構成される場合、再充電電流は、放電したキャパシタの再充電電流を表わすので、比較的高くなる。本発明の第２の概念によれば、デバイス素子のアレイに供給される行パルスの形態により、列導体を流れる最大電流を最も小さくすることができ、この結果電流源から供給されダイオードブリッジを流れる電流を減少させることができる。この行パルスは、用いる画素の形態に応じて正又は負とすることができる。
異なるグループの列導体について共通の制御ラインをふり分けてデバイスの制御ラインの数を減少させることは、列マルチプレクサ回路のダイオードブリッジ及びクランプスイッチ（本発明の第１の概念の）について極めて好適である。
電子装置の製造における製造工程を少なくするため、アレイのデバイス素子が列マルチプレクサ回路のダイオードと同一の技術形態のダイオードで構成することが有益である。同様な理由により、列マルチプレクサ回路の電流源は同一の技術形態で製造することが好ましい。ある好都合な形態として、列マルチプレクサ回路の電流源は、ブリッジの第１及び第２の枝路のダイオードを構成する非光感知ダイオードと同一の技術形態の光感知ダイオードで構成する。光感知ダイオードを電流源として用いたが、勿論光スイッチングは全く不要である。これら電流源の光感知ダイオードはデバイスの動作中一定の強度で照明することができる。本発明の第２の概念により発生する行パルスは、照明されたフォトダイオードから発生する電流を最小値まで減少させるので、これによりフォトダイオードの必要なサイズが減少する。
本発明は、アレイのデバイス素子及び列マルチプレクサ回路のダイオードが共通基板上に形成された薄膜ダイオードの形態をした大面積電子装置に好適である。
本発明は、電子装置を動作させるに際し、行電圧信号を電荷蓄積素子の行に供給してこの行の素子から列導体にそれぞれ信号を送出し、列マルチプレクサ回路を駆動して、選択された列信号を共通の端子に送出し、前記行電圧信号が、ベース電圧に対してパルス開始直後の第１の電圧値からパルス終了直前の第２の電圧値まで振幅が上昇する電圧パルスの形態の信号で構成した電子装置の駆動方法を提供する。
勿論、電子装置は本発明の両方の概念を組み合わせた構成を含むことができる。
図１は列マルチプレクサ回路を具える本発明のイメージセンサデバイスの一部の簡単な回路線図である。
図２は図１のマルチプレクサ回路の回路線図であり、この回路の第２状態での電流を示す。
図３は図２のマルチプレクサ回路の第１状態における電流を示す回路線図である。
図４から図６は種々の選択信号に対応したフォトダイオードの形態のイメージセンサデバイス素子についての充電特性を示す。
図７は薄膜技術により製造されたマルチプレクサ回路の一例の一部を示す断面図である。
勿論、全ての図面は線図的なものでありスケール通りに表示されていない。図４の断面図の一部の相対的な寸法及び比率は、図面を明瞭にするため拡大又は縮小されている。図１から図３の回路素子について、光感知フォトダイオードは輪郭として表示し、非光感知フォトダイオードについては全体を黒で表示されている。種々の実施例における対応する部材又は同一の部材には一般に同一符号が付されている。
図１及び図２の電子装置は、Ｎ，（Ｎ＋１）---行及びＭ，（Ｍ＋１）---列に配置され行導体及び列導体Ａ及びＢにそれぞれ接続されたデバイス素子２及び３のアレイ１を具える。列導体Ｂは、グループ（Ｍ），（Ｍ＋１），（Ｍ＋２）及びグループ（Ｍ＋３），（Ｍ＋４），（Ｍ＋５）のようにグループ毎に配置する。各グループは共通の端子５をそれぞれ有する。列マルチプレクサ回路Ｃ（Ｍ），Ｃ（Ｍ＋１）---は各グループの列導体Ｂを各共通の端子５（１），５（２）---に結合する。これら列マルチプレクサ回路Ｃは、図１においては回路ブロックとし簡単に示し、本発明による各回路ブロックの回路構成は図２に示す。
図２に示すように、各列導体についての列マルチプレクサ回路ＣはダイオードブリッジＳＤ３〜ＳＤ６を具え、これらダイオードブリッジは２個の電流源２１と２２との間に第１及び第２の枝路１１及び１２を有する。枝路１１はこの枝路の接続部１３に一緒に結合したスイッチィングダイオードＳＤ３及びＳＤ４の対を有する。枝路１２は接続部１４に一緒に結合したスイッチィングダイオードＳＤ５及びＳＤ６の対を有する。全てのダイオードＳＤ３〜ＳＤ６は電流源２１と２２との間において同一の極性を有する。このマルチプレクサ回路の各列導体Ｂは第１枝路１１の接続部１３に結合し、共通の端子５は第２枝路１２の接続部１４に結合する。制御ライン１６及び１７は電流源２１及び２２を介してダイオードブリッジＳＤ３〜ＳＤ６に結合されてスイッチィング電圧を供給し、ダイオードＳＤ３〜ＳＤ６をブリッジの第１の状態の順方向バイアスと第２の状態の逆方向バイアスとの間で切り替える。このようにして、ダイオードブリッジの第１の状態において信号が列導体Ｂと共通端子５との間で伝送され、ダイオードブリッジの第２の状態においては信号は伝送されない。
図６及び図７は行の素子をアドレスするために行導体６に供給される行パルス波形を示し、これにより列導体Ｂを流れるピーク電流を減少させることができ、ごの結果電流源２１及び２２により供給すべき電流をを減少させることができる。
一例として、図１はイメージセンサの形態のアレイの実施例を示す。このアレイの各画素は既知の方法で構成することができる。図１は、欧州特許出願公開第０６３３５４２号と同様に、非光感知スイッチングダイオード３に直列に接続した光感知ダイオード２を具えるこれらのダイオード２及び３はデバイス基板４０上のｎ−ｉ−ｐ薄膜ダイオードとすることができる（図４）。図１に示すように、これらダイオードのアノードは画素内で一緒に結合され、そのカソードは行及び列導体Ｎ及びＭに結合する。このデバイスは既知の形態の行駆動回路３６を具え、これによりライン走査パルスを行導体Ａ（Ｎ），Ａ（Ｎ＋１），----に順次供給してアレイの行Ｎ，（Ｎ＋１），----を順次アドレスする。このライン走査パルスはアドレスされた行のスイッチングダイオード３を順方向バイアスするように作用する。本発明は、後述するように、ライン走査パルスの形態にも関連する。
光感知ダイオード２からの光発生信号はそのスイッチングダイオードを順方向にバイアスし、各列マルチプレクサ回路Ｃを介して列導体Ｂ上において読み出される。電荷感知増幅器３５を共通端子５に接続して、この光発生信号を既知の方法で読み出す。
電荷感知増幅器３５は、アレイ１及び列マルチプレクサ回路Ｃが薄膜回路により形成されているデバイス基板４０から分離したモノリシックシリコン集積回路として形成することができる。従って、共通端子５はデバイス基板４０の出力端子とすることができる。同様に、行駆動回路３６もモノリシックシリコン集積回路技術（デバイス基板４０から分離されている）として形成することができ、行駆動回路３６と行導体Ａとの間の接続部６もデバイス基板４０の出力端子とすることができる。一方、行駆動回路の少なくとも一部及び／又は電荷感知増幅器３５を薄膜回路として形成することもできる。従って、これらの回路部分はアレイ１と同一のデバイス基板４０上に形成することができ、この場合端子５及び６はデバイス基板４０上の薄膜回路の内部回路接続部となる。
図１に示すように、列導体Ｂの異なるグループについての列マルチプレクサ回路Ｃ（Ｍ）及びＣ（Ｍ＋３），等----は共通の接続ライン１６及び１７（Ｖx1，Ｖy1，Ｖx2，Ｖy2----）を分担してデバイス基板４０のレイアウトの制御ラインの本数を低減する。これら個別の制御ライン１６及び１７はデバイス基板上の出力端子まで延在することができ、又は同一のデバイス基板４０上に薄膜回路として形成した制御回路に接続することができる。制御回路（デバイス基板４０上に集積化され、又は外部モノリシック集積回路として形成されている）は電圧パルスＶx及びＶyの列を発生して各グループ内で列マルチプレクサ回路を順次切り換える。
図１においては３個の行及び列だけが図示されている。本発明によるイメージセンサは典型的には数百又は数千個の行及び列を有することができる。図１は３個のグループとして配置した列導体Ｂを示す。一方、本発明のイメージセンサは、グループ化されマルチプレクサ回路Ｃにより共通端子５に結合されている３個以上の列導体を有することができる。あるグループの列は共通端子５に順次読み出されるので、アレイについての読出し速度は、各グループの列の数に応じて遅くなる。従って、所定の数の列を有するイメージセンサの場合、グループの数は所望の読出し速度に応じて選択する。従って、
従って、１０個のグループに配置された３００本の列を有するアレイの場合、３０個の列出力部５と２０本の制御ライン１６及び１７が存在する。
図２は各列マルチプレクサ回路Ｃの回路構成を示す。このマルチプレクサ回路の回路素子はアレイ１のデバイス回路素子と同一の技術形態のものとなるように選択する。従って、本例の場合マルチプレクサ回路Ｃ及びアレイ１の両方について薄膜ダイオードを用いる。これら全てのダイオードは同一の処理工程を用いてデバイス基板４０上に同時に形成することができる。
図２の回路において、電流源２１及び２２はフォトダイオードＰＤ１及びＰＤ２により形成する。これらフォトダイオードＰＤ１及びＰＤ２の面積はスイッチングダイオードＳＤ１〜ＳＤ６の面積よりもはるかに大きい。従ってフォトダイオードが照明される強度レベルに応じて、フォトダイオードＰＤ１及びＰＤ２の面積はアレイ１のフォトダイオード２の表面の１０〜１００倍程度とすることができる。一方、後述するように、適切な行信号波形を用いてフォトダイオードのサイズを小さくすることも可能である。フォトダイオードＰＤ１及びＰＤ２は一定に照明され、これにより光スイッチングの必要性が回避される。照明光源はフォトダイオードＰＤ１及びＰＤ２に一定の光強度が与えられるように配置する。
列マルチプレクサ回路も、各列導体Ｂに結合されダイオードブリッジＳＤ３〜ＳＤ６の第２の状態（非導通）において列導体Ｂの電位をクランプするクランプスイッチＳＤ１，ＳＤ２を具える。図２及び図３に図示した特定の実施例において、このクランプスイッチは、制御ライン１６と１７との間に結合されブリッジダイオードＳＤ３〜ＳＤ６の極性と反対極性を有するクランプダイオードＳＤ１とＳＤ２との対を具える。これらクランプダイオードＳＤ１及びＳＤ２は接続部１５において列導体５と共に一緒に結合され、ブリッジが第２の状態になったとき（すなわち、ブリッジダイオードＳＤ３〜ＳＤ６が逆方向バイアスされ信号の伝送を阻止するとき）列導体の電位をクランプする。
列マルチプレクサ回路Ｃは、制御ライン１６及び１７に供給される電圧パルスＶx及びＶyにより第１の状態と第２の状態との間で切り換えられる。動作を簡単にするため、パルスＶx及びＶyは同一の大きさの正及び負のレベルの間で切り換わり、各対の２個のダイオード（ＳＤ１，ＳＤ２），（ＳＤ３，ＳＤ４）は同一の導通特性を有し、列導体Ｂは回路の第１及び第２の両方の状態において零電位となるものとする。この動作は以下の通りである（マルチプレクサ回路Ｃ（Ｍ）を考慮する）。
回路の第１状態
Ｖx＝正（例えば、＋５Ｖ）、Ｖy＝負（例えば、−５Ｖ）
これらは、列導体Ｂ（Ｍ）上の信号を読み出すことを望む場合、マルチプレクサ回路（Ｍ）の制御ライン１６及び１７が切り換えられる電圧レベルに対応する。
電圧レベルＶx及びＶyがこの極性の場合、クランプ間のスイッチダイオードＳＤ１及びＳＤ２は逆方向バイアスされてＯＦＦ状態になり、ブリッジのスイッチングダイオードＳＤ３〜ＳＤ６は順方向バイアスされてＯＮ状態になる。このマルチプレクサ回路Ｃの状態において、一定に照明されたフォトダイオードＰＤ１及びＰＤ２はダイオードブリッジＳＤ３〜ＳＤ６に定電流を供給し、この特定の列のアドレスされた行の画素が読み出される。
この場合、列導体Ｂを流れる電流Ｉiは出力電流i0としてダイオードスイッチＳＤ３〜ＳＤ６から列増幅器３５に流れる。この動作を図３に基づいて説明する。図３において、
ｉsoはＰＤ１により発生した電流
ｉsiはＰＤ２による電流降下
ｉxは接続部１８と１３との間を流れるブリッジ電流
ｉyは接続部１９と１３との間を流れるブリッジ電流
ｉzは接続部１８と１４との間を流れるブリッジ電流
ｉwは接続部１４と１９との間を流れるブリッジ電流
接続部１８において、ｉso＝ｉx＋ｉy （３）
接続部１９において、ｉsi＝ｉy＋ｉw （４）
接続部１３において、ｉy＝ｉx＋ｉi （５）
接続部１４において、ｉz−ｉw＝ｉo （６）
式（７）を考慮しｉzとｉwを置換すると、
ｉso−ｉx−ｉsi＋ｉy＝ｉo
しかし、（ｉy−ｉx）＝ｉiであるから、
ｉso＋ｉi−ｉsi＝ｉo
ダイオードＰＤ１及びＰＤ２の電流出力が同一であるとすると、
ｉso＝ｉsi
この結果
ｉi＝ｉo （７）
すなわち、ブリッジＳＤ３〜ＳＤ６の接続部１４からの出力電流は接続部１３の入力電流に等しい。この結果はダイオードブリッジのダイオードＳＤ３〜ＳＤ６の各スイッチング特性から独立している。従って、ダイオードを正確に整合させる必要はない。
回路の第２状態
Ｖx＝負（例えば、−５Ｖ）、Ｖy＝正（例えば、＋５Ｖ）
電圧レベルＶx及びＶyをこの極性にすると、ブリッジのスイッチングダイオードＳＤ３〜ＳＤ６はＯＦＦ状態に逆方向バイアスされ、クランプ回路のスイッチングダイオードＳＤ１及びＳＤ２はＯＮ状態に順方向バイスされる。マルチプレクサ回路Ｃ（Ｍ）がこの状態にある場合、例えば別のマルチプレクサ回路Ｃ（Ｍ＋１）は、例えばＶX2及びＶy2のような別の制御信号で適切に制御することにより前述した第１の状態に切り換わる。
一定照明による各フォトダイオードＰＤ１及びＰＤ２中の光発生電流の結果として、各フォトダイオードＰＤ１及びＰＤ２はその両端間で逆方向バイアスの極性の約３００ｍＶの電位降下を発生する。ダイオードブリッジＳＤ３〜ＳＤ６のバイアス条件の一層高い電圧レベルＶx及びＶyとすることにより優勢になる。このマルチプレクサ回路Ｃの状態において、ダイオードブリッジＳＤ３〜ＳＤ６はその列導体Ｂから端子５にいかなる信号をも伝送しない。ブリッジＳＤ３〜ＳＤ６の出力電流（ｉ0）つまりこの特別な列は読み出されない。
スイッチングダイオードＳＤ１及びＳＤ２は、列導体Ｂを一定の電位にクランプする電圧クランプとして作用する。Ｖx＝−ＶyでＳＤ１及びＳＤ２が同一のＯＮ特性を有する場合、この定電位は零ボルトになる。この列導体Ｂに結合されている種々の行のデバイス素子２，３を考慮することにより、クランプ効果は最良に理解することができる。従って、例えば図２のマルチプレクサ回路を図１のマルチプレクサ回路Ｃ（Ｍ）とすることができ、行Ｎの画素は行導体６（１）に対する正の電位走査パルスによりアドレスすることができる。この場合、Ｎ行Ｍ列のスイッチングダイオード３は順方向バイアスされ、Ｍ列の他の全ての行（Ｎ＋１）、（Ｎ＋２）等のスイッチングダイオード３は逆方向バイアスされる。このスイッチングダイオード３は順方向バイアスされるが、画素Ｎ，Ｍの画像信号は電荷感知増幅器により読み出されない。この理由はマルチプレクサ回路Ｃ（Ｍ）が阻止状態にあるためである。列Ｍの他の行のスイッチングダイオード３は逆方向バイアスされるが、依然として微小なリーク電流がこれらのダイオードを流れる。ダイオードＳＤ１及びＳＤ２のクランプ状態において、列導体Ｎ（Ｍ）に存在する電流ｉL（画素Ｎ，Ｎの画像信号及び列Ｍの他の行のスイッチングダイオード３を流れるリーク電流により生ずる）は順方向バイアスされたダイオードＳＤ１及びＳＤ２を介して安全に取り出される。従って、図２において、
接続部１５において、ｉ1＝ｊ2＋ｉL （８）
ここで、ｉ1及びｊ2は順方向バイアスされたクランプダイオードＳＤ１及びＳＤ２をそれぞれ流れる電流である。これらの順方向バイアスされたクランプダイオードＳＤ１及びＳＤ２がない場合、これらの電流ｉLにより列導体の電位が変化しＭ列のアドレスされない行（Ｎ＋１），（Ｎ＋２）等の画素のバイアス条件が変化する。これらアドレスされない行（Ｎ＋１），（Ｎ＋２）等の画素はその後にアドレスされ、擬似信号（これらの画素に入射する画像照明光を表していない）が変化したバイアス条件の結果として読み出されるおそれがある。この不所望な効果は、クランプダイオードＳＤ１，１ＳＤ２を設けることにより回避される。
従って、クランプスイッチはリーク電流が選択された行の画素の光電流を低下させる。この理由は、電圧源が設けられることになるからである（電流源により駆動されるのではなく）。この電圧源によりダイオードＳＤ１，ＳＤ２を流れる電流の変化をリーク電流に吸収させることができる。これにより、クランプスイッチは、この列の全てのデバイス素子に印加される電位が変化を受けないようにこのブリッジの第２の状態の列導体の電位をクランプすることができる。
列電位が定電位に保持されるようにリーク電流を除去できるものであれば、他の形態のクンプ回路を用いることができる。この定電位は、出力が電荷感知増幅器により保持される電位に対応する。アレイのデバイス素子が薄膜トランジスタにより構成される場合、クランプスイッチを１個又はそれ以上のトランジスタで構成することができる。この場合、例えばクランプスイッチは、ソース及びドレイン電極が列導体と基準電位源との間に結合されている絶縁ゲート薄膜トランジスタとすることができる。このトランジスタは、その絶縁ゲートに供給される制御信号によりオン及びオフに切り換えることができる。クランプラインはデバイスの列を横切るように延在することができ、クランプスイッチは各列導体と基準電圧にあるクライアントラインとの間に結合することができる。クランプスイッチは列マルチプレクサ回路と一体化されたものとして示すが、ダイオードブリッジから離れた位置の列導体に結合してもよい。図示の実施例において、クランプスイッチの動作は、このクランプスイッチを各ダイオードブリッジの制御ラインに結合することにより制御したが、勿論スイッチは個別に制御することもできる。
ダイオードブリッジマルチプレクサ回路のオン状態と関連する上記式（７）は、フォトダイオード電流ｉso及びｉsiが入力電流ｉi及び出力電流ｉoよりも大きい場合にだけ満足される。これは、電流は一方向にだけしか流れないため、ダイオードブリッジを流れる全ての電流が正の値を必要があるからである。
式（３）と（６）とを組み合わせると、
ｉso＝ｉo＋ｉw＋ｉx
つまりｉso＞ｉo （９）
式（４）と（５）とを組み合わせると、
ｉsi＝ｉ1＋ｉw＋ｉx
つまりｉsi＞ｉi （１０）
入力電流は、画素のフォトダイオード自己キャパシタンスを再充電する電位電流である。この充電電流は再充電の期間中に変化し、積分期間中に画素のフォトダイオードの照明レベルに依存する。式（９）及び（１０）の結果として、フォトダイオードＰＤ１及びＰＤ２はキャパシタ充電電流に少なくとも等しい十分な電流を発生させる必要があり、これはフォトダイオードＰＤ１及びＰＤ２についての最小寸法を規定するものである。本発明はダイオードブリッジ回路網により切り換えられるべきピーク電流を減少させるようにスイッチングを動作させる方法を実現することにある。
図１に示す画素回路が約１２５ｄｐｉの解像力を有するイメージセンサとして用いられるように構成されている場合、画素間のピッチは約２００μｍになる。これは、イメージセンサとして比較的解像力を表し、従って比較的大きい画素のフォトダイオードを示す。この結果として、フォトダイオードキャパシタンスは比較的大きく、従って再充電電流も大きくなる。従って、以下の分析は再充電電流が大きくなることは最悪のケースの評価を示すものとする仮定に基づいている。２００μｍの画素ピッチの場合、各画素のフォトダイオードは１４０μｍ×１４０μｍの面積を占めることができる。この寸法の典型的な薄膜フォトダイオード構成は約４ＰＦのキャパシタンスを有する。
画素の成分期間中、各画素が列導体からそれぞれ分離されている場合フォトダイオードに入射した光はフォトダイオードの自己キャパシタンスを放電させる効果を有している。行導体が各画素行を選択するように駆動される場合、行導体が電流を供給してフォトダイオードの自己キャパシタンスを再充電し、この再充電電流は各スイッチングダイオードを経て列導体Ｂに流れ込む。これはマルチプレクサ回路のフォトダイオードＰＤ１及びＰＤ２により発生されるべき最小電流を決定するキャパシタンス再充電電流の最大値となる。
図４は通常の矩形の行波形を用いるフォトダイオードの再充電特性を示す。図示のように、行波形は２．３ｍ秒でハイのパルスになり（シミュレーションのため）０．１ｍ秒の時間期間に亘ってハイを持続する。行電圧波形ＶRを図４Ｂに示し、ピーク電圧は３Ｖである。
行電圧波形の期間中、フォトダイオードキャパシタンスは再充電され、その再充電電流は電荷感知増幅器３５により測定される。図４Ｂは、行パルスの間で種々の光強度でフォトダイオードを照明した状態におけるフォトダイオードＶpHの両端間電圧を示す。曲線５８は画素に対して最大の照明を行なった場合を示し、積分期間（行パルス間）の端部においてフォトダイオードキャパシタンスはほぼ完全に放電している。曲線５０はフォトダイオードに対して低レベルの照明を行なった状態を示し、曲線５２〜５６は照明レベルを高くした状態を示す。行パルスがハイの場合にフォトダイオードキャパシタンスが再充電され、フォトダイオード両端間の電圧が増大する。フォトダイオード電圧は、スイッチングダイオード３の両端間の順方向バイアス電圧降下以下の行パルスの電圧レベルにほぼ対応する最大値に到達する（読み出し中、各列導体は０Ｖに維持されているものとする）。
行パルスの終端の後に、フォトダイオードの両端間電圧は照明レベルに応じて降下する。勿論、パルス間の時間は行パルスの期間よりもはるかに大きいので、図面を明瞭にするため図４に示す電圧降下レートは誇張して表示した。例えば、Ａ−４のイメージスキャナにおいて、１２５ｄｐｉの解像力が得られる場合、約１０００個の行を表し、各行パルスは０．１ｍ秒目読し１００ｍ秒毎に繰り返えされる。
図４Ｂに示す曲線により、最大フォトダイオード充電電流を評価することができる。図４の場合、最大の照明曲線５８は行パルスの立ち上がり縁に続いて急峻な応答を有し、再充電電流は式から計算することができる。
フォトダイオードキャパシタンスを約４ＰＦとした場合、最大照明の図４の曲線５８は、１μＡの電流に対応する傾きｄｖ／ｄｔを有している。ここで、
Ｉ＝Ｃ（ｄｖ／ｄｔ）
従って、図４に示す矩形の行波形を用いる場合、少なくとも１μＡの電流を発生させるマルチプレクサ回路フォトダイオードが必要である。
５０００オングストロームの真性層深さを有する非晶質シリコンダイオードは、０．６８×１０-15Ａ／μｍ2／Ｌｕｘの電流を発生する（５８０ｍｍの波長の光の場合）。
典型的な１００Ｌｕｘの光で照明して必要な１μＡの電流を発生させる場合、フォトダイオードの受光面積は１４．７×１０6（μｍ）2が必要である。
一方、フォトダイオードＰＤ１及びＰＤ２は基板上に集積化されるので、フォトダイオードは基板の対向する端部に交互に配置することができるが、画素ピッチがフォトダイオードの最大間隔を規定する。従って、２００μｍの画素ピッチの場合フォトダイオードの最大間隔は４００μｍとなる。１μＡの電流を発生させるのに必要なフォトダイオードの面積を得るため、この最大間隔は３７ｍｍのフォトダイオード長に対応する。
図４に示す通常の行アドレシングが適用される場合、マルチプレクサ回路ダイオードは基板の大部分の面積を占めることになる。本発明は、この大きな周囲面積を必要としないでマルチプレクサ回路を形成できる新規な行アドレシング技術を提供する。
図５及び図６は本発明による２個の取り得る行電圧波形を、図４で用いたモデルと同一のモデルを用いたフォトダイオード再充電電流の各分析と共に示す。同一の参照符号を用いて種々のフォトダイオード照明レベルの充電及び放電特性を表す。
図５Ａに示す行波形は３．７５Ｖのピークに達する鋸歯波形を有する。図５Ｂに示すように、この行波形の増大する最終電圧レベルにより、行波形の端部において同様な最大レベルに到達するフォトダイオード両端間電圧が生ずる。行パルスの電圧が徐々に増大することにより、図４に示す状態の行パルスの開始時に生ずるフォトダイオード電圧の鋭い立ち上がりが除去される。図５の場合、フォトダイオード電圧の増加より最大再充電電流が約１５０ｎＡまで増大する。この結果、マルチプレクサ回路のフォトダイオードＰＤ１及びＰＤ２の対応する長さは５．５ｍｍまで減少させることができる。線形性及び遅れに関する画素の性能は、急勾面の行選択電圧により端部だけが影響を受け、この端部の性能劣化は必要な場合行選択パルス長を約１０〜２０％増加させることにより回復させることができる。
図６は、行波形がステップ状成分と傾斜成分（鋸波）を有する別の行選択パルスについての分析を示す。行波形の初期電圧ステップの値及び傾斜部分の傾きを替えることにより、最大充電電流を最小にするための充電特性を得ることができる。明らかなように、最小ピーク充電電流は、行選択期間中に最大照明曲線５８が均一に充電レベルに増大する場合に得られる。図６Ａに示す行波形は、充電曲線５８についてこの充電特性がほぼ得られる。この曲線の傾きは約９０ｎＡのピーク電流に対応し、対応するマルチプレクサ回路フォトダイオードＰＤ１及びＰＤ２のーつよう長は３．３ｍｍである。
従って、本発明は、本発明による列マルチプレクサ回路の実際的な使用を促進する素子アレイの行アドレシング方法を実現する。正の行パルスを用いる例を図示したが、画素行を負の行パルスによりアドレスすることができる別の画素形態を用いることもできる。さらに、本発明の第２の概念による行信号は図５及び図６に示す形態に限定されず、行パルスの大きさの増加は図面に示すような均一なものに限定されない。代わりに、パルスは大きさが非線形に増大することができ、増大部分と一定レベル部分を含むこともできる。行電圧波形は、特定の電荷蓄積素子に対して流れるピーク電流を最小にするように設計すべきである。
図７は薄膜技術により製造される本発明のマルチプレクサ回路Ｃの特定の例を示す。この薄膜技術はアレイ１を製造するために用いる薄膜技術と同一であり、従って欧州特許出願公開第０６３３５４２号に記載されている技術と同一にすることができる。図４に示すように、この薄膜回路は、基板４０上に形成する。この基板４０は適切なガラス又はプラスチック材料で構成することができる。第１の導電層４１（例えば、クロミウムから成る）を基板４０上に体積し、エッチングによりパターニングしてダイオードＰＤ１，ＰＤ２，ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４等・・・のカソード電極を形成する。この導体パターン４１は例えばライン１６及び１７のための導体トラック及び１３，１４，１５，１８及び１９のような回路接続不を構成することができる。次に、適切に不純物が添加された半導体層を体積しパターニングすることにより種々のダイオード構造耐を形成する。
この実施例において、全てのダイオードはｎ形、真性及びＰ形の非晶質シリコン層４２〜４４を順次体積することにより非晶質シリコンのｎ−ｉ−ｐダイオードとすることができる。これらの層４２〜４４は、エッチングによりパターニング形成して各ダイオード用の個別の島状部分を形成する。次に、絶縁層（例えば、窒化シリコン）を体積し、ダイオード島状部分のサイドウォール上に残存するようにパターン形成する。絶縁層パターン４５はダイオード島状部分の頂部表面が露出するように残存させる。次に、第２導電層（例えば、クロミウム、可能な場合にはアルミニウムで被覆する）を堆積し、パターニングしてダイオードのアノード電極及び２個の導電層レベル間の相互接続部を形成する。この上側導電層４６は照明光に対して不透明にすることができ、この場合（図４に示す）層４６は光感知ダイオードＰＤ１，ＰＤ２の上不Ｐ形層４４の端部に限定することができる。一方、層４６はスイッチングダイオードＳＤ１ ３ＳＤ６の上不全体に亘って延在するので、これらのダイオードは光感知性ではない。アレイ画素の光感知ダイオード２は光感知ダイオードＰＤ１及びＰＤ２と同一の方法が形成することができ、スイッチングダイオード３はスイッチングダイオードＳＤ１〜ＳＤ６と同一の方法で形成することができる。従って、アレイ１及びそれ列マルチプレクサ回路Ｃは同一の薄膜ダイオード技術を用いる同一のデバイス基板上に同一の処理工程で形成することができる。
イメージセンサの構成は、いかなる適切な形態及びパターンをも有することができる。マルチプレクサ回路Ｃの電流源として作用するフォトダイオードＰＤ１及びＰＤ２は、一定強度の照明光で一定の露光が行なわれるデバイス基板４０の位置に形成する。一方、スイッチングダイオードＳＤ１〜ＳＤ６は、不透明な電極層４１及び４６により及び／又は不透明なマスクにより上記一定照明からシールドする。イメージアレイ１は、デバイス基板４０上の画像がフォトダイオード２により検知される位置に配置する。行及び列導体Ａ及びＢは画素に対して矩形又は正方形の面積を規定し、又は他の所望の形状を規定することができる。フォトダイオード２は画素区域の大部分を占めることができる。一方、フォトダイオード２は各画素の１個又はそれ以上の端部に限定してイメージセンサをできるだけ透明にすることができる。ここに、この透明なイメージセンサは、ディスプレイのようなものの上部上にディスプレイを顕著におおい隠すことなく配置する。
図７は、光がデバイスの上側表面に入射し上側電極層４６に形成した窓を介してフォトダイオードの半導体材料まで透過する構成を示す。一方、窓が底部電極層４１に存在し、入射光（ＰＤ１及びＰＤ２に対する）及び画像（アレイフォトダイオードに対する）が透明基板を介して透過する反転構成とすることもできる。
図２及び図３は、ブリッジの各数枝路の単一ダイオードＳＤ３〜ＳＤ６、列導体と各制御ライン１６，１７との間単一ダイオードＳＤ１及びＳＤ２、並びに電流源２１及び２２を構成する単一ダイオードＰＤ１及びＰＤ２を示す。一方、これらの単一ダイオードの代わりに直列接続した２個以上のダイオードを用いることができる。従って、例えば接続部１５とライン１６との間に２個の直列接続ダイオードＳＤ１が存在し、並びに接続部１５とライン１７との間２個の直列接続ダイオードＳＤ２が存在することもできる。さらに、ダイオードの導通特性に非平衡が存在することもでき、ダイオード及びバイアス回路は列導体が零でない電位で動作するようにすることもできる。
マレイ１のデバイス素子は薄膜トランジスタで構成することができる。従って、例えば各画素は２個のスイッチングトランジスタとフォトダイオードの既知の回路形態で構成することができる。この場合、列マルチプレクサ回路ＣのダイオードＰＤ１及びＰＤ２並びにＳＤ１〜ＳＤ６はダイオード接続した薄膜トランジスタ、すなわちトランジスタのゲート及びドレインを回路素子の１個の電極として一緒に結合したトランジスタとして形成することもできる。さらに、トランジスタを用いる場合、クランプスイッチは、導体Ｂに接続したソースと、クランプ電圧ラインに接続したドレインと、制御ラインに結合したゲートとを有し、ダイオードブリッジＳＤ３〜ＳＤ６と反対に同期してＰＮ及びＯＦＦに切り換えるトランジスタとすることができる。
本発明によるイメージセンサは原稿スキャナとして設計することができる。極めて大きな面積のイメージセンサはＡ−４サイズの原稿を３０ｄｐｉ（ドット／インチ）の解像力で走査することができる。このイメージセンサに必要な行Ｎ，（Ｎ＋１），----の数はそれぞれ約２５００及び３５００とすることができる（行がＡ−４サイズの原稿の長手方向に平行とする）。本発明は本発明の列マルチプレクサ回路Ｃを用いて列導体Ｂをグループ化する列導体５の数を減少させることができる。
同様なマルチプレクサ回路を各行導体Ａについて用いて行駆動回路７６からの入力部の数を低減することができる。マルチプレクサ回路Ｃは他の付加的な手段と結合して行及び列導体Ａ及びＢ並びに入力及び出力端子５及び６の数を少なくすることができる。従って、アレイ形態は係属中の英国特許出願第９５０５３０５．４号に記載のアレイ形態と同一のものとすることができ、このアレイ形態においては画素が４個のグループに配置され、各グループは共通の行導体Ａ及び共通の列導体Ｂを共有している。
上述した特有の実施例は絶縁性基板４０上に薄膜技術を用いて実現したが、本発明の電子装置のアレイ１及びマルチプレクサ回路Ｃは、薄膜技術の代わりにモノリシックシリコン集積回路を用いて実現することもできる。
この開示内容を読むことにより、種々の変形や変更が可能である。
公開された欧州特許出願第０６３３５４２号には、行及び列に配置され行導体及び列導体に接続されているデバイス素子のアレイを具える電子装置が開示されている。列導体はグループ状に配置され、各グループはそれぞれ共通の端子を有している。列マルチプレクサ回路は各グループの列導体を共通の端子にそれぞれ結合する。この欧州特許出願第０６３３５４２号の第３図には、このような装置の特に有益な形態が開示されている。このデバイスはイメージセンサであり、そのデバイス素子は光感知ダイオード８ａとスイッチングダイオード８ｂを具える。列導体１０は光感知ダイオード８ａから列マルチプレクサ回路を介してアナログ信号を送出している。列マルチプレクサ回路は光感知ダイオード１１ｂ及びｃを具え、これらのダイオードは対応する光源からの照明光により阻止状態と導通状態との間で切り換えられている。従って、この欧州特許出願第０６３３５４２号に記載されている発明により、列マルチプレクサ回路をアレイのデバイス素子と同一の技術形態を利用してダイオードと共に製造することができる。この図３には、列マルチプレクサ回路により電荷感知増幅器２１に結合された３本の列導体のグループが開示されている。一方、この欧州特許出願第０６３３５４２号の列マルチプレクサ回路は光源をマルチプレクサ回路の光感知ダイオードに整列させる必要がある。しかしながら、用いる光源の形式に応じて、光源の切り換えによりマルチプレクサ回路のスイッチングに不所望な遅延が生じてしまう。
米国特許第４５１８９２１号には、２個の電流源間に第１及び第２の枝路を有するダイオードブリッジを備え、各枝路がその枝路の各接続部において一緒に結合され電流源間において互いに同一の極性を有するダイオード対を有するサンプルホールド回路が開示されている。このサンプルホールド回路の入力部は第１の枝路の接続部に結合され、出力部は第２の枝路の接続部に結合されている。制御ラインからスイッチング電圧が供給され、２個の電流源がブリッジの第１の状態においてオンに切り換えられ、第２の状態においてオフに切り換えられ、ダイオードブリッジの第１の状態において信号がサンプリングされている。ダイオードブリッジの第１のオン状態において、電流源はダイオードブリッジのダイオードを介して電流を発生し、この電流源には適切な電圧が印加されている。
電源を用いて米国特許第４５１８９２１号のダイオードブリッジに電圧を印加し電流を取り出すことにより、ダイオードブリッジの電圧レベルを平坦にすることができ、この結果出力電圧が入力電圧に追従することができる。このサンプルホールド回路は、さらに第１の２個の電流源と並列に接続した第２の２個の電流源を備え、これら電流源からダイオードブリッジのダイオードと反対極性のダイオード対を有する第２の枝路を介して電流を供給している。この場合、ブリッジがオフのとき、第２の２個の電流原がオンにされて第３の枝路を介して電流が流れる。この第３の枝路はオフの期間中にブリッジの両端間の電圧を一定に維持するように作用するが、入力電圧レベルを固定しない。これは、定電流を固定抵抗を経るように駆動することにより達成される。オンの期間中、出力電圧は入力電圧に追従する。この理由は、出力部が、出力電圧が入力電圧に追従するように充電し又は放電する容量性負荷に結合されているからである。
本発明は、光学的なスイッチングではなく電気的なスイッチングを利用するマルチプレクサ回路を有するデバイス素子のアレイを提供する。本発明は、ダイオードブリッジ回路に対する電流源をマルチプレクサ回路スイッチング素子として用い、電気的な素子のアレイの多数の列端子を単一の端子に切り換え接続することに関するものである。これにより、多数の列端子の各々がサンプリング回路を有し、これらサンプリング回路の１個だけがターンオンして（ブリッジの第１の状態に）マルチプレキシング動作を行なう電気的なデバイスが構成される。
イメージセンサで生ずる課題は、列中の画素間の干渉（垂直クロストーク）である。この課題は、電流が照明された画素から発生し、選択された行に対して発生した電流が関連する列に自由に流れ込むために発生する。関連する列スイッチがターンオフすると、これらの電流が散逸できる経路が存在せず、この結果これらの電流がこの列上の他の行の画素に対して電圧バイアスを形成してしまう。
従って、本発明の第１の概念としての特有の目的は、上記電流を散逸させることにより、このようなアレイにおける垂直クロストークを低減することにある。米国特許第４５１８９２１号のサンプルホールド回路は、オフ状態において固定電流が第３の枝路を介して駆動され、付加的な電流を適切に処理することができないため、この目的を達成することができない。
ダイオードブリッジのダイオードは逆方向バイアスし、従っていかなる電流をも流さない。
本発明の第１の見地に立てば、行及び列に配置されると共に行導体及び列導体に結合されているデバイス素子のアレイであって、列導体が少なくとも１個のグループとして配置され、各グループがそれぞれ共通の端子を有するデバイス素子のアレイと、
各グループの列導体を共通の端子にそれぞれ結合する列マルチプレクサ回路であって、各列導体のマルチプレクサ回路が２個の電流源間に第１及び第２の枝路を有するダイオードブリッジをそれぞれ有し、各枝路が、その接続部において一緒に結合したダイオード対をそれぞれ具えると共に前記電流源間において他方の枝路のダイオード対と互いに同一の極性を有し、各列導体が第１枝路の接続部に結合され、前記共通の端子が第２の枝路の接続部に結合され、前記ダイオードを前記ブリッジの第１の状態における順方向バイアスとブリッジの第２の状態の逆方向バイアスとの間で切り換えるスイッチング電圧を供給する制御ラインが前記ダイオードブリッジに結合されている列マルチプレクサ回路と、
前記各列導体にそれぞれ結合され、ダイオードブリッジの第１の状態において列導体の電位をクランプして、ダイオードブリッジの第１の状態において列導体と共通の端子との間で信号を伝送させ、前記ダイオードブリッジの第２の状態において列導体の電位をクランプするクランプ回路とを具える電子装置を提供する。
ブリッジの第２の状態において列導体の電位がクランプされるので、スイッチがターンオフしたとき入力部の電圧が一定に維持される。さらに、各列で発生し列導入に流れ込むことができる電流はクランプスイッチの電圧源に送出することができる。従って、この電圧源は、列導体を流れる電流に対してシンクを構成する。イメージセンサの場合、ターンオフ（スイッチの第２の状態に）されたスイッチを有する列中の選択された画素により発生した電流は、この列の他の画素に対してバイアスする代わりに、電圧ラインに流れ込む。
電流信号を発生する装置、すなわちイメージセンサの画素のような電荷蓄積素子についての重要な別の概念は、電流源からダイオードブリッジに供給されるべき電流を切り換えられる最大電流よりも大きくする必要があることである（すなわち、最大電流が列端子に流れ込む）。例えば、電流源が照明されるフォトダイオードにより構成される場合、必要な電流をダイオードブリッジに供給しようとすると、不所望な大きなフォトダイオード区域が必要になるおそれがある。
本発明の第２の概念における目的は、少なくともこの値の電流をダイオードサンプリング回路の電流源により供給する必要があるため、列端子に流れ込む最大電流を減少させる電荷蓄積素子のアレイと共に用いられる上述した形式のマルチプレクサ回路を提供することにある。
本発明の第２の見地に立てば、行及び列に配置されると共に行導体及び列導体に結合されている電荷蓄積素子のアレイであって、各行の素子の電荷蓄積素子信号を各列導体に供給する行信号が行導体に供給され、前記電荷蓄積素子信号が各列導体を流れる電流を発生させ、列導体が少なくとも１個のグループに配置され、各グループがそれぞれ共通の端子を有する電荷蓄積素子のアレイと、
各グループの列導体を共通の端子にそれぞれ結合する列マルチプレクサ回路であって、各列導体のマルチプレクサ回路が２個の電流源間に第１及び第２の枝路を有し、各枝路が、その接続部において一緒に結合したダイオード対をそれぞれ具えると共に前記電流源間において他方の枝路のダイオード対と互いに同一の極性を有し、各列導体が第１枝路の接続部に結合され、前記共通の端子が第２の枝路の接続部に結合されている列マルチプレクサ回路と、
ダイオードブリッジに結合され、前記ダイオードをブリッジの第１の状態における順方向バイアスとブリッジの第２の状態の逆方向バイアスとの間で切り換えるスイッチング電圧を供給し、ダイオードブリッジの第１の状態において列導体と端子との間で信号を伝送させる制御ラインと、
ベース電圧に対してパルス開始直後の第１の電圧値からパルス終了直前の第２の電圧値まで振幅が上昇する電圧パルスの形態の行信号を発生させる手段とを具える電子装置を提供する。
行信号の電圧振幅の立上は均一にすることができ、この行信号はパルスの開始時に振幅が立上がるステップ及びパルスの終了時に振幅が立下がるステップを含むことができる。
本発明によるマルチプレクサ回路は、ブリッジ及びクランプスイッチ（本発明の第１の概念の）の回路素子（例えばダイオード）をアレイのデバイス素子のために用いる技術形態と同一の技術形態を用いて容易に構成することができる。
これらの本発明によるマルチプレクサ回路は、デバイス中の小さいダイオードキャパシタンス値及び寄生容量値により決定される高速のスイッチング速度を有することができる。この結果、光学的なスイッチングと関連する遅延を回避することができる。このマルチプレクサ回路は、特に（これに限定されないが）アレイ自身が同一の技術形態のダイオードで構成される場合、アレイと共に集積化するのに良好に適合する。従って、このマルチプレクサ回路はイメージセンサアレイの列導体と共に用いられるように設計することができる。共通の端子はデバイスの外部端子とすることができ、又はデバイスの内部回路素子の部分間の接続部とすることができる。
各列導体は１行以上のデバイス素子を有するアレイの一部を構成するので、本発明の第１の概念のクランプスイッチは、そのダイオードブリッジが第２の状態（すなわち、ダイオードブリッジが列導体と共通の端子との間での信号の伝送を阻止する）にある場合に、この列の各デバイス素子の動作を安定化する重要な役割を果たすことができる。従って、クランプスイッチはブリッジの第２の状態において列導体の電位をクランプするので、例えばこの電位は、その列の全てのデバイス素子に供給され、その列のアドレスされた行のデバイス素子からの信号電流に起因する変化及び／又はその列のアドレスされなかった行の他のデバイス素子からのリーク電流に起因する変化を受けることはない。この電位変化はその列のデバイス素子のバイアス条件を変化させ、この結果デバイスの動作としてデバイス素子に擬似信号を発生させてしまう。
種々のクランプ回路を用いることができる。例えばアレイのデバイス素子が薄膜トランジスタで構成される場合、クランプスイッチは１又はそれ以上の薄膜トランジスタで構成することができる。この場合、例えばクランプスイッチは、各列導体と基準電圧源との間にソース電極及びドレイン電極を有する絶縁ゲート薄膜トランジスタとすることができる。このトランジスタは、その絶縁ゲートに供給される制御信号によりオン及びオフに切り換えられる。
クランプラインはデバイスの列を横切るように延在することができ、このクランプスイッチは各列導体と基準電圧にあるクランプラインとの間に結合することができる。クランプスイッチはダイオードブリッジから離れた位置の列導体に結合することができる。一方、制御回路及びデバイス回路のレイアウトを簡単化するため、クランプ機能をマルチプレクサ回路に組み込むことが有益である。この場合、クランプ回路は列マルチプレクサの一体化された部分を構成する。導体ラインの数を減少させるため、クランプ回路の動作は、クランプ回路をダイオードブリッジの各制御ラインの少なくとも１本の制御ラインに（直接的又は間接的に）結合することにより制御することができる。列マルチプレクサの回路素子及び／又はデバイスアレイの回路素子と同一の技術形態を用いてクランプスイッチを形成するのが好都合である。列マルチプレクサはそのブリッジ回路にスイッチングダイオードを含む。この場合、本発明の特に有益で好都合な形態として、各列導体の列マルチプレクサ回路がブリッジダイオードの極性と反対極性で制御ライン間に結合された１対のクランプダイオード対で構成することができ、クランプダイオードは列導体との接続部に一緒に結合されてブリッジが第２の状態のときに列導体の電位をクランプすることができる。
電荷蓄積素子で発生し各列導体を流れる電流は蓄積素子再充電電流を構成する。電荷蓄積素子が光感知ダイオードで構成される場合、再充電電流は、放電したキャパシタの再充電電流を表わすので、比較的高くなる。本発明の第２の概念によれば、デバイス素子のアレイに供給される行パルスの形態により、列導体を流れる最大電流を最も小さくすることができ、この結果電流源から供給されダイオードブリッジを流れる電流を減少させることができる。この行パルスは、用いる画素の形態に応じて正又は負とすることができる。
異なるグループの列導体について共通の制御ラインをふり分けてデバイスの制御ラインの数を減少させることは、列マルチプレクサ回路のダイオードブリッジ及びクランプスイッチ（本発明の第１の概念の）について極めて好適である。
電子装置の製造における製造工程を少なくするため、アレイのデバイス素子が列マルチプレクサ回路のダイオードと同一の技術形態のダイオードで構成することが有益である。同様な理由により、列マルチプレクサ回路の電流源は同一の技術形態で製造することが好ましい。ある好都合な形態として、列マルチプレクサ回路の電流源は、ブリッジの第１及び第２の枝路のダイオードを構成する非光感知ダイオードと同一の技術形態の光感知ダイオードで構成する。光感知ダイオードを電流源として用いたが、勿論光スイッチングは全く不要である。これら電流源の光感知ダイオードはデバイスの動作中一定の強度で照明することができる。本発明の第２の概念により発生する行パルスは、照明されたフォトダイオードから発生する電流を最小値まで減少させるので、これによりフォトダイオードの必要なサイズが減少する。
本発明は、アレイのデバイス素子及び列マルチプレクサ回路のダイオードが共通基板上に形成された薄膜ダイオードの形態をした大面積電子装置に好適である。
本発明は、電子装置を動作させるに際し、行電圧信号を電荷蓄積素子の行に供給してこの行の素子から列導体にそれぞれ信号を送出し、列マルチプレクサ回路を駆動して、選択された列信号を共通の端子に送出し、前記行電圧信号が、ベース電圧に対してパルス開始直後の第１の電圧値からパルス終了直前の第２の電圧値まで振幅が上昇する電圧パルスの形態の信号で構成した電子装置の駆動方法を提供する。
勿論、電子装置は本発明の両方の概念を組み合わせた構成を含むことができる。
図１は列マルチプレクサ回路を具える本発明のイメージセンサデバイスの一部の簡単な回路線図である。
図２は図１のマルチプレクサ回路の回路線図であり、この回路の第２状態での電流を示す。
図３は図２のマルチプレクサ回路の第１状態における電流を示す回路線図である。
図４から図６は種々の選択信号に対応したフォトダイオードの形態のイメージセンサデバイス素子についての充電特性を示す。
図７は薄膜技術により製造されたマルチプレクサ回路の一例の一部を示す断面図である。
勿論、全ての図面は線図的なものでありスケール通りに表示されていない。図４の断面図の一部の相対的な寸法及び比率は、図面を明瞭にするため拡大又は縮小されている。図１から図３の回路素子について、光感知フォトダイオードは輪郭として表示し、非光感知フォトダイオードについては全体を黒で表示されている。種々の実施例における対応する部材又は同一の部材には一般に同一符号が付されている。
図１及び図２の電子装置は、Ｎ，（Ｎ＋１）---行及びＭ，（Ｍ＋１）---列に配置され行導体及び列導体Ａ及びＢにそれぞれ接続されたデバイス素子２及び３のアレイ１を具える。列導体Ｂは、グループ（Ｍ），（Ｍ＋１），（Ｍ＋２）及びグループ（Ｍ＋３），（Ｍ＋４），（Ｍ＋５）のようにグループ毎に配置する。各グループは共通の端子５をそれぞれ有する。列マルチプレクサ回路Ｃ（Ｍ），Ｃ（Ｍ＋１）---は各グループの列導体Ｂを各共通の端子５（１），５（２）---に結合する。これら列マルチプレクサ回路Ｃは、図１においては回路ブロックとし簡単に示し、本発明による各回路ブロックの回路構成は図２に示す。
図２に示すように、各列導体についての列マルチプレクサ回路ＣはダイオードブリッジＳＤ３〜ＳＤ６を具え、これらダイオードブリッジは２個の電流源２１と２２との間に第１及び第２の枝路１１及び１２を有する。枝路１１はこの枝路の接続部１３に一緒に結合したスイッチィングダイオードＳＤ３及びＳＤ４の対を有する。枝路１２は接続部１４に一緒に結合したスイッチィングダイオードＳＤ５及びＳＤ６の対を有する。全てのダイオードＳＤ３〜ＳＤ６は電流源２１と２２との間において同一の極性を有する。このマルチプレクサ回路の各列導体Ｂは第１枝路１１の接続部１３に結合し、共通の端子５は第２枝路１２の接続部１４に結合する。制御ライン１６及び１７は電流源２１及び２２を介してダイオードブリッジＳＤ３〜ＳＤ６に結合されてスイッチィング電圧を供給し、ダイオードＳＤ３〜ＳＤ６をブリッジの第１の状態の順方向バイアスと第２の状態の逆方向バイアスとの間で切り替える。このようにして、ダイオードブリッジの第１の状態において信号が列導体Ｂと共通端子５との間で伝送され、ダイオードブリッジの第２の状態においては信号は伝送されない。
図６及び図７は行の素子をアドレスするために行導体６に供給される行パルス波形を示し、これにより列導体Ｂを流れるピーク電流を減少させることができ、ごの結果電流源２１及び２２により供給すべき電流をを減少させることができる。
一例として、図１はイメージセンサの形態のアレイの実施例を示す。このアレイの各画素は既知の方法で構成することができる。図１は、欧州特許出願公開第０６３３５４２号と同様に、非光感知スイッチングダイオード３に直列に接続した光感知ダイオード２を具えるこれらのダイオード２及び３はデバイス基板４０上のｎ−ｉ−ｐ薄膜ダイオードとすることができる（図４）。図１に示すように、これらダイオードのアノードは画素内で一緒に結合され、そのカソードは行及び列導体Ｎ及びＭに結合する。このデバイスは既知の形態の行駆動回路３６を具え、これによりライン走査パルスを行導体Ａ（Ｎ），Ａ（Ｎ＋１），----に順次供給してアレイの行Ｎ，（Ｎ＋１），----を順次アドレスする。このライン走査パルスはアドレスされた行のスイッチングダイオード３を順方向バイアスするように作用する。本発明は、後述するように、ライン走査パルスの形態にも関連する。
光感知ダイオード２からの光発生信号はそのスイッチングダイオードを順方向にバイアスし、各列マルチプレクサ回路Ｃを介して列導体Ｂ上において読み出される。電荷感知増幅器３５を共通端子５に接続して、この光発生信号を既知の方法で読み出す。
電荷感知増幅器３５は、アレイ１及び列マルチプレクサ回路Ｃが薄膜回路により形成されているデバイス基板４０から分離したモノリシックシリコン集積回路として形成することができる。従って、共通端子５はデバイス基板４０の出力端子とすることができる。同様に、行駆動回路３６もモノリシックシリコン集積回路技術（デバイス基板４０から分離されている）として形成することができ、行駆動回路３６と行導体Ａとの間の接続部６もデバイス基板４０の出力端子とすることができる。一方、行駆動回路の少なくとも一部及び／又は電荷感知増幅器３５を薄膜回路として形成することもできる。従って、これらの回路部分はアレイ１と同一のデバイス基板４０上に形成することができ、この場合端子５及び６はデバイス基板４０上の薄膜回路の内部回路接続部となる。
図１に示すように、列導体Ｂの異なるグループについての列マルチプレクサ回路Ｃ（Ｍ）及びＣ（Ｍ＋３），等----は共通の接続ライン１６及び１７（Ｖx1，Ｖy1，Ｖx2，Ｖy2----）を分担してデバイス基板４０のレイアウトの制御ラインの本数を低減する。これら個別の制御ライン１６及び１７はデバイス基板上の出力端子まで延在することができ、又は同一のデバイス基板４０上に薄膜回路として形成した制御回路に接続することができる。制御回路（デバイス基板４０上に集積化され、又は外部モノリシック集積回路として形成されている）は電圧パルスＶx及びＶyの列を発生して各グループ内で列マルチプレクサ回路を順次切り換える。
図１においては３個の行及び列だけが図示されている。本発明によるイメージセンサは典型的には数百又は数千個の行及び列を有することができる。図１は３個のグループとして配置した列導体Ｂを示す。一方、本発明のイメージセンサは、グループ化されマルチプレクサ回路Ｃにより共通端子５に結合されている３個以上の列導体を有することができる。あるグループの列は共通端子５に順次読み出されるので、アレイについての読出し速度は、各グループの列の数に応じて遅くなる。従って、所定の数の列を有するイメージセンサの場合、グループの数は所望の読出し速度に応じて選択する。従って、
図２は各列マルチプレクサ回路Ｃの回路構成を示す。このマルチプレクサ回路の回路素子はアレイ１のデバイス回路素子と同一の技術形態のものとなるように選択する。従って、本例の場合マルチプレクサ回路Ｃ及びアレイ１の両方について薄膜ダイオードを用いる。これら全てのダイオードは同一の処理工程を用いてデバイス基板４０上に同時に形成することができる。
図２の回路において、電流源２１及び２２はフォトダイオードＰＤ１及びＰＤ２により形成する。これらフォトダイオードＰＤ１及びＰＤ２の面積はスイッチングダイオードＳＤ１〜ＳＤ６の面積よりもはるかに大きい。従ってフォトダイオードが照明される強度レベルに応じて、フォトダイオードＰＤ１及びＰＤ２の面積はアレイ１のフォトダイオード２の表面の１０〜１００倍程度とすることができる。一方、後述するように、適切な行信号波形を用いてフォトダイオードのサイズを小さくすることも可能である。フォトダイオードＰＤ１及びＰＤ２は一定に照明され、これにより光スイッチングの必要性が回避される。照明光源はフォトダイオードＰＤ１及びＰＤ２に一定の光強度が与えられるように配置する。
列マルチプレクサ回路も、各列導体Ｂに結合されダイオードブリッジＳＤ３〜ＳＤ６の第２の状態（非導通）において列導体Ｂの電位をクランプするクランプスイッチＳＤ１，ＳＤ２を具える。図２及び図３に図示した特定の実施例において、このクランプスイッチは、制御ライン１６と１７との間に結合されブリッジダイオードＳＤ３〜ＳＤ６の極性と反対極性を有するクランプダイオードＳＤ１とＳＤ２との対を具える。これらクランプダイオードＳＤ１及びＳＤ２は接続部１５において列導体５と共に一緒に結合され、ブリッジが第２の状態になったとき（すなわち、ブリッジダイオードＳＤ３〜ＳＤ６が逆方向バイアスされ信号の伝送を阻止するとき）列導体の電位をクランプする。
列マルチプレクサ回路Ｃは、制御ライン１６及び１７に供給される電圧パルスＶx及びＶyにより第１の状態と第２の状態との間で切り換えられる。動作を簡単にするため、パルスＶx及びＶyは同一の大きさの正及び負のレベルの間で切り換わり、各対の２個のダイオード（ＳＤ１，ＳＤ２），（ＳＤ３，ＳＤ４）は同一の導通特性を有し、列導体Ｂは回路の第１及び第２の両方の状態において零電位となるものとする。この動作は以下の通りである（マルチプレクサ回路Ｃ（Ｍ）を考慮する）。
回路の第１状態
Ｖx＝正（例えば、＋５Ｖ）、Ｖy＝負（例えば、−５Ｖ）
これらは、列導体Ｂ（Ｍ）上の信号を読み出すことを望む場合、マルチプレクサ回路（Ｍ）の制御ライン１６及び１７が切り換えられる電圧レベルに対応する。
電圧レベルＶx及びＶyがこの極性の場合、クランプ間のスイッチダイオードＳＤ１及びＳＤ２は逆方向バイアスされてＯＦＦ状態になり、ブリッジのスイッチングダイオードＳＤ３〜ＳＤ６は順方向バイアスされてＯＮ状態になる。このマルチプレクサ回路Ｃの状態において、一定に照明されたフォトダイオードＰＤ１及びＰＤ２はダイオードブリッジＳＤ３〜ＳＤ６に定電流を供給し、この特定の列のアドレスされた行の画素が読み出される。
この場合、列導体Ｂを流れる電流Ｉiは出力電流i0としてダイオードスイッチＳＤ３〜ＳＤ６から列増幅器３５に流れる。この動作を図３に基づいて説明する。図３において、
ｉsoはＰＤ１により発生した電流
ｉsiはＰＤ２による電流降下
ｉxは接続部１８と１３との間を流れるブリッジ電流
ｉyは接続部１９と１３との間を流れるブリッジ電流
ｉzは接続部１８と１４との間を流れるブリッジ電流
ｉwは接続部１４と１９との間を流れるブリッジ電流
接続部１８において、ｉso＝ｉx＋ｉy （３）
接続部１９において、ｉsi＝ｉy＋ｉw （４）
接続部１３において、ｉy＝ｉx＋ｉi （５）
接続部１４において、ｉz−ｉw＝ｉo （６）
式（７）を考慮しｉzとｉwを置換すると、
ｉso−ｉx−ｉsi＋ｉy＝ｉo
しかし、（ｉy−ｉx）＝ｉiであるから、
ｉso＋ｉi−ｉsi＝ｉo
ダイオードＰＤ１及びＰＤ２の電流出力が同一であるとすると、
ｉso＝ｉsi
この結果
ｉi＝ｉo （７）
すなわち、ブリッジＳＤ３〜ＳＤ６の接続部１４からの出力電流は接続部１３の入力電流に等しい。この結果はダイオードブリッジのダイオードＳＤ３〜ＳＤ６の各スイッチング特性から独立している。従って、ダイオードを正確に整合させる必要はない。
回路の第２状態
Ｖx＝負（例えば、−５Ｖ）、Ｖy＝正（例えば、＋５Ｖ）
電圧レベルＶx及びＶyをこの極性にすると、ブリッジのスイッチングダイオードＳＤ３〜ＳＤ６はＯＦＦ状態に逆方向バイアスされ、クランプ回路のスイッチングダイオードＳＤ１及びＳＤ２はＯＮ状態に順方向バイスされる。マルチプレクサ回路Ｃ（Ｍ）がこの状態にある場合、例えば別のマルチプレクサ回路Ｃ（Ｍ＋１）は、例えばＶX2及びＶy2のような別の制御信号で適切に制御することにより前述した第１の状態に切り換わる。
一定照明による各フォトダイオードＰＤ１及びＰＤ２中の光発生電流の結果として、各フォトダイオードＰＤ１及びＰＤ２はその両端間で逆方向バイアスの極性の約３００ｍＶの電位降下を発生する。ダイオードブリッジＳＤ３〜ＳＤ６のバイアス条件の一層高い電圧レベルＶx及びＶyとすることにより優勢になる。このマルチプレクサ回路Ｃの状態において、ダイオードブリッジＳＤ３〜ＳＤ６はその列導体Ｂから端子５にいかなる信号をも伝送しない。ブリッジＳＤ３〜ＳＤ６の出力電流（ｉ0）つまりこの特別な列は読み出されない。
スイッチングダイオードＳＤ１及びＳＤ２は、列導体Ｂを一定の電位にクランプする電圧クランプとして作用する。Ｖx＝−ＶyでＳＤ１及びＳＤ２が同一のＯＮ特性を有する場合、この定電位は零ボルトになる。この列導体Ｂに結合されている種々の行のデバイス素子２，３を考慮することにより、クランプ効果は最良に理解することができる。従って、例えば図２のマルチプレクサ回路を図１のマルチプレクサ回路Ｃ（Ｍ）とすることができ、行Ｎの画素は行導体６（１）に対する正の電位走査パルスによりアドレスすることができる。この場合、Ｎ行Ｍ列のスイッチングダイオード３は順方向バイアスされ、Ｍ列の他の全ての行（Ｎ＋１）、（Ｎ＋２）等のスイッチングダイオード３は逆方向バイアスされる。このスイッチングダイオード３は順方向バイアスされるが、画素Ｎ，Ｍの画像信号は電荷感知増幅器により読み出されない。この理由はマルチプレクサ回路Ｃ（Ｍ）が阻止状態にあるためである。列Ｍの他の行のスイッチングダイオード３は逆方向バイアスされるが、依然として微小なリーク電流がこれらのダイオードを流れる。ダイオードＳＤ１及びＳＤ２のクランプ状態において、列導体Ｎ（Ｍ）に存在する電流ｉL（画素Ｎ，Ｎの画像信号及び列Ｍの他の行のスイッチングダイオード３を流れるリーク電流により生ずる）は順方向バイアスされたダイオードＳＤ１及びＳＤ２を介して安全に取り出される。従って、図２において、
接続部１５において、ｉ1＝ｊ2＋ｉL （８）
ここで、ｉ1及びｊ2は順方向バイアスされたクランプダイオードＳＤ１及びＳＤ２をそれぞれ流れる電流である。これらの順方向バイアスされたクランプダイオードＳＤ１及びＳＤ２がない場合、これらの電流ｉLにより列導体の電位が変化しＭ列のアドレスされない行（Ｎ＋１），（Ｎ＋２）等の画素のバイアス条件が変化する。これらアドレスされない行（Ｎ＋１），（Ｎ＋２）等の画素はその後にアドレスされ、擬似信号（これらの画素に入射する画像照明光を表していない）が変化したバイアス条件の結果として読み出されるおそれがある。この不所望な効果は、クランプダイオードＳＤ１，１ＳＤ２を設けることにより回避される。
従って、クランプスイッチはリーク電流が選択された行の画素の光電流を低下させる。この理由は、電圧源が設けられることになるからである（電流源により駆動されるのではなく）。この電圧源によりダイオードＳＤ１，ＳＤ２を流れる電流の変化をリーク電流に吸収させることができる。これにより、クランプスイッチは、この列の全てのデバイス素子に印加される電位が変化を受けないようにこのブリッジの第２の状態の列導体の電位をクランプすることができる。
列電位が定電位に保持されるようにリーク電流を除去できるものであれば、他の形態のクンプ回路を用いることができる。この定電位は、出力が電荷感知増幅器により保持される電位に対応する。アレイのデバイス素子が薄膜トランジスタにより構成される場合、クランプスイッチを１個又はそれ以上のトランジスタで構成することができる。この場合、例えばクランプスイッチは、ソース及びドレイン電極が列導体と基準電位源との間に結合されている絶縁ゲート薄膜トランジスタとすることができる。このトランジスタは、その絶縁ゲートに供給される制御信号によりオン及びオフに切り換えることができる。クランプラインはデバイスの列を横切るように延在することができ、クランプスイッチは各列導体と基準電圧にあるクライアントラインとの間に結合することができる。クランプスイッチは列マルチプレクサ回路と一体化されたものとして示すが、ダイオードブリッジから離れた位置の列導体に結合してもよい。図示の実施例において、クランプスイッチの動作は、このクランプスイッチを各ダイオードブリッジの制御ラインに結合することにより制御したが、勿論スイッチは個別に制御することもできる。
ダイオードブリッジマルチプレクサ回路のオン状態と関連する上記式（７）は、フォトダイオード電流ｉso及びｉsiが入力電流ｉi及び出力電流ｉoよりも大きい場合にだけ満足される。これは、電流は一方向にだけしか流れないため、ダイオードブリッジを流れる全ての電流が正の値を必要があるからである。
式（３）と（６）とを組み合わせると、
ｉso＝ｉo＋ｉw＋ｉx
つまりｉso＞ｉo （９）
式（４）と（５）とを組み合わせると、
ｉsi＝ｉ1＋ｉw＋ｉx
つまりｉsi＞ｉi （１０）
入力電流は、画素のフォトダイオード自己キャパシタンスを再充電する電位電流である。この充電電流は再充電の期間中に変化し、積分期間中に画素のフォトダイオードの照明レベルに依存する。式（９）及び（１０）の結果として、フォトダイオードＰＤ１及びＰＤ２はキャパシタ充電電流に少なくとも等しい十分な電流を発生させる必要があり、これはフォトダイオードＰＤ１及びＰＤ２についての最小寸法を規定するものである。本発明はダイオードブリッジ回路網により切り換えられるべきピーク電流を減少させるようにスイッチングを動作させる方法を実現することにある。
図１に示す画素回路が約１２５ｄｐｉの解像力を有するイメージセンサとして用いられるように構成されている場合、画素間のピッチは約２００μｍになる。これは、イメージセンサとして比較的解像力を表し、従って比較的大きい画素のフォトダイオードを示す。この結果として、フォトダイオードキャパシタンスは比較的大きく、従って再充電電流も大きくなる。従って、以下の分析は再充電電流が大きくなることは最悪のケースの評価を示すものとする仮定に基づいている。２００μｍの画素ピッチの場合、各画素のフォトダイオードは１４０μｍ×１４０μｍの面積を占めることができる。この寸法の典型的な薄膜フォトダイオード構成は約４ＰＦのキャパシタンスを有する。
画素の成分期間中、各画素が列導体からそれぞれ分離されている場合フォトダイオードに入射した光はフォトダイオードの自己キャパシタンスを放電させる効果を有している。行導体が各画素行を選択するように駆動される場合、行導体が電流を供給してフォトダイオードの自己キャパシタンスを再充電し、この再充電電流は各スイッチングダイオードを経て列導体Ｂに流れ込む。これはマルチプレクサ回路のフォトダイオードＰＤ１及びＰＤ２により発生されるべき最小電流を決定するキャパシタンス再充電電流の最大値となる。
図４は通常の矩形の行波形を用いるフォトダイオードの再充電特性を示す。図示のように、行波形は２．３ｍ秒でハイのパルスになり（シミュレーションのため）０．１ｍ秒の時間期間に亘ってハイを持続する。行電圧波形ＶRを図４Ｂに示し、ピーク電圧は３Ｖである。
行電圧波形の期間中、フォトダイオードキャパシタンスは再充電され、その再充電電流は電荷感知増幅器３５により測定される。図４Ｂは、行パルスの間で種々の光強度でフォトダイオードを照明した状態におけるフォトダイオードＶpHの両端間電圧を示す。曲線５８は画素に対して最大の照明を行なった場合を示し、積分期間（行パルス間）の端部においてフォトダイオードキャパシタンスはほぼ完全に放電している。曲線５０はフォトダイオードに対して低レベルの照明を行なった状態を示し、曲線５２〜５６は照明レベルを高くした状態を示す。行パルスがハイの場合にフォトダイオードキャパシタンスが再充電され、フォトダイオード両端間の電圧が増大する。フォトダイオード電圧は、スイッチングダイオード３の両端間の順方向バイアス電圧降下以下の行パルスの電圧レベルにほぼ対応する最大値に到達する（読み出し中、各列導体は０Ｖに維持されているものとする）。
行パルスの終端の後に、フォトダイオードの両端間電圧は照明レベルに応じて降下する。勿論、パルス間の時間は行パルスの期間よりもはるかに大きいので、図面を明瞭にするため図４に示す電圧降下レートは誇張して表示した。例えば、Ａ−４のイメージスキャナにおいて、１２５ｄｐｉの解像力が得られる場合、約１０００個の行を表し、各行パルスは０．１ｍ秒目読し１００ｍ秒毎に繰り返えされる。
図４Ｂに示す曲線により、最大フォトダイオード充電電流を評価することができる。図４の場合、最大の照明曲線５８は行パルスの立ち上がり縁に続いて急峻な応答を有し、再充電電流は式から計算することができる。
フォトダイオードキャパシタンスを約４ＰＦとした場合、最大照明の図４の曲線５８は、１μＡの電流に対応する傾きｄｖ／ｄｔを有している。ここで、
Ｉ＝Ｃ（ｄｖ／ｄｔ）
従って、図４に示す矩形の行波形を用いる場合、少なくとも１μＡの電流を発生させるマルチプレクサ回路フォトダイオードが必要である。
５０００オングストロームの真性層深さを有する非晶質シリコンダイオードは、０．６８×１０-15Ａ／μｍ2／Ｌｕｘの電流を発生する（５８０ｍｍの波長の光の場合）。
典型的な１００Ｌｕｘの光で照明して必要な１μＡの電流を発生させる場合、フォトダイオードの受光面積は１４．７×１０6（μｍ）2が必要である。
一方、フォトダイオードＰＤ１及びＰＤ２は基板上に集積化されるので、フォトダイオードは基板の対向する端部に交互に配置することができるが、画素ピッチがフォトダイオードの最大間隔を規定する。従って、２００μｍの画素ピッチの場合フォトダイオードの最大間隔は４００μｍとなる。１μＡの電流を発生させるのに必要なフォトダイオードの面積を得るため、この最大間隔は３７ｍｍのフォトダイオード長に対応する。
図４に示す通常の行アドレシングが適用される場合、マルチプレクサ回路ダイオードは基板の大部分の面積を占めることになる。本発明は、この大きな周囲面積を必要としないでマルチプレクサ回路を形成できる新規な行アドレシング技術を提供する。
図５及び図６は本発明による２個の取り得る行電圧波形を、図４で用いたモデルと同一のモデルを用いたフォトダイオード再充電電流の各分析と共に示す。同一の参照符号を用いて種々のフォトダイオード照明レベルの充電及び放電特性を表す。
図５Ａに示す行波形は３．７５Ｖのピークに達する鋸歯波形を有する。図５Ｂに示すように、この行波形の増大する最終電圧レベルにより、行波形の端部において同様な最大レベルに到達するフォトダイオード両端間電圧が生ずる。行パルスの電圧が徐々に増大することにより、図４に示す状態の行パルスの開始時に生ずるフォトダイオード電圧の鋭い立ち上がりが除去される。図５の場合、フォトダイオード電圧の増加より最大再充電電流が約１５０ｎＡまで増大する。この結果、マルチプレクサ回路のフォトダイオードＰＤ１及びＰＤ２の対応する長さは５．５ｍｍまで減少させることができる。線形性及び遅れに関する画素の性能は、急勾面の行選択電圧により端部だけが影響を受け、この端部の性能劣化は必要な場合行選択パルス長を約１０〜２０％増加させることにより回復させることができる。
図６は、行波形がステップ状成分と傾斜成分（鋸波）を有する別の行選択パルスについての分析を示す。行波形の初期電圧ステップの値及び傾斜部分の傾きを替えることにより、最大充電電流を最小にするための充電特性を得ることができる。明らかなように、最小ピーク充電電流は、行選択期間中に最大照明曲線５８が均一に充電レベルに増大する場合に得られる。図６Ａに示す行波形は、充電曲線５８についてこの充電特性がほぼ得られる。この曲線の傾きは約９０ｎＡのピーク電流に対応し、対応するマルチプレクサ回路フォトダイオードＰＤ１及びＰＤ２のーつよう長は３．３ｍｍである。
従って、本発明は、本発明による列マルチプレクサ回路の実際的な使用を促進する素子アレイの行アドレシング方法を実現する。正の行パルスを用いる例を図示したが、画素行を負の行パルスによりアドレスすることができる別の画素形態を用いることもできる。さらに、本発明の第２の概念による行信号は図５及び図６に示す形態に限定されず、行パルスの大きさの増加は図面に示すような均一なものに限定されない。代わりに、パルスは大きさが非線形に増大することができ、増大部分と一定レベル部分を含むこともできる。行電圧波形は、特定の電荷蓄積素子に対して流れるピーク電流を最小にするように設計すべきである。
図７は薄膜技術により製造される本発明のマルチプレクサ回路Ｃの特定の例を示す。この薄膜技術はアレイ１を製造するために用いる薄膜技術と同一であり、従って欧州特許出願公開第０６３３５４２号に記載されている技術と同一にすることができる。図４に示すように、この薄膜回路は、基板４０上に形成する。この基板４０は適切なガラス又はプラスチック材料で構成することができる。第１の導電層４１（例えば、クロミウムから成る）を基板４０上に体積し、エッチングによりパターニングしてダイオードＰＤ１，ＰＤ２，ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４等・・・のカソード電極を形成する。この導体パターン４１は例えばライン１６及び１７のための導体トラック及び１３，１４，１５，１８及び１９のような回路接続不を構成することができる。次に、適切に不純物が添加された半導体層を体積しパターニングすることにより種々のダイオード構造耐を形成する。
この実施例において、全てのダイオードはｎ形、真性及びＰ形の非晶質シリコン層４２〜４４を順次体積することにより非晶質シリコンのｎ−ｉ−ｐダイオードとすることができる。これらの層４２〜４４は、エッチングによりパターニング形成して各ダイオード用の個別の島状部分を形成する。次に、絶縁層（例えば、窒化シリコン）を体積し、ダイオード島状部分のサイドウォール上に残存するようにパターン形成する。絶縁層パターン４５はダイオード島状部分の頂部表面が露出するように残存させる。次に、第２導電層（例えば、クロミウム、可能な場合にはアルミニウムで被覆する）を堆積し、パターニングしてダイオードのアノード電極及び２個の導電層レベル間の相互接続部を形成する。この上側導電層４６は照明光に対して不透明にすることができ、この場合（図４に示す）層４６は光感知ダイオードＰＤ１，ＰＤ２の上不Ｐ形層４４の端部に限定することができる。一方、層４６はスイッチングダイオードＳＤ１ ３ＳＤ６の上不全体に亘って延在するので、これらのダイオードは光感知性ではない。アレイ画素の光感知ダイオード２は光感知ダイオードＰＤ１及びＰＤ２と同一の方法が形成することができ、スイッチングダイオード３はスイッチングダイオードＳＤ１〜ＳＤ６と同一の方法で形成することができる。従って、アレイ１及びそれ列マルチプレクサ回路Ｃは同一の薄膜ダイオード技術を用いる同一のデバイス基板上に同一の処理工程で形成することができる。
イメージセンサの構成は、いかなる適切な形態及びパターンをも有することができる。マルチプレクサ回路Ｃの電流源として作用するフォトダイオードＰＤ１及びＰＤ２は、一定強度の照明光で一定の露光が行なわれるデバイス基板４０の位置に形成する。一方、スイッチングダイオードＳＤ１〜ＳＤ６は、不透明な電極層４１及び４６により及び／又は不透明なマスクにより上記一定照明からシールドする。イメージアレイ１は、デバイス基板４０上の画像がフォトダイオード２により検知される位置に配置する。行及び列導体Ａ及びＢは画素に対して矩形又は正方形の面積を規定し、又は他の所望の形状を規定することができる。フォトダイオード２は画素区域の大部分を占めることができる。一方、フォトダイオード２は各画素の１個又はそれ以上の端部に限定してイメージセンサをできるだけ透明にすることができる。ここに、この透明なイメージセンサは、ディスプレイのようなものの上部上にディスプレイを顕著におおい隠すことなく配置する。
図７は、光がデバイスの上側表面に入射し上側電極層４６に形成した窓を介してフォトダイオードの半導体材料まで透過する構成を示す。一方、窓が底部電極層４１に存在し、入射光（ＰＤ１及びＰＤ２に対する）及び画像（アレイフォトダイオードに対する）が透明基板を介して透過する反転構成とすることもできる。
図２及び図３は、ブリッジの各数枝路の単一ダイオードＳＤ３〜ＳＤ６、列導体と各制御ライン１６，１７との間単一ダイオードＳＤ１及びＳＤ２、並びに電流源２１及び２２を構成する単一ダイオードＰＤ１及びＰＤ２を示す。一方、これらの単一ダイオードの代わりに直列接続した２個以上のダイオードを用いることができる。従って、例えば接続部１５とライン１６との間に２個の直列接続ダイオードＳＤ１が存在し、並びに接続部１５とライン１７との間２個の直列接続ダイオードＳＤ２が存在することもできる。さらに、ダイオードの導通特性に非平衡が存在することもでき、ダイオード及びバイアス回路は列導体が零でない電位で動作するようにすることもできる。
マレイ１のデバイス素子は薄膜トランジスタで構成することができる。従って、例えば各画素は２個のスイッチングトランジスタとフォトダイオードの既知の回路形態で構成することができる。この場合、列マルチプレクサ回路ＣのダイオードＰＤ１及びＰＤ２並びにＳＤ１〜ＳＤ６はダイオード接続した薄膜トランジスタ、すなわちトランジスタのゲート及びドレインを回路素子の１個の電極として一緒に結合したトランジスタとして形成することもできる。さらに、トランジスタを用いる場合、クランプスイッチは、導体Ｂに接続したソースと、クランプ電圧ラインに接続したドレインと、制御ラインに結合したゲートとを有し、ダイオードブリッジＳＤ３〜ＳＤ６と反対に同期してＰＮ及びＯＦＦに切り換えるトランジスタとすることができる。
本発明によるイメージセンサは原稿スキャナとして設計することができる。極めて大きな面積のイメージセンサはＡ−４サイズの原稿を３０ｄｐｉ（ドット／インチ）の解像力で走査することができる。このイメージセンサに必要な行Ｎ，（Ｎ＋１），----の数はそれぞれ約２５００及び３５００とすることができる（行がＡ−４サイズの原稿の長手方向に平行とする）。本発明は本発明の列マルチプレクサ回路Ｃを用いて列導体Ｂをグループ化する列導体５の数を減少させることができる。
同様なマルチプレクサ回路を各行導体Ａについて用いて行駆動回路７６からの入力部の数を低減することができる。マルチプレクサ回路Ｃは他の付加的な手段と結合して行及び列導体Ａ及びＢ並びに入力及び出力端子５及び６の数を少なくすることができる。従って、アレイ形態は係属中の英国特許出願第９５０５３０５．４号に記載のアレイ形態と同一のものとすることができ、このアレイ形態においては画素が４個のグループに配置され、各グループは共通の行導体Ａ及び共通の列導体Ｂを共有している。
上述した特有の実施例は絶縁性基板４０上に薄膜技術を用いて実現したが、本発明の電子装置のアレイ１及びマルチプレクサ回路Ｃは、薄膜技術の代わりにモノリシックシリコン集積回路を用いて実現することもできる。
この開示内容を読むことにより、種々の変形や変更が可能である。
Claims (16)
- 行及び列に配置されると共に行導体及び列導体に結合されているデバイス素子のアレイであって、列導体が少なくとも１個のグループとして配置され、各グループがそれぞれ共通の端子を有するデバイス素子のアレイと、
各グループの列導体を共通の端子にそれぞれ結合する列マルチプレクサ回路であって、各列導体のマルチプレクサ回路が２個の電流源間に第１及び第２の枝路を有するダイオードブリッジをそれぞれ有し、各枝路が、その接続部において一緒に結合したダイオード対をそれぞれ具えると共に前記電流源間において他方の枝路のダイオード対と互いに同一の極性を有し、各列導体が第１枝路の接続部に結合され、前記共通の端子が第２の枝路の接続部に結合され、前記ダイオードを前記ブリッジの第１の状態における順方向バイアスとブリッジの第２の状態の逆方向バイアスとの間で切り換えるスイッチング電圧を供給する制御ラインが前記ダイオードブリッジに結合されている列マルチプレクサ回路と、
前記各列導体にそれぞれ結合され、ダイオードブリッジの第１の状態において列導体の電位をクランプして、ダイオードブリッジの第１の状態において列導体と共通の端子との間で信号を伝送させ、前記ダイオードブリッジの第２の状態において列導体の電位がクランプされるクランプ回路とを具える電子装置。 - 行及び列に配置されると共に行導体及び列導体に結合されている電荷蓄積素子のアレイであって、各行の素子の電荷蓄積素子信号を各列導体に供給する行信号が行導体に供給され、前記電荷蓄積素子信号が各列導体を流れる電流を発生させ、列導体が少なくとも１個のグループに配置され、各グループがそれぞれ共通の端子を有する電荷蓄積素子のアレイと、
各グループの列導体を共通の端子にそれぞれ結合する列マルチプレクサ回路であって、各列導体のマルチプレクサ回路が２個の電流源間に第１及び第２の枝路を有し、各枝路が、その接続部において一緒に結合したダイオード対をそれぞれ具えると共に前記電流源間において他方の枝路のダイオード対と互いに同一の極性を有し、各列導体が第１枝路の接続部に結合され、前記共通の端子が第２の枝路の接続部に結合されている列マルチプレクサ回路と、
ダイオードブリッジに結合され、前記ダイオードをブリッジの第１の状態における順方向バイアスとブリッジの第２の状態の逆方向バイアスとの間で切り換えるスイッチング電圧を供給し、ダイオードブリッジの第１の状態において列導体と端子との間で信号を伝送させる制御ラインと、
ベース電圧に対してパルス開始直後の第１の電圧値からパルス終了直前の第２の電圧値まで振幅が上昇する電圧パルスの形態の行信号を発生させる手段とを具える電子装置。 - 請求項２に記載の電子装置において、前記行信号発生手段が、行パルスの開始時にベース電圧から第１の電圧値に上昇し、行パルスの終了時に第２の電圧値からベース電圧まで下降する電圧パルスの形態の行信号を発生する電子装置。
- 請求項２又は３に記載の電子装置において、前記行信号の振幅が第１の電圧値から第２の電圧値まで均一に上昇する電子装置。
- 請求項２から４までのいずれか１項に記載の電子装置において、さらに、列導体に結合され、前記ダイオードブリッジの第２の状態において列導体の電位をクランプするクランプ回路を具える電子装置。
- 前記ダイオードブリッジの各制御ラインの少なくとも１本の制御ラインが前記クランプスイッチに結合されてクランプスイッチの動作を制御する請求項１又は５に記載の電子装置。
- 請求項６に記載の電子装置において、前記各列導体のクランプスイッチが列マルチプレクサ回路の一部を構成すると共に、前記制御ライン間にブリッジダイオードの極性と反対極性のクランプダイオード対を有し、これらクランプダイオードが前記列導体との接続部において一緒に結合されて、ブリッジが第２の状態にある場合前記列導体の電位をクランプする電子装置。
- 請求項６又は７に記載の電子装置において、前記列導体の異なるグループのダイオードブリッジ及びクランプスイッチが共通の制御ラインを共用する電子装置。
- 請求項１から８までのいずれか１項に記載の電子装置において、前記アレイのデバイス素子が、前記列マルチプレクサ回路のダイオードと同一の技術形態のダイオードで構成されている電子装置。
- 請求項９に記載の電子装置において、前記列マルチプレクサ回路の電流源が、前記ブリッジの第１及び第２の枝路のダイオードを構成する非光感知ダイオードと同一の技術形態の光感知ダイオードで構成されている電子装置。
- 請求項９又は１０に記載の電子装置において、前記アレイのダイオード及び列マルチプレクサ回路のダイオードを共通の基板上の薄膜ダイオードの形態とした電子装置。
- 請求項１から１１までのいずれか１項に記載の電子装置において、前記列マルチプレクサ回路が、ダイオードブリッジの第１の状態において列導体と共通の端子との間にアナログ信号を伝送する電子装置。
- 請求項１２に記載の電子装置において、前記アレイのデバイス素子をイメージセンサを構成する光感知ダイオードとした電子装置。
- 請求項２から５までのいずれか１項に記載の電子装置を動作させるに際し、行電圧信号を電荷蓄積素子の行に供給してこの行の素子から列導体にそれぞれ信号を送出し、列マルチプレクサ回路を駆動して、選択された列信号を共通の端子に送出し、前記行電圧信号が、ベース電圧に対してパルス開始直後の第１の電圧値からパルス終了直前の第２の電圧値まで振幅が上昇する電圧パルスの形態の信号で構成した電子装置の駆動方法。
- 請求項１４に記載の電子装置の駆動方法において、前記パルス電圧信号が、行パルスの開始時にベース電圧から第１の電圧値に上昇し、行パルスの終了時に第２の電圧値からベース電圧まで下降する電子装置の駆動方法。
- 請求項１４又は１５に記載の方法において、前記行信号のの振幅が、第１の電圧値から第２の電圧値まで均一に上昇する電子装置の駆動方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9512942.5 | 1995-06-24 | ||
| GBGB9512942.5A GB9512942D0 (en) | 1995-06-24 | 1995-06-24 | Electronic devices comprising an array |
| GB9526159.0 | 1995-12-21 | ||
| GBGB9526159.0A GB9526159D0 (en) | 1995-06-24 | 1995-12-21 | Electronic devices comprising an array |
| PCT/IB1996/000605 WO1997001813A2 (en) | 1995-06-24 | 1996-06-21 | Electronic devices comprising an array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10507055A JPH10507055A (ja) | 1998-07-07 |
| JP3804979B2 true JP3804979B2 (ja) | 2006-08-02 |
Family
ID=26307278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50427997A Expired - Fee Related JP3804979B2 (ja) | 1995-06-24 | 1996-06-21 | アレイを具える電子装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5900767A (ja) |
| EP (1) | EP0777945B1 (ja) |
| JP (1) | JP3804979B2 (ja) |
| DE (2) | DE69615800T2 (ja) |
| WO (1) | WO1997001813A2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600473B1 (en) * | 1999-01-20 | 2003-07-29 | Fuji Xerox Co., Ltd. | Photoconductive switching element, device using it, and apparatus, recording apparatus, and recording method in which the device is incorporated |
| TW521303B (en) * | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| US6614697B2 (en) * | 2001-10-13 | 2003-09-02 | Hewlett-Packard Development Company, L.P. | Diode-based multiplexer |
| US7471324B2 (en) * | 2002-08-28 | 2008-12-30 | Aptina Imaging Corporation | Amplifier shared between two columns in CMOS sensor |
| JP2004246202A (ja) * | 2003-02-14 | 2004-09-02 | Koninkl Philips Electronics Nv | 静電放電保護回路を有する電子装置 |
| DE102008001876A1 (de) * | 2008-05-20 | 2009-11-26 | Robert Bosch Gmbh | Sensoranordnung und Verfahren zum Betrieb einer Sensoranordnung |
| WO2010053894A1 (en) * | 2008-11-05 | 2010-05-14 | Next Biometrics As | Voltage reading technique for large sensor arrays through reduced noise differential path |
| WO2010080751A1 (en) | 2009-01-06 | 2010-07-15 | Next Biometrics As | Low noise reading architecture for active sensor arrays |
| US9258503B2 (en) * | 2012-12-06 | 2016-02-09 | Panasonic Intellectual Property Management Co., Ltd. | A/D converter, image sensor, and digital camera |
| FR3013546B1 (fr) * | 2013-11-15 | 2017-05-19 | Trixell | Mise en commun de deux colonnes de pixels d'un detecteur d'images |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2803703A (en) * | 1952-12-16 | 1957-08-20 | Chalmers W Sherwin | Majority vote diversity system |
| US3098214A (en) * | 1958-12-31 | 1963-07-16 | Ibm | Analog signal switching apparatus |
| US3389272A (en) * | 1964-03-17 | 1968-06-18 | Bell Telephone Labor Inc | Gated transmission arrangement |
| US3597633A (en) * | 1967-04-07 | 1971-08-03 | Hitachi Ltd | Diode bridge type electronic switch |
| US3916392A (en) * | 1968-05-28 | 1975-10-28 | Gen Electric | Thin-film semiconductor memory apparatus |
| US3629863A (en) * | 1968-11-04 | 1971-12-21 | Energy Conversion Devices Inc | Film deposited circuits and devices therefor |
| JPS57125523A (en) * | 1981-01-28 | 1982-08-04 | Ando Electric Co Ltd | Analog switch by diode |
| US4518921A (en) * | 1982-10-18 | 1985-05-21 | At&T Bell Laboratories | Track and hold circuit |
| JPH05191250A (ja) * | 1991-10-14 | 1993-07-30 | Yokogawa Electric Corp | マルチプレクサ |
| GB9313841D0 (en) * | 1993-07-05 | 1993-08-18 | Philips Electronics Uk Ltd | An electro-optic device |
-
1996
- 1996-06-19 US US08/666,111 patent/US5900767A/en not_active Expired - Fee Related
- 1996-06-21 JP JP50427997A patent/JP3804979B2/ja not_active Expired - Fee Related
- 1996-06-21 WO PCT/IB1996/000605 patent/WO1997001813A2/en active IP Right Grant
- 1996-06-21 DE DE69615800T patent/DE69615800T2/de not_active Expired - Fee Related
- 1996-06-21 DE DE69633745T patent/DE69633745T2/de not_active Expired - Fee Related
- 1996-06-21 EP EP96916276A patent/EP0777945B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1997001813A2 (en) | 1997-01-16 |
| DE69615800D1 (de) | 2001-11-15 |
| DE69633745D1 (de) | 2004-12-02 |
| US5900767A (en) | 1999-05-04 |
| EP0777945B1 (en) | 2001-10-10 |
| JPH10507055A (ja) | 1998-07-07 |
| WO1997001813A3 (en) | 1997-02-27 |
| DE69633745T2 (de) | 2005-05-25 |
| EP0777945A2 (en) | 1997-06-11 |
| DE69615800T2 (de) | 2002-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721422A (en) | Electronic devices having an array with shared column conductors | |
| US20020093474A1 (en) | Electric circuit | |
| JP3804979B2 (ja) | アレイを具える電子装置 | |
| US4922138A (en) | Scan circuit using a plural bootstrap effect for forming scan pulses | |
| TWI413241B (zh) | Solid-state imaging device | |
| EP0233489B1 (en) | Method of addressing at least one photosensitive pixel or liquid crystal pixel in a matrix array | |
| JP2003202264A (ja) | 光検出器、光電子イメージセンサ及び電磁放射を検出する方法 | |
| US3717770A (en) | High-density linear photosensor array | |
| US3562418A (en) | Solid state image converter system | |
| KR100691023B1 (ko) | 능동 화소 센서 어레이 | |
| KR100303597B1 (ko) | 광전변환장치및그구동방법 | |
| KR100434005B1 (ko) | 영상 감지기 | |
| EP0964571B1 (en) | Electronic devices comprising an array | |
| JPH09266552A (ja) | 光電変換装置 | |
| JPH02146876A (ja) | 光センサの駆動方法 | |
| US6545711B1 (en) | Photo diode pixel sensor array having a guard ring | |
| JP2003518798A (ja) | ダイオードマルチプレクサ回路及びこれを組み込んだ電子装置 | |
| JP3671068B2 (ja) | 電荷蓄積装置 | |
| US7589775B2 (en) | Solid-state imaging device | |
| JP3020177B2 (ja) | スイッチ素子アレイの駆動法 | |
| JPH0127591B2 (ja) | ||
| KR930020703A (ko) | 촬상소자 및 촬상소자 어레이 | |
| EP0105386A1 (en) | Solid-state image pickup element | |
| JPH03200364A (ja) | 光信号の読み取り方法及びこれに使用するスイッチ素子アレイ | |
| WO1998005122A1 (en) | Multiplexer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |