JP3801519B2 - 出力バッファ回路 - Google Patents
出力バッファ回路 Download PDFInfo
- Publication number
- JP3801519B2 JP3801519B2 JP2002067218A JP2002067218A JP3801519B2 JP 3801519 B2 JP3801519 B2 JP 3801519B2 JP 2002067218 A JP2002067218 A JP 2002067218A JP 2002067218 A JP2002067218 A JP 2002067218A JP 3801519 B2 JP3801519 B2 JP 3801519B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pmos transistor
- circuit
- pull
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、出力バッファ回路に関し、さらに詳しくは、内部電源電圧、例えば３Ｖ電源仕様より高い外部電源電圧、例えば５Ｖ入力に対応できるトレラント出力バッファ回路を内蔵する半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路の電源電圧は５Ｖから３Ｖまたは３．３Ｖに変わりつつあるが、その過渡期においては５Ｖ駆動素子と３Ｖ駆動素子とが混在している。このような場合、自身が３Ｖで駆動される素子であっても、５Ｖの電圧が外部より印加される場合があり、その際、入出力バッファ回路を構成するＭＯＳトランジスタの信頼性が確保されないという問題がある。
【０００３】
このような問題を解決するため、従来、図１及び図２に示されるような保護回路を伴った出力回路（３Ｖ／５Ｖトレラント回路）が知られている。
【０００４】
図１は、出力バッファ回路の全体構成を示し、コントロール信号がインバータ３を介してナンド回路１の一方の入力に与えられる。また、ナンド回路１の他方の入力には出力信号Ｉ１が与えられる。このナンド回路１からトレラントを内蔵した出力バッファ回路５の出力用ＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタに与えるＰＩ信号が出力される。
【０００５】
一方、コントロール信号がノア回路２の一方の入力に与えられる。また、ノア回路２の他方の入力には出力信号Ｉ１が与えられる。このノア回路１からトレラントを内蔵した出力バッファ回路５の出力用ＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタに与えるＮＩ信号が出力される。そして、出力端子（Ａ）６に出力バッファ回路５からの出力が与えられる。
【０００６】
図２に、出力バッファ回路５の具体的構成例を示す。図２に示すように、出力用ＰＭＯＳトランジスタ５２のゲートとＰＩノード間にトレラントを構成するトランジスタが設けられている。すなわち、ＰＩノードと出力用ＰＭＯＳトランジスタ５２との間には３つのＰＭＯＳトランジスタ５１，５３，５４と１つのＮＭＯＳトランジスタ５６が設けられている。ＮＭＯＳトランジスタ５６、ＰＭＯＳトランジスタ５４のゲート及びＰＭＯＳトランジスタ５３のドレインには内部電源電圧が与えられる。ＰＭＯＳトランジスタ５１，５３のゲートはＮウェル抵抗５８を介して出力ノードに接続される。ＰＭＯＳトランジスタ５４のドレインが出力ノードに接続される。
【０００７】
また、出力用ＰＭＯＳトランジスタ５２と出力用ＮＭＯＳトランジスタ５７の間にはＮＭＯＳトランジスタ５５が設けられ、このＮＭＯＳトランジスタ５５のゲートには、内部電源電圧（ｉｎｔＶＣＣ）が与えられる。出力用ＰＭＯＳトランジスタ５２のソースには、内部電源電圧が与えられ、出力用ＮＭＯＳトランジスタ５７のソースは接地されている。ＮＭＯＳトランジスタ５５と出力用ＰＭＯＳトランジスタ５２との接続ノード（出力ノード）が出力端子６に接続されている。
【０００８】
上記した図１及び図２に示す出力回路のコントロール信号と各ノードの出力の関係を表１に示す。出力端子（Ａ）６は、Ｈ、Ｌ、及び出力回路を不使用にするＨｉ−Ｚ状態となる。尚、表１において、Ｈは３Ｖ、Ｌは０Ｖの状態を示している。
【０００９】
【表１】
【００１０】
次に、図２の出力回路で端子（Ａ）６から５Ｖが印加された場合につき説明する。図２の回路は出力回路であるので、端子（Ａ）６から信号が入力された際、自身出力信号をドライブすることは無いので、ＰＩノードはＨ（３Ｖ）、ＮＩノードはＬ（０Ｖ）となっている。
【００１１】
まず、ＮＭＯＳトランジスタ側では、ＮＭＯＳトランジスタ５５があるために、１つずつのＮＭＯＳトランジスタのソース・ドレイン間電圧が低くなり、信頼性が確保される。次に、ＰＭＯＳトランジスタ側では、ＰＭＯＳ５３がオフ（ＯＦＦ）し、代わりに出力用ＰＭＯＳトランジスタ５２及びＰＭＯＳトランジスタ５４のドレインからバックゲートへ電流が流入する。この結果、ＰＭＯＳトランジスタの基板電位（Ｎ−ｗｅｌｌ電位）が５ＶとなりＰＭＯＳ５１、５３の信頼性が確保される。更に、ＰＭＯＳトランジスタ５４が設けられているために、出力ＰＭＯＳトランジスタ５２のゲート電位も５Ｖとなり、ＰＭＯＳトランジスタ５２の信頼性も確保される。加えて、ＰＭＯＳトランジスタ５１がＯＦＦ状態のため、５Ｖの電位がＰＩノード側へは伝わらず（ＮＭＯＳトランジスタ５６により３Ｖ−Ｖｔｈとなるため）、ＰＩノードの先に繋がる回路の信頼性も確保される。
【００１２】
【発明が解決しようとする課題】
しかしながら、図２の出力回路を内蔵する半導体装置を実機に搭載し、評価を行ったところ、端子（Ａ）６に外付けのプルダウン（ｐｕｌｌ−ｄｏｗｎ）抵抗を設ける構成の場合に問題が発生した。すなわち、端子（Ａ）６が通常使用（０〜３Ｖ使用）の出力Ｈから出力回路６を不使用にするＨｉ−Ｚに変更する時にＡＣ特性に問題がある事が判明した。尚、最終的には、ｐｕｌｌ−ｄｏｗｎ抵抗で端子（Ａ）６はＬ（０Ｖ）へ落ちる。
【００１３】
具体的には、図２に示すように、端子（Ａ）６がＨからＨｉ−Ｚ（端子フローティング時）になった時、ＰＭＯＳトランジスタ５１が完全にオン（ＯＮ）しないため、出力用ＰＭＯＳトランジスタ５２のゲート電位が３Ｖ−Ｖｔｈ程度となり、ＰＭＯＳトランジスタ５２のソース─ドレイン間にリーク電流が流れる。この結果、図３に示すように、ＰＭＯＳトランジスタ５２の不完全なＯＦＦ状態が存在することになる。端子（Ａ）６に接続されたｐｕｌｌ−ｄｏｗｎ抵抗が勝ち、最後はＬ（０Ｖ）となるが、そのＡＣ特性が問題となった。
【００１４】
この不具合は、ｐｕｌｌ−ｄｏｗｎ抵抗が端子（Ａ）６に付いた場合という条件ではあるが、従来回路のままでは、システム上重大な欠陥を招くこととなる。この発明は、上記した問題点に鑑みなされたものにして、ｐｕｌｌ−ｄｏｗｎ抵抗が端子に設けられている場合においても、ＡＣ特性を改善し、不具合の発生を抑制することを目的とする。
【００１５】
【課題を解決するための手段】
この発明は、トレラント回路を備えた出力バッファ回路において、出力用バッファセルの出力用ＰＭＯＳトランジスタとこの出力用ＰＭＯＳトランジスタに与える信号出力ノードとの間に、トレラント回路が設けられるとともに、前記出力用ＰＭＯＳトランジスタのゲートにプルアップ用素子を接続し、端子フローティング時に前記出力用ＰＭＯＳトランジスタをオフすることを特徴とする。
【００１６】
上記した構成によれば、プルアップ素子により端子フローティング時でも出力用ＰＭＯＳトランジスタを完全にオフすることができる。このため、端子に外付けプルダウン抵抗が付いた場合でも即座にＨレベルからＬレベルへ電圧を落とすことができる。
【００１７】
また、この発明は、前記プルアップ用素子がプルアップ抵抗からなり、このプルアップ抵抗のオンオフを制御する素子を設けるとよい。
【００１８】
上記構成によれば、プルアップ抵抗のＯＮ／ＯＦＦを制御できるので、消費電流を小さく押さえることができる。
【００１９】
また、前記プルアップ用素子を複数のＰＭＯＳトランジスタで構成することができる。
【００２０】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。図４は、この発明の第１の実施形態にかかる出力バッファ回路を示す回路図である。尚、図２の構成と同じ構成部分に同じ符号を付す。
【００２１】
この発明の出力バッファ回路５も図４に示すように、出力用ＰＭＯＳトランジスタ５２のゲートとＰＩノード間にトレラントを構成するトランジスタが設けられている。ＰＩノードと出力用ＰＭＯＳトランジスタ５２との間には３つのＰＭＯＳトランジスタ５１，５３，５４と１つのＮＭＯＳトランジスタ５６が設けられている。ＮＭＯＳトランジスタ５６、ＰＭＯＳトランジスタ５４のゲート及びＰＭＯＳトランジスタ５３のドレインには内部電源電圧（ｉｎｔＶＣＣ）が与えられる。また、ＰＭＯＳトランジスタ５１，５３のゲートはＮウェル抵抗５８を介して出力ノードに接続される。ＰＭＯＳトランジスタ５４のドレインが出力ノードに接続される。
【００２２】
ＰＭＯＳトランジスタ５１のノードとなる出力用ＰＭＯＳトランジスタ５２のゲートには、この発明の特徴とするプルアップ（ｐｕｌｌ−ｕｐ）抵抗が設けられる。このプルアップ抵抗６０は、一端に内部電源電圧が与えられ、他端がＰＭＯＳトランジスタ５１のノードと出力用バッファ用ＰＭＯＳトランジスタ５２のゲートとの間に接続される。
【００２３】
また、出力用ＰＭＯＳトランジスタ５２と出力用ＮＭＯＳトランジスタ５７の間にはＮＭＯＳトランジスタ５５が設けられ、このＮＭＯＳトランジスタ５５のゲートには、内部電源電圧（ｉｎｔＶＣＣ）が与えられる。
【００２４】
一方、出力用ＰＭＯＳトランジスタ５２のソースには、内部電源電圧が与えられ、出力用ＮＭＯＳトランジスタ５７のソースは接地されている。ＮＭＯＳトランジスタ５５と出力用ＰＭＯＳトランジスタ５２との接続ノード（出力ノード）が出力端子（Ａ）６に接続されている。
【００２５】
上記した図４に示す出力回路においても表１に示す信号関係となる。出力端子（Ａ）６は、Ｈ、Ｌ、及び出力回路を不使用にするＨｉ−Ｚ状態となる。
【００２６】
図２で示した従来の出力回路では、端子（Ａ）６がＨ（３Ｖ）からＨｉ−Ｚになった時、ＰＭＯＳトランジスタ５１が完全にＯＮしないため、ＰＭＯＳトランジスタ５２のゲート電位が３Ｖ−Ｖｔｈ程度となり、図３に示すように不完全なＯＦＦ状態となっていた。これに対し、図４に示すこの実施形態の回路では、同ノードとなるＰＭＯＳトランジスタ５２のゲートに付いたｐｕｌｌ−ｕｐ抵抗６０により、ゲート電位が３Ｖ（内部電源電位）に引き上げられ、ソース─ドレイン間にリーク電流が流れない。
【００２７】
従って、図５に示すように、端子（Ａ）６は、外付けのｐｕｌｌ−ｄｏｗｎ抵抗により、内部の抵抗遅延のみで即座にＬ（０Ｖ）へ落ち着くこととなる。図２に示した回路に比べると１０3オーダー程度早くなり、瞬時に切り替わる。なお、この抵抗６０は５Ｖトレラントとして入出力バッファセルが機能する場合のことを考えて、十分に高い抵抗値を持つ。
【００２８】
図６は、この発明の第２の実施形態にかかる出力バッファ回路を示す回路図である。尚、図４の構成と同じ構成部分に同じ符号を付し、ここでは異なる構成につき説明する。
【００２９】
上記した図４に示す第１の実施形態においては、ＰＩノードがＬ（０Ｖ）の状態では、内部電源からプルアップ抵抗を経てＰＩノードへ常時微小ではあるが電流が流れることとなる。図６に示すこの第２の実施形態の回路では、この弊害を無くすために更に改良を加えたもので、プルアップ抵抗６０とＰＭＯＳトランジスタ５１ノードと出力用ＰＭＯＳトランジスタ５２のゲートとの間にコントロール用ＰＭＯＳトランジスタ６１を設けたものである。このコントロール用ＰＭＯＳトランジスタ６１は、ＰＩノードがＬ（０Ｖ）、端子（Ａ）６がＨ（３Ｖ）の時にはＯＦＦになる。
【００３０】
このコントロール用ＰＭＯＳトランジスタ６１により、ＰＩ＝０Ｖ、端子（Ａ）＝３Ｖの際には、ｐｕｌｌ−ｕｐ抵抗６１が効かずに、電流は流れない。追加したコントロール用ＰＭＯＳトランジスタ６１により、ｐｕｌｌ−ｕｐ抵抗６０のＯＮ／ＯＦＦを制御できるので、消費電流を小さく押さえることができる。
【００３１】
また、このコントロールＰＭＯＳトランジスタ６１の５Ｖトレラント時信頼性は、他のＭＯＳ同様に確保されている。
【００３２】
図７は、この発明の第３の実施形態にかかる出力バッファ回路を示す回路図である。尚、図６の構成と同じ構成部分に同じ符号を付し、ここでは異なる構成につき説明する。
【００３３】
この図７に示す第３の実施形態は、コントロール用ＰＭＯＳトランジスタとプルアップ抵抗とを、直列に接続した複数のＰＭＯＳトランジスタ６２で構成したものである。このように、プルアップ抵抗の代わりに、同一設計ルールのＰＭＯＳトランジスタで回路を構成することができる。
【００３４】
尚、上記した実施形態では、内部電源電圧として３Ｖが用いられ、Ｈレベルの信号として３Ｖ又は５Ｖが用いられているが、３Ｖの代わりに３．３Ｖが用いられても良いなど電圧が具体的に限定されることはない。
【００３５】
【発明の効果】
請求項１に記載の発明によれば、例えば、５Ｖトレラント出力回路において、追加したプルアップ素子により端子フローティング時でも出力用ＰＭＯＳトランジスタを完全オフすることができる。この結果、端子に外付けプルダウン抵抗が付いた場合でも即座にＨレベル（３Ｖ）からＬレベル（０Ｖ）へ電圧を落とすことができる。
【００３６】
また、請求項２に記載の発明によれば、プルアップ抵抗のＯＮ／ＯＦＦを制御できるので、消費電流を小さく押さえることができる。
【図面の簡単な説明】
【図１】出力回路の全体構成を示すブロック図である。
【図２】従来のトレラントを備えた出力バッファ回路を示す回路図である。
【図３】図２に示す回路において、端子にプルダウン抵抗が付いたときのＨからＨｉ−ｚに変化するときの特性図である。
【図４】この発明の第１の実施形態に係るトレラントを備えた出力バッファ回路を示す回路図である。
【図５】図４に示す回路において、端子にプルダウン抵抗が付いたときのＨからＨｉ−ｚに変化するときの特性図である。
【図６】この発明の第２の実施形態に係るトレラントを備えた出力バッファ回路を示す回路図である。
【図７】この発明の第３の実施形態に係るトレラントを備えた出力バッファ回路を示す回路図である。
【符号の説明】
６ 端子
５１、５３，５４ ＰＭＯＳトランジスタ
５２ 出力用ＰＭＯＳトランジスタ
５５、５６ ＮＭＯＳトランジスタ
５７ 出力用ＮＭＯＳトランジスタ
６０ プルアップ抵抗
【発明の属する技術分野】
この発明は、出力バッファ回路に関し、さらに詳しくは、内部電源電圧、例えば３Ｖ電源仕様より高い外部電源電圧、例えば５Ｖ入力に対応できるトレラント出力バッファ回路を内蔵する半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路の電源電圧は５Ｖから３Ｖまたは３．３Ｖに変わりつつあるが、その過渡期においては５Ｖ駆動素子と３Ｖ駆動素子とが混在している。このような場合、自身が３Ｖで駆動される素子であっても、５Ｖの電圧が外部より印加される場合があり、その際、入出力バッファ回路を構成するＭＯＳトランジスタの信頼性が確保されないという問題がある。
【０００３】
このような問題を解決するため、従来、図１及び図２に示されるような保護回路を伴った出力回路（３Ｖ／５Ｖトレラント回路）が知られている。
【０００４】
図１は、出力バッファ回路の全体構成を示し、コントロール信号がインバータ３を介してナンド回路１の一方の入力に与えられる。また、ナンド回路１の他方の入力には出力信号Ｉ１が与えられる。このナンド回路１からトレラントを内蔵した出力バッファ回路５の出力用ＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタに与えるＰＩ信号が出力される。
【０００５】
一方、コントロール信号がノア回路２の一方の入力に与えられる。また、ノア回路２の他方の入力には出力信号Ｉ１が与えられる。このノア回路１からトレラントを内蔵した出力バッファ回路５の出力用ＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタに与えるＮＩ信号が出力される。そして、出力端子（Ａ）６に出力バッファ回路５からの出力が与えられる。
【０００６】
図２に、出力バッファ回路５の具体的構成例を示す。図２に示すように、出力用ＰＭＯＳトランジスタ５２のゲートとＰＩノード間にトレラントを構成するトランジスタが設けられている。すなわち、ＰＩノードと出力用ＰＭＯＳトランジスタ５２との間には３つのＰＭＯＳトランジスタ５１，５３，５４と１つのＮＭＯＳトランジスタ５６が設けられている。ＮＭＯＳトランジスタ５６、ＰＭＯＳトランジスタ５４のゲート及びＰＭＯＳトランジスタ５３のドレインには内部電源電圧が与えられる。ＰＭＯＳトランジスタ５１，５３のゲートはＮウェル抵抗５８を介して出力ノードに接続される。ＰＭＯＳトランジスタ５４のドレインが出力ノードに接続される。
【０００７】
また、出力用ＰＭＯＳトランジスタ５２と出力用ＮＭＯＳトランジスタ５７の間にはＮＭＯＳトランジスタ５５が設けられ、このＮＭＯＳトランジスタ５５のゲートには、内部電源電圧（ｉｎｔＶＣＣ）が与えられる。出力用ＰＭＯＳトランジスタ５２のソースには、内部電源電圧が与えられ、出力用ＮＭＯＳトランジスタ５７のソースは接地されている。ＮＭＯＳトランジスタ５５と出力用ＰＭＯＳトランジスタ５２との接続ノード（出力ノード）が出力端子６に接続されている。
【０００８】
上記した図１及び図２に示す出力回路のコントロール信号と各ノードの出力の関係を表１に示す。出力端子（Ａ）６は、Ｈ、Ｌ、及び出力回路を不使用にするＨｉ−Ｚ状態となる。尚、表１において、Ｈは３Ｖ、Ｌは０Ｖの状態を示している。
【０００９】
【表１】
次に、図２の出力回路で端子（Ａ）６から５Ｖが印加された場合につき説明する。図２の回路は出力回路であるので、端子（Ａ）６から信号が入力された際、自身出力信号をドライブすることは無いので、ＰＩノードはＨ（３Ｖ）、ＮＩノードはＬ（０Ｖ）となっている。
【００１１】
まず、ＮＭＯＳトランジスタ側では、ＮＭＯＳトランジスタ５５があるために、１つずつのＮＭＯＳトランジスタのソース・ドレイン間電圧が低くなり、信頼性が確保される。次に、ＰＭＯＳトランジスタ側では、ＰＭＯＳ５３がオフ（ＯＦＦ）し、代わりに出力用ＰＭＯＳトランジスタ５２及びＰＭＯＳトランジスタ５４のドレインからバックゲートへ電流が流入する。この結果、ＰＭＯＳトランジスタの基板電位（Ｎ−ｗｅｌｌ電位）が５ＶとなりＰＭＯＳ５１、５３の信頼性が確保される。更に、ＰＭＯＳトランジスタ５４が設けられているために、出力ＰＭＯＳトランジスタ５２のゲート電位も５Ｖとなり、ＰＭＯＳトランジスタ５２の信頼性も確保される。加えて、ＰＭＯＳトランジスタ５１がＯＦＦ状態のため、５Ｖの電位がＰＩノード側へは伝わらず（ＮＭＯＳトランジスタ５６により３Ｖ−Ｖｔｈとなるため）、ＰＩノードの先に繋がる回路の信頼性も確保される。
【００１２】
【発明が解決しようとする課題】
しかしながら、図２の出力回路を内蔵する半導体装置を実機に搭載し、評価を行ったところ、端子（Ａ）６に外付けのプルダウン（ｐｕｌｌ−ｄｏｗｎ）抵抗を設ける構成の場合に問題が発生した。すなわち、端子（Ａ）６が通常使用（０〜３Ｖ使用）の出力Ｈから出力回路６を不使用にするＨｉ−Ｚに変更する時にＡＣ特性に問題がある事が判明した。尚、最終的には、ｐｕｌｌ−ｄｏｗｎ抵抗で端子（Ａ）６はＬ（０Ｖ）へ落ちる。
【００１３】
具体的には、図２に示すように、端子（Ａ）６がＨからＨｉ−Ｚ（端子フローティング時）になった時、ＰＭＯＳトランジスタ５１が完全にオン（ＯＮ）しないため、出力用ＰＭＯＳトランジスタ５２のゲート電位が３Ｖ−Ｖｔｈ程度となり、ＰＭＯＳトランジスタ５２のソース─ドレイン間にリーク電流が流れる。この結果、図３に示すように、ＰＭＯＳトランジスタ５２の不完全なＯＦＦ状態が存在することになる。端子（Ａ）６に接続されたｐｕｌｌ−ｄｏｗｎ抵抗が勝ち、最後はＬ（０Ｖ）となるが、そのＡＣ特性が問題となった。
【００１４】
この不具合は、ｐｕｌｌ−ｄｏｗｎ抵抗が端子（Ａ）６に付いた場合という条件ではあるが、従来回路のままでは、システム上重大な欠陥を招くこととなる。この発明は、上記した問題点に鑑みなされたものにして、ｐｕｌｌ−ｄｏｗｎ抵抗が端子に設けられている場合においても、ＡＣ特性を改善し、不具合の発生を抑制することを目的とする。
【００１５】
【課題を解決するための手段】
この発明は、トレラント回路を備えた出力バッファ回路において、出力用バッファセルの出力用ＰＭＯＳトランジスタとこの出力用ＰＭＯＳトランジスタに与える信号出力ノードとの間に、トレラント回路が設けられるとともに、前記出力用ＰＭＯＳトランジスタのゲートにプルアップ用素子を接続し、端子フローティング時に前記出力用ＰＭＯＳトランジスタをオフすることを特徴とする。
【００１６】
上記した構成によれば、プルアップ素子により端子フローティング時でも出力用ＰＭＯＳトランジスタを完全にオフすることができる。このため、端子に外付けプルダウン抵抗が付いた場合でも即座にＨレベルからＬレベルへ電圧を落とすことができる。
【００１７】
また、この発明は、前記プルアップ用素子がプルアップ抵抗からなり、このプルアップ抵抗のオンオフを制御する素子を設けるとよい。
【００１８】
上記構成によれば、プルアップ抵抗のＯＮ／ＯＦＦを制御できるので、消費電流を小さく押さえることができる。
【００１９】
また、前記プルアップ用素子を複数のＰＭＯＳトランジスタで構成することができる。
【００２０】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。図４は、この発明の第１の実施形態にかかる出力バッファ回路を示す回路図である。尚、図２の構成と同じ構成部分に同じ符号を付す。
【００２１】
この発明の出力バッファ回路５も図４に示すように、出力用ＰＭＯＳトランジスタ５２のゲートとＰＩノード間にトレラントを構成するトランジスタが設けられている。ＰＩノードと出力用ＰＭＯＳトランジスタ５２との間には３つのＰＭＯＳトランジスタ５１，５３，５４と１つのＮＭＯＳトランジスタ５６が設けられている。ＮＭＯＳトランジスタ５６、ＰＭＯＳトランジスタ５４のゲート及びＰＭＯＳトランジスタ５３のドレインには内部電源電圧（ｉｎｔＶＣＣ）が与えられる。また、ＰＭＯＳトランジスタ５１，５３のゲートはＮウェル抵抗５８を介して出力ノードに接続される。ＰＭＯＳトランジスタ５４のドレインが出力ノードに接続される。
【００２２】
ＰＭＯＳトランジスタ５１のノードとなる出力用ＰＭＯＳトランジスタ５２のゲートには、この発明の特徴とするプルアップ（ｐｕｌｌ−ｕｐ）抵抗が設けられる。このプルアップ抵抗６０は、一端に内部電源電圧が与えられ、他端がＰＭＯＳトランジスタ５１のノードと出力用バッファ用ＰＭＯＳトランジスタ５２のゲートとの間に接続される。
【００２３】
また、出力用ＰＭＯＳトランジスタ５２と出力用ＮＭＯＳトランジスタ５７の間にはＮＭＯＳトランジスタ５５が設けられ、このＮＭＯＳトランジスタ５５のゲートには、内部電源電圧（ｉｎｔＶＣＣ）が与えられる。
【００２４】
一方、出力用ＰＭＯＳトランジスタ５２のソースには、内部電源電圧が与えられ、出力用ＮＭＯＳトランジスタ５７のソースは接地されている。ＮＭＯＳトランジスタ５５と出力用ＰＭＯＳトランジスタ５２との接続ノード（出力ノード）が出力端子（Ａ）６に接続されている。
【００２５】
上記した図４に示す出力回路においても表１に示す信号関係となる。出力端子（Ａ）６は、Ｈ、Ｌ、及び出力回路を不使用にするＨｉ−Ｚ状態となる。
【００２６】
図２で示した従来の出力回路では、端子（Ａ）６がＨ（３Ｖ）からＨｉ−Ｚになった時、ＰＭＯＳトランジスタ５１が完全にＯＮしないため、ＰＭＯＳトランジスタ５２のゲート電位が３Ｖ−Ｖｔｈ程度となり、図３に示すように不完全なＯＦＦ状態となっていた。これに対し、図４に示すこの実施形態の回路では、同ノードとなるＰＭＯＳトランジスタ５２のゲートに付いたｐｕｌｌ−ｕｐ抵抗６０により、ゲート電位が３Ｖ（内部電源電位）に引き上げられ、ソース─ドレイン間にリーク電流が流れない。
【００２７】
従って、図５に示すように、端子（Ａ）６は、外付けのｐｕｌｌ−ｄｏｗｎ抵抗により、内部の抵抗遅延のみで即座にＬ（０Ｖ）へ落ち着くこととなる。図２に示した回路に比べると１０3オーダー程度早くなり、瞬時に切り替わる。なお、この抵抗６０は５Ｖトレラントとして入出力バッファセルが機能する場合のことを考えて、十分に高い抵抗値を持つ。
【００２８】
図６は、この発明の第２の実施形態にかかる出力バッファ回路を示す回路図である。尚、図４の構成と同じ構成部分に同じ符号を付し、ここでは異なる構成につき説明する。
【００２９】
上記した図４に示す第１の実施形態においては、ＰＩノードがＬ（０Ｖ）の状態では、内部電源からプルアップ抵抗を経てＰＩノードへ常時微小ではあるが電流が流れることとなる。図６に示すこの第２の実施形態の回路では、この弊害を無くすために更に改良を加えたもので、プルアップ抵抗６０とＰＭＯＳトランジスタ５１ノードと出力用ＰＭＯＳトランジスタ５２のゲートとの間にコントロール用ＰＭＯＳトランジスタ６１を設けたものである。このコントロール用ＰＭＯＳトランジスタ６１は、ＰＩノードがＬ（０Ｖ）、端子（Ａ）６がＨ（３Ｖ）の時にはＯＦＦになる。
【００３０】
このコントロール用ＰＭＯＳトランジスタ６１により、ＰＩ＝０Ｖ、端子（Ａ）＝３Ｖの際には、ｐｕｌｌ−ｕｐ抵抗６１が効かずに、電流は流れない。追加したコントロール用ＰＭＯＳトランジスタ６１により、ｐｕｌｌ−ｕｐ抵抗６０のＯＮ／ＯＦＦを制御できるので、消費電流を小さく押さえることができる。
【００３１】
また、このコントロールＰＭＯＳトランジスタ６１の５Ｖトレラント時信頼性は、他のＭＯＳ同様に確保されている。
【００３２】
図７は、この発明の第３の実施形態にかかる出力バッファ回路を示す回路図である。尚、図６の構成と同じ構成部分に同じ符号を付し、ここでは異なる構成につき説明する。
【００３３】
この図７に示す第３の実施形態は、コントロール用ＰＭＯＳトランジスタとプルアップ抵抗とを、直列に接続した複数のＰＭＯＳトランジスタ６２で構成したものである。このように、プルアップ抵抗の代わりに、同一設計ルールのＰＭＯＳトランジスタで回路を構成することができる。
【００３４】
尚、上記した実施形態では、内部電源電圧として３Ｖが用いられ、Ｈレベルの信号として３Ｖ又は５Ｖが用いられているが、３Ｖの代わりに３．３Ｖが用いられても良いなど電圧が具体的に限定されることはない。
【００３５】
【発明の効果】
請求項１に記載の発明によれば、例えば、５Ｖトレラント出力回路において、追加したプルアップ素子により端子フローティング時でも出力用ＰＭＯＳトランジスタを完全オフすることができる。この結果、端子に外付けプルダウン抵抗が付いた場合でも即座にＨレベル（３Ｖ）からＬレベル（０Ｖ）へ電圧を落とすことができる。
【００３６】
また、請求項２に記載の発明によれば、プルアップ抵抗のＯＮ／ＯＦＦを制御できるので、消費電流を小さく押さえることができる。
【図面の簡単な説明】
【図１】出力回路の全体構成を示すブロック図である。
【図２】従来のトレラントを備えた出力バッファ回路を示す回路図である。
【図３】図２に示す回路において、端子にプルダウン抵抗が付いたときのＨからＨｉ−ｚに変化するときの特性図である。
【図４】この発明の第１の実施形態に係るトレラントを備えた出力バッファ回路を示す回路図である。
【図５】図４に示す回路において、端子にプルダウン抵抗が付いたときのＨからＨｉ−ｚに変化するときの特性図である。
【図６】この発明の第２の実施形態に係るトレラントを備えた出力バッファ回路を示す回路図である。
【図７】この発明の第３の実施形態に係るトレラントを備えた出力バッファ回路を示す回路図である。
【符号の説明】
６ 端子
５１、５３，５４ ＰＭＯＳトランジスタ
５２ 出力用ＰＭＯＳトランジスタ
５５、５６ ＮＭＯＳトランジスタ
５７ 出力用ＮＭＯＳトランジスタ
６０ プルアップ抵抗
Claims (3)
- トレラント回路を備えた出力バッファ回路において、出力用バッファセルの出力用ＰＭＯＳトランジスタとこの出力用ＰＭＯＳトランジスタに与える信号出力ノードとの間に、トレラント回路が設けられるとともに、前記出力用ＰＭＯＳトランジスタのゲートにプルアップ用素子を接続し、端子フローティング時に前記出力用ＰＭＯＳトランジスタをオフすることを特徴とする出力バッファ回路。
- 前記プルアップ用素子がプルアップ抵抗からなり、このプルアップ抵抗のオンオフを制御する素子を設けたことを特徴とする請求項１に記載の出力バッファ回路。
- 前記プルアップ用素子が複数のＰＭＯＳトランジスタで構成されることを特徴とする請求項１に記載の出力バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067218A JP3801519B2 (ja) | 2002-03-12 | 2002-03-12 | 出力バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067218A JP3801519B2 (ja) | 2002-03-12 | 2002-03-12 | 出力バッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273722A JP2003273722A (ja) | 2003-09-26 |
| JP3801519B2 true JP3801519B2 (ja) | 2006-07-26 |
Family
ID=29198679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002067218A Expired - Fee Related JP3801519B2 (ja) | 2002-03-12 | 2002-03-12 | 出力バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3801519B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6113489B2 (ja) * | 2012-12-14 | 2017-04-12 | ラピスセミコンダクタ株式会社 | 半導体回路及び半導体装置 |
-
2002
- 2002-03-12 JP JP2002067218A patent/JP3801519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273722A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909990B2 (ja) | Ｃｍｏｓ回路 | |
| JPH08237102A (ja) | 入出力バッファ回路装置 | |
| US7173472B2 (en) | Input buffer structure with single gate oxide | |
| JPH09246942A (ja) | 半導体出力回路 | |
| US20050127953A1 (en) | 5 Volt tolerant IO scheme using low-voltage devices | |
| JPH10163826A (ja) | Ｃｍｏｓインバータの駆動方法及びシュミットトリガ回路 | |
| KR0176326B1 (ko) | 배타적 오아/노아게이트 회로 | |
| JPH0865135A (ja) | 出力バッファ回路 | |
| JP3636848B2 (ja) | Ｃｍｏｓヒステリシス回路 | |
| JP3801519B2 (ja) | 出力バッファ回路 | |
| JP4034178B2 (ja) | 出力バッファ回路 | |
| US7199612B2 (en) | Method and circuit for reducing HCI stress | |
| JP3983704B2 (ja) | 出力バッファ回路 | |
| JP4364752B2 (ja) | 出力回路 | |
| JP6873745B2 (ja) | 出力バッファ及び半導体装置 | |
| US7564268B2 (en) | Low power logic output buffer | |
| JP2004120373A (ja) | 半導体集積回路 | |
| JP4473293B2 (ja) | 半導体装置の入出力回路 | |
| JP4012095B2 (ja) | 半導体装置の入出力回路 | |
| JP2004304475A (ja) | トレラント入力回路 | |
| EP1389833B1 (en) | Method and circuit for reducing hot-carrier injection stress | |
| JP2541289B2 (ja) | 出力回路 | |
| JP4680423B2 (ja) | 出力回路 | |
| JP3297773B2 (ja) | Ｃｍｏｓ論理回路 | |
| JP2944618B1 (ja) | 電流制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |