JP3798724B2 - 可変利得増幅器 - Google Patents
可変利得増幅器 Download PDFInfo
- Publication number
- JP3798724B2 JP3798724B2 JP2002112337A JP2002112337A JP3798724B2 JP 3798724 B2 JP3798724 B2 JP 3798724B2 JP 2002112337 A JP2002112337 A JP 2002112337A JP 2002112337 A JP2002112337 A JP 2002112337A JP 3798724 B2 JP3798724 B2 JP 3798724B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- current
- control signal
- amplifier
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、CMOS技術を用いた可変利得増幅器の温度補償技術に関する。
【0002】
【従来の技術】
近年、携帯電話機や携帯情報端末のような無線端末の小型化及び低価格化に向けて開発が進められている。無線端末の小型化と低価格化の双方の要求を実現する一つの方法として、無線アナログ回路をモノリシックICによって構成することが挙げられる。この場合、小型化と低価格化を考慮すれば、ICを構成する素子にはバイポーラトランジスタでなく、高集積化により適したCMOSトランジスタを用いることが一般に好ましい。
【0003】
無線端末の無線アナログ回路に用いられる機能回路の一つに、可変利得増幅器がある。可変利得増幅器は、デシベル表示の利得制御信号に対して利得が線形に変化する、いわゆるlinear-in-dBの利得制御が可能であることが制御の容易さなどの観点から望ましい。特開2001−196880には、高集積化に適したCMOSトランジスタを用いてlinear-in-dB可変利得増幅器を制御信号変換器と信号加算型の利得制御増幅器(Signal-summing VGA)によって実現する手法が開示されている。
【0004】
制御信号変換器では、可変利得増幅器に外部から与えられる利得制御信号が入力され、この外部利得制御信号に従って利得制御増幅器のdB表示された利得を線形に変化させるための内部利得制御信号に変換される。変換された利得制御信号は、信号加算型利得制御増幅器に入力される。
【0005】
信号加算型利得制御増幅器は、入力信号を増幅する相互コンダクタンス増幅器(Gm増幅器)と、Gm増幅器を構成する差動対トランジスタのドレイン端子に各々の共通ソース端子が接続された二組の差動対トランジスタからなる可変利得の分流回路によって構成される。Gm増幅器の差動対トランジスタのゲート端子には差動入力信号が入力され、これに対応して同トランジスタのドレイン端子、すなわち分流回路の差動対トランジスタの各々の共通ソース端子に差動信号電流が流れる。制御信号変換器からの内部利得制御信号により分流回路の電流利得が制御されることによって、分流回路の二組の差動対トランジスタの各一方のドレイン端子から増幅された出力信号電流が出力され、電圧信号に変換されて出力される。
【0006】
このような信号加算型制御増幅器においては、温度に対して利得を安定に保つために、温度補償をいかに行うかが重要である。分流回路の電流利得については、外部利得制御信号を温度に依存した信号とすることにより、温度特性を持たないようにすることができる。一方、Gm増幅器についても利得が温度特性を持つため、温度補償を行う必要があるが、これは以下のように容易ではない。
【0007】
Gm増幅器の相互コンダクタンス(Gm)は、制御信号変換器のバイアス電流Ioとβとの積に依存する。ここで、β=0.5μCOXW/L(μは移動度、COXは単位面積当りの酸化膜容量、W/LはMOSトランジスタのゲート幅/ゲート長の比)である。ここで、バイアス電流Ioが温度に依存しなければ、βに含まれる移動度μの温度依存性によってGmは温度特性を持つ。この場合、Gm増幅器のバイアス電流(2I0)に温度依存性を持たせて移動度μの温度依存性を打ち消すことが考えられるが、こうすると制御信号変換器のバイアス電流I0が温度依存性を持つことになってしまう。この結果、温度特性も劣化してしまうばかりでなく、linear-in-dB特性に偏差が生じてしまうという問題が起こる。
【0008】
【発明が解決しようとする課題】
上述したように、制御信号変換器と信号加算型制御増幅器を組み合わせて外部利得制御信号に対して利得が線形に変化するように構成された、いわゆるlinear-in-dB可変利得増幅器においては、温度に対して利得が変化しないようにすることが難しいという問題があった。
【0009】
本発明は、MOSトランジスタを用いたlinear-in-dB可変利得増幅器の温度依存性を小さくすることを目的とする。
【0010】
【課題を解決するための手段】
上記の課題を解決するため、本発明の一つの態様ではlinear-in-dB VGAを構成する主利得制御増幅器の後段または前段に温度補償用利得制御増幅器を配置し、温度に比例した利得制御信号を入力とする温度補償用制御信号変換器により温度補償用利得制御増幅器の利得を制御する。
【0011】
本発明の他の態様では、利得制御増幅器におけるGm増幅器のバイアス電流を温度に依存した電流とし、分流回路のバイアス電流は温度に依存しない電流とした上で、移動度に比例した電流と一定電流との差の電流を分流回路の入力部に与えることにより、温度補償を行う。
【0012】
本発明の他の態様では、linear-in-dB VGAを構成するGm増幅器のバイアス電流及び制御信号変換器のバイアス電流を共に移動度に比例した電流とすることにより、温度補償を行う。
【0013】
【発明の実施の形態】
以下、図面参照して本発明の実施の形態を説明する。
【0014】
(第1の実施形態)
図1には、本発明の第1の実施形態に係る可変利得増幅器の第1の基本構成を示す。可変利得増幅器の入力信号Vinは、まず主制御信号変換器11からの利得制御信号に従って利得が制御される主利得制御増幅器12によって増幅される。主利得制御増幅器12は、可変利得増幅器としての増幅機能を司る主たる増幅器である。これに対応して、主利得制御増幅器12に対して利得制御信号を供給する制御信号変換器を主制御信号変換器11と称する。
【0015】
主利得制御増幅器12の出力信号は、さらに温度補償用制御信号変換器13からの利得制御信号に従って利得が制御される温度補償用利得制御増幅器14によって増幅され、この利得制御増幅器14からの出力信号が可変利得増幅器の出力信号Voutとして出力される。ここで、温度補償用制御信号変換器13及び温度補償用利得制御増幅器14は、温度補償用として設けられている。
【0016】
主制御信号変換器11には、可変利得増幅器の利得を外部から制御するための利得制御信号である、基本的に温度依存性のない電流Ixが与えられ、温度補償用制御信号変換器13には外部からの利得制御信号である温度に比例した電流I0−VTref(VTEMP)が与えられる。さらに、主制御信号変換器11と主利得制御増幅器12及び温度補償用制御信号変換器13と温度補償用利得制御増幅器14には、基本的に温度依存性のないバイアス電流I0が共通に与えられる。主制御信号変換器11、主利得制御増幅器12、温度補償用制御信号変換器13及び温度補償用利得制御増幅器14の各々に与えられるバイアス電流I0の値は、異なっていても構わない。
【0017】
なお、ここでいう「基本的に温度依存性がない」とは、利得制御信号電流Ix及びバイアス電流I0は利得制御信号電流I0−VTref(VTEMP)に比較して相対的に温度依存性が十分に小さいという意味であり、必ずしも完全に温度依存性がないということではない。以後、本明細書における「温度依存性がない」あるいは「温度依存性を持たない」という表現は、積極的に温度依存性を持たせた値に比較して温度依存性が十分に小さいという意味であるものとする。
【0018】
主制御信号変換器11では、利得制御信号電流IxがIxに対して主利得制御増幅器12の利得を指数関数的に変化させる利得制御信号に変換され、主利得制御増幅器12に入力される。温度補償用制御信号変換器13では、利得制御信号電流Io−VTref(VTEMP)がI0−VTref(VTEMP)に対して温度補償用利得制御増幅器14を指数関数的に変化させる利得制御信号に変換される。
【0019】
このような構成により、主利得制御増幅器12は図2(a)に示すように温度Tに対して利得Gが反比例する温度特性を持つのに対して、温度補償用利得制御増幅器14は図2(b)に示すように温度Tに対して利得Gが比例する温度特性を持つことにより両者の温度特性は相殺され、可変利得増幅器全体としては温度に対する利得変化のほとんどない特性が得られる。
【0020】
図3には、同実施形態に係る可変利得増幅器の第2の基本構成を示す。図1に示した第1の基本構成では、主利得制御増幅器11の後段に温度補償用の温度補償用利得制御増幅器13が配置されていたのに対して、図3では主利得制御増幅器11の前段に温度補償用利得制御増幅器13が配置される。すなわち、可変利得増幅器の入力信号Vinは、まず温度補償用制御信号変換器13からの利得制御信号に従って利得が制御される温度補償用利得制御増幅器14によって増幅される。温度補償用利得制御増幅器14の出力信号は、さらに主制御信号変換器11からの利得制御信号に従って利得が制御される主利得制御増幅器13によって増幅され、可変利得増幅器の出力信号Voutとして出力される。
【0021】
図4には、図1または図3におけるMOSトランジスタを用いて構成される主制御信号変換器11と主利得制御増幅器12の具体的な回路例を示す。利得制御増幅器12は、二組の差動対トランジスタトランジスタM5,M6とトランジスタM5,M6の共通ソース端子に接続された電流源16からなる相互コンダクタンス増幅器(以下、Gm増幅器という)と、分流回路を形成する二組の差動対トランジスタM1,M2及びM3,M4を有する。利得制御増幅器12の入力信号Vinは差動入力電圧信号−Vin,Vinとして与えられ、−Vin及びVinはGm増幅器の差動対トランジスタM5,M6のベース端子にそれぞれ入力される。これにより差動対トランジスタM5,M6のドレイン端子には、差動入力信号電圧−Vin,Vinに応じた差動入力信号電流+Iin,−Iinが流れる。
【0022】
主制御信号変換器11からの利得制御信号Vyは、トランジスタM2,M1のゲート端子間及びトランジスタM4,M3のゲート端子間に入力され、これにより分流回路の電流利得が制御される。すなわち、トランジスタM1,M2の共通ソース端子及びトランジスタM3,M4の共通ソース端子からGm増幅器のトランジスタM5,M6のそれぞれのドレイン端子に流れ込む差動入力信号電流+Iin,−Iinは、分流回路により減衰されてトランジスタM1,M3のドレイン端子から差動出力信号電流+Iout,−Ioutとして出力され、さらに負荷抵抗RL により電圧信号に変換されて、利得制御増幅器11の出力信号Voutとして出力される。このようにして、利得制御増幅器12の利得は利得制御信号Vyに従って制御される。なお、トランジスタM2,M4のドレイン端子からの出力電流+Iin−(+Iout)及び−Iin−(−Iout)は電源VDDに流れる。
【0023】
一方、制御信号変換器11は弱反転領域で動作するN型のMOSトランジスタM10,M11からなる差動対トランジスタを有し、トランジスタM10,M11の共通ソースに直流バイアス電流I0が入力される。トランジスタM10はドレイン端子とゲート端子が接続され、ドレイン端子には電流ID1が入力される。トランジスタM11のゲート端子は、主利得制御変換器12のトランジスタM2,M4のゲート端子と共に電源VBB1 から一定の直流レベルが与えられ、ドレイン端子は例えば電源VDD1 に接続される。この場合、主制御信号変換器11から見た主利得制御増幅器12の入力インピーダンスが高いことが要求されるが、主利得制御増幅器12の入力端子はトランジスタM1,M2,M3,M4のゲート端子であるので、入力インピーダンスは高いと見なすことができる。
【0024】
電流I0 は、電圧源VBB及びトランジスタM20によって生成される。トランジスタM20のゲート端子は電圧源VBBに接続されるとともに、抵抗Rを介してトランジスタM21のゲート端子に接続される。トランジスタM21のゲート端子には、利得制御信号ITEMPが入力される。トランジスタM21のソース端子は接地され、ドレイン端子はP型のMOSトランジスタM30,M31からなるカレントミラー回路の入力端子(M31のゲート及びドレイン端子)に接続される。カレントミラー回路の出力端子であるトランジスタM30のドレイン端子は、トランジスタM10のドレイン端子及びゲート端子に接続されている。
【0025】
図5には、温度補償用制御信号変換器13及び温度補償用利得制御増幅器14の具体的な回路例を示す。図5から明らかなように、温度補償用制御信号変換器13及び温度補償用利得制御増幅器14は、図4に示した主制御信号変換器11及び主利得制御増幅器12と同一構成である。ただし、図4では主制御信号変換器11に温度依存性のない利得制御信号電流Ixが入力されているのに対して、図5では温度に依存する利得制御信号電流ITEMPが入力されている。
【0026】
次に、本実施形態に係る可変利得増幅器の動作について述べる。まず、従来のlinear-in-dB可変利得増幅器と同様の構成である主制御信号変換器11と主利得制御増幅器12について説明する。
【0027】
主制御信号変換器11におけるトランジスタM21,M20は弱反転領域で動作するように設定されており、ゲート・ソース間電圧VGSと出力電流(ドレイン電流)ID の関係は次式で表される。
【0028】
【数1】
【0029】
ここで、ION ,VONはプロセスで決まる電流及び電圧、nはプロセスで決まる定数であり、VT (=kT/q)は熱電圧である。従って、トランジスタM21またはM10のドレイン電流ID1は
【数2】
となり、トランジスタM11のドレイン電流ID2は次式となる。
【0030】
【数3】
【0031】
このようにトランジスタM10のドレイン電流ID1 とバイアス電流Io(トランジスタM10,M11のドレイン電流ID1 ,ID2 の和電流)との電流比は、指数関数で表される。
【0032】
一方、主利得制御増幅器12の差動対トランジスタM1,M2及びM3,M4に流れるバイアス電流をそれぞれI0とし、制御信号変換器11の差動対トランジスタM10,M11に流れるバイアス電流をI0とすると、M1とM2,M3とM4,M10とM11の寸法すなわちW/L(ゲート幅/ゲート長の比)を同一とする場合、言い換えればM1,M3,M10の電流密度及びM2,M4,M11の電流密度が等しい場合、M10,M1,M3に流れるバイアス電流とM11,M2,M4に流れるバイアス電流は等しくなる。この場合、主利得制御増幅器12の電流利得は
【数4】
で表される。ここで、gmM10 ,gmM11 はそれぞれトランジスタM10,M11の相互コンダクタンスを表す。
【0033】
トランジスタM10,M11及びM1〜M4が2乗特性を示す領域で動作する場合、電流利得GIは式(4)から次式で与えられる。
【0034】
【数5】
【0035】
トランジスタM10,M1,M3のみが指数特性を示す領域で動作する場合、電流利得GIは式(4)より次式で与えられる。
【0036】
【数6】
【0037】
主制御信号変換器11に入力される利得制御信号Ixは、温度補償が施された信号、すなわち前述したように基本的に利得若しくは分流比の温度依存性を持たせないように温度補償を施した信号であり、次式で表すとする。
【0038】
【数7】
【0039】
ここで、T0は室温、Ixoは室温での利得制御信号、ΔTは室温からの温度差である。室温での熱電圧をVTOとすると、VT=VTO(1+ΔT/T0)と表せるので、式(5)から電流利得GIは
【数8】
となり、式(6)から電流利得GIは
【数9】
となる。ここで、β=μCOXW/(2L)を表し、μは移動度、COXは単位面積当りの酸化膜容量、Wはゲート幅、Lはゲート長である。μは一般に
【数10】
と表され、温度特性を有する。ここで、μ0は温度T0での移動度を表し、kは温度係数を表す。kはプロセス条件により決まるが、おおよそ2の値をとる。これから、VT ×β1/2は近似的に温度特性をもたない。式(8),(9)からバイアス電流Ioが温度依存性を持たなければ、電流利得GIは温度依存性を持たないことがわかる。ここで、式(8)はlinear-in-dB特性から偏差を持つ特性となるので、利得補償が必要となるが、この手法は特開2001−196880に記載されているので、ここでは説明を省く。
【0040】
しかし、主利得制御増幅器12ではトランジスタM5,M6と電流源16で構成されるGm増幅器の利得が温度特性をもつため、可変利得増幅器全体の温度依存性を小さくするには、このGm増幅器の利得についても温度補償を施す必要がある。すなわち、Gmは
【数11】
に近似できるので、バイアス電流2I0が温度に依存しなければ、βの含まれる移動度μにより温度依存性をもつ。移動度μの温度依存性により、式(11)から温度が高くなればGmは小さくなる。考慮する温度範囲を−40℃から85℃とすると、Gmは常温に対し約±1.5dB変化することになる。主利得制御増幅器12のバイアス電流2I0により移動度の温度特性を打ち消すためには、バイアス電流は2I0(T/T0)k となるように設定する必要がある。しかしながら、利得制御信号変換器のバイアス電流I0が温度に比例しないため、すなわち、トランジスタM10とM1,M3の電流密度及びトランジスタM11とM2,M4の電流密度が温度により変化するため、式(8),(9)が成り立たなくなる。これにより、温度特性も劣化してしまうばかりでなく、linear-in-dB特性に偏差が生じてしまう。
【0041】
そこで、本実施形態では図1に示したように主利得制御増幅器12の後段、あるいは図3に示したように主利得制御増幅器12の前段に、温度補償用利得制御増幅器14を配置し、この利得制御増幅器14の利得を温度補償用制御信号変換器13からの利得制御信号により制御する。図5に示したように温度補償用制御信号変換器13には、温度に比例した利得制御信号電流ITEMP=Io−VTrefが入力される。このような温度依存性のある信号ITEMPの生成は、例えばウィダラー回路の出力電流と温度依存性の小さい定電流回路の出力電流の差をとることにより、容易に実現できる。なお、ウィダラー回路と温度依存性の小さい定電流回路については、例えば特願2000−337175に詳細に記載されている。この利得制御信号電流ITEMPは、次式で表される。
【0042】
【数12】
とする。ここで、IO1は温度依存性のない電流を表し、mは補償すべき温度範囲ΔTの大きさにより決まる、例えば0.2から0.3程度の値とする。温度補償信号ITEMPは温度が上昇すると小さくなるため、温度が上昇すると電流利得が高くなる。この特性について、以下に詳細に説明する。RITEMP/(nVT )は
【数13】
と近似でき、式(5)から電流利得GIは次式となる。
【0043】
【数14】
となる。これは熱電圧を室温時の熱電圧VTOとして、温度に比例した利得制御信号電流信号ITEMPを次式に示すITEMP1 に置き換えた場合の電流利得GI を表す式となる。
【0044】
【数15】
【0045】
図6に、ITEMP1 のおおよその範囲を含めた電流利得特性、すなわちITEMP1 に対する電流利得GI の関係を示す。図6の例によると、約6dBの温度補償が可能であるが、抵抗Rの大きさを変えることにより温度補償範囲を大きくとることもできる。ここでMOSトランジスタが2乗特性を示す領域(図6のsquare-law region)での電流利得GI について述べたのは、2乗特性を示す領域のように電流利得が高い領域で温度補償をする方が低雑音性を実現できるためである。電流利得が低い領域、例えば図6の指数特性を示す領域(exponential-law region)についても同様に解析できるが、雑音特性が劣化する欠点があるため、ここでは省略する。
【0046】
なお、上記説明においては、Gm増幅器を構成するトランジスタM5,M6のソース端子間に抵抗Rを挿入することにより、温度補償用利得制御増幅器13のGm増幅器の温度特性を小さくすることができると仮定した。しかしながら、例えばGm増幅器に抵抗を挿入しないときなど、Gm増幅器の温度依存性が存在した場合でも、その温度特性を考慮に入れて、分流回路の利得特性を決めることにより、可変利得増幅器の温度特性を打ち消すことができる。
【0047】
このように本実施形態によると、主制御信号変換器11により変換された利得制御信号により利得が接続される主利得制御増幅器12の後段または前段に、温度に比例した利得制御信号を変換する温度補償用制御信号変換器13からの利得制御信号により利得が制御される温度補償用利得制御増幅器14を配置することによって、温度に対する利得変化の非常に小さい可変利得増幅器を実現することができる。
【0048】
(第2の実施形態)
次に、本発明の第2の実施形態として、利得制御増幅器のバイアス電流を温度に依存する電流I0(T/To)k とし、分流回路のバイアス電流は温度に依存しない電流I0とすることにより、Gm増幅器の温度補償を行う可変利得増幅器について説明する。
【0049】
図7は、本実施形態に係る温度補償機能を備えた可変利得増幅器の構成を示す図である。この可変利得増幅器は、各々一つの制御信号変換器21と利得制御増幅器22によって構成される。すなわち、第1の実施形態のように温度補償用の制御信号変換器及び利得制御信号変換器は持たない構成である。本実施形態における制御信号変換器21は、第1の実施形態における主制御信号変換器11と同一構成であり、基本的に利得若しくは分流比の温度依存性を持たせないように温度補償を施した利得制御信号電流Ixが入力される。
【0050】
一方、利得制御増幅器22は回路の構成自体は第1の実施形態における利得制御増幅器12と同じであるが、Gm増幅器において電流源16から温度依存性を有するバイアス電流2I0(T/T0 )k をテール電流として出力していること、及びGm増幅器の差動対トランジスタM5,M6の各々のドレイン端子と分流回路における差動対トランジスタM1,M2及びM3,M4の各々の共通ソース端子との接続点N1,N2と電源VDDの間に、電流源24,25のそれぞれの一端が接続されているところが異なる。電流源24,25は、I0{(T/T0 )k −1}、すなわち移動度に比例した電流IO(T/T0 )k と温度に依存しない一定電流I0 との差の電流値を有する。
【0051】
分流回路における一方の差動対トランジスタM1,M2に流れる電流は、Gm増幅器のトランジスタM5からのバイアス電流I0(T/T0 )k と電流I0{(T/T0)k −1}との差電流となるため、温度依存性のないIO となる。同様に、分流回路における他方の差動対トランジスタM3,M4に流れる電流も温度依存性のない電流IOとなる。
【0052】
分流回路及び制御信号変換器21の動作は、基本的に図4と同じであるので、電流利得特性の温度依存性はない。Gm増幅器の差動対トランジスタM5,M6の電流は2I0(T/T0 )k であるので、相互コンダクタンスGmは次式となり、移動度の温度特性がキャンセルされる。
【0053】
【数16】
【0054】
本実施形態に係る可変利得増幅器は、第1の実施形態のように温度補償用の制御信号変換器及び利得制御増幅器を新たにを追加する必要がないため、可変利得増幅器の回路規模削減と低消費電力化に有効である。
【0055】
図7に示した構成では、温度がTO以下のとき電流が差動対トランジスタM1,M2及びM3,M4の各々の共通ソース端子から電源VDDへ電流を流す必要があるが、これを実現する実用的な回路例について図8を用いて説明する。
【0056】
図8においては、Gm増幅器の差動対トランジスタM5,M6の各々のドレイン端子と分流回路における差動対トランジスタM1,M2及びM3,M4の各々の共通ソース端子との接続点N1,N2と電源VDDの間に電流源26,27がそれぞれ接続され、かつ該接続点N1,N2とグラウンドとの間に電流源28,29がそれぞれ接続されているところが図7の構成と異なる。
【0057】
ここで、電流源26,27はI0{(T/T0 )k −1}、すなわち移動度に比例した電流IO(T/T0 )k から温度に依存しない一定電流I0 を減じた電流値を有し、該電流を接続点N1,N2に供給する。一方、電流源28,29はIo{1−(T/T0 )k }、すなわち温度に依存しない一定電流I0 から移動度に比例した電流I0(T/T0)k を接続点N1,N2から引き出す。さらに、電流源26,27は温度TがT0 以上のとき動作し、T0 に満たないときは電流を流さないように構成される。一方、電流源28,29は温度TがT0 未満のとき動作し、T0 以上のときは電流を流さないように構成される。これによって、制御信号変換器21及び利得制御増幅器22内の差動対トランジスタM1,M2及びM3,M4で構成される分流回路には、温度依存性のない電流I0 が流れる。また、利得制御増幅器22内の差動対トランジスタM5,M6と電流源23で構成されるGm増幅器には、相互コンダクタンスの温度依存性がないように、温度依存性をもつ電流を流すことができる。
【0058】
次に、図9及び図10を用いて電流源26,27,28,29の実現方法の一例について述べる。図9には、(T/T0 )k の温度依存性をもつ電流源の従来例を示す。トランジスタM60とM61のW/L比を1:4とし、MOSトランジスタの動作領域は2乗特性を示す領域とする。トランジスタM60のゲート・ソース間電圧VGS,M60とトランジスタM61のゲート・ソース間電圧VGS,M61の差電圧は抵抗RTの両端の電圧となるので、VGS,M60−VGS,M61=RTID が成り立つ。すなわち、
【数17】
が成り立つ。ここで、ID はM61の動作電流を表す。式(17)を解くと、次式となる。
【0059】
【数18】
ここで、
【数19】
とした。このような図9に示した電流源の電流と温度依存性のない電流源の電流との差をとることにより、電流Io{(T/To)k −1}及び電流Io{1−(T/To)k}を生成することができる。
【0060】
図10は、その具体例を示す回路図である。トランジスタM65に流れる電流はI0 (T/T0 )k であり、電流I0 との差電流I0{1−(T/T0)k }がトランジスタM66に流れ、トランジスタM67から出力される。温度TがToより大きくなった場合、トランジスタM66には電流が入力されなくなるため、トランジスタM67から出力される電流は0mAとなる。同様に、トランジスタM68に流れる電流はI0 (T/T0 )k であり、電流I0 との差電流I0 {(T/T0 )k −1}がトランジスタM69に流れ、トランジスタM70から出力される。一方、温度TがT0 より小さくなった場合、トランジスタM69には電流が入力されなくなるため、トランジスタM70からは出力される電流は0mAとなる。
【0061】
このように図10の構成では、トランジスタM70から電流I0 {(T/T0 )k −1}が出力され、トランジスタM67に電流I0 {1−(T/T0 )k}が流れ込むので、これらを図8における電流源26,27及び28,29として用いることができる。
【0062】
(第3の実施形態)
次に、本発明の第3の実施形態として、制御信号変換器及び利得制御増幅器の双方に(T/To)kの温度依存性をもつバイアス電流を与えることにより温度依存性を小さくする可変利得増幅器について述べる。
【0063】
図11に、本実施形態に係る可変利得増幅器の構成を示す。本実施形態では、制御信号変換器31のバイアス電流をIoからI0 (T/T0 )k に置き換え、利得制御増幅器32のバイアス電流である電流源33の電流を2I0 から2I0 (T/T0 )k に置き換えた点が特徴である。
【0064】
この場合、制御信号変換器31及び利得制御増幅器32のバイアス電流を電流密度が同じになるように変えれば、式(8)より電流利得GI のlinear-in-dB特性が劣化することがなく、温度依存性もない。一方、式(9)ではバイアス電流の項(Io)1/2 があるので、電流利得GI は温度依存性をもつ。しかしながら、電流利得GI の温度依存性は−40℃から85℃の範囲で高々±1.5dBの偏差であり、設計仕様によっては許容できる。(T/T0 )k の温度依存性をもつバイアス電流の実現方法については、図9を用いて既に説明したのでここでは省略する。
【0065】
本実施形態の構成も第2の実施形態と同様、温度補償用の制御信号変換器及び利得制御増幅器を新たにを追加する必要がないことから、可変利得増幅器の回路規模削減と低消費電力化に有利となる。
【0066】
(第4の実施形態)
次に、上述した本発明の実施形態に係る可変利得増幅器を適用できる応用システムの例として、携帯電話機その他の移動無線端末装置における無線送受信回路について説明する。図12に、このような移動無線端末装置の無線送受信部の構成を示す。ここでは送受の切り替えを時分割で行うTDD(Time Division Duplex)方式を例として説明するが、これに限られるものではない。
【0067】
まず、送信部について説明すると、ベースバンド信号発生部(TX-BB)101では直交した第1及び第2の送信ベースバンド信号Ich(TX),Qch(TX)が適当なフィルタにより帯域制限されて出力される。これらの直交送信ベースバンド信号Ich(TX),Qch(TX)は、二つの乗算器102,103と加算器104からなる直交変調器105に入力され、2つの直交した周波数をfLO2 の第2ローカル信号を変調する。第2ローカル信号は、局部発振器106により発生され、かつ90°移相器(90°−PS)107により2分割されて直交変調器105に入力される。
【0068】
直交変調器105から出力される被変調信号はIF(中間周波)信号であり、可変利得増幅器109に入力される。可変利得増幅器109は、図示しない制御系からの利得制御信号に従って入力されたIF信号を適当な信号レベルに調節する。可変利得増幅器109から出力されるIF信号は、一般に直交変調器105及び可変利得増幅器109で発生する不要な高調波成分を含むため、この不要成分を除去するためのローパスフィルタまたはバンドパスフィルタ110を介してアップコンバータ111に入力される。
【0069】
アップコンバータ111は、IF信号と第1局部発振器112で発生される周波数fLO1 の第1ローカル信号との乗算を行うことにより周波数変換(アップコンバート)を行い、周波数fLO1 +fLO2 のRF信号と周波数fLO1 −fL02 のRF信号を生成する。これら二つのRF信号のいずれか一方が所望波出力であり、他方は不要なイメージ信号である。ここでは、周波数fL01 +fL02 のRF信号を所望波とするが、周波数fLO1 −fL02 のRF信号を所望波出力としてもよい。イメージ信号は、イメージ除去フィルタ113により除去される。
【0070】
アップコンバータ111からイメージ除去フィルタ113を介して抽出された所望波出力は、電力増幅器(PA)114により所要の電力レベルまで増幅された後、送受切り替え電流スイッチ(T/R)115を介してアンテナ116に供給され、電波として放射される。
【0071】
一方、受信部においては、アンテナ116から出力される受信RF信号が送受切り替え電流スイッチ115及びバンドパスフィルタ117を介して、低雑音増幅器(LNA)118に入力される。低雑音増幅器118により増幅された受信RF信号は、イメージ除去フィルタ119を介してダウンコンバータ120に入力される。
【0072】
ダウンコンバータ120は、第1局部発振器112で発生される周波数fL01 の第1ローカル信号と受信RF信号の乗算を行い、受信RF信号をIF信号に周波数変換(ダウンコンバート)する。ダウンコンバータ120から出力されるIF信号は、バンドパスフィルタ121及び可変利得増幅器122を介して分波器(図示せず)と乗算器123,124からなる直交復調器125に入力される。
【0073】
直交復調器125には、送信部の直交変調器105と同様に、第2局部発振器106から90°移相器(90°−PS)108を介して直交した周波数fL02 の第2ローカル信号が入力される。直交復調器125の出力Ich(RX)及びQch(RX)は、受信部ベースバンド処理部(RX−BB)126に入力され、ここで受信信号が復調されることによって、元のデータ信号が再生される。
【0074】
このような構成の移動無線端末装置における無線送受信回路において、可変利得増幅器109及び122に、本発明の実施形態による可変利得増幅器を適用することができる。本発明の実施形態に基づく可変利得増幅器はMOSトランジスタを用いた構成で正確なlinear-in-dB特性を得るとともに、温度依存性が効果的に低減されるので、これを無線送受信回路に適用することにより、移動無線端末装置などの無線機の特性向上、小型化、低コスト化及び低消費電力化に寄与することができる。
【0075】
【発明の効果】
以上説明したように、本発明によればMOSトランジスタを用いた構成で正確なlinear-in-dB特性を得るとともに、温度依存性のない可変利得増幅器を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る可変利得増幅器の基本構成を示すブロック図
【図2】同実施形態に係る可変利得増幅器における主利得制御増幅器及び温度補償用利得制御増幅器の利得の温度特性を示す図
【図3】同実施形態に係る可変利得増幅器の別の基本構成を示すブロック図
【図4】同実施形態における主利得制御増幅器及び主利得制御増幅器の具体例を示す回路図
【図5】同実施形態における温度補償用制御信号変換器及び温度補償用利得制御増幅器の具体例を示す回路図
【図6】同実施形態に係る可変利得増幅器の温度補償に用いるMOSトランジスタの動作領域を説明するための図
【図7】本発明の第2の実施形態に係る可変利得増幅器の構成を示す回路図
【図8】同実施形態に係る可変利得増幅器のより具体的な構成を示す回路図
【図9】移動度に反比例した電流値を有する電流源の例を示す回路図
【図10】同実施形態に好適な電流源の構成を示す回路図
【図11】本発明の第3の実施形態に係る可変利得増幅器の構成を示す回路図
【図12】本発明の実施形態に係る可変利得増幅器を適用可能な無線送受信回路の例を示すブロック図
【符号の説明】
11…主制御信号変換器
12…主利得制御増幅器
13…温度補償用制御信号変換器
14…温度補償用利得制御増幅器
15…温度補償回路
21…制御信号変換器
22…利得制御増幅器
31…制御信号変換器
32…利得制御増幅器
Claims (11)
- CMOSトランジスタを用いて構成され、第1の入力信号を増幅して第1の出力信号を出力する可変利得増幅器において、
前記第1の入力信号を増幅して第2の出力信号を出力する主利得制御増幅器と、
第1の利得制御信号を該第1の利得制御信号に対して前記主利得制御増幅器の利得を指数関数的に変化させる第2の利得制御信号に変換する主制御信号変換器と、
前記第2の出力信号を増幅して前記第1の出力信号を出力する温度補償用可変利得増幅器と、
温度に比例した第3の利得制御信号を該第3の利得制御信号に対して前記温度補償用利得制御増幅器の利得を指数関数的に変化させる第4の利得制御信号に変換する温度補償用制御信号変換器と
を具備するCMOSトランジスタを用いた可変利得増幅器。 - CMOSトランジスタを用いて構成され、第1の入力信号を増幅して第1の出力信号を出力する可変利得増幅器において、
前記第1の入力信号を増幅して第2の出力信号を出力する温度補償用利得制御増幅器と、
温度に比例した第1の利得制御信号を該第1の利得制御信号に対して前記温度補償用利得制御増幅器の利得を指数関数的に変化させる第2の利得制御信号に変換する温度補償用制御信号変換器と、
前記第2の出力信号を増幅して前記第1の出力信号を出力する主可変利得増幅器と、
第3の利得制御信号を該第3の利得制御信号に対して前記主利得制御増幅器の利得を指数関数的に変化させる第4の利得制御信号に変換する主制御信号変換器と
を具備するCMOSトランジスタを用いた可変利得増幅器。 - 前記主利得制御増幅器及び温度補償用利得制御増幅器は、
第1の差動対トランジスタを含み、該第1の差動対トランジスタのゲート端子間に前記第1の入力信号または第2の出力信号を受けて該第1の差動対トランジスタのドレイン端子から差動入力信号電流を出力する相互コンダクタンス増幅器と、
前記第1の差動対トランジスタの各々のドレイン端子に各々の共通ソース端子が接続され、各々のゲート端子間に前記第2または第4の利得制御信号を受ける第2及び第3の差動対トランジスタを含み、前記相互コンダクタンス増幅器からの差動入力信号電流を該第2または第4の利得制御信号に応じて分流した差動出力電流を出力する分流回路とをそれぞれ有し、
前記主制御信号変換器及び温度補償用制御信号変換器は、
ゲート端子間から前記第2または第4の利得制御信号を出力する第4の差動対トランジスタと、
前記第4の差動対MOSトランジスタの一方のトランジスタに流れる電流との比が前記第1または第3の利得制御信号の指数関数で表されるバイアス電流を該第4の差動対トランジスタの共通ソース端子に供給するバイアス電流供給回路とをそれぞれ有する請求項1記載の可変利得増幅器。 - 前記主利得制御増幅器及び温度補償用利得制御増幅器は、前記差動出力電流を電流−電圧変換して前記第2の出力信号または第1の出力信号を得る電圧−電流変換素子をさらに有する請求項3記載の可変利得増幅器。
- 前記温度補償用利得制御増幅器及び主利得制御増幅器は、
第1の差動対トランジスタを含み、該第1の差動対トランジスタのゲート端子間に前記第1の入力信号または第2の出力信号を受けて該第1の差動対トランジスタのドレイン端子から差動入力信号電流を出力する相互コンダクタンス増幅器と、
前記第1の差動対トランジスタの各々のドレイン端子に各々の共通ソース端子が接続され、各々のゲート端子間に前記第2または第4の利得制御信号を受ける第2及び第3の差動対トランジスタを含み、前記相互コンダクタンス増幅器からの差動入力信号電流を該第2または第4の利得制御信号に応じて分流した差動出力電流を出力する分流回路とをそれぞれ有し、
前記温度補償用制御信号変換器及び主制御信号変換器は、
ゲート端子間から前記第2または第4の利得制御信号を出力する第4の差動対トランジスタと、
前記第4の差動対MOSトランジスタの一方のトランジスタに流れる電流との比が前記第1または第3の利得制御信号の指数関数で表されるバイアス電流を該第4の差動対トランジスタの共通ソース端子に供給するバイアス電流供給回路とをそれぞれ有する請求項2記載の可変利得増幅器。 - 前記温度補償用利得制御増幅器及び主利得制御増幅器は、前記差動出力電流を電流−電圧変換して前記第2の出力信号または第1の出力信号を得る電圧−電流変換素子をさらに有する請求項5記載の可変利得増幅器。
- CMOSトランジスタを用いて構成される可変利得増幅器において、
第1の入力信号を増幅して第1の出力信号を出力する利得制御増幅器と、
第1の利得制御信号を該第1の利得制御信号に対して前記第1の利得制御増幅器の利得を指数関数的に変化させる第2の利得制御信号に変換する制御信号変換器とを備え、
前記利得制御増幅器は、
第1の差動対トランジスタを含み、該第1の差動対トランジスタのゲート端子間に前記第1の入力信号を受けて該第1の差動対トランジスタのドレイン端子から差動入力信号電流を出力する相互コンダクタンス増幅器と、
前記第1の差動対トランジスタの共通ソース端子に移動度に比例した第1のバイアス電流を供給する第1のバイアス電流供給回路と、
前記第1の差動対トランジスタの各々のドレイン端子に各々の共通ソース端子が接続され、各々のゲート端子間に前記第2の利得制御信号を受ける第2及び第3の差動対トランジスタを含み、前記相互コンダクタンス増幅器からの差動入力信号電流を該第2の利得制御信号に応じて分流した差動出力電流を出力する分流回路と、
前記第1の差動対トランジスタの各々のドレイン端子と前記第2及び第3の差動対トランジスタの各々の共通ソース端子との二つの接続点に接続され、移動度に比例した電流と一定電流との差の電流値を有する第1及び第2の電流源とを有する可変利得増幅器。 - CMOSトランジスタを用いて構成される可変利得増幅器において、
第1の入力信号を増幅して第1の出力信号を出力する利得制御増幅器と、
第1の利得制御信号を該第1の利得制御信号に対して前記第1の利得制御増幅器の利得を指数関数的に変化させる第2の利得制御信号に変換する制御信号変換器とを備え、
前記利得制御増幅器は、
第1の差動対トランジスタを含み、該第1の差動対トランジスタのゲート端子間に前記第1の入力信号を受けて該第1の差動対トランジスタのドレイン端子から差動入力信号電流を出力する相互コンダクタンス増幅器と、
前記第1の差動対トランジスタの共通ソース端子に移動度に比例した第1のバイアス電流を供給する第1のバイアス電流供給回路と、
前記第1の差動対トランジスタの各々のドレイン端子に各々の共通ソース端子が接続され、各々のゲート端子間に前記第2の利得制御信号を受ける第2及び第3の差動対トランジスタを含み、前記相互コンダクタンス増幅器からの差動入力信号電流を該第2の利得制御信号に応じて分流した差動出力電流を出力する分流回路と、
前記第1の差動対トランジスタの各々のドレイン端子と前記第2及び第3の差動対トランジスタの各々の共通ソース端子との第1及び第2の接続点に接続され、該移動度に比例した電流から一定電流を差し引いた電流を該第1及び第2の接続点に供給する第1及び第2の電流源と、
前記第1及び第2の接続点から、一定電流から移動度に比例した電流を減じた電流を引き出す第3及び第4の電流源とを有する可変利得増幅器。 - 前記制御信号変換器は、
ゲート端子間から前記第2の利得制御信号を出力する第4の差動対トランジスタと、
前記第4の差動対MOSトランジスタの一方のトランジスタに流れる電流との比が前記第1の利得制御信号の指数関数で表される第2のバイアス電流を該第4の差動対トランジスタの共通ソース端子に供給する第2のバイアス電流供給回路とを有する請求項7または8記載の可変利得増幅器。 - CMOSトランジスタを用いて構成される可変利得増幅器において、
第1の入力信号を増幅して第1の出力信号を出力する利得制御増幅器と、
第1の利得制御信号を該第1の利得制御信号に対して前記第1の利得制御増幅器の利得を指数関数的に変化させる第2の利得制御信号に変換する制御信号変換器とを備え、
前記利得制御増幅器は、
第1の差動対トランジスタを含み、該第1の差動対トランジスタのゲート端子間に前記第1の入力信号を受けて該第1の差動対トランジスタのドレイン端子から差動入力信号電流を出力する相互コンダクタンス増幅器と、
前記第1の差動対トランジスタの共通ソース端子に移動度に比例した第1のバイアス電流を供給する第1のバイアス電流供給回路と、
前記第1の差動対トランジスタの各々のドレイン端子に各々の共通ソース端子が接続され、各々のゲート端子間に前記第2の利得制御信号を受ける第2及び第3の差動対トランジスタを含み、前記相互コンダクタンス増幅器からの差動入力信号電流を該第2の利得制御信号に応じて分流した差動出力電流を出力する分流回路とを有し、
前記制御信号変換器は、
ゲート端子間から前記第2の利得制御信号を出力する第4の差動対トランジスタと、
前記第4の差動対MOSトランジスタの共通ソース端子に、移動度に比例しかつ前記第4の差動対MOSトランジスタの一方のトランジスタに流れる電流との比が前記第1の利得制御信号の指数関数で表される第2のバイアス電流を供給する第2のバイアス電流供給回路とを有する可変利得増幅器。 - 前記利得制御増幅器は、前記差動出力電流を電流−電圧変換して前記第1の出力信号を得る電圧−電流変換素子をさらに有する請求項8または10記載の可変利得増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002112337A JP3798724B2 (ja) | 2002-04-15 | 2002-04-15 | 可変利得増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002112337A JP3798724B2 (ja) | 2002-04-15 | 2002-04-15 | 可変利得増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003309440A JP2003309440A (ja) | 2003-10-31 |
JP3798724B2 true JP3798724B2 (ja) | 2006-07-19 |
Family
ID=29394871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002112337A Expired - Fee Related JP3798724B2 (ja) | 2002-04-15 | 2002-04-15 | 可変利得増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3798724B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005124181A (ja) * | 2003-09-26 | 2005-05-12 | Tdk Corp | 制御電圧生成回路、可変利得回路及び電流増幅回路 |
KR100732068B1 (ko) | 2006-06-30 | 2007-06-27 | (주)에프씨아이 | 지수적인 선형성을 갖는 가변 이득 증폭기 |
US7902923B2 (en) * | 2009-03-19 | 2011-03-08 | Qualcomm, Incorporated | Common-gate common-source amplifier |
-
2002
- 2002-04-15 JP JP2002112337A patent/JP3798724B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003309440A (ja) | 2003-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7065334B1 (en) | Variable gain amplifier device | |
US7633342B2 (en) | RF variable gain amplifier | |
JP3469486B2 (ja) | 可変利得回路 | |
US7657247B1 (en) | Mixer constant linear range biasing apparatus and method | |
US6844782B2 (en) | Temperature compensation circuit and a variable gain amplification circuit | |
US7317351B2 (en) | Low noise amplifier | |
KR100398754B1 (ko) | 가변이득회로 | |
US6388502B2 (en) | Semiconductor integrated circuit | |
US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
US7493097B2 (en) | High dynamic range compact mixer output stage for a wireless receiver | |
JP3798724B2 (ja) | 可変利得増幅器 | |
JP3592980B2 (ja) | 送信回路及び無線送信装置 | |
US6940339B2 (en) | Mobility proportion current generator, and bias generator and amplifier using the same | |
US7593701B2 (en) | Low noise CMOS transmitter circuit with high range of gain | |
US6388529B2 (en) | Grounded emitter amplifier and a radio communication device using the same | |
JP3822503B2 (ja) | 可変利得増幅器及びこれを用いた直交変調器 | |
JP2004128739A (ja) | 可変利得回路及びこれを用いた無線通信装置 | |
JP3993555B2 (ja) | 周波数変換機能を有する電子回路装置及びこれを用いた無線通信装置 | |
JP3906188B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
JP2003224430A (ja) | 移動度比例電流発生器とこれを用いたバイアス発生器及び増幅器 | |
JPH10261926A (ja) | 可変抵抗器とそれを用いた利得制御増幅回路及びミクサ回路 | |
JPH10242770A (ja) | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 | |
JPH1168485A (ja) | 周波数変換装置および通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |