JP3795047B2 - Resin-sealed semiconductor device - Google Patents

Resin-sealed semiconductor device Download PDF

Info

Publication number
JP3795047B2
JP3795047B2 JP2004035240A JP2004035240A JP3795047B2 JP 3795047 B2 JP3795047 B2 JP 3795047B2 JP 2004035240 A JP2004035240 A JP 2004035240A JP 2004035240 A JP2004035240 A JP 2004035240A JP 3795047 B2 JP3795047 B2 JP 3795047B2
Authority
JP
Japan
Prior art keywords
resin
sealing
die pad
semiconductor chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004035240A
Other languages
Japanese (ja)
Other versions
JP2004146853A (en
Inventor
匡紀 南尾
邦和 竹村
雄一郎 山田
史人 伊藤
隆広 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004035240A priority Critical patent/JP3795047B2/en
Publication of JP2004146853A publication Critical patent/JP2004146853A/en
Application granted granted Critical
Publication of JP3795047B2 publication Critical patent/JP3795047B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体チップ及びリードフレームを封止樹脂により封止してなる樹脂封止型半導体装置に係り、特に、パワー素子からの発熱を放散するためにダイパッド下面を露出させたものの改良に関する。   The present invention relates to a resin-encapsulated semiconductor device in which a semiconductor chip and a lead frame are encapsulated with an encapsulating resin, and more particularly, to an improvement in an exposed underside of a die pad in order to dissipate heat generated from a power element.

近年、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求され、それにともなって、半導体チップ及びリードフレームを封止樹脂により封止した樹脂封止型半導体装置などの半導体部品の小型、薄型化が進んでいる。このような目的を達成する樹脂封止型半導体装置の１種として、パッケージの側方に突出していたアウターリードをなくし、下面側に母基板との電気的接続を行なうための外部電極を設けたいわゆるＱＦＮ（Ｑuad Ｆlatpack Ｎon-leaded package ）型のパッケージが知られている。   In recent years, in order to cope with the downsizing of electronic devices, it has been required to mount semiconductor components mounted on electronic devices with high density, and accordingly, a resin in which a semiconductor chip and a lead frame are sealed with a sealing resin. Semiconductor components such as sealed semiconductor devices are becoming smaller and thinner. As one type of resin-encapsulated semiconductor device that achieves such an object, the outer leads that protruded to the side of the package are eliminated, and external electrodes for electrical connection with the mother board are provided on the lower surface side. A so-called QFN (Quad Flatpack Non-leaded package) type package is known.

ここで、特に、半導体チップ内にパワー素子を内蔵する場合には、放熱性を考慮しながら小型化や薄型化を図る必要がある。そこで、従来より、パワー素子用のＱＦＮ（以下、パワーＱＦＮ）として、半導体チップを搭載したダイパッドの下面は封止樹脂で覆わずに露出させた下面露出型構造が採用されている。以下、従来のパワー素子用のＱＦＮの構造及び製造方法について説明する。   Here, in particular, when a power element is built in a semiconductor chip, it is necessary to reduce the size and thickness while considering heat dissipation. Therefore, conventionally, as a QFN for power elements (hereinafter referred to as power QFN), a bottom exposed type structure in which a bottom surface of a die pad on which a semiconductor chip is mounted is exposed without being covered with a sealing resin is employed. Hereinafter, the structure and manufacturing method of a conventional QFN for power elements will be described.

図１７（ａ）は従来のパワーＱＦＮの斜視図であり、図１７（ｂ）は図１７（ａ）のXVIIb−XVIIb線における断面図であり、図１７（ｃ）は従来のパワーＱＦＮの裏面図である。   17A is a perspective view of a conventional power QFN, FIG. 17B is a cross-sectional view taken along line XVIIb-XVIIb of FIG. 17A, and FIG. 17C is a back surface of the conventional power QFN. FIG.

図１７（ａ）〜（ｃ）に示すように、従来のパワーＱＦＮは、信号用リード１０１と、ダイパッド１０２と、そのダイパッド１０２を支持する吊りリード１０３とよりなるリードフレームを備えている。そして、ダイパッド１０２上に、パワー素子を内蔵する半導体チップ１０４が接着剤１０８により接合されており、半導体チップ１０４の電極パッド（図示せず）と信号用リード１０１とは、金属細線１０５により電気的に接続されている。そして、ダイパッド１０２の下面を除く部分と、半導体チップ１０４と、信号用リード１０１と、吊りリード１０３と、金属細線１０５とは封止樹脂１０６により封止されている。この構造では、信号用リード１０１の裏面側には封止樹脂１０６は存在せず、信号用リード１０１の裏面側は露出されており、この露出面を含む信号用リード１０１の下部が外部電極１０１ａとなっている。   As shown in FIGS. 17A to 17C, the conventional power QFN includes a lead frame including a signal lead 101, a die pad 102, and a suspension lead 103 that supports the die pad 102. A semiconductor chip 104 incorporating a power element is bonded to the die pad 102 by an adhesive 108, and an electrode pad (not shown) of the semiconductor chip 104 and the signal lead 101 are electrically connected by a metal thin wire 105. It is connected to the. The portion excluding the lower surface of the die pad 102, the semiconductor chip 104, the signal lead 101, the suspension lead 103, and the fine metal wire 105 are sealed with a sealing resin 106. In this structure, the sealing resin 106 does not exist on the back side of the signal lead 101, and the back side of the signal lead 101 is exposed, and the lower part of the signal lead 101 including the exposed surface is the external electrode 101a. It has become.

そして、ダイパッド１０２の下面１０２ａは封止樹脂１０６に覆われずに露出して放熱板として機能しており、おり、このダイパッド１０２を母基板の放熱部に接触させることにより、消費電力の高いパワー素子から出る熱量を外部に放出させて、パッケージ内の温度上昇を抑制するようにしている。   The lower surface 102a of the die pad 102 is exposed without being covered with the sealing resin 106 and functions as a heat radiating plate. By bringing the die pad 102 into contact with the heat radiating portion of the mother board, high power consumption is achieved. The amount of heat emitted from the element is released to the outside to suppress the temperature rise in the package.

また、従来においては、プリント基板等の実装基板上にパワーＱＦＮを実装する場合、信号用リード１０１の下部である外部電極１０１ａと実装基板の電極との接合において必要な封止樹脂１０６裏面からのスタンドオフ高さを確保するために、外部電極１０１ａ上に半田からなるボール電極を設け、ボール電極によりスタンドオフ高さを確保して、実装基板上に実装していた。   Conventionally, when the power QFN is mounted on a mounting board such as a printed circuit board, the sealing resin 106 required from the back surface of the mounting resin 106 is bonded to the external electrode 101a under the signal lead 101 and the mounting board electrode. In order to ensure the standoff height, a ball electrode made of solder is provided on the external electrode 101a, and the standoff height is secured by the ball electrode and mounted on the mounting substrate.

このようなパワーＱＦＮは、例えば以下のような工程により形成される。まず、信号用リード１０１、ダイパッド１０２，吊りリード１０３などを有するリードフレームを用意する。なお、このリードフレームには、樹脂封止の際、封止樹脂の流出を止めるためのダムバーが設けられていることが多い。次に、用意したリードフレームのダイパッド１０２の上に半導体チップ１０４を接着剤１０８により接合する。この工程は、いわゆるダイボンド工程である。そして、ダイパッド１０２上に接合された半導体チップ１０４と信号用リード１０１とを金属細線１０５により電気的に接続する。この工程は、いわゆるワイヤーボンド工程である。金属細線１０５には、アルミニウム細線、金（Ａｕ）線などが適宜用いられる。   Such power QFN is formed by the following processes, for example. First, a lead frame having a signal lead 101, a die pad 102, a suspension lead 103, and the like is prepared. In many cases, the lead frame is provided with a dam bar for stopping the outflow of the sealing resin when the resin is sealed. Next, the semiconductor chip 104 is bonded to the prepared lead frame die pad 102 with an adhesive 108. This process is a so-called die bonding process. Then, the semiconductor chip 104 bonded on the die pad 102 and the signal lead 101 are electrically connected by the thin metal wire 105. This process is a so-called wire bonding process. As the metal thin wire 105, an aluminum thin wire, a gold (Au) wire, or the like is appropriately used.

次に、ダイパッド１０２，半導体チップ１０４の下面を除く部分，信号用リード１０１，吊りリード１０３及び金属細線１０５を、エポキシからなる封止樹脂１０６により封止する。この場合、半導体チップ１０４が接合されたリードフレームが封止金型内に収納されて、トランスファーモールドされるが、特に、信号用リード１０１の裏面が封止金型の上金型又は下金型に接触した状態で、樹脂封止が行なわれる。最後に、樹脂封止後に封止樹脂１０６から外方に突出している信号用リード１０１の先端部を切断する。この切断工程により、切断後の信号用リード１０１の先端面と封止樹脂１０６の側面とがほぼ同じ面上にあるようになる。つまり、従来外部端子として機能していたアウターリードのない構造であり、信号用リード１０１の下部で封止樹脂に覆われずに露出している外部電極１０１ａの下方に半田からなるボール電極が外部端子として形成される。また、半田ボールのかわりに半田メッキ層を形成する場合もあった。   Next, the die pad 102, the portion excluding the lower surface of the semiconductor chip 104, the signal lead 101, the suspension lead 103, and the fine metal wire 105 are sealed with a sealing resin 106 made of epoxy. In this case, the lead frame to which the semiconductor chip 104 is bonded is accommodated in the sealing mold and transfer molded. In particular, the back surface of the signal lead 101 is the upper mold or the lower mold of the sealing mold. Resin sealing is performed in a state of being in contact with. Finally, the tip of the signal lead 101 protruding outward from the sealing resin 106 after resin sealing is cut. By this cutting step, the distal end surface of the signal lead 101 after cutting and the side surface of the sealing resin 106 are substantially on the same surface. That is, it has a structure without an outer lead that has conventionally functioned as an external terminal, and a ball electrode made of solder is externally provided below the external electrode 101a exposed below the signal lead 101 without being covered with the sealing resin. Formed as a terminal. In some cases, a solder plating layer is formed instead of the solder balls.

さらに、下記特許文献１，２に開示されている構造の樹脂封止型半導体装置も、従来より公知である。
特開平１０−１２７９３号公報（要約書） 特開平０３−１４９８６号公報（要約書） Furthermore, a resin-encapsulated semiconductor device having a structure disclosed in Patent Documents 1 and 2 below is also conventionally known.
Japanese Patent Laid-Open No. 10-12793 (abstract) Japanese Patent Laid-Open No. 03-14986 (abstract)

しかしながら、上記図１７（ａ）〜（ｃ）に示す従来のパワーＱＦＮにおいては、以下のような問題があった。半導体装置の裏面において、外部電極１０１ａの下面と封止樹脂１０６との面がほぼ同じ面上にあるので、封止樹脂１０６からのスタンドオフ高さが得られない。そのために、半田等からなるボール電極を設けて、実装基板上に実装しなければならず、効率的な実装を行なうことができないという不具合があった。   However, the conventional power QFN shown in FIGS. 17A to 17C has the following problems. On the back surface of the semiconductor device, the bottom surface of the external electrode 101a and the surface of the sealing resin 106 are substantially on the same surface, so that the standoff height from the sealing resin 106 cannot be obtained. For this reason, a ball electrode made of solder or the like must be provided and mounted on a mounting substrate, and there is a problem that efficient mounting cannot be performed.

また、従来の樹脂封止型半導体装置の製造方法の樹脂封止工程においては、半導体チップが接合されたリードフレームを封止金型内に収納し、下金型の面に信号用リードを押圧して密着させて、樹脂封止しているが、それでも封止樹脂が信号用リードの裏面側にまわり込んで、外部電極の表面に樹脂バリ（樹脂のはみ出し分）が発生するという不具合もあった。   Also, in the resin sealing process of the conventional method for manufacturing a resin-sealed semiconductor device, the lead frame to which the semiconductor chip is bonded is housed in the sealing mold, and the signal lead is pressed against the surface of the lower mold. However, there is also a problem in that the sealing resin wraps around the back side of the signal lead and a resin burr (resin protrusion) occurs on the surface of the external electrode. It was.

そこで、例えば樹脂封止工程において、封止テープを外枠や信号用リードの下面と封止金型の金型面との間に介在させ、封止テープに信号用リードの下端部を食い込ませた状態で樹脂封止を行なうことにより、信号用リードの下端部を封止樹脂の下方に突出されるような工夫も行なわれている。その場合、主として外枠及び外枠に隣接する信号用リードに加わる型締め力によって外枠が変形すると、その変形が吊りリードを経てダイパッドにまで及び、ダイパッドの変形や位置の変動などをきたすことがある。この不具合を回避するためには、吊りリードをなくすことも考えられるが、ダイパッドを確実に支持できないと信頼性を損なうおそれがある。   Therefore, for example, in a resin sealing process, a sealing tape is interposed between the outer frame or the lower surface of the signal lead and the mold surface of the sealing mold, and the lower end of the signal lead is bitten into the sealing tape. By performing the resin sealing in the state where it is in a state of being devised, there has been devised such that the lower end portion of the signal lead protrudes below the sealing resin. In that case, when the outer frame is deformed mainly by the clamping force applied to the outer frame and the signal lead adjacent to the outer frame, the deformation extends to the die pad through the suspension lead, and the die pad may be deformed or its position may be changed. There is. In order to avoid this problem, it may be possible to eliminate the suspension leads, but if the die pad cannot be reliably supported, the reliability may be impaired.

上述のような諸点を考慮すると、吊りリードの一部に曲げ部を設けて他の部分よりも高くなった立ち上がり部を形成することにより変形吸収機能（バネ的な機能）を持たせ、これによりリードフレームの外枠に加わる型締め力に起因するダイパッドの変形などの不具合を回避することが好ましい。   Considering the above points, a bending absorption part is provided in a part of the suspension lead to form a rising part that is higher than the other part, thereby providing a deformation absorbing function (spring-like function). It is preferable to avoid problems such as deformation of the die pad due to clamping force applied to the outer frame of the lead frame.

しかるに、吊りリードに立ち上がり部を設けて変形吸収機能を持たせた場合、小サイズの半導体チップに対してはともかく、大サイズの半導体チップを搭載しようとすると半導体チップと信号用リードの立ち上がり部とが干渉する，つまりチップサイズに対する適応性に乏しいという不具合があった。   However, when the suspension lead is provided with a rising portion so as to have a deformation absorbing function, the rising portion of the semiconductor chip and the signal lead is not suitable for mounting a large size semiconductor chip. Interfered, that is, the adaptability to the chip size was poor.

本発明の目的は、半導体チップのサイズの広い範囲に亘って適応しうる樹脂封止型半導体装置を提供することにある。   An object of the present invention is to provide a resin-encapsulated semiconductor device that can be applied over a wide range of semiconductor chip sizes.

本発明の樹脂封止型半導体装置は、半導体チップと、上記半導体チップを支持するダイパッドと、上記半導体チップを上記ダイパッド上に接着する接着部材と、上記ダイパッドを支持するための複数の吊りリードと、上記ダイパッドに向かって延びている複数の信号用リードと、上記半導体チップと上記信号用リードとを互いに電気的に接続する接続部材と、上記半導体チップ，ダイパッド，接着部材，接続部材，吊りリード及び信号用リードを封止する封止樹脂とを備えた樹脂封止型半導体装置であって、上記信号用リードの一部は上記封止樹脂の下面よりも下方に突出して外部端子として機能しており、上記各吊りリードには、他の部分よりも高くなった立ち上がり部が形成されており、上記半導体チップは、上記吊りリードの立ち上がり部によって支持されている。   The resin-encapsulated semiconductor device of the present invention includes a semiconductor chip, a die pad that supports the semiconductor chip, an adhesive member that adheres the semiconductor chip onto the die pad, and a plurality of suspension leads that support the die pad. A plurality of signal leads extending toward the die pad, a connection member for electrically connecting the semiconductor chip and the signal lead to each other, the semiconductor chip, the die pad, an adhesive member, a connection member, and a suspension lead And a sealing resin for sealing the signal lead, wherein a part of the signal lead protrudes downward from the lower surface of the sealing resin and functions as an external terminal. Each of the suspension leads is formed with a rising portion that is higher than the other portions, and the semiconductor chip has the rising of the suspension lead. It is supported by parts.

これにより、吊りリードに立ち上がり部が設けられているので、吊りリードが変形吸収機能を有しており、このリードフレームを用い、信号用リードの下部を封止樹脂から突出させるために封止テープを用いて樹脂封止を行なう際に、リードフレームの外枠に加わる型締め力に起因する吊りリードの変形によってダイパッドの位置の変化や変形が生じるのを防止することができる。さらに、ダイパッドの中央部がその周辺部からアップセットされているので、半導体チップのサイズが大きい場合にも半導体チップと吊りリードとの干渉を招くことがない。つまり、リードフレームに搭載可能な半導体チップのサイズの選択性を向上させることができる。また、ダイパッドの中央部だけに半導体チップが搭載されるので、ダイパッドの周辺部と半導体チップとの間にも封止樹脂が存在する結果、半導体チップが封止樹脂によって確実に保持され、耐湿性の高い樹脂封止型半導体装置の形成が可能になる。   Thereby, since the rising part is provided in the suspension lead, the suspension lead has a deformation absorbing function, and the sealing tape is used to project the lower part of the signal lead from the sealing resin using this lead frame. When resin sealing is performed using, it is possible to prevent changes in the position of the die pad and deformation due to deformation of the suspension leads caused by the clamping force applied to the outer frame of the lead frame. Furthermore, since the central portion of the die pad is upset from the peripheral portion, interference between the semiconductor chip and the suspension lead is not caused even when the size of the semiconductor chip is large. That is, the selectivity of the size of the semiconductor chip that can be mounted on the lead frame can be improved. In addition, since the semiconductor chip is mounted only in the center portion of the die pad, the sealing resin is also present between the peripheral portion of the die pad and the semiconductor chip. As a result, the semiconductor chip is securely held by the sealing resin, and is moisture resistant. It is possible to form a resin-encapsulated semiconductor device having a high height.

上記ダイパッドの周辺部の下面には閉ループの溝が形成されていることにより、周辺部の下面に封止樹脂のまわり込みのない樹脂封止型半導体装置を得ることができる。   By forming a closed loop groove on the lower surface of the peripheral portion of the die pad, a resin-encapsulated semiconductor device in which the sealing resin does not wrap around the lower surface of the peripheral portion can be obtained.

本発明の樹脂封止型半導体装置によると、信号用リードの一部を封止樹脂の下面よりも下方に突出して外部端子として機能させ、吊りリードに他の部分よりも高くなった立ち上がり部を設けるとともに、半導体チップを吊りリードの立ち上がり部によって支持する構造としたので、耐湿性の向上と吊りリードによる半導体チップの支持の安定性の向上とを図ることができる。   According to the resin-encapsulated semiconductor device of the present invention, a part of the signal lead protrudes downward from the lower surface of the encapsulating resin so as to function as an external terminal, and the suspended lead has a rising part that is higher than the other part. In addition, since the semiconductor chip is supported by the rising portion of the suspension lead, the moisture resistance can be improved and the stability of the support of the semiconductor chip by the suspension lead can be improved.

（第１の実施形態）
以下の実施形態においては、樹脂封止型半導体装置としてパワー素子を内蔵するパワーＱＦＮに本発明を適用した場合の構造を例にとって説明する。 (First embodiment)
In the following embodiments, a structure in the case where the present invention is applied to a power QFN incorporating a power element as a resin-encapsulated semiconductor device will be described as an example.

−パワーＱＦＮの構造−
図１（ａ）は、本発明の第１の実施形態に係るパワーＱＦＮの構造を拡大して示す断面図であって、図１（ｂ）に示すIa−Ia線における断面図である。また、図１（ｂ）は、本実施形態のパワーＱＦＮの平面図である。ただし、図１（a）においては、構造の理解を容易にするために断面の縦方向における寸法拡大率を横方向における寸法拡大率よりも高くしている。また、図１（ｂ）においては封止樹脂６を透明体として扱っている。 -Power QFN structure-
FIG. 1A is an enlarged sectional view showing the structure of the power QFN according to the first embodiment of the present invention, and is a sectional view taken along line Ia-Ia shown in FIG. FIG. 1B is a plan view of the power QFN of the present embodiment. However, in FIG. 1A, in order to facilitate understanding of the structure, the dimensional enlargement ratio in the vertical direction of the cross section is set higher than the dimensional enlargement ratio in the horizontal direction. In FIG. 1B, the sealing resin 6 is handled as a transparent body.

図２は、本実施形態のパワーＱＦＮの裏面図であって、図２においては封止樹脂を不透明体として扱っている。   FIG. 2 is a back view of the power QFN of the present embodiment, and in FIG. 2, the sealing resin is treated as an opaque body.

図１（ａ），（ｂ）及び図２に示すように、本実施形態のパワーＱＦＮは、リードフレームから分離された以下の部材を備えている。すなわち、電源や接地を含む電気信号を伝えるための信号用リード１と、半導体チップ４を搭載するためのダイパッド２と、そのダイパッド２を支持するための吊りリード３とが設けられている。   As shown in FIGS. 1A, 1B, and 2, the power QFN of this embodiment includes the following members separated from the lead frame. That is, a signal lead 1 for transmitting an electric signal including a power source and a ground, a die pad 2 for mounting the semiconductor chip 4, and a suspension lead 3 for supporting the die pad 2 are provided.

ここで、本実施形態の特徴は、ダイパッド２において円形の半切断部１１により中央部２ａが周辺部２ｂよりもアップセットされていることと、吊りリード３には２カ所の曲げ部１３，１４が設けられていて吊りリード３が変形吸収機能を付与されていることである。そして、ダイパッド２の中央部２ａの上に半導体チップ４がＤＢ（ダイボンド）ペースト７により接合されており、半導体チップ４の電極パッド（図示せず）と信号用リード１とは、金属細線５によって互いに電気的に接続されている。   Here, the feature of this embodiment is that the central portion 2a is upset from the peripheral portion 2b by the circular half-cut portion 11 in the die pad 2, and two bent portions 13, 14 are provided on the suspension lead 3. The suspension lead 3 is provided with a deformation absorbing function. The semiconductor chip 4 is bonded to the central portion 2 a of the die pad 2 by a DB (die bond) paste 7, and the electrode pad (not shown) of the semiconductor chip 4 and the signal lead 1 are connected by a thin metal wire 5. They are electrically connected to each other.

円形の半切断部１１は、ダイパッド２を構成している金属板に対して、プレスによる打ち抜き加工を途中で停止し、円形に打ち抜く手前の半切断状態で円形部分が金属板に接続されている部分である。この半切断部１１は、その突出した方向への押圧力により円形の半切断部分が破断する構造を有する。   The circular half-cutting portion 11 stops the punching process by pressing with respect to the metal plate constituting the die pad 2, and the circular portion is connected to the metal plate in a half-cut state before punching into a circle. Part. The half-cut portion 11 has a structure in which a circular half-cut portion is broken by a pressing force in the protruding direction.

なお、ダイパッド２の半切断部１１の代わりにハーフエッチにより中央部２ａを周辺部からアップセットさせることも可能である。   It is also possible to upset the central portion 2a from the peripheral portion by half-etching instead of the half-cut portion 11 of the die pad 2.

そして、信号用リード１，ダイパッド２，吊りリード３，半導体チップ４及び金属細線５は、封止樹脂６内に封止されている。ただし、信号用リード１の下部と吊りリード３の外方側端部の下部とは封止樹脂６の下面よりも下方に突出している。この信号用リード１の下部が、母基板との電気的接続を行なうための外部電極９（外部端子）として機能している。また、外部電極９の下面には、樹脂封止工程における封止樹脂のはみ出し部分（樹脂バリ）が存在していない。このような樹脂バリの存在しないかつ下方に突出した外部電極９の構造は、後述する製造方法によって容易に実現できる。   The signal lead 1, the die pad 2, the suspension lead 3, the semiconductor chip 4, and the fine metal wire 5 are sealed in a sealing resin 6. However, the lower portion of the signal lead 1 and the lower portion of the outer end portion of the suspension lead 3 protrude below the lower surface of the sealing resin 6. The lower part of the signal lead 1 functions as an external electrode 9 (external terminal) for electrical connection with the mother board. Further, the protruding portion (resin burr) of the sealing resin in the resin sealing step does not exist on the lower surface of the external electrode 9. Such a structure of the external electrode 9 which does not have a resin burr and protrudes downward can be easily realized by a manufacturing method described later.

一方、ダイパッド２の周辺部２ｂの下面は、封止樹脂６の下面とほぼ共通の平面内にあって、封止樹脂６に覆われることなく露出している。その結果、ダイパッド２の周辺部２ｂの下面は、信号用リード１や吊りリード３の外方側端部の下面よりも上方に位置しており、吊りリード３は外方に向かうほど高さ位置が低くなるように傾斜している。また、ダイパッド２の周辺部２ｂの下面において、１コーナー部のみが１番ピン表示のために面取りされたほぼ正方形の平面形状を有する細溝１２が形成されている。   On the other hand, the lower surface of the peripheral portion 2 b of the die pad 2 is in a plane substantially common to the lower surface of the sealing resin 6 and is exposed without being covered with the sealing resin 6. As a result, the lower surface of the peripheral portion 2b of the die pad 2 is located above the lower surfaces of the outer ends of the signal leads 1 and the suspension leads 3, and the suspension leads 3 are positioned higher toward the outside. Inclined to be lower. Further, on the lower surface of the peripheral portion 2b of the die pad 2, a narrow groove 12 having a substantially square planar shape in which only one corner portion is chamfered for displaying the first pin is formed.

以下、本実施形態のパワーＱＦＮの構造による機能，作用効果について説明する。   Hereinafter, functions and effects of the structure of the power QFN of this embodiment will be described.

まず、信号用リード１の側方にはアウターリードが存在せず、信号用リード１の下部が外部電極９となっているので、半導体チップのサイズを維持しつつパワーＱＦＮの小型化を図ることができる。しかも、外部電極９の下面には樹脂バリが存在していないので、実装基板側の電極との接合の信頼性が向上する。また、外部電極９が封止樹脂６の下面よりも突出して形成されているため、実装基板に樹脂封止型半導体装置を実装する際の外部電極と実装基板の電極との接合において、外部電極９のスタンドオフ高さが予め確保されていることになる。したがって、外部電極９をそのまま外部端子として用いることができ、従来のように、実装基板への実装のために外部電極９に半田ボールを付設する必要はなく、製造工数、製造コスト的に有利となる。なお、後述するように、細溝１２が設けられていることにより、樹脂バリの形成防止効果がより顕著になる。   First, since there is no outer lead on the side of the signal lead 1 and the lower part of the signal lead 1 is the external electrode 9, the power QFN can be reduced while maintaining the size of the semiconductor chip. Can do. In addition, since there is no resin burr on the lower surface of the external electrode 9, the reliability of bonding with the electrode on the mounting substrate side is improved. In addition, since the external electrode 9 is formed so as to protrude from the lower surface of the sealing resin 6, the external electrode is used for bonding the external electrode and the electrode of the mounting substrate when mounting the resin-encapsulated semiconductor device on the mounting substrate. The standoff height of 9 is secured in advance. Therefore, the external electrode 9 can be used as an external terminal as it is, and it is not necessary to attach a solder ball to the external electrode 9 for mounting on a mounting substrate as in the prior art, which is advantageous in terms of manufacturing man-hours and manufacturing costs. Become. As will be described later, the provision of the narrow groove 12 makes the effect of preventing the formation of resin burrs more remarkable.

そして、吊りリード３の中間部分（立ち上がり部）が２カ所の曲げ部１３，１４によって上方に持ち上げられた断面形状を有しているので、吊りリード３が変形吸収機能を有しており、信号用リード１の下部つまり外部電極９を封止樹脂６から突出させるために封止テープを用いて樹脂封止を行なう際に、リードフレームの外枠に加わる型締め力に起因する吊りリード３の変形によってダイパッド２の位置の変化や変形が生じるのを防止することができる。   Since the intermediate portion (rising portion) of the suspension lead 3 has a cross-sectional shape lifted upward by the two bent portions 13 and 14, the suspension lead 3 has a deformation absorbing function, and the signal Of the suspension lead 3 caused by the clamping force applied to the outer frame of the lead frame when resin sealing is performed using a sealing tape to project the lower part of the lead 1, that is, the external electrode 9 from the sealing resin 6. It is possible to prevent the change or deformation of the position of the die pad 2 due to the deformation.

さらに、ダイパッド２の中央部２ａが半切断部１１によって上方に持ち上げられているので、半導体チップ４が吊りリード３の曲げ部１３よりも外方にはみ出るほど半導体チップ４のサイズが大きい場合にも、中央部２ａの上に搭載される半導体チップ４の下面を吊りリード３の最上面よりも上方に位置させることが可能になり、半導体チップ４と吊りリード３の立ち上がり部との干渉を招くことはない。言い換えると、吊りリード３の一部に立ち上がり部を設けて変形吸収機能を持たせつつ、半導体チップ４のサイズの選択性を向上させることができる。   Further, since the central portion 2 a of the die pad 2 is lifted upward by the half-cut portion 11, even when the size of the semiconductor chip 4 is so large that the semiconductor chip 4 protrudes outward from the bent portion 13 of the suspension lead 3. The lower surface of the semiconductor chip 4 mounted on the central portion 2 a can be positioned above the uppermost surface of the suspension lead 3, which causes interference between the semiconductor chip 4 and the rising portion of the suspension lead 3. There is no. In other words, it is possible to improve the selectivity of the size of the semiconductor chip 4 while providing a rising portion at a part of the suspension lead 3 to provide a deformation absorbing function.

また、その結果、半導体チップ４の下面全体がダイパッド２に接しているのではなく、ダイパッド２の中央部２ａのみと接していることになり、耐湿性が向上する。その理由について、以下に説明する。図１７（ａ）〜（ｃ）に示す従来の構造の場合には、半導体チップのサイズが小さいものでは、半導体チップとダイパッドとの間がいわゆるベタ付け状態になっていたので、ダイパッド２と封止樹脂６との間から湿気や水分が侵入すると半導体チップとダイパッドとの密着性が悪くなったり、クラックが生じるなどの耐湿性の悪化を招くおそれがあった。それに対し、本実施形態のごとく、半導体チップ４とダイパッド２とがダイパッド２の中央部２ａでのみ接している場合には、半導体チップ４のサイズがダイパッド２と同程度に小さい場合にも、ダイパッド２の周辺部２ｂと半導体チップ４との間にも封止樹脂６が存在する。その結果、小サイズの半導体チップ４であっても封止樹脂６によって確実に保持されることになり、湿気や水分が裏面側から侵入することを防止できるため、パッケージにクラックが発生することはない。   As a result, the entire lower surface of the semiconductor chip 4 is not in contact with the die pad 2, but is in contact with only the central portion 2a of the die pad 2, thereby improving the moisture resistance. The reason will be described below. In the case of the conventional structure shown in FIGS. 17A to 17C, when the size of the semiconductor chip is small, the space between the semiconductor chip and the die pad is in a so-called solid state. If moisture or moisture enters between the stop resin 6, the adhesion between the semiconductor chip and the die pad may be deteriorated, or the moisture resistance may be deteriorated such as cracking. On the other hand, when the semiconductor chip 4 and the die pad 2 are in contact only at the central portion 2a of the die pad 2 as in the present embodiment, the die pad can be used even when the size of the semiconductor chip 4 is as small as the die pad 2. 2 is also present between the peripheral portion 2 b of the semiconductor chip 2 and the semiconductor chip 4. As a result, even the small-sized semiconductor chip 4 is securely held by the sealing resin 6, and it is possible to prevent moisture and moisture from entering from the back side. Absent.

なお、図１（ａ）に示す状態では、半導体チップ４と吊りリード３の一部とが接触しているように見えるが、半導体チップ４と吊りリード３とは接触していてもよいし接触していなくてもよい。また、ダイパッド２のアップセット時における中央部２ａの上面が吊りリード３の最上面の上面よりも上方に位置するように形成しておいてもよいし、ダイパッド２のアップセット時における中央部２ａの上面は吊りリード３の最上面の上面よりも下方に位置しているがＤＢペースト７の厚みを見込むと半導体チップ４の下面が吊りリード３の最上面よりも上方に位置するようにしてもよい。半導体チップ４と吊りリード３の一部とが接触している場合には、半導体チップ４を支持する安定性が向上するという利点がある。   In the state shown in FIG. 1A, the semiconductor chip 4 and a part of the suspension lead 3 seem to be in contact with each other, but the semiconductor chip 4 and the suspension lead 3 may be in contact with each other. You don't have to. Further, the upper surface of the central portion 2a when the die pad 2 is up-set may be formed so as to be positioned above the upper surface of the uppermost surface of the suspension lead 3, or the central portion 2a when the die pad 2 is up-set. The upper surface of the semiconductor chip 4 is positioned below the upper surface of the uppermost surface of the suspension lead 3. However, considering the thickness of the DB paste 7, the lower surface of the semiconductor chip 4 may be positioned above the uppermost surface of the suspension lead 3. Good. When the semiconductor chip 4 and a part of the suspension lead 3 are in contact, there is an advantage that the stability for supporting the semiconductor chip 4 is improved.

また、図１（ａ）に示すように、本実施形態のパワーＱＦＮによると、半導体チップ４が信号用リード１の上方で信号用リード１とオーバーラップしていても、半導体チップ４と信号用リード１とは干渉しないので、信号用リード１の内方側の長さを充分大きくして、信号用リード１と封止樹脂６との密着性を高めることができる利点もある。   As shown in FIG. 1A, according to the power QFN of this embodiment, even if the semiconductor chip 4 overlaps the signal lead 1 above the signal lead 1, the semiconductor chip 4 and the signal chip Since there is no interference with the lead 1, there is also an advantage that the inner length of the signal lead 1 can be made sufficiently large to improve the adhesion between the signal lead 1 and the sealing resin 6.

−製造方法の説明−
次に、本実施形態のパワーＱＦＮの製造方法について、図面を参照しながら説明する。図３〜図８は、本実施形態におけるパワーＱＦＮの製造工程を示す断面図である。 -Description of manufacturing method-
Next, a method for manufacturing the power QFN of this embodiment will be described with reference to the drawings. 3-8 is sectional drawing which shows the manufacturing process of power QFN in this embodiment.

まず、図３（ａ）に示す工程で、銅合金板をエッチングによりパターニングして、半導体チップを搭載するための開口部２２が多数設けられたリードフレーム２０を形成する。図３（ａ）には、見やすくするために１つの開口部のみを示すものとする。このリードフレーム２０には、外枠２１から開口２２の内方に向かって延びる信号用リード１と、半導体チップを搭載するためのダイパッド２と、ダイパッド２と外枠２１とを接続してダイパッド２を支持するための吊りリード３とが設けられている。このリードフレーム２０には、樹脂封止の際、封止樹脂の流出を止めるタイバーが設けられていない。   First, in the step shown in FIG. 3A, the copper alloy plate is patterned by etching to form a lead frame 20 provided with a large number of openings 22 for mounting a semiconductor chip. In FIG. 3A, only one opening is shown for easy viewing. The lead frame 20 is connected to a die lead 2 by connecting a signal lead 1 extending from the outer frame 21 toward the inside of the opening 22, a die pad 2 for mounting a semiconductor chip, and the die pad 2 and the outer frame 21. And a suspension lead 3 for supporting the The lead frame 20 is not provided with a tie bar that stops the sealing resin from flowing out during resin sealing.

なお、この状態で、リードフレーム２０にニッケル（Ｎｉ），パラジウム（Ｐｄ），金（Ａｕ）などの金属メッキ層を形成してもよいし、次の図３（ｂ）に示す工程の後に金属メッキ層を形成してもよい。   In this state, a metal plating layer of nickel (Ni), palladium (Pd), gold (Au) or the like may be formed on the lead frame 20, or after the step shown in FIG. A plating layer may be formed.

次に、図３（ｂ）に示す工程で、プレス加工を行なって、リードフレーム２０のダイパッド２を中央部２ａと周辺部２ｂとに区分けする半切断部１１を形成する。図４（ａ），（ｂ）は、このプレス加工の手順を示す断面図である。まず、円形の開口部を有するダイ３１と、この開口部にほぼ一致する円形の平面形状を有するポンチ３２とからなる打ち抜き用プレス型を準備する。そして、図４（ａ）に示すように、リードフレーム２０のダイパッド２をポンチ３２の上に載置して、上方からダイ３１をダイパッド２の上面に当接させる。次に、図４（ｂ）に示すように、ダイ３１を下降させる。このとき、ダイ３１とポンチ３２とがダイパッド２にその両面から食い込むが、剪断部分の厚みａと、未剪断部分の厚みｂとがほぼ同じ値になる程度になったときに、ダイ３１の下降が停止するように、予めダイ３１の下降量を設定しておく。つまり、打ち抜き用プレス型を用いながら、ダイパッド２の中央部２ａを打ち抜くのではなく、半切断状態で残しておくのである。これにより、周辺部２ｂからアップセットされた中央部２ａが形成される。   Next, in the step shown in FIG. 3B, press working is performed to form the semi-cut portion 11 that divides the die pad 2 of the lead frame 20 into a central portion 2a and a peripheral portion 2b. 4 (a) and 4 (b) are cross-sectional views showing the procedure of this press working. First, a punching die comprising a die 31 having a circular opening and a punch 32 having a circular planar shape substantially coinciding with the opening is prepared. Then, as shown in FIG. 4A, the die pad 2 of the lead frame 20 is placed on the punch 32, and the die 31 is brought into contact with the upper surface of the die pad 2 from above. Next, as shown in FIG. 4B, the die 31 is lowered. At this time, the die 31 and the punch 32 bite into the die pad 2 from both sides, but when the thickness a of the sheared portion and the thickness b of the unsheared portion become substantially the same value, the die 31 descends. Is set in advance so as to stop. That is, the center part 2a of the die pad 2 is not punched out while using a punching press die, but is left in a semi-cut state. Thereby, the center part 2a up-set from the peripheral part 2b is formed.

なお、この半切断加工を行なうことにより、一般的な曲げ加工に比較して、ダイパッド２の各部に歪みを生ぜしめることなく広い範囲であるダイパッド２の中央部２ａをアップセットさせることができる利点がある。   In addition, by performing this half-cutting process, it is possible to upset the center part 2a of the die pad 2 which is a wide range without causing distortion in each part of the die pad 2 as compared with a general bending process. There is.

次に、吊りリード３の曲げ部１３，１４を形成するためのプレス加工と、ダイパッドの周辺部２ｂの下面の細溝１２を形成するためのプレス加工を、順次又は同時に行なう。   Next, press processing for forming the bent portions 13 and 14 of the suspension lead 3 and press processing for forming the narrow grooves 12 on the lower surface of the peripheral portion 2b of the die pad are performed sequentially or simultaneously.

以下の図５〜図８においては、図１（ｂ）に示すIa−Ia線断面に相当する断面の構造の変化を示している。また、各図において縦方向における拡大率を横方向における拡大率よりも大きくしている。   5 to 8 below show changes in the structure of the cross section corresponding to the cross section taken along the line Ia-Ia shown in FIG. In each figure, the enlargement ratio in the vertical direction is larger than the enlargement ratio in the horizontal direction.

図５に示す工程で、用意したリードフレームのダイパッド２の中央部２ａの上に半導体チップ４を載置して、エポキシ樹脂をバインダーとする銀ペーストからなるＤＢペースト７により両者を互いに接合する。この工程は、いわゆるダイボンド工程である。   In the step shown in FIG. 5, the semiconductor chip 4 is placed on the central portion 2a of the die pad 2 of the prepared lead frame, and the two are joined together by a DB paste 7 made of a silver paste using an epoxy resin as a binder. This process is a so-called die bonding process.

次に、図６に示す工程で、半導体チップ４の電極パッド（図示せず）と信号用リード１とを金属細線５により電気的に接続する。この工程は、いわゆるワイヤーボンド工程である。金属細線５としては、アルミニウム細線、金（Ａｕ）線などを適宜選択して用いることができる。また、半導体チップ４と信号用リード１との電気的な接続は、金属細線５でなくバンプなどにより行なってもよい。   Next, in the step shown in FIG. 6, the electrode pads (not shown) of the semiconductor chip 4 and the signal leads 1 are electrically connected by the fine metal wires 5. This process is a so-called wire bonding process. As the metal thin wire 5, an aluminum thin wire, a gold (Au) wire, or the like can be appropriately selected and used. Further, the electrical connection between the semiconductor chip 4 and the signal lead 1 may be performed by a bump or the like instead of the metal thin wire 5.

次に、図７に示す工程で、半導体チップ１５が接合され、封止テープ１５が貼り付けられたリードフレーム２０を封止金型に取り付けた状態で、リードフレーム２０と信号用リード１の裏面側との間に封止テープ１５を介在させる。このとき、後述するように封止テープ１５は、ロールによって供給される。また、本実施形態においては、リードフレームは図７に示す状態とは上下を逆にして封止金型にセットされるが、図７に示す状態でセットされてもよい。図７に示す状態では、まだ型締め力が作用していない。   Next, in the process shown in FIG. 7, the back surface of the lead frame 20 and the signal lead 1 with the semiconductor chip 15 bonded and the lead frame 20 to which the sealing tape 15 is attached attached to the sealing mold. A sealing tape 15 is interposed between the two sides. At this time, as will be described later, the sealing tape 15 is supplied by a roll. In the present embodiment, the lead frame is set in the sealing mold upside down from the state shown in FIG. 7, but may be set in the state shown in FIG. In the state shown in FIG. 7, the clamping force is not yet applied.

この封止テープ１５は、樹脂封止工程において信号用リード１の裏面側に封止樹脂がまわり込まないようにするマスク的な役割を果たさせるためのものであり、この封止テープ１５の存在によって、信号用リード１の裏面に樹脂バリが形成されるのを防止することができる。この封止テープ１５は、ポリエチレンテレフタレート，ポリイミド，ポリカーボネートなどを主成分とする樹脂をベースとしたテープであり、樹脂封止後は容易に剥がすことができ、また樹脂封止時における高温環境に耐性があるものであればよい。ここでは、ポリエチレンテレフタレートを主成分としたテープを用い、厚みは５０［μｍ］とした。   The sealing tape 15 serves to serve as a mask for preventing the sealing resin from entering the back side of the signal lead 1 in the resin sealing process. The presence of the resin burrs can be prevented from being formed on the back surface of the signal lead 1. This sealing tape 15 is a tape based on a resin mainly composed of polyethylene terephthalate, polyimide, polycarbonate, etc., and can be easily peeled off after resin sealing, and is resistant to a high temperature environment during resin sealing. If there is something. Here, a tape mainly composed of polyethylene terephthalate was used, and the thickness was 50 [μm].

なお、ここでは、この封止テープ１５は、リードフレーム２０の外枠２１，信号用リード１，吊りリード３の立ち上がり部を除く部分，ダイパッド２の周辺部２ｂの各下面に密着している。   Here, the sealing tape 15 is in close contact with the lower surface of the outer frame 21 of the lead frame 20, the signal leads 1, the portions other than the rising portions of the suspension leads 3, and the peripheral portion 2 b of the die pad 2.

次に、図８に示す工程で、封止金型内にエポキシ樹脂からなる封止樹脂６を流し込んで樹脂封止を行う。この際、信号用リード１の裏面側に封止樹脂６がまわり込まないように、金型の型締め力をリードフレーム２０の外枠及び封止テープ１５に加えた状態で樹脂封止する。つまり、外枠に隣接している信号用リード１の裏面側の封止テープ１５面を金型面側に押圧して樹脂封止を行う。従って、ダイパッド２には直接型締め力が加わらないので、ダイパッド２は上方に持ち上がった状態になり、吊りリード３は外方に向かうほど高さ位置が低くなるように傾斜する。   Next, in the step shown in FIG. 8, the sealing resin 6 made of an epoxy resin is poured into the sealing mold to perform resin sealing. At this time, the resin is sealed in a state where the mold clamping force is applied to the outer frame of the lead frame 20 and the sealing tape 15 so that the sealing resin 6 does not enter the back surface side of the signal lead 1. That is, resin sealing is performed by pressing the surface of the sealing tape 15 on the back side of the signal lead 1 adjacent to the outer frame toward the mold surface. Therefore, no direct clamping force is applied to the die pad 2, so that the die pad 2 is lifted upward, and the suspension lead 3 is inclined so that the height position becomes lower as it goes outward.

最後に、信号用リード１の裏面に貼付した封止テープ１５をピールオフにより除去すると、封止樹脂６の裏面より突出した外部電極９が形成されている。そして、信号用リード１の先端部を、信号用リード１の先端面と封止樹脂６の側面とがほぼ同一面になるように切り離すことにより、、図１（ａ）に示すようなパワーＱＦＮが完成される。   Finally, when the sealing tape 15 affixed to the back surface of the signal lead 1 is removed by peel-off, the external electrode 9 protruding from the back surface of the sealing resin 6 is formed. Then, the power QFN as shown in FIG. 1A is obtained by separating the front end portion of the signal lead 1 so that the front end surface of the signal lead 1 and the side surface of the sealing resin 6 are substantially flush with each other. Is completed.

本実施形態の製造方法によると、樹脂封止工程の前に予め信号用リード１の裏面と封止金型との間に封止テープ１５を介在させているので、封止樹脂６が信号用リード１の下面にまわり込むことがなく、外部電極となる信号用リード１の裏面には樹脂バリの発生はない。したがって、信号用リードの下面を露出させる従来の樹脂封止型半導体装置の製造方法のごとく、信号用リード上に形成された樹脂バリをウォータージェットなどによって除去する必要はない。すなわち、この樹脂バリを除去するための面倒な工程の削除によって、樹脂封止型半導体装置（パワーＱＦＮ）の量産工程における工程の簡略化が可能となる。また、従来、ウォータージェットなどによる樹脂バリ除去工程において生じるおそれのあったリードフレームのニッケル（Ｎｉ），パラジウム（Ｐｄ），金（Ａｕ）などの金属メッキ層の剥がれは解消できる。そのため、樹脂封止工程前における各金属層のプリメッキが可能となる。   According to the manufacturing method of this embodiment, since the sealing tape 15 is interposed between the back surface of the signal lead 1 and the sealing mold in advance before the resin sealing step, the sealing resin 6 is used for the signal. The resin burr does not occur on the back surface of the signal lead 1 which is an external electrode without going around the lower surface of the lead 1. Therefore, unlike the conventional method for manufacturing a resin-encapsulated semiconductor device in which the lower surface of the signal lead is exposed, it is not necessary to remove the resin burr formed on the signal lead with a water jet or the like. That is, by deleting the troublesome process for removing the resin burrs, the process in the mass production process of the resin-encapsulated semiconductor device (power QFN) can be simplified. Further, peeling of the metal plating layer such as nickel (Ni), palladium (Pd), gold (Au), etc. of the lead frame, which could possibly occur in the process of removing resin burrs by water jet or the like, can be eliminated. Therefore, pre-plating of each metal layer before a resin sealing process is attained.

加えて、以上の製造方法によって形成された外部電極９は、封止樹脂６の下面から下方に突出しているので、従来のように半田ボールを付設することなく、外部電極９をそのまま外部端子として用いることができる。   In addition, since the external electrode 9 formed by the above manufacturing method protrudes downward from the lower surface of the sealing resin 6, the external electrode 9 can be used as it is as an external terminal without attaching a solder ball as in the prior art. Can be used.

なお、図８に示すように、樹脂封止工程においては、溶融している封止樹脂６の熱によって封止テープ１５が軟化するとともに熱収縮するので、信号用リード１が封止テープ１５に大きく食い込み、信号用リード１の裏面と封止樹脂６の裏面との間には段差が形成される。したがって、信号用リード１の裏面は封止樹脂６の裏面から突出した構造となり、信号用リード１の下部である外部電極９のスタンドオフ高さを確保できる。そのため、この突出した外部電極９をそのまま外部端子として用いることができることになる。   As shown in FIG. 8, in the resin sealing step, the sealing tape 15 is softened and thermally contracted by the heat of the molten sealing resin 6, so that the signal lead 1 is attached to the sealing tape 15. A large difference is formed between the back surface of the signal lead 1 and the back surface of the sealing resin 6. Therefore, the back surface of the signal lead 1 has a structure protruding from the back surface of the sealing resin 6, and the standoff height of the external electrode 9 which is the lower portion of the signal lead 1 can be secured. Therefore, the protruding external electrode 9 can be used as it is as an external terminal.

また、信号用リード１の裏面と封止樹脂６の裏面との間の段差の大きさは、封止工程前に貼付した封止テープ１５の厚みによりコントロールすることができる。本発明では、５０［μｍ］の封止テープ１５を用いているので、段差の大きさつまり外部電極９の突出量は、一般的にはその半分程度であり最大５０［μｍ］である。すなわち、封止テープ１５が信号用リード１の裏面よりも上方に入り込む量が封止テープ１５の厚さ分で定まることから、外部電極９の突出量を封止テープ１５の厚みによりセルフコントロールでき、製造の容易化を図ることができる。この外部電極９の突出量を管理するためには、量産工程で封止テープ１５の厚みを管理するだけでよく、別工程を設ける必要がないので、本発明の製造方法は、工程管理のコスト上きわめて有利な方法である。なお、介在させる封止テープ１５については、所望とする段差の大きさに合わせて、材質の硬度、厚み、および熱による軟化性を決定することができる。   The size of the step between the back surface of the signal lead 1 and the back surface of the sealing resin 6 can be controlled by the thickness of the sealing tape 15 applied before the sealing process. In the present invention, since the sealing tape 15 of 50 [μm] is used, the size of the step, that is, the protruding amount of the external electrode 9 is generally about half of that, and the maximum is 50 [μm]. That is, since the amount of the sealing tape 15 entering above the back surface of the signal lead 1 is determined by the thickness of the sealing tape 15, the protruding amount of the external electrode 9 can be controlled by the thickness of the sealing tape 15. The manufacturing can be facilitated. In order to manage the protrusion amount of the external electrode 9, it is only necessary to manage the thickness of the sealing tape 15 in the mass production process, and it is not necessary to provide a separate process. This is a very advantageous method. In addition, about the sealing tape 15 to interpose, according to the magnitude | size of the desired level | step difference, the hardness of material, thickness, and the softening property by a heat | fever can be determined.

また、ダイパッド２の周辺部２ｂの下面に細溝１２が設けられているので、樹脂封止の際に溶融した封止樹脂６の注入圧力によってダイパッドの周辺部２ｂが下方に押圧され、封止テープ１５がこの細溝１２の縁部にかみ込まれることにより、封止樹脂６のまわり込みがより効果的に阻止される。   Further, since the narrow groove 12 is provided on the lower surface of the peripheral portion 2b of the die pad 2, the peripheral portion 2b of the die pad is pressed downward by the injection pressure of the sealing resin 6 melted at the time of resin sealing. When the tape 15 is bitten into the edge of the narrow groove 12, the sealing resin 6 is more effectively prevented from entering.

−樹脂封止工程の詳細−
次に、本実施形態における樹脂封止工程の詳細について説明する。 -Details of the resin sealing process-
Next, details of the resin sealing step in the present embodiment will be described.

図９（ａ）は、本実施形態において用いた封止用金型（下金型）の平面図であり、図９（ｂ）は図９（ａ）の中央線における樹脂封止の状態を示す断面図である。また、図１０（ａ）〜（ｃ）は、本実施形態における封止テープの供給装置を付設した樹脂封止装置および樹脂封止の手順を概略的に説明するための斜視図である。図１１は、樹脂封止時における封止金型内の状態を示す断面図である。   FIG. 9A is a plan view of the sealing mold (lower mold) used in this embodiment, and FIG. 9B shows the state of resin sealing at the center line of FIG. 9A. It is sectional drawing shown. FIGS. 10A to 10C are perspective views for schematically explaining a resin sealing device provided with a sealing tape supply device and a resin sealing procedure in this embodiment. FIG. 11 is a cross-sectional view showing a state in the sealing mold during resin sealing.

図９（ａ），（ｂ）に示すように、本実施形態で用いた封止金型５１は、上金型５１ａと下金型１５ｂとからなっている。そして、上金型５１ａには、４カ所の真空引き穴５３及び各真空引き穴５３間を連通させるための真空引き溝５２が設けられている。また、図１０（ａ）に示すように、封止金型５１の下金型５１ｂには、２つの半導体製品成型部６０（リードフレーム２０に登載される半導体チップ４の数に対応した数のダイキャビティが形成されている部分）と、各半導体製品成型部６０に封止樹脂を供給するための封止樹脂流通路６１とが設けられている。   As shown in FIGS. 9A and 9B, the sealing mold 51 used in this embodiment includes an upper mold 51a and a lower mold 15b. The upper mold 51a is provided with four vacuuming holes 53 and vacuuming grooves 52 for communicating the vacuuming holes 53 with each other. As shown in FIG. 10A, the lower mold 51b of the sealing mold 51 has two semiconductor product molding portions 60 (the number corresponding to the number of semiconductor chips 4 mounted on the lead frame 20). A portion where a die cavity is formed) and a sealing resin flow passage 61 for supplying the sealing resin to each semiconductor product molding portion 60 are provided.

図９（ａ），（ｂ）には、見やすくするために１つのダイキャビティにおける構造やセット状態しか示されていないが、他のダイキャビティにおいてもこれと同じ構造やセット状態となっている。まず、１つのダイキャビティ内における樹脂封止の状態について、図９（ｂ）を参照しながら説明する。   In FIGS. 9A and 9B, only the structure and set state of one die cavity are shown for the sake of clarity, but the same structure and set state are shown in other die cavities. First, the state of resin sealing in one die cavity will be described with reference to FIG.

まず、下金型５１ｂの各ダイキャビティー内に各半導体チップ４が収納されるように、リードフレーム２０を下金型５１ｂ上にセットする。このとき、上金型５１ａの下面と封止テープ１５の上面とが互いに接触した状態となる。そして、上金型５１ａを押圧するとともに、真空引き装置（図示せず）により、上金型５１ａに形成された４ケ所の真空引き穴５３を介して封止テープ１５を封止金型内で４方向に真空引きし、均一に延ばした状態を維持する。この状態で樹脂封止工程を行なうことにより、樹脂封止時の熱収縮による封止テープ１５のシワ発生を防止することができる。その結果、樹脂封止型半導体装置の樹脂の裏面が平坦に形成される。   First, the lead frame 20 is set on the lower mold 51b so that each semiconductor chip 4 is accommodated in each die cavity of the lower mold 51b. At this time, the lower surface of the upper mold 51a and the upper surface of the sealing tape 15 are in contact with each other. And while pressing the upper metal mold | die 51a, the sealing tape 15 is put in the sealing metal mold | die through the four vacuum vacuum holes 53 formed in the upper metal mold | die 51a with a vacuum drawing apparatus (not shown). A vacuum is drawn in four directions to maintain a uniform extended state. By performing the resin sealing step in this state, it is possible to prevent wrinkling of the sealing tape 15 due to thermal shrinkage during resin sealing. As a result, the resin back surface of the resin-encapsulated semiconductor device is formed flat.

以下、上述の封止テープのシワがなくなるメカニズムについて、さらに詳細に説明する。樹脂封止の際、封止テープ１５が熱収縮を起こし、縮まろうとする作用に対して、真空引き穴５３から真空引きを行なうことで、封止テープ１５が各真空引き穴５３の方向に引っ張られる。このように、封止テープ１５に延張状態を与えることにより、封止テープ１５の収縮が抑制されて、シワの発生が防止される。したがって、形成された樹脂封止型半導体装置の裏面において、封止テープ１５と接していた封止樹脂６の面が平坦になっている。   Hereinafter, the mechanism for eliminating the wrinkles of the sealing tape will be described in more detail. When the resin is sealed, the sealing tape 15 is contracted by heat, and the vacuum is pulled from the vacuum hole 53 in response to the action of trying to shrink, so that the sealing tape 15 is pulled in the direction of each vacuum hole 53. It is done. Thus, by giving the sealing tape 15 an extended state, the shrinkage of the sealing tape 15 is suppressed, and the generation of wrinkles is prevented. Therefore, the surface of the sealing resin 6 in contact with the sealing tape 15 is flat on the back surface of the formed resin-encapsulated semiconductor device.

上金型５１ａの真空引き穴５３につながる真空引き溝５２は、封止テープ１５の伸び率を考慮して、その深さや幅が形成されていることが望ましい。   It is desirable that the vacuum pulling groove 52 connected to the vacuum pulling hole 53 of the upper mold 51 a has a depth and a width in consideration of the elongation rate of the sealing tape 15.

ただし、真空引き溝を設けずに、各真空引き穴から個別に封止テープを引っ張ることによっても、封止テープのシワの発生を防止する効果を発揮することができる。   However, the effect of preventing wrinkling of the sealing tape can also be exerted by pulling the sealing tape individually from each vacuuming hole without providing the vacuuming groove.

なお、真空引き溝の形状や数は図９（ａ）に示す形状や数に限定されるものではない。例えば、真空引き溝を複数列設けることも可能である。   Note that the shape and number of the vacuuming grooves are not limited to the shape and number shown in FIG. For example, it is possible to provide a plurality of vacuum evacuation grooves.

また、図９（ｂ）に示す構造に加えて、上金型５１ａの上面のうち信号用リード１の上方に位置する領域に、彫り込み部を設けて、樹脂封止の際、封止テープ１５の一部をその彫り込み部に逃げ込ませることにより、各信号用リード１間に形成されやすい深い溝を浅く抑制するようにしてもよい。   Further, in addition to the structure shown in FIG. 9B, an engraved portion is provided in a region located above the signal lead 1 on the upper surface of the upper mold 51a, and the sealing tape 15 is used for resin sealing. A deep groove that is likely to be formed between the signal leads 1 may be suppressed shallowly by allowing a part of the groove to escape into the engraved portion.

また、封止テープ１５のしわを防止する方法としては、真空引き溝を設ける方法に限定されるものではなく、互いに係合する凹部と凸部とを上金型，下金型にそれぞれ形成しておいて、上金型と下金型との間に型締め力を加えたときに凹部と凸部とが係合することによって封止テープに張力を与えることも可能である。さらに、封止金型にクランパを設け、クランパによって封止テープに張力を与えることも可能である。   Further, the method for preventing wrinkles of the sealing tape 15 is not limited to the method of providing a vacuum pulling groove, and a concave portion and a convex portion that are engaged with each other are formed in the upper die and the lower die, respectively. In addition, when a clamping force is applied between the upper mold and the lower mold, it is possible to apply tension to the sealing tape by engaging the concave and convex portions. Furthermore, a clamper can be provided in the sealing mold, and tension can be applied to the sealing tape by the clamper.

次に、封止テープ１５の供給方法と、全体的な樹脂封止の手順とについて、図１０（ａ），（ｂ）及び図１１を参照しながら説明する。   Next, a method for supplying the sealing tape 15 and the overall resin sealing procedure will be described with reference to FIGS. 10 (a), 10 (b) and FIG.

図１０（ａ）に示すように、本実施形態の樹脂封止装置には、巻き出しロール５６ａと巻き取りロール５６ｂとの間で一定の張力を加えながら、連続的に封止テープ１５２の巻き出しと巻き取りとを行なうことが可能に構成された封止テープ供給装置が付設されている。   As shown in FIG. 10A, the resin sealing device of this embodiment continuously winds the sealing tape 152 while applying a constant tension between the unwinding roll 56a and the winding roll 56b. The sealing tape supply apparatus comprised so that taking out and winding-up can be performed is attached.

そして、図１０（ｂ）に示すように、多数の半導体チップを搭載したリードフレーム２０が下金型５１ｂにセットされると、樹脂タブレット６２が下金型５１ｂの封止樹脂供給部に投入される。   Then, as shown in FIG. 10B, when the lead frame 20 on which a large number of semiconductor chips are mounted is set in the lower mold 51b, the resin tablet 62 is put into the sealing resin supply part of the lower mold 51b. The

次に、図１１に示すように、封止金型５１の上金型５１ａと下金型５１ｂとが型締めされ、ピストン５８により下方から溶融した封止樹脂が各半導体製品成型部６０に供給されて、各ダイキャビティ毎に樹脂封止型半導体装置５５（パワーＱＦＮ）が射出成形される。そして、射出成形が終了すると、下金型５１ｂが開く。   Next, as shown in FIG. 11, the upper mold 51 a and the lower mold 51 b of the sealing mold 51 are clamped, and the sealing resin melted from below by the piston 58 is supplied to each semiconductor product molding section 60. Then, the resin-encapsulated semiconductor device 55 (power QFN) is injection-molded for each die cavity. When the injection molding is completed, the lower mold 51b is opened.

この時、下金型５１ｂが開くと同時に、図１０（ｃ）に示す樹脂カル６３と樹脂封止型半導体装置５５から封止テープ１５が引き離される。また、封止テープ１５のうち、この樹脂封止工程で使用された部分は巻き取りロールー５６ｂに巻き取られ、次の樹脂封止工程で使用する部分は巻き出しロール５６ａから供給される。その間に、樹脂カル６３と樹脂封止型半導体装置５５とは、下金型５１ｂから取り出される。   At this time, simultaneously with the opening of the lower mold 51b, the sealing tape 15 is pulled away from the resin cal 63 and the resin-encapsulated semiconductor device 55 shown in FIG. Moreover, the part used by this resin sealing process among the sealing tape 15 is wound up by the winding roll 56b, and the part used at the next resin sealing process is supplied from the unwinding roll 56a. Meanwhile, the resin cal 63 and the resin-encapsulated semiconductor device 55 are taken out from the lower mold 51b.

本実施形態によると、巻き出しロール５６ａと巻き取りロール５６ｂとの間で、連続的に封止テープ１５を供給することにより、封止テープを用いた樹脂封止工程を迅速に行なうことができ、生産効率の向上を図ることができる。また、巻き出しロール５６ａと巻き取りロール５６ｂとに回転力を加えることによっても、封止テープ１５に適正な張力を与えることができ、樹脂封止工程における封止テープ１５のシワの発生をより効果的に抑制することができる。   According to this embodiment, by continuously supplying the sealing tape 15 between the unwinding roll 56a and the winding roll 56b, the resin sealing process using the sealing tape can be performed quickly. The production efficiency can be improved. Further, by applying a rotational force to the unwinding roll 56a and the take-up roll 56b, an appropriate tension can be applied to the sealing tape 15, and the generation of wrinkles of the sealing tape 15 in the resin sealing process can be further increased. It can be effectively suppressed.

なお、本実施形態においては、リードフレーム２０を金型に装着した状態で、封止テープ１５を封止金型に供給してリードフレーム２０上に密着させるようにしたが、このようなロール供給法ではなく、樹脂封止工程前に予め封止テープ１５をリードフレームの信号用リード１の下面に貼付してもよい。   In the present embodiment, the sealing tape 15 is supplied to the sealing die in a state where the lead frame 20 is mounted on the die and is brought into close contact with the lead frame 20. Instead of the method, the sealing tape 15 may be previously attached to the lower surface of the signal lead 1 of the lead frame before the resin sealing step.

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。上述の第１の実施形態においては、図２に示すように、ダイパッド２の中央部（チップ支持部）をアップセットした構造において中央部２ａの下方には封止樹脂６が存在しておらずに単に凹部となっていたが、本実施形態においては、ダイパッドの中央部（チップ支持部）の下方をも封止樹脂で埋めるようにする。 (Second Embodiment)
Next, a second embodiment of the present invention will be described. In the first embodiment described above, as shown in FIG. 2, in the structure in which the center portion (chip support portion) of the die pad 2 is upset, the sealing resin 6 does not exist below the center portion 2a. However, in this embodiment, the lower part of the center part (chip support part) of the die pad is also filled with the sealing resin.

図１２（ａ），（ｂ）は、本実施形態のパワーＱＦＮを形成するためのリードフレームの平面図及び樹脂封止後におけるパワーＱＦＮの裏面図である。   12A and 12B are a plan view of a lead frame for forming the power QFN of this embodiment and a back view of the power QFN after resin sealing.

図１２（ａ）に示すように、ダイパッド２の周辺部２ｂを除く部分は、アップセットされた正方形の中央部２ａと、中央部２ａと周辺部２ｂとを互いに連結する４本の連結部２ｃと、打ち抜かれた打ち抜き部２ｄとに区分けされる。そして、連結部２ｃの２カ所に曲げ部３５，３６を形成することによって、中央部２ａを周辺部２ｂからアップセットさせている。   As shown in FIG. 12A, the portion excluding the peripheral portion 2b of the die pad 2 includes an upset square central portion 2a and four connecting portions 2c that connect the central portion 2a and the peripheral portion 2b to each other. And the punched-out portion 2d. And the center part 2a is upset from the peripheral part 2b by forming the bending parts 35 and 36 in two places of the connection part 2c.

ただし、連結部２ｃの１カ所において上記第１の実施形態と同様の半切断加工を行なうことにより中央部２ａをアップセットしてもかまわない。   However, the central portion 2a may be upset by performing the same semi-cutting process as in the first embodiment at one place of the connecting portion 2c.

また、上記第１の実施形態においてはダイパッド２の周辺部２ｂの下面には１本の細溝１２しか形成していないが、本実施形態においては、周辺部２ｂの下面上で閉ループを描く複数の細溝１２ａ，１２ｂが設けられている。これは、ダイパッド２の周辺部２ｂの外方側だけでなく内方側からも封止樹脂がまわり込むおそれがあるためである。   Further, in the first embodiment, only one narrow groove 12 is formed on the lower surface of the peripheral portion 2b of the die pad 2, but in the present embodiment, a plurality of closed loops are drawn on the lower surface of the peripheral portion 2b. Narrow grooves 12a and 12b are provided. This is because the sealing resin may circulate not only from the outer side of the peripheral portion 2b of the die pad 2 but also from the inner side.

本実施形態における製造工程の説明は省略するが、ダイパッド上に半導体チップの登載するためにダイボンド工程，金属細線を張るためのワイヤボンド工程だけでなく、樹脂封止工程における封止テープをリードフレームと封止金型との間に介在させるための方法や、封止テープのしわをなくすためのロールによる封止テープの供給など、基本的には上述の第１の実施形態における製造工程をほぼそのまま適用することができる。   Although description of the manufacturing process in this embodiment is omitted, not only a die bonding process for mounting a semiconductor chip on a die pad, a wire bonding process for forming a thin metal wire, but also a sealing tape in a resin sealing process is used as a lead frame. The manufacturing process in the first embodiment is basically almost the same as the method for interposing between the sealing mold and the sealing mold and the supply of the sealing tape by a roll for eliminating wrinkles of the sealing tape. It can be applied as it is.

図１２（ｂ）に示すように、本実施形態のリードフレームを用い、周辺部２ｂの下面と封止金型との間に封止テープを介在させて樹脂封止を行なった結果得られるパワーＱＦＮの裏面においては、ダイパッド２の中央部２ａの下方にも封止樹脂６がまわり込んでいる。   As shown in FIG. 12B, the power obtained as a result of resin sealing using the lead frame of the present embodiment and interposing a sealing tape between the lower surface of the peripheral portion 2b and the sealing mold. On the back surface of the QFN, the sealing resin 6 also wraps under the central portion 2a of the die pad 2.

本実施形態のパワーＱＦＮによると、このような打ち抜き部２ｄを設けることによって、樹脂封止工程でダイパッド２の周囲から打ち抜き部２ｄを通って封止樹脂６が中央部２ａの下方に流れ込むことになる。従って、ダイパッド２の中央部２ａの下方にも封止樹脂６を埋め込むことができるので、封止樹脂６とダイパッド２との密着性が向上し、耐湿性の向上を含めてパワーＱＦＮ全体の信頼性の向上を図ることができる。   According to the power QFN of the present embodiment, by providing such a punched portion 2d, the sealing resin 6 flows from the periphery of the die pad 2 through the punched portion 2d into the lower portion of the central portion 2a in the resin sealing step. Become. Accordingly, since the sealing resin 6 can be embedded below the center portion 2a of the die pad 2, the adhesion between the sealing resin 6 and the die pad 2 is improved, and the reliability of the entire power QFN including improvement in moisture resistance is improved. It is possible to improve the performance.

（第３の実施形態）
次に、本発明の第３の実施形態である樹脂封止型半導体装置（パワーＱＦＮ）について説明する。図１３（ａ）〜（ｃ）は、それぞれ本実施形態のパワーＱＦＮに用いられるリードフレームの平面図、XIIIb−XIIIb線における断面図、XIIIc−XIIIc線における断面図である。また、図１４は、本実施形態のリードフレームの斜視図である。 (Third embodiment)
Next, a resin-encapsulated semiconductor device (power QFN) that is a third embodiment of the present invention will be described. FIGS. 13A to 13C are a plan view of a lead frame used in the power QFN of this embodiment, a cross-sectional view taken along the line XIIIb-XIIIb, and a cross-sectional view taken along the line XIIIc-XIIIc. FIG. 14 is a perspective view of the lead frame of the present embodiment.

図１３（ａ）〜（ｃ）及び図１４に示すように、本実施形態のリードフレームのダイパッド４０は、正方形の中央部４１（チップ支持部）と、４つのコーナー部に設けられた円形のコーナー部４２と、コーナー部４２に直接つながる４つの辺部４３と、中央部４１と各辺部４３と互いに連結する４つの連結部４４と、打ち抜かれた４カ所の打ち抜き部４５とに区分けされる。そして、中央部４１と辺部４３と連結部４４とが４つのコーナー部４２からアップセットされた形状となっている。吊りリード３が、２つの曲がり部１３，１４によって途中で立ち上げられた断面形状を有する点は、第１の実施形態におけるリードフレームの構造と同様である。   As shown in FIGS. 13A to 13C and FIG. 14, the die pad 40 of the lead frame of the present embodiment has a square central portion 41 (chip support portion) and a circular shape provided at four corner portions. It is divided into a corner portion 42, four side portions 43 directly connected to the corner portion 42, a central portion 41, four connection portions 44 connected to each side portion 43, and four punched portions 45 punched out. The And the center part 41, the side part 43, and the connection part 44 become the shape upset from the four corner parts 42. FIG. The suspension lead 3 has the same cross-sectional shape raised in the middle by the two bent portions 13 and 14 as in the structure of the lead frame in the first embodiment.

本実施形態における製造工程の説明は省略するが、ダイパッド上に半導体チップの登載するためにダイボンド工程，金属細線を張るためのワイヤボンド工程だけでなく、樹脂封止工程における封止テープをリードフレームと封止金型との間に介在させるための方法や、封止テープのしわをなくすためのロールによる封止テープの供給など、基本的には上述の第１の実施形態における製造工程をほぼそのまま適用することができる。   Although description of the manufacturing process in this embodiment is omitted, not only a die bonding process for mounting a semiconductor chip on a die pad, a wire bonding process for forming a thin metal wire, but also a sealing tape in a resin sealing process is used as a lead frame. The manufacturing process in the first embodiment is basically almost the same as the method for interposing between the sealing mold and the sealing mold and the supply of the sealing tape by a roll for eliminating wrinkles of the sealing tape. It can be applied as it is.

なお、本実施形態では、封止テープと接するコーナー部４２の面積が小さいので、上記第１，第２の実施形態のごとく細溝を設けなくても封止樹脂がコーナー部４２の下面にまわり込むのを確実に防止することができる。   In this embodiment, since the area of the corner portion 42 in contact with the sealing tape is small, the sealing resin goes around the lower surface of the corner portion 42 without providing a narrow groove as in the first and second embodiments. Can be reliably prevented.

図１５は、本実施形態のリードフレームを用い、コーナー部４２の下面と封止金型との間に封止テープを介在させて樹脂封止を行なった結果得られるパワーＱＦＮの裏面図である。同図に示すように、本実施形態のパワーＱＦＮの裏面においては、外部電極９と、吊りリード３の外方側端部と、ダイパッド４０のコーナー部４２のみが封止樹脂６に覆われることなく露出している。すなわち、ダイパッド４０の中央部４１の下方にも封止樹脂６が埋め込まれている。また、本実施形態のパワーＱＦＮの製造工程においては、半導体チップをダイパッド上に登載するダイボンド工程において、半導体チップがダイパッドの中央部４１のみで支持される。つまり、打ち抜き部４５によってＤＢペーストの広がりが阻止されるからである。そして、打ち抜き部４５の下方に存在する封止樹脂によって半導体チップが強く保持されている。このようにダイパッド４０と半導体チップとの接触面積が小さいことにより、上述のように樹脂封止型半導体装置の耐湿性の悪化を抑制することができる。   FIG. 15 is a back view of power QFN obtained as a result of resin sealing using the lead frame of this embodiment and interposing a sealing tape between the lower surface of the corner portion 42 and the sealing mold. . As shown in the figure, on the back surface of the power QFN of the present embodiment, only the external electrode 9, the outer side end portion of the suspension lead 3, and the corner portion 42 of the die pad 40 are covered with the sealing resin 6. It is exposed. That is, the sealing resin 6 is also buried below the center portion 41 of the die pad 40. Further, in the manufacturing process of the power QFN of the present embodiment, the semiconductor chip is supported only by the central portion 41 of the die pad in the die bonding process of mounting the semiconductor chip on the die pad. That is, the punching portion 45 prevents the DB paste from spreading. The semiconductor chip is strongly held by the sealing resin existing below the punched portion 45. As described above, since the contact area between the die pad 40 and the semiconductor chip is small, it is possible to suppress the deterioration of moisture resistance of the resin-encapsulated semiconductor device as described above.

本実施形態のパワーＱＦＮによると、ダイパッド４０の一部に打ち抜き部４５を設けることにより、樹脂封止時に封止樹脂６が打ち抜き部４５を通って中央部４１（チップ支持部）の下方に流れ込むので、中央部４１の下方に封止樹脂を埋め込むことができ、上記第２の実施形態と同様の効果を発揮することができる。   According to the power QFN of this embodiment, by providing the punched portion 45 in a part of the die pad 40, the sealing resin 6 flows through the punched portion 45 and below the central portion 41 (chip support portion) during resin sealing. Therefore, the sealing resin can be embedded below the central portion 41, and the same effect as in the second embodiment can be exhibited.

（第４の実施形態）
次に、本発明の第４の実施形態である樹脂封止型半導体装置（パワーＱＦＮ）について説明する。図１６は、本実施形態のパワーＱＦＮの断面図であって、図１（ｂ）のIa-Ia線に相当する断面における形状を表している。 (Fourth embodiment)
Next, a resin-encapsulated semiconductor device (power QFN) that is a fourth embodiment of the present invention will be described. FIG. 16 is a cross-sectional view of the power QFN of this embodiment, and shows a shape in a cross section corresponding to the line Ia-Ia in FIG.

本実施形態のパワーＱＦＮに用いられるリードフレームにおいて、ダイパッド２には半切断部は形成されておらず、ダイパッド２全体がフラットに形成されている。従って、ダイパッド２にはアップセットされた部分は存在しない。そして、吊りリード３には２カ所の曲げ部１３，１４が設けられ、吊りリード３の中間部分が端部よりも高くなった立ち上がり部となっている。そして、半導体チップ４は吊りリード３の立ち上がり部において吊りリード３に支持されている。また、半導体チップ４とダイパッド２とを接合するＤＢペースト７を厚く設けることによって、半導体チップ４とダイパッド２とを固着している。その他の部分の構造は、上記第１の実施形態のパワーＱＦＮにおける各部の構造と同じである。   In the lead frame used for the power QFN of this embodiment, the die pad 2 is not formed with a half-cut portion, and the entire die pad 2 is formed flat. Therefore, there is no upset portion in the die pad 2. And the bending part 13 and 14 of two places are provided in the suspension lead 3, and the intermediate part of the suspension lead 3 is a standing part which became higher than the edge part. The semiconductor chip 4 is supported by the suspension lead 3 at the rising portion of the suspension lead 3. Further, the semiconductor chip 4 and the die pad 2 are fixed by providing a thick DB paste 7 for joining the semiconductor chip 4 and the die pad 2. The structure of other parts is the same as the structure of each part in the power QFN of the first embodiment.

本実施形態における製造工程の説明は省略するが、ダイパッド上に半導体チップの登載するためにダイボンド工程，金属細線を張るためのワイヤボンド工程だけでなく、樹脂封止工程における封止テープをリードフレームと封止金型との間に介在させるための方法や、封止テープのしわをなくすためのロールによる封止テープの供給など、基本的には上述の第１の実施形態における製造工程をほぼそのまま適用することができる。   Although description of the manufacturing process in this embodiment is omitted, not only a die bonding process for mounting a semiconductor chip on a die pad, a wire bonding process for forming a thin metal wire, but also a sealing tape in a resin sealing process is used as a lead frame. The manufacturing process in the first embodiment is basically almost the same as the method for interposing between the sealing mold and the sealing mold and the supply of the sealing tape by a roll for eliminating wrinkles of the sealing tape. It can be applied as it is.

本実施形態のパワーＱＦＮによると、ダイボンド工程において、ＤＢペースト７には半導体チップ４の重力が加わらないので、ＤＢペースト７の表面張力によってＤＢペースト７がダイパッド２上でほとんど広がらない。従って、ＤＢペースト７を挟んで半導体チップ４とダイパッド２とが接触する領域の面積を小さくすることができ、上述の作用効果により、パワーＱＦＮの耐湿性を良好に保持することができる。また、吊りリード３により半導体チップ４を支持することにより、チップ支持の安定性も高く維持される。   According to the power QFN of the present embodiment, the gravity of the semiconductor chip 4 is not applied to the DB paste 7 in the die bonding process, so that the DB paste 7 hardly spreads on the die pad 2 due to the surface tension of the DB paste 7. Therefore, the area of the region where the semiconductor chip 4 and the die pad 2 are in contact with each other with the DB paste 7 interposed therebetween can be reduced, and the moisture resistance of the power QFN can be satisfactorily maintained by the above-described effects. Further, by supporting the semiconductor chip 4 with the suspension leads 3, the stability of the chip support is also maintained high.

（その他の実施形態）
上記各実施形態においては、パワー素子を内蔵した半導体チップ４を収納する樹脂封止型半導体装置（パワーＱＦＮ）に本発明を適用したが、上記各実施形態は、あまり発熱量の大きくない素子を内蔵した半導体チップを収納した樹脂封止型半導体装置についても適用することが可能である。 (Other embodiments)
In each of the above embodiments, the present invention is applied to a resin-encapsulated semiconductor device (power QFN) that houses a semiconductor chip 4 incorporating a power element. However, in each of the above embodiments, an element that does not generate a large amount of heat is used. The present invention can also be applied to a resin-encapsulated semiconductor device that houses a built-in semiconductor chip.

本発明の樹脂封止型半導体装置は、パワー素子などを内蔵した半導体チップや、各種ＬＳＩを内蔵したチップの実装に利用することができる。   The resin-encapsulated semiconductor device of the present invention can be used for mounting a semiconductor chip incorporating a power element or the like, or a chip incorporating various LSIs.

本発明の第１の実施形態に係るパワーＱＦＮのIa−Ia線における断面図、及びパワーＱＦＮの平面図である。It is sectional drawing in the Ia-Ia line | wire of power QFN which concerns on the 1st Embodiment of this invention, and the top view of power QFN. 第１の実施形態に係るパワーＱＦＮの裏面図である。It is a back view of power QFN concerning a 1st embodiment. 第１の実施形態の製造工程のうちリードフレームを準備する工程であって、銅合金板からリードフレームのパターニングを行なったときの状態、リードフレームにプレス加工を施した後の状態をそれぞれ示す平面図である。FIG. 2 is a process for preparing a lead frame in the manufacturing process of the first embodiment, and shows a state when a lead frame is patterned from a copper alloy plate and a state after the lead frame is pressed. FIG. 第１の実施形態の製造工程のうちリードフレームのダイパッドに半切断加工を施すときの断面形状の変化を示す断面図である。It is sectional drawing which shows the change of a cross-sectional shape when performing the half-cut process to the die pad of a lead frame among the manufacturing processes of 1st Embodiment. 第１の実施形態の製造工程におけるダイパッド上に半導体チップを接合する工程を示す断面図である。It is sectional drawing which shows the process of joining a semiconductor chip on the die pad in the manufacturing process of 1st Embodiment. 第１の実施形態の製造工程における金属細線を形成する工程を示す断面図である。It is sectional drawing which shows the process of forming the metal fine wire in the manufacturing process of 1st Embodiment. 第１の実施形態の製造工程における封止テープをリードフレームと封止金型との間に介在させる工程を示す断面図である。It is sectional drawing which shows the process of interposing the sealing tape in the manufacturing process of 1st Embodiment between a lead frame and the sealing metal mold | die. 第１の実施形態の製造工程における樹脂封止工程を示す断面図である。It is sectional drawing which shows the resin sealing process in the manufacturing process of 1st Embodiment. 第１の実施形態において用いた下金型の平面図、及び樹脂封止の状態を示す断面図である。It is a top view of the lower metal mold | die used in 1st Embodiment, and sectional drawing which shows the state of resin sealing. 第１の実施形態における封止テープの供給装置を付設した樹脂封止装置および樹脂封止の手順を概略的に説明するための斜視図である。It is a perspective view for demonstrating roughly the resin sealing apparatus which attached the supply apparatus of the sealing tape in 1st Embodiment, and the procedure of resin sealing. 第１の実施形態の製造工程のうち樹脂封止時における封止金型内の状態を示す断面図である。It is sectional drawing which shows the state in the sealing metal mold | die at the time of resin sealing among the manufacturing processes of 1st Embodiment. 本発明の第２の実施形態のパワーＱＦＮを形成するためのリードフレームの平面図、及び樹脂封止後におけるパワーＱＦＮの裏面図である。It is a top view of a lead frame for forming power QFN of a 2nd embodiment of the present invention, and a back view of power QFN after resin sealing. 本発明の第３の実施形態のパワーＱＦＮに用いられるリードフレームの平面図、XIIIb−XIIIb線における断面図、XIIIc−XIIIc線における断面図である。It is a top view of a lead frame used for power QFN of a 3rd embodiment of the present invention, a sectional view in a XIIIb-XIIIb line, and a sectional view in a XIIIc-XIIIc line. 第３の実施形態のリードフレームの斜視図である。It is a perspective view of the lead frame of a 3rd embodiment. 第３の実施形態のリードフレームを用いて得られるパワーＱＦＮの裏面図である。It is a back view of power QFN obtained using the lead frame of a 3rd embodiment. 本発明の第４の実施形態のパワーＱＦＮの断面図である。It is sectional drawing of power QFN of the 4th Embodiment of this invention. それぞれ順に、従来のパワーＱＦＮの斜視図、図１７（ａ）のXVIIb−XVIIb線における断面図、及び従来のパワーＱＦＮの裏面図である。FIG. 18 is a perspective view of a conventional power QFN, a cross-sectional view taken along line XVIIb-XVIIb in FIG. 17A, and a rear view of the conventional power QFN, respectively.

符号の説明Explanation of symbols

１ 信号用リード
２ ダイパッド
３ 吊りリード
４ 半導体チップ
５ 金属細線
６ 封止樹脂
７ ＤＢペースト
９ 外部電極
１１ 半切断部
１２ 細溝
１３ 曲げ部
１４ 曲げ部
１５ 封止テープ
２０ リードフレーム
２１ 外枠
３１ ダイ
３２ ポンチ
５１ 封止金型
５１ａ 上金型
５１ｂ 下金型
５２ 真空引き溝
５３ 真空引き穴
５５ 樹脂封止型半導体装置
５６ａ 巻き出しロール
５６ｂ 巻き取りロール
５８ ピストン
６０ 半導体製品成形部
６１ 封止樹脂流通路
６２ 樹脂タブレット
６３ 樹脂カル DESCRIPTION OF SYMBOLS 1 Signal lead 2 Die pad 3 Hanging lead 4 Semiconductor chip 5 Metal fine wire 6 Sealing resin 7 DB paste 9 External electrode 11 Half cut part 12 Fine groove 13 Bending part 14 Bending part 15 Sealing tape 20 Lead frame 21 Outer frame 31 Die 32 punch 51 sealing mold 51a upper mold 51b lower mold 52 vacuum drawing groove 53 vacuum drawing hole 55 resin sealing type semiconductor device 56a unwinding roll 56b winding roll 58 piston 60 semiconductor product molding part 61 sealing resin circulation Road 62 Resin Tablet 63 Resin Cal

Claims (2)

半導体チップと、上記半導体チップを支持するダイパッドと、上記半導体チップを上記ダイパッド上に接着する接着部材と、上記ダイパッドを支持するための複数の吊りリードと、上記ダイパッドに向かって延びている複数の信号用リードと、上記半導体チップと上記信号用リードとを互いに電気的に接続する接続部材と、上記半導体チップ，ダイパッド，接着部材，接続部材，吊りリード及び信号用リードを封止する封止樹脂とを備えた樹脂封止型半導体装置であって、
上記信号用リードの一部は上記封止樹脂の下面よりも下方に突出して外部端子として機能しており、
上記各吊りリードには、他の部分よりも高くなった立ち上がり部が形成されており、
上記半導体チップは、上記吊りリードの立ち上がり部によって支持されていることを特徴とする樹脂封止型半導体装置。 A semiconductor chip; a die pad for supporting the semiconductor chip; an adhesive member for bonding the semiconductor chip onto the die pad; a plurality of suspension leads for supporting the die pad; and a plurality of extensions extending toward the die pad. A signal lead, a connecting member for electrically connecting the semiconductor chip and the signal lead to each other, and a sealing resin for sealing the semiconductor chip, die pad, adhesive member, connecting member, suspension lead, and signal lead A resin-encapsulated semiconductor device comprising:
A part of the signal lead protrudes below the lower surface of the sealing resin and functions as an external terminal.
Each of the suspension leads is formed with a rising part that is higher than the other parts,
The resin-encapsulated semiconductor device, wherein the semiconductor chip is supported by a rising portion of the suspension lead. 請求項１記載の樹脂封止型半導体装置において、
上記ダイパッドの周辺部の下面には閉ループの溝が形成されていることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to claim 1,
A resin-encapsulated semiconductor device, wherein a closed loop groove is formed on a lower surface of a peripheral portion of the die pad.
JP2004035240A 2004-02-12 2004-02-12 Resin-sealed semiconductor device Expired - Fee Related JP3795047B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004035240A JP3795047B2 (en) 2004-02-12 2004-02-12 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004035240A JP3795047B2 (en) 2004-02-12 2004-02-12 Resin-sealed semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP04604099A Division JP3535760B2 (en) 1999-02-24 1999-02-24 Resin-sealed semiconductor device, method of manufacturing the same, and lead frame

Publications (2)

Publication Number Publication Date
JP2004146853A JP2004146853A (en) 2004-05-20
JP3795047B2 true JP3795047B2 (en) 2006-07-12

Family

ID=32464252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004035240A Expired - Fee Related JP3795047B2 (en) 2004-02-12 2004-02-12 Resin-sealed semiconductor device

Country Status (1)

Country Link
JP (1) JP3795047B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013206963A1 (en) 2013-04-17 2014-11-06 Osram Opto Semiconductors Gmbh Optoelectronic component and method for its production

Also Published As

Publication number Publication date
JP2004146853A (en) 2004-05-20

Similar Documents

Publication Publication Date Title
EP1032037B1 (en) Resin-moulded semiconductor device, method for manufacturing the same, and leadframe
JP3285815B2 (en) Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same
JP3461720B2 (en) Resin-sealed semiconductor device
JPH11340409A (en) Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture
JPH11312706A (en) Resin encapsulating semiconductor device and its manufacture, and lead frame
JP3470111B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2004179253A (en) Semiconductor device and manufacturing method therefor
JP3405202B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP2000307045A (en) Lead frame and manufacture of resin sealed semiconductor device using it
JP3535760B2 (en) Resin-sealed semiconductor device, method of manufacturing the same, and lead frame
US9293435B2 (en) Semiconductor device and production method therefor
JP3458057B2 (en) Resin-sealed semiconductor device
JP2000236060A (en) Semiconductor device
JP3795047B2 (en) Resin-sealed semiconductor device
JP3445930B2 (en) Resin-sealed semiconductor device
JP3007632B1 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP4066050B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3915337B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JP3843654B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JP2002033345A (en) Method for manufacturing resin-sealed semiconductor device
JP2006216993A (en) Resin sealed semiconductor device
JP2002134654A (en) Resin sealing type semiconductor device and its manufacturing method
JP4840305B2 (en) Manufacturing method of semiconductor device
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2004235237A (en) Resin sealing metallic mold and manufacture of semiconductor device using it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees