JP2004146853A - Resin-sealed semiconductor device - Google Patents
Resin-sealed semiconductor device Download PDFInfo
- Publication number
- JP2004146853A JP2004146853A JP2004035240A JP2004035240A JP2004146853A JP 2004146853 A JP2004146853 A JP 2004146853A JP 2004035240 A JP2004035240 A JP 2004035240A JP 2004035240 A JP2004035240 A JP 2004035240A JP 2004146853 A JP2004146853 A JP 2004146853A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- sealing
- die pad
- semiconductor chip
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体チップ及びリードフレームを封止樹脂により封止してなる樹脂封止型半導体装置に係り、特に、パワー素子からの発熱を放散するためにダイパッド下面を露出させたものの改良に関する。 The present invention relates to a resin-encapsulated semiconductor device in which a semiconductor chip and a lead frame are encapsulated with an encapsulating resin, and more particularly, to an improvement in a device in which a lower surface of a die pad is exposed to dissipate heat from a power element.
近年、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求され、それにともなって、半導体チップ及びリードフレームを封止樹脂により封止した樹脂封止型半導体装置などの半導体部品の小型、薄型化が進んでいる。このような目的を達成する樹脂封止型半導体装置の1種として、パッケージの側方に突出していたアウターリードをなくし、下面側に母基板との電気的接続を行なうための外部電極を設けたいわゆるQFN(Quad Flatpack Non-leaded package )型のパッケージが知られている。 In recent years, in order to respond to the miniaturization of electronic equipment, it is required to mount semiconductor components mounted on electronic equipment at high density, and accordingly, a resin in which a semiconductor chip and a lead frame are sealed with a sealing resin. Semiconductor components such as sealed semiconductor devices are becoming smaller and thinner. As one type of the resin-encapsulated semiconductor device that achieves the above object, the outer lead projecting to the side of the package is eliminated, and external electrodes for making electrical connection with the motherboard are provided on the lower surface side. A so-called QFN (Quad Flatpack Non-leaded package) type package is known.
ここで、特に、半導体チップ内にパワー素子を内蔵する場合には、放熱性を考慮しながら小型化や薄型化を図る必要がある。そこで、従来より、パワー素子用のQFN(以下、パワーQFN)として、半導体チップを搭載したダイパッドの下面は封止樹脂で覆わずに露出させた下面露出型構造が採用されている。以下、従来のパワー素子用のQFNの構造及び製造方法について説明する。 Here, in particular, when a power element is built in a semiconductor chip, it is necessary to reduce the size and thickness while considering heat dissipation. Therefore, conventionally, as a QFN for a power element (hereinafter referred to as a power QFN), a lower surface exposed type structure in which the lower surface of a die pad on which a semiconductor chip is mounted is exposed without being covered with a sealing resin has been adopted. Hereinafter, the structure and manufacturing method of a conventional QFN for a power element will be described.
図17(a)は従来のパワーQFNの斜視図であり、図17(b)は図17(a)のXVIIb−XVIIb線における断面図であり、図17(c)は従来のパワーQFNの裏面図である。 17A is a perspective view of a conventional power QFN, FIG. 17B is a cross-sectional view taken along line XVIIb-XVIIb in FIG. 17A, and FIG. 17C is a back surface of the conventional power QFN. FIG.
図17(a)〜(c)に示すように、従来のパワーQFNは、信号用リード101と、ダイパッド102と、そのダイパッド102を支持する吊りリード103とよりなるリードフレームを備えている。そして、ダイパッド102上に、パワー素子を内蔵する半導体チップ104が接着剤108により接合されており、半導体チップ104の電極パッド(図示せず)と信号用リード101とは、金属細線105により電気的に接続されている。そして、ダイパッド102の下面を除く部分と、半導体チップ104と、信号用リード101と、吊りリード103と、金属細線105とは封止樹脂106により封止されている。この構造では、信号用リード101の裏面側には封止樹脂106は存在せず、信号用リード101の裏面側は露出されており、この露出面を含む信号用リード101の下部が外部電極101aとなっている。
As shown in FIGS. 17A to 17C, the conventional power QFN includes a lead frame including a
そして、ダイパッド102の下面102aは封止樹脂106に覆われずに露出して放熱板として機能しており、おり、このダイパッド102を母基板の放熱部に接触させることにより、消費電力の高いパワー素子から出る熱量を外部に放出させて、パッケージ内の温度上昇を抑制するようにしている。
The
また、従来においては、プリント基板等の実装基板上にパワーQFNを実装する場合、信号用リード101の下部である外部電極101aと実装基板の電極との接合において必要な封止樹脂106裏面からのスタンドオフ高さを確保するために、外部電極101a上に半田からなるボール電極を設け、ボール電極によりスタンドオフ高さを確保して、実装基板上に実装していた。
Conventionally, when the power QFN is mounted on a mounting substrate such as a printed circuit board, the
このようなパワーQFNは、例えば以下のような工程により形成される。まず、信号用リード101、ダイパッド102,吊りリード103などを有するリードフレームを用意する。なお、このリードフレームには、樹脂封止の際、封止樹脂の流出を止めるためのダムバーが設けられていることが多い。次に、用意したリードフレームのダイパッド102の上に半導体チップ104を接着剤108により接合する。この工程は、いわゆるダイボンド工程である。そして、ダイパッド102上に接合された半導体チップ104と信号用リード101とを金属細線105により電気的に接続する。この工程は、いわゆるワイヤーボンド工程である。金属細線105には、アルミニウム細線、金(Au)線などが適宜用いられる。
パ ワ ー Such a power QFN is formed, for example, by the following steps. First, a lead frame having a
次に、ダイパッド102,半導体チップ104の下面を除く部分,信号用リード101,吊りリード103及び金属細線105を、エポキシからなる封止樹脂106により封止する。この場合、半導体チップ104が接合されたリードフレームが封止金型内に収納されて、トランスファーモールドされるが、特に、信号用リード101の裏面が封止金型の上金型又は下金型に接触した状態で、樹脂封止が行なわれる。最後に、樹脂封止後に封止樹脂106から外方に突出している信号用リード101の先端部を切断する。この切断工程により、切断後の信号用リード101の先端面と封止樹脂106の側面とがほぼ同じ面上にあるようになる。つまり、従来外部端子として機能していたアウターリードのない構造であり、信号用リード101の下部で封止樹脂に覆われずに露出している外部電極101aの下方に半田からなるボール電極が外部端子として形成される。また、半田ボールのかわりに半田メッキ層を形成する場合もあった。
(4) Next, the
さらに、下記特許文献1,2に開示されている構造の樹脂封止型半導体装置も、従来より公知である。
しかしながら、上記図17(a)〜(c)に示す従来のパワーQFNにおいては、以下のような問題があった。半導体装置の裏面において、外部電極101aの下面と封止樹脂106との面がほぼ同じ面上にあるので、封止樹脂106からのスタンドオフ高さが得られない。そのために、半田等からなるボール電極を設けて、実装基板上に実装しなければならず、効率的な実装を行なうことができないという不具合があった。
However, the conventional power QFN shown in FIGS. 17A to 17C has the following problems. On the back surface of the semiconductor device, since the lower surface of the
また、従来の樹脂封止型半導体装置の製造方法の樹脂封止工程においては、半導体チップが接合されたリードフレームを封止金型内に収納し、下金型の面に信号用リードを押圧して密着させて、樹脂封止しているが、それでも封止樹脂が信号用リードの裏面側にまわり込んで、外部電極の表面に樹脂バリ(樹脂のはみ出し分)が発生するという不具合もあった。 In the resin sealing step of the conventional method of manufacturing a resin-sealed semiconductor device, the lead frame to which the semiconductor chip is bonded is housed in a sealing mold, and the signal leads are pressed against the surface of the lower mold. However, there is still a problem that the sealing resin spreads to the back surface of the signal lead and resin burrs (protruding portion of the resin) are generated on the surface of the external electrode. Was.
そこで、例えば樹脂封止工程において、封止テープを外枠や信号用リードの下面と封止金型の金型面との間に介在させ、封止テープに信号用リードの下端部を食い込ませた状態で樹脂封止を行なうことにより、信号用リードの下端部を封止樹脂の下方に突出されるような工夫も行なわれている。その場合、主として外枠及び外枠に隣接する信号用リードに加わる型締め力によって外枠が変形すると、その変形が吊りリードを経てダイパッドにまで及び、ダイパッドの変形や位置の変動などをきたすことがある。この不具合を回避するためには、吊りリードをなくすことも考えられるが、ダイパッドを確実に支持できないと信頼性を損なうおそれがある。 Therefore, for example, in the resin sealing step, the sealing tape is interposed between the lower surface of the outer frame or the signal lead and the mold surface of the sealing die, and the lower end of the signal lead is cut into the sealing tape. By performing resin sealing in a state in which the sealing member is held in a closed state, the lower end of the signal lead is projected below the sealing resin. In this case, when the outer frame is deformed mainly by the clamping force applied to the outer frame and the signal leads adjacent to the outer frame, the deformation extends to the die pad via the suspension leads, causing the die pad to deform and change its position. There is. In order to avoid this problem, it is conceivable to eliminate the suspension leads, but if the die pad cannot be reliably supported, the reliability may be impaired.
上述のような諸点を考慮すると、吊りリードの一部に曲げ部を設けて他の部分よりも高くなった立ち上がり部を形成することにより変形吸収機能(バネ的な機能)を持たせ、これによりリードフレームの外枠に加わる型締め力に起因するダイパッドの変形などの不具合を回避することが好ましい。 In consideration of the above points, a bent portion is provided on a part of the suspension lead to form a rising portion that is higher than the other portions, thereby providing a deformation absorbing function (spring-like function). It is preferable to avoid problems such as deformation of the die pad due to the mold clamping force applied to the outer frame of the lead frame.
しかるに、吊りリードに立ち上がり部を設けて変形吸収機能を持たせた場合、小サイズの半導体チップに対してはともかく、大サイズの半導体チップを搭載しようとすると半導体チップと信号用リードの立ち上がり部とが干渉する,つまりチップサイズに対する適応性に乏しいという不具合があった。 However, if a suspension lead is provided with a rising portion to have a deformation absorbing function, the mounting portion of the semiconductor chip and the signal lead may be increased if a large-sized semiconductor chip is mounted, regardless of the small-sized semiconductor chip. Interfere with each other, that is, the adaptability to the chip size is poor.
本発明の目的は、半導体チップのサイズの広い範囲に亘って適応しうる樹脂封止型半導体装置を提供することにある。 An object of the present invention is to provide a resin-encapsulated semiconductor device that can be applied over a wide range of semiconductor chip sizes.
本発明の樹脂封止型半導体装置は、半導体チップと、上記半導体チップを支持するダイパッドと、上記半導体チップを上記ダイパッド上に接着する接着部材と、上記ダイパッドを支持するための複数の吊りリードと、上記ダイパッドに向かって延びている複数の信号用リードと、上記半導体チップと上記信号用リードとを互いに電気的に接続する接続部材と、上記半導体チップ,ダイパッド,接着部材,接続部材,吊りリード及び信号用リードを封止する封止樹脂とを備えた樹脂封止型半導体装置であって、上記信号用リードの一部は上記封止樹脂の下面よりも下方に突出して外部端子として機能しており、上記各吊りリードには、他の部分よりも高くなった立ち上がり部が形成されており、上記半導体チップは、上記吊りリードの立ち上がり部によって支持されている。 The resin-encapsulated semiconductor device of the present invention includes a semiconductor chip, a die pad for supporting the semiconductor chip, an adhesive member for adhering the semiconductor chip on the die pad, and a plurality of suspension leads for supporting the die pad. A plurality of signal leads extending toward the die pad; a connection member for electrically connecting the semiconductor chip and the signal lead to each other; a semiconductor chip, a die pad, an adhesive member, a connection member, and a suspension lead. And a sealing resin for sealing the signal leads, wherein a part of the signal leads project below the lower surface of the sealing resin to function as external terminals. In each of the suspension leads, a rising portion that is higher than other portions is formed. It is supported by Ri unit.
これにより、吊りリードに立ち上がり部が設けられているので、吊りリードが変形吸収機能を有しており、このリードフレームを用い、信号用リードの下部を封止樹脂から突出させるために封止テープを用いて樹脂封止を行なう際に、リードフレームの外枠に加わる型締め力に起因する吊りリードの変形によってダイパッドの位置の変化や変形が生じるのを防止することができる。さらに、ダイパッドの中央部がその周辺部からアップセットされているので、半導体チップのサイズが大きい場合にも半導体チップと吊りリードとの干渉を招くことがない。つまり、リードフレームに搭載可能な半導体チップのサイズの選択性を向上させることができる。また、ダイパッドの中央部だけに半導体チップが搭載されるので、ダイパッドの周辺部と半導体チップとの間にも封止樹脂が存在する結果、半導体チップが封止樹脂によって確実に保持され、耐湿性の高い樹脂封止型半導体装置の形成が可能になる。 As a result, since the suspension lead is provided with a rising portion, the suspension lead has a deformation absorbing function. Using this lead frame, a sealing tape is used to project the lower part of the signal lead from the sealing resin. When resin sealing is performed using the above, it is possible to prevent a change or deformation of the position of the die pad due to deformation of the suspension lead caused by the mold clamping force applied to the outer frame of the lead frame. Further, since the central portion of the die pad is upset from its peripheral portion, even when the size of the semiconductor chip is large, interference between the semiconductor chip and the suspension leads does not occur. That is, the selectivity of the size of the semiconductor chip that can be mounted on the lead frame can be improved. Also, since the semiconductor chip is mounted only at the center of the die pad, the sealing resin is also present between the periphery of the die pad and the semiconductor chip. As a result, the semiconductor chip is securely held by the sealing resin, and the moisture resistance is improved. It is possible to form a resin-encapsulated semiconductor device having a high density.
上記ダイパッドの周辺部の下面には閉ループの溝が形成されていることにより、周辺部の下面に封止樹脂のまわり込みのない樹脂封止型半導体装置を得ることができる。 (4) Since a closed loop groove is formed on the lower surface of the peripheral portion of the die pad, a resin-encapsulated semiconductor device having no encapsulation resin on the lower surface of the peripheral portion can be obtained.
本発明の樹脂封止型半導体装置によると、信号用リードの一部を封止樹脂の下面よりも下方に突出して外部端子として機能させ、吊りリードに他の部分よりも高くなった立ち上がり部を設けるとともに、半導体チップを吊りリードの立ち上がり部によって支持する構造としたので、耐湿性の向上と吊りリードによる半導体チップの支持の安定性の向上とを図ることができる。 According to the resin-encapsulated semiconductor device of the present invention, a part of the signal lead protrudes below the lower surface of the sealing resin to function as an external terminal, and the rising part that is higher than the other part is provided on the suspension lead. Since the structure is provided and the semiconductor chip is supported by the rising portions of the suspension leads, the moisture resistance and the stability of the support of the semiconductor chip by the suspension leads can be improved.
(第1の実施形態)
以下の実施形態においては、樹脂封止型半導体装置としてパワー素子を内蔵するパワーQFNに本発明を適用した場合の構造を例にとって説明する。
(1st Embodiment)
In the following embodiments, a structure in which the present invention is applied to a power QFN incorporating a power element as a resin-encapsulated semiconductor device will be described as an example.
−パワーQFNの構造−
図1(a)は、本発明の第1の実施形態に係るパワーQFNの構造を拡大して示す断面図であって、図1(b)に示すIa−Ia線における断面図である。また、図1(b)は、本実施形態のパワーQFNの平面図である。ただし、図1(a)においては、構造の理解を容易にするために断面の縦方向における寸法拡大率を横方向における寸法拡大率よりも高くしている。また、図1(b)においては封止樹脂6を透明体として扱っている。
-Structure of power QFN-
FIG. 1A is an enlarged sectional view showing the structure of the power QFN according to the first embodiment of the present invention, and is a sectional view taken along line Ia-Ia shown in FIG. 1B. FIG. 1B is a plan view of the power QFN of the present embodiment. However, in FIG. 1A, the dimensional enlargement ratio in the vertical direction of the cross section is set higher than the dimensional enlargement ratio in the horizontal direction to facilitate understanding of the structure. In FIG. 1B, the sealing
図2は、本実施形態のパワーQFNの裏面図であって、図2においては封止樹脂を不透明体として扱っている。 FIG. 2 is a rear view of the power QFN of the present embodiment. In FIG. 2, the sealing resin is treated as an opaque body.
図1(a),(b)及び図2に示すように、本実施形態のパワーQFNは、リードフレームから分離された以下の部材を備えている。すなわち、電源や接地を含む電気信号を伝えるための信号用リード1と、半導体チップ4を搭載するためのダイパッド2と、そのダイパッド2を支持するための吊りリード3とが設けられている。
1) As shown in FIGS. 1A, 1B and 2, the power QFN of the present embodiment includes the following members separated from the lead frame. That is, a
ここで、本実施形態の特徴は、ダイパッド2において円形の半切断部11により中央部2aが周辺部2bよりもアップセットされていることと、吊りリード3には2カ所の曲げ部13,14が設けられていて吊りリード3が変形吸収機能を付与されていることである。そして、ダイパッド2の中央部2aの上に半導体チップ4がDB(ダイボンド)ペースト7により接合されており、半導体チップ4の電極パッド(図示せず)と信号用リード1とは、金属細線5によって互いに電気的に接続されている。
Here, the features of the present embodiment are that the
円形の半切断部11は、ダイパッド2を構成している金属板に対して、プレスによる打ち抜き加工を途中で停止し、円形に打ち抜く手前の半切断状態で円形部分が金属板に接続されている部分である。この半切断部11は、その突出した方向への押圧力により円形の半切断部分が破断する構造を有する。
The circular half-cutting
なお、ダイパッド2の半切断部11の代わりにハーフエッチにより中央部2aを周辺部からアップセットさせることも可能である。
中央 Instead of the
そして、信号用リード1,ダイパッド2,吊りリード3,半導体チップ4及び金属細線5は、封止樹脂6内に封止されている。ただし、信号用リード1の下部と吊りリード3の外方側端部の下部とは封止樹脂6の下面よりも下方に突出している。この信号用リード1の下部が、母基板との電気的接続を行なうための外部電極9(外部端子)として機能している。また、外部電極9の下面には、樹脂封止工程における封止樹脂のはみ出し部分(樹脂バリ)が存在していない。このような樹脂バリの存在しないかつ下方に突出した外部電極9の構造は、後述する製造方法によって容易に実現できる。
The
一方、ダイパッド2の周辺部2bの下面は、封止樹脂6の下面とほぼ共通の平面内にあって、封止樹脂6に覆われることなく露出している。その結果、ダイパッド2の周辺部2bの下面は、信号用リード1や吊りリード3の外方側端部の下面よりも上方に位置しており、吊りリード3は外方に向かうほど高さ位置が低くなるように傾斜している。また、ダイパッド2の周辺部2bの下面において、1コーナー部のみが1番ピン表示のために面取りされたほぼ正方形の平面形状を有する細溝12が形成されている。
On the other hand, the lower surface of the
以下、本実施形態のパワーQFNの構造による機能,作用効果について説明する。 Hereinafter, the function, operation and effect of the structure of the power QFN of the present embodiment will be described.
まず、信号用リード1の側方にはアウターリードが存在せず、信号用リード1の下部が外部電極9となっているので、半導体チップのサイズを維持しつつパワーQFNの小型化を図ることができる。しかも、外部電極9の下面には樹脂バリが存在していないので、実装基板側の電極との接合の信頼性が向上する。また、外部電極9が封止樹脂6の下面よりも突出して形成されているため、実装基板に樹脂封止型半導体装置を実装する際の外部電極と実装基板の電極との接合において、外部電極9のスタンドオフ高さが予め確保されていることになる。したがって、外部電極9をそのまま外部端子として用いることができ、従来のように、実装基板への実装のために外部電極9に半田ボールを付設する必要はなく、製造工数、製造コスト的に有利となる。なお、後述するように、細溝12が設けられていることにより、樹脂バリの形成防止効果がより顕著になる。
First, since there is no outer lead on the side of the
そして、吊りリード3の中間部分(立ち上がり部)が2カ所の曲げ部13,14によって上方に持ち上げられた断面形状を有しているので、吊りリード3が変形吸収機能を有しており、信号用リード1の下部つまり外部電極9を封止樹脂6から突出させるために封止テープを用いて樹脂封止を行なう際に、リードフレームの外枠に加わる型締め力に起因する吊りリード3の変形によってダイパッド2の位置の変化や変形が生じるのを防止することができる。
Since the middle portion (rising portion) of the
さらに、ダイパッド2の中央部2aが半切断部11によって上方に持ち上げられているので、半導体チップ4が吊りリード3の曲げ部13よりも外方にはみ出るほど半導体チップ4のサイズが大きい場合にも、中央部2aの上に搭載される半導体チップ4の下面を吊りリード3の最上面よりも上方に位置させることが可能になり、半導体チップ4と吊りリード3の立ち上がり部との干渉を招くことはない。言い換えると、吊りリード3の一部に立ち上がり部を設けて変形吸収機能を持たせつつ、半導体チップ4のサイズの選択性を向上させることができる。
Furthermore, since the
また、その結果、半導体チップ4の下面全体がダイパッド2に接しているのではなく、ダイパッド2の中央部2aのみと接していることになり、耐湿性が向上する。その理由について、以下に説明する。図17(a)〜(c)に示す従来の構造の場合には、半導体チップのサイズが小さいものでは、半導体チップとダイパッドとの間がいわゆるベタ付け状態になっていたので、ダイパッド2と封止樹脂6との間から湿気や水分が侵入すると半導体チップとダイパッドとの密着性が悪くなったり、クラックが生じるなどの耐湿性の悪化を招くおそれがあった。それに対し、本実施形態のごとく、半導体チップ4とダイパッド2とがダイパッド2の中央部2aでのみ接している場合には、半導体チップ4のサイズがダイパッド2と同程度に小さい場合にも、ダイパッド2の周辺部2bと半導体チップ4との間にも封止樹脂6が存在する。その結果、小サイズの半導体チップ4であっても封止樹脂6によって確実に保持されることになり、湿気や水分が裏面側から侵入することを防止できるため、パッケージにクラックが発生することはない。
(4) As a result, the entire lower surface of the
なお、図1(a)に示す状態では、半導体チップ4と吊りリード3の一部とが接触しているように見えるが、半導体チップ4と吊りリード3とは接触していてもよいし接触していなくてもよい。また、ダイパッド2のアップセット時における中央部2aの上面が吊りリード3の最上面の上面よりも上方に位置するように形成しておいてもよいし、ダイパッド2のアップセット時における中央部2aの上面は吊りリード3の最上面の上面よりも下方に位置しているがDBペースト7の厚みを見込むと半導体チップ4の下面が吊りリード3の最上面よりも上方に位置するようにしてもよい。半導体チップ4と吊りリード3の一部とが接触している場合には、半導体チップ4を支持する安定性が向上するという利点がある。
In the state shown in FIG. 1A, the
また、図1(a)に示すように、本実施形態のパワーQFNによると、半導体チップ4が信号用リード1の上方で信号用リード1とオーバーラップしていても、半導体チップ4と信号用リード1とは干渉しないので、信号用リード1の内方側の長さを充分大きくして、信号用リード1と封止樹脂6との密着性を高めることができる利点もある。
As shown in FIG. 1A, according to the power QFN of the present embodiment, even if the
−製造方法の説明−
次に、本実施形態のパワーQFNの製造方法について、図面を参照しながら説明する。図3〜図8は、本実施形態におけるパワーQFNの製造工程を示す断面図である。
-Description of manufacturing method-
Next, a method for manufacturing the power QFN of the present embodiment will be described with reference to the drawings. 3 to 8 are cross-sectional views illustrating the steps of manufacturing the power QFN in the present embodiment.
まず、図3(a)に示す工程で、銅合金板をエッチングによりパターニングして、半導体チップを搭載するための開口部22が多数設けられたリードフレーム20を形成する。図3(a)には、見やすくするために1つの開口部のみを示すものとする。このリードフレーム20には、外枠21から開口22の内方に向かって延びる信号用リード1と、半導体チップを搭載するためのダイパッド2と、ダイパッド2と外枠21とを接続してダイパッド2を支持するための吊りリード3とが設けられている。このリードフレーム20には、樹脂封止の際、封止樹脂の流出を止めるタイバーが設けられていない。
First, in the step shown in FIG. 3A, a copper alloy plate is patterned by etching to form a
なお、この状態で、リードフレーム20にニッケル(Ni),パラジウム(Pd),金(Au)などの金属メッキ層を形成してもよいし、次の図3(b)に示す工程の後に金属メッキ層を形成してもよい。
In this state, a metal plating layer of nickel (Ni), palladium (Pd), gold (Au) or the like may be formed on the
次に、図3(b)に示す工程で、プレス加工を行なって、リードフレーム20のダイパッド2を中央部2aと周辺部2bとに区分けする半切断部11を形成する。図4(a),(b)は、このプレス加工の手順を示す断面図である。まず、円形の開口部を有するダイ31と、この開口部にほぼ一致する円形の平面形状を有するポンチ32とからなる打ち抜き用プレス型を準備する。そして、図4(a)に示すように、リードフレーム20のダイパッド2をポンチ32の上に載置して、上方からダイ31をダイパッド2の上面に当接させる。次に、図4(b)に示すように、ダイ31を下降させる。このとき、ダイ31とポンチ32とがダイパッド2にその両面から食い込むが、剪断部分の厚みaと、未剪断部分の厚みbとがほぼ同じ値になる程度になったときに、ダイ31の下降が停止するように、予めダイ31の下降量を設定しておく。つまり、打ち抜き用プレス型を用いながら、ダイパッド2の中央部2aを打ち抜くのではなく、半切断状態で残しておくのである。これにより、周辺部2bからアップセットされた中央部2aが形成される。
(3) Next, in the step shown in FIG. 3B, press processing is performed to form a
なお、この半切断加工を行なうことにより、一般的な曲げ加工に比較して、ダイパッド2の各部に歪みを生ぜしめることなく広い範囲であるダイパッド2の中央部2aをアップセットさせることができる利点がある。
In addition, by performing this half-cutting process, there is an advantage that the
次に、吊りリード3の曲げ部13,14を形成するためのプレス加工と、ダイパッドの周辺部2bの下面の細溝12を形成するためのプレス加工を、順次又は同時に行なう。
Next, press working for forming the
以下の図5〜図8においては、図1(b)に示すIa−Ia線断面に相当する断面の構造の変化を示している。また、各図において縦方向における拡大率を横方向における拡大率よりも大きくしている。 FIGS. 5 to 8 show changes in the structure of a cross section corresponding to the cross section taken along the line Ia-Ia shown in FIG. In each figure, the enlargement ratio in the vertical direction is larger than the enlargement ratio in the horizontal direction.
図5に示す工程で、用意したリードフレームのダイパッド2の中央部2aの上に半導体チップ4を載置して、エポキシ樹脂をバインダーとする銀ペーストからなるDBペースト7により両者を互いに接合する。この工程は、いわゆるダイボンド工程である。
(5) In the step shown in FIG. 5, the
次に、図6に示す工程で、半導体チップ4の電極パッド(図示せず)と信号用リード1とを金属細線5により電気的に接続する。この工程は、いわゆるワイヤーボンド工程である。金属細線5としては、アルミニウム細線、金(Au)線などを適宜選択して用いることができる。また、半導体チップ4と信号用リード1との電気的な接続は、金属細線5でなくバンプなどにより行なってもよい。
Next, in the step shown in FIG. 6, the electrode pads (not shown) of the
次に、図7に示す工程で、半導体チップ15が接合され、封止テープ15が貼り付けられたリードフレーム20を封止金型に取り付けた状態で、リードフレーム20と信号用リード1の裏面側との間に封止テープ15を介在させる。このとき、後述するように封止テープ15は、ロールによって供給される。また、本実施形態においては、リードフレームは図7に示す状態とは上下を逆にして封止金型にセットされるが、図7に示す状態でセットされてもよい。図7に示す状態では、まだ型締め力が作用していない。
Next, in the step shown in FIG. 7, the back surface of the
この封止テープ15は、樹脂封止工程において信号用リード1の裏面側に封止樹脂がまわり込まないようにするマスク的な役割を果たさせるためのものであり、この封止テープ15の存在によって、信号用リード1の裏面に樹脂バリが形成されるのを防止することができる。この封止テープ15は、ポリエチレンテレフタレート,ポリイミド,ポリカーボネートなどを主成分とする樹脂をベースとしたテープであり、樹脂封止後は容易に剥がすことができ、また樹脂封止時における高温環境に耐性があるものであればよい。ここでは、ポリエチレンテレフタレートを主成分としたテープを用い、厚みは50[μm]とした。
The sealing
なお、ここでは、この封止テープ15は、リードフレーム20の外枠21,信号用リード1,吊りリード3の立ち上がり部を除く部分,ダイパッド2の周辺部2bの各下面に密着している。
In this case, the sealing
次に、図8に示す工程で、封止金型内にエポキシ樹脂からなる封止樹脂6を流し込んで樹脂封止を行う。この際、信号用リード1の裏面側に封止樹脂6がまわり込まないように、金型の型締め力をリードフレーム20の外枠及び封止テープ15に加えた状態で樹脂封止する。つまり、外枠に隣接している信号用リード1の裏面側の封止テープ15面を金型面側に押圧して樹脂封止を行う。従って、ダイパッド2には直接型締め力が加わらないので、ダイパッド2は上方に持ち上がった状態になり、吊りリード3は外方に向かうほど高さ位置が低くなるように傾斜する。
Next, in the step shown in FIG. 8, the sealing
最後に、信号用リード1の裏面に貼付した封止テープ15をピールオフにより除去すると、封止樹脂6の裏面より突出した外部電極9が形成されている。そして、信号用リード1の先端部を、信号用リード1の先端面と封止樹脂6の側面とがほぼ同一面になるように切り離すことにより、、図1(a)に示すようなパワーQFNが完成される。
(4) Finally, when the sealing
本実施形態の製造方法によると、樹脂封止工程の前に予め信号用リード1の裏面と封止金型との間に封止テープ15を介在させているので、封止樹脂6が信号用リード1の下面にまわり込むことがなく、外部電極となる信号用リード1の裏面には樹脂バリの発生はない。したがって、信号用リードの下面を露出させる従来の樹脂封止型半導体装置の製造方法のごとく、信号用リード上に形成された樹脂バリをウォータージェットなどによって除去する必要はない。すなわち、この樹脂バリを除去するための面倒な工程の削除によって、樹脂封止型半導体装置(パワーQFN)の量産工程における工程の簡略化が可能となる。また、従来、ウォータージェットなどによる樹脂バリ除去工程において生じるおそれのあったリードフレームのニッケル(Ni),パラジウム(Pd),金(Au)などの金属メッキ層の剥がれは解消できる。そのため、樹脂封止工程前における各金属層のプリメッキが可能となる。
According to the manufacturing method of this embodiment, since the sealing
加えて、以上の製造方法によって形成された外部電極9は、封止樹脂6の下面から下方に突出しているので、従来のように半田ボールを付設することなく、外部電極9をそのまま外部端子として用いることができる。
In addition, since the
なお、図8に示すように、樹脂封止工程においては、溶融している封止樹脂6の熱によって封止テープ15が軟化するとともに熱収縮するので、信号用リード1が封止テープ15に大きく食い込み、信号用リード1の裏面と封止樹脂6の裏面との間には段差が形成される。したがって、信号用リード1の裏面は封止樹脂6の裏面から突出した構造となり、信号用リード1の下部である外部電極9のスタンドオフ高さを確保できる。そのため、この突出した外部電極9をそのまま外部端子として用いることができることになる。
As shown in FIG. 8, in the resin sealing step, the sealing
また、信号用リード1の裏面と封止樹脂6の裏面との間の段差の大きさは、封止工程前に貼付した封止テープ15の厚みによりコントロールすることができる。本発明では、50[μm]の封止テープ15を用いているので、段差の大きさつまり外部電極9の突出量は、一般的にはその半分程度であり最大50[μm]である。すなわち、封止テープ15が信号用リード1の裏面よりも上方に入り込む量が封止テープ15の厚さ分で定まることから、外部電極9の突出量を封止テープ15の厚みによりセルフコントロールでき、製造の容易化を図ることができる。この外部電極9の突出量を管理するためには、量産工程で封止テープ15の厚みを管理するだけでよく、別工程を設ける必要がないので、本発明の製造方法は、工程管理のコスト上きわめて有利な方法である。なお、介在させる封止テープ15については、所望とする段差の大きさに合わせて、材質の硬度、厚み、および熱による軟化性を決定することができる。
The size of the step between the back surface of the
また、ダイパッド2の周辺部2bの下面に細溝12が設けられているので、樹脂封止の際に溶融した封止樹脂6の注入圧力によってダイパッドの周辺部2bが下方に押圧され、封止テープ15がこの細溝12の縁部にかみ込まれることにより、封止樹脂6のまわり込みがより効果的に阻止される。
Further, since the
−樹脂封止工程の詳細−
次に、本実施形態における樹脂封止工程の詳細について説明する。
-Details of resin sealing process-
Next, details of the resin sealing step in the present embodiment will be described.
図9(a)は、本実施形態において用いた封止用金型(下金型)の平面図であり、図9(b)は図9(a)の中央線における樹脂封止の状態を示す断面図である。また、図10(a)〜(c)は、本実施形態における封止テープの供給装置を付設した樹脂封止装置および樹脂封止の手順を概略的に説明するための斜視図である。図11は、樹脂封止時における封止金型内の状態を示す断面図である。 FIG. 9A is a plan view of a sealing die (lower die) used in the present embodiment, and FIG. 9B shows a state of resin sealing at a center line in FIG. 9A. FIG. FIGS. 10A to 10C are perspective views schematically illustrating a resin sealing device provided with a sealing tape supply device and a procedure of resin sealing according to the present embodiment. FIG. 11 is a cross-sectional view showing a state inside the sealing mold at the time of resin sealing.
図9(a),(b)に示すように、本実施形態で用いた封止金型51は、上金型51aと下金型15bとからなっている。そして、上金型51aには、4カ所の真空引き穴53及び各真空引き穴53間を連通させるための真空引き溝52が設けられている。また、図10(a)に示すように、封止金型51の下金型51bには、2つの半導体製品成型部60(リードフレーム20に登載される半導体チップ4の数に対応した数のダイキャビティが形成されている部分)と、各半導体製品成型部60に封止樹脂を供給するための封止樹脂流通路61とが設けられている。
As shown in FIGS. 9A and 9B, the sealing
図9(a),(b)には、見やすくするために1つのダイキャビティにおける構造やセット状態しか示されていないが、他のダイキャビティにおいてもこれと同じ構造やセット状態となっている。まず、1つのダイキャビティ内における樹脂封止の状態について、図9(b)を参照しながら説明する。 FIGS. 9A and 9B show only the structure and the set state in one die cavity for easy viewing, but the other die cavity has the same structure and set state. First, the state of resin sealing in one die cavity will be described with reference to FIG.
まず、下金型51bの各ダイキャビティー内に各半導体チップ4が収納されるように、リードフレーム20を下金型51b上にセットする。このとき、上金型51aの下面と封止テープ15の上面とが互いに接触した状態となる。そして、上金型51aを押圧するとともに、真空引き装置(図示せず)により、上金型51aに形成された4ケ所の真空引き穴53を介して封止テープ15を封止金型内で4方向に真空引きし、均一に延ばした状態を維持する。この状態で樹脂封止工程を行なうことにより、樹脂封止時の熱収縮による封止テープ15のシワ発生を防止することができる。その結果、樹脂封止型半導体装置の樹脂の裏面が平坦に形成される。
First, the
以下、上述の封止テープのシワがなくなるメカニズムについて、さらに詳細に説明する。樹脂封止の際、封止テープ15が熱収縮を起こし、縮まろうとする作用に対して、真空引き穴53から真空引きを行なうことで、封止テープ15が各真空引き穴53の方向に引っ張られる。このように、封止テープ15に延張状態を与えることにより、封止テープ15の収縮が抑制されて、シワの発生が防止される。したがって、形成された樹脂封止型半導体装置の裏面において、封止テープ15と接していた封止樹脂6の面が平坦になっている。
Hereinafter, the mechanism for eliminating the wrinkles of the sealing tape will be described in more detail. At the time of resin sealing, the sealing
上金型51aの真空引き穴53につながる真空引き溝52は、封止テープ15の伸び率を考慮して、その深さや幅が形成されていることが望ましい。
真空 It is desirable that the depth and width of the
ただし、真空引き溝を設けずに、各真空引き穴から個別に封止テープを引っ張ることによっても、封止テープのシワの発生を防止する効果を発揮することができる。 However, the effect of preventing wrinkling of the sealing tape can also be exhibited by pulling the sealing tape from each of the vacuum holes individually without providing the vacuum drawing groove.
なお、真空引き溝の形状や数は図9(a)に示す形状や数に限定されるものではない。例えば、真空引き溝を複数列設けることも可能である。 The shape and number of the evacuation grooves are not limited to those shown in FIG. 9A. For example, it is also possible to provide a plurality of rows of evacuation grooves.
また、図9(b)に示す構造に加えて、上金型51aの上面のうち信号用リード1の上方に位置する領域に、彫り込み部を設けて、樹脂封止の際、封止テープ15の一部をその彫り込み部に逃げ込ませることにより、各信号用リード1間に形成されやすい深い溝を浅く抑制するようにしてもよい。
Further, in addition to the structure shown in FIG. 9B, an engraved portion is provided in a region located above the
また、封止テープ15のしわを防止する方法としては、真空引き溝を設ける方法に限定されるものではなく、互いに係合する凹部と凸部とを上金型,下金型にそれぞれ形成しておいて、上金型と下金型との間に型締め力を加えたときに凹部と凸部とが係合することによって封止テープに張力を与えることも可能である。さらに、封止金型にクランパを設け、クランパによって封止テープに張力を与えることも可能である。
The method for preventing the wrinkles of the sealing
次に、封止テープ15の供給方法と、全体的な樹脂封止の手順とについて、図10(a),(b)及び図11を参照しながら説明する。
Next, the method of supplying the sealing
図10(a)に示すように、本実施形態の樹脂封止装置には、巻き出しロール56aと巻き取りロール56bとの間で一定の張力を加えながら、連続的に封止テープ152の巻き出しと巻き取りとを行なうことが可能に構成された封止テープ供給装置が付設されている。
As shown in FIG. 10A, the sealing device 152 according to the present embodiment continuously winds the sealing tape 152 while applying a constant tension between the unwinding
そして、図10(b)に示すように、多数の半導体チップを搭載したリードフレーム20が下金型51bにセットされると、樹脂タブレット62が下金型51bの封止樹脂供給部に投入される。
Then, as shown in FIG. 10B, when the
次に、図11に示すように、封止金型51の上金型51aと下金型51bとが型締めされ、ピストン58により下方から溶融した封止樹脂が各半導体製品成型部60に供給されて、各ダイキャビティ毎に樹脂封止型半導体装置55(パワーQFN)が射出成形される。そして、射出成形が終了すると、下金型51bが開く。
Next, as shown in FIG. 11, the
この時、下金型51bが開くと同時に、図10(c)に示す樹脂カル63と樹脂封止型半導体装置55から封止テープ15が引き離される。また、封止テープ15のうち、この樹脂封止工程で使用された部分は巻き取りロールー56bに巻き取られ、次の樹脂封止工程で使用する部分は巻き出しロール56aから供給される。その間に、樹脂カル63と樹脂封止型半導体装置55とは、下金型51bから取り出される。
At this time, at the same time as the
本実施形態によると、巻き出しロール56aと巻き取りロール56bとの間で、連続的に封止テープ15を供給することにより、封止テープを用いた樹脂封止工程を迅速に行なうことができ、生産効率の向上を図ることができる。また、巻き出しロール56aと巻き取りロール56bとに回転力を加えることによっても、封止テープ15に適正な張力を与えることができ、樹脂封止工程における封止テープ15のシワの発生をより効果的に抑制することができる。
According to the present embodiment, by continuously supplying the sealing
なお、本実施形態においては、リードフレーム20を金型に装着した状態で、封止テープ15を封止金型に供給してリードフレーム20上に密着させるようにしたが、このようなロール供給法ではなく、樹脂封止工程前に予め封止テープ15をリードフレームの信号用リード1の下面に貼付してもよい。
In the present embodiment, in a state where the
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。上述の第1の実施形態においては、図2に示すように、ダイパッド2の中央部(チップ支持部)をアップセットした構造において中央部2aの下方には封止樹脂6が存在しておらずに単に凹部となっていたが、本実施形態においては、ダイパッドの中央部(チップ支持部)の下方をも封止樹脂で埋めるようにする。
(Second embodiment)
Next, a second embodiment of the present invention will be described. In the above-described first embodiment, as shown in FIG. 2, the sealing
図12(a),(b)は、本実施形態のパワーQFNを形成するためのリードフレームの平面図及び樹脂封止後におけるパワーQFNの裏面図である。 FIGS. 12A and 12B are a plan view of a lead frame for forming the power QFN of the present embodiment and a rear view of the power QFN after resin sealing.
図12(a)に示すように、ダイパッド2の周辺部2bを除く部分は、アップセットされた正方形の中央部2aと、中央部2aと周辺部2bとを互いに連結する4本の連結部2cと、打ち抜かれた打ち抜き部2dとに区分けされる。そして、連結部2cの2カ所に曲げ部35,36を形成することによって、中央部2aを周辺部2bからアップセットさせている。
As shown in FIG. 12A, a portion of the
ただし、連結部2cの1カ所において上記第1の実施形態と同様の半切断加工を行なうことにより中央部2aをアップセットしてもかまわない。
However, the
また、上記第1の実施形態においてはダイパッド2の周辺部2bの下面には1本の細溝12しか形成していないが、本実施形態においては、周辺部2bの下面上で閉ループを描く複数の細溝12a,12bが設けられている。これは、ダイパッド2の周辺部2bの外方側だけでなく内方側からも封止樹脂がまわり込むおそれがあるためである。
Although only one
本実施形態における製造工程の説明は省略するが、ダイパッド上に半導体チップの登載するためにダイボンド工程,金属細線を張るためのワイヤボンド工程だけでなく、樹脂封止工程における封止テープをリードフレームと封止金型との間に介在させるための方法や、封止テープのしわをなくすためのロールによる封止テープの供給など、基本的には上述の第1の実施形態における製造工程をほぼそのまま適用することができる。 Although the description of the manufacturing process in this embodiment is omitted, not only a die bonding process for mounting a semiconductor chip on a die pad, a wire bonding process for stretching a fine metal wire, but also a sealing tape in a resin sealing process for a lead frame. Basically, the manufacturing process in the above-described first embodiment is substantially performed, such as a method for interposing the sealing tape between the mold and the sealing mold, and a supply of the sealing tape by a roll for eliminating wrinkles of the sealing tape. It can be applied as it is.
図12(b)に示すように、本実施形態のリードフレームを用い、周辺部2bの下面と封止金型との間に封止テープを介在させて樹脂封止を行なった結果得られるパワーQFNの裏面においては、ダイパッド2の中央部2aの下方にも封止樹脂6がまわり込んでいる。
As shown in FIG. 12B, the power obtained as a result of performing resin sealing by using the lead frame of the present embodiment and interposing a sealing tape between the lower surface of the
本実施形態のパワーQFNによると、このような打ち抜き部2dを設けることによって、樹脂封止工程でダイパッド2の周囲から打ち抜き部2dを通って封止樹脂6が中央部2aの下方に流れ込むことになる。従って、ダイパッド2の中央部2aの下方にも封止樹脂6を埋め込むことができるので、封止樹脂6とダイパッド2との密着性が向上し、耐湿性の向上を含めてパワーQFN全体の信頼性の向上を図ることができる。
According to the power QFN of the present embodiment, by providing such a punched
(第3の実施形態)
次に、本発明の第3の実施形態である樹脂封止型半導体装置(パワーQFN)について説明する。図13(a)〜(c)は、それぞれ本実施形態のパワーQFNに用いられるリードフレームの平面図、XIIIb−XIIIb線における断面図、XIIIc−XIIIc線における断面図である。また、図14は、本実施形態のリードフレームの斜視図である。
(Third embodiment)
Next, a resin-sealed semiconductor device (power QFN) according to a third embodiment of the present invention will be described. FIGS. 13A to 13C are a plan view of a lead frame used for the power QFN of the present embodiment, a cross-sectional view taken along line XIIIb-XIIIb, and a cross-sectional view taken along line XIIIc-XIIIc, respectively. FIG. 14 is a perspective view of the lead frame of the present embodiment.
図13(a)〜(c)及び図14に示すように、本実施形態のリードフレームのダイパッド40は、正方形の中央部41(チップ支持部)と、4つのコーナー部に設けられた円形のコーナー部42と、コーナー部42に直接つながる4つの辺部43と、中央部41と各辺部43と互いに連結する4つの連結部44と、打ち抜かれた4カ所の打ち抜き部45とに区分けされる。そして、中央部41と辺部43と連結部44とが4つのコーナー部42からアップセットされた形状となっている。吊りリード3が、2つの曲がり部13,14によって途中で立ち上げられた断面形状を有する点は、第1の実施形態におけるリードフレームの構造と同様である。
As shown in FIGS. 13A to 13C and FIG. 14, the
本実施形態における製造工程の説明は省略するが、ダイパッド上に半導体チップの登載するためにダイボンド工程,金属細線を張るためのワイヤボンド工程だけでなく、樹脂封止工程における封止テープをリードフレームと封止金型との間に介在させるための方法や、封止テープのしわをなくすためのロールによる封止テープの供給など、基本的には上述の第1の実施形態における製造工程をほぼそのまま適用することができる。 Although the description of the manufacturing process in this embodiment is omitted, not only a die bonding process for mounting a semiconductor chip on a die pad, a wire bonding process for stretching a fine metal wire, but also a sealing tape in a resin sealing process for a lead frame. Basically, the manufacturing process in the above-described first embodiment is substantially performed, such as a method for interposing the sealing tape between the mold and the sealing mold, and a supply of the sealing tape by a roll for eliminating wrinkles of the sealing tape. It can be applied as it is.
なお、本実施形態では、封止テープと接するコーナー部42の面積が小さいので、上記第1,第2の実施形態のごとく細溝を設けなくても封止樹脂がコーナー部42の下面にまわり込むのを確実に防止することができる。
In the present embodiment, since the area of the
図15は、本実施形態のリードフレームを用い、コーナー部42の下面と封止金型との間に封止テープを介在させて樹脂封止を行なった結果得られるパワーQFNの裏面図である。同図に示すように、本実施形態のパワーQFNの裏面においては、外部電極9と、吊りリード3の外方側端部と、ダイパッド40のコーナー部42のみが封止樹脂6に覆われることなく露出している。すなわち、ダイパッド40の中央部41の下方にも封止樹脂6が埋め込まれている。また、本実施形態のパワーQFNの製造工程においては、半導体チップをダイパッド上に登載するダイボンド工程において、半導体チップがダイパッドの中央部41のみで支持される。つまり、打ち抜き部45によってDBペーストの広がりが阻止されるからである。そして、打ち抜き部45の下方に存在する封止樹脂によって半導体チップが強く保持されている。このようにダイパッド40と半導体チップとの接触面積が小さいことにより、上述のように樹脂封止型半導体装置の耐湿性の悪化を抑制することができる。
FIG. 15 is a rear view of the power QFN obtained as a result of performing the resin sealing using the lead frame of the present embodiment with the sealing tape interposed between the lower surface of the
本実施形態のパワーQFNによると、ダイパッド40の一部に打ち抜き部45を設けることにより、樹脂封止時に封止樹脂6が打ち抜き部45を通って中央部41(チップ支持部)の下方に流れ込むので、中央部41の下方に封止樹脂を埋め込むことができ、上記第2の実施形態と同様の効果を発揮することができる。
According to the power QFN of the present embodiment, by providing the punched
(第4の実施形態)
次に、本発明の第4の実施形態である樹脂封止型半導体装置(パワーQFN)について説明する。図16は、本実施形態のパワーQFNの断面図であって、図1(b)のIa-Ia線に相当する断面における形状を表している。
(Fourth embodiment)
Next, a resin-sealed semiconductor device (power QFN) according to a fourth embodiment of the present invention will be described. FIG. 16 is a cross-sectional view of the power QFN of the present embodiment, and shows a shape in a cross-section corresponding to line Ia-Ia in FIG.
本実施形態のパワーQFNに用いられるリードフレームにおいて、ダイパッド2には半切断部は形成されておらず、ダイパッド2全体がフラットに形成されている。従って、ダイパッド2にはアップセットされた部分は存在しない。そして、吊りリード3には2カ所の曲げ部13,14が設けられ、吊りリード3の中間部分が端部よりも高くなった立ち上がり部となっている。そして、半導体チップ4は吊りリード3の立ち上がり部において吊りリード3に支持されている。また、半導体チップ4とダイパッド2とを接合するDBペースト7を厚く設けることによって、半導体チップ4とダイパッド2とを固着している。その他の部分の構造は、上記第1の実施形態のパワーQFNにおける各部の構造と同じである。
に お い て In the lead frame used for the power QFN of the present embodiment, the
本実施形態における製造工程の説明は省略するが、ダイパッド上に半導体チップの登載するためにダイボンド工程,金属細線を張るためのワイヤボンド工程だけでなく、樹脂封止工程における封止テープをリードフレームと封止金型との間に介在させるための方法や、封止テープのしわをなくすためのロールによる封止テープの供給など、基本的には上述の第1の実施形態における製造工程をほぼそのまま適用することができる。 Although the description of the manufacturing process in this embodiment is omitted, not only a die bonding process for mounting a semiconductor chip on a die pad, a wire bonding process for stretching a fine metal wire, but also a sealing tape in a resin sealing process for a lead frame. Basically, the manufacturing process in the above-described first embodiment is substantially performed, such as a method for interposing the sealing tape between the mold and the sealing mold, and a supply of the sealing tape by a roll for eliminating wrinkles of the sealing tape. It can be applied as it is.
本実施形態のパワーQFNによると、ダイボンド工程において、DBペースト7には半導体チップ4の重力が加わらないので、DBペースト7の表面張力によってDBペースト7がダイパッド2上でほとんど広がらない。従って、DBペースト7を挟んで半導体チップ4とダイパッド2とが接触する領域の面積を小さくすることができ、上述の作用効果により、パワーQFNの耐湿性を良好に保持することができる。また、吊りリード3により半導体チップ4を支持することにより、チップ支持の安定性も高く維持される。
According to the power QFN of the present embodiment, in the die bonding step, the gravity of the
(その他の実施形態)
上記各実施形態においては、パワー素子を内蔵した半導体チップ4を収納する樹脂封止型半導体装置(パワーQFN)に本発明を適用したが、上記各実施形態は、あまり発熱量の大きくない素子を内蔵した半導体チップを収納した樹脂封止型半導体装置についても適用することが可能である。
(Other embodiments)
In each of the above embodiments, the present invention is applied to the resin-encapsulated semiconductor device (power QFN) that houses the
本発明の樹脂封止型半導体装置は、パワー素子などを内蔵した半導体チップや、各種LSIを内蔵したチップの実装に利用することができる。 The resin-encapsulated semiconductor device of the present invention can be used for mounting a semiconductor chip containing a power element or the like or a chip containing various LSIs.
1 信号用リード
2 ダイパッド
3 吊りリード
4 半導体チップ
5 金属細線
6 封止樹脂
7 DBペースト
9 外部電極
11 半切断部
12 細溝
13 曲げ部
14 曲げ部
15 封止テープ
20 リードフレーム
21 外枠
31 ダイ
32 ポンチ
51 封止金型
51a 上金型
51b 下金型
52 真空引き溝
53 真空引き穴
55 樹脂封止型半導体装置
56a 巻き出しロール
56b 巻き取りロール
58 ピストン
60 半導体製品成形部
61 封止樹脂流通路
62 樹脂タブレット
63 樹脂カル
DESCRIPTION OF
Claims (2)
上記信号用リードの一部は上記封止樹脂の下面よりも下方に突出して外部端子として機能しており、
上記各吊りリードには、他の部分よりも高くなった立ち上がり部が形成されており、
上記半導体チップは、上記吊りリードの立ち上がり部によって支持されていることを特徴とする樹脂封止型半導体装置。 A semiconductor chip, a die pad for supporting the semiconductor chip, an adhesive member for bonding the semiconductor chip on the die pad, a plurality of suspension leads for supporting the die pad, and a plurality of extending toward the die pad. A signal lead, a connecting member for electrically connecting the semiconductor chip and the signal lead to each other, and a sealing resin for sealing the semiconductor chip, die pad, adhesive member, connecting member, suspension lead and signal lead A resin-encapsulated semiconductor device comprising:
Some of the signal leads project below the lower surface of the sealing resin and function as external terminals,
Each of the suspension leads has a rising portion that is higher than the other portions,
A resin-encapsulated semiconductor device, wherein the semiconductor chip is supported by rising portions of the suspension leads.
上記ダイパッドの周辺部の下面には閉ループの溝が形成されていることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to claim 1,
A resin-encapsulated semiconductor device, wherein a closed loop groove is formed on a lower surface of a peripheral portion of the die pad.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004035240A JP3795047B2 (en) | 2004-02-12 | 2004-02-12 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004035240A JP3795047B2 (en) | 2004-02-12 | 2004-02-12 | Resin-sealed semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04604099A Division JP3535760B2 (en) | 1999-02-24 | 1999-02-24 | Resin-sealed semiconductor device, method of manufacturing the same, and lead frame |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004146853A true JP2004146853A (en) | 2004-05-20 |
JP3795047B2 JP3795047B2 (en) | 2006-07-12 |
Family
ID=32464252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004035240A Expired - Fee Related JP3795047B2 (en) | 2004-02-12 | 2004-02-12 | Resin-sealed semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3795047B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016515768A (en) * | 2013-04-17 | 2016-05-30 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Optoelectronic component and manufacturing method thereof |
-
2004
- 2004-02-12 JP JP2004035240A patent/JP3795047B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016515768A (en) * | 2013-04-17 | 2016-05-30 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Optoelectronic component and manufacturing method thereof |
US9520539B2 (en) | 2013-04-17 | 2016-12-13 | Osram Opto Semiconductor Gmbh | Optoelectronic component and method for the production thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3795047B2 (en) | 2006-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1335428B1 (en) | Resin-moulded semiconductor device and method for manufacturing the same | |
JP3285815B2 (en) | Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same | |
JP3562311B2 (en) | Method for manufacturing lead frame and resin-encapsulated semiconductor device | |
JPH11312706A (en) | Resin encapsulating semiconductor device and its manufacture, and lead frame | |
JP3436159B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
JPH11307675A (en) | Resin-encapsulate semiconductor device and its manufacture | |
JP3046024B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
JP3470111B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
JP3405202B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
JP3535760B2 (en) | Resin-sealed semiconductor device, method of manufacturing the same, and lead frame | |
JP2008091527A (en) | Method of manufacturing semiconductor device | |
JP3458057B2 (en) | Resin-sealed semiconductor device | |
JP3445930B2 (en) | Resin-sealed semiconductor device | |
JP3007632B1 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP3795047B2 (en) | Resin-sealed semiconductor device | |
JP4066050B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP2002033345A (en) | Method for manufacturing resin-sealed semiconductor device | |
JP2006216993A (en) | Resin sealed semiconductor device | |
JP2001077285A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2002134654A (en) | Resin sealing type semiconductor device and its manufacturing method | |
JP3503502B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP2001135767A (en) | Semiconductor device and method of manufacturing the same | |
JP4840305B2 (en) | Manufacturing method of semiconductor device | |
JP2001077275A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2006049398A (en) | Method for manufacturing resin-sealed semiconductor device, sealing fixture therefor, and lead frame |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |