JP3535760B2 - Resin-sealed semiconductor device, method of manufacturing the same, and lead frame - Google Patents

Resin-sealed semiconductor device, method of manufacturing the same, and lead frame

Info

Publication number
JP3535760B2
JP3535760B2 JP04604099A JP4604099A JP3535760B2 JP 3535760 B2 JP3535760 B2 JP 3535760B2 JP 04604099 A JP04604099 A JP 04604099A JP 4604099 A JP4604099 A JP 4604099A JP 3535760 B2 JP3535760 B2 JP 3535760B2
Authority
JP
Japan
Prior art keywords
resin
die pad
semiconductor chip
lead
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04604099A
Other languages
Japanese (ja)
Other versions
JP2000243891A (en
Inventor
匡紀 南尾
邦和 竹村
雄一郎 山田
史人 伊藤
隆弘 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP04604099A priority Critical patent/JP3535760B2/en
Priority to US09/432,216 priority patent/US6208020B1/en
Priority to TW088119156A priority patent/TW428295B/en
Priority to DE69927532T priority patent/DE69927532T2/en
Priority to DE69917880T priority patent/DE69917880T2/en
Priority to DE69932268T priority patent/DE69932268T2/en
Priority to EP99121878A priority patent/EP1032037B1/en
Priority to EP03008810A priority patent/EP1335428B1/en
Priority to EP03008809A priority patent/EP1335427B1/en
Publication of JP2000243891A publication Critical patent/JP2000243891A/en
Priority to US09/771,548 priority patent/US6338984B2/en
Application granted granted Critical
Publication of JP3535760B2 publication Critical patent/JP3535760B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップ及び
リードフレームを封止樹脂により封止してなる樹脂封止
型半導体装置に係り、特に、パワー素子からの発熱を放
散するためにダイパッド下面を露出させたものの改良に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-encapsulated semiconductor device in which a semiconductor chip and a lead frame are encapsulated with an encapsulating resin, and in particular, a lower surface of a die pad for dissipating heat generated from a power element. Regarding the improvement of the exposed one.

【0002】[0002]

【従来の技術】近年、電子機器の小型化に対応するため
に、電子機器に搭載される半導体部品を高密度に実装す
ることが要求され、それにともなって、半導体チップ及
びリードフレームを封止樹脂により封止した樹脂封止型
半導体装置などの半導体部品の小型、薄型化が進んでい
る。このような目的を達成する樹脂封止型半導体装置の
1種として、パッケージの側方に突出していたアウター
リードをなくし、下面側に母基板との電気的接続を行な
うための外部電極を設けたいわゆるQFN(Quad Fla
tpack Non-leaded package )型のパッケージが知られ
ている。
2. Description of the Related Art In recent years, in order to cope with miniaturization of electronic equipment, it is required to mount semiconductor parts mounted on the electronic equipment at a high density, and accordingly, the semiconductor chip and the lead frame are sealed with resin. 2. Description of the Related Art Semiconductor parts such as resin-sealed semiconductor devices that have been sealed by means of smaller and thinner semiconductor components are being advanced. As one type of resin-encapsulated semiconductor device that achieves such an object, the outer lead protruding laterally of the package is eliminated, and an external electrode for electrically connecting to the mother substrate is provided on the lower surface side. The so-called QFN (Quad Fla)
A tpack (Non-leaded package) type package is known.

【0003】ここで、特に、半導体チップ内にパワー素
子を内蔵する場合には、放熱性を考慮しながら小型化や
薄型化を図る必要がある。そこで、従来より、パワー素
子用のQFN(以下、パワーQFN)として、半導体チ
ップを搭載したダイパッドの下面は封止樹脂で覆わずに
露出させた下面露出型構造が採用されている。以下、従
来のパワー素子用のQFNの構造及び製造方法について
説明する。
Here, in particular, when a power element is built in a semiconductor chip, it is necessary to reduce the size and thickness while taking heat dissipation into consideration. Therefore, conventionally, as a QFN for a power element (hereinafter referred to as a power QFN), a lower surface exposed type structure in which a lower surface of a die pad on which a semiconductor chip is mounted is exposed without being covered with a sealing resin is adopted. Hereinafter, a structure and a manufacturing method of a conventional QFN for a power device will be described.

【0004】図17(a)は従来のパワーQFNの斜視
図であり、図17(b)は図17(a)のXVIIb−XVIIb
線における断面図であり、図17(c)は従来のパワー
QFNの裏面図である。
FIG. 17A is a perspective view of a conventional power QFN, and FIG. 17B is a XVIIb-XVIIb of FIG. 17A.
17C is a cross-sectional view taken along the line, and FIG. 17C is a back view of the conventional power QFN.

【0005】図17(a)〜(c)に示すように、従来
のパワーQFNは、信号用リード101と、ダイパッド
102と、そのダイパッド102を支持する吊りリード
103とよりなるリードフレームを備えている。そし
て、ダイパッド102上に、パワー素子を内蔵する半導
体チップ104が接着剤108により接合されており、
半導体チップ104の電極パッド(図示せず)と信号用
リード101とは、金属細線105により電気的に接続
されている。そして、ダイパッド102の下面を除く部
分と、半導体チップ104と、信号用リード101と、
吊りリード103と、金属細線105とは封止樹脂10
6により封止されている。この構造では、信号用リード
101の裏面側には封止樹脂106は存在せず、信号用
リード101の裏面側は露出されており、この露出面を
含む信号用リード101の下部が外部電極101aとな
っている。
As shown in FIGS. 17A to 17C, a conventional power QFN is provided with a lead frame composed of a signal lead 101, a die pad 102, and a suspension lead 103 supporting the die pad 102. There is. A semiconductor chip 104 containing a power element is bonded onto the die pad 102 with an adhesive 108,
The electrode pads (not shown) of the semiconductor chip 104 and the signal leads 101 are electrically connected by the thin metal wires 105. Then, the portion of the die pad 102 excluding the lower surface, the semiconductor chip 104, the signal leads 101,
The suspension lead 103 and the thin metal wire 105 are sealed resin 10
It is sealed by 6. In this structure, the sealing resin 106 does not exist on the back surface side of the signal lead 101, the back surface side of the signal lead 101 is exposed, and the lower portion of the signal lead 101 including this exposed surface is the external electrode 101a. Has become.

【0006】そして、ダイパッド102の下面102a
は封止樹脂106に覆われずに露出して放熱板として機
能しており、おり、このダイパッド102を母基板の放
熱部に接触させることにより、消費電力の高いパワー素
子から出る熱量を外部に放出させて、パッケージ内の温
度上昇を抑制するようにしている。
The lower surface 102a of the die pad 102
Is not covered with the sealing resin 106 and is exposed and functions as a heat dissipation plate. By contacting the die pad 102 with the heat dissipation part of the mother substrate, the amount of heat emitted from the power element with high power consumption is externally exposed. It is released to suppress the temperature rise in the package.

【0007】また、従来においては、プリント基板等の
実装基板上にパワーQFNを実装する場合、信号用リー
ド101の下部である外部電極101aと実装基板の電
極との接合において必要な封止樹脂106裏面からのス
タンドオフ高さを確保するために、外部電極101a上
に半田からなるボール電極を設け、ボール電極によりス
タンドオフ高さを確保して、実装基板上に実装してい
た。
Further, conventionally, when the power QFN is mounted on a mounting board such as a printed board, the sealing resin 106 necessary for joining the external electrode 101a, which is the lower portion of the signal lead 101, to the electrode of the mounting board. In order to secure the standoff height from the back surface, a ball electrode made of solder is provided on the external electrode 101a, and the standoff height is secured by the ball electrode and mounted on the mounting substrate.

【0008】このようなパワーQFNは、例えば以下の
ような工程により形成される。まず、信号用リード10
1、ダイパッド102,吊りリード103などを有する
リードフレームを用意する。なお、このリードフレーム
には、樹脂封止の際、封止樹脂の流出を止めるためのダ
ムバーが設けられていることが多い。次に、用意したリ
ードフレームのダイパッド102の上に半導体チップ1
04を接着剤108により接合する。この工程は、いわ
ゆるダイボンド工程である。そして、ダイパッド102
上に接合された半導体チップ104と信号用リード10
1とを金属細線105により電気的に接続する。この工
程は、いわゆるワイヤーボンド工程である。金属細線1
05には、アルミニウム細線、金(Au)線などが適宜
用いられる。
Such a power QFN is formed by the following steps, for example. First, the signal lead 10
1. A lead frame having the die pad 102, the suspension leads 103, etc. is prepared. Incidentally, this lead frame is often provided with a dam bar for stopping the outflow of the sealing resin at the time of resin sealing. Next, the semiconductor chip 1 is placed on the die pad 102 of the prepared lead frame.
04 is joined by the adhesive 108. This process is a so-called die bonding process. Then, the die pad 102
The semiconductor chip 104 and the signal lead 10 joined together
1 and 1 are electrically connected by a thin metal wire 105. This process is a so-called wire bond process. Fine metal wire 1
For 05, an aluminum thin wire, a gold (Au) wire, or the like is appropriately used.

【0009】次に、ダイパッド102,半導体チップ1
04の下面を除く部分,信号用リード101,吊りリー
ド103及び金属細線105を、エポキシからなる封止
樹脂106により封止する。この場合、半導体チップ1
04が接合されたリードフレームが封止金型内に収納さ
れて、トランスファーモールドされるが、特に、信号用
リード101の裏面が封止金型の上金型又は下金型に接
触した状態で、樹脂封止が行なわれる。最後に、樹脂封
止後に封止樹脂106から外方に突出している信号用リ
ード101の先端部を切断する。この切断工程により、
切断後の信号用リード101の先端面と封止樹脂106
の側面とがほぼ同じ面上にあるようになる。つまり、従
来外部端子として機能していたアウターリードのない構
造であり、信号用リード101の下部で封止樹脂に覆わ
れずに露出している外部電極101aの下方に半田から
なるボール電極が外部端子として形成される。また、半
田ボールのかわりに半田メッキ層を形成する場合もあっ
た。
Next, the die pad 102 and the semiconductor chip 1
The part of the wire 04 except the lower surface, the signal lead 101, the suspension lead 103, and the thin metal wire 105 are sealed with a sealing resin 106 made of epoxy. In this case, the semiconductor chip 1
The lead frame to which 04 is bonded is housed in a sealing mold and is transfer-molded. Especially, in the state where the back surface of the signal lead 101 is in contact with the upper mold or the lower mold of the sealing mold. , Resin sealing is performed. Finally, the tip end of the signal lead 101 protruding outward from the sealing resin 106 after the resin sealing is cut. By this cutting process,
The tip surface of the signal lead 101 after cutting and the sealing resin 106
The sides of and are almost on the same plane. That is, it has a structure without an outer lead that has conventionally functioned as an external terminal, and a ball electrode made of solder is externally provided below the external electrode 101a exposed under the signal lead 101 without being covered with the sealing resin. It is formed as a terminal. Further, a solder plating layer may be formed instead of the solder ball.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来のパワーQFNにおいては、以下のような問題があっ
た。半導体装置の裏面において、外部電極101aの下
面と封止樹脂106との面がほぼ同じ面上にあるので、
封止樹脂106からのスタンドオフ高さが得られない。
そのために、半田等からなるボール電極を設けて、実装
基板上に実装しなければならず、効率的な実装を行なう
ことができないという不具合があった。
However, the above-mentioned conventional power QFN has the following problems. On the back surface of the semiconductor device, since the lower surface of the external electrode 101a and the surface of the sealing resin 106 are substantially on the same surface,
The standoff height from the sealing resin 106 cannot be obtained.
Therefore, a ball electrode made of solder or the like must be provided and mounted on the mounting substrate, which causes a problem that efficient mounting cannot be performed.

【0011】また、従来の樹脂封止型半導体装置の製造
方法の樹脂封止工程においては、半導体チップが接合さ
れたリードフレームを封止金型内に収納し、下金型の面
に信号用リードを押圧して密着させて、樹脂封止してい
るが、それでも封止樹脂が信号用リードの裏面側にまわ
り込んで、外部電極の表面に樹脂バリ(樹脂のはみ出し
分)が発生するという不具合もあった。
Further, in the resin encapsulation step of the conventional method for manufacturing a resin encapsulation type semiconductor device, the lead frame to which the semiconductor chip is joined is housed in the encapsulation die and the surface of the lower die is used for signal. Although the leads are pressed and brought into close contact with each other for resin encapsulation, the encapsulating resin still wraps around the back side of the signal leads, causing resin burrs (resin protrusion) on the surface of the external electrodes. There was also a defect.

【0012】そこで、例えば樹脂封止工程において、封
止テープを外枠や信号用リードの下面と封止金型の金型
面との間に介在させ、封止テープに信号用リードの下端
部を食い込ませた状態で樹脂封止を行なうことにより、
信号用リードの下端部を封止樹脂の下方に突出されるよ
うな工夫も行なわれている。その場合、主として外枠及
び外枠に隣接する信号用リードに加わる型締め力によっ
て外枠が変形すると、その変形が吊りリードを経てダイ
パッドにまで及び、ダイパッドの変形や位置の変動など
をきたすことがある。この不具合を回避するためには、
吊りリードをなくすことも考えられるが、ダイパッドを
確実に支持できないと信頼性を損なうおそれがある。
Therefore, for example, in a resin sealing step, a sealing tape is interposed between the lower surface of the outer frame or the signal lead and the mold surface of the sealing mold, and the lower end portion of the signal lead is attached to the sealing tape. By encapsulating the resin with the
Some measures have been taken such that the lower ends of the signal leads are projected below the sealing resin. In that case, when the outer frame is deformed mainly by the mold clamping force applied to the outer frame and the signal leads adjacent to the outer frame, the deformation extends to the die pad through the suspension leads, causing deformation of the die pad and position change. There is. To avoid this problem,
It is possible to eliminate the suspension leads, but if the die pad cannot be reliably supported, reliability may be impaired.

【0013】上述のような諸点を考慮すると、吊りリー
ドの一部に曲げ部を設けて他の部分よりも高くなった立
ち上がり部を形成することにより変形吸収機能(バネ的
な機能)を持たせ、これによりリードフレームの外枠に
加わる型締め力に起因するダイパッドの変形などの不具
合を回避することが好ましい。
In consideration of the above points, a bending absorption portion (a spring-like function) is provided by forming a bent portion in a part of the suspension lead and forming a rising portion which is higher than other portions. Therefore, it is preferable to avoid a defect such as deformation of the die pad due to the mold clamping force applied to the outer frame of the lead frame.

【0014】しかるに、吊りリードに立ち上がり部を設
けて変形吸収機能を持たせた場合、小サイズの半導体チ
ップに対してはともかく、大サイズの半導体チップを搭
載しようとすると半導体チップと信号用リードの立ち上
がり部とが干渉する,つまりチップサイズに対する適応
性に乏しいという不具合があった。
However, when the suspension lead is provided with a rising portion so as to have a deformation absorbing function, when a large-sized semiconductor chip is to be mounted, the semiconductor chip and the signal lead are not mounted regardless of the small-sized semiconductor chip. There was a problem that it interfered with the rising part, that is, it had poor adaptability to the chip size.

【0015】本発明の目的は、半導体チップのサイズの
広い範囲に亘って適応しうる樹脂封止型半導体装置,そ
の製造方法及びこれに適したリードフレームを提供する
ことにある。
An object of the present invention is to provide a resin-sealed semiconductor device which can be applied over a wide range of semiconductor chip sizes, a method of manufacturing the same, and a lead frame suitable for the same.

【0016】[0016]

【課題を解決するための手段】本発明のリードフレーム
は、樹脂封止型半導体装置の製造に用いられるリードフ
レームであって、半導体チップを搭載しようとする領域
に設けられた開口部と、上記開口部を取り囲む外枠と、
上記開口部内に配置され半導体チップを支持するための
ダイパッドと、上記ダイパッドを支持するための複数の
吊りリードと、上記開口部の縁において上記外枠に接続
され上記ダイパッドに向かって延びる複数の信号用リー
ドとを備え、上記各吊りリードには、他の部分よりも高
くなった立ち上がり部が形成されており、上記ダイパッ
ドの中央部は、その周辺部からアップセットされてい
て、上記半導体チップを支持するためのチップ支持部と
して機能おり、上記吊りリードの立ち上がり部は、ダイ
パッドに近い部分から外方に向かってその高さ位置が低
くなるように傾斜している
A lead frame of the present invention is a lead frame used for manufacturing a resin-sealed semiconductor device, and has an opening provided in a region where a semiconductor chip is to be mounted, An outer frame surrounding the opening,
A die pad for supporting a semiconductor chip arranged in the opening, a plurality of suspension leads for supporting the die pad, and a plurality of signals connected to the outer frame at the edge of the opening and extending toward the die pad. For each of the suspension leads, a rising portion that is higher than the other portions is formed, and the central portion of the die pad is upset from the peripheral portion thereof, and the semiconductor chip is It functions as a chip support part for supporting, and the rising part of the suspension lead is
The height of the pad decreases from the part near the pad to the outside.
It is inclined to become .

【0017】これにより、吊りリードに立ち上がり部が
設けられているので、吊りリードが変形吸収機能を有し
ており、このリードフレームを用い、信号用リードの下
部を封止樹脂から突出させるために封止テープを用いて
樹脂封止を行なう際に、リードフレームの外枠に加わる
型締め力に起因する吊りリードの変形によってダイパッ
ドの位置の変化や変形が生じるのを防止することができ
る。さらに、ダイパッドの中央部がその周辺部からアッ
プセットされているので、半導体チップのサイズが大き
い場合にも半導体チップと吊りリードとの干渉を招くこ
とがない。つまり、リードフレームに搭載可能な半導体
チップのサイズの選択性を向上させることができる。ま
た、ダイパッドの中央部だけに半導体チップが搭載され
るので、ダイパッドの周辺部と半導体チップとの間にも
封止樹脂が存在する結果、半導体チップが封止樹脂によ
って確実に保持され、耐湿性の高い樹脂封止型半導体装
置の形成が可能になる。
Thus, since the suspension lead is provided with the rising portion, the suspension lead has a deformation absorbing function, and this lead frame is used to project the lower portion of the signal lead from the sealing resin. It is possible to prevent the position of the die pad from being changed or deformed due to the deformation of the suspension lead due to the mold clamping force applied to the outer frame of the lead frame when the resin sealing is performed using the sealing tape. Further, since the central portion of the die pad is upset from the peripheral portion thereof, even if the size of the semiconductor chip is large, interference between the semiconductor chip and the suspension leads does not occur. That is, it is possible to improve the selectivity of the size of the semiconductor chip that can be mounted on the lead frame. In addition, since the semiconductor chip is mounted only in the central portion of the die pad, the sealing resin is also present between the peripheral portion of the die pad and the semiconductor chip. As a result, the semiconductor chip is securely held by the sealing resin and is resistant to moisture. Thus, it becomes possible to form a resin-encapsulated semiconductor device having a high price.

【0018】上記リードフレームにおいて、上記ダイパ
ッドの中央部を半切断部によって上記周辺部からアップ
セットさせることにより、ダイパッドに歪みをほとんど
与えることなく中央部がアップセットされた状態を実現
することができる。
In the lead frame, the central portion of the die pad is upset from the peripheral portion by the semi-cut portion, so that a state in which the central portion is upset can be realized with almost no distortion of the die pad. .

【0019】上記リードフレームにおいて、上記ダイパ
ッドの中央部の上面を上記吊りリードの立ち上がり部の
最上面よりも上方に位置させることにより、半導体チッ
プ搭載後の半導体チップと吊りリードとの干渉を容易か
つ確実に回避することができる。
In the lead frame, the upper surface of the central portion of the die pad is located above the uppermost surface of the rising portion of the suspension lead, so that the semiconductor chip after mounting the semiconductor chip can easily interfere with the suspension lead. It can be avoided without fail.

【0020】上記リードフレームにおいて、上記ダイパ
ッドの中央部と周辺部との間に打ち抜かれた部分を設け
ておくことにより、このリードフレームを用いて樹脂封
止を行なう際に封止樹脂を中央部の下方に流れ込ませる
ことが可能になり、ダイパッドの中央部と封止樹脂との
密着性の高い樹脂封止型半導体装置の形成に供すること
ができる。
In the lead frame, a punched portion is provided between the central portion and the peripheral portion of the die pad, so that when the lead frame is used for resin sealing, the sealing resin is applied to the central portion. Can be made to flow into the lower part of the die pad, and it can be used for forming a resin-sealed semiconductor device in which the central portion of the die pad and the sealing resin have high adhesion.

【0021】本発明の第1の樹脂封止型半導体装置は、
半導体チップと、上記半導体チップを支持するダイパッ
ドと、上記半導体チップを上記ダイパッド上に接着する
接着部材と、上記ダイパッドを支持するための複数の吊
りリードと、上記ダイパッドに向かって延びている複数
の信号用リードと、上記半導体チップと上記信号用リー
ドとを互いに電気的に接続する接続部材と、上記半導体
チップ,ダイパッド,接着部材,接続部材,吊りリード
及び信号用リードを封止する封止樹脂とを備えた樹脂封
止型半導体装置であって、上記信号用リードの一部は上
記封止樹脂の下面よりも下方に突出して外部端子として
機能しており、上記各吊りリードには、他の部分よりも
高くなった立ち上がり部が形成されており、上記ダイパ
ッドの中央部は、その周辺部からアップセットされてい
て、上記半導体チップは、上記中央部に搭載されて
て、上記半導体チップの下面は、上記吊りリードの最上
面よりも上方に位置している
The first resin-encapsulated semiconductor device of the present invention is
A semiconductor chip, a die pad that supports the semiconductor chip, an adhesive member that adheres the semiconductor chip onto the die pad, a plurality of suspension leads for supporting the die pad, and a plurality of extending extending toward the die pad. A signal lead, a connecting member for electrically connecting the semiconductor chip and the signal lead to each other, and a sealing resin for sealing the semiconductor chip, die pad, adhesive member, connecting member, suspension lead and signal lead. And a part of the signal lead protrudes below the lower surface of the encapsulating resin and functions as an external terminal. The upper part of the die pad is formed higher than that of the semiconductor chip, and the central part of the die pad is upset from its peripheral part. Flop, have been mounted on the central part
The bottom surface of the semiconductor chip is the top of the suspension lead.
It is located above the plane .

【0022】これにより、上述の作用効果により、樹脂
封止型半導体装置における半導体チップの選択性の向上
と耐湿性の向上とを図ることができる。
As a result, due to the above-mentioned effects, it is possible to improve the selectivity and the moisture resistance of the semiconductor chip in the resin-sealed semiconductor device.

【0023】上記第1の樹脂封止型半導体装置におい
て、上記半導体チップの下面を上記吊りリードの最上面
よりも上方に位置させることが好ましい。
In the first resin-encapsulated semiconductor device, it is preferable that the lower surface of the semiconductor chip is located above the uppermost surface of the suspension lead.

【0024】上記第1の樹脂封止型半導体装置におい
て、上記吊りリードの立ち上がり部を、ダイパッドに近
い部分から外方に向かってその高さ位置が低くなるよう
に傾斜させることができる。
In the first resin-encapsulated semiconductor device, the rising portion of the suspension lead can be inclined such that the height position thereof becomes lower from the portion near the die pad toward the outside.

【0025】上記第1の樹脂封止型半導体装置におい
て、上記ダイパッドの中央部と周辺部との間に打ち抜か
れた部分を設け、上記ダイパッドの中央部の下方にも上
記封止樹脂を埋め込んでおくことにより、ダイパッドの
中央部と封止樹脂との密着性をより高めることができ
る。
In the first resin-encapsulated semiconductor device, a punched portion is provided between the central portion and the peripheral portion of the die pad, and the encapsulating resin is embedded below the central portion of the die pad. By setting it, the adhesiveness between the central portion of the die pad and the sealing resin can be further enhanced.

【0026】上記第1の樹脂封止型半導体装置におい
て、上記ダイパッドの周辺部の下面に閉ループの溝を形
成することにより、周辺部の下面に封止樹脂のまわり込
みのない樹脂封止型半導体装置を得ることができる。
In the first resin-encapsulated semiconductor device, a closed-loop groove is formed on the lower surface of the peripheral portion of the die pad, so that the resin-encapsulated semiconductor without encapsulation of the encapsulating resin on the lower surface of the peripheral portion. The device can be obtained.

【0027】[0027]

【0028】[0028]

【0029】[0029]

【0030】本発明の樹脂封止型半導体装置の製造方法
は、半導体チップを準備する工程(a)と、上記半導体
チップを搭載しようとする領域に設けられた開口部、上
記開口部を取り囲む外枠、上記開口部内に配置され半導
体チップを支持するためのダイパッド、上記ダイパッド
を支持するための複数の吊りリード、及び上記開口部の
縁において上記外枠に接続され上記ダイパッドに向かっ
て延びる複数の信号用リードとを有し、上記各吊りリー
ドの一部が他の部分よりも高くなった立ち上がり部とな
っており、上記ダイパッドの中央部がその周辺部からア
ップセットされているリードフレームを準備する工程
(b)と、上記リードフレームのダイパッドの中央部の
上に上記半導体チップを固着させる工程(c)と、接続
部材により、上記半導体チップと上記信号用リードとを
互いに電気的に接続する工程(d)と、上記リードフレ
ームの裏面と封止金型との間に封止テープを介在させ、
上記リードフレームと封止テープとに型締め力を印加し
た状態で、上記半導体チップ,ダイパッド,接続部材,
吊りリード及び信号用リードを封止樹脂により封止する
工程(e)とを備えている。
The method of manufacturing a resin-encapsulated semiconductor device of the present invention comprises a step (a) of preparing a semiconductor chip, an opening provided in a region where the semiconductor chip is to be mounted, and an outer portion surrounding the opening. A frame, a die pad for supporting the semiconductor chip arranged in the opening, a plurality of suspension leads for supporting the die pad, and a plurality of extending to the die pad connected to the outer frame at the edge of the opening. Prepare a lead frame that has a signal lead, a part of each suspension lead is a rising part higher than other parts, and the center part of the die pad is upset from its peripheral part. Step (b), step (c) of fixing the semiconductor chip on the central portion of the die pad of the lead frame, and the connecting member The body tip and the signal leads and each other step of electrically connecting (d), is interposed a sealing tape between the back and the sealing die of the lead frame,
With the mold clamping force applied to the lead frame and the sealing tape, the semiconductor chip, the die pad, the connecting member,
And a step (e) of sealing the suspension lead and the signal lead with a sealing resin.

【0031】この方法により、上述のように半導体チッ
プのサイズの制限を緩和しつつ、かつ、樹脂封止工程に
おけるダイパッドの変形や移動を防止しつつ、信号用リ
ードの下部が封止樹脂から突出した構造を得ることがで
きる。
With this method, the lower portion of the signal lead projects from the sealing resin while relaxing the size limitation of the semiconductor chip as described above and preventing the die pad from being deformed or moved in the resin sealing step. The obtained structure can be obtained.

【0032】上記樹脂封止型半導体装置の製造方法にお
いて、上記工程(e)では、上記リードフレームの外枠
と封止テープとに型締め力を印加することにより、外枠
に隣接している信号用リードの下部の封止樹脂からの突
出量を大きくすることができる。
In the method of manufacturing a resin-sealed semiconductor device, in the step (e), a mold clamping force is applied to the outer frame of the lead frame and the sealing tape so that the lead frame is adjacent to the outer frame. The amount of protrusion of the lower portion of the signal lead from the sealing resin can be increased.

【0033】上記樹脂封止型半導体装置の製造方法にお
いて、上記工程(a)では、上記ダイパッドの周辺部の
下面に閉ループの溝を形成しておくことにより、ダイパ
ッドの周辺部の下面に封止樹脂がまわり込むのを確実に
防止することができる。
In the method of manufacturing a resin-sealed semiconductor device described above, in the step (a), a closed loop groove is formed in the lower surface of the peripheral portion of the die pad to seal the lower surface of the peripheral portion of the die pad. It is possible to reliably prevent the resin from getting around.

【0034】上記樹脂封止型半導体装置の製造方法にお
いて、上記工程(a)では、上記ダイパッドの中央部と
周辺部との間に打ち抜き部を形成しておくことにより、
樹脂封止工程において封止樹脂をダイパッドの中央部の
下方に埋め込ませることができる。
In the method of manufacturing a resin-sealed semiconductor device, in the step (a), a punched portion is formed between the central portion and the peripheral portion of the die pad,
In the resin sealing step, the sealing resin can be embedded below the center of the die pad.

【0035】[0035]

【発明の実施の形態】(第1の実施形態)以下の実施形
態においては、樹脂封止型半導体装置としてパワー素子
を内蔵するパワーQFNに本発明を適用した場合の構造
を例にとって説明する。
BEST MODE FOR CARRYING OUT THE INVENTION (First Embodiment) In the following embodiments, a structure in which the present invention is applied to a power QFN incorporating a power element as a resin-sealed semiconductor device will be described as an example.

【0036】−パワーQFNの構造− 図1(a)は、本発明の第1の実施形態に係るパワーQ
FNの構造を拡大して示す断面図であって、図1(b)
に示すIa−Ia線における断面図である。また、図1
(b)は、本実施形態のパワーQFNの平面図である。
ただし、図1(a)においては、構造の理解を容易にす
るために断面の縦方向における寸法拡大率を横方向にお
ける寸法拡大率よりも高くしている。また、図1(b)
においては封止樹脂6を透明体として扱っている。
—Structure of Power QFN— FIG. 1A shows the power Q according to the first embodiment of the present invention.
It is sectional drawing which expands and shows the structure of FN, Comprising: FIG.
It is sectional drawing in the Ia-Ia line shown in FIG. Also, FIG.
(B) is a plan view of the power QFN of the present embodiment.
However, in FIG. 1A, the dimension enlargement ratio in the vertical direction of the cross section is set higher than the dimension enlargement ratio in the horizontal direction in order to facilitate understanding of the structure. In addition, FIG.
In the above, the sealing resin 6 is treated as a transparent body.

【0037】図2は、本実施形態のパワーQFNの裏面
図であって、図2においては封止樹脂を不透明体として
扱っている。
FIG. 2 is a rear view of the power QFN according to the present embodiment. In FIG. 2, the sealing resin is treated as an opaque body.

【0038】図1(a),(b)及び図2に示すよう
に、本実施形態のパワーQFNは、リードフレームから
分離された以下の部材を備えている。すなわち、電源や
接地を含む電気信号を伝えるための信号用リード1と、
半導体チップ4を搭載するためのダイパッド2と、その
ダイパッド2を支持するための吊りリード3とが設けら
れている。
As shown in FIGS. 1 (a), 1 (b) and 2, the power QFN of this embodiment includes the following members separated from the lead frame. That is, a signal lead 1 for transmitting an electric signal including a power source and ground,
A die pad 2 for mounting the semiconductor chip 4 and a suspension lead 3 for supporting the die pad 2 are provided.

【0039】ここで、本実施形態の特徴は、ダイパッド
2において円形の半切断部11により中央部2aが周辺
部2bよりもアップセットされていることと、吊りリー
ド3には2カ所の曲げ部13,14が設けられていて吊
りリード3が変形吸収機能を付与されていることであ
る。そして、ダイパッド2の中央部2aの上に半導体チ
ップ4がDB(ダイボンド)ペースト7により接合され
ており、半導体チップ4の電極パッド(図示せず)と信
号用リード1とは、金属細線5によって互いに電気的に
接続されている。
Here, the feature of this embodiment is that the central portion 2a is upset more than the peripheral portion 2b by the circular semi-cut portion 11 in the die pad 2, and the hanging lead 3 has two bent portions. That is, the suspension leads 3 are provided with the deformation absorbing function. The semiconductor chip 4 is bonded onto the central portion 2a of the die pad 2 with a DB (die bond) paste 7, and the electrode pad (not shown) of the semiconductor chip 4 and the signal lead 1 are connected by a thin metal wire 5. Electrically connected to each other.

【0040】円形の半切断部11は、ダイパッド2を構
成している金属板に対して、プレスによる打ち抜き加工
を途中で停止し、円形に打ち抜く手前の半切断状態で円
形部分が金属板に接続されている部分である。この半切
断部11は、その突出した方向への押圧力により円形の
半切断部分が破断する構造を有する。
The circular semi-cutting portion 11 stops the punching process by a press on the metal plate forming the die pad 2, and the circular portion is connected to the metal plate in a semi-cutting state before punching in a circular shape. It is the part that is being done. The half-cut portion 11 has a structure in which a circular half-cut portion is broken by the pressing force in the protruding direction.

【0041】なお、ダイパッド2の半切断部11の代わ
りにハーフエッチにより中央部2aを周辺部からアップ
セットさせることも可能である。
Instead of the semi-cut portion 11 of the die pad 2, it is possible to upset the central portion 2a from the peripheral portion by half etching.

【0042】そして、信号用リード1,ダイパッド2,
吊りリード3,半導体チップ4及び金属細線5は、封止
樹脂6内に封止されている。ただし、信号用リード1の
下部と吊りリード3の外方側端部の下部とは封止樹脂6
の下面よりも下方に突出している。この信号用リード1
の下部が、母基板との電気的接続を行なうための外部電
極9(外部端子)として機能している。また、外部電極
9の下面には、樹脂封止工程における封止樹脂のはみ出
し部分(樹脂バリ)が存在していない。このような樹脂
バリの存在しないかつ下方に突出した外部電極9の構造
は、後述する製造方法によって容易に実現できる。
Then, the signal leads 1, the die pad 2,
The suspension lead 3, the semiconductor chip 4, and the thin metal wire 5 are sealed in a sealing resin 6. However, the lower part of the signal lead 1 and the lower part of the outer end of the suspension lead 3 are sealed with the resin 6
Projects downward from the lower surface of the. This signal lead 1
The lower part of the electrode functions as an external electrode 9 (external terminal) for electrically connecting to the mother substrate. Further, on the lower surface of the external electrode 9, there is no protruding portion (resin burr) of the sealing resin in the resin sealing step. Such a structure of the external electrode 9 having no resin burr and protruding downward can be easily realized by a manufacturing method described later.

【0043】一方、ダイパッド2の周辺部2bの下面
は、封止樹脂6の下面とほぼ共通の平面内にあって、封
止樹脂6に覆われることなく露出している。その結果、
ダイパッド2の周辺部2bの下面は、信号用リード1や
吊りリード3の外方側端部の下面よりも上方に位置して
おり、吊りリード3は外方に向かうほど高さ位置が低く
なるように傾斜している。また、ダイパッド2の周辺部
2bの下面において、1コーナー部のみが1番ピン表示
のために面取りされたほぼ正方形の平面形状を有する細
溝12が形成されている。
On the other hand, the lower surface of the peripheral portion 2b of the die pad 2 is in a substantially common plane with the lower surface of the sealing resin 6 and is exposed without being covered with the sealing resin 6. as a result,
The lower surface of the peripheral portion 2b of the die pad 2 is located above the lower surfaces of the outer end portions of the signal lead 1 and the suspension lead 3, and the suspension lead 3 becomes lower in height toward the outside. Is so inclined. Further, on the lower surface of the peripheral portion 2b of the die pad 2, there is formed a fine groove 12 having a substantially square planar shape in which only one corner portion is chamfered for displaying the first pin.

【0044】以下、本実施形態のパワーQFNの構造に
よる機能,作用効果について説明する。
The function, function and effect of the structure of the power QFN of this embodiment will be described below.

【0045】まず、信号用リード1の側方にはアウター
リードが存在せず、信号用リード1の下部が外部電極9
となっているので、半導体チップのサイズを維持しつつ
パワーQFNの小型化を図ることができる。しかも、外
部電極9の下面には樹脂バリが存在していないので、実
装基板側の電極との接合の信頼性が向上する。また、外
部電極9が封止樹脂6の下面よりも突出して形成されて
いるため、実装基板に樹脂封止型半導体装置を実装する
際の外部電極と実装基板の電極との接合において、外部
電極9のスタンドオフ高さが予め確保されていることに
なる。したがって、外部電極9をそのまま外部端子とし
て用いることができ、従来のように、実装基板への実装
のために外部電極9に半田ボールを付設する必要はな
く、製造工数、製造コスト的に有利となる。なお、後述
するように、細溝12が設けられていることにより、樹
脂バリの形成防止効果がより顕著になる。
First, there is no outer lead on the side of the signal lead 1, and the lower part of the signal lead 1 is the outer electrode 9.
Therefore, the size of the power QFN can be reduced while maintaining the size of the semiconductor chip. Moreover, since there is no resin burr on the lower surface of the external electrode 9, the reliability of bonding with the electrode on the mounting substrate side is improved. In addition, since the external electrode 9 is formed so as to project from the lower surface of the sealing resin 6, the external electrode is used when the external electrode and the electrode of the mounting substrate are joined when the resin-sealed semiconductor device is mounted on the mounting substrate. The standoff height of 9 is secured in advance. Therefore, the external electrode 9 can be used as it is as an external terminal, and it is not necessary to attach a solder ball to the external electrode 9 for mounting on a mounting board as in the conventional case, which is advantageous in terms of manufacturing steps and manufacturing cost. Become. As will be described later, the effect of preventing the formation of resin burrs becomes more prominent by providing the thin groove 12.

【0046】そして、吊りリード3の中間部分(立ち上
がり部)が2カ所の曲げ部13,14によって上方に持
ち上げられた断面形状を有しているので、吊りリード3
が変形吸収機能を有しており、信号用リード1の下部つ
まり外部電極9を封止樹脂6から突出させるために封止
テープを用いて樹脂封止を行なう際に、リードフレーム
の外枠に加わる型締め力に起因する吊りリード3の変形
によってダイパッド2の位置の変化や変形が生じるのを
防止することができる。
Since the intermediate portion (the rising portion) of the suspension lead 3 has a sectional shape which is lifted upward by the two bent portions 13 and 14, the suspension lead 3
Has a deformation absorbing function, and is used for the outer frame of the lead frame when resin sealing is performed using a sealing tape to project the lower portion of the signal lead 1, that is, the external electrode 9 from the sealing resin 6. It is possible to prevent the position of the die pad 2 from being changed or deformed due to the deformation of the suspension lead 3 caused by the applied mold clamping force.

【0047】さらに、ダイパッド2の中央部2aが半切
断部11によって上方に持ち上げられているので、半導
体チップ4が吊りリード3の曲げ部13よりも外方には
み出るほど半導体チップ4のサイズが大きい場合にも、
中央部2aの上に搭載される半導体チップ4の下面を吊
りリード3の最上面よりも上方に位置させることが可能
になり、半導体チップ4と吊りリード3の立ち上がり部
との干渉を招くことはない。言い換えると、吊りリード
3の一部に立ち上がり部を設けて変形吸収機能を持たせ
つつ、半導体チップ4のサイズの選択性を向上させるこ
とができる。
Further, since the central portion 2a of the die pad 2 is lifted up by the semi-cut portion 11, the size of the semiconductor chip 4 is so large that the semiconductor chip 4 protrudes outside the bent portion 13 of the suspension lead 3. Even if
It is possible to position the lower surface of the semiconductor chip 4 mounted on the central portion 2a above the uppermost surface of the suspension lead 3, which may cause interference between the semiconductor chip 4 and the rising portion of the suspension lead 3. Absent. In other words, it is possible to improve the size selectivity of the semiconductor chip 4 while providing a rising portion on a part of the suspension lead 3 to have a deformation absorbing function.

【0048】また、その結果、半導体チップ4の下面全
体がダイパッド2に接しているのではなく、ダイパッド
2の中央部2aのみと接していることになり、耐湿性が
向上する。その理由について、以下に説明する。図17
(a)〜(c)に示す従来の構造の場合には、半導体チ
ップのサイズが小さいものでは、半導体チップとダイパ
ッドとの間がいわゆるベタ付け状態になっていたので、
ダイパッド2と封止樹脂6との間から湿気や水分が侵入
すると半導体チップとダイパッドとの密着性が悪くなっ
たり、クラックが生じるなどの耐湿性の悪化を招くおそ
れがあった。それに対し、本実施形態のごとく、半導体
チップ4とダイパッド2とがダイパッド2の中央部2a
でのみ接している場合には、半導体チップ4のサイズが
ダイパッド2と同程度に小さい場合にも、ダイパッド2
の周辺部2bと半導体チップ4との間にも封止樹脂6が
存在する。その結果、小サイズの半導体チップ4であっ
ても封止樹脂6によって確実に保持されることになり、
湿気や水分が裏面側から侵入することを防止できるた
め、パッケージにクラックが発生することはない。
Further, as a result, the entire lower surface of the semiconductor chip 4 is not in contact with the die pad 2 but only with the central portion 2a of the die pad 2, so that the moisture resistance is improved. The reason will be described below. FIG. 17
In the case of the conventional structure shown in (a) to (c), since the semiconductor chip and the die pad are in a so-called solid state when the size of the semiconductor chip is small,
If moisture or water enters between the die pad 2 and the sealing resin 6, the adhesion between the semiconductor chip and the die pad may be deteriorated, or the moisture resistance may be deteriorated such as cracks. On the other hand, as in the present embodiment, the semiconductor chip 4 and the die pad 2 are the central portion 2a of the die pad 2.
If the size of the semiconductor chip 4 is as small as the die pad 2, the die pad 2
The sealing resin 6 also exists between the peripheral portion 2b and the semiconductor chip 4. As a result, even the small-sized semiconductor chip 4 is reliably held by the sealing resin 6,
Since moisture and water can be prevented from entering from the back side, the package will not be cracked.

【0049】なお、図1(a)に示す状態では、半導体
チップ4と吊りリード3の一部とが接触しているように
見えるが、半導体チップ4と吊りリード3とは接触して
いてもよいし接触していなくてもよい。また、ダイパッ
ド2のアップセット時における中央部2aの上面が吊り
リード3の最上面の上面よりも上方に位置するように形
成しておいてもよいし、ダイパッド2のアップセット時
における中央部2aの上面は吊りリード3の最上面の上
面よりも下方に位置しているがDBペースト7の厚みを
見込むと半導体チップ4の下面が吊りリード3の最上面
よりも上方に位置するようにしてもよい。半導体チップ
4と吊りリード3の一部とが接触している場合には、半
導体チップ4を支持する安定性が向上するという利点が
ある。
In the state shown in FIG. 1A, it seems that the semiconductor chip 4 and a part of the suspension lead 3 are in contact with each other, but even if the semiconductor chip 4 and the suspension lead 3 are in contact with each other. Good or not in contact. Further, the upper surface of the central portion 2a when the die pad 2 is upset may be formed so as to be located above the uppermost surface of the suspension lead 3, or the central portion 2a when the die pad 2 is upset. Is located below the uppermost surface of the suspension lead 3, but considering the thickness of the DB paste 7, the lower surface of the semiconductor chip 4 is located above the uppermost surface of the suspension lead 3. Good. When the semiconductor chip 4 and a part of the suspension lead 3 are in contact with each other, there is an advantage that the stability of supporting the semiconductor chip 4 is improved.

【0050】また、図1(a)に示すように、本実施形
態のパワーQFNによると、半導体チップ4が信号用リ
ード1の上方で信号用リード1とオーバーラップしてい
ても、半導体チップ4と信号用リード1とは干渉しない
ので、信号用リード1の内方側の長さを充分大きくし
て、信号用リード1と封止樹脂6との密着性を高めるこ
とができる利点もある。
Further, as shown in FIG. 1A, according to the power QFN of this embodiment, even if the semiconductor chip 4 overlaps the signal lead 1 above the signal lead 1, the semiconductor chip 4 does not overlap. Since the signal lead 1 does not interfere with the signal lead 1, there is an advantage that the inner length of the signal lead 1 can be made sufficiently large and the adhesion between the signal lead 1 and the sealing resin 6 can be enhanced.

【0051】−製造方法の説明− 次に、本実施形態のパワーQFNの製造方法について、
図面を参照しながら説明する。図3〜図8は、本実施形
態におけるパワーQFNの製造工程を示す断面図であ
る。
-Description of Manufacturing Method- Next, the manufacturing method of the power QFN of this embodiment will be described.
A description will be given with reference to the drawings. 3 to 8 are cross-sectional views showing the manufacturing process of the power QFN according to this embodiment.

【0052】まず、図3(a)に示す工程で、銅合金板
をエッチングによりパターニングして、半導体チップを
搭載するための開口部22が多数設けられたリードフレ
ーム20を形成する。図3(a)には、見やすくするた
めに1つの開口部のみを示すものとする。このリードフ
レーム20には、外枠21から開口22の内方に向かっ
て延びる信号用リード1と、半導体チップを搭載するた
めのダイパッド2と、ダイパッド2と外枠21とを接続
してダイパッド2を支持するための吊りリード3とが設
けられている。このリードフレーム20には、樹脂封止
の際、封止樹脂の流出を止めるタイバーが設けられてい
ない。
First, in a step shown in FIG. 3A, a copper alloy plate is patterned by etching to form a lead frame 20 having a large number of openings 22 for mounting semiconductor chips. In FIG. 3A, only one opening is shown for easy viewing. The lead frame 20 includes a signal lead 1 extending from the outer frame 21 toward the inside of the opening 22, a die pad 2 for mounting a semiconductor chip, and the die pad 2 and the outer frame 21 connected to each other. And a suspension lead 3 for supporting the. The lead frame 20 is not provided with a tie bar that prevents the sealing resin from flowing out during resin sealing.

【0053】なお、この状態で、リードフレーム20に
ニッケル(Ni),パラジウム(Pd),金(Au)な
どの金属メッキ層を形成してもよいし、次の図3(b)
に示す工程の後に金属メッキ層を形成してもよい。
In this state, a metal plating layer of nickel (Ni), palladium (Pd), gold (Au) or the like may be formed on the lead frame 20, and the following FIG.
You may form a metal plating layer after the process shown in FIG.

【0054】次に、図3(b)に示す工程で、プレス加
工を行なって、リードフレーム20のダイパッド2を中
央部2aと周辺部2bとに区分けする半切断部11を形
成する。図4(a),(b)は、このプレス加工の手順
を示す断面図である。まず、円形の開口部を有するダイ
31と、この開口部にほぼ一致する円形の平面形状を有
するポンチ32とからなる打ち抜き用プレス型を準備す
る。そして、図4(a)に示すように、リードフレーム
20のダイパッド2をポンチ32の上に載置して、上方
からダイ31をダイパッド2の上面に当接させる。次
に、図4(b)に示すように、ダイ31を下降させる。
このとき、ダイ31とポンチ32とがダイパッド2にそ
の両面から食い込むが、剪断部分の厚みaと、未剪断部
分の厚みbとがほぼ同じ値になる程度になったときに、
ダイ31の下降が停止するように、予めダイ31の下降
量を設定しておく。つまり、打ち抜き用プレス型を用い
ながら、ダイパッド2の中央部2aを打ち抜くのではな
く、半切断状態で残しておくのである。これにより、周
辺部2bからアップセットされた中央部2aが形成され
る。
Next, in the step shown in FIG. 3B, press working is performed to form a semi-cut portion 11 that divides the die pad 2 of the lead frame 20 into a central portion 2a and a peripheral portion 2b. 4A and 4B are cross-sectional views showing the procedure of this press working. First, a punching die including a die 31 having a circular opening and a punch 32 having a circular planar shape that substantially matches the opening is prepared. Then, as shown in FIG. 4A, the die pad 2 of the lead frame 20 is placed on the punch 32, and the die 31 is brought into contact with the upper surface of the die pad 2 from above. Next, as shown in FIG. 4B, the die 31 is lowered.
At this time, the die 31 and the punch 32 bite into the die pad 2 from both sides thereof, but when the thickness a of the sheared portion and the thickness b of the unsheared portion become substantially the same value,
The descending amount of the die 31 is set in advance so that the descending of the die 31 is stopped. That is, while using the punching die, the central portion 2a of the die pad 2 is not punched but left in a semi-cut state. As a result, the central portion 2a that is upset from the peripheral portion 2b is formed.

【0055】なお、この半切断加工を行なうことによ
り、一般的な曲げ加工に比較して、ダイパッド2の各部
に歪みを生ぜしめることなく広い範囲であるダイパッド
2の中央部2aをアップセットさせることができる利点
がある。
By performing the semi-cutting process, the central part 2a of the die pad 2 which is a wide range can be upset without causing distortion in each part of the die pad 2 as compared with the general bending process. There is an advantage that can be.

【0056】次に、吊りリード3の曲げ部13,14を
形成するためのプレス加工と、ダイパッドの周辺部2b
の下面の細溝12を形成するためのプレス加工を、順次
又は同時に行なう。
Next, press working for forming the bent portions 13 and 14 of the suspension lead 3 and the peripheral portion 2b of the die pad are performed.
The press working for forming the narrow groove 12 on the lower surface of the is performed sequentially or simultaneously.

【0057】以下の図5〜図8においては、図1(b)
に示すIa−Ia線断面に相当する断面の構造の変化を示し
ている。また、各図において縦方向における拡大率を横
方向における拡大率よりも大きくしている。
In FIG. 5 to FIG. 8 below, FIG.
7 shows a change in structure of a cross section corresponding to the cross section taken along line Ia-Ia shown in FIG. Further, in each figure, the enlargement ratio in the vertical direction is made larger than the enlargement ratio in the horizontal direction.

【0058】図5に示す工程で、用意したリードフレー
ムのダイパッド2の中央部2aの上に半導体チップ4を
載置して、エポキシ樹脂をバインダーとする銀ペースト
からなるDBペースト7により両者を互いに接合する。
この工程は、いわゆるダイボンド工程である。
In the step shown in FIG. 5, the semiconductor chip 4 is placed on the central portion 2a of the die pad 2 of the prepared lead frame, and the two are mutually separated by the DB paste 7 made of silver paste using epoxy resin as a binder. To join.
This process is a so-called die bonding process.

【0059】次に、図6に示す工程で、半導体チップ4
の電極パッド(図示せず)と信号用リード1とを金属細
線5により電気的に接続する。この工程は、いわゆるワ
イヤーボンド工程である。金属細線5としては、アルミ
ニウム細線、金(Au)線などを適宜選択して用いるこ
とができる。また、半導体チップ4と信号用リード1と
の電気的な接続は、金属細線5でなくバンプなどにより
行なってもよい。
Next, in the step shown in FIG. 6, the semiconductor chip 4 is
The electrode pad (not shown) and the signal lead 1 are electrically connected by the thin metal wire 5. This process is a so-called wire bond process. As the metal thin wire 5, an aluminum thin wire, a gold (Au) wire, or the like can be appropriately selected and used. Further, the electrical connection between the semiconductor chip 4 and the signal lead 1 may be made by a bump or the like instead of the metal thin wire 5.

【0060】次に、図7に示す工程で、半導体チップ1
5が接合され、封止テープ15が貼り付けられたリード
フレーム20を封止金型に取り付けた状態で、リードフ
レーム20と信号用リード1の裏面側との間に封止テー
プ15を介在させる。このとき、後述するように封止テ
ープ15は、ロールによって供給される。また、本実施
形態においては、リードフレームは図7に示す状態とは
上下を逆にして封止金型にセットされるが、図7に示す
状態でセットされてもよい。図7に示す状態では、まだ
型締め力が作用していない。
Next, in the step shown in FIG. 7, the semiconductor chip 1
The sealing tape 15 is interposed between the lead frame 20 and the back surface of the signal lead 1 in a state where the lead frame 20 to which 5 is bonded and the sealing tape 15 is attached is attached to the sealing mold. . At this time, the sealing tape 15 is supplied by a roll as described later. Further, in the present embodiment, the lead frame is set upside down in the state shown in FIG. 7 and set in the sealing mold, but it may be set up in the state shown in FIG. 7. In the state shown in FIG. 7, the mold clamping force has not yet acted.

【0061】この封止テープ15は、樹脂封止工程にお
いて信号用リード1の裏面側に封止樹脂がまわり込まな
いようにするマスク的な役割を果たさせるためのもので
あり、この封止テープ15の存在によって、信号用リー
ド1の裏面に樹脂バリが形成されるのを防止することが
できる。この封止テープ15は、ポリエチレンテレフタ
レート,ポリイミド,ポリカーボネートなどを主成分と
する樹脂をベースとしたテープであり、樹脂封止後は容
易に剥がすことができ、また樹脂封止時における高温環
境に耐性があるものであればよい。ここでは、ポリエチ
レンテレフタレートを主成分としたテープを用い、厚み
は50[μm]とした。
The sealing tape 15 serves to act as a mask for preventing the sealing resin from getting around the back surface of the signal lead 1 in the resin sealing process. The presence of the tape 15 can prevent the resin burr from being formed on the back surface of the signal lead 1. The sealing tape 15 is a tape based on a resin containing polyethylene terephthalate, polyimide, polycarbonate or the like as a main component, and can be easily peeled off after the resin sealing and is resistant to a high temperature environment at the time of resin sealing. If there is Here, a tape containing polyethylene terephthalate as a main component was used, and the thickness was 50 [μm].

【0062】なお、ここでは、この封止テープ15は、
リードフレーム20の外枠21,信号用リード1,吊り
リード3の立ち上がり部を除く部分,ダイパッド2の周
辺部2bの各下面に密着している。
Here, the sealing tape 15 is
The outer frame 21 of the lead frame 20, the signal leads 1, the portions other than the rising portions of the suspension leads 3, and the lower surfaces of the peripheral portion 2b of the die pad 2 are in close contact with each other.

【0063】次に、図8に示す工程で、封止金型内にエ
ポキシ樹脂からなる封止樹脂6を流し込んで樹脂封止を
行う。この際、信号用リード1の裏面側に封止樹脂6が
まわり込まないように、金型の型締め力をリードフレー
ム20の外枠及び封止テープ15に加えた状態で樹脂封
止する。つまり、外枠に隣接している信号用リード1の
裏面側の封止テープ15面を金型面側に押圧して樹脂封
止を行う。従って、ダイパッド2には直接型締め力が加
わらないので、ダイパッド2は上方に持ち上がった状態
になり、吊りリード3は外方に向かうほど高さ位置が低
くなるように傾斜する。
Next, in the step shown in FIG. 8, the sealing resin 6 made of epoxy resin is poured into the sealing mold to perform resin sealing. At this time, the mold sealing force of the mold is applied to the outer frame of the lead frame 20 and the sealing tape 15 so that the sealing resin 6 does not wrap around the back surface of the signal lead 1. That is, the surface of the sealing tape 15 on the back surface side of the signal lead 1 adjacent to the outer frame is pressed against the mold surface to perform resin sealing. Therefore, since the die clamping force is not directly applied to the die pad 2, the die pad 2 is lifted upward and the suspension lead 3 is inclined so that the height position becomes lower toward the outside.

【0064】最後に、信号用リード1の裏面に貼付した
封止テープ15をピールオフにより除去すると、封止樹
脂6の裏面より突出した外部電極9が形成されている。
そして、信号用リード1の先端部を、信号用リード1の
先端面と封止樹脂6の側面とがほぼ同一面になるように
切り離すことにより、、図1(a)に示すようなパワー
QFNが完成される。
Finally, when the sealing tape 15 attached to the back surface of the signal lead 1 is removed by peeling off, the external electrode 9 protruding from the back surface of the sealing resin 6 is formed.
Then, the tip portion of the signal lead 1 is separated so that the tip surface of the signal lead 1 and the side surface of the sealing resin 6 are substantially flush with each other, so that the power QFN as shown in FIG. Is completed.

【0065】本実施形態の製造方法によると、樹脂封止
工程の前に予め信号用リード1の裏面と封止金型との間
に封止テープ15を介在させているので、封止樹脂6が
信号用リード1の下面にまわり込むことがなく、外部電
極となる信号用リード1の裏面には樹脂バリの発生はな
い。したがって、信号用リードの下面を露出させる従来
の樹脂封止型半導体装置の製造方法のごとく、信号用リ
ード上に形成された樹脂バリをウォータージェットなど
によって除去する必要はない。すなわち、この樹脂バリ
を除去するための面倒な工程の削除によって、樹脂封止
型半導体装置(パワーQFN)の量産工程における工程
の簡略化が可能となる。また、従来、ウォータージェッ
トなどによる樹脂バリ除去工程において生じるおそれの
あったリードフレームのニッケル(Ni),パラジウム
(Pd),金(Au)などの金属メッキ層の剥がれは解
消できる。そのため、樹脂封止工程前における各金属層
のプリメッキが可能となる。
According to the manufacturing method of the present embodiment, since the sealing tape 15 is previously interposed between the back surface of the signal lead 1 and the sealing die before the resin sealing step, the sealing resin 6 Does not go around to the lower surface of the signal lead 1, and there is no resin burr on the back surface of the signal lead 1 that serves as an external electrode. Therefore, it is not necessary to remove the resin burr formed on the signal lead by a water jet or the like unlike the conventional method for manufacturing a resin-sealed semiconductor device in which the lower surface of the signal lead is exposed. That is, by eliminating the troublesome process for removing the resin burr, the process in the mass production process of the resin-sealed semiconductor device (power QFN) can be simplified. Further, the peeling of the metal plating layer of nickel (Ni), palladium (Pd), gold (Au) or the like of the lead frame, which may occur in the conventional resin burr removal process using a water jet, can be eliminated. Therefore, it is possible to pre-plat each metal layer before the resin sealing step.

【0066】加えて、以上の製造方法によって形成され
た外部電極9は、封止樹脂6の下面から下方に突出して
いるので、従来のように半田ボールを付設することな
く、外部電極9をそのまま外部端子として用いることが
できる。
In addition, since the external electrode 9 formed by the above manufacturing method projects downward from the lower surface of the encapsulating resin 6, the external electrode 9 can be used as it is without attaching solder balls as in the conventional case. It can be used as an external terminal.

【0067】なお、図8に示すように、樹脂封止工程に
おいては、溶融している封止樹脂6の熱によって封止テ
ープ15が軟化するとともに熱収縮するので、信号用リ
ード1が封止テープ15に大きく食い込み、信号用リー
ド1の裏面と封止樹脂6の裏面との間には段差が形成さ
れる。したがって、信号用リード1の裏面は封止樹脂6
の裏面から突出した構造となり、信号用リード1の下部
である外部電極9のスタンドオフ高さを確保できる。そ
のため、この突出した外部電極9をそのまま外部端子と
して用いることができることになる。
As shown in FIG. 8, in the resin sealing step, the sealing tape 15 is softened and thermally contracted by the heat of the molten sealing resin 6, so that the signal lead 1 is sealed. The tape 15 bites largely, and a step is formed between the back surface of the signal lead 1 and the back surface of the sealing resin 6. Therefore, the back surface of the signal lead 1 is covered with the sealing resin 6
Since it has a structure projecting from the back surface, the standoff height of the external electrode 9 below the signal lead 1 can be secured. Therefore, this protruding external electrode 9 can be used as it is as an external terminal.

【0068】また、信号用リード1の裏面と封止樹脂6
の裏面との間の段差の大きさは、封止工程前に貼付した
封止テープ15の厚みによりコントロールすることがで
きる。本発明では、50[μm]の封止テープ15を用
いているので、段差の大きさつまり外部電極9の突出量
は、一般的にはその半分程度であり最大50[μm]で
ある。すなわち、封止テープ15が信号用リード1の裏
面よりも上方に入り込む量が封止テープ15の厚さ分で
定まることから、外部電極9の突出量を封止テープ15
の厚みによりセルフコントロールでき、製造の容易化を
図ることができる。この外部電極9の突出量を管理する
ためには、量産工程で封止テープ15の厚みを管理する
だけでよく、別工程を設ける必要がないので、本発明の
製造方法は、工程管理のコスト上きわめて有利な方法で
ある。なお、介在させる封止テープ15については、所
望とする段差の大きさに合わせて、材質の硬度、厚み、
および熱による軟化性を決定することができる。
Further, the back surface of the signal lead 1 and the sealing resin 6
The size of the step between the back surface and the back surface can be controlled by the thickness of the sealing tape 15 attached before the sealing step. In the present invention, since the sealing tape 15 having a thickness of 50 [μm] is used, the size of the step, that is, the protruding amount of the external electrode 9 is generally about half that, and the maximum is 50 [μm]. That is, since the amount of the sealing tape 15 entering above the back surface of the signal lead 1 is determined by the thickness of the sealing tape 15, the amount of protrusion of the external electrode 9 can be adjusted.
The thickness can be self-controlled to facilitate manufacturing. In order to control the protrusion amount of the external electrode 9, it is only necessary to control the thickness of the sealing tape 15 in the mass production process, and it is not necessary to provide another process. This is an extremely advantageous method. Regarding the sealing tape 15 to be interposed, the hardness, thickness, and material of the material are adjusted according to the desired size of the step.
And thermal softness can be determined.

【0069】また、ダイパッド2の周辺部2bの下面に
細溝12が設けられているので、樹脂封止の際に溶融し
た封止樹脂6の注入圧力によってダイパッドの周辺部2
bが下方に押圧され、封止テープ15がこの細溝12の
縁部にかみ込まれることにより、封止樹脂6のまわり込
みがより効果的に阻止される。
Further, since the narrow groove 12 is provided on the lower surface of the peripheral portion 2b of the die pad 2, the peripheral portion 2 of the die pad is formed by the injection pressure of the sealing resin 6 melted at the time of resin sealing.
Since b is pressed downward and the sealing tape 15 is caught in the edge portion of the narrow groove 12, the wraparound of the sealing resin 6 is more effectively prevented.

【0070】−樹脂封止工程の詳細− 次に、本実施形態における樹脂封止工程の詳細について
説明する。
-Details of Resin Sealing Step- Next, details of the resin sealing step in this embodiment will be described.

【0071】図9(a)は、本実施形態において用いた
封止用金型(下金型)の平面図であり、図9(b)は図
9(a)の中央線における樹脂封止の状態を示す断面図
である。また、図10(a)〜(c)は、本実施形態に
おける封止テープの供給装置を付設した樹脂封止装置お
よび樹脂封止の手順を概略的に説明するための斜視図で
ある。図11は、樹脂封止時における封止金型内の状態
を示す断面図である。
FIG. 9A is a plan view of a sealing die (lower die) used in this embodiment, and FIG. 9B is a resin encapsulation on the center line of FIG. 9A. It is a cross-sectional view showing the state of. 10 (a) to 10 (c) are perspective views for schematically explaining a resin sealing device provided with a sealing tape supplying device and a resin sealing procedure in the present embodiment. FIG. 11 is a cross-sectional view showing a state inside the sealing die during resin sealing.

【0072】図9(a),(b)に示すように、本実施
形態で用いた封止金型51は、上金型51aと下金型1
5bとからなっている。そして、上金型51aには、4
カ所の真空引き穴53及び各真空引き穴53間を連通さ
せるための真空引き溝52が設けられている。また、図
10(a)に示すように、封止金型51の下金型51b
には、2つの半導体製品成型部60(リードフレーム2
0に登載される半導体チップ4の数に対応した数のダイ
キャビティが形成されている部分)と、各半導体製品成
型部60に封止樹脂を供給するための封止樹脂流通路6
1とが設けられている。
As shown in FIGS. 9A and 9B, the sealing mold 51 used in this embodiment is the upper mold 51a and the lower mold 1.
It consists of 5b. And the upper die 51a has 4
There are provided vacuum suction holes 53 and vacuum suction grooves 52 for communicating the respective vacuum suction holes 53. Further, as shown in FIG. 10A, the lower mold 51b of the sealing mold 51 is formed.
Includes two semiconductor product molding parts 60 (lead frame 2
(A portion in which a number of die cavities corresponding to the number of semiconductor chips 4 mounted on 0 are formed) and a sealing resin flow path 6 for supplying a sealing resin to each semiconductor product molding portion 60.
1 and are provided.

【0073】図9(a),(b)には、見やすくするた
めに1つのダイキャビティにおける構造やセット状態し
か示されていないが、他のダイキャビティにおいてもこ
れと同じ構造やセット状態となっている。まず、1つの
ダイキャビティ内における樹脂封止の状態について、図
9(b)を参照しながら説明する。
9 (a) and 9 (b), only the structure and set state in one die cavity are shown for the sake of clarity, but the same structure and set state in other die cavities are also shown. ing. First, the state of resin sealing in one die cavity will be described with reference to FIG.

【0074】まず、下金型51bの各ダイキャビティー
内に各半導体チップ4が収納されるように、リードフレ
ーム20を下金型51b上にセットする。このとき、上
金型51aの下面と封止テープ15の上面とが互いに接
触した状態となる。そして、上金型51aを押圧すると
ともに、真空引き装置(図示せず)により、上金型51
aに形成された4ケ所の真空引き穴53を介して封止テ
ープ15を封止金型内で4方向に真空引きし、均一に延
ばした状態を維持する。この状態で樹脂封止工程を行な
うことにより、樹脂封止時の熱収縮による封止テープ1
5のシワ発生を防止することができる。その結果、樹脂
封止型半導体装置の樹脂の裏面が平坦に形成される。
First, the lead frame 20 is set on the lower mold 51b so that each semiconductor chip 4 is housed in each die cavity of the lower mold 51b. At this time, the lower surface of the upper mold 51a and the upper surface of the sealing tape 15 are in contact with each other. Then, while pressing the upper mold 51a, the upper mold 51 is evacuated by a vacuuming device (not shown).
The sealing tape 15 is evacuated in four directions in the sealing die through the four vacuum suction holes 53 formed in a to maintain the state of being uniformly extended. By performing the resin sealing step in this state, the sealing tape 1 due to heat shrinkage at the time of resin sealing
It is possible to prevent wrinkles of No. 5 from occurring. As a result, the back surface of the resin of the resin-encapsulated semiconductor device is formed flat.

【0075】以下、上述の封止テープのシワがなくなる
メカニズムについて、さらに詳細に説明する。樹脂封止
の際、封止テープ15が熱収縮を起こし、縮まろうとす
る作用に対して、真空引き穴53から真空引きを行なう
ことで、封止テープ15が各真空引き穴53の方向に引
っ張られる。このように、封止テープ15に延張状態を
与えることにより、封止テープ15の収縮が抑制され
て、シワの発生が防止される。したがって、形成された
樹脂封止型半導体装置の裏面において、封止テープ15
と接していた封止樹脂6の面が平坦になっている。
The mechanism of eliminating the above-mentioned wrinkles of the sealing tape will be described in more detail below. At the time of resin sealing, the sealing tape 15 undergoes heat shrinkage, and the vacuum tape 53 is evacuated against the shrinking action, so that the sealing tape 15 is pulled in the direction of each vacuum vacuum hole 53. To be In this way, by giving the stretched state to the sealing tape 15, the shrinkage of the sealing tape 15 is suppressed and the occurrence of wrinkles is prevented. Therefore, the sealing tape 15 is formed on the back surface of the formed resin-sealed semiconductor device.
The surface of the sealing resin 6 that was in contact with is flat.

【0076】上金型51aの真空引き穴53につながる
真空引き溝52は、封止テープ15の伸び率を考慮し
て、その深さや幅が形成されていることが望ましい。
It is desirable that the vacuum drawing groove 52 connected to the vacuum drawing hole 53 of the upper mold 51a be formed in depth and width in consideration of the elongation rate of the sealing tape 15.

【0077】ただし、真空引き溝を設けずに、各真空引
き穴から個別に封止テープを引っ張ることによっても、
封止テープのシワの発生を防止する効果を発揮すること
ができる。
However, it is also possible to pull the sealing tape individually from each vacuum drawing hole without providing the vacuum drawing groove.
The effect of preventing wrinkles from being generated on the sealing tape can be exerted.

【0078】なお、真空引き溝の形状や数は図9(a)
に示す形状や数に限定されるものではない。例えば、真
空引き溝を複数列設けることも可能である。
The shape and number of the vacuum suction grooves are shown in FIG. 9 (a).
It is not limited to the shape and the number shown in. For example, it is possible to provide a plurality of rows of vacuum suction grooves.

【0079】また、図9(b)に示す構造に加えて、上
金型51aの上面のうち信号用リード1の上方に位置す
る領域に、彫り込み部を設けて、樹脂封止の際、封止テ
ープ15の一部をその彫り込み部に逃げ込ませることに
より、各信号用リード1間に形成されやすい深い溝を浅
く抑制するようにしてもよい。
In addition to the structure shown in FIG. 9B, an engraved portion is provided in a region located above the signal lead 1 on the upper surface of the upper die 51a to seal the resin when sealing. By escaping a part of the stop tape 15 into the engraved portion, a deep groove that is likely to be formed between the signal leads 1 may be suppressed shallowly.

【0080】また、封止テープ15のしわを防止する方
法としては、真空引き溝を設ける方法に限定されるもの
ではなく、互いに係合する凹部と凸部とを上金型,下金
型にそれぞれ形成しておいて、上金型と下金型との間に
型締め力を加えたときに凹部と凸部とが係合することに
よって封止テープに張力を与えることも可能である。さ
らに、封止金型にクランパを設け、クランパによって封
止テープに張力を与えることも可能である。
Further, the method of preventing the sealing tape 15 from wrinkling is not limited to the method of providing the vacuum drawing groove, and the concave and convex portions engaging with each other are formed in the upper mold and the lower mold. It is also possible to apply tension to the sealing tape by forming the respective parts and engaging the concave part and the convex part when the mold clamping force is applied between the upper mold and the lower mold. Further, it is possible to provide a clamper on the sealing die and apply tension to the sealing tape by the clamper.

【0081】次に、封止テープ15の供給方法と、全体
的な樹脂封止の手順とについて、図10(a),(b)
及び図11を参照しながら説明する。
Next, the method for supplying the sealing tape 15 and the procedure for the overall resin sealing will be described with reference to FIGS.
11 and FIG. 11 will be described.

【0082】図10(a)に示すように、本実施形態の
樹脂封止装置には、巻き出しロール56aと巻き取りロ
ール56bとの間で一定の張力を加えながら、連続的に
封止テープ152の巻き出しと巻き取りとを行なうこと
が可能に構成された封止テープ供給装置が付設されてい
る。
As shown in FIG. 10A, in the resin sealing device of this embodiment, the sealing tape is continuously applied while applying a constant tension between the unwinding roll 56a and the winding roll 56b. A sealing tape supply device configured to be able to unwind and wind up 152 is additionally provided.

【0083】そして、図10(b)に示すように、多数
の半導体チップを搭載したリードフレーム20が下金型
51bにセットされると、樹脂タブレット62が下金型
51bの封止樹脂供給部に投入される。
Then, as shown in FIG. 10B, when the lead frame 20 on which a large number of semiconductor chips are mounted is set in the lower mold 51b, the resin tablet 62 becomes the sealing resin supply portion of the lower mold 51b. Be thrown into.

【0084】次に、図11に示すように、封止金型51
の上金型51aと下金型51bとが型締めされ、ピスト
ン58により下方から溶融した封止樹脂が各半導体製品
成型部60に供給されて、各ダイキャビティ毎に樹脂封
止型半導体装置55(パワーQFN)が射出成形され
る。そして、射出成形が終了すると、下金型51bが開
く。
Next, as shown in FIG. 11, a sealing mold 51 is used.
The upper mold 51a and the lower mold 51b are clamped, and the sealing resin melted from below by the piston 58 is supplied to each semiconductor product molding unit 60, and the resin-sealed semiconductor device 55 is provided for each die cavity. (Power QFN) is injection molded. Then, when the injection molding is completed, the lower mold 51b is opened.

【0085】この時、下金型51bが開くと同時に、図
10(c)に示す樹脂カル63と樹脂封止型半導体装置
55から封止テープ15が引き離される。また、封止テ
ープ15のうち、この樹脂封止工程で使用された部分は
巻き取りロールー56bに巻き取られ、次の樹脂封止工
程で使用する部分は巻き出しロール56aから供給され
る。その間に、樹脂カル63と樹脂封止型半導体装置5
5とは、下金型51bから取り出される。
At this time, at the same time when the lower die 51b is opened, the sealing tape 15 is separated from the resin cull 63 and the resin-sealed semiconductor device 55 shown in FIG. Further, of the sealing tape 15, the portion used in this resin sealing step is wound up by the winding roll 56b, and the portion used in the next resin sealing step is supplied from the unwinding roll 56a. In the meantime, the resin cull 63 and the resin-sealed semiconductor device 5
5 is taken out from the lower mold 51b.

【0086】本実施形態によると、巻き出しロール56
aと巻き取りロール56bとの間で、連続的に封止テー
プ15を供給することにより、封止テープを用いた樹脂
封止工程を迅速に行なうことができ、生産効率の向上を
図ることができる。また、巻き出しロール56aと巻き
取りロール56bとに回転力を加えることによっても、
封止テープ15に適正な張力を与えることができ、樹脂
封止工程における封止テープ15のシワの発生をより効
果的に抑制することができる。
According to this embodiment, the unwinding roll 56
By continuously supplying the sealing tape 15 between "a" and the winding roll 56b, the resin sealing process using the sealing tape can be performed quickly, and the production efficiency can be improved. it can. Further, by applying a rotational force to the unwinding roll 56a and the winding roll 56b,
Appropriate tension can be applied to the sealing tape 15, and wrinkling of the sealing tape 15 in the resin sealing step can be more effectively suppressed.

【0087】なお、本実施形態においては、リードフレ
ーム20を金型に装着した状態で、封止テープ15を封
止金型に供給してリードフレーム20上に密着させるよ
うにしたが、このようなロール供給法ではなく、樹脂封
止工程前に予め封止テープ15をリードフレームの信号
用リード1の下面に貼付してもよい。
In the present embodiment, the sealing tape 15 is supplied to the sealing die to be brought into close contact with the lead frame 20 with the lead frame 20 mounted on the die. Instead of the simple roll supply method, the sealing tape 15 may be attached to the lower surface of the signal lead 1 of the lead frame in advance before the resin sealing step.

【0088】(第2の実施形態)次に、本発明の第2の
実施形態について説明する。上述の第1の実施形態にお
いては、図2に示すように、ダイパッド2の中央部(チ
ップ支持部)をアップセットした構造において中央部2
aの下方には封止樹脂6が存在しておらずに単に凹部と
なっていたが、本実施形態においては、ダイパッドの中
央部(チップ支持部)の下方をも封止樹脂で埋めるよう
にする。
(Second Embodiment) Next, a second embodiment of the present invention will be described. In the above-described first embodiment, as shown in FIG. 2, in the structure in which the central portion (chip supporting portion) of the die pad 2 is upset, the central portion 2
The encapsulating resin 6 does not exist below a and is simply a concave portion. However, in the present embodiment, the encapsulating resin is also filled under the central portion (chip supporting portion) of the die pad. To do.

【0089】図12(a),(b)は、本実施形態のパ
ワーQFNを形成するためのリードフレームの平面図及
び樹脂封止後におけるパワーQFNの裏面図である。
FIGS. 12A and 12B are a plan view of a lead frame for forming the power QFN of this embodiment and a back view of the power QFN after resin sealing.

【0090】図12(a)に示すように、ダイパッド2
の周辺部2bを除く部分は、アップセットされた正方形
の中央部2aと、中央部2aと周辺部2bとを互いに連
結する4本の連結部2cと、打ち抜かれた打ち抜き部2
dとに区分けされる。そして、連結部2cの2カ所に曲
げ部35,36を形成することによって、中央部2aを
周辺部2bからアップセットさせている。
As shown in FIG. 12A, the die pad 2
The portion except the peripheral portion 2b of the above is a square-shaped central portion 2a that is upset, four connecting portions 2c that connect the central portion 2a and the peripheral portion 2b to each other, and the punched-out punched portion 2
and d. The central portion 2a is upset from the peripheral portion 2b by forming the bent portions 35 and 36 at two places of the connecting portion 2c.

【0091】ただし、連結部2cの1カ所において上記
第1の実施形態と同様の半切断加工を行なうことにより
中央部2aをアップセットしてもかまわない。
However, the central portion 2a may be upset by performing the same semi-cutting processing as in the first embodiment at one place of the connecting portion 2c.

【0092】また、上記第1の実施形態においてはダイ
パッド2の周辺部2bの下面には1本の細溝12しか形
成していないが、本実施形態においては、周辺部2bの
下面上で閉ループを描く複数の細溝12a,12bが設
けられている。これは、ダイパッド2の周辺部2bの外
方側だけでなく内方側からも封止樹脂がまわり込むおそ
れがあるためである。
Further, in the first embodiment, only one thin groove 12 is formed on the lower surface of the peripheral portion 2b of the die pad 2, but in the present embodiment, a closed loop is formed on the lower surface of the peripheral portion 2b. A plurality of fine grooves 12a and 12b are provided. This is because the sealing resin may come around not only from the outer side of the peripheral portion 2b of the die pad 2 but also from the inner side.

【0093】本実施形態における製造工程の説明は省略
するが、ダイパッド上に半導体チップの登載するために
ダイボンド工程,金属細線を張るためのワイヤボンド工
程だけでなく、樹脂封止工程における封止テープをリー
ドフレームと封止金型との間に介在させるための方法
や、封止テープのしわをなくすためのロールによる封止
テープの供給など、基本的には上述の第1の実施形態に
おける製造工程をほぼそのまま適用することができる。
Although the description of the manufacturing process in this embodiment is omitted, the sealing tape in the resin sealing process as well as the die bonding process for mounting the semiconductor chip on the die pad and the wire bonding process for forming the thin metal wires. Basically, the manufacturing method according to the first embodiment described above, such as a method for interposing the sealing tape between the lead frame and the sealing die, and supplying the sealing tape with a roll for eliminating wrinkles of the sealing tape. The process can be applied almost as it is.

【0094】図12(b)に示すように、本実施形態の
リードフレームを用い、周辺部2bの下面と封止金型と
の間に封止テープを介在させて樹脂封止を行なった結果
得られるパワーQFNの裏面においては、ダイパッド2
の中央部2aの下方にも封止樹脂6がまわり込んでい
る。
As shown in FIG. 12 (b), the lead frame of this embodiment was used and the result of resin sealing with a sealing tape interposed between the lower surface of the peripheral portion 2b and the sealing mold. On the back surface of the obtained power QFN, the die pad 2
The sealing resin 6 also wraps around the lower part of the central portion 2a.

【0095】本実施形態のパワーQFNによると、この
ような打ち抜き部2dを設けることによって、樹脂封止
工程でダイパッド2の周囲から打ち抜き部2dを通って
封止樹脂6が中央部2aの下方に流れ込むことになる。
従って、ダイパッド2の中央部2aの下方にも封止樹脂
6を埋め込むことができるので、封止樹脂6とダイパッ
ド2との密着性が向上し、耐湿性の向上を含めてパワー
QFN全体の信頼性の向上を図ることができる。
According to the power QFN of this embodiment, by providing such a punched portion 2d, the sealing resin 6 is passed from the periphery of the die pad 2 through the punched portion 2d to the lower portion of the central portion 2a in the resin sealing step. It will flow.
Therefore, since the sealing resin 6 can be embedded below the central portion 2a of the die pad 2, the adhesion between the sealing resin 6 and the die pad 2 is improved, and the reliability of the entire power QFN including the improvement of the moisture resistance is improved. It is possible to improve the sex.

【0096】(第3の実施形態)次に、本発明の第3の
実施形態である樹脂封止型半導体装置(パワーQFN)
について説明する。図13(a)〜(c)は、それぞれ
本実施形態のパワーQFNに用いられるリードフレーム
の平面図、XIIIb−XIIIb線における断面図、XIIIc−XII
Ic線における断面図である。また、図14は、本実施形
態のリードフレームの斜視図である。
(Third Embodiment) Next, a resin-sealed semiconductor device (power QFN) according to a third embodiment of the present invention.
Will be described. 13A to 13C are respectively a plan view of a lead frame used in the power QFN of this embodiment, a cross-sectional view taken along line XIIIb-XIIIb, and XIIIc-XII.
It is sectional drawing in the Ic line. FIG. 14 is a perspective view of the lead frame of this embodiment.

【0097】図13(a)〜(c)及び図14に示すよ
うに、本実施形態のリードフレームのダイパッド40
は、正方形の中央部41(チップ支持部)と、4つのコ
ーナー部に設けられた円形のコーナー部42と、コーナ
ー部42に直接つながる4つの辺部43と、中央部41
と各辺部43と互いに連結する4つの連結部44と、打
ち抜かれた4カ所の打ち抜き部45とに区分けされる。
そして、中央部41と辺部43と連結部44とが4つの
コーナー部42からアップセットされた形状となってい
る。吊りリード3が、2つの曲がり部13,14によっ
て途中で立ち上げられた断面形状を有する点は、第1の
実施形態におけるリードフレームの構造と同様である。
As shown in FIGS. 13A to 13C and FIG. 14, the die pad 40 of the lead frame of the present embodiment.
Is a square central portion 41 (chip supporting portion), circular corner portions 42 provided at the four corner portions, four side portions 43 directly connected to the corner portions 42, and the central portion 41.
Is divided into four connecting portions 44 that are connected to each side portion 43 and four punched portions 45 that are punched out.
The central portion 41, the side portion 43, and the connecting portion 44 are upset from the four corner portions 42. The suspension lead 3 is similar to the lead frame structure in the first embodiment in that the suspension lead 3 has a cross-sectional shape that is raised by the two bending portions 13 and 14 on the way.

【0098】本実施形態における製造工程の説明は省略
するが、ダイパッド上に半導体チップの登載するために
ダイボンド工程,金属細線を張るためのワイヤボンド工
程だけでなく、樹脂封止工程における封止テープをリー
ドフレームと封止金型との間に介在させるための方法
や、封止テープのしわをなくすためのロールによる封止
テープの供給など、基本的には上述の第1の実施形態に
おける製造工程をほぼそのまま適用することができる。
Although the description of the manufacturing process in the present embodiment is omitted, the sealing tape in the resin sealing process as well as the die bonding process for mounting the semiconductor chip on the die pad, the wire bonding process for forming the thin metal wires, and the like. Basically, the manufacturing method according to the first embodiment described above, such as a method for interposing the sealing tape between the lead frame and the sealing die, and supplying the sealing tape with a roll for eliminating wrinkles of the sealing tape. The process can be applied almost as it is.

【0099】なお、本実施形態では、封止テープと接す
るコーナー部42の面積が小さいので、上記第1,第2
の実施形態のごとく細溝を設けなくても封止樹脂がコー
ナー部42の下面にまわり込むのを確実に防止すること
ができる。
In this embodiment, since the area of the corner portion 42 in contact with the sealing tape is small, the first and second corners are not formed.
Even if the thin groove is not provided as in the embodiment, it is possible to reliably prevent the sealing resin from getting around to the lower surface of the corner portion 42.

【0100】図15は、本実施形態のリードフレームを
用い、コーナー部42の下面と封止金型との間に封止テ
ープを介在させて樹脂封止を行なった結果得られるパワ
ーQFNの裏面図である。同図に示すように、本実施形
態のパワーQFNの裏面においては、外部電極9と、吊
りリード3の外方側端部と、ダイパッド40のコーナー
部42のみが封止樹脂6に覆われることなく露出してい
る。すなわち、ダイパッド40の中央部41の下方にも
封止樹脂6が埋め込まれている。また、本実施形態のパ
ワーQFNの製造工程においては、半導体チップをダイ
パッド上に登載するダイボンド工程において、半導体チ
ップがダイパッドの中央部41のみで支持される。つま
り、打ち抜き部45によってDBペーストの広がりが阻
止されるからである。そして、打ち抜き部45の下方に
存在する封止樹脂によって半導体チップが強く保持され
ている。このようにダイパッド40と半導体チップとの
接触面積が小さいことにより、上述のように樹脂封止型
半導体装置の耐湿性の悪化を抑制することができる。
FIG. 15 shows the back surface of the power QFN obtained as a result of resin sealing using the lead frame of this embodiment with a sealing tape interposed between the lower surface of the corner portion 42 and the sealing die. It is a figure. As shown in the figure, on the back surface of the power QFN according to the present embodiment, only the external electrode 9, the outer side end portion of the suspension lead 3 and the corner portion 42 of the die pad 40 are covered with the sealing resin 6. It is exposed without. That is, the sealing resin 6 is also embedded under the central portion 41 of the die pad 40. Further, in the manufacturing process of the power QFN of the present embodiment, the semiconductor chip is supported only by the central portion 41 of the die pad in the die bonding process of mounting the semiconductor chip on the die pad. That is, the punching portion 45 prevents the DB paste from spreading. The semiconductor chip is strongly held by the sealing resin existing below the punched portion 45. Since the contact area between the die pad 40 and the semiconductor chip is small as described above, it is possible to suppress deterioration of the moisture resistance of the resin-sealed semiconductor device as described above.

【0101】本実施形態のパワーQFNによると、ダイ
パッド40の一部に打ち抜き部45を設けることによ
り、樹脂封止時に封止樹脂6が打ち抜き部45を通って
中央部41(チップ支持部)の下方に流れ込むので、中
央部41の下方に封止樹脂を埋め込むことができ、上記
第2の実施形態と同様の効果を発揮することができる。
According to the power QFN of the present embodiment, the punching portion 45 is provided in a part of the die pad 40, so that the sealing resin 6 passes through the punching portion 45 and the central portion 41 (chip supporting portion) at the time of resin sealing. Since it flows downward, the sealing resin can be embedded under the central portion 41, and the same effect as that of the second embodiment can be exhibited.

【0102】(第4の実施形態)次に、本発明の第4の
実施形態である樹脂封止型半導体装置(パワーQFN)
について説明する。図16は、本実施形態のパワーQF
Nの断面図であって、図1(b)のIa-Ia線に相当する
断面における形状を表している。
(Fourth Embodiment) Next, a resin-sealed semiconductor device (power QFN) according to a fourth embodiment of the present invention.
Will be described. FIG. 16 shows the power QF of this embodiment.
It is a cross-sectional view of N and shows a shape in a cross-section corresponding to the line Ia-Ia in FIG.

【0103】本実施形態のパワーQFNに用いられるリ
ードフレームにおいて、ダイパッド2には半切断部は形
成されておらず、ダイパッド2全体がフラットに形成さ
れている。従って、ダイパッド2にはアップセットされ
た部分は存在しない。そして、吊りリード3には2カ所
の曲げ部13,14が設けられ、吊りリード3の中間部
分が端部よりも高くなった立ち上がり部となっている。
そして、半導体チップ4は吊りリード3の立ち上がり部
において吊りリード3に支持されている。また、半導体
チップ4とダイパッド2とを接合するDBペースト7を
厚く設けることによって、半導体チップ4とダイパッド
2とを固着している。その他の部分の構造は、上記第1
の実施形態のパワーQFNにおける各部の構造と同じで
ある。
In the lead frame used for the power QFN of this embodiment, the die pad 2 is not formed with a half-cut portion, and the die pad 2 is entirely formed flat. Therefore, there is no upset portion in the die pad 2. The suspension lead 3 is provided with two bent portions 13 and 14, and the middle portion of the suspension lead 3 is a rising portion that is higher than the end portion.
The semiconductor chip 4 is supported by the suspension leads 3 at the rising portion of the suspension leads 3. Also, the semiconductor chip 4 and the die pad 2 are fixed to each other by providing a thick DB paste 7 for joining the semiconductor chip 4 and the die pad 2. The structure of other parts is the same as the first
It is the same as the structure of each part in the power QFN of the embodiment.

【0104】本実施形態における製造工程の説明は省略
するが、ダイパッド上に半導体チップの登載するために
ダイボンド工程,金属細線を張るためのワイヤボンド工
程だけでなく、樹脂封止工程における封止テープをリー
ドフレームと封止金型との間に介在させるための方法
や、封止テープのしわをなくすためのロールによる封止
テープの供給など、基本的には上述の第1の実施形態に
おける製造工程をほぼそのまま適用することができる。
Although the description of the manufacturing process in the present embodiment is omitted, the sealing tape in the resin sealing process as well as the die bonding process for mounting the semiconductor chip on the die pad, the wire bonding process for forming the thin metal wires, and the like. Basically, the manufacturing method according to the first embodiment described above, such as a method for interposing the sealing tape between the lead frame and the sealing die, and supplying the sealing tape with a roll for eliminating wrinkles of the sealing tape. The process can be applied almost as it is.

【0105】本実施形態のパワーQFNによると、ダイ
ボンド工程において、DBペースト7には半導体チップ
4の重力が加わらないので、DBペースト7の表面張力
によってDBペースト7がダイパッド2上でほとんど広
がらない。従って、DBペースト7を挟んで半導体チッ
プ4とダイパッド2とが接触する領域の面積を小さくす
ることができ、上述の作用効果により、パワーQFNの
耐湿性を良好に保持することができる。また、吊りリー
ド3により半導体チップ4を支持することにより、チッ
プ支持の安定性も高く維持される。
According to the power QFN of the present embodiment, since the gravity of the semiconductor chip 4 is not applied to the DB paste 7 in the die bonding process, the DB paste 7 hardly spreads on the die pad 2 due to the surface tension of the DB paste 7. Therefore, the area of the region where the semiconductor chip 4 and the die pad 2 are in contact with each other with the DB paste 7 sandwiched therebetween can be reduced, and the moisture resistance of the power QFN can be favorably maintained due to the above-described effects. Further, by supporting the semiconductor chip 4 by the suspension leads 3, the stability of chip support is also kept high.

【0106】(その他の実施形態)上記各実施形態にお
いては、パワー素子を内蔵した半導体チップ4を収納す
る樹脂封止型半導体装置(パワーQFN)に本発明を適
用したが、上記各実施形態は、あまり発熱量の大きくな
い素子を内蔵した半導体チップを収納した樹脂封止型半
導体装置についても適用することが可能である。
(Other Embodiments) In each of the above embodiments, the present invention is applied to the resin-sealed semiconductor device (power QFN) that houses the semiconductor chip 4 having the power element built therein. The present invention can also be applied to a resin-sealed semiconductor device that houses a semiconductor chip containing an element that does not generate much heat.

【0107】[0107]

【発明の効果】本発明のリードフレームによると、樹脂
封止型半導体装置の製造に用いられるリードフレームに
おいて、吊りリードに他の部分よりも高くなった立ち上
がり部を設け、ダイパッドの中央部をその周辺部からア
ップセットさせてチップ支持部として機能させたので、
リードフレームに搭載可能な半導体チップのサイズの選
択性の向上と、耐湿性の高い樹脂封止型半導体装置の形
成とを図ることができる。
According to the lead frame of the present invention, in the lead frame used for manufacturing the resin-sealed semiconductor device, the suspension lead is provided with a rising portion higher than other portions, and the central portion of the die pad is Since I made it up-set from the peripheral part and made it function as a chip support part,
It is possible to improve the selectivity of the size of the semiconductor chip that can be mounted on the lead frame and to form a resin-sealed semiconductor device having high moisture resistance.

【0108】本発明の第1の樹脂封止型半導体装置によ
ると、信号用リードの一部を封止樹脂の下面よりも下方
に突出して外部端子として機能させ、吊りリードに他の
部分よりも高くなった立ち上がり部を設けるとともに、
ダイパッドの中央部をその周辺部からアップセットさせ
て半導体チップを中央部に搭載する構造としたので、半
導体チップの選択性の向上と耐湿性の向上とを図ること
ができる。
According to the first resin-encapsulated semiconductor device of the present invention, a part of the signal lead projects downward from the lower surface of the encapsulation resin to function as an external terminal, and the suspension lead has a higher function than the other part. While providing a raised rising part,
Since the semiconductor chip is mounted in the central part by upsetting the central part of the die pad from the peripheral part, it is possible to improve the selectivity and the moisture resistance of the semiconductor chip.

【0109】上記第1の樹脂封止型半導体装置の構造
は、本発明の樹脂封止型半導体装置の製造方法によって
容易に実現することができる。
The structure of the first resin-encapsulated semiconductor device can be easily realized by the method for manufacturing a resin-encapsulated semiconductor device of the present invention.

【0110】[0110]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態に係るパワーQFNの
Ia−Ia線における断面図、及びパワーQFNの平面図で
ある。
FIG. 1 shows a power QFN according to a first embodiment of the present invention.
It is sectional drawing in the Ia-Ia line, and the top view of power QFN.

【図2】第1の実施形態に係るパワーQFNの裏面図で
ある。
FIG. 2 is a rear view of the power QFN according to the first embodiment.

【図3】第1の実施形態の製造工程のうちリードフレー
ムを準備する工程であって、銅合金板からリードフレー
ムのパターニングを行なったときの状態、リードフレー
ムにプレス加工を施した後の状態をそれぞれ示す平面図
である。
FIG. 3 is a step of preparing a lead frame in the manufacturing process of the first embodiment, which is a state when the lead frame is patterned from a copper alloy plate, and a state after the lead frame is pressed. It is a top view which respectively shows.

【図4】第1の実施形態の製造工程のうちリードフレー
ムのダイパッドに半切断加工を施すときの断面形状の変
化を示す断面図である。
FIG. 4 is a cross-sectional view showing a change in cross-sectional shape when a die pad of a lead frame is subjected to a semi-cutting process in the manufacturing process of the first embodiment.

【図5】第1の実施形態の製造工程におけるダイパッド
上に半導体チップを接合する工程を示す断面図である。
FIG. 5 is a cross-sectional view showing a step of joining a semiconductor chip onto a die pad in the manufacturing process of the first embodiment.

【図6】第1の実施形態の製造工程における金属細線を
形成する工程を示す断面図である。
FIG. 6 is a cross-sectional view showing a step of forming a thin metal wire in the manufacturing process of the first embodiment.

【図7】第1の実施形態の製造工程における封止テープ
をリードフレームと封止金型との間に介在させる工程を
示す断面図である。
FIG. 7 is a cross-sectional view showing a step of interposing the sealing tape between the lead frame and the sealing die in the manufacturing process of the first embodiment.

【図8】第1の実施形態の製造工程における樹脂封止工
程を示す断面図である。
FIG. 8 is a cross-sectional view showing a resin sealing step in the manufacturing process of the first embodiment.

【図9】第1の実施形態において用いた下金型の平面
図、及び樹脂封止の状態を示す断面図である。
9A and 9B are a plan view of a lower mold used in the first embodiment and a cross-sectional view showing a resin-sealed state.

【図10】第1の実施形態における封止テープの供給装
置を付設した樹脂封止装置および樹脂封止の手順を概略
的に説明するための斜視図である。
FIG. 10 is a perspective view for schematically explaining a resin sealing device provided with a sealing tape supply device and a resin sealing procedure in the first embodiment.

【図11】第1の実施形態の製造工程のうち樹脂封止時
における封止金型内の状態を示す断面図である。
FIG. 11 is a cross-sectional view showing a state inside a sealing die during resin sealing in the manufacturing process of the first embodiment.

【図12】本発明の第2の実施形態のパワーQFNを形
成するためのリードフレームの平面図、及び樹脂封止後
におけるパワーQFNの裏面図である。
FIG. 12 is a plan view of a lead frame for forming a power QFN according to a second embodiment of the present invention, and a back view of the power QFN after resin sealing.

【図13】本発明の第3の実施形態のパワーQFNに用
いられるリードフレームの平面図、XIIIb−XIIIb線にお
ける断面図、XIIIc−XIIIc線における断面図である。
FIG. 13 is a plan view of a lead frame used for a power QFN according to a third embodiment of the present invention, a sectional view taken along line XIIIb-XIIIb, and a sectional view taken along line XIIIc-XIIIc.

【図14】第3の実施形態のリードフレームの斜視図で
ある。
FIG. 14 is a perspective view of a lead frame according to a third embodiment.

【図15】第3の実施形態のリードフレームを用いて得
られるパワーQFNの裏面図である。
FIG. 15 is a back view of a power QFN obtained by using the lead frame of the third embodiment.

【図16】本発明の第4の実施形態のパワーQFNの断
面図である。
FIG. 16 is a sectional view of a power QFN according to a fourth embodiment of the present invention.

【図17】それぞれ順に、従来のパワーQFNの斜視
図、図17(a)のXVIIb−XVIIb線における断面図、及
び従来のパワーQFNの裏面図である。
17 is a perspective view of a conventional power QFN, a cross-sectional view taken along line XVIIb-XVIIb of FIG. 17A, and a rear view of the conventional power QFN, respectively.

【符号の説明】[Explanation of symbols]

1 信号用リード 2 ダイパッド 3 吊りリード 4 半導体チップ 5 金属細線 6 封止樹脂 7 DBペースト 9 外部電極 11 半切断部 12 細溝 13 曲げ部 14 曲げ部 15 封止テープ 20 リードフレーム 21 外枠 31 ダイ 32 ポンチ 51 封止金型 51a 上金型 51b 下金型 52 真空引き溝 53 真空引き穴 55 樹脂封止型半導体装置 56a 巻き出しロール 56b 巻き取りロール 58 ピストン 60 半導体製品成形部 61 封止樹脂流通路 62 樹脂タブレット 63 樹脂カル 1 Signal lead 2 die pad 3 suspension leads 4 semiconductor chips 5 thin metal wires 6 Sealing resin 7 DB paste 9 External electrode 11 Semi-cut section 12 narrow groove 13 Bend 14 Bend 15 sealing tape 20 lead frame 21 Outer frame 31 die 32 punch 51 sealing mold 51a Upper mold 51b Lower mold 52 Vacuum drawing groove 53 Vacuum draw hole 55 Resin-sealed semiconductor device 56a Unwinding roll 56b winding roll 58 piston 60 Semiconductor Product Molding Department 61 Sealing resin flow path 62 resin tablets 63 resin

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 史人 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (72)発明者 松尾 隆弘 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (56)参考文献 特開 平10−12793(JP,A) 特開 平3−149864(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Fumito Ito 1-1 Sachimachi, Takatsuki City, Osaka Prefecture Matsushita Electronics Industrial Co., Ltd. (72) Takahiro Matsuo 1-1 Sachimachi, Takatsuki City, Osaka Matsushita Electronic Industry Co., Ltd. (56) Reference JP-A-10-12793 (JP, A) JP-A-3-149864 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 23/50

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 樹脂封止型半導体装置の製造に用いられ
るリードフレームであって、 半導体チップを搭載しようとする領域に設けられた開口
部と、 上記開口部を取り囲む外枠と、 上記開口部内に配置され半導体チップを支持するための
ダイパッドと、 上記ダイパッドを支持するための複数の吊りリードと、 上記開口部の縁において上記外枠に接続され上記ダイパ
ッドに向かって延びる複数の信号用リードとを備え、 上記各吊りリードには、他の部分よりも高くなった立ち
上がり部が形成されており、 上記ダイパッドの中央部は、その周辺部からアップセッ
トされていて、上記半導体チップを支持するためのチッ
プ支持部として機能しており、 上記吊りリードの立ち上がり部は、ダイパッドに近い部
分から外方に向かってその高さ位置が低くなるように傾
斜している ことを特徴とするリードフレーム。
1. A lead frame used for manufacturing a resin-encapsulated semiconductor device, comprising: an opening provided in a region where a semiconductor chip is to be mounted; an outer frame surrounding the opening; and an inside of the opening. A die pad for supporting the semiconductor chip, a plurality of suspension leads for supporting the die pad, and a plurality of signal leads connected to the outer frame at the edge of the opening and extending toward the die pad. Each of the suspension leads is formed with a rising portion that is higher than other portions, and the central portion of the die pad is upset from its peripheral portion to support the semiconductor chip. It functions as a chip support part of the above, and the rising part of the suspension lead is a part close to the die pad.
Inclining from the minute toward the outside so that its height position decreases
Lead frame characterized by being inclined .
【請求項2】 請求項1記載のリードフレームにおい
て、 上記ダイパッドの中央部は、半切断部によって上記周辺
部からアップセットされていることを特徴とするリード
フレーム。
2. The lead frame according to claim 1, wherein the central portion of the die pad is upset from the peripheral portion by a semi-cut portion.
【請求項3】 請求項1又は2記載のリードフレームに
おいて、 上記ダイパッドの中央部の上面は、上記吊りリードの立
ち上がり部の最上面よりも上方に位置していることを特
徴とするリードフレーム。
3. The lead frame according to claim 1, wherein an upper surface of a central portion of the die pad is located above an uppermost surface of a rising portion of the suspension lead.
【請求項4】 請求項1〜3のうちいずれか1つに記載
のリードフレームにおいて、 上記ダイパッドの中央部と周辺部との間には、打ち抜か
れた部分が存在していることを特徴とするリードフレー
ム。
4. The lead frame according to claim 1, wherein a punched portion is present between the central portion and the peripheral portion of the die pad. Lead frame to
【請求項5】 半導体チップと、上記半導体チップを支
持するダイパッドと、上記半導体チップを上記ダイパッ
ド上に接着する接着部材と、上記ダイパッドを支持する
ための複数の吊りリードと、上記ダイパッドに向かって
延びている複数の信号用リードと、上記半導体チップと
上記信号用リードとを互いに電気的に接続する接続部材
と、上記半導体チップ,ダイパッド,接着部材,接続部
材,吊りリード及び信号用リードを封止する封止樹脂と
を備えた樹脂封止型半導体装置であって、 上記信号用リードの一部は上記封止樹脂の下面よりも下
方に突出して外部端子として機能しており、 上記各吊りリードには、他の部分よりも高くなった立ち
上がり部が形成されており、 上記ダイパッドの中央部は、その周辺部からアップセッ
トされていて、上記半導体チップは、上記中央部に搭載
されていて、 上記半導体チップの下面は、上記吊りリードの最上面よ
りも上方に位置しているこ とを特徴とする樹脂封止型半
導体装置。
5. A semiconductor chip, a die pad for supporting the semiconductor chip, an adhesive member for adhering the semiconductor chip onto the die pad, a plurality of suspension leads for supporting the die pad, and a facing toward the die pad. A plurality of extending signal leads, a connecting member for electrically connecting the semiconductor chip and the signal lead to each other, a semiconductor chip, a die pad, an adhesive member, a connecting member, a suspension lead and a signal lead are sealed. A resin-encapsulated semiconductor device having a sealing resin for stopping, wherein a part of the signal lead projects below the lower surface of the sealing resin and functions as an external terminal. The lead has a rising part that is higher than other parts, and the center part of the die pad is upset from the peripheral part. The semiconductor chip may be mounted on a said central portion, the lower surface of the semiconductor chip, the top surface of the suspension leads
A resin-encapsulated semiconductor device characterized in that it is located above the top .
【請求項6】 請求項記載の樹脂封止型半導体装置に
おいて、 上記吊りリードの立ち上がり部は、ダイパッドに近い部
分から外方に向かってその高さ位置が低くなるように傾
斜していることを特徴とする樹脂封止型半導体装置。
6. The resin-encapsulated semiconductor device according to claim 5, wherein the rising portion of the suspension lead is inclined so that the height position thereof becomes lower from the portion near the die pad toward the outside. A resin-encapsulated semiconductor device comprising:
【請求項7】 請求項5又は6記載の樹脂封止型半導体
装置において、 上記ダイパッドの中央部と周辺部との間には、打ち抜か
れた部分が存在しており、 上記ダイパッドの中央部の下方にも上記封止樹脂が埋め
込まれていることを特徴とする樹脂封止型半導体装置。
7. The resin-encapsulated semiconductor device according to claim 5 , wherein a punched portion is present between the central portion and the peripheral portion of the die pad, and the central portion of the die pad is A resin-encapsulated semiconductor device characterized in that the encapsulating resin is also embedded in the lower part.
【請求項8】 請求項5〜7のうちいずれか1つに記載
の樹脂封止型半導体装置において、 上記ダイパッドの周辺部の下面には閉ループの溝が形成
されていることを特徴とする樹 脂封止型半導体装置。
8. The resin-encapsulated semiconductor device according to claim 5 , wherein a closed loop groove is formed on a lower surface of a peripheral portion of the die pad. Sealed semiconductor device.
【請求項9】 半導体チップを準備する工程(a)と、 上記半導体チップを搭載しようとする領域に設けられた
開口部、上記開口部を取り囲む外枠、上記開口部内に配
置され半導体チップを支持するためのダイパッド、上記
ダイパッドを支持するための複数の吊りリード、及び上
記開口部の縁において上記外枠に接続され上記ダイパッ
ドに向かって延びる複数の信号用リードとを有し、上記
各吊りリードの一部が他の部分よりも高くなった立ち上
がり部となっており、上記ダイパッドの中央部がその周
辺部からアップセットされているリードフレームを準備
する工程(b)と、 上記リードフレームのダイパッドの中央部の上に上記半
導体チップを固着させる工程(c)と、 接続部材により、上記半導体チップと上記信号用リード
とを互いに電気的に接続する工程(d)と、 上記リードフレームの裏面と封止金型との間に封止テー
プを介在させ、上記リードフレームと封止テープとに型
締め力を印加した状態で、上記半導体チップ,ダイパッ
ド,接続部材,吊りリード及び信号用リードを封止樹脂
により封止する工程(e)とを備えている樹脂封止型半
導体装置の製造方法。
9. A step (a) of preparing a semiconductor chip, an opening provided in a region where the semiconductor chip is to be mounted, an outer frame surrounding the opening, and a semiconductor chip disposed in the opening and supporting the semiconductor chip. A suspension pad for supporting the die pad, a plurality of suspension leads for supporting the die pad, and a plurality of signal leads connected to the outer frame at the edge of the opening and extending toward the die pad. Part (b) is a rising part that is higher than other parts, and a step (b) of preparing a lead frame in which the central part of the die pad is upset from the peripheral part thereof; and the die pad of the lead frame. (C) fixing the semiconductor chip on the central portion of the semiconductor chip, and electrically connecting the semiconductor chip and the signal lead to each other by a connecting member. In the step (d) of electrically connecting, a sealing tape is interposed between the back surface of the lead frame and the sealing die, and a mold clamping force is applied to the lead frame and the sealing tape, A method of manufacturing a resin-encapsulated semiconductor device, comprising the step (e) of encapsulating the semiconductor chip, die pad, connecting member, suspension lead, and signal lead with an encapsulating resin.
【請求項10】 請求項記載の樹脂封止型半導体装置
の製造方法において、 上記工程(e)では、上記リードフレームの外枠と封止
テープとに型締め力を印加することを特徴とする樹脂封
止型半導体装置の製造方法。
10. The method for manufacturing a resin-encapsulated semiconductor device according to claim 9 , wherein in the step (e), a mold clamping force is applied to the outer frame of the lead frame and the sealing tape. Method for manufacturing a resin-encapsulated semiconductor device.
【請求項11】 請求項9又は10記載の樹脂封止型半
導体装置の製造方法において、 上記工程(a)では、上記ダイパッドの周辺部の下面に
閉ループの溝を形成しておくことを特徴とする樹脂封止
型半導体装置の製造方法。
11. The method for manufacturing a resin-encapsulated semiconductor device according to claim 9 or 10 , wherein in the step (a), a closed loop groove is formed on a lower surface of a peripheral portion of the die pad. Method for manufacturing a resin-encapsulated semiconductor device.
【請求項12】 請求項9〜11のうちいずれか1つに
記載の樹脂封止型半導体装置の製造方法において、 上記工程(a)では、上記ダイパッドの中央部と周辺部
との間に打ち抜き部を形成しておくことを特徴とする樹
脂封止型半導体装置の製造方法。
12. The method for manufacturing a resin-encapsulated semiconductor device according to claim 9 , wherein in the step (a), punching is performed between a central portion and a peripheral portion of the die pad. A method of manufacturing a resin-encapsulated semiconductor device, comprising forming a portion.
JP04604099A 1999-02-24 1999-02-24 Resin-sealed semiconductor device, method of manufacturing the same, and lead frame Expired - Lifetime JP3535760B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP04604099A JP3535760B2 (en) 1999-02-24 1999-02-24 Resin-sealed semiconductor device, method of manufacturing the same, and lead frame
TW088119156A TW428295B (en) 1999-02-24 1999-11-03 Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
US09/432,216 US6208020B1 (en) 1999-02-24 1999-11-03 Leadframe for use in manufacturing a resin-molded semiconductor device
DE69917880T DE69917880T2 (en) 1999-02-24 1999-11-04 Molded plastic semiconductor device, method of making the same, and lead frame
DE69932268T DE69932268T2 (en) 1999-02-24 1999-11-04 Semiconductor assembly of molded plastic and process for its manufacture
EP99121878A EP1032037B1 (en) 1999-02-24 1999-11-04 Resin-moulded semiconductor device, method for manufacturing the same, and leadframe
DE69927532T DE69927532T2 (en) 1999-02-24 1999-11-04 Semiconductor assembly of molded plastic
EP03008810A EP1335428B1 (en) 1999-02-24 1999-11-04 Resin-moulded semiconductor device and method for manufacturing the same
EP03008809A EP1335427B1 (en) 1999-02-24 1999-11-04 Resin-moulded semiconductor device
US09/771,548 US6338984B2 (en) 1999-02-24 2001-01-30 Resin-molded semiconductor device, method for manufacturing the same, and leadframe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04604099A JP3535760B2 (en) 1999-02-24 1999-02-24 Resin-sealed semiconductor device, method of manufacturing the same, and lead frame

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004035240A Division JP3795047B2 (en) 2004-02-12 2004-02-12 Resin-sealed semiconductor device

Publications (2)

Publication Number Publication Date
JP2000243891A JP2000243891A (en) 2000-09-08
JP3535760B2 true JP3535760B2 (en) 2004-06-07

Family

ID=12735929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04604099A Expired - Lifetime JP3535760B2 (en) 1999-02-24 1999-02-24 Resin-sealed semiconductor device, method of manufacturing the same, and lead frame

Country Status (1)

Country Link
JP (1) JP3535760B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895570B2 (en) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ Semiconductor device
JP4526714B2 (en) * 2001-01-29 2010-08-18 日東電工株式会社 Lead frame laminate and method for manufacturing semiconductor device
KR100677651B1 (en) 2001-04-13 2007-02-01 야마하 가부시키가이샤 Semiconductor device and package, and method of manufacture therefor
US6828661B2 (en) 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP4111199B2 (en) * 2005-03-10 2008-07-02 ヤマハ株式会社 Semiconductor package and method for mounting the same on a circuit board
JP2006318996A (en) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd Lead frame and resin sealed semiconductor device
JP2007194379A (en) * 2006-01-19 2007-08-02 Matsushita Electric Ind Co Ltd Lead frame, semiconductor device, and method of manufacturing same
JP2009076658A (en) 2007-09-20 2009-04-09 Renesas Technology Corp Semiconductor device and manufacturing method thereof
DE102013206963A1 (en) * 2013-04-17 2014-11-06 Osram Opto Semiconductors Gmbh Optoelectronic component and method for its production
JP6332053B2 (en) * 2015-01-20 2018-05-30 株式会社デンソー Semiconductor device and manufacturing method thereof
JP6695156B2 (en) * 2016-02-02 2020-05-20 エイブリック株式会社 Resin-sealed semiconductor device
CN113451227B (en) * 2019-03-06 2022-07-19 西安航思半导体有限公司 High-reliability QFN (quad Flat No lead) packaging device structure

Also Published As

Publication number Publication date
JP2000243891A (en) 2000-09-08

Similar Documents

Publication Publication Date Title
EP1335428B1 (en) Resin-moulded semiconductor device and method for manufacturing the same
JP3285815B2 (en) Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same
JP3255646B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JPH11340409A (en) Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture
JPH11312706A (en) Resin encapsulating semiconductor device and its manufacture, and lead frame
JPH11307675A (en) Resin-encapsulate semiconductor device and its manufacture
JP3046024B1 (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
JP3535760B2 (en) Resin-sealed semiconductor device, method of manufacturing the same, and lead frame
JP3470111B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US9293435B2 (en) Semiconductor device and production method therefor
JP3458057B2 (en) Resin-sealed semiconductor device
JP3007632B1 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP3445930B2 (en) Resin-sealed semiconductor device
JP3507819B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP3843654B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JP3795047B2 (en) Resin-sealed semiconductor device
JP4066050B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP4033780B2 (en) Semiconductor device and manufacturing method thereof
JP3959898B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2000049272A (en) Lead frame, manufacture of semiconductor device employing it and semiconductor device
JP2006216993A (en) Resin sealed semiconductor device
JP2001210754A (en) Resin-sealed semiconductor device
JP2001077279A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP3915338B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term