JP4111199B2 - Semiconductor package and method for mounting the same on a circuit board - Google Patents

Semiconductor package and method for mounting the same on a circuit board Download PDF

Info

Publication number
JP4111199B2
JP4111199B2 JP2005066879A JP2005066879A JP4111199B2 JP 4111199 B2 JP4111199 B2 JP 4111199B2 JP 2005066879 A JP2005066879 A JP 2005066879A JP 2005066879 A JP2005066879 A JP 2005066879A JP 4111199 B2 JP4111199 B2 JP 4111199B2
Authority
JP
Japan
Prior art keywords
back surface
stage portion
stage
circuit board
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005066879A
Other languages
Japanese (ja)
Other versions
JP2006253357A (en
Inventor
仁秋 匂坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2005066879A priority Critical patent/JP4111199B2/en
Publication of JP2006253357A publication Critical patent/JP2006253357A/en
Application granted granted Critical
Publication of JP4111199B2 publication Critical patent/JP4111199B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Description

この発明は、半導体チップを備え、回路基板に実装する半導体パッケージ、及び、これを回路基板に実装する方法に関する。 The present invention relates to a semiconductor package including a semiconductor chip and mounted on a circuit board, and a method for mounting the semiconductor package on the circuit board .

従来の半導体パッケージとしては、樹脂モールド部（封止樹脂）の厚さ方向の一端面、及び厚さ方向に沿う側面に露出する複数のリードを備えたＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）がある（例えば、特許文献１参照。）。
このＱＦＮには、半導体チップから発生する熱を効率よく放熱することを目的として、半導体チップを配したステージ部の裏面全体を半田等により回路基板に接合させるものがある。このようにＱＦＮを構成することにより、半導体チップから発生する熱がステージ部及び半田を介して回路基板に逃げることになる。（例えば、特許文献２参照。）
ところで、このＱＦＮ等の半導体パッケージを実装した回路基板は、例えば、携帯電話機等の携帯電子機器の内部に配されるものであり、携帯電子機器の操作キーを押圧する等、外方から筐体が押さえつけられた場合には、この押圧力によって回路基板が湾曲することがある。
特開２００２−３１４０２４号公報 特開２０００−１５０７２５号公報 As a conventional semiconductor package, there is a QFN (Quad Flat Non-Leaded Package) including a plurality of leads exposed on one end surface in the thickness direction of a resin mold portion (sealing resin) and a side surface along the thickness direction. (For example, refer to Patent Document 1).
Some QFNs join the entire back surface of a stage portion on which a semiconductor chip is disposed to a circuit board by soldering or the like for the purpose of efficiently radiating heat generated from the semiconductor chip. By configuring the QFN in this way, the heat generated from the semiconductor chip escapes to the circuit board via the stage portion and the solder. (For example, see Patent Document 2.)
By the way, a circuit board on which a semiconductor package such as QFN is mounted is disposed inside a portable electronic device such as a mobile phone, and the housing is externally pressed such as by pressing an operation key of the portable electronic device. When the circuit board is pressed, the circuit board may be bent by this pressing force.
Japanese Patent Laid-Open No. 2002-314024 JP 2000-150725 A

しかしながら、上記従来の半導体パッケージにおいては、ステージ部の裏面全体が回路基板に接合されているため、すなわち、半導体パッケージのほぼ全体が半田によって回路基板に強固に固定されることになるため、回路基板を湾曲させる力が発生しても、回路基板のうち、半導体パッケージを実装した部分は湾曲し難く、この接合部分の近傍に位置するリードと回路基板との接合部分に応力が集中し易くなる。したがって、この応力集中によって、リードが回路基板から剥がれて、回路基板と半導体チップとの電気接続が妨げられるという問題がある。
この発明は、上述した事情に鑑みてなされたものであって、効率よく半導体チップから発生する熱を放熱できると共に、回路基板と半導体チップとの電気接続を保持できる半導体パッケージ及びこれを回路基板に実装する方法を提供することを目的としている。 However, in the above-described conventional semiconductor package, since the entire back surface of the stage portion is bonded to the circuit board, that is, almost the entire semiconductor package is firmly fixed to the circuit board by solder. Even if a force for curving is generated, a portion of the circuit board on which the semiconductor package is mounted is difficult to bend, and stress is easily concentrated on the joint between the lead and the circuit board located in the vicinity of the joint. Therefore, the stress concentration causes a problem that the leads are peeled off from the circuit board and the electrical connection between the circuit board and the semiconductor chip is hindered.
The present invention has been made in view of the above-described circumstances, and can efficiently dissipate heat generated from a semiconductor chip, and can maintain an electrical connection between the circuit board and the semiconductor chip, and the circuit board. It aims to provide a way to implement .

上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、表面に半導体チップを配置する板状のステージ部と、その周囲に配される複数のリードを有するフレーム部と、該フレーム部から前記ステージ部まで直線状に形成されて該フレーム部と前記ステージ部とを連結する連結部とを備える金属製薄板から作られる半導体パッケージであって、前記半導体チップと、前記ステージ部と、前記半導体チップに電気的に接続された複数のリードと、これら半導体チップ、ステージ部及びリードを一体的に固定する固定部材とを備え、前記ステージ部の裏面及びこれと同じ方向に面する前記連結部の裏面が前記固定部材の同一の端面から外方に露出し、前記ステージ部の裏面に樹脂充填用の凹部が形成されると共に、前記連結部の裏面にも樹脂充填用の凹部が複数形成され、これら凹部に樹脂が充填されていることを特徴とする半導体パッケージを提案している。 In order to solve the above problems, the present invention proposes the following means.
The invention according to claim 1 is formed in a linear shape from a plate-like stage portion on which a semiconductor chip is arranged on the surface, a frame portion having a plurality of leads arranged around the plate portion, and from the frame portion to the stage portion. a semiconductor package made of thin metal plate and a connecting portion connecting the stage portion and the frame portion Te, the semiconductor chip, and the stage portion, a plurality of said electrically connected to the semiconductor chip And a fixing member that integrally fixes the semiconductor chip, the stage portion, and the lead, and the back surface of the stage portion and the back surface of the connecting portion facing in the same direction are the same end surface of the fixing member. from exposed to the outside, said the back surface of the stage portion recess of the resin filling formed Rutotomoni, recess for even the resin filled in the rear surface of the connecting portion is formed with a plurality, these Resin has proposed a semiconductor package, characterized in that it is filled in part.

また、請求項３に係る発明は、表面に半導体チップを配置する板状のステージ部と、その周囲に配される複数のリードを有するフレーム部と、該フレーム部から前記ステージ部まで直線状に形成されて該フレーム部と前記ステージ部とを連結する連結部とを備える金属製薄板から作られる半導体パッケージであって、前記半導体チップと、前記ステージ部と、前記半導体チップに電気的に接続された複数のリードと、これら半導体チップ、ステージ部及びリードを一体的に固定する固定部材とを備え、前記ステージ部の裏面及びこれと同じ方向に面する前記連結部の裏面が前記固定部材の同一の端面から外方に露出し、前記ステージ部の裏面に樹脂充填用の凹部が形成されると共に、前記連結部の裏面にも樹脂充填用の凹部が形成され、これら凹部には樹脂が充填され、さらに、前記連結部の裏面に形成されている前記樹脂充填用の凹部が、前記連結部の長手方向に沿って延びる溝であることを特徴とする半導体パッケージを提案している。 According to a third aspect of the present invention, there is provided a plate-like stage portion on which a semiconductor chip is disposed on a surface, a frame portion having a plurality of leads arranged around the plate portion, and a linear shape from the frame portion to the stage portion. A semiconductor package formed from a thin metal plate, which is formed and includes a connecting portion that connects the frame portion and the stage portion, and is electrically connected to the semiconductor chip, the stage portion, and the semiconductor chip. A plurality of leads and a fixing member that integrally fixes the semiconductor chip, the stage portion, and the leads, and the back surface of the stage portion and the back surface of the connecting portion facing in the same direction are the same as the fixing member. the exposed to the outside from the end face, the stage portion back surface recess of the resin filling is formed on the Rutotomoni, recess for even the resin filled in the rear surface of the connecting portion is formed which A semiconductor package is proposed, wherein the recess is filled with resin, and the resin filling recess formed on the back surface of the connecting portion is a groove extending along a longitudinal direction of the connecting portion. is doing.

これらの半導体パッケージを製造する際には、はじめに、半導体チップをステージ部の表面に配し、ワイヤボンディングにより半導体チップとリードとを電気的に接続させる。そして、樹脂モールド部等の固定部材により、半導体チップ、ステージ部、リード及び連結部を一体的に固定する。この状態において、ステージ部及びリードの裏面は固定部材の厚さ方向の端面から外方に露出している。最後にリード及び連結部を個々に切り分けることにより、半導体パッケージの製造が終了する。なお、この半導体パッケージの製造においては、ステージ部の裏面の凹部内に樹脂を充填する。
以上のようにして製造された半導体パッケージを回路基板に実装する際には、リード、ステージ部の裏面に半田の濡れ性を向上させるためのめっきを形成しておく。そして、リードやステージ部の裏面と回路基板の表面とを半田により接合する。 When manufacturing these semiconductor packages , first, the semiconductor chip is arranged on the surface of the stage portion, and the semiconductor chip and the leads are electrically connected by wire bonding. And a semiconductor chip, a stage part, a lead | read | reed, and a connection part are integrally fixed by fixing members, such as a resin mold part. In this state, the back surface of the stage portion and the lead is exposed outward from the end surface in the thickness direction of the fixing member. Finally, the lead and the connecting part are individually cut to complete the manufacture of the semiconductor package. In the manufacture of this semiconductor package, a resin is filled in the concave portion on the back surface of the stage portion.
When the semiconductor package manufactured as described above is mounted on a circuit board, plating for improving the wettability of solder is formed on the back surface of the lead and the stage portion. And the back surface of a lead | read | reed or a stage part and the surface of a circuit board are joined with solder.

ここで、ステージ部の裏面の凹部内には樹脂が充填されているため、ステージ部の裏面のうち、凹部を形成した領域にめっきが形成されることはない。したがって、ステージ部の裏面に樹脂充填用の凹部を形成することにより、ステージ部と回路基板との接合面積を小さくすることができるため、回路基板を湾曲させる力が発生しても、回路基板のうち、ステージ部との接合部分をこの湾曲に追従させることができ、リードと回路基板との接合部分に応力が集中することを防止できる。   Here, since the resin is filled in the concave portion on the back surface of the stage portion, plating is not formed in the region where the concave portion is formed on the back surface of the stage portion. Therefore, by forming a recess for filling the resin on the back surface of the stage part, the bonding area between the stage part and the circuit board can be reduced. Of these, the joint portion with the stage portion can be made to follow this curve, and stress can be prevented from concentrating on the joint portion between the lead and the circuit board.

さらに、これらの発明に係る半導体パッケージによれば、連結部が、固定部材の厚さ方向の端面から外方に露出していても、連結部と回路基板との接合面積を小さくすることができるため、回路基板を湾曲させる力が発生しても、回路基板のうち、連結部との接合部分をこの湾曲に追従させることができ、リードと回路基板との接合部分にかかる応力集中を低減させることができる。 Furthermore, according to the semiconductor package according to these inventions, even if the connecting portion is exposed outward from the end surface in the thickness direction of the fixing member, the bonding area between the connecting portion and the circuit board can be reduced. Therefore, even if a force that bends the circuit board is generated, the joint portion of the circuit board can be made to follow the curve, and stress concentration applied to the joint portion between the lead and the circuit board can be reduced. be able to.

そして、これらの発明に係る半導体パッケージを回路基板に実装する際には、リード、ステージ部の裏面に半田の濡れ性を向上させるためのめっきを形成しておく。そして、リードやステージ部の裏面と回路基板の表面とを半田により接合する。
ここで、ステージ部の裏面の凹部内には樹脂が充填されているため、ステージ部の裏面のうち、凹部を形成した領域にめっきが形成されることはない。したがって、ステージ部の裏面に樹脂充填用の凹部を形成することにより、ステージ部と回路基板との接合面積を小さくすることができるため、回路基板を湾曲させる力が発生しても、回路基板のうち、ステージ部との接合部分をこの湾曲に追従させることができ、リードと回路基板との接合部分に応力が集中することを防止できる。 And when mounting the semiconductor package concerning these inventions on a circuit board, plating for improving the wettability of solder is formed in the back of a lead and a stage part. And the back surface of a lead | read | reed or a stage part and the surface of a circuit board are joined with solder.
Here, since the resin is filled in the concave portion on the back surface of the stage portion, plating is not formed in the region where the concave portion is formed on the back surface of the stage portion. Therefore, by forming a recess for filling the resin on the back surface of the stage part, the bonding area between the stage part and the circuit board can be reduced. Of these, the joint portion with the stage portion can be made to follow this curve, and stress can be prevented from concentrating on the joint portion between the lead and the circuit board.

請求項２に係る発明は、請求項１に記載の半導体パッケージにおいて、前記連結部の裏面に形成されている複数の前記樹脂充填用の凹部が、それぞれ前記連結部の長手方向に直交する方向に延びる溝であることを特徴とする半導体パッケージを提案している。According to a second aspect of the present invention, in the semiconductor package according to the first aspect, a plurality of the resin-filling recesses formed on the back surface of the connecting portion are respectively orthogonal to the longitudinal direction of the connecting portion. A semiconductor package characterized by an extending groove has been proposed.

請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の半導体パッケージにおいて、前記ステージ部の裏面及びこれと同じ方向に面して前記固定部材の端面から外方に露出する前記リードの裏面に、めっき形成用の凹部が形成され、当該めっき形成用の凹部は前記リードの長手方向に沿って延びており、当該めっき形成用の凹部の長手方向の端部が、前記端面に隣り合う前記固定部材の側面から外方に露出していることを特徴とする半導体パッケージを提案している。
この発明に係る半導体パッケージによれば、リードの裏面に加えて凹部の内壁面にめっきを施すことができるため、リードに対する半田の付着面積の増加を図って、リードと半田との接合力を向上させることができる。 The invention according to claim 4, in a semiconductor package according to any one of claims 1 to 3, outwardly from the end face of the fixing member to face the rear surface and the same direction as this of the stage portion A concave portion for plating formation is formed on the exposed back surface of the lead, the concave portion for plating formation extends along the longitudinal direction of the lead, and the end portion in the longitudinal direction of the concave portion for plating formation is The semiconductor package is characterized by being exposed outwardly from a side surface of the fixing member adjacent to the end surface.
According to the semiconductor package of the present invention, since the inner wall surface of the recess can be plated in addition to the back surface of the lead, the adhesion area between the lead and the solder is improved by increasing the adhesion area of the solder to the lead. Can be made.

請求項５に係る発明は、請求項４に記載の半導体パッケージを回路基板に実装する方法であって、前記ステージ部の裏面、前記連結部の裏面、前記リード及び前記リードの凹部にめっきを形成する工程と、前記めっきを形成した箇所を半田により前記回路基板の表面に接合する工程と、を備えることを特徴とする半導体パッケージを回路基板に実装する方法を提案している。The invention according to claim 5 is a method of mounting the semiconductor package according to claim 4 on a circuit board, wherein plating is formed on the back surface of the stage portion, the back surface of the connecting portion, the lead, and the recess of the lead. And a method of mounting a semiconductor package on a circuit board, comprising: a step of bonding to a surface of the circuit board by soldering a place where the plating is formed.

以上説明したように、本発明によれば、ステージ部の裏面に樹脂充填用の凹部を形成することにより、リードと回路基板との接合部分に応力が集中することを防止できるため、リードが回路基板から剥がれることを防ぎ、回路基板と半導体チップとの電気接続を保持することができる。また、ステージ部の裏面の一部は半田を介して回路基板に接合できるため、半導体チップから発生した熱を効率よく放出することもできる。 As described above, according to the present invention , since the resin filling recess is formed on the back surface of the stage portion, stress can be prevented from concentrating on the joint portion between the lead and the circuit board. It is possible to prevent peeling from the substrate and maintain electrical connection between the circuit substrate and the semiconductor chip. In addition, since a part of the back surface of the stage portion can be joined to the circuit board via solder, heat generated from the semiconductor chip can also be efficiently released.

また、本発明によれば、連結部の裏面にも樹脂充填用の凹部を形成しておくことにより、リードと回路基板との接合部分にかかる応力集中を低減させることができるため、連結部の裏面の一部と回路基板が接合していても、回路基板と半導体チップとの電気接続を保持することができる。また、連結部の裏面の一部は、回路基板に接合させることができるため、半導体チップから発生した熱をさらに効率よく放出することもできる。 Further, according to the present invention , by forming a recess for filling the resin on the back surface of the connecting portion, it is possible to reduce stress concentration on the joint portion between the lead and the circuit board. Even if a part of the back surface is bonded to the circuit board, the electrical connection between the circuit board and the semiconductor chip can be maintained. In addition, since a part of the back surface of the connecting portion can be bonded to the circuit board, the heat generated from the semiconductor chip can be released more efficiently.

また、本発明によれば、リードの裏面に凹部を形成することにより、リードと半田との接合力の向上させることができるため、このリードフレームを利用して半導体パッケージを製造し、この半導体パッケージを回路基板に実装する際には、リードと回路基板との電気的な接続の信頼性の向上を図ることができる。 In addition, according to the present invention , since the bonding force between the lead and the solder can be improved by forming the recess on the back surface of the lead, a semiconductor package is manufactured using the lead frame, and the semiconductor package When mounting the circuit board on the circuit board, the reliability of electrical connection between the lead and the circuit board can be improved.

図１から図６は、本発明の一実施形態を示しており、この実施の形態に係る半導体パッケージは、薄板状の銅材等からなる金属製薄板にプレス加工及びエッチング加工を施して形成されるリードフレームを用いて製造されるものである。
リードフレーム１は、図１，２に示すように、表面５ａに平面視矩形の板状に形成された半導体チップ３を載置するステージ部５と、ステージ部５の周囲に配されるフレーム部７と、ステージ部５及びフレーム部７を相互に連結する支持リード（連結部）９とを備えており、これらステージ部５、フレーム部７及び支持リード９は一体的に形成されている。フレーム部１１は、ステージ部５を囲むように平面視略正方形の枠状に形成された矩形枠部１５と、この矩形枠部１５の各辺１５ａ〜１５ｄから内方側に突出する複数のリード１７，１９とを備えている。 1 to 6 show an embodiment of the present invention, and a semiconductor package according to this embodiment is formed by subjecting a thin metal plate made of a thin plate-like copper material or the like to press working and etching. It is manufactured using a lead frame.
As shown in FIGS. 1 and 2, the lead frame 1 includes a stage portion 5 on which a semiconductor chip 3 formed in a rectangular plate shape on the surface 5 a is placed, and a frame portion arranged around the stage portion 5. 7 and a support lead (connecting portion) 9 for connecting the stage portion 5 and the frame portion 7 to each other, and the stage portion 5, the frame portion 7 and the support lead 9 are integrally formed. The frame portion 11 includes a rectangular frame portion 15 formed in a substantially square frame shape so as to surround the stage portion 5, and a plurality of leads protruding inward from the sides 15 a to 15 d of the rectangular frame portion 15. 17 and 19.

ステージ部５は、平面視略正方形の板状に形成されており、その各辺は、矩形枠部１５の各辺１５ａ〜１５ｄに沿うように配されている。また、各支持リード９は、矩形枠部１５の各角部１５ｅ〜１５ｈからステージ部５の各角部まで略直線状に形成されており、各ステージ部５の厚さ寸法と等しく形成されている。
図２，３に示すように、表面５ａと反対側に面するステージ部５の裏面５ｂには、複数の略直線状の溝（樹脂充填用の凹部）２１が形成されており、これら複数の溝２１は、ステージ部５の各辺と平行となるように、また、ステージ部５の裏面５ｂの面積を略等分に分割するように、縦横に２本ずつ配されている。ステージ部５の裏面５ｂと略同一平面上に位置する各支持リード９の裏面９ａには、複数の溝（樹脂充填用の凹部）２３が形成されており、これら各溝２３は、支持リード９の長手方向に直交する方向に延びている。
なお、これらステージ部５及び支持リード９の溝２１，２３の深さ寸法ｔ１は、ステージ部５や支持リード９の厚さ寸法をｔとして、１／３×ｔ≦ｔ１≦１／２×ｔ、とすることが好ましい。 The stage portion 5 is formed in a plate shape having a substantially square shape in plan view, and each side thereof is arranged along each side 15 a to 15 d of the rectangular frame portion 15. Each support lead 9 is formed substantially linearly from each corner 15e to 15h of the rectangular frame 15 to each corner of the stage 5, and is formed to be equal to the thickness dimension of each stage 5. Yes.
As shown in FIGS. 2 and 3, a plurality of substantially straight grooves (resin filling recesses) 21 are formed on the back surface 5b of the stage portion 5 facing the opposite side to the front surface 5a. Two grooves 21 are arranged vertically and horizontally so as to be parallel to each side of the stage unit 5 and to divide the area of the back surface 5b of the stage unit 5 into approximately equal parts. A plurality of grooves (recesses for resin filling) 23 are formed on the back surface 9a of each support lead 9 positioned substantially on the same plane as the back surface 5b of the stage portion 5, and each of these grooves 23 corresponds to the support lead 9. It extends in a direction orthogonal to the longitudinal direction of the.
The depth dimension t1 of the grooves 21 and 23 of the stage portion 5 and the support lead 9 is 1/3 × t ≦ t1 ≦ 1/2 × t, where the thickness dimension of the stage portion 5 and the support lead 9 is t. It is preferable that

図１，２に示すように、リード１７，１９は、矩形枠部１５の各辺１５ａ〜１５ｄにそれぞれ複数（図示例では７つずつ）設けられており、半導体チップ３のボンディングパッド（不図示）と電気的に接続することを目的としたものである。なお、矩形枠部１５の角部１５ｅ〜１５ｈ近傍に位置するリード１９は、他のリード１７と比較して幅広に形成されている。   As shown in FIGS. 1 and 2, a plurality of leads 17 and 19 are provided on each side 15a to 15d of the rectangular frame portion 15 (seven in the illustrated example), and bonding pads (not shown) of the semiconductor chip 3 are provided. ) For electrical connection. Note that the leads 19 located in the vicinity of the corners 15 e to 15 h of the rectangular frame portion 15 are formed wider than the other leads 17.

ステージ部５の裏面５ｂと略同一平面上に位置する各リード１７，１９の裏面１７ａ，１９ａには、凹部（めっき形成用の凹部）２５が形成されており、各凹部２５は、矩形枠部１５の各辺１５ａ〜１５ｄから各リード１７，１９の中途部まで延びている。
図４に示すように、この凹部２５の幅寸法ｗ２は、各リード１７，１９の幅寸法をｗとして、ｗ２≒１／２×ｗ、とすることが好ましく、また、凹部２５の長さ寸法ｌ２は、矩形枠部１５の内面１５ａ〜１５ｄからのリード１７，１９の長さ寸法をｌとして、ｌ２≒１／２×ｌ、とすることが好ましい。また、凹部２５の厚さ寸法ｔ２は、リード１７，１９の厚さ寸法をｔとして、１／３×ｔ≦ｔ２≦１／２×ｔ、とすることが好ましい。なお、リード１７，１９の厚さ寸法ｔは、前述したステージ部５や支持リード９の厚さ寸法と等しい。
上述したステージ部５の溝２１、各支持リード９の溝２３及び各リード１７，１９の凹部２５は、金属製薄板からリードフレーム１を形成すると同時、若しくは、リードフレーム１の形成後にプレス加工若しくはエッチング加工により形成される。 Concave portions (recesses for plating formation) 25 are formed in the back surfaces 17a and 19a of the respective leads 17 and 19 that are positioned substantially on the same plane as the back surface 5b of the stage portion 5, and each concave portion 25 is a rectangular frame portion. 15 extend from the respective sides 15a to 15d to the middle portions of the leads 17 and 19.
As shown in FIG. 4, the width dimension w2 of the recess 25 is preferably w2≈1 / 2 × w, where w is the width dimension of the leads 17 and 19, and the length dimension of the recess 25 l2 is preferably set to l2≈1 / 2 × l, where l is the length of the leads 17 and 19 from the inner surfaces 15a to 15d of the rectangular frame portion 15. The thickness t2 of the recess 25 is preferably 1/3 × t ≦ t2 ≦ 1/2 × t, where t is the thickness of the leads 17 and 19. The thickness dimension t of the leads 17 and 19 is equal to the thickness dimension of the stage portion 5 and the support lead 9 described above.
The groove 21 of the stage portion 5, the groove 23 of each support lead 9, and the recess 25 of each lead 17, 19 are pressed or formed simultaneously with the formation of the lead frame 1 from a thin metal plate or after the formation of the lead frame 1. It is formed by etching.

このリードフレーム１を用いて半導体パッケージを製造する方法について、以下に説明する。
はじめに、図１，２に示すように、ステージ部５の表面５ａに半導体チップ３を接着すると共に、金属製のボンディングワイヤにより、半導体チップ３の各パッドとリード１７，１９とを電気的に接続する。なお、リード１７，１９にボンディングワイヤをボンディングする位置は、リード１７，１９の先端に位置する表面１７ｂ，１９ｂとなっている。
そして、このリードフレーム１を所定の金型内に配置し、この金型内に溶融樹脂を射出することにより、図５に示すように、半導体チップ３、ステージ部５、支持リード９、ボンディングワイヤ２７及びリード１７，１９を一体的に固定する樹脂モールド部（固定部材）２９が形成される。 A method for manufacturing a semiconductor package using the lead frame 1 will be described below.
First, as shown in FIGS. 1 and 2, the semiconductor chip 3 is bonded to the surface 5 a of the stage portion 5, and each pad of the semiconductor chip 3 and the leads 17 and 19 are electrically connected by a metal bonding wire. To do. The positions where the bonding wires are bonded to the leads 17 and 19 are the surfaces 17b and 19b located at the tips of the leads 17 and 19, respectively.
Then, the lead frame 1 is placed in a predetermined mold, and a molten resin is injected into the mold, whereby as shown in FIG. 5, the semiconductor chip 3, the stage portion 5, the support lead 9, the bonding wire 27 and a resin mold part (fixing member) 29 for integrally fixing the leads 17 and 19 are formed.

ここで、樹脂モールド部２９の下面（端面）２９ａは、ステージ部５、支持リード９及びリード１７，１９の裏面５ｂ，９ａ，１７ａ，１９ａと共に略同一平面を形成している。また、この樹脂モールド部２９を形成する際は、ステージ部５及び支持リード９に形成された溝２１，２３に樹脂モールド部２９と同様の樹脂３１が充填されるように、また、リード１７，１９の凹部２５に前述の樹脂が入り込まないようになっている。なお、溝２１，２３に充填された樹脂３１は、ステージ部５及び支持リード９の裏面５ｂ，９ａと同一平面を形成する表面を有している。   Here, the lower surface (end surface) 29a of the resin mold portion 29 forms a substantially same plane together with the stage portion 5, the support lead 9, and the back surfaces 5b, 9a, 17a, 19a of the leads 17, 19. Further, when forming the resin mold portion 29, the grooves 21, 23 formed in the stage portion 5 and the support lead 9 are filled with the same resin 31 as the resin mold portion 29, and the leads 17, The above-described resin does not enter the 19 recesses 25. The resin 31 filled in the grooves 21 and 23 has a surface that forms the same plane as the back surface 5 b and 9 a of the stage portion 5 and the support lead 9.

この樹脂モールド部２９の形成後には、樹脂モールド部２９の下面２９ａから露出するステージ部５、支持リード９及びリード１７，１９の裏面５ｂ，９ａ，１７ａ，１９ａ及び凹部２５の内壁面にめっきを施して、半田の濡れ性を向上させるためのめっき膜３３を形成する。ただし、ステージ部５及び支持リード９に充填された樹脂３１の表面に、めっき膜３３が形成されることはない。
最後に、樹脂モールド部２９の側面から外方に突出する矩形枠部１５を切り落とし、各支持リード９及び各リード１７，１９を個々に切り分けることにより半導体パッケージ３５の製造が終了する。 After the resin mold portion 29 is formed, the stage portion 5 exposed from the lower surface 29a of the resin mold portion 29, the support lead 9 and the back surfaces 5b, 9a, 17a, 19a of the leads 17, 19 and the inner wall surfaces of the recesses 25 are plated. Then, a plating film 33 for improving the wettability of the solder is formed. However, the plating film 33 is not formed on the surface of the resin 31 filled in the stage portion 5 and the support lead 9.
Finally, the rectangular frame portion 15 protruding outward from the side surface of the resin mold portion 29 is cut off, and the support leads 9 and the leads 17 and 19 are individually cut to complete the manufacture of the semiconductor package 35.

以上のように製造された半導体パッケージ３５は、支持リード９及びリード１７，１９が樹脂モールド部２９の側面から突出しない所謂ＱＦＮである。すなわち、この半導体パッケージ３５において、外方に露出する支持リード９及びリード１７，１９の厚さ方向に沿う側面９ｄ，１７ｄ，１９ｄは、樹脂モールド部２９の側面と略同一平面を形成している。
図６に示すように、この半導体パッケージ３５を回路基板４１に実装する際には、樹脂モールド部２９の下面２９ａを回路基板４１の表面４１ａに対向させ、半田４５により各ステージ部５、支持リード９及びリード１７，１９と回路基板４１の表面４１ａに形成されたパターン（不図示）とを、互いに接合すると共に電気的に接続する。この状態において半田４５は、めっき膜３３を介して、ステージ部５及び支持リードの裏面５ｂ，９ａ、並びに、リード１７，１９の裏面１７ａ，１９ａ及び凹部２５の内壁面に接合する。なお、めっき膜３３が形成されていない部分、すなわち、樹脂３１を充填した部分には、半田４５が接合しない。 The semiconductor package 35 manufactured as described above is a so-called QFN in which the support lead 9 and the leads 17 and 19 do not protrude from the side surface of the resin mold portion 29. That is, in the semiconductor package 35, the side surfaces 9 d, 17 d, 19 d along the thickness direction of the support lead 9 and the leads 17, 19 exposed to the outside form substantially the same plane as the side surface of the resin mold part 29. .
As shown in FIG. 6, when mounting the semiconductor package 35 on the circuit board 41, the lower surface 29 a of the resin mold part 29 is opposed to the surface 41 a of the circuit board 41, and each stage part 5 is supported by the solder 45. 9 and leads 17 and 19 and a pattern (not shown) formed on the surface 41a of the circuit board 41 are joined and electrically connected to each other. In this state, the solder 45 is bonded to the stage portion 5 and the back surfaces 5 b and 9 a of the support leads, the back surfaces 17 a and 19 a of the leads 17 and 19, and the inner wall surface of the recess 25 through the plating film 33. Note that the solder 45 is not bonded to a portion where the plating film 33 is not formed, that is, a portion filled with the resin 31.

上記のリードフレーム１及び半導体パッケージ３５によれば、ステージ部５の裏面５ｂに樹脂充填用の溝２１を形成することにより、ステージ部５と回路基板４１との接合面積を小さくすることができるため、回路基板４１を湾曲させる力が発生しても、回路基板４１のうち、ステージ部５との接合部分をこの湾曲に追従させることができ、リード１７，１９と回路基板４１との接合部分に応力が集中することを防止できる。したがって、リード１７，１９が回路基板４１から剥がれることを防ぎ、回路基板４１と半導体チップ３との電気接続を保持することができる。
また、ステージ部５の裏面５ｂの一部は半田４５を介して回路基板４１に接合できるため、半導体チップ３から発生した熱を効率よく放出することもできる。 According to the lead frame 1 and the semiconductor package 35 described above, the bonding area between the stage portion 5 and the circuit board 41 can be reduced by forming the resin filling groove 21 on the back surface 5 b of the stage portion 5. Even if a force that bends the circuit board 41 is generated, the joint portion of the circuit board 41 with the stage portion 5 can follow the curvature, and the joint portion between the leads 17 and 19 and the circuit board 41 can be made. Stress concentration can be prevented. Therefore, the leads 17 and 19 can be prevented from being peeled off from the circuit board 41, and the electrical connection between the circuit board 41 and the semiconductor chip 3 can be maintained.
In addition, since a part of the back surface 5b of the stage unit 5 can be joined to the circuit board 41 via the solder 45, the heat generated from the semiconductor chip 3 can also be released efficiently.

さらに、ステージ部５の溝２１は、ステージ部５の裏面５ｂに沿って略直線状に形成され、また、ステージ部５の裏面５ｂのうち回路基板４１に接合する領域（以下、接合領域と呼ぶ。）を分割している。このため、溝２１の長手方向と直交する方向に回路基板４１が湾曲した際には、各接合領域をそれぞれ回路基板４１の湾曲に容易に追従させることができ、リード１７，１９と回路基板４１との接合部分にかかる応力をさらに小さくすることができる。
また、支持リード９の裏面にも樹脂充填用の溝２３が形成することにより、支持リード９と回路基板４１との接合面積を小さくできるため、回路基板４１と支持リード９との接合部分を回路基板４１の湾曲に追従させることができ、リード１７，１９と回路基板４１との接合部分にかかる応力集中を低減させることができる。すなわち、支持リード９の裏面９ａの一部と回路基板４１が接合していても、回路基板４１と半導体チップ３との電気接続を保持することができる。 Further, the groove 21 of the stage unit 5 is formed in a substantially linear shape along the back surface 5b of the stage unit 5, and the region of the back surface 5b of the stage unit 5 that is bonded to the circuit board 41 (hereinafter referred to as a bonding region). .) Is divided. For this reason, when the circuit board 41 is curved in a direction perpendicular to the longitudinal direction of the groove 21, each joint region can easily follow the curvature of the circuit board 41, and the leads 17, 19 and the circuit board 41 can be made. The stress applied to the joint portion can be further reduced.
Further, since the resin-filling groove 23 is formed on the back surface of the support lead 9, the bonding area between the support lead 9 and the circuit board 41 can be reduced. The curve of the substrate 41 can be followed, and the stress concentration applied to the joint portion between the leads 17 and 19 and the circuit board 41 can be reduced. That is, even if a part of the back surface 9 a of the support lead 9 and the circuit board 41 are bonded, the electrical connection between the circuit board 41 and the semiconductor chip 3 can be maintained.

さらに、支持リード９の裏面９ａの一部は、回路基板４１に接合させているため、半導体チップ３から発生した熱をさらに効率よく放出することもできる。
また、リード１７，１９の裏面１７ａ，１９ａにめっき形成用の凹部２５を形成することにより、リード１７，１９に対する半田４５の付着面積の増加を図って、リード１７，１９と半田４５との接合力の向上させることができるため、半導体パッケージ３５を回路基板４１に実装する際に、リード１７，１９と回路基板４１との電気的な接続の信頼性の向上を図ることができる。 Furthermore, since a part of the back surface 9a of the support lead 9 is bonded to the circuit board 41, the heat generated from the semiconductor chip 3 can be released more efficiently.
In addition, by forming the concave portions 25 for plating formation on the back surfaces 17 a and 19 a of the leads 17 and 19, the adhesion area of the solder 45 to the leads 17 and 19 is increased, and the bonding between the leads 17 and 19 and the solder 45 is performed. Since the force can be improved, the reliability of the electrical connection between the leads 17 and 19 and the circuit board 41 can be improved when the semiconductor package 35 is mounted on the circuit board 41.

さらに、回路基板４１が厚さ方向から押圧する等して、回路基板４１が湾曲した際には樹脂モールド部２９の角部近傍に位置するリード１９に特に大きな応力が発生するが、このリード１９は幅広に形成され、接合領域が他のリード１７と比較して大きくなるため、角部近傍に位置するリード１９と回路基板４１との接合力も大きくなる。したがって、樹脂モールド部２９の角部近傍に位置するリード１９と回路基板４１との接合を確実に保持することができる。   Further, when the circuit board 41 is bent by pressing the circuit board 41 from the thickness direction or the like, a particularly large stress is generated in the leads 19 located near the corners of the resin mold portion 29. Is formed wider and the bonding area is larger than that of the other leads 17, so that the bonding force between the leads 19 located near the corners and the circuit board 41 is also increased. Therefore, it is possible to reliably hold the bonding between the lead 19 located near the corner of the resin mold portion 29 and the circuit board 41.

なお、上記の実施の形態において、ステージ部５の裏面５ｂには、複数の溝２１が裏面５ｂの各辺に沿って縦横に２本ずつ形成されるとしたが、これに限ることはなく、少なくともステージ部５の裏面５ｂから窪む樹脂充填用の凹部が形成されていればよい。すなわち、例えば、図７（ａ）に示すように、ステージ部５の裏面５ｂに、その各辺に沿って縦横に前述と同様の溝（樹脂充填用の凹部）５１を１本ずつ形成すると共に、ステージ部５の角部に位置する裏面５ｂに凹部５３を形成するとしてもよい。また、例えば、図７（ｂ）に示すように、ステージ部５に、その裏面５ｂの各辺に対して交差する複数の溝（樹脂充填用の凹部）５５（図示例では同じ方向に４本ずつ）を形成するとしても構わない。
なお、上述のように、ステージ部５の裏面５ｂに略直線状の溝２１，５１，５５を形成する場合には、少なくとも回路基板４１が湾曲しうる方向に対して直交する方向に溝２１，５１，５５を形成しておくことが好ましい。 In the above-described embodiment, the plurality of grooves 21 are formed on the back surface 5b of the stage portion 5 two vertically and horizontally along each side of the back surface 5b. However, the present invention is not limited to this. It suffices that at least a recess for filling resin that is recessed from the back surface 5b of the stage portion 5 is formed. That is, for example, as shown in FIG. 7A, on the back surface 5b of the stage portion 5, grooves (resin filling recesses) 51 similar to those described above are formed one by one along the respective sides. The recess 53 may be formed in the back surface 5b located at the corner of the stage unit 5. Further, for example, as shown in FIG. 7B, a plurality of grooves (resin filling recesses) 55 (four in the same direction in the illustrated example) intersecting each side of the back surface 5 b of the stage portion 5. May be formed).
As described above, when the substantially straight grooves 21, 51, 55 are formed on the back surface 5 b of the stage portion 5, at least the grooves 21, 51 are arranged in a direction orthogonal to the direction in which the circuit board 41 can be bent. 51 and 55 are preferably formed.

さらに、例えば、図７（ｃ）に示すように、平面視略円形に形成されたステージ部５の裏面５ｂの中央部分５ｄ、及び、ステージ部５の裏面５ｂの角部５ｅが、回路基板４１との接合領域となるように、ステージ部５の裏面５ｂに凹部（樹脂充填用の凹部）５７を形成するとしてもよい。また、例えば、図７（ｄ）に示すように、ステージ部５の裏面５ｂに、平面視略円形の凹部（樹脂充填用の凹部）５９を多数形成すると共に、支持リード９の長手方向に平行な溝（樹脂充填用の凹部）６１（図示例では同じ方向に６本ずつ）を形成し、これら複数の溝６１により相互に隣り合う凹部５９を連結してもよい。この構成においては、ステージ部５の裏面５ｂの周縁部に位置する溝６１が、ステージ部５の側面に開口するように形成されている。   Furthermore, for example, as shown in FIG. 7C, the central portion 5 d of the back surface 5 b of the stage portion 5 and the corner portion 5 e of the back surface 5 b of the stage portion 5 formed in a substantially circular shape in plan view are formed on the circuit board 41. A recess (resin filling recess) 57 may be formed on the back surface 5b of the stage portion 5 so as to be a joining region. Further, for example, as shown in FIG. 7D, a large number of substantially circular recesses (resin filling recesses) 59 in plan view are formed on the back surface 5 b of the stage portion 5, and parallel to the longitudinal direction of the support leads 9. Grooves (resin filling recesses) 61 (six in the same direction in the illustrated example) 61 may be formed, and adjacent recesses 59 may be connected by the plurality of grooves 61. In this configuration, a groove 61 located at the peripheral edge of the back surface 5 b of the stage portion 5 is formed so as to open on the side surface of the stage portion 5.

なお、上述したステージ部５の溝２１，５１，５５，６１や凹部５３，５７，５９の形成面積は、ステージ部５の裏面５ｂ全体の面積の半分以下とすることが好ましい。これは、半導体チップ３から発生する熱をステージ部５の裏面５ｂから十分に逃がすことができるように、ステージ部５と回路基板４１との接合面積をステージ部５の裏面５ｂ全体の面積の半分以上とする必要があるためである。
また、支持リード９の溝２３は、支持リード９の長手方向に直交する方向に延びるように形成されるとしたが、これに限ることはなく、例えば、支持リード９の長手方向に沿って延びるように形成されるとしてもよい。さらに、支持リード９には溝２３が形成されるとしたが、これに限ることはなく、少なくとも支持リード９の裏面９ａから窪む凹部が形成されていればよい。 In addition, it is preferable that the formation area of the grooves 21, 51, 55, 61 and the recesses 53, 57, 59 of the stage portion 5 described above is not more than half of the entire area of the back surface 5 b of the stage portion 5. This is because the bonding area between the stage unit 5 and the circuit board 41 is half the total area of the back surface 5b of the stage unit 5 so that the heat generated from the semiconductor chip 3 can be sufficiently released from the back surface 5b of the stage unit 5. This is necessary.
Further, the groove 23 of the support lead 9 is formed so as to extend in a direction orthogonal to the longitudinal direction of the support lead 9, but the present invention is not limited to this, and for example, extends along the longitudinal direction of the support lead 9. It may be formed as follows. Furthermore, although the groove 23 is formed in the support lead 9, the present invention is not limited to this, and it is sufficient that at least a recess recessed from the back surface 9 a of the support lead 9 is formed.

また、ステージ部５や支持リード９の溝２１，２３への樹脂３１の充填は、樹脂モールド部２９を充填する際に行われるとしたが、これに限ることはなく、少なくともめっき膜３３を形成する前までに行われればよい。
さらに、各リード１７，１９の裏面１７ａ，１９ａには、各リード１７，１９の長手方向に延びる凹部２５が形成され、半導体パッケージ３５を構成した状態においては、この凹部２５が樹脂モールド部２９の側面から外方に露出するとしたが、これに限ることはなく、少なくとも各リード１７，１９の裏面１７ａ，１９ａから窪む凹部が形成されていればよい。したがって、各リード１７，１９の裏面１７ａ，１９ａには、樹脂モールド部２９の側面から外方に露出しない凹部を形成するとしても構わない。 The filling of the resin 31 into the grooves 21 and 23 of the stage portion 5 and the support lead 9 is performed when the resin mold portion 29 is filled. However, the present invention is not limited to this, and at least the plating film 33 is formed. It may be done before.
Furthermore, a recess 25 extending in the longitudinal direction of each lead 17, 19 is formed on the back surface 17 a, 19 a of each lead 17, 19. When the semiconductor package 35 is configured, this recess 25 is formed on the resin mold portion 29. Although exposed to the outside from the side surface, the present invention is not limited to this, and it is sufficient that at least recesses recessed from the back surfaces 17a and 19a of the leads 17 and 19 are formed. Therefore, the back surfaces 17 a and 19 a of the leads 17 and 19 may be formed with recesses that are not exposed outward from the side surfaces of the resin mold portion 29.

また、めっき形成用の凹部２５は、全てのリード１７，１９に形成されるとしたが、樹脂モールド部２９の角部近傍に位置するリード１９の接合力のみを強化する場合には、これに限らず、少なくとも矩形枠部１５や樹脂モールド部２９の角部近傍に配されるリード１９に形成されていればよい。
さらに、半導体チップ３、ステージ部５、支持リード９、ボンディングワイヤ２７及びリード１７，１９は、樹脂モールド部２９により一体的に固定されるとしたが、これに限ることはなく、少なくとも固定部材により一体的に固定されていればよい。ここで、固定部材は、例えば、半導体チップ３、ステージ部５、支持リード９、ボンディングワイヤ２７及びリード１７，１９を収容すると共に、ステージ部５、支持リード９及びリード１７，１９の裏面５ｂ，９ａ，１７ａ，１９ａを外方に露出させる箱体であっても良い。 In addition, the plating formation recess 25 is formed in all the leads 17 and 19, but in order to strengthen only the bonding force of the leads 19 located near the corners of the resin mold part 29, Not limited to this, it may be formed at least on the leads 19 arranged near the corners of the rectangular frame portion 15 and the resin mold portion 29.
Further, the semiconductor chip 3, the stage portion 5, the support lead 9, the bonding wire 27 and the leads 17 and 19 are fixed integrally by the resin mold portion 29. What is necessary is just to be fixed integrally. Here, the fixing member accommodates, for example, the semiconductor chip 3, the stage portion 5, the support lead 9, the bonding wire 27 and the leads 17 and 19, and the stage portion 5, the support lead 9 and the back surfaces 5 b of the leads 17 and 19, It may be a box that exposes 9a, 17a, 19a to the outside.

また、支持リード９の裏面９ａは、ステージ部５の裏面５ｂと略同一平面上に形成されると共に樹脂モールド部２９の下面２９ａから露出するとしたが、これに限ることはなく、露出させなくても良い。すなわち、樹脂モールド部２９の下面２９ａからは、少なくともステージ部５及びリード１７，１９の裏面５ｂ，１７ａ，１９ａが露出していればよい。ただし、この構成の場合には、支持リード９の裏面９ｂにハーフエッチング加工を施したり、支持リード９の両端部に折り曲げ加工を施す等して、支持リード９の裏面９ｂをステージ部５の裏面５ｂよりも窪んだ位置に配する必要がある。   Further, the back surface 9a of the support lead 9 is formed on substantially the same plane as the back surface 5b of the stage part 5 and is exposed from the lower surface 29a of the resin mold part 29. However, the present invention is not limited to this, and it is not exposed. Also good. That is, at least the back surface 5b, 17a, and 19a of the stage portion 5 and the leads 17 and 19 may be exposed from the lower surface 29a of the resin mold portion 29. However, in the case of this configuration, the back surface 9b of the support lead 9 is subjected to half-etching processing, bending processing is performed on both ends of the support lead 9, and the like. It is necessary to arrange at a position recessed from 5b.

さらに、ステージ部５は、平面視略正方形状に形成されるとしたが、これに限ることはなく、少なくとも半導体チップ３を載置可能な表面５ａを有していればよい。すなわち、ステージ部５は、平面視略円形に形成されるとしても構わない。
また、矩形枠部１５は、平面視略正方形の枠状に形成されるとしたが、これに限ることはなく、少なくともステージ部５の周囲に配される複数のリード１７，１９や支持リード９を相互に連結するように形成されていればよい。 Furthermore, although the stage portion 5 is formed in a substantially square shape in plan view, the stage portion 5 is not limited to this, and may have at least the surface 5a on which the semiconductor chip 3 can be placed. That is, the stage unit 5 may be formed in a substantially circular shape in plan view.
Further, the rectangular frame portion 15 is formed in a substantially square frame shape in plan view, but is not limited thereto, and at least a plurality of leads 17 and 19 and support leads 9 arranged around the stage portion 5. As long as they are connected to each other.

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。   As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.

本発明の一実施形態に係るリードフレームを示す平面図である。It is a top view showing a lead frame concerning one embodiment of the present invention. 図１のＡ−Ａ矢視断面図である。It is AA arrow sectional drawing of FIG. 図１のリードフレームのステージ部及び支持リードの裏面を示す平面図である。FIG. 2 is a plan view showing the stage of the lead frame in FIG. 1 and the back surface of a support lead. 図１のリードフレームのリードを示しており、（ａ）は拡大断面図、（ｂ）は（ａ）のＢ−Ｂ矢視断面図、（ｃ）はリードの裏面を示す拡大平面図である。1A and 1B show leads of the lead frame of FIG. 1, (a) is an enlarged cross-sectional view, (b) is a cross-sectional view taken along line BB of (a), and (c) is an enlarged plan view showing a back surface of the lead. . 図１のリードフレームにより製造される半導体パッケージを示す断面図である。It is sectional drawing which shows the semiconductor package manufactured with the lead frame of FIG. 図５の半導体パッケージを回路基板に搭載した状態を示す断面図である。It is sectional drawing which shows the state which mounted the semiconductor package of FIG. 5 on the circuit board. 本発明の他の実施形態に係るリードフレームのステージ部の裏面を示す平面図である。It is a top view which shows the back surface of the stage part of the lead frame which concerns on other embodiment of this invention.

符号の説明Explanation of symbols

１・・・リードフレーム、３・・・半導体チップ、５・・・ステージ部、５ａ・・・表面、７・・・フレーム部、９・・・支持リード（連結部）、９ａ・・・裏面、１７，１９・・・リード、１７ａ，１９ａ・・・裏面、２１，２３，５１，５５，６１・・・溝（樹脂充填用の凹部）、２５・・・凹部（めっき形成用の凹部）、２９・・・樹脂モールド部（固定部材）、２９ａ・・・下面（端面）、３１・・・樹脂、３５・・・半導体パッケージ、５３，５７，５９・・・凹部（樹脂充填用の凹部）
DESCRIPTION OF SYMBOLS 1 ... Lead frame, 3 ... Semiconductor chip, 5 ... Stage part, 5a ... Front surface, 7 ... Frame part, 9 ... Supporting lead (connection part), 9a ... Back surface , 17, 19 ... leads, 17a, 19a ... back surface, 21, 23, 51, 55, 61 ... grooves (recesses for filling resin), 25 ... recesses (recesses for plating formation) 29 ... resin mold part (fixing member), 29a ... lower surface (end face), 31 ... resin, 35 ... semiconductor package, 53, 57, 59 ... recess (resin filling recess) )

Claims (5)

表面に半導体チップを配置する板状のステージ部と、その周囲に配される複数のリードを有するフレーム部と、該フレーム部から前記ステージ部まで直線状に形成されて該フレーム部と前記ステージ部とを連結する連結部とを備える金属製薄板から作られる半導体パッケージであって、
前記半導体チップと、前記ステージ部と、前記半導体チップに電気的に接続された複数のリードと、これら半導体チップ、ステージ部及びリードを一体的に固定する固定部材とを備え、
前記ステージ部の裏面及びこれと同じ方向に面する前記連結部の裏面が前記固定部材の同一の端面から外方に露出し、
前記ステージ部の裏面に樹脂充填用の凹部が形成されると共に、前記連結部の裏面にも樹脂充填用の凹部が複数形成され、
これら凹部に樹脂が充填されていることを特徴とする半導体パッケージ。 A plate-like stage portion on which a semiconductor chip is arranged on the surface, a frame portion having a plurality of leads arranged around it, and the frame portion and the stage portion formed linearly from the frame portion to the stage portion A semiconductor package made of a thin metal plate having a connecting portion for connecting
The semiconductor chip, the stage portion, a plurality of leads electrically connected to the semiconductor chip, and a fixing member that integrally fixes the semiconductor chip, the stage portion and the leads,
The back surface of the stage portion and the back surface of the connecting portion facing in the same direction are exposed outward from the same end surface of the fixing member ,
Wherein the rear surface of the stage portion is formed a recess for resin filling Rutotomoni, recess for even the resin filled in the rear surface of the connecting portion is formed with a plurality,
A semiconductor package characterized in that these recesses are filled with resin. 前記連結部の裏面に形成されている複数の前記樹脂充填用の凹部が、それぞれ前記連結部の長手方向に直交する方向に延びる溝であることを特徴とする請求項１に記載の半導体パッケージ。2. The semiconductor package according to claim 1, wherein each of the plurality of resin-filling recesses formed on a back surface of the connecting portion is a groove extending in a direction orthogonal to a longitudinal direction of the connecting portion. 表面に半導体チップを配置する板状のステージ部と、その周囲に配される複数のリードを有するフレーム部と、該フレーム部から前記ステージ部まで直線状に形成されて該フレーム部と前記ステージ部とを連結する連結部とを備える金属製薄板から作られる半導体パッケージであって、
前記半導体チップと、前記ステージ部と、前記半導体チップに電気的に接続された複数のリードと、これら半導体チップ、ステージ部及びリードを一体的に固定する固定部材とを備え、
前記ステージ部の裏面及びこれと同じ方向に面する前記連結部の裏面が前記固定部材の同一の端面から外方に露出し、
前記ステージ部の裏面に樹脂充填用の凹部が形成されると共に、前記連結部の裏面にも樹脂充填用の凹部が形成され、
これら凹部には樹脂が充填され、
さらに、前記連結部の裏面に形成されている前記樹脂充填用の凹部が、前記連結部の長手方向に沿って延びる溝であることを特徴とする半導体パッケージ。 A plate-like stage portion on which a semiconductor chip is arranged on the surface, a frame portion having a plurality of leads arranged around it, and the frame portion and the stage portion formed linearly from the frame portion to the stage portion A semiconductor package made of a thin metal plate having a connecting portion for connecting
The semiconductor chip, the stage portion, a plurality of leads electrically connected to the semiconductor chip, and a fixing member that integrally fixes the semiconductor chip, the stage portion and the leads,
The back surface of the stage portion and the back surface of the connecting portion facing in the same direction are exposed outward from the same end surface of the fixing member ,
The recess of the resin filling the rear surface of the stage portion is formed Rutotomoni, recess for even the resin filled in the rear surface of the connecting portion is formed,
These recesses are filled with resin,
Further, the resin filling recess formed on the back surface of the connecting portion is a groove extending along the longitudinal direction of the connecting portion. 前記ステージ部の裏面及びこれと同じ方向に面して前記固定部材の端面から外方に露出する前記リードの裏面に、めっき形成用の凹部が形成され、
当該めっき形成用の凹部は前記リードの長手方向に沿って延びており、
当該めっき形成用の凹部の長手方向の端部が、前記端面に隣り合う前記固定部材の側面から外方に露出していることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体パッケージ。 The back surface of the lead exposed to the outside from the end face of the fixing member to face the rear surface and the same direction as this of the stage portion, the concave portion for plating is formed,
The concave portion for forming the plating extends along the longitudinal direction of the lead,
The end of the longitudinal direction of the said recessed part for plating formation is exposed outside from the side surface of the said fixing member adjacent to the said end surface, The any one of Claim 1 to 3 characterized by the above-mentioned. The semiconductor package described. 請求項４に記載の半導体パッケージを回路基板に実装する方法であって、A method of mounting the semiconductor package according to claim 4 on a circuit board,
前記ステージ部の裏面、前記連結部の裏面、前記リード及び前記リードの凹部にめっきを形成する工程と、Forming plating on the back surface of the stage portion, the back surface of the connecting portion, the lead and the recess of the lead;
前記めっきを形成した箇所を半田により前記回路基板の表面に接合する工程と、を備えることを特徴とする半導体パッケージを回路基板に実装する方法。Bonding the portion on which the plating is formed to the surface of the circuit board with solder, and mounting the semiconductor package on the circuit board.
JP2005066879A 2005-03-10 2005-03-10 Semiconductor package and method for mounting the same on a circuit board Expired - Fee Related JP4111199B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005066879A JP4111199B2 (en) 2005-03-10 2005-03-10 Semiconductor package and method for mounting the same on a circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005066879A JP4111199B2 (en) 2005-03-10 2005-03-10 Semiconductor package and method for mounting the same on a circuit board

Publications (2)

Publication Number Publication Date
JP2006253357A JP2006253357A (en) 2006-09-21
JP4111199B2 true JP4111199B2 (en) 2008-07-02

Family

ID=37093525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005066879A Expired - Fee Related JP4111199B2 (en) 2005-03-10 2005-03-10 Semiconductor package and method for mounting the same on a circuit board

Country Status (1)

Country Link
JP (1) JP4111199B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984132B1 (en) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 Semiconductor package and mounting method thereof
JP5308979B2 (en) * 2009-09-30 2013-10-09 新電元工業株式会社 Semiconductor package
JP2011192817A (en) * 2010-03-15 2011-09-29 Sanken Electric Co Ltd Surface mounted semiconductor device and method of manufacturing the same
KR102474509B1 (en) * 2015-11-25 2022-12-07 해성디에스 주식회사 lead frame strip and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3839178B2 (en) * 1999-01-29 2006-11-01 株式会社ルネサステクノロジ Semiconductor device
JP3535760B2 (en) * 1999-02-24 2004-06-07 松下電器産業株式会社 Resin-sealed semiconductor device, method of manufacturing the same, and lead frame
JP2001077278A (en) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc Semiconductor package, lead frame thereof, manufacture of semiconductor package and mold thereof
JP2003204027A (en) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd Lead frame and its manufacturing method, resin sealed semiconductor device and its manufacturing method
JP2004214233A (en) * 2002-12-26 2004-07-29 Renesas Technology Corp Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
JP2006253357A (en) 2006-09-21

Similar Documents

Publication Publication Date Title
US6650020B2 (en) Resin-sealed semiconductor device
JP2875139B2 (en) Method for manufacturing semiconductor device
JP3793628B2 (en) Resin-sealed semiconductor device
JP4698234B2 (en) Surface mount semiconductor device
KR20070027625A (en) Flexible leadframe structure and method for forming integrated circuit packages
JP2020038914A (en) Semiconductor device
JP4111199B2 (en) Semiconductor package and method for mounting the same on a circuit board
JP2009064854A (en) Lead frame, semiconductor device, and manufacturing method of semiconductor device
JP5136458B2 (en) Semiconductor package and manufacturing method thereof
JP2006108306A (en) Lead frame and semiconductor package employing it
JP2010192847A (en) Lead frame and method of manufacturing semiconductor package using the same
JP4614107B2 (en) Semiconductor device
JP7367154B2 (en) semiconductor equipment
JP2009038196A (en) Electronic device and wire bonding method
JPH05291467A (en) Lead frame and semiconductor device
JP5458476B2 (en) Mold package and manufacturing method thereof
JP2018082069A (en) Semiconductor device and semiconductor device manufacturing method
JP3699966B2 (en) Lead frame, resin-encapsulated semiconductor device and manufacturing method thereof
JPH0922959A (en) Semiconductor device and semiconductor device unit
JP2008060562A (en) Resin sealed semiconductor device, manufacturing method for the same, base material for semiconductor device, and layered resin sealed semiconductor device
JP2009135406A (en) Resin-sealed semiconductor device, etching member used for the same, method for manufacturing resin-sealed semiconductor device, and stacked type resin-sealed semiconductor device
JP2005252314A (en) Lead frame, resin sealed semiconductor device, and manufacturing method of them
KR100321149B1 (en) chip size package
JP3036597B1 (en) Lead frame for semiconductor device
JP2006032773A (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080331

R150 Certificate of patent or registration of utility model

Ref document number: 4111199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees