JP5037398B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5037398B2
JP5037398B2 JP2008078288A JP2008078288A JP5037398B2 JP 5037398 B2 JP5037398 B2 JP 5037398B2 JP 2008078288 A JP2008078288 A JP 2008078288A JP 2008078288 A JP2008078288 A JP 2008078288A JP 5037398 B2 JP5037398 B2 JP 5037398B2
Authority
JP
Japan
Prior art keywords
heat sink
substrate
ceramic substrate
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008078288A
Other languages
Japanese (ja)
Other versions
JP2009231743A (en
Inventor
鈴木　　教章
克文 中西
亮兄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008078288A priority Critical patent/JP5037398B2/en
Publication of JP2009231743A publication Critical patent/JP2009231743A/en
Application granted granted Critical
Publication of JP5037398B2 publication Critical patent/JP5037398B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体チップにおいて生じる熱を外方に放熱させるヒートシンクを備える半導体装置に関する。   The present invention relates to a semiconductor device including a heat sink that dissipates heat generated in a semiconductor chip to the outside.

従来の半導体装置としては、例えば図３に示すように、放熱性の高い材料からなる略板状のベース基板５０１（ヒートシンク）の表面にセラミック基板５０２（基板）及び半導体チップ５０３を重ねて配置すると共に、これらベース基板５０１、セラミック基板５０２及び半導体チップ５０３を半田等により接合したものがある（特許文献１参照）。
さらに、この半導体装置では、ベース基板５０１の側面及び裏面が外方に露出するように、ベース基板５０１、セラミック基板５０２及び半導体チップ５０３をモールド樹脂５０４により埋設しており、これらベース基板５０１及びモールド樹脂５０４の側面がケース５０５によって囲まれている。
従来では、より大きな放熱性能を確保するためにベース基板５０１の容積を大きく形成することが好ましいことから、ベース基板５０１をセラミック基板５０２よりも大きく形成している。すなわち、セラミック基板５０２はベース基板５０１の表面の周縁よりも内側に配されている。
そして、この半導体装置は、予め、ベース基板５０１、セラミック基板５０２及び半導体チップ５０３を重ね合わせた状態で半田等により接合した後に、モールド樹脂５０４を形成して製造される。
特開２００６−５４２２７号公報 As a conventional semiconductor device, for example, as shown in FIG. 3, a ceramic substrate 502 (substrate) and a semiconductor chip 503 are arranged on the surface of a substantially plate-like base substrate 501 (heat sink) made of a material with high heat dissipation. In addition, there is one in which the base substrate 501, the ceramic substrate 502, and the semiconductor chip 503 are joined by solder or the like (see Patent Document 1).
Further, in this semiconductor device, the base substrate 501, the ceramic substrate 502, and the semiconductor chip 503 are embedded with the mold resin 504 so that the side surface and the back surface of the base substrate 501 are exposed to the outside. The side surface of the resin 504 is surrounded by the case 505.
Conventionally, the base substrate 501 is formed larger than the ceramic substrate 502 because it is preferable to increase the volume of the base substrate 501 in order to ensure greater heat dissipation performance. That is, the ceramic substrate 502 is disposed on the inner side of the peripheral edge of the surface of the base substrate 501.
The semiconductor device is manufactured by forming a mold resin 504 after bonding the base substrate 501, the ceramic substrate 502, and the semiconductor chip 503 in advance with solder or the like.
JP 2006-54227 A

しかしながら、特許文献１に記載の半導体装置では、ベース基板５０１の表面のみがモールド樹脂に接触しており、ベース基板５０１の裏面はモールド樹脂５０４によって支持されていない。すなわち、ベース基板５０１とモールド樹脂５０４との接着は、ベース基板５０１の表面、あるいは、ベース基板５０１に接合されたセラミック基板５０２や半導体チップ５０３の表面及び側面にだけ依存しているため、ベース基板５０１がその裏面側に剥離する虞がある。
また、半導体装置を使用する環境によっては、ベース基板５０１の表面とモールド樹脂５０４との隙間が生じ、この隙間に水が浸入することがあるが、水が隙間を通って半導体チップ５０３に到達すると電気的な不具合が発生するため、水の侵入経路を延長して、半導体チップ５０３を保護することが望まれている。なお、ケース５０５はベース基板５０１の表面から側面にかけて覆っているが、接着はされていないため、前述した水の侵入経路には含まれない。 However, in the semiconductor device described in Patent Document 1, only the surface of the base substrate 501 is in contact with the mold resin, and the back surface of the base substrate 501 is not supported by the mold resin 504. In other words, the adhesion between the base substrate 501 and the mold resin 504 depends only on the surface of the base substrate 501 or the surface and side surfaces of the ceramic substrate 502 and the semiconductor chip 503 bonded to the base substrate 501. There is a possibility that 501 may be peeled to the back side.
Further, depending on the environment in which the semiconductor device is used, a gap may be formed between the surface of the base substrate 501 and the mold resin 504, and water may enter the gap, but when water reaches the semiconductor chip 503 through the gap. Since an electrical failure occurs, it is desired to protect the semiconductor chip 503 by extending the water intrusion route. Note that the case 505 is covered from the surface to the side surface of the base substrate 501, but is not bonded, and thus is not included in the water intrusion path described above.

さらに、ベース基板５０１及びセラミック基板５０２を接合する際には、ベース基板５０１及びセラミック基板５０２の相対的な位置決めが面倒となる問題もある。すなわち、セラミック基板５０２はベース基板５０１表面の周縁よりも内側に配置されるため、接合の際に同一の冶具にベース基板５０１及びセラミック基板５０２を重ねて配置しても、この冶具によりベース基板５０１及びセラミック基板５０２の相対的な位置決めを行うことができない。なお、従来では、ベース基板５０１及びセラミック基板５０２の位置決め方法として、例えばベース基板５０１及びセラミック基板５０２をその重ねあわせ方向から挟み込むことで相対的な位置を固定する方法もあるが、この場合には、挟み込みの際にベース基板５０１に対するセラミック基板５０２の位置ずれが発生する虞があり、高精度に位置決めすることが困難となる。したがって、半導体装置の製造が面倒となる。   Further, when the base substrate 501 and the ceramic substrate 502 are joined, there is a problem that relative positioning of the base substrate 501 and the ceramic substrate 502 becomes troublesome. That is, since the ceramic substrate 502 is disposed on the inner side of the peripheral edge of the surface of the base substrate 501, even if the base substrate 501 and the ceramic substrate 502 are stacked on the same jig during the bonding, the base substrate 501 is used by this jig. In addition, relative positioning of the ceramic substrate 502 cannot be performed. Conventionally, as a method for positioning the base substrate 501 and the ceramic substrate 502, for example, there is a method of fixing the relative position by sandwiching the base substrate 501 and the ceramic substrate 502 from the overlapping direction. In this case, the ceramic substrate 502 may be displaced with respect to the base substrate 501 during sandwiching, and it is difficult to position the ceramic substrate 502 with high accuracy. Therefore, the manufacture of the semiconductor device becomes troublesome.

本発明はこのような事情を考慮してなされたものであって、ヒートシンクの剥離を防止でき、また、半導体チップの保護も図り、さらに、容易に製造することも可能な半導体装置を提供することを目的とする。   The present invention has been made in consideration of such circumstances, and provides a semiconductor device that can prevent the peeling of the heat sink, protect the semiconductor chip, and can be easily manufactured. With the goal.

この課題を解決するために、本発明の半導体装置は、略板状に形成されたヒートシンクの表面に基板及び半導体チップを順次重ねて固定されると共に、前記ヒートシンクの裏面が外方に露出するように、前記ヒートシンク、基板及び半導体チップをモールド樹脂により埋設して構成され、前記ヒートシンクに、その表面に沿う一方向の両側部から内側に窪む第１凹部が形成され、前記一方向に沿う前記基板の長さ寸法が、前記第１凹部の形成部分における前記ヒートシンクの前記一方向の長さ寸法よりも長くなるように形成され、
前記基板は、その前記一方向の端部が前記一方向に面する前記第１凹部の底面よりも前記一方向に突出すると共に、前記ヒートシンクの両側部よりも内側に位置するように配され、さらに、前記基板は、前記ヒートシンクの表面における前記一方向の直交方向に沿う前記第１凹部の両端よりも内側に配されていることを特徴としている。
In order to solve this problem, the semiconductor device of the present invention is configured such that the substrate and the semiconductor chip are sequentially stacked and fixed on the surface of the heat sink formed in a substantially plate shape, and the back surface of the heat sink is exposed to the outside. The heat sink, the substrate and the semiconductor chip are embedded with a mold resin, and the heat sink is formed with first recesses recessed inward from both sides in one direction along the surface, and the one along the one direction. The length dimension of the substrate is formed to be longer than the length dimension in one direction of the heat sink in the formation portion of the first recess,
The substrate is arranged such that an end portion in the one direction protrudes in the one direction from a bottom surface of the first recess facing in the one direction, and is located inside both side portions of the heat sink , Furthermore, the substrate is characterized in that it is arranged on the inner side of both ends of the first recess along the orthogonal direction of the one direction on the surface of the heat sink .

この半導体装置によれば、ヒートシンク表面の周縁をなす第一凹部の底面から突出する基板の端部は、ヒートシンク及び基板を重ね合わせた方向からモールド樹脂によって挟み込まれるため、この基板に一体に固定されたヒートシンクが、モールド樹脂に対して露出する裏面側から重ね合わせ方向に剥離することを防止できる。
また、ヒートシンクの裏面側において、モールド樹脂との間から半導体装置の内部に水分が浸入したとしても、半導体チップに到達するまでの水分の侵入経路は、ヒートシンクとモールド樹脂との隙間だけではなく、ヒートシンクから突出する基板の裏面及び表面とモールド樹脂との隙間も含むことになる。したがって、水分の侵入経路をより長く形成することが可能となる。
さらに、この半導体装置の製造において、ヒートシンクに基板を接合する際には同一の冶具によってヒートシンク及び基板の相対的な位置決めを容易におこなうことができる。すなわち、冶具上にヒートシンク及び基板を重ねて配した際には、基板の端部がヒートシンクの面方向に突出するため、この基板の端部を利用することで、ヒートシンク及び基板をそれぞれ冶具に対して高精度に位置決めすることが可能となる。
また、基板が、ヒートシンクの表面における一方向の直交方向に沿う第一凹部の両端よりも内側に配されていることで、すなわち、前記ヒートシンクが、その表面に沿う前記一方向の直交方向の長さ寸法が同直交方向に沿う基板の長さ寸法よりも長くなるように形成されることで、その容積をより大きく形成することが可能となるため、高い放熱性を確保することができる。
According to this semiconductor device, the end portion of the substrate protruding from the bottom surface of the first recess that forms the periphery of the heat sink surface is sandwiched by the mold resin from the direction in which the heat sink and the substrate are overlapped. It is possible to prevent the heat sink from being peeled in the overlapping direction from the back side exposed to the mold resin.
Also, on the back side of the heat sink, even if moisture enters the semiconductor device from between the mold resin, the moisture intrusion path to reach the semiconductor chip is not only the gap between the heat sink and the mold resin, This also includes the gap between the back surface and front surface of the substrate protruding from the heat sink and the mold resin. Therefore, it is possible to form a moisture intrusion route longer.
Furthermore, in manufacturing the semiconductor device, when the substrate is joined to the heat sink, the heat sink and the substrate can be easily positioned relative to each other using the same jig. In other words, when the heat sink and the substrate are stacked on the jig, the end portion of the substrate protrudes in the surface direction of the heat sink. By using the end portion of the substrate, the heat sink and the substrate are respectively attached to the jig. Positioning with high accuracy.
Further, the substrate is disposed on the inner side of both ends of the first recess along the orthogonal direction in one direction on the surface of the heat sink, that is, the length of the orthogonal direction in the one direction along the surface of the heat sink. By forming the length dimension so as to be longer than the length dimension of the substrate along the same orthogonal direction, it is possible to form a larger volume, thus ensuring high heat dissipation.

そして、前記半導体装置おいて、前記直交方向に沿う前記第１凹部の両端に、前記底面からさらに内側に窪む２つの第２凹部が形成され、前記基板は、前記２つの第２凹部よりもさらに内側に配されているとよい。In the semiconductor device, two second recesses that are further recessed inward from the bottom surface are formed at both ends of the first recess along the orthogonal direction, and the substrate is more than the two second recesses. Furthermore, it is good to arrange inside.

本発明によれば、ヒートシンクに一体に固定される基板の端部を突出させることで、ヒートシンクの剥離を防止できる。また、半導体装置内部における水分の侵入経路を延長して半導体チップを確実に保護することができる。さらに、半導体装置の製造に際して、ヒートシンクに対する基板の相対的な位置決めを容易に行うことができるため、半導体装置を容易に製造することも可能となる。   According to the present invention, peeling of the heat sink can be prevented by protruding the end portion of the substrate that is integrally fixed to the heat sink. In addition, it is possible to reliably protect the semiconductor chip by extending the moisture intrusion path inside the semiconductor device. Furthermore, when the semiconductor device is manufactured, the relative positioning of the substrate with respect to the heat sink can be easily performed, so that the semiconductor device can be easily manufactured.

以下、図面を参照して本発明の一実施形態について説明する。
図１，２に示すように、この実施形態に係る半導体装置１は、厚板状のヒートシンク３の表面３ａに、セラミック基板（基板）５及び半導体チップ７を順次重ねて配すると共に、ヒートシンク３の裏面３ｂが外方に露出するように、ヒートシンク３、セラミック基板５及び半導体チップ７をモールド樹脂９により埋設して構成されている。また、セラミック基板５の表面５ａには、半導体チップ７と同様に、複数（図１においては２つ）の外部接続リード１１が配されており、一部（図１においては１つ）の外部接続リード１１Ｂは、導電性を有する板状の接続板１３を介して半導体チップ７と電気接続されている。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
As shown in FIGS. 1 and 2, in the semiconductor device 1 according to this embodiment, a ceramic substrate (substrate) 5 and a semiconductor chip 7 are sequentially stacked on a surface 3 a of a thick plate heat sink 3, and the heat sink 3 The heat sink 3, the ceramic substrate 5, and the semiconductor chip 7 are embedded with a mold resin 9 so that the back surface 3 b of the substrate is exposed to the outside. Similarly to the semiconductor chip 7, a plurality (two in FIG. 1) of external connection leads 11 are arranged on the surface 5a of the ceramic substrate 5, and a part (one in FIG. 1) of the external connection leads 11 is arranged. The connection lead 11B is electrically connected to the semiconductor chip 7 via a plate-shaped connection plate 13 having conductivity.

ヒートシンク３は、例えば、銅（Ｃｕ）、タングステン、モリブデン等のように、放熱性の高い材料によって厚板状に形成されているが、これに加えて例えばＮｉメッキを施したものでもよい。このヒートシンク３を平面視した形状は、その表面３ａに沿う幅方向（一方向、図２におけるＸ軸方向）の寸法の方がこれに直交する長手方向（直交方向、図２におけるＹ軸方向）の寸法よりも長い略長方形状に形成されている。
このヒートシンク３の表面３ａに沿う長手方向（図２におけるＹ軸方向）の両端部３１，３２は、モールド樹脂９の外方に突出している。また、このヒートシンク３の両端部３１，３２には、半導体装置１を固定するためのマウント部３３，３４が形成されている。 The heat sink 3 is formed in a thick plate shape with a material having high heat dissipation, such as copper (Cu), tungsten, molybdenum, or the like, but may be plated with Ni, for example. The shape of the heat sink 3 in plan view is such that the dimension along the surface 3a in the width direction (one direction, the X-axis direction in FIG. 2) is perpendicular to the longitudinal direction (orthogonal direction, the Y-axis direction in FIG. 2). It is formed in a substantially rectangular shape that is longer than the dimension.
Both end portions 31 and 32 in the longitudinal direction (Y-axis direction in FIG. 2) along the surface 3 a of the heat sink 3 protrude outward of the mold resin 9. Mount portions 33 and 34 for fixing the semiconductor device 1 are formed at both end portions 31 and 32 of the heat sink 3.

さらに、ヒートシンク３には、その幅方向（Ｘ軸方向）の両側部から内側に窪む第１凹部３５が形成されている。すなわち、ヒートシンク３には２つの第１凹部３５が形成されている。また、長手方向（Ｙ軸方向）に沿う第１凹部３５の両端には、幅方向外側に面する第１凹部３５の底面３５ａからさらに内側に窪む第２凹部３６が形成されている。すなわち、このヒートシンク３においては、同一の第１凹部３５に２つの第２凹部３６が形成されている。
なお、図２における第１凹部３５の領域は、ヒートシンク３の幅方向の両側部（仮想線Ｌ１）から底面３５ａに至るまでの領域であり、図２における第２凹部３６の領域は、底面３５ａの長手方向の両端部分（仮想線Ｌ２）からヒートシンク３の幅方向内側に窪んだ領域である。すなわち、図２においては、仮想線Ｌ２が第１凹部３５の領域と第２凹部３６の領域との境界を示している。 Furthermore, the heat sink 3 is formed with a first recess 35 that is recessed inward from both sides in the width direction (X-axis direction). That is, two first recesses 35 are formed in the heat sink 3. Moreover, the 2nd recessed part 36 further depressed inside from the bottom face 35a of the 1st recessed part 35 which faces the width direction outer side is formed in the both ends of the 1st recessed part 35 along a longitudinal direction (Y-axis direction). That is, in the heat sink 3, two second recesses 36 are formed in the same first recess 35.
2 is a region from both side portions (imaginary line L1) in the width direction of the heat sink 3 to the bottom surface 35a, and a region of the second recess 36 in FIG. 2 is a bottom surface 35a. It is the area | region which became depressed in the width direction inner side of the heat sink 3 from the both ends part (virtual line L2) of this. That is, in FIG. 2, the imaginary line L <b> 2 indicates the boundary between the region of the first recess 35 and the region of the second recess 36.

セラミック基板５は、電気的な絶縁性を有する平面視長方形状のセラミック板５１の表面５１ａ及び裏面５１ｂに、導電性を有する配線パターン５２，５３，５４を形成して構成されている。ここで、セラミック板５１の表面５１ａには複数の配線パターン５２，５３が形成されているが、これらは互いに電気的に絶縁されている。
以上のように構成されるセラミック基板５は、その裏面５ｂをなす第３配線パターン５４を介して、ヒートシンク３の表面３ａに配されており、具体的には半田（不図示）を介してセラミック板５１の裏面５１ｂに形成された第３配線パターン５４に固定されている。ここで、セラミック基板５の配置についてさらに詳述すると、セラミック基板５は、ヒートシンク３の長手方向の中間部分に配されている。また、セラミック基板５は、その幅方向（Ｘ軸方向）の側端部（端部）５５が、幅方向に沿うヒートシンク３の両側部の縁から外側に突出するように配されている。 The ceramic substrate 5 is configured by forming conductive wiring patterns 52, 53, and 54 on the front surface 51 a and the back surface 51 b of the rectangular ceramic plate 51 having electrical insulation. Here, a plurality of wiring patterns 52 and 53 are formed on the surface 51a of the ceramic plate 51, and these are electrically insulated from each other.
The ceramic substrate 5 configured as described above is arranged on the front surface 3a of the heat sink 3 via the third wiring pattern 54 that forms the back surface 5b. Specifically, the ceramic substrate 5 is ceramic via solder (not shown). It is fixed to a third wiring pattern 54 formed on the back surface 51b of the plate 51. Here, the arrangement of the ceramic substrate 5 will be described in more detail. The ceramic substrate 5 is arranged in the middle portion of the heat sink 3 in the longitudinal direction. Further, the ceramic substrate 5 is arranged such that side end portions (end portions) 55 in the width direction (X-axis direction) protrude outward from edges of both side portions of the heat sink 3 along the width direction.

具体的に、セラミック基板５は、その長辺がヒートシンク３の幅方向に沿うように、また、短辺がヒートシンク３の長手方向に沿うように配されている。
ここで、セラミック基板５の短辺の長さ寸法は、前述の長手方向に沿う第１凹部３５の長さ寸法よりも短く設定されており、セラミック基板５は、長手方向に沿う第１凹部３５の両端よりも内側に配されている。なお、さらに詳述すると、セラミック基板５は、長手方向に沿う第１凹部３５の両端に形成された２つの第２凹部３６よりもさらに内側に配されている。
そして、セラミック基板５の長辺の長さ寸法は、第１凹部３５の形成部分におけるヒートシンク３の幅方向の長さ寸法よりも長く形成されているため、セラミック基板５の幅方向の両側端部５５が第１凹部３５の底面３５ａよりも幅方向の外側に突出している。 Specifically, the ceramic substrate 5 is arranged such that its long side is along the width direction of the heat sink 3 and its short side is along the longitudinal direction of the heat sink 3.
Here, the length dimension of the short side of the ceramic substrate 5 is set to be shorter than the length dimension of the first concave portion 35 along the longitudinal direction, and the ceramic substrate 5 has the first concave portion 35 along the longitudinal direction. It is arranged inside both ends. More specifically, the ceramic substrate 5 is disposed further inside than the two second recesses 36 formed at both ends of the first recess 35 along the longitudinal direction.
And since the length dimension of the long side of the ceramic substrate 5 is formed longer than the length dimension of the width direction of the heat sink 3 in the formation part of the 1st recessed part 35, the both-sides edge part of the width direction of the ceramic substrate 5 is formed. 55 protrudes outward in the width direction from the bottom surface 35 a of the first recess 35.

半導体チップ７は、このセラミック基板５の表面の中央部分に配されており、半田（不図示）を介してセラミック板５１の表面５１ａの中央部分から一方の側端部５５（図２においては右側の側端部５５）にわたって形成された第１配線パターン５２に固定されている。すなわち、半導体チップ７は、ヒートシンク３と同様にセラミック基板５に固定されているが、セラミック基板５によってヒートシンク３と電気的に絶縁されている。   The semiconductor chip 7 is arranged at the central portion of the surface of the ceramic substrate 5 and is connected to one side end 55 (on the right side in FIG. 2) from the central portion of the surface 51a of the ceramic plate 51 via solder (not shown). Are fixed to the first wiring pattern 52 formed over the side end portion 55). That is, the semiconductor chip 7 is fixed to the ceramic substrate 5 similarly to the heat sink 3, but is electrically insulated from the heat sink 3 by the ceramic substrate 5.

各外部接続リード１１は、導電性を有する板材を２箇所において屈曲させて断面視クランク形状に形成して構成されており、セラミック基板５の配線パターン５２，５３に固定される平板状の内部接続部１１０と、第１屈曲部１１１を介して内部接続部１１０に連ねて形成された平板状の垂直板部１１２と、第２屈曲部１１３を介して垂直板部１１２に連ねて形成された平板状の突出部１１４とを備えている。なお、内部接続部１１０、第１屈曲部１１１、垂直板部１１２及び第２屈曲部１１３は、モールド樹脂９内に埋設される埋設部１１５を構成している。
垂直板部１１２は、外部接続リード１１をセラミック基板５に固定した状態において、セラミック基板５の表面５ａから上方に延びるように配される。また、突出部１１４は、セラミック基板５の面方向に沿ってセラミック基板５から離れるように延出すると共に、モールド樹脂９の外方に突出している。 Each external connection lead 11 is formed by bending a conductive plate material at two locations to form a crank shape in cross section, and is a flat internal connection fixed to the wiring patterns 52 and 53 of the ceramic substrate 5. Plate 110, a flat plate-like vertical plate portion 112 formed continuously with the internal connection portion 110 via the first bent portion 111, and a flat plate formed continuously with the vertical plate portion 112 via the second bent portion 113. Shaped protrusion 114. The internal connection part 110, the first bent part 111, the vertical plate part 112 and the second bent part 113 constitute an embedded part 115 embedded in the mold resin 9.
The vertical plate portion 112 is arranged to extend upward from the surface 5 a of the ceramic substrate 5 in a state where the external connection leads 11 are fixed to the ceramic substrate 5. Further, the protruding portion 114 extends away from the ceramic substrate 5 along the surface direction of the ceramic substrate 5 and protrudes outward from the mold resin 9.

ここで、一の外部接続リード１１Ａは、セラミック基板５の表面５ａのうち一方の側端部５５に配されており、半田（不図示）を介して第１配線パターン５２に接合されている。すなわち、半導体チップ７と一の外部接続リード１１Ａとは、第１配線パターン５２を介して相互に電気接続されている。また、他の外部接続リード１１Ｂは、セラミック基板５の表面５ａのうち他方の側端部５５に配されており、半田（不図示）を介してセラミック板５１の表面５１ａのうち他方の側端部５５に形成された第２配線パターン５３に固定されている。
すなわち、これら複数の外部接続リード１１は、いずれもヒートシンク３と同様にセラミック基板５に固定されているが、セラミック基板５によってヒートシンク３と電気的に絶縁されている。 Here, the one external connection lead 11A is disposed on one side end 55 of the surface 5a of the ceramic substrate 5, and is joined to the first wiring pattern 52 via solder (not shown). That is, the semiconductor chip 7 and the one external connection lead 11 </ b> A are electrically connected to each other via the first wiring pattern 52. The other external connection lead 11B is arranged on the other side end 55 of the surface 5a of the ceramic substrate 5, and the other side end of the surface 51a of the ceramic plate 51 via solder (not shown). It is fixed to the second wiring pattern 53 formed in the portion 55.
That is, the plurality of external connection leads 11 are all fixed to the ceramic substrate 5 similarly to the heat sink 3, but are electrically insulated from the heat sink 3 by the ceramic substrate 5.

接続板１３の両端は、それぞれ半田（不図示）を介して半導体チップ７の表面７ａ、及び、他の外部接続リード１１Ｂの内部接続部１１０の表面に接合されており、これによって、半導体チップ７と他の外部接続リード１１Ｂとが電気接続されることになる。なお、図示例のように、半導体チップ７の表面７ａ及び内部接続部１１０の表面の高さ位置が互いに異なる場合には、接続板１３の中途部に屈曲した段差部１３ａを形成しておけばよい。これにより、半導体チップ７の表面７ａ及び内部接続部１１０の表面の両方に対して接続板１３を安定して接合することができる。   Both ends of the connection plate 13 are joined to the surface 7a of the semiconductor chip 7 and the surfaces of the internal connection portions 110 of the other external connection leads 11B via solder (not shown), respectively. And the other external connection lead 11B are electrically connected. If the height positions of the surface 7a of the semiconductor chip 7 and the surface of the internal connection portion 110 are different from each other as in the illustrated example, a stepped portion 13a that is bent in the middle of the connection plate 13 is formed. Good. As a result, the connection plate 13 can be stably bonded to both the surface 7 a of the semiconductor chip 7 and the surface of the internal connection portion 110.

以上のように構成された半導体装置１を製造する際には、はじめに、ヒートシンク３の表面３ａにセラミック基板５、半導体チップ７、外部接続リード１１及び接続板１３を順次重ねて配置する。そして、この配置状態において、リフローにより半田を溶融、固化させることで、ヒートシンク３、セラミック基板５、半導体チップ７、外部接続リード１１及び接続板１３が一体に接合、固定される。
その後、一体固定されたヒートシンク３、セラミック基板５、半導体チップ７、外部接続リード１１及び接続板１３をモールド樹脂９成形用の金型内に入れ、金型内に溶融した樹脂を流し込む。これにより、モールド樹脂９が形成され、半導体装置１の製造が完了する。 When manufacturing the semiconductor device 1 configured as described above, first, the ceramic substrate 5, the semiconductor chip 7, the external connection lead 11, and the connection plate 13 are sequentially stacked on the surface 3 a of the heat sink 3. In this arrangement state, the heat sink 3, the ceramic substrate 5, the semiconductor chip 7, the external connection lead 11 and the connection plate 13 are integrally bonded and fixed by melting and solidifying the solder by reflow.
Thereafter, the heat sink 3, the ceramic substrate 5, the semiconductor chip 7, the external connection lead 11 and the connection plate 13 that are integrally fixed are placed in a mold for molding the mold resin 9, and the molten resin is poured into the mold. Thereby, the mold resin 9 is formed and the manufacture of the semiconductor device 1 is completed.

以上説明したように、上記実施形態による半導体装置１によれば、ヒートシンク３の両側部の縁から突出するセラミック基板５の両側端部５５は、ヒートシンク３及びセラミック基板５の重ね合わせ方向（Ｚ軸方向）からモールド樹脂９によって挟み込まれるため、このセラミック基板５に一体に固定されたヒートシンク３が、モールド樹脂９に対して露出する裏面３ｂ側から重ね合わせ方向に剥離することを防止できる。
また、ヒートシンク３の裏面３ｂ側において、モールド樹脂９との間から半導体装置１の内部に水分が浸入したとしても、半導体チップ７に到達するまでの水分の侵入経路は、ヒートシンク３とモールド樹脂９との隙間だけではなく、ヒートシンク３の縁から突出するセラミック基板５の裏面５ｂ及び表面５ａとモールド樹脂９との隙間も含むことになる。したがって、水分の侵入経路をより長く形成することが可能となり、結果として、半導体チップ７を確実に保護することができる。 As described above, according to the semiconductor device 1 according to the above embodiment, the both side end portions 55 of the ceramic substrate 5 protruding from the edges of the both side portions of the heat sink 3 are overlapped with each other. Therefore, the heat sink 3 fixed integrally to the ceramic substrate 5 can be prevented from peeling off from the back surface 3b side exposed to the mold resin 9 in the overlapping direction.
Further, even if moisture enters the semiconductor device 1 from between the mold resin 9 and the back surface 3 b of the heat sink 3, the moisture intrusion path to reach the semiconductor chip 7 is the heat sink 3 and the mold resin 9. In addition to the gap between the back surface 5 b and the front surface 5 a of the ceramic substrate 5 protruding from the edge of the heat sink 3, the gap between the mold resin 9 is also included. Therefore, it is possible to form a moisture intrusion path longer, and as a result, the semiconductor chip 7 can be reliably protected.

さらに、ヒートシンク３、セラミック基板５、半導体チップ７、外部接続リード１１及び接続板１３を一体に固定する工程においては、同一の冶具（不図示）を用いてヒートシンク３及びセラミック基板５の相対的な位置決めを容易に行うことができる。
すなわち、ヒートシンク３上にセラミック基板５を重ねて配置する際には、セラミック基板５の両側端部５５がヒートシンク３の両側部から突出するように、セラミック基板５が配されるため、ヒートシンク３を支持する冶具に、セラミック基板５の両側端部５５に接触してセラミック基板５をその面方向から挟み込む形状を容易に形成することができる。このように、セラミック基板５の両側端部５５を利用することで、ヒートシンク３及びセラミック基板５をそれぞれ冶具に対して高精度に位置決めすることが可能となる。その結果、半導体装置１を容易に製造することができる。 Further, in the step of fixing the heat sink 3, the ceramic substrate 5, the semiconductor chip 7, the external connection lead 11, and the connection plate 13 together, the heat sink 3 and the ceramic substrate 5 are relatively relative using the same jig (not shown). Positioning can be performed easily.
That is, when the ceramic substrate 5 is placed on the heat sink 3 in an overlapping manner, the ceramic substrate 5 is disposed so that both side end portions 55 of the ceramic substrate 5 protrude from both side portions of the heat sink 3. It is possible to easily form a shape in which the ceramic substrate 5 is sandwiched from the surface direction in contact with both side end portions 55 of the ceramic substrate 5 on the supporting jig. In this manner, by using the side end portions 55 of the ceramic substrate 5, the heat sink 3 and the ceramic substrate 5 can be positioned with high accuracy with respect to the jig, respectively. As a result, the semiconductor device 1 can be easily manufactured.

また、ヒートシンク３は、その長手方向（一方向の直交方向）の長さ寸法が同長手方向に沿うセラミック基板５の長さ寸法よりも長くなるように形成されているため、すなわち、ヒートシンク３の長手方向の両端部３１，３３をセラミック基板５の短辺方向（Ｙ軸方向）の端部から突出させているため、ヒートシンク３の容積をより大きく形成することができる。したがって、ヒートシンク３による高い放熱性を確保することができる。   Further, the heat sink 3 is formed so that the length dimension in the longitudinal direction (the direction orthogonal to one direction) is longer than the length dimension of the ceramic substrate 5 along the longitudinal direction. Since both end portions 31 and 33 in the longitudinal direction protrude from the end portions in the short side direction (Y-axis direction) of the ceramic substrate 5, the volume of the heat sink 3 can be formed larger. Therefore, high heat dissipation by the heat sink 3 can be ensured.

以上、本発明の実施形態である半導体装置について説明したが、本発明の技術的範囲はこれに限定されることはなく、本発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、セラミック基板５の幅方向の両側端部５５がヒートシンク３の表面３ａの両側部の縁から突出するとしたが、少なくともセラミック基板５の一部（端部）がヒートシンク３の表面３ａの周縁から突出していればよい。したがって、例えば、セラミック基板５の両側端部５５の一方（端部）のみがヒートシンク３の両側部の一方の縁から突出していてもよい。
また、ヒートシンク３やセラミック基板５の平面視形状は、上記実施形態の形状に限らず、少なくともセラミック基板５の一部がヒートシンク３の表面３ａの周縁から突出する形状に形成されていればよく、任意の形状とすることが可能である。したがって、例えばヒートシンク３の平面視形状を第１凹部３５や第２凹部３６の無い単純な矩形状としたり、セラミック基板５の平面視形状を正方形状としたりしてもよい。 Although the semiconductor device according to the embodiment of the present invention has been described above, the technical scope of the present invention is not limited to this, and can be appropriately changed without departing from the technical idea of the present invention.
For example, both end portions 55 in the width direction of the ceramic substrate 5 protrude from the edges on both sides of the surface 3 a of the heat sink 3, but at least a part (end portion) of the ceramic substrate 5 extends from the periphery of the surface 3 a of the heat sink 3. It only has to protrude. Therefore, for example, only one end (end portion) of both side end portions 55 of the ceramic substrate 5 may protrude from one edge of both side portions of the heat sink 3.
In addition, the shape of the heat sink 3 and the ceramic substrate 5 in plan view is not limited to the shape of the above embodiment, and at least a part of the ceramic substrate 5 may be formed in a shape protruding from the peripheral edge of the surface 3a of the heat sink 3. Any shape is possible. Therefore, for example, the plan view shape of the heat sink 3 may be a simple rectangular shape without the first recess 35 and the second recess 36, or the plan view shape of the ceramic substrate 5 may be a square shape.

さらに、外部接続リード１１は、屈曲部１１１，１１３を形成して構成されるとしたが、特に屈曲部１１１，１１３を形成せずに、少なくともモールド樹脂９内に埋設される埋設部とモールド樹脂９から外方に突出する突出部とを備えていればよい。すなわち、外部接続リード１１は例えば平板状に形成されていてもよい。   Further, the external connection lead 11 is formed by forming the bent portions 111 and 113. However, the external connection lead 11 does not particularly form the bent portions 111 and 113, and at least the embedded portion and the mold resin embedded in the mold resin 9. What is necessary is just to provide the protrusion part which protrudes outward from 9. FIG. That is, the external connection lead 11 may be formed in a flat plate shape, for example.

また、半導体チップ７と他の外部接続リード１１Ｂとは、接続板１３によって電気接続されるとしたが、半導体チップ７と他の外部接続リード１１Ｂとの間に流れる電流が小さい場合には、例えばワイヤによって電気接続されてもよい。
さらに、セラミック基板５は、配線パターン５２〜５４を形成して構成されるとしたが、少なくともヒートシンク３や半導体チップ７、外部接続リード１１を固定できるように構成されていればよく、例えばセラミック板５１のみによって構成されてもよいし、あるいは、導電性を有する基板としてもよい。
なお、配線パターン５２〜５４を形成しない場合、半導体チップ７の一の外部接続リード１１Ａとの電気接続には、例えば上記実施形態の接続板１３のように別途導電性の板部材を用いてもよい。また、セラミック基板５が導電性を有する基板である場合には、例えば、電気絶縁性を有する接着剤等を介して半導体チップ７やヒートシンク３、外部接続リード１１を基板に接着すればよい。 Further, the semiconductor chip 7 and the other external connection lead 11B are electrically connected by the connection plate 13, but when the current flowing between the semiconductor chip 7 and the other external connection lead 11B is small, for example, It may be electrically connected by a wire.
Furthermore, although the ceramic substrate 5 is formed by forming the wiring patterns 52 to 54, it may be configured to fix at least the heat sink 3, the semiconductor chip 7, and the external connection leads 11, for example, a ceramic plate It may be constituted only by 51 or may be a conductive substrate.
In the case where the wiring patterns 52 to 54 are not formed, a conductive plate member may be used for electrical connection with one external connection lead 11A of the semiconductor chip 7 as in the connection plate 13 of the above-described embodiment, for example. Good. When the ceramic substrate 5 is a conductive substrate, for example, the semiconductor chip 7, the heat sink 3, and the external connection lead 11 may be bonded to the substrate through an adhesive having electrical insulation.

上記実施形態においては、基板５の表面５ａに外部接続リード１１を配置した半導体装置１について説明したが、本発明は、ヒートシンク３の裏面３ｂが外方に露出するように、ヒートシンク３、基板５及び半導体チップ７をモールド樹脂９により埋設して構成される半導体装置に適用することができる。本発明は、例えば、外部接続リード１１が基板５から離れた位置に配される構成、言い換えれば、基板５と外部接続リード１１とを同一のリードフレームによって構成した半導体装置に適用することも可能である。   In the above embodiment, the semiconductor device 1 in which the external connection leads 11 are arranged on the front surface 5a of the substrate 5 has been described. However, in the present invention, the heat sink 3 and the substrate 5 are disposed so that the back surface 3b of the heat sink 3 is exposed to the outside. In addition, the present invention can be applied to a semiconductor device configured by embedding the semiconductor chip 7 with a mold resin 9. The present invention can be applied to, for example, a configuration in which the external connection leads 11 are arranged at positions away from the substrate 5, in other words, a semiconductor device in which the substrate 5 and the external connection leads 11 are configured by the same lead frame. It is.

本発明の一実施形態である半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which is one Embodiment of this invention. 図１の半導体装置を構成するヒートシンク上にセラミック基板および半導体チップを重ねた状態を示す概略平面図である。FIG. 2 is a schematic plan view showing a state in which a ceramic substrate and a semiconductor chip are stacked on a heat sink constituting the semiconductor device of FIG. 1. 従来の半導体装置の一例を示す概略斜視図である。It is a schematic perspective view which shows an example of the conventional semiconductor device.

符号の説明Explanation of symbols

１ 半導体装置
３ ヒートシンク
３ａ 表面
３ｂ 裏面
５ セラミック基板（基板）
７ 半導体チップ
９ モールド樹脂
５５ 側端部（端部） DESCRIPTION OF SYMBOLS 1 Semiconductor device 3 Heat sink 3a Front surface 3b Back surface 5 Ceramic substrate (board | substrate)
7 Semiconductor chip 9 Mold resin 55 Side end (end)

Claims (2)

略板状に形成されたヒートシンクの表面に基板及び半導体チップを順次重ねて固定されると共に、前記ヒートシンクの裏面が外方に露出するように、前記ヒートシンク、基板及び半導体チップをモールド樹脂により埋設して構成され、
前記ヒートシンクに、その表面に沿う一方向の両側部から内側に窪む第１凹部が形成され、
前記一方向に沿う前記基板の長さ寸法が、前記第１凹部の形成部分における前記ヒートシンクの前記一方向の長さ寸法よりも長くなるように形成され、
前記基板は、その前記一方向の端部が前記一方向に面する前記第１凹部の底面よりも前記一方向に突出すると共に、前記ヒートシンクの両側部よりも内側に位置するように配され、
さらに、前記基板は、前記ヒートシンクの表面における前記一方向の直交方向に沿う前記第１凹部の両端よりも内側に配されていることを特徴とする半導体装置。 The substrate and the semiconductor chip are sequentially stacked and fixed on the surface of the heat sink formed in a substantially plate shape, and the heat sink, the substrate and the semiconductor chip are embedded with a mold resin so that the back surface of the heat sink is exposed to the outside. Configured
The heat sink is formed with a first recess recessed inward from both sides in one direction along the surface,
The length dimension of the substrate along the one direction is formed to be longer than the length dimension in the one direction of the heat sink in the formation portion of the first recess,
The substrate is arranged such that an end portion in the one direction protrudes in the one direction from a bottom surface of the first recess facing in the one direction, and is located inside both side portions of the heat sink ,
Further, the substrate is arranged on the inner side of both ends of the first recess along the orthogonal direction of the one direction on the surface of the heat sink . 前記直交方向に沿う前記第１凹部の両端に、前記底面からさらに内側に窪む２つの第２凹部が形成され、Two second recesses recessed further inward from the bottom surface are formed at both ends of the first recess along the orthogonal direction,
前記基板は、前記２つの第２凹部よりもさらに内側に配されていることを特徴とする請求項１に記載の半導体装置。The semiconductor device according to claim 1, wherein the substrate is disposed further inside than the two second recesses.
JP2008078288A 2008-03-25 2008-03-25 Semiconductor device Active JP5037398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008078288A JP5037398B2 (en) 2008-03-25 2008-03-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078288A JP5037398B2 (en) 2008-03-25 2008-03-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2009231743A JP2009231743A (en) 2009-10-08
JP5037398B2 true JP5037398B2 (en) 2012-09-26

Family

ID=41246780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078288A Active JP5037398B2 (en) 2008-03-25 2008-03-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5037398B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601282B2 (en) * 2011-06-01 2014-10-08 株式会社デンソー Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261965B2 (en) * 1996-02-21 2002-03-04 富士電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2009231743A (en) 2009-10-08

Similar Documents

Publication Publication Date Title
JP4242401B2 (en) Semiconductor device
JP7210868B2 (en) semiconductor equipment
JP2016213308A (en) Printed circuit board and printed wiring board
JP2008141140A (en) Semiconductor device
JP2012212713A (en) Mounting structure of semiconductor device
JP6043049B2 (en) Semiconductor device mounting structure and semiconductor device mounting method
JP2008205100A (en) Power semiconductor device
JP6165025B2 (en) Semiconductor module
JP2007088020A (en) Circuit structure
JP5037398B2 (en) Semiconductor device
JP2018157070A (en) Semiconductor device
JP2009164240A (en) Semiconductor device
JP4111199B2 (en) Semiconductor package and method for mounting the same on a circuit board
JP5124329B2 (en) Semiconductor device
JP6625037B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5793295B2 (en) Semiconductor device
JP5708359B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6315108B2 (en) Power semiconductor package elements
JP2009158769A (en) Semiconductor device
JP5124330B2 (en) Semiconductor device
JP7050487B2 (en) Electronic device
US20140312484A1 (en) Electronic assembly for mounting on electronic board
JP5144371B2 (en) Circuit structure and electrical junction box
JP2008294132A (en) Mold package and manufacturing method therefor
JP4899700B2 (en) module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5037398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250