JPH0922959A - Semiconductor device and semiconductor device unit - Google Patents

Semiconductor device and semiconductor device unit

Info

Publication number
JPH0922959A
JPH0922959A JP7171000A JP17100095A JPH0922959A JP H0922959 A JPH0922959 A JP H0922959A JP 7171000 A JP7171000 A JP 7171000A JP 17100095 A JP17100095 A JP 17100095A JP H0922959 A JPH0922959 A JP H0922959A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
lead
resin package
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7171000A
Other languages
Japanese (ja)
Inventor
Akira Takashima
晃 高島
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
Priority to JP7171000A priority Critical patent/JPH0922959A/en
Publication of JPH0922959A publication Critical patent/JPH0922959A/en
Priority claimed from US08/794,763 external-priority patent/US5760471A/en
Application status is Withdrawn legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor device unit by which a high-density mounting operation can be realized by pulling out an outer lead part so as to keep exposed on the side face of a resin package, and by using the side face which has the outer lead as a mounting face with the resin package mounted in an erect state. SOLUTION: A first terminal part 24b-1 at an outer lead part 24 to be used as an external connecting terminal is pulled out so as to keep exposed on the side face 27a of a package 27. Thereby, the side face 27a which has the first terminal part 24b-1 can be used as a mounting face when it is mounted on a mounting board. As a result, a so-called vertical mounting operation in which the resin package 27 is mounted in an erect state can be performed. Thereby, a mounting space which is required to mount a semiconductor device 20 on the mounting board can be reduced, and, consequently, a high-density operation can be realized.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は半導体装置及び半導体装置ユニットに係り、特に積層化することにより高密度実装を図る半導体装置及び半導体装置ユニットに関する。 The present invention relates to relates to a semiconductor device and a semiconductor device unit, a semiconductor device and a semiconductor device unit to achieve high-density mounting by particular laminating. 近年の電子機器の小型化、高速化,更には高機能化に伴い、それらに用いられる半導体装置についても同様の要求がある。 Miniaturization of electronic equipment in recent years, faster, and more become more sophisticated, there is a similar demand also a semiconductor device used in them. また、このような半導体装置自体に対する要求に加え、半導体装置を基板に実装する時の実装効率の改善も望まれている。 In addition to requirements for such semiconductor device itself, mounting are improved efficiency desirable when mounted on the substrate of the semiconductor device.

【0002】そこで、リードを基板の表面で接続する表面実装型の半導体装置が現在主流をなしているが、更に実装効率の向上を図った半導体装置が望まれている。 [0002] Therefore, the surface mount type semiconductor device for connecting the leads at the surface of the substrate forms a current mainstream, it is desired further semiconductor device with improved mounting efficiency.

【0003】 [0003]

【従来の技術】図17は従来における半導体装置10の斜視図であり、図18は図17におけるA−A線に沿う断面図である。 BACKGROUND ART FIG. 17 is a perspective view of the semiconductor device 10 in a conventional, FIG. 18 is a sectional view along line A-A in FIG. 17. この半導体装置1は、本出願人が先に提案した半導体装置であり、特開昭63−15453号公報或いは特開昭63−15451号公報に開示されたものである。 The semiconductor device 1, the present applicant is a semiconductor device previously proposed, those disclosed in Japanese or Japanese 63-15451 Patent Publication No. Sho 63-15453.

【0004】各図に示す半導体装置1は、半導体素子(半導体チップ)2、この半導体チップ2を封止する樹脂パッケージ3、夫々の一端部4aが半導体チップ2とワイヤ5により接続されると共に他端側がパッケージ3 [0004] The semiconductor device 1 shown in the figures, other with a semiconductor element (semiconductor chip) 2, a resin package 3 for sealing the semiconductor chip 2, one end portion 4a of each is connected by the semiconductor chip 2 and the wire 5 end side of the package 3
の底面3aに露出して外部端子6を形成するリード4、 Lead 4 which is exposed to the bottom surface 3a forms the external terminal 6,
半導体チップ2が搭載されるステージ7等により構成されている。 The semiconductor chip 2 is constituted by a stage 7 or the like to be mounted. 即ち、半導体装置10では、リード4の外部端子6を除く他の部分はパッケージ3内に封止された構成とされている。 That is, in the semiconductor device 10, the other portion excluding the external terminal 6 of the lead 4 is configured sealed within the package 3.

【0005】上記構成とされた半導体装置1では、リード4の内、外部端子6となる部分が樹脂パッケージ3の底面3aに露出した構成となるため、リード4のパッケージ3より側方への張り出し量を短くでき、これにより実装密度の向上を図ることができる。 [0005] In the semiconductor device 1 configured as mentioned above will, of lead 4, since the structure portion serving as an external terminal 6 is exposed on the bottom surface 3a of the resin package 3, projecting to the side from the package 3 leads 4 amounts can be shortened, thereby making it possible to improve the mounting density. また、リードの張り出し部の曲げ加工が不要であり、この曲げ加工用の金型も不要となり、製造コストの低減を図ることができる等の種々の効果を奏するものである。 Further, it is unnecessary to bend the projecting portion of the lead, the mold for the bending becomes unnecessary, in which exhibits various effects such as making it possible to reduce the manufacturing cost.

【0006】しかるに上記従来の半導体装置では、図1 [0006] However in the conventional semiconductor device, FIG. 1
8に示されるように、半導体チップ2の側部にリード4 As shown in 8, lead 4 on the side of the semiconductor chip 2
のワイヤ接続される端部4aが位置する構成とされていたため、パッケージ3が大型化してしまい半導体装置1 Since the end portion 4a, which is the wire connection has been configured to position the semiconductor device 1 package 3 is increased in size
の十分な小型化ができないという問題点があった。 There was a problem that can not be sufficient miniaturization of. 即ち、半導体装置の大きさとしては、理想的には略半導体チップの大きさと同一程度まで小型化するのが望ましいが、上記従来の半導体装置1では、半導体チップ2に対してパッケージ3の大きさが倍以上に大きくなってしまう。 That is, the size of the semiconductor device, it is desirable to miniaturize to the same extent as the magnitude of approximately semiconductor chip ideally, above in the conventional semiconductor device 1, the semiconductor chip 2 of the package 3 size but increases to more than times.

【0007】そこで本出願人は先に、上記問題点を解決しうる半導体装置として、特願平4−281951号「半導体装置及びその製造方法」を提案した。 [0007] The present applicant has previously as a semiconductor device which can solve the above problems, proposed in Japanese Patent Application No. Hei 4-281951 "Semiconductor device and manufacturing method thereof". 図19 Figure 19
は、上記出願に係る半導体装置を示している。 Shows a semiconductor device according to the application. 同図に示す半導体装置10は、半導体チップ11と、この半導体チップ11を封止する樹脂パッケージ17と、夫々の内側端部14aが半導体チップ11と電気的に接続されると共に、外側端部がパッケージ17の底面17aに露出して外部端子16を形成し、この外部端子16を除く他の部分はパッケージ17に封止された構成の複数のリード14とを具備している。 The semiconductor device 10 shown in the figure includes a semiconductor chip 11, a resin package 17 sealing the semiconductor chip 11, with each of the inner end portion 14a is electrically connected to the semiconductor chip 11, the outer end exposed on the bottom surface 17a of the package 17 to form external terminals 16, the other portion excluding the external terminal 16 is provided with a plurality of leads 14 a sealed configuration in the package 17. そして、上記複数のリード1 Then, the plurality of lead 1
4をパッケージ17内で高さ方向に対し、その一部或いは全部が半導体チップ11と重なり合う構成としたことを特徴としている。 4 with respect to the height direction in the package 17, is characterized in that it has a configuration in which a part or all overlaps the semiconductor chip 11.

【0008】半導体装置10を上記構成とすることにより、複数のリード14はパッケージ17内で高さ方向に対し、その一部或いは全部が半導体チップ11と重なり合った構成となるため、図17及び図18に示した半導体装置1に比べて、この重なり合っている部分(図中、 [0008] By the semiconductor device 10 and the structure, a plurality of leads 14 which respect the height direction inside the package 17, a configuration in which a part or all overlap with the semiconductor chip 11, FIG. 17 and FIG. 18 as compared with the semiconductor device 1 shown in partial (in the figure that this overlap,
矢印L1で示す)の面積だけ半導体装置10の小型化を図ることができる。 Only area shown) in an arrow L1 can reduce the size of the semiconductor device 10. 尚、図19において、12はステージを、13は電極パッドを、また15はワイヤを夫々示している。 In FIG. 19, 12 a stage, 13 an electrode pad, also 15 denotes a wire, respectively.

【0009】 [0009]

【発明が解決しようとする課題】上記した先の出願に係る半導体装置10によれば、半導体装置10の平面的な面積を小さくできるため、半導体装置10を実装基板に平面的に実装(二次元的に実装)する場合における高密度実装化を図ることができる。 According to the semiconductor device 10 according to the invention Problems to be Solved] previous application described above, it is possible to reduce the planar area of ​​the semiconductor device 10, a plane mounted on a mounting substrate of the semiconductor device 10 (two-dimensional it is possible to achieve high-density packaging in a case where to implement) to.

【0010】しかるに上記した半導体装置10は、樹脂パッケージ3の外周6面の内最も広い面積を有する面を実装面とした、いわゆる横置型の半導体装置であったため、上記した図17及び図28に示される半導体装置1 [0010] However the semiconductor device 10 described above, in order to the surface having the largest area of ​​the outer periphery six sides of the resin package 3 and the mounting surface, and a semiconductor device of a so-called horizontal-standing, 17 and 28 as described above the semiconductor device 1 shown
に対しては高密度実装化を図ることができるものの、それでも広い配設スペースが必要となり高密度実装化には限界があるという問題点があった。 Although it is possible to the reduce the density mounting against, still in high-density mounting is required large installation space there is a problem that there is a limit.

【0011】一方、近年では更なる高密度実装を行うために、半導体装置を横方向或いは上下方向に三次元的に積層して実装することが行われるようになってきている。 Meanwhile, in order to perform a higher density mounting in recent years, a semiconductor device in the horizontal direction or the vertical direction can be implemented by laminating three-dimensionally has come to be performed. しかるに、先の出願に係る半導体装置10では、これを横方向及び上下方向に積層して実装することができず、高密度実装化(即ち三次元的実装)を行うことができないという問題点があった。 However, in the semiconductor device 10 according to the earlier application, which can not be implemented by laminating the horizontal and vertical directions, high-density packaging (i.e. three-dimensional implementation) problem can not be performed is there were.

【0012】本発明は上記の点に鑑みてなされたものであり、更なる高密度実装化を実現できる半導体装置及び半導体装置ユニットを提供することを目的とする。 The present invention has been made in view of the above, and an object thereof is to provide a semiconductor device and a semiconductor device unit that can realize further high-density mounting.

【0013】 [0013]

【課題を解決するための手段】上記の課題は下記の手段を講じることにより解決することができる。 The above object, according to an aspect of can be solved by taking measures below. 請求項1記載の発明では、半導体素子と、この半導体素子と電気的に接続されるリードと、前記半導体素子及びリードを封止する樹脂パッケージとを具備する半導体装置において、前記リードの外部接続端子となるアウターリード部を前記樹脂パッケージの側面に露出した状態となるよう引出し、前記アウターリード部が形成された側面を実装面として前記樹脂パッケージが立設状態で実装される構成としたことを特徴とするものである。 In the first aspect of the present invention, a semiconductor element, a lead which is the semiconductor element and electrically connected, in a semiconductor device including a resin package for sealing the semiconductor element and the lead, the external connection terminals of the lead characterized in that said resin package is configured to be mounted in upstanding outer lead portions of the drawer so that in a state of being exposed on the side surface of the resin package, the side in which the outer lead part is formed as a mounting surface to be it is an.

【0014】また、請求項2記載の発明では、前記請求項1記載の半導体装置において、前記アウターリード部を、前記実装面に加え、前記実装面に交わり相互に対向する二面においても露出する構成としたことを特徴とするものである。 [0014] In the second aspect of the present invention, in the semiconductor device of claim 1, said outer lead portions, in addition to the mounting surface, also exposed in two sides facing each other intersect the mounting surface it is characterized in that the configuration and the.

【0015】また、請求項3記載の発明では、前記請求項1または2のいずれかに記載の半導体装置において、 [0015] In the invention of claim 3, wherein, in the semiconductor device according to any one of claims 1 or 2,
前記半導体素子の背面を前記樹脂パッケージから露出した構成としたことを特徴とするものである。 It is characterized in that the back of the semiconductor device has a structure that is exposed from the resin package.

【0016】また、請求項4記載の発明では、前記請求項1または2のいずれかに記載の半導体装置において、 [0016] In the invention of claim 4, wherein, in the semiconductor device according to any one of the claims 1 or 2,
前記半導体素子をステージ上に搭載した構成としたことを特徴とするものである。 Is characterized in that it has a structure in which mounting the semiconductor element on the stage.

【0017】また、請求項5記載の発明では、前記請求項2乃至4記載のいずれかに記載の半導体装置を複数個横方向または横方向及び縦方向共に列設した構造を有し、前記列設された状態において、隣接する半導体装置間で各半導体装置に設けられたアウターリード部同士が電気的に接続される構成としたことを特徴とするものである。 [0017] In the invention described in claim 5, having a structure in which arrayed semiconductor device according to a plurality lateral or horizontal direction and the vertical direction both to one of the claims 2 to 4, wherein said column in setting state, it is characterized in that it has a configuration in which the outer lead portions provided in the semiconductor device between adjacent semiconductor devices are electrically connected.

【0018】上記の各手段は、下記のように作用する。 [0018] each means of the above acts as follows.
請求項1記載の発明によれば、リードの外部接続端子となるアウターリード部を樹脂パッケージの側面に露出した状態となるよう引出したことにより、このアウターリード部が形成された側面を実装面として用いることができる。 According to the first aspect of the invention, the outer lead portion serving as an external connection terminal of the lead by having the drawer so that in a state of being exposed on the side surface of the resin package, as a mounting surface the outer lead portions are formed side it can be used. このため、樹脂パッケージを立設状態で実装するいわゆる縦型実装が可能となり、実装基板上において半導体装置を実装するのに必要なスペースを小さくすることができ、よって高密度実装を実現することができる。 Therefore, it is possible to so-called vertical type mounting of mounting the resin package in upright state, on the mounting substrate can reduce the space required for mounting the semiconductor device, thus able to realize high-density mounting it can.

【0019】また、請求項2記載の発明によれば、前記実装面に加え、アウターリード部がこの実装面に交わり相互に対向する二面においても露出する構成としたことにより、半導体装置は樹脂パッケージを構成する外周面の内、実装面と、この実装面に交わる二面2の合計3面で電気的接続が可能となる。 Further, according to the second aspect of the invention, in addition to the mounting surface, by the outer lead portion is configured to be exposed also in the two surfaces facing each other intersect in the mounting surface, the semiconductor device is resin of the outer peripheral surface constituting the package, the mounting surface, it is possible to electrically connect a total of three sides of two surfaces 2 intersecting this mounting surface. よって、実装基板に対する半導体装置の実装態様を種々選定することが可能となり、またアウターリード部を用いて隣接する半導体装置間を電気的に接続できるため、複数の半導体装置をスタックすることも可能となる。 Accordingly, the mounting form of the semiconductor device becomes possible to variously selected with respect to the mounting board, and because the can be electrically connected between adjacent semiconductor devices by using the outer lead portion, and also possible to stack a plurality of semiconductor devices Become.

【0020】また、請求項3記載の発明によれば、半導体素子の背面を樹脂パッケージから露出した構成としたため、半導体素子の放熱効率を向上できると共に、半導体装置の小型化を図ることができる。 Further, according to the invention of claim 3, wherein, due to a configuration in which the exposed backside of the semiconductor device from the resin package, it is possible to improve the heat radiation efficiency of the semiconductor device, it is possible to downsize the semiconductor device. また、請求項4記載の発明によれば、半導体素子をステージ上に搭載した構成としたことにより、樹脂モールド時等における半導体素子の保持を確実に行うことができる。 Further, according to the fourth aspect of the present invention, with the construction in which a semiconductor element is mounted on the stage, it can be held in the semiconductor device during the resin molding and the like reliably.

【0021】また、請求項5記載の発明によれば、前記請求項2乃至4記載のいずれかに記載の半導体装置を複数個横方向または横方向及び縦方向共に列設し、この列設された状態において、隣接する半導体装置間で夫々のアウターリード部同士が電気的に接続される構成としたことにより、小さなスペースに多数の半導体装置を実装することが可能となり、よって実装密度の向上を図ることができる。 [0021] According to the fifth aspect of the invention, and arrayed semiconductor device according to a plurality lateral or horizontal direction and the vertical direction both to one of the claims 2 to 4, wherein the the arrayed in state, with the construction in which the outer lead portions each between adjacent semiconductor devices are electrically connected, it is possible to implement a number of semiconductor devices in a small space, thus improving the packaging density it is possible to achieve.

【0022】 [0022]

【発明の実施の形態】次に本発明の実施例について図面と共に説明する。 Example of the embodiment of the invention] the present invention will be described with reference to the accompanying drawings. 図1は本発明の第1実施例である半導体装置20の断面図である。 Figure 1 is a cross-sectional view of a semiconductor device 20 according to a first embodiment of the present invention. 同図において、21は例えばメモリチップ用の半導体素子(半導体チップ)であり、その表面中央位置には複数の電極パッド22が一列に配設されている(図1は側断面図であるため、1個の電極パッド22のみが現れる)。 Since in this figure, 21 is, for example, a semiconductor element for the memory chips (semiconductor chips), (Figure 1 a plurality of electrode pads 22 are arranged in a line on the surface center position is a side sectional view, only one electrode pads 22 appears). また、この半導体チップ21の電極パッド22が形成された面(以下、表面2 The surface (hereinafter the electrode pads 22 of the semiconductor chip 21 is formed, the surface 2
1aという)にはカバーフィルム23が配設されている。 The) that 1a cover film 23 is disposed. このカバーフィルム23は、絶縁性を有した樹脂テープであり、上記表面21aに接着された構成とされている。 The cover film 23 is a resin tape having an insulating property, there is a glued structure above the surface 21a.

【0023】また、同図において24は複数のリード(電極パッド23と同様に1個のみ図示される)であり、その内側に形成されたインナーリード部24aは半導体チップ21の上部まで延出し、半導体チップ21に形成された電極パッド22とはワイヤ25により接続されている。 Further, 24 in the figure is a plurality of leads (only one is shown in the same manner as the electrode pad 23), inner lead portions 24a formed on its inner side extends to the top of the semiconductor chip 21, an electrode pad 22 formed on the semiconductor chip 21 are connected by a wire 25. 即ち、本実施例に係る半導体装置20は、いわゆるリード・オン・チップ(LOC)構造とされている。 That is, the semiconductor device 20 according to the present embodiment is a so-called lead-on-chip (LOC) structure. このLOC構造を採用することにより、半導体装置20の小型化を図ることができる。 By adopting this LOC structure, it is possible to reduce the size of the semiconductor device 20. 但し、インナーリード部24aと電極パッド22との電気的接続はワイヤ2 However, the electrical connection between the inner lead portion 24a and the electrode pads 22 are wire 2
5を用いた接続に限定されるものではなく、バンプを用いたフリップチップ接合を用いた構成としてもよい。 5 is not limited to the connection with, it may be configured with a flip-chip bonding using bumps.

【0024】またリード24は、上記のインナーリード部24aと一体的に連続してアウターリード部24bを形成しており、このアウターリード部24bは後述するように第1の端子部24b-1及び第2の端子部24b-2 [0024] Lead 24 forms a outer lead portion 24b continuously above the inner lead portion 24a integrally with the first terminal portion 24b-1 and thus the outer lead portion 24b will be described later second terminal 24b-2
が形成されている。 There has been formed. 尚、リード24は、カバーフィルム23の上部にインナーリード部24aが接着されることにより半導体チップ21に固定される構成となっている。 The lead 24, the inner lead portion 24a in the upper portion of the cover film 23 has a structure that is fixed to the semiconductor chip 21 by being adhered.

【0025】更に、同図において27はエポキシ樹脂等よりなる樹脂パッケージ(梨地で示す)であり、その内部に半導体チップ21,リード24,及びワイヤ25は封止され保護される。 Furthermore, 27 in the figure is a resin package made of epoxy resin or the like (indicated by pear-skin), the semiconductor chip 21 therein, leads 24, and the wires 25 are protected sealed. この樹脂パッケージ27は略直方体形状を有し、また平面的に見て半導体チップ21の面積と略等しい面積を有するよう構成されている。 The resin package 27 has a substantially rectangular parallelepiped shape, and is configured to have a substantially equal area as the area of ​​the semiconductor chip 21 in a plan view. よって、半導体装置20はチップサイズバッケージ(CS Thus, the semiconductor device 20 is a chip-size back cage (CS
P)構造となり、半導体装置20の小型化が図られている。 Becomes P) structure, miniaturization of the semiconductor device 20 is achieved.

【0026】また、上記したリード24の内、アウターリード部24bは樹脂パッケージ27の外面に沿うよう引き出されている。 Further, among the lead 24 described above, the outer lead portion 24b is drawn to along the outer surface of the resin package 27. 具体的には、樹脂パッケージ27を構成する外周6面の内、半導体チップ21の電極パッド22が形成された面と対向する面27b(以下、表面2 Specifically, among the outer periphery six surfaces constituting the resin package 27, electrode pads 22 are formed surface opposite the surface 27b of the semiconductor chip 21 (hereinafter, the surface 2
7bという)に沿うようアウターリード部24bの第2 The second outer lead portion 24b as along) that 7b
の端子部24b-2は引き出されており、また半導体チップ21の側面と対向する面27a(以下、側面27aという)に沿うようアウターリード部24bの第1の端子部24b-1は引き出されている。 Terminal portion 24b-2 of are withdrawn, also side which faces 27a of the semiconductor chip 21 (hereinafter, referred to as side surfaces 27a) first terminal portions 24b-1 of the outer lead portion 24b as along the drawn there.

【0027】また、第1の端子部24b-1は側面27a [0027] In addition, the first terminal parts 24b-1 is a side 27a
において樹脂パッケージ27から露出され、第2の端子部24b-2は表面27bにおいて樹脂パッケージ27から露出されるよう構成されている。 In exposed from the resin package 27, the second terminal portion 24b-2 is configured to be exposed from the resin package 27 at the surface 27b. 従って、この第1及び第2の端子部24b-1,24b-2を外部接続端子として用いることができる。 Therefore, it is possible to use a terminal portion 24b-1,24b-2 of the first and second as external connection terminals.

【0028】一方、リード24に上記構成を有するインナーリード部24a及びアウターリード部24bを形成するのは、リード24を適宜折曲形成することにより実現できる。 On the other hand, to form the inner lead portion 24a and the outer lead portion 24b having the above configuration to the lead 24 can be realized by appropriately bending forming the lead 24. よって、上記構成を有するリード24を容易に形成することができる。 Therefore, it is possible to easily form the lead 24 having the above structure. また、上記構成とされたリード24は、第1及び第2の端子部24b-1,24b-2を除き、他の部位は樹脂パッケージ27内に埋設された構成となっているため、リード24の保護を確実に行うことができ、更に隣接する各リード24間におけるリードピッチを一定に保つことができる。 Further, the configuration as to lead 24, except for first and second terminal portions 24b-1,24b-2, since the other portions has a structure which is embedded in the resin package 27, the lead 24 can perform the protection can be reliably keep the lead pitch constant between each lead 24 further adjacent. 従って、隣接するリード24間で短絡が発生するようなことはなく、半導体装置20の信頼性を向上させることができる。 Therefore, never as a short circuit between the adjacent leads 24 is generated, thereby improving the reliability of the semiconductor device 20.

【0029】また、本実施例に係る半導体装置20は、 Further, the semiconductor device 20 according to this embodiment,
図1に示されるように半導体チップ21の背面21bが樹脂パッケージ27の背面27cから露出した構成とされている。 Back 21b of the semiconductor chip 21 is configured such that exposed from the back surface 27c of the resin package 27 as shown in FIG. このように、半導体チップ21の背面21b Thus, the back 21b of the semiconductor chip 21
を樹脂パッケージ27から露出させることにより、半導体チップ21で発生する熱を効率よく外部に放熱できると共に、樹脂パッケージ27の形状を小さくできる。 The by exposing the resin package 27, the heat generated in the semiconductor chip 21 effectively with good can be dissipated to the outside, it is possible to reduce the shape of the resin package 27. よって、半導体装置20の放熱効率を向上できると共に、 Therefore, it is possible to improve the heat radiation efficiency of the semiconductor device 20,
半導体装置20の小型化を図ることができる。 It is possible to downsize the semiconductor device 20.

【0030】更に、上記した本実施例に係る半導体装置20によれば、外部接続端子となるアウターリード部2 Furthermore, according to the semiconductor device 20 according to the present embodiment described above, the outer lead portions 2 serving as an external connection terminal
4の第1の端子部24b-1を樹脂パッケージ27の側面27aに露出した状態となるよう引出したことにより、 4 first terminal portion 24b-1 of the fact that drawer so that in a state of being exposed on the side surface 27a of the resin package 27,
この第1の端子部24b-1が形成された側面27aを実装基板(図示せず)に実装する際の実装面として用いることができる。 Can be used as a mounting surface for mounting the first terminal portion side 27a of 24b-1 are formed on the mounting board (not shown). このため、樹脂パッケージ27を立設状態で実装するいわゆる縦型実装が可能となる。 This enables so-called vertical mounting of mounting the resin package 27 in a standing state. このように縦型実装が可能となることにより、実装基板上において半導体装置20を実装するのに必要とする実装スペースを小さくすることができ、よって高密度実装を実現することができる。 By thus vertical mounting is possible, mounting space required to implement the semiconductor device 20 on the mounting substrate can be reduced, thus it is possible to realize high-density mounting.

【0031】続いて、上記した第1実施例に係る半導体装置20の製造方法について、図2乃至図6を用いて説明する。 [0031] Next, a method of manufacturing the semiconductor device 20 according to the first embodiment described above, will be described with reference to FIGS. 尚、図2乃至図6に示す構成において、図1に示す構成と同一構成については同一符号を附して説明する。 In the structure shown in FIGS. 2 to 6 will be described denoted by the same reference numerals refer to the same constituent elements as shown in FIG. 半導体装置20を製造するには、先ずリードフレーム30を製造する。 To manufacture the semiconductor device 20, first to produce the lead frame 30. リードフレーム30を製造するには、先ず42アロイ或いは銅合金等のリードフレーム材よりなる平板状の基材を用意し、これに対し例えばプレス打ち抜き加工(エッチング法等の他の加工方法を用いることも可能)を行う。 To manufacture the lead frame 30, first 42 prepared alloy or plate-shaped base material made of a lead frame material of a copper alloy or the like, whereas for example stamping (using other machining methods etching or the like performed even possible). ことにより図2に示されるようなリード24,タイバー31,クレドール32等を有するリードフレーム30が形成される。 Lead 24 as shown in FIG. 2, tie bars 31, the lead frame 30 having a cradle 32 or the like is formed by.

【0032】図2(B)は、図2(A)におけるB−B [0032] FIG. 2 (B), B-B in FIG. 2 (A)
線に沿う断面図である。 It is a sectional view taken along the line. 同図に示されるように、上記プレス打ち抜き加工時には、リード24の成形処理(折曲処理)も同時に行われる。 As shown in the figure, when the press punching, molding process of the lead 24 (bent processing) is also performed at the same time. これにより、インナーリード部24aと第1及び第2の端子部24b-1,24b-2より構成されるアウターリード部24bとを具備するリード24の打ち抜き及び成形処理を同時に行うことができ、製造工程の簡単化を図ることができる。 Thus, it is possible to perform the punching and molding process of the lead 24 that includes an outer lead portion 24b composed of the inner lead portion 24a and the first and second terminal portions 24b-1,24b-2 at the same time, production it can be simplified steps.

【0033】上記のようにリードフレーム30が形成されると、続いてこのリードフレーム30を半導体チップ21に取り付ける処理が行われる。 [0033] When the lead frame 30 is formed as described above, followed by mounting the lead frame 30 to the semiconductor chip 21 is performed. 半導体チップ21の表面21aには、予め電極パッド22の配設位置近傍を除きカバーフィルム23を接着しておく。 The surface 21a of the semiconductor chip 21 is previously bonded to the installation position the cover film 23 except for the vicinity of the pre-electrode pads 22. そして、リードフレーム30のインナーリード部24aをカバーフィルム23の上部に絶縁性接着剤等を用いて接着し、これにより図3に示されるようにリードフレーム30と半導体チップ21とは接合される。 Then, bonded with the inner lead portion 24a of the lead frame 30 on top of the cover film 23 insulating adhesive agent or the like, thereby being bonded to the lead frame 30 and semiconductor chip 21 as shown in FIG. この際、インナーリード部24aの接着位置は、電極パッド22の形成位置と近接するよう接着位置が選定されている。 In this case, the adhesion position of the inner lead portion 24a, the adhesive positioned to close to the formation position of the electrode pad 22 is selected.

【0034】上記のようにリードフレーム30と半導体チップ21とが接合されると、続いて図4に示されるように、インナーリード部24aと電極パッド22との間にワイヤ25を配設する。 [0034] When the lead frame 30 and semiconductor chip 21 as described above are joined, subsequently as shown in Figure 4, disposing a wire 25 between the inner lead portion 24a and the electrode pads 22. このワイヤ25の配設処理は、ワイヤボンディング装置を用いて容易かつ高速に行うことができる。 Provided processing of the wire 25 can be performed easily and fast by using a wire bonding apparatus.

【0035】ワイヤボンディング処理が終了すると、続いて半導体チップ21及びリードフレーム30はモールド金型に装着され、樹脂パッケージ27の形成が行われる。 [0035] When the wire bonding process is completed, followed semiconductor chip 21 and the lead frame 30 is mounted to a metal mold, formation of the resin package 27 is performed. このモールド処理の際、リード24の第1及び第2 During this molding process, the first and second leads 24
の端子部24b-1,24b-2がモールド金型のキャビティに直接当接するよう構成することにより、樹脂パッケージ27から第1及び第2の端子部24b-1,24b-2 By terminal portions 24b-1,24b-2 of the is adapted to abut directly the mold cavity, the resin package 27 first and second terminal portions 24b-1,24b-2
が露出した構成を容易に実現することができる。 There it is possible to easily realize a configuration exposed. 同様に、上記モールド処理の際に半導体チップ21の背面2 Similarly, the backside of the semiconductor chip 21 during the molding process 2
1bがモールド金型のキャビティに直接当接するよう構成することにより、樹脂パッケージ27から背面21b By 1b is configured to directly abut mold cavity, the rear from the resin package 27 21b
が露出した構成も容易に実現することができる。 There can also be easily realized arrangement exposed.

【0036】上記のように樹脂パッケージ27が形成されると、続いて樹脂パッケージ27に発生してるバリを除去するバリ取り処理,リード24の第1及び第2の端子部24b-1,24b-2に半田メッキを行うメッキ処理,リードフレーム30において不要箇所(タイバー3 [0036] When the resin package 27 is formed as described above, followed by deburring process for removing burrs occurring on the resin package 27, the first lead 24 and the second terminal portion 24b-1,24b- plating processing for solder plating in 2, unnecessary portions in the lead frame 30 (tie bars 3
1,クレドール32等)の除去処理が行われる。 1, removal processing of the cradle 32 and the like) is performed. そして、上記した一連の処理を実施することにより、図1に示す半導体装置20が製造される。 Then, by performing a series of processes described above, the semiconductor device 20 shown in FIG. 1 is manufactured.

【0037】尚、図1乃至図5に示した例では、リード24としてリードフレーム30を用い、またリード24 [0037] In the example shown in FIGS. 1 to 5, using a lead frame 30 as the lead 24, also lead 24
と半導体チップ21との電気的接続をワイヤ25を用いた例を示した。 And an electrical connection between the semiconductor chip 21 shows an example using the wire 25. しかるに、リード及び電気的接続構造はこれに限定されるものではなく、例えば図6に示されるように、リードとして樹脂ベースフィルムに配線が印刷されたテープリード33を用い、またこのテープリード33と半導体チップ21との電気的接続をバンプ34を用いて行う構成としてもよい。 However, the lead and the electrical connection structure is not limited thereto, for example as shown in FIG. 6, using the tape leads 33 interconnect the resin base film is printed as the lead, also this tape lead 33 the electrical connection between the semiconductor chip 21 may be performed using the bump 34.

【0038】図7及び図8は、第1実施例に係る半導体装置20の変形例を示している。 [0038] Figures 7 and 8 show a modified example of the semiconductor device 20 according to the first embodiment. 尚、各図において図1 Incidentally, FIG. 1 in the figures
に示した半導体装置20と同一構成については同一符号を附してその説明を省略する。 The same configuration as the semiconductor device 20 shown in the description thereof is omitted denoted by the same reference numerals. 図7に示す半導体装置4 The semiconductor device shown in FIG. 7 4
0は、半導体チップ21をその背面21bも含め樹脂パッケージ27内に完全に封止したことを特徴とするものである。 0 is characterized in that the completely sealed in the semiconductor chip 21 including the resin package 27 the back 21b. 本変形例に係る半導体装置40の構成は、半導体チップ21の発熱量が少なく、また半導体チップ21 Structure of the semiconductor device 40 according to this modification, less the amount of heat generated by the semiconductor chip 21, also the semiconductor chip 21
が湿気及び外気との接触を嫌う場合に適用すると効果が大である。 There is effective large when applied to a case where hate contact with moisture and air.

【0039】また、図8に示す半導体装置40は、半導体チップ21がステージ46に載置された状態で樹脂パッケージ27内に封止されていることを特徴とするものである。 Further, the semiconductor device 40 shown in FIG. 8, is characterized in that the semiconductor chip 21 is sealed within the resin package 27 in a state of being placed on the stage 46. 前記した図4に示されるように、半導体チップ21とリードフレーム30をインナーリード部24aとカバーフィルム23とを接着しただけの構成では、半導体チップ21とリードフレーム30との接合力はさほど強くなく、よって樹脂モールド処理におけるモールド金型への装着時等において半導体チップ21がリードフレーム30から離脱するおそれがある。 As shown in FIG. 4 described above, in the configuration of the semiconductor chip 21 and the lead frame 30 by bonding the inner lead portion 24a and the cover film 23, the bonding strength between the semiconductor chip 21 and the lead frame 30 is not very strong , thus there is a possibility that the semiconductor chip 21 in the mounting or the like of the molding die in the resin molding process is detached from the lead frame 30.

【0040】しかるに、リードフレーム30にステージ46を設け、このステージ46に半導体チップ21を搭載する構成とすることにより、半導体チップ21がリードフレーム30から離脱してしまうことを確実に防止することができる。 [0040] However, the stage 46 provided in the lead frame 30, by a structure for mounting a semiconductor chip 21 on the stage 46, is possible to reliably prevent the semiconductor chip 21 will be detached from the lead frame 30 it can. 尚、このステージ46は1枚のリードフレーム30にリード24と一体的に形成してもよく、 Incidentally, the stage 46 may be integrally formed with the lead 24 to one lead frame 30,
またリード24用のリードフレーム(リード用リードフレーム)とステージ46用のリードフレーム(ステージ用リードフレーム)を別個の構成とし、リード用及びステージ用リードフレームを溶接等により接合し一体化た構成としてもよい。 The lead frame leads 24 lead frame for (lead lead frame) and stage 46 (stage lead frame) and discrete structure, a structure was joined by welding or the like the lead frame leads and for stage integrated it may be.

【0041】続いて、本発明の第2実施例について説明する。 [0041] Next, a description will be given of a second embodiment of the present invention. 図9は本発明の第2実施例である半導体装置50 9 The semiconductor device 50 is a second embodiment of the present invention
を示している。 The shows. 尚、図9において、図1に示した第1実施例に係る半導体装置20と対応する構成については同一符号を附してその説明を省略する。 Incidentally, in FIG. 9, the description thereof is denoted by the same reference numerals semiconductor device 20 and the corresponding configuration of the first embodiment shown in FIG.

【0042】本実施例に係る半導体装置50は、第1実施例に係る半導体装置20が樹脂パッケージ27の側面27aまでアウターリード部24bを引き出した構成であったのに対し、更にアウターリード部24bを延出させて樹脂パッケージ27の背面27cまで引出し、この背面27cに第3の端子部24b-3を形成したことを特徴とするものである。 The semiconductor device 50 according to this embodiment, while the semiconductor device 20 according to the first embodiment has a configuration in which pulled out outer lead portions 24b to the side surface 27a of the resin package 27, further outer lead portion 24b the by extending the drawer to the back 27c of the resin package 27, is characterized in that the formation of the third terminal portion 24b-3 on the back 27c. 即ち、樹脂パッケージ27の側面27a(実装面)に加え、この側面27aに交わり相互に対向する表面27b及び背面27cにおいてもアウターリード部24bを露出させた構成としたことを特徴とする。 That is, in addition to the side surface 27a of the resin package 27 (mounting surface), characterized by being configured to expose the outer lead portion 24b even surface 27b and rear 27c facing each other intersect in the side 27a.

【0043】上記構成とされた第2実施例に係る半導体装置50は、樹脂パッケージ27の側面27aに第1の端子部24b-1が形成されるのに加えて、樹脂パッケージ27の表面27bに第2の端子部24b-2が、また樹脂パッケージ27の背面27cに第3の端子部24b-3 The semiconductor device 50 according to the second embodiment having the above structure, in addition to the first terminal portion 24b-1 are formed on the side surface 27a of the resin package 27, the surface 27b of the resin package 27 the second is the terminal portion 24b-2, and the third terminal portion 24b-3 on the back 27c of the resin package 27
が配設された構成とされている。 There has been a provided configuration. 従って、半導体装置5 Accordingly, the semiconductor device 5
0を複数個横方向に積層(スタック)して用いることが可能となる。 0 it is possible to use laminated (stacked) in the plurality laterally.

【0044】図10は、図9に示した第2実施例に係る半導体装置50を複数個横方向に列設した構成の半導体装置ユニット55を示している。 [0044] Figure 10 shows a semiconductor device 50 arrayed with the semiconductor device unit 55 of the configuration has a plurality laterally according to the second embodiment shown in FIG. 同図に示す半導体装置ユニット55は、隣接する半導体装置50間を電気的に接続するのに、樹脂パッケージ27の表面27bに配設された第2の端子部24b-2と、樹脂パッケージ27の背面27cに配設された第3の端子部24b-3とを接続することにより行う構成とされている。 The semiconductor device unit 55 shown in the figure, for electrically connecting the semiconductor device 50 adjacent the second terminal portion 24b-2 which is disposed on the surface 27b of the resin package 27, the resin package 27 It is configured to perform by connecting the third terminal portion 24b-3 arranged on the rear surface 27c. また、各半導体装置50と実装基板との電気的接続は、樹脂パッケージ27の側面27aに形成された第1の端子部24b-1により行う。 Further, electrical connection between the semiconductor device 50 and the mounting substrate is performed by a first terminal portion 24b-1 formed on the side surface 27a of the resin package 27.

【0045】このように、本実施例に係る半導体装置5 [0045] Thus, the semiconductor device according to the present embodiment 5
0は第1乃至第3の端子部24b-1〜24b-3を樹脂パッケージ27の各面27a〜27bに露出する構成としたことにより、複数の半導体装置50をスタックし半導体装置ユニット55を構成することが可能となり、よって図1に示した第1実施例に係る半導体装置20に比べ各半導体装置50を密接配置できるため、実装密度を更に向上することが可能となり、半導体装置ユニット55 0 configuration with the construction in which the first to third terminal portions 24b-1~24b-3 of exposing the respective surfaces 27a~27b of the resin package 27, a semiconductor device unit 55 to stack a plurality of semiconductor devices 50 it becomes possible to, thus for the semiconductor device 20 each of the semiconductor device 50 compared to that according to the first embodiment can close arrangement shown in FIG. 1, it is possible to further improve the mounting density, a semiconductor device unit 55
を搭載する電子機器等の小型化、高性能化を図ることができる。 The miniaturization of electronic devices to be mounted, it is possible to improve the performance.

【0046】図11及び図12は、第2実施例に係る半導体装置50の変形例を示している。 [0046] FIGS. 11 and 12 show a modification of the semiconductor device 50 according to the second embodiment. 尚、各図において図9に示した半導体装置50と同一構成については同一符号を附してその説明を省略する。 Incidentally, the same configuration as the semiconductor device 50 shown in FIG. 9 in the figures and will not be described denoted by the same reference numerals. 図11に示す半導体装置60は、半導体チップ21の背面21bを樹脂パッケージ27の背面27cより外部に露出した構成としたことを特徴とするものである。 The semiconductor device 60 shown in FIG. 11 is characterized in that the back 21b of the semiconductor chip 21 is configured such that exposed to the outside from the back surface 27c of the resin package 27. 本変形例に係る構成の半導体装置60によれば、図1に示した半導体装置20と同様に半導体チップ21の放熱効率を向上できると共に、樹脂パッケージ27の小型化を図ることができる。 According to the semiconductor device 60 of the configuration according to this modification, it is possible to improve the heat radiation efficiency of the semiconductor device 20 as in the semiconductor chip 21 shown in FIG. 1, it is possible to reduce the size of the resin package 27.

【0047】また、図12に示す半導体装置65は、半導体チップ21がステージ46に載置された状態で樹脂パッケージ27内に封止されていることを特徴とするものである。 Further, the semiconductor device 65 shown in FIG. 12 is characterized in that the semiconductor chip 21 is sealed within the resin package 27 in a state of being placed on the stage 46. 本変形例に係る構成の半導体装置65によれば、図8に示した半導体装置45と同様に、半導体チップ21がリードフレーム30(図2乃至図4参照)から離脱してしまうことを確実に防止することができる。 According to the semiconductor device 65 of the configuration according to this modification, as with the semiconductor device 45 shown in FIG. 8, to ensure that the semiconductor chip 21 will be detached from the lead frame 30 (see FIGS. 2 to 4) it is possible to prevent.

【0048】続いて、本発明の第3実施例について説明する。 [0048] Next, a description will be given of a third embodiment of the present invention. 図13は本発明の第3実施例である半導体装置7 13 semiconductor device 7 is a third embodiment of the present invention
0を示している。 It indicates a 0. 尚、図13において、図9に示した第2実施例に係る半導体装置50と対応する構成については同一符号を附してその説明を省略する。 Incidentally, in FIG. 13, the description thereof is denoted by the same reference numerals semiconductor device 50 and the corresponding configuration of the second embodiment shown in FIG.

【0049】本実施例に係る半導体装置70は、第2実施例に係る半導体装置50が樹脂パッケージ27の一方の側面27aにのみリード24を引き出す構成とされていたのに対し、側面27aと対向するもう一方の側面2 The semiconductor device 70 according to this embodiment, while the semiconductor device 50 according to the second embodiment has only been configured to draw the lead 24 on one side 27a of the resin package 27, the side surface 27a and the opposite the other side for 2
7dにもリード71を引き出す構成としたことを特徴とするものである。 7d also is characterized in that it has a structure to bring out the lead 71. この側面27dに向け延出されたリード71は、下方に配設されたリード24と上下に対称となるような形状を有する構成とされている。 The extending toward the side surface 27d out a lead 71 is a lead 24 that is disposed below a structure having a shape as to be symmetrical to the vertical.

【0050】具体的には、リード71のインナーリード部71aは、ワイヤ72により半導体チップ21に形成された電極パッド73に電気的に接続されている。 [0050] More specifically, the inner lead portion 71a of the lead 71 is electrically connected to the electrode pads 73 formed on the semiconductor chip 21 by a wire 72. また、リード71のアウターリード部72aは第1乃至第3の端子部71b-1〜71b-3を具備した構成とされており、第1の端子部71b-1は樹脂パッケージ27の側面27dに露出し、第2の端子部71b-2は樹脂パッケージ27の表面27bに露出し、更に第3の端子部71 Further, the outer lead portion 72a of the lead 71 is configured provided with the first to third terminal portions 71b-1~71b-3 of the first terminal portion 71b-1 on the side surface 27d of the resin package 27 exposed, the second terminal portion 71b-2 is exposed on the surface 27b of the resin package 27, yet a third terminal portion 71
b-3は樹脂パッケージ27の背面27cに露出した構成とされている。 b-3 is configured such that exposed on the back 27c of the resin package 27.

【0051】上記構成とされた半導体装置70は、第2 The semiconductor device 70 having the above structure, the second
実施例に係る半導体装置50が樹脂パッケージ27の下部位置でのみしか電気的接続が行えなかったのに対し、 While the semiconductor device 50 according to the embodiment was performed it is only electrically connected only at the bottom position of the resin package 27,
樹脂パッケージ27の上部位置においてもリード71を用いて電気的接続を行うことが可能となる。 It becomes possible to perform the electrical connection with the leads 71 ​​in the upper position of the resin package 27. このため、 For this reason,
半導体装置70は電気的接続態様に自由度を有することとなり、第2実施例に係る半導体装置50が横方向にのみスタック可能で合ったのに対し、本実施例に係る半導体装置70は横方向に加えて上下方向にもスタックすることが可能となる。 The semiconductor device 70 becomes to have a degree of freedom in electrical connection mode, whereas the semiconductor device 50 according to the second embodiment is suited stackable only in the lateral direction, the semiconductor device 70 according to the present embodiment is laterally it is possible to stack in a vertical direction in addition to.

【0052】図14は、図13に示した第3実施例に係る半導体装置70を複数個横方向及び上下方向に列設した構成の半導体装置ユニット75を示している。 [0052] Figure 14 shows a third embodiment the semiconductor device 70 a plurality lateral and semiconductor device unit 75 having the configuration arrayed in the vertical direction according to the example shown in FIG. 13. 同図に示す半導体装置ユニット75は、横方向に隣接する半導体装置70間を電気的に接続するのに、樹脂パッケージ27の表面27bに配設された第2の端子部24b-2 The semiconductor device unit shown in FIG. 75, for electrically connecting the semiconductor device 70 laterally adjacent, second terminal portion 24b-2 which is disposed on the surface 27b of the resin package 27
と、樹脂パッケージ27の背面27cに配設された第3 When, third disposed on the rear surface 27c of the resin package 27
の端子部24b-3とを接続することにより行う構成とされている。 It is configured to perform by connecting of the terminal portion 24b-3.

【0053】また、上下方向に隣接する半導体装置70 [0053] Further, the semiconductor device 70 adjacent in the vertical direction
間を電気的に接続するのには、下部に位置する半導体装置70の樹脂パッケージ27の側面27dに配設された第1の端子部71b-1と、上部に位置する半導体装置7 To electrically connect between the semiconductor device 7 first terminal portion 71b-1 which is disposed on the side surface 27d of the resin package 27 of the semiconductor device 70 located below, it is located in the upper
0の樹脂パッケージ27の側面27aに配設された第1 0 disposed on the side surface 27a of the resin package 27 of the first
の端子部24b-1とを接続することにより行う構成とされている。 It is configured to perform by connecting of the terminal portion 24b-1. 更に、各半導体装置50と実装基板との電気的接続は、最下部に位置する半導体装置70の樹脂パッケージ27の側面27aに形成された第1の端子部24 Furthermore, electrical connection between the semiconductor device 50 and the mounting substrate, a first terminal portion formed on the side surface 27a of the resin package 27 of the semiconductor device 70 located at the lowest portion 24
b-1により行う。 Carried out by b-1.

【0054】このように、本実施例に係る半導体装置7 [0054] Thus, the semiconductor device according to the present embodiment 7
0はリード24に形成された第1乃至第3の端子部24 0 the first to third terminal portions formed on the lead 24 24
b-1〜24b-3、及びリード71に形成された第1乃至第3の端子部71b-1〜71b-3を樹脂パッケージ27 b-1~24b-3, and the first to third terminal portions 71b-1~71b-3 resin package 27 formed in the lead 71
の各面27a〜27bに露出する構成としたことにより、複数の半導体装置70を横方向及び上下方向の双方にスタックし半導体装置ユニット75を構成することが可能となる。 With the construction in which exposed each side 27a~27b of, it is possible to configure the stack semiconductor device unit 75 a plurality of semiconductor devices 70 in both the horizontal and vertical directions. よって、図10に示した半導体装置ユニット55に比べ、更に各半導体装置70を高密度実装することが可能となり、半導体装置ユニット75を搭載する電子機器等の更なる小型化を図ることができる。 Therefore, compared with the semiconductor device unit 55 shown in FIG. 10, further it is possible to high-density mounting of the semiconductor device 70, it is possible to achieve further miniaturization of electronic equipment for mounting the semiconductor device unit 75.

【0055】図15及び図16は、第3実施例に係る半導体装置70の変形例を示している。 [0055] FIGS. 15 and 16 show a modified example of the semiconductor device 70 according to the third embodiment. 尚、各図において図13に示した半導体装置70と同一構成については同一符号を附してその説明を省略する。 Incidentally, the same configuration as the semiconductor device 70 shown in FIG. 13 in the figures and will not be described denoted by the same reference numerals. 図15に示す半導体装置80は、半導体チップ21の背面21bを樹脂パッケージ27の背面27cより外部に露出した構成としたことを特徴とするものである。 The semiconductor device 80 shown in FIG. 15 is characterized in that it has a structure in which the back 21b of the semiconductor chip 21 exposed to the outside from the back surface 27c of the resin package 27. 本変形例に係る構成の半導体装置80によれば、図1及び図11に示した半導体装置20,60と同様に半導体チップ21の放熱効率を向上できると共に、樹脂パッケージ27の小型化を図ることができる。 According to the semiconductor device 80 of the configuration according to this modification, it is possible to improve the heat radiation efficiency of the semiconductor device 20, 60 similarly to the semiconductor chip 21 shown in FIGS. 1 and 11, to reduce the size of the resin package 27 can.

【0056】また、図16に示す半導体装置85は、半導体チップ21がステージ46に載置された状態で樹脂パッケージ27内に封止されていることを特徴とするものである。 [0056] Further, the semiconductor device 85 shown in FIG. 16 is characterized in that the semiconductor chip 21 is sealed within the resin package 27 in a state of being placed on the stage 46. 本変形例に係る構成の半導体装置85によれば、図8及び図12に示した半導体装置45,65と同様に半導体チップ21がリードフレーム30(図2乃至図4参照)から離脱してしまうことを確実に防止することができる。 According to the semiconductor device 85 of the configuration according to this modification, the semiconductor chip 21 as in the semiconductor device 45, 65 shown in FIGS. 8 and 12 will be detached from the lead frame 30 (see FIGS. 2 to 4) it is possible to reliably prevent the.

【0057】 [0057]

【発明の効果】上述の如く本発明によれば、下記の種々の効果を実現するとができる。 Effects of the Invention According to the present invention as described above, it is when realizing various effects described below. 請求項1記載の発明によれば、アウターリード部が形成された側面を実装面として用いることができるため、樹脂パッケージを立設状態で実装するいわゆる縦型実装が可能となり、実装基板上において半導体装置を実装するのに必要なスペースを小さくすることができ、よって高密度実装を実現することができる。 According to the first aspect of the invention, it is possible to use a side outer lead part is formed as a mounting surface, it is possible to so-called vertical type mounting of mounting the resin package in upright state, the semiconductor on a mounting board it is possible to reduce the space required to implement the system, thus it is possible to realize high-density mounting.

【0058】また、請求項2記載の発明によれば、半導体装置は樹脂パッケージを構成する外周面の内、実装面とこれ交わる二面2の合計3面で電気的接続が可能となり、よって実装基板に対する半導体装置の実装態様を種々選定することが可能となり、またアウターリード部を用いて隣接する半導体装置間を電気的に接続できるため複数の半導体装置をスタックすることも可能となるため、実装密度を向上させることができる。 [0058] According to the second aspect of the invention, the semiconductor device of the outer peripheral surface constituting the resin package, it is possible to electrically connect a total of three sides of the mounting surface and which intersect the dihedral 2, thus mounting the implementation of the semiconductor device becomes possible to variously selected to the substrate, also because it is possible to stack a plurality of semiconductor devices because it can electrically connect between adjacent semiconductor devices by using the outer leads, mounting it is possible to improve the density.

【0059】また、請求項3記載の発明によれば、半導体素子の放熱効率を向上できると共に、半導体装置の小型化を図ることができる。 [0059] According to the third aspect of the present invention, it is possible to improve the heat radiation efficiency of the semiconductor device, it is possible to downsize the semiconductor device. また、請求項4記載の発明によれば、半導体素子をステージ上に搭載した構成としたことにより、樹脂モールド時等における半導体素子の保持を確実に行うことができる。 Further, according to the fourth aspect of the present invention, with the construction in which a semiconductor element is mounted on the stage, it can be held in the semiconductor device during the resin molding and the like reliably.

【0060】また、請求項5記載の発明によれば、小さなスペースに多数の半導体装置を実装することが可能となり、実装密度の向上を図ることができる。 [0060] According to the fifth aspect of the invention, it is possible to implement a number of semiconductor devices in a small space, it is possible to improve the mounting density.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1実施例である半導体装置の断面図である。 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention.

【図2】第1実施例に係る半導体装置の製造方法を示しており、リードフレームの製造方法を説明するための図である。 Figure 2 shows a method of manufacturing a semiconductor device according to the first embodiment, it is a diagram for explaining a method for fabricating a lead frame.

【図3】第1実施例に係る半導体装置の製造方法を示しており、リードフレームを半導体素子に接合する工程を示す図である。 [Figure 3] shows a method of manufacturing a semiconductor device according to the first embodiment, and shows a step of bonding the lead frame to the semiconductor device.

【図4】第1実施例に係る半導体装置の製造方法を示しており、リードと半導体素子とを電気的に接続する工程を示す図である。 [4] shows a method of manufacturing a semiconductor device according to the first embodiment, and shows a step of electrically connecting the leads and the semiconductor element.

【図5】第1実施例に係る半導体装置の製造方法を示しており、樹脂パッケージを形成する工程を示す図である。 Figure 5 shows a method of manufacturing a semiconductor device according to the first embodiment, and shows a step of forming a resin package.

【図6】第1実施例に係る半導体装置の製造方法を示しており、テープリードと半導体素子とをバンプを用いて接続する例を示す図である。 6 shows a method of manufacturing a semiconductor device according to the first embodiment, and shows an example for connecting the tape leads and the semiconductor device using the bump.

【図7】本発明の第1実施例である半導体装置の変形例を示す断面図である。 Is a sectional view showing a modified example of the semiconductor device according to a first embodiment of the present invention; FIG.

【図8】本発明の第1実施例である半導体装置の変形例を示す断面図である。 8 is a sectional view showing a modified example of the semiconductor device according to a first embodiment of the present invention.

【図9】本発明の第2実施例である半導体装置の断面図である。 9 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention.

【図10】本発明の第2実施例である半導体装置を用いた半導体装置ユニットの断面図である。 It is a cross-sectional view of a semiconductor device unit using the semiconductor device according to a second embodiment of the present invention; FIG.

【図11】本発明の第2実施例である半導体装置の変形例を示す断面図である。 11 is a sectional view showing a modified example of the semiconductor device according to a second embodiment of the present invention.

【図12】本発明の第2実施例である半導体装置の変形例を示す断面図である。 Is a sectional view showing a modified example of the semiconductor device according to a second embodiment of the present invention; FIG.

【図13】本発明の第3実施例である半導体装置の断面図である。 13 is a sectional view of a semiconductor device in a third embodiment of the present invention.

【図14】本発明の第3実施例である半導体装置を用いた半導体装置ユニットの断面図である。 14 is a cross-sectional view of a semiconductor device unit using the semiconductor device according to a third embodiment of the present invention.

【図15】本発明の第3実施例である半導体装置の変形例を示す断面図である。 Is a sectional view showing a modified example of the semiconductor device according to a third embodiment of the present invention; FIG.

【図16】本発明の第3実施例である半導体装置の変形例を示す断面図である。 16 is a sectional view showing a modified example of the semiconductor device according to a third embodiment of the present invention.

【図17】従来の半導体装置の一例を説明するための斜視図である。 17 is a perspective view for explaining an example of a conventional semiconductor device.

【図18】従来の半導体装置の一例を説明するための図であり、図17におけるA−A線に沿う断面図である。 [Figure 18] is a diagram for explaining an example of a conventional semiconductor device, a sectional view along line A-A in FIG. 17.

【図19】従来の半導体装置の一例を説明するための図である。 19 is a diagram for explaining an example of a conventional semiconductor device.

【符号の説明】 DESCRIPTION OF SYMBOLS

20,40,45,50,60,65,70,80,8 20,40,45,50,60,65,70,80,8
5 半導体装置 21 半導体チップ 22,73 電極パッド 23 カバーフィルム 24,71 リード 24a,71a インナーリード部 24b,71b アウターリード部 24b-1,71b-1 第1の端子部 24b-2,71b-2 第2の端子部 24b-3,71b-3 第3の端子部 25,72 ワイヤ 27 樹脂パッケージ 27a,27d 側面 27b 表面 27c 背面 30 リードフレーム 33 リードテープ 34 バンプ 46 ステージ 55,75 半導体装置ユニット 5 semiconductor device 21 semiconductor chip 22,73 electrode pads 23 cover film 24,71 leads 24a, 71a inner lead portions 24b, 71b outer lead portions 24b-1,71b-1 first terminal portion 24b-2,71b-2 second second terminal portions 24b-3,71b-3 third terminal portions 25,72 wire 27 resin package 27a, 27d side 27b surface 27c back 30 lead frame 33 lead tape 34 bumps 46 stage 55, 75 semiconductor device unit

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 半導体素子と、該半導体素子と電気的に接続されるリードと、前記半導体素子及びリードを封止する樹脂パッケージとを具備する半導体装置において、 前記リードの外部接続端子となるアウターリード部を前記樹脂パッケージの側面に露出した状態となるよう引出し、前記アウターリード部が形成された側面を実装面として前記樹脂パッケージが立設状態で実装される構成としたことを特徴とする半導体装置。 And 1. A semiconductor device, wherein a semiconductor element and the lead to be electrically connected, in a semiconductor device including a resin package for sealing the semiconductor element and the lead, the outer comprising an external connection terminal of the lead semiconductor, characterized in that it has a structure in which the resin package drawer so that in a state of being exposed to lead portion on a side surface of the resin package, the side in which the outer lead part is formed as a mounting surface is mounted in a standing state apparatus.
  2. 【請求項2】 請求項1記載の半導体装置において、 前記アウターリード部を、前記実装面に加え、前記実装面に交わり相互に対向する二面においても露出する構成としたことを特徴とする半導体装置。 2. A semiconductor device according to claim 1, semiconductor, characterized in that said outer lead portions, in addition to the mounting surface, and configured to be exposed at two surfaces opposite to each other intersect the mounting surface apparatus.
  3. 【請求項3】 請求項1または2のいずれかに記載の半導体装置において、 前記半導体素子の背面を前記樹脂パッケージから露出した構成としたことを特徴とする半導体装置。 The semiconductor device according to any one of claims 3] according to claim 1 or 2, a semiconductor device which is characterized in that the back of the semiconductor device has a structure that is exposed from the resin package.
  4. 【請求項4】 請求項1または2のいずれかに記載の半導体装置において、 前記半導体素子をステージ上に搭載した構成としたことを特徴とする半導体装置。 4. The semiconductor device according to claim 1 or 2, a semiconductor device which is characterized in that the mounted configuration of the semiconductor element on the stage.
  5. 【請求項5】 請求項2乃至4記載のいずれかに記載の半導体装置を複数個横方向または横方向及び縦方向共に列設した構造を有し、 前記列設された状態において、隣接する半導体装置間で各半導体装置に設けられたアウターリード部同士が電気的に接続される構成としたことを特徴とする半導体装置ユニット。 5. A has a structure in which arrayed semiconductor device according to a plurality lateral or horizontal direction and the vertical direction both in any one of claims 2 to 4, wherein in the sequence set state, adjacent semiconductor the semiconductor device unit, characterized in that the outer lead portions provided in each of the semiconductor devices among the devices is configured to be electrically connected.
JP7171000A 1995-07-06 1995-07-06 Semiconductor device and semiconductor device unit Withdrawn JPH0922959A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7171000A JPH0922959A (en) 1995-07-06 1995-07-06 Semiconductor device and semiconductor device unit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7171000A JPH0922959A (en) 1995-07-06 1995-07-06 Semiconductor device and semiconductor device unit
US08/794,763 US5760471A (en) 1994-04-20 1997-02-03 Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package

Publications (1)

Publication Number Publication Date
JPH0922959A true JPH0922959A (en) 1997-01-21

Family

ID=15915257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7171000A Withdrawn JPH0922959A (en) 1995-07-06 1995-07-06 Semiconductor device and semiconductor device unit

Country Status (1)

Country Link
JP (1) JPH0922959A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094356A (en) * 1997-06-04 2000-07-25 Fujitsu Limited Semiconductor device and semiconductor device module
EP1447845A3 (en) * 2003-02-12 2005-10-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
JP2006054319A (en) * 2004-08-11 2006-02-23 Amosense Co Ltd Semiconductor chip buried resin package, method for manufacturing the same, and magnetic sensor using the package
KR100725942B1 (en) * 2001-03-16 2007-06-11 삼성전자주식회사 Stacked Vertical In-line Package
JP2014120612A (en) * 2012-12-17 2014-06-30 Toshiba Corp Semiconductor device, and semiconductor module using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094356A (en) * 1997-06-04 2000-07-25 Fujitsu Limited Semiconductor device and semiconductor device module
KR100725942B1 (en) * 2001-03-16 2007-06-11 삼성전자주식회사 Stacked Vertical In-line Package
EP1447845A3 (en) * 2003-02-12 2005-10-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
JP2006054319A (en) * 2004-08-11 2006-02-23 Amosense Co Ltd Semiconductor chip buried resin package, method for manufacturing the same, and magnetic sensor using the package
JP2014120612A (en) * 2012-12-17 2014-06-30 Toshiba Corp Semiconductor device, and semiconductor module using the same

Similar Documents

Publication Publication Date Title
KR100445502B1 (en) Semiconductor device
JP3247384B2 (en) Production method and semiconductor package of semiconductor package
JP3685947B2 (en) Semiconductor device and manufacturing method thereof
US5723903A (en) Thin type semiconductor device, module structure using the device and method of mounting the device on board
KR100441532B1 (en) Semiconductor device
US5483024A (en) High density semiconductor package
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
JP3420057B2 (en) Resin-sealed semiconductor device
JP3780122B2 (en) A method of manufacturing a semiconductor device
CN100382296C (en) Lead frame, resin sealed semiconductor device and its manufacturing method
KR100610170B1 (en) Semiconductor device and producing method thereof
KR100260997B1 (en) Semiconductor package
KR100493063B1 (en) BGA package with stacked semiconductor chips and manufacturing method thereof
US6803254B2 (en) Wire bonding method for a semiconductor package
JP3186941B2 (en) Semiconductor chip and multi-chip semiconductor module
US8058104B2 (en) Reversible leadless package and methods of making and using same
US6344683B1 (en) Stacked semiconductor package with flexible tape
JP3650001B2 (en) Semiconductor device and manufacturing method thereof
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6498393B2 (en) Semiconductor device and method for the fabrication thereof
CN100576524C (en) Leadframe, semiconductor package and method for producing the same
KR100460063B1 (en) Stack ball grid arrary package of center pad chips and manufacturing method therefor
JP3521758B2 (en) A method of manufacturing a semiconductor device
US6784525B2 (en) Semiconductor component having multi layered leadframe

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021001