KR100281056B1 - Semiconductor Device and Semiconductor Device Module - Google Patents

Semiconductor Device and Semiconductor Device Module Download PDF

Info

Publication number
KR100281056B1
KR100281056B1 KR1019980001293A KR19980001293A KR100281056B1 KR 100281056 B1 KR100281056 B1 KR 100281056B1 KR 1019980001293 A KR1019980001293 A KR 1019980001293A KR 19980001293 A KR19980001293 A KR 19980001293A KR 100281056 B1 KR100281056 B1 KR 100281056B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
external connection
connection terminal
semiconductor chip
semiconductor
Prior art date
Application number
KR1019980001293A
Other languages
Korean (ko)
Other versions
KR19990006327A (en
Inventor
테쓰야 후지사와
미쓰타까 사토
까즈히꼬 미토베
까쓰히로 하야시다
마사아끼 세끼
세이이찌 오리모
토시오 하마노
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19990006327A publication Critical patent/KR19990006327A/en
Application granted granted Critical
Publication of KR100281056B1 publication Critical patent/KR100281056B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 고속 대응 메모리 및 고속 대응 메모리 모듈로서 사용하기에 적합한 반도체장치 및 반도체장치 모듈에 관한 것이며, 소형화를 도모하면서 전송계로의 저 저항화를 기하는 것을 과제로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a semiconductor device module suitable for use as a high speed memory and a high speed memory module, and aims to reduce the resistance to a transmission system while miniaturizing.

설치기판(30)에 세운 상태로 설치되는 반도체장치에 있어서, 고속 대응 메모리로서 기능하는 반도체 칩(12)과, 이 반도체 칩(12)의 일변에 병설된 접속부(18)와, 상기 설치기판(30)과 접속부(18)간의 전기적 접속에 필요한 최소한의 길이로 함으로써 저 임피던스를 실현한 외부 접속단자(16A)를 갖는 구성으로 한다.In the semiconductor device installed in the mounting substrate 30, the semiconductor chip 12 functioning as a high-speed memory, the connecting portion 18 provided on one side of the semiconductor chip 12, and the mounting substrate ( By setting the minimum length necessary for the electrical connection between 30 and the connection part 18, it is set as the structure which has the external connection terminal 16A which realized low impedance.

Description

반도체장치 및 반도체장치 모듈Semiconductor device and semiconductor device module

본 발명은 반도체장치 및 반도체장치 모듈에 관한 것이며, 특히 고속 대응 메모리 및 고속 대응 메모리 모듈로서 사용하기에 적합한 반도체장치 및 반도체장치 모듈에 관한 것이다.The present invention relates to a semiconductor device and a semiconductor device module, and more particularly, to a semiconductor device and a semiconductor device module suitable for use as a high speed memory and a high speed memory module.

예를 들어 개인용 컴퓨터, 워크스테이션 등의 OA기기에서 실시되는 그래픽처리에서는 대량의 정보를 단시간에 처리할 필요가 있으며, 따라서 메모리로서 기능하는 반도체장치에서도 고속화, 대용량화를 도모하고 있다.For example, in graphic processing performed in OA devices such as personal computers and workstations, it is necessary to process a large amount of information in a short time, and therefore, a semiconductor device functioning as a memory is speeding up and increasing in capacity.

또 고속화에 수반해서 사용하는 주파수도 높아지는 경향이 있으며, 따라서 메모리로서 기능하는 반도체장치도 고주파수 대응의 패키지구조로 할 필요가 있다.In addition, there is a tendency that the frequency to be used increases with increasing speed, and therefore, a semiconductor device functioning as a memory also needs to have a high frequency package structure.

일반적으로 개인용 컴퓨터, 워크스테이션 등의 OA기기에서 고용량화를 도모하기 위해 메모리용량의 증설을 할 경우에는, 반도체장치 모듈을 OA기기 본체에 장착함으로써 이루어진다.In general, when the memory capacity is increased in order to increase the capacity in OA devices such as personal computers and workstations, the semiconductor device module is mounted on the OA device body.

이 반도체장치 모듈은 DRAM 모듈 또는 SIMM(Single InLine Memory Module)이라 불리우는 것이며, 회로기판상에 복수의 반도체장치(DRAM)가 탑재됨과 동시에, 회로기판의 일변에 단자부가 형성된 구성으로 되어 있다. 그리고 OA기기 내에 설치된 소켓에 반도체장치 모듈을 장착탈함으로써, 소망하는 메모리용량을 실현하는 구성으로 되어 있다.This semiconductor device module is called a DRAM module or a single in-line memory module (SIMM). The semiconductor device module has a structure in which a plurality of semiconductor devices (DRAMs) are mounted on a circuit board and a terminal portion is formed on one side of the circuit board. The semiconductor device module is attached to or removed from the socket provided in the OA device to realize the desired memory capacity.

또 개개의 반도체장치의 구조로서는, 고속화에 대응하도록 외부 접속단자(리드)의 길이를 짧게 하고 있다. 이와 같은 패키지구조로서는, 예를 들어 LCC(Leadless Chip Carrier), QFN(Quad Flat Non-Leaded Package), QFJ(Quad Flat J-Leaded Package), SOJ(Small Outline J-Leaded Package) 등이 알려져 있다.In addition, as the structure of each semiconductor device, the length of the external connection terminal (lead) is shortened to cope with high speed. As such a package structure, Leadless Chip Carrier (LCC), Quad Flat Non-Leaded Package (QFN), Quad Flat J-Leaded Package (QFJ), Small Outline J-Leaded Package (SOJ) and the like are known.

상기 각 패키지구조에 있어서, LCC, QFN는 리드를 없애고 납땜용의 전극 패드만을 수지 패키지로 만든 구성으로 하여, 고속화에 대응할 수 있는 구성으로 되어 있다. 또 QFJ, SOJ는 수지 패키지로부터 뻗어 나온 리드를 J자 형상으로 함으로써 리드 길이의 단축을 도모하고, 이에 따라 고속화에 대응할 수 있는 구성으로 되어 있다.In each of the package structures described above, the LCCs and QFNs have a structure in which only lead electrode pads for soldering are removed from the resin package without the lead, thereby achieving high speed. In addition, QFJ and SOJ have a configuration in which the lead extending from the resin package has a J-shape to shorten the lead length and thereby cope with high speed.

그런데 상기한 각 패키지구조를 갖는 반도체장치에서는, 리드, 전극 패드(이하 총칭하여 리드부재라 한다)는 반도체 칩에 직접 접속되지 않고, 와이어를 사용하여 접속되어 있었다. 그 때문에 반도체장치를 설치기판에 설치할 때에, 반도체 칩으로부터 설치기판의 접속위치까지의 전송계로에는 리드부재와 와이어가 존재하게 되어, 그 전기적 저항(임피던스)이 커지고 만다.By the way, in the semiconductor device having each package structure described above, the leads and electrode pads (hereinafter collectively referred to as lead members) are not directly connected to the semiconductor chip but are connected using wires. Therefore, when the semiconductor device is mounted on the mounting substrate, the lead member and the wire exist in the transmission line from the semiconductor chip to the connection position of the mounting substrate, and the electrical resistance (impedance) increases.

또 반도체 칩은 수지 패키지에 완전히 매설된 구성이었기 때문에, 반도체 칩으로부터 수지 패키지의 외주위치(즉 리드부재의 설치위치)까지 이간거리가 길어져버린다. 따라서 리드부재 및 와이어로 구성되는 전송계로 길이는 길어지므로, 이것에 의해서도 전기적 저항은 커지고 만다.In addition, since the semiconductor chip has a structure completely embedded in the resin package, the separation distance from the semiconductor chip to the outer circumferential position of the resin package (that is, the mounting position of the lead member) becomes long. Therefore, since the length of the transmission system composed of the lead member and the wire becomes long, the electrical resistance also increases due to this.

따라서 상기한 종래 구성의 반도체장치에서는, 고속화를 위해 대단히 높은 구동 주파수의 클록을 사용한 경우에, 전송계로의 손실이 커지고, 이것에 기인하여 소망하는 처리속도를 실현할 수 없는 문제점이 있었다.Therefore, in the semiconductor device of the above-described conventional structure, when a clock having a very high driving frequency is used for speeding up, the loss to the transmission system becomes large, and this causes a problem that the desired processing speed cannot be realized.

한편, 이 전기저항을 저감하는 방법으로서, 리드부재의 면적 및 와이어의 지름을 크게 하는 방법을 생각할 수가 있다. 그런데 리드부재의 면적 및 와이어의 지름을 크게 하면, 이에 수반해서 반도체장치가 대형화하여 유저가 요망하는 소형화, 박형화에 어긋나고 만다.On the other hand, as a method of reducing this electrical resistance, the method of enlarging the area of a lead member and the diameter of a wire can be considered. However, when the area of the lead member and the diameter of the wire are increased, the semiconductor device increases in size, which is inconsistent with the miniaturization and thinning desired by the user.

본 발명은 상기한 점을 감안하여 이루어진 것으로서, 소형화를 도모하면서 전송계로의 저 저항화를 할 수 있는 반도체장치 및 반도체장치 모듈을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and an object thereof is to provide a semiconductor device and a semiconductor device module capable of miniaturization and low resistance to a transmission system.

도 1은 본 발명의 제1 실시예인 반도체장치의 사시도.1 is a perspective view of a semiconductor device according to a first embodiment of the present invention.

도 2는 본 발명의 제1 실시예인 반도체장치가 설치된 상태를 나타낸 도면(1).Fig. 2 is a diagram showing a state in which a semiconductor device as a first embodiment of the present invention is installed (1).

도 3은 본 발명의 제1 실시예인 반도체장치가 설치된 상태를 나타낸 도면(2).Fig. 3 is a diagram showing a state in which a semiconductor device as a first embodiment of the present invention is installed (2).

도 4는 본 발명의 제2 실시예인 반도체장치를 나타내며, 도 4a는 반도체장치의 사시도, 도 4b는 반도체장치의 측면도.FIG. 4 shows a semiconductor device as a second embodiment of the present invention, FIG. 4A is a perspective view of the semiconductor device, and FIG. 4B is a side view of the semiconductor device.

도 5는 본 발명의 제2 실시예인 반도체장치의 변형례를 설명하기 위한 도면.5 is a view for explaining a modification of the semiconductor device of the second embodiment of the present invention.

도 6은 본 발명의 제3 실시예인 반도체장치의 사시도.6 is a perspective view of a semiconductor device according to a third embodiment of the present invention.

도 7은 본 발명의 제3 실시예인 반도체장치의 변형례를 설명하기 위한 도면(1).Fig. 7 is a diagram (1) for explaining a modification of the semiconductor device of the third embodiment of the present invention.

도 8은 본 발명의 제3 실시예인 반도체장치의 변형례를 설명하기 위한 도면(2).Fig. 8 is a diagram (2) for explaining a modification of the semiconductor device of the third embodiment of the present invention.

도 9는 본 발명의 제4 실시예인 반도체장치의 사시도.9 is a perspective view of a semiconductor device according to a fourth embodiment of the present invention.

도 10은 본 발명의 제4 실시예인 반도체장치를 설치한 상태를 나타낸 도면.Fig. 10 is a diagram showing a state where a semiconductor device as a fourth embodiment of the present invention is installed.

도 11은 본 발명의 제4 실시예인 반도체장치의 변형례를 설명하기 위한 도면.Fig. 11 is a view for explaining a modification of the semiconductor device as the fourth embodiment of the present invention.

도 12는 본 발명의 제5 실시예인 반도체장치를 나타내며, 도 12a는 반도체장치의 사시도, 도 12b는 반도체장치의 측면도.12 shows a semiconductor device as a fifth embodiment of the present invention, FIG. 12A is a perspective view of the semiconductor device, and FIG. 12B is a side view of the semiconductor device.

도 13은 본 발명의 제5 실시예인 반도체장치의 변형례를 설명하기 위한 도면(1).Fig. 13 is a diagram (1) for explaining a modification of the semiconductor device of the fifth embodiment of the present invention.

도 14는 본 발명의 제5 실시예인 반도체장치의 변형례를 설명하기 위한 도면(2).Fig. 14 is a diagram (2) for explaining a modification of the semiconductor device of the fifth embodiment of the present invention.

도 15는 본 발명의 제6 실시예인 반도체장치를 나타내며, 도 15a는 반도체장치의 사시도, 도 15b는 반도체장치의 측면도.Fig. 15 shows a semiconductor device as a sixth embodiment of the present invention, Fig. 15A is a perspective view of the semiconductor device, and Fig. 15B is a side view of the semiconductor device.

도 16은 본 발명의 제6 실시예인 반도체장치에 사용되는 지지기판을 확대하여 나타낸 도면.Fig. 16 is an enlarged view of a support substrate used in the semiconductor device of the sixth embodiment of the present invention.

도 17은 본 발명의 제1 실시예인 반도체장치 모듈의 측면도.17 is a side view of a semiconductor device module as a first embodiment of the present invention.

도 18은 본 발명의 제2 실시예인 반도체장치 모듈의 측면도.18 is a side view of a semiconductor device module according to a second embodiment of the present invention.

도 19는 본 발명의 제3 실시예인 반도체장치 모듈의 측면도.Fig. 19 is a side view of a semiconductor device module as a third embodiment of the present invention.

도 20은 외부 접속단자를 접속부에 접속하는 방법을 설명하기 위한 도면(1).20 is a diagram (1) for explaining a method of connecting an external connection terminal to a connection portion;

도 21은 외부 접속단자를 접속부에 접속하는 방법을 설명하기 위한 도면(2).21 is a diagram (2) for explaining a method of connecting an external connection terminal to a connection portion;

상기의 과제는 다음에 기술하는 각 수단을 강구함으로써 해결할 수가 있다.The above problem can be solved by devising each means described below.

청구항 1 기재의 발명에서는,In the invention described in claim 1,

설치부재에 세운 상태로 설치되는 반도체장치에 있어서,In a semiconductor device installed in an upright position on the mounting member,

고속 대응 메모리로서 기능하는 반도체 칩과,A semiconductor chip functioning as a high speed memory,

상기 반도체 칩의 일변에 병설된 접속부와,A connecting portion provided on one side of the semiconductor chip;

상기 반도체 칩의 동작속도에 대응하도록 저 저항으로 함과 동시에, 상기 접속부에 접속된 외부 접속단자를 구비하는 것을 특징으로 한다.A low resistance is provided so as to correspond to the operation speed of the semiconductor chip, and an external connection terminal connected to the connection portion is provided.

또 청구항 2 기재의 발명에서는,Moreover, in invention of Claim 2,

상기 청구항 1 기재의 반도체장치에 있어서,In the semiconductor device according to claim 1,

상기 반도체 칩상에 적어도 회로 형성면을 덮도록 보호부재를 더 형성한 것을 특징으로 하는 것이다.A protective member is further formed on the semiconductor chip so as to cover at least a circuit formation surface.

또 청구항 3 기재의 발명에서는,Moreover, in invention of Claim 3,

상기 청구항 2 기재의 반도체장치에 있어서,In the semiconductor device according to claim 2,

상기 보호부재가 상기 외부 접속단자를 지지하는 구성으로 되어 있는 것을 특징으로 하는 것이다.The protective member is characterized in that the configuration for supporting the external connection terminal.

또 청구항 4 기재의 발명에서는,Moreover, in invention of Claim 4,

상기 청구항 1∼3의 어느 하나에 기재한 반도체장치에 있어서,In the semiconductor device according to any one of claims 1 to 3,

상기 외부 접속단자를 상기 반도체 칩의 회로 형성면에 대해 각도를 갖도록 절곡 형성한 것을 특징으로 하는 것이다.The external connection terminal is bent to have an angle with respect to the circuit formation surface of the semiconductor chip.

또 청구항 5 기재의 발명에서는,Moreover, in invention of Claim 5,

상기 청구항 4 기재의 반도체장치에 있어서,In the semiconductor device according to claim 4,

상기 외부 접속단자의 절곡부와 상기 반도체 칩의 외주 측면 사이에, 상기 각도에 대응한 경사면을 갖는 스페이서를 설치한 것을 특징으로 하는 것이다.A spacer having an inclined surface corresponding to the angle is provided between the bent portion of the external connection terminal and the outer peripheral side surface of the semiconductor chip.

또 청구항 6 기재의 발명에서는,Moreover, in invention of Claim 6,

상기 청구항 4 기재의 반도체장치에 있어서,In the semiconductor device according to claim 4,

상기 외부 접속단자의 절곡부가 상기 반도체 칩의 외주 측면에 고정되는 구성으로 한 것을 특징으로 하는 것이다.The bent portion of the external connection terminal is characterized in that the configuration is fixed to the outer peripheral side of the semiconductor chip.

또 청구항 7 기재의 발명에서는,Moreover, in invention of Claim 7,

상기 청구항 6 기재의 반도체장치에 있어서,In the semiconductor device according to claim 6,

상기 절곡부의 외측 위치에 돌기전극을 형성한 것을 특징으로 하는 것이다.The protruding electrode is formed at an outer position of the bent portion.

또 청구항 8 기재의 발명에서는,Moreover, in invention of Claim 8,

상기 청구항 1∼7 중의 어느 하나에 기재한 반도체장치에 있어서,In the semiconductor device according to any one of claims 1 to 7,

상기 접속부와 상기 외부 접속단자를 돌기전극을 통해서 접합한 것을 특징으로 하는 것이다.The connection portion and the external connection terminal are characterized in that bonded through the projection electrode.

또 청구항 9 기재의 발명에서는,Moreover, in invention of Claim 9,

상기 청구항 1∼7 중의 어느 하나에 기재한 반도체장치에 있어서,In the semiconductor device according to any one of claims 1 to 7,

상기 접속부에 상기 외부 접속단자를 열압착에 의해 접합하여 접속한 것을 특징으로 하는 것이다.The external connection terminal is joined to the connecting portion by thermocompression bonding.

또 청구항 10 기재의 발명에서는,Moreover, in invention of Claim 10,

상기 청구항 1∼7 중의 어느 하나에 기재한 반도체장치에 있어서,In the semiconductor device according to any one of claims 1 to 7,

상기 외부 접속단자를 상기 반도체 칩과 별체로 된 지지기판에 지지시킨 구성으로 한 것을 특징으로 하는 것이다.The external connection terminal is characterized in that the structure is supported on a support substrate separate from the semiconductor chip.

또 청구항 11 기재의 발명에서는,Moreover, in invention of Claim 11,

상기 청구항 10 기재의 반도체장치에 있어서,In the semiconductor device according to claim 10,

상기 지지기판은 다층 배선기판인 것을 특징으로 하는 것이다.The supporting substrate is characterized in that the multilayer wiring board.

또 청구항 12 기재의 발명에서는,Moreover, in invention of Claim 12,

상기 청구항 1 기재의 반도체장치에 있어서,In the semiconductor device according to claim 1,

방열판을 더 설치한 것을 특징으로 하는 것이다.It is characterized in that the heat sink is further installed.

또 청구항 13 기재의 발명에서는,Moreover, in invention of Claim 13,

상기 청구항 2∼11 중의 어느 하나에 기재한 반도체장치에 있어서,In the semiconductor device according to any one of claims 2 to 11,

방열판을 보호부재와 대치하도록 더 설치한 것을 특징으로 하는 것이다.It is characterized in that the heat sink is further installed to replace the protective member.

또 청구항 14 기재의 발명에서는,Moreover, in invention of Claim 14,

상기 청구항 12 또는 13 기재의 반도체장치에 있어서,In the semiconductor device according to claim 12 or 13,

상기 방열판에 상기 반도체 칩으로부터 외부로 뻗어 나온 연출부를 형성한 것을 특징으로 하는 것이다.It characterized in that the heat dissipating portion extending outward from the semiconductor chip formed on the heat sink.

또 청구항 15 기재의 발명에서는,Moreover, in invention of Claim 15,

상기 청구항 12∼14 중의 어느 하나에 기재한 반도체장치에 있어서,In the semiconductor device according to any one of claims 12 to 14,

상기 방열판에 상기 외부 접속단자의 선단 위치까지 뻗어 나온 지지부를 형성한 것을 특징으로 하는 것이다.It characterized in that the heat sink is formed in the support portion extending to the front end position of the external connection terminal.

또 청구항 16 기재의 발명에 관한 반도체장치 모듈에서는,In the semiconductor device module according to the invention described in claim 16,

상기 청구항 1∼15 중의 어느 하나에 기재한 반도체장치를 복수개 병설하여 고정한 구성으로 하는 것을 특징으로 하는 것이다.A plurality of semiconductor devices according to any one of claims 1 to 15 are provided in parallel and fixed.

또 청구항 17 기재의 발명에 관한 반도체장치 모듈에서는,In the semiconductor device module according to the invention described in claim 17,

상기 청구항 2∼15 중의 어느 하나에 기재한 반도체장치를 복수개 병설함과 동시에, 상기 보호부재로서 접착성을 갖는 재료를 사용하고,A plurality of semiconductor devices according to any one of claims 2 to 15 are provided in parallel, and an adhesive material is used as the protective member.

인접하는 상기 반도체장치를 상기 보호부재를 접착제로서 고정하는 것을 특징으로 하는 것이다.The adjacent semiconductor device is characterized in that the protective member is fixed with an adhesive.

또한 청구항 18 기재의 발명에서는,Moreover, in invention of Claim 18,

상기 청구항 16 또는 17 기재의 반도체장치 모듈에 있어서,In the semiconductor device module according to claim 16 or 17,

상기 복수개의 반도체장치를 캐리어에 수납함과 동시에, 상기 반도체장치와 열적으로 접속하면서 그 상부를 덮도록 방열부재를 설치한 것을 특징으로 하는 것이다.The heat dissipation member is provided so as to cover the upper portion while accommodating the plurality of semiconductor devices in a carrier and thermally connecting the semiconductor devices.

상기한 각 수단은 다음과 같이 작용한다.Each of the above means functions as follows.

청구항 1 기재의 발명에 의하면,According to the invention of claim 1,

외부 접속단자는 반도체 칩의 동작속도에 대응하도록 저 저항으로 되어 있으며, 또한 반도체 칩에 형성된 접속부에 접속된 구성으로 되어 있다. 따라서 외부 접속단자 자체의 전기적 저항이 낮고, 또 그 전송계로가 짧기 때문에, 메모리로서 기능하는 반도체 칩의 구동 주파수로서 고주파의 클록을 사용한 경우라도 전송계로의 손실을 적게 할 수 있고, 따라서 고속처리를 실시할 수가 있게 된다. 또 반도체 칩의 접속부에 직접적으로 외부 접속단자가 접속되기 때문에, 반도체장치의 소형화를 도모할 수가 있다.The external connection terminal has a low resistance so as to correspond to the operating speed of the semiconductor chip, and is connected to the connection portion formed in the semiconductor chip. Therefore, since the electrical resistance of the external connection terminal itself is low and its transmission path is short, the loss to the transmission system can be reduced even when a high frequency clock is used as a driving frequency of the semiconductor chip functioning as a memory. It becomes possible to carry out. In addition, since the external connection terminal is directly connected to the connection portion of the semiconductor chip, the semiconductor device can be miniaturized.

또 청구항 2 기재의 발명에 의하면,Moreover, according to invention of Claim 2,

적어도 반도체 칩에 형성된 회로 형성면을 덮도록 보호부재를 형성함으로써, 회로 형성면이 손상하는 것을 방지할 수 있으므로, 반도체장치의 신뢰성을 향상시킬 수가 있다.By providing the protection member so as to cover at least the circuit formation surface formed in the semiconductor chip, the damage to the circuit formation surface can be prevented, so that the reliability of the semiconductor device can be improved.

또 청구항 3 기재의 발명에 의하면,Moreover, according to invention of Claim 3,

보호부재가 외부 접속단자를 지지하는 구성으로 함으로써, 이 보호부재에 의해 회로 형성면과 동시에 외부 접속단자의 보호도 할 수가 있다.By setting the protection member to support the external connection terminal, the protection member can protect the external connection terminal as well as the circuit formation surface.

또 청구항 4 기재의 발명에 의하면,Moreover, according to invention of Claim 4,

외부 접속단자를 반도체 칩의 회로 형성면에 대해 각도를 갖도록 절곡 형성함으로써, 설치부재에 대해 반도체 칩을 비스듬히 기울린 상태로 세워 설치할 수가 있다. 따라서 설치상태에서의 반도체장치의 높이를 낮게 할 수가 있다.By forming the external connection terminals bent at an angle with respect to the circuit formation surface of the semiconductor chip, the semiconductor chip can be installed in an inclined state with respect to the mounting member. Therefore, the height of the semiconductor device in the installed state can be reduced.

또 청구항 5 기재의 발명에 의하면,Moreover, according to invention of Claim 5,

외부 접속단자의 절곡부와 반도체 칩의 외주 측면 사이에, 외부 접속단자의 절곡각도에 대응한 경사면을 갖는 스페이서를 설치함으로써, 설치상태에서 설치부재와 반도체 칩 사이에 스페이서가 개재하게 되고, 따라서 반도체장치를 설치부재에 확실히 지지할 수가 있다.By providing a spacer having an inclined surface corresponding to the bending angle of the external connection terminal between the bent portion of the external connection terminal and the outer circumferential side of the semiconductor chip, the spacer is interposed between the mounting member and the semiconductor chip in the installation state, and thus the semiconductor The device can be reliably supported by the mounting member.

또 청구항 6 기재의 발명에 의하면,Moreover, according to invention of Claim 6,

외부 접속단자의 절곡부가 반도체 칩의 외주 측면에 고정되는 구성으로 함으로써, 이 절곡부는 반도체 칩에 지지된다. 따라서 다수의 핀화가 진척되어 외부 접속단자간의 피치가 협소해져도, 인접하는 외부 접속단자간에 간섭이 발생하는 것을 방지할 수가 있다.By setting the bent portion of the external connection terminal to the outer peripheral side of the semiconductor chip, the bent portion is supported by the semiconductor chip. Therefore, even when a large number of pinning advances and the pitch between external connection terminals becomes narrow, it is possible to prevent interference between adjacent external connection terminals.

또 청구항 7 기재의 발명에 의하면,Moreover, according to invention of Claim 7,

절곡부의 외측 위치에 돌기전극을 형성함으로써, 돌기전극은 절곡부로부터 돌출한 상태가 되기 때문에, 반도체장치와 설치부재의 전기적 접속성을 향상시킬 수가 있다.By forming the protruding electrode at the outer position of the bent portion, the protruding electrode is in a state protruding from the bent portion, so that the electrical connection between the semiconductor device and the mounting member can be improved.

또 청구항 8 기재의 발명에 의하면,Moreover, according to invention of Claim 8,

접속부와 외부 접속단자를 돌기전극을 통해서 접합하여 전기적으로 접속함으로써, 접속부의 전기저항을 낮게 하고, 또한 확실하게 접속부와 외부 접속단자를 접속할 수가 있다.By connecting the connecting portion and the external connecting terminal through the protruding electrodes and electrically connecting them, the electrical resistance of the connecting portion can be lowered and the connecting portion and the external connecting terminal can be reliably connected.

또 청구항 9 기재의 발명에 의하면,Moreover, according to invention of Claim 9,

접속부에 외부 접속단자를 열압착에 의해 접합하여 접속함으로써, 간단하고 확실하게 접속처리를 할 수가 있다.By connecting the external connection terminals to the connection portion by thermocompression bonding, the connection processing can be performed simply and reliably.

또 청구항 10 기재의 발명에 의하면,Moreover, according to invention of Claim 10,

외부 접속단자를 반도체 칩과 별체로 된 지지기판에 지지시킨 구성으로 함으로써, 외부 접속단자의 보호를 도모할 수가 있다. 또 이 지지기판을 사용하여 외부 접속단자를 임의로 이동시킬 수 있으므로, 반도체장치 내의 배선설계의 자유도를 향상시킬 수가 있다.The external connection terminal can be protected by supporting the external connection terminal on a support substrate separate from the semiconductor chip. In addition, since the external connection terminal can be arbitrarily moved by using the support substrate, the degree of freedom in designing the wiring in the semiconductor device can be improved.

또 청구항 11 기재의 발명에 의하면,Moreover, according to invention of Claim 11,

지지기판으로서 다층 배선기판을 사용함으로써, 더욱 배선설계의 자유도를 향상시킬 수가 있다.By using a multilayer wiring board as a support substrate, the degree of freedom in wiring design can be further improved.

또 청구항 12 기재의 발명에 의하면,Moreover, according to invention of Claim 12,

방열판을 설치함으로써, 반도체 칩에서 발생하는 열을 좋은 효율로 방열시킬 수가 있다.By providing the heat sink, heat generated in the semiconductor chip can be radiated with good efficiency.

또 청구항 13 기재의 발명에 의하면,Moreover, according to invention of Claim 13,

방열판은 발열부위가 되는 회로 형성면에 설치된 보호부재와 대치한 구성으로 되기 때문에, 회로 형성면에 발생한 열은 보호부재를 통해서 방열판에 좋은 효율로 열전도할 수 있으므로, 방열효율을 더욱 향상시킬 수가 있다.Since the heat sink has a configuration opposite to the protection member provided on the circuit formation surface that becomes the heat generating portion, heat generated on the circuit formation surface can be thermally conducted to the heat sink with good efficiency through the protection member, thereby further improving heat dissipation efficiency. .

또 청구항 14 기재의 발명에 의하면,Moreover, according to invention of Claim 14,

방열판에 반도체 칩으로부터 외측으로 뻗어 나온 연출부를 형성함으로써, 이 연출부를 반도체장치 설치시의 위치결정에 이용할 수가 있다.By forming the extension portion extending outward from the semiconductor chip in the heat sink, the extension portion can be used for positioning during the installation of the semiconductor device.

또 청구항 15 기재의 발명에 의하면,Moreover, according to invention of Claim 15,

방열판에 외부 접속단자의 선단 위치까지 뻗어 나온 지지부를 형성함으로써, 반도체장치를 설치부재에 설치할 때, 반도체 칩은 외부 접속단자에 추가해서 방열판에 의해서도 지지되는 구성으로 되고, 따라서 설치부재에 대한 반도체장치의 설치성을 향상시킬 수가 있다.By forming the support portion extending to the tip position of the external connection terminal in the heat sink, when the semiconductor device is installed in the mounting member, the semiconductor chip is also supported by the heat sink in addition to the external connection terminal, and thus the semiconductor device for the installation member. Can improve the installability of.

또 청구항 16 기재의 발명에 의하면,Moreover, according to invention of Claim 16,

청구항 1∼15 중의 어느 하나에 기재한 반도체장치를 복수개 병설함과 동시에 고정하여 반도체장치 모듈을 구성함으로써, 전체 형상을 작게 유지하고, 또한 고용량이며, 고속의 반도체장치 모듈을 실현할 수가 있다.By arranging a plurality of semiconductor devices according to any one of claims 1 to 15 and fixing them to form a semiconductor device module, the overall shape can be kept small, and a high capacity and high speed semiconductor device module can be realized.

또 청구항 17 기재의 발명에 의하면,Moreover, according to invention of Claim 17,

보호부재로서 접착성을 갖는 재료를 사용하여, 청구항 2∼15 중의 어느 하나에 기재한 반도체장치를 복수개 병설함과 동시에, 인접하는 반도체장치를 보호부재를 접착제로 하여 고정하는 구성으로 함으로써, 별도로 접착제를 사용하는 구성에 비해 부품개수 및 조립작업의 간단화를 도모할 수가 있다.By using a material having adhesiveness as the protective member, the semiconductor device according to any one of claims 2 to 15 is provided in parallel, and the adjacent semiconductor device is configured to be fixed by using the protective member as an adhesive. The number of parts and the assembly work can be simplified compared to the configuration using.

또 청구항 18 기재의 발명에 의하면,Moreover, according to invention of Claim 18,

복수개의 반도체장치를 캐리어에 수납함으로써, 복수의 반도체장치를 소정 위치에 확실하게 수납 지지할 수가 있다. 또 복수의 반도체장치와 열적으로 접속하면서 그 상부를 덮도록 방열부재를 설치함으로써, 모듈상태에서의 방열효율의 향상을 도모할 수가 있다.By storing a plurality of semiconductor devices in a carrier, it is possible to reliably store and support the plurality of semiconductor devices at a predetermined position. Moreover, by providing the heat radiating member so that the upper part may be covered while thermally connecting with the some semiconductor device, the heat radiating efficiency in a module state can be improved.

[실시예]EXAMPLE

다음에 본 발명의 실시예에 대해 도면과 더불어 설명한다.EMBODIMENT OF THE INVENTION Next, the Example of this invention is described with drawing.

도 1∼도 3은 본 발명의 제1 실시예인 반도체장치(10A)를 나타내고 있다. 이 반도체장치(10A)는 대략적으로 반도체 칩(12), 보호커버(14) 및 외부 접속단자(16A) 등으로 구성되어 있고, 따라서 극히 간단한 구성으로 되어 있다. 그리고 도 1은 반도체장치(10A)의 사시도이며, 도 2 및 도 3은 반도체장치(10A)를 설치부재가 되는 설치기판(30)에 설치한 상태를 나타내고 있다.1 to 3 show a semiconductor device 10A as a first embodiment of the present invention. This semiconductor device 10A is roughly comprised of the semiconductor chip 12, the protective cover 14, the external connection terminal 16A, etc., and is therefore extremely simple. 1 is a perspective view of a semiconductor device 10A, and FIGS. 2 and 3 show a state in which the semiconductor device 10A is installed on an installation substrate 30 serving as an installation member.

반도체 칩(12)은 고속 대응 메모리로서 기능하는 것이고, 또 그 메모리용량은 예컨대 1칩으로 32MB 이상을 실현할 수 있는 고용량의 메모리 칩이다. 이 반도체 칩(12)의 표면측은 메모리회로가 형성된 회로 형성면(21)으로 되어 있으며, 또 회로 형성면(21)의 일변(도면의 아래 변)에는 복수의 접속부(18)가 병설된 구성으로 되어 있다. 이 접속부(18)는 전극 패드이며, 그 상부에는 각각 돌기전극(28A)이 형성되어 있다.The semiconductor chip 12 functions as a high speed memory, and its memory capacity is a high capacity memory chip capable of realizing 32MB or more with one chip, for example. The surface side of the semiconductor chip 12 is a circuit formation surface 21 on which a memory circuit is formed, and a plurality of connection portions 18 are arranged on one side (lower side of the drawing) of the circuit formation surface 21. It is. The connection portion 18 is an electrode pad, and protruding electrodes 28A are formed on the upper portions thereof.

보호커버(14A)는 상기 구성으로 된 반도체 칩(12)의 회로 형성면(21)에 설치되어 있다. 이 보호커버(14A)의 재질로서는, 예를 들어 폴리이미드계 수지, 에폭시계 수지, 실리콘계 수지 등의 절연성을 가진 액상 코팅재를 사용할 수가 있다. 또 반도체 칩(12)상에 보호 커버(14A)를 형성하는 방법으로는, 예를 들어 스핀 코트, 포팅, 스크린인쇄, 혹은 트랜스퍼 몰드 등을 사용할 수가 있다.The protective cover 14A is provided on the circuit formation surface 21 of the semiconductor chip 12 of the above structure. As a material of this protective cover 14A, the liquid coating material which has insulation, such as polyimide resin, an epoxy resin, silicone resin, can be used, for example. As the method for forming the protective cover 14A on the semiconductor chip 12, for example, spin coat, potting, screen printing, transfer mold, or the like can be used.

본 실시예에서의 보호 커버(14A)는 상기한 접속부(18)가 형성되어 있는 부위에는 설치되어 있지 않으며, 따라서 접속부(18)의 형성 위치는 반도체 칩(12)이 노출한 노출부(20)로 되어 있다. 그런데 보호 커버(14A)는 적어도 회로 형성면(21)의 회로가 형성된 부위는 확실하게 피복하여 보호하는 구성으로 되어 있다. 이에 따라 반도체 칩(12)에서 가장 예민한 회로 형성영역은 보호 커버(14A)에 의해 보호되기 때문에, 반도체장치(10)의 신뢰성을 향상시킬 수가 있다.In the present embodiment, the protective cover 14A is not provided at the portion where the connection portion 18 is formed. Therefore, the position at which the connection portion 18 is formed is the exposed portion 20 exposed by the semiconductor chip 12. It is. By the way, 14 A of protective covers are the structure which reliably coats and protects the site | part in which the circuit of the circuit formation surface 21 was formed. As a result, the circuit formation region most sensitive to the semiconductor chip 12 is protected by the protective cover 14A, so that the reliability of the semiconductor device 10 can be improved.

외부 접속단자(16A)는 전기저항률이 낮은 예컨대 동합금으로 형성되어 있으며, 또 그 표면에는 금도금 혹은 파라듐도금 등을 함으로써, 전기적 특성 및 기계적 특성을 향상시키고 있다. 이 외부 접속단자(16A)는 상기한 접속부(18)에 그 일단이 접합됨으로써, 반도체 칩(12)에 전기적으로 접속된다. 외부 접속단자(16A)를 접속부(18)에 접합하는 방법으로는, 예를 들어 열압착법을 이용할 수가 있다. 이 열압착법에 대해 도 20 및 도 21을 사용하여 설명한다.The external connection terminal 16A is formed of, for example, a copper alloy having a low electrical resistivity, and the surface thereof is subjected to gold plating or palladium plating to improve electrical and mechanical properties. 16 A of this external connection terminal is electrically connected to the semiconductor chip 12 by connecting the one end to the said connection part 18 mentioned above. As a method of joining the external connection terminal 16A to the connection portion 18, for example, a thermocompression bonding method can be used. This thermocompression method is demonstrated using FIG. 20 and FIG.

도 20은 외부 접속단자(16A)를 접속부(18)에 열압착하기 직전의 상태를 나타내고 있다. 이 열압착은 와이어 본딩장치를 이용하여 실시하며, 도 20에 나타낸 바와 같이 와이어 본딩장치에 설치된 본딩 헤드(68)를 사용하여 실시한다.FIG. 20 shows a state immediately before thermally crimping the external connection terminal 16A to the connection portion 18. This thermocompression bonding is performed using a wire bonding apparatus, and is performed using the bonding head 68 provided in the wire bonding apparatus as shown in FIG.

이 본딩 헤드(68)는 도시하지 않은 가열기구 및 이동기구에 의해 돌기전극(28A)을 용융할 수 있는 온도로 가열됨과 동시에 소정의 가압력으로 외부 접속단자(16A)를 접속부(18)를 향해 압압할 수 있는 구성으로 되어 있다. 또 돌기전극(28A)의 재질로서는, 예를 들어 금 혹은 땜납 등을 사용할 수가 있다.The bonding head 68 is heated to a temperature at which the protruding electrode 28A can be melted by a heating mechanism and a moving mechanism (not shown) and presses the external connection terminal 16A toward the connection portion 18 at a predetermined pressing force. It is a structure that can be done. As the material of the protruding electrode 28A, for example, gold or solder can be used.

열압착처리를 하기 위해서는, 우선 도 20에 나타낸 바와 같이 접속부(18), 돌기전극(28A), 외부 접속단자(16A) 및 본딩 헤드(68)를 상하로 대향하도록 위치결정하고, 이어서 도 21에 나타낸 바와 같이 본딩 헤드(68)를 아래로 이동시켜서 외부 접속단자(16A)를 돌기전극(28A)에 압착시킨다. 이에 따라 본딩 헤드(68)의 열은 외부 접속단자(16A)를 통해서 돌기전극(28A)에 열전도하여, 돌기전극(28A)은 용융한다. 따라서 외부 접속단자(16A)와 접속부(18)는 돌기전극(28A)에 의해 접합되어, 전기적 및 기계적으로 접속된 상태가 된다.In order to perform the thermocompression treatment, first, as shown in Fig. 20, the connecting portion 18, the protruding electrode 28A, the external connecting terminal 16A, and the bonding head 68 are positioned so as to face each other up and down. As shown, the bonding head 68 is moved downward to compress the external connection terminal 16A to the protruding electrode 28A. Thereby, the heat of the bonding head 68 heat-conducts to the projection electrode 28A through the external connection terminal 16A, and the projection electrode 28A melts. Therefore, the external connection terminal 16A and the connection portion 18 are joined by the protruding electrodes 28A to be in an electrically and mechanically connected state.

상기와 같이 외부 접속단자(16A)를 접속부(18)에 접합할 때 열압착을 사용함으로써, 기존의 설비인 와이어 본딩장치를 이용할 수 있기 때문에, 적은 경비로 용이하게 접합처리 할 수 있다.By using thermocompression bonding when joining the external connection terminal 16A to the connection portion 18 as described above, since the wire bonding apparatus, which is an existing facility, can be used, the bonding process can be easily performed at a low cost.

여기서 다시 도 1∼도 3으로 되돌아가서, 반도체장치(10)의 구성에 대한 설명을 계속한다.Here, returning to FIGS. 1-3 again, the description of the structure of the semiconductor device 10 is continued.

상기와 같이 해서 접속부(18)에 접속된 외부 접속단자(16A)는 반도체 칩(12)의 하측면(24)으로부터 하방을 향해 뻗어 나온 구성으로 되어 있다. 또 이 외부 접속단자(16A)는 도중 위치에서 절곡됨으로써 절곡부(22A)를 형성하고 있다. 이 절곡부(22A)는 반도체 칩(12)의 평면방향에 대해 소정의 각도를 가진 구성으로 되어 있다.16A of external connection terminals connected to the connection part 18 as mentioned above have the structure extended downward from the lower surface 24 of the semiconductor chip 12. As shown in FIG. The external connection terminal 16A is bent at an intermediate position to form the bent portion 22A. This bent portion 22A is configured to have a predetermined angle with respect to the planar direction of the semiconductor chip 12.

상기한 설명으로부터 명백한 바와 같이, 본 실시예에 관한 반도체장치(10A)는 소위 칩 사이즈 패키지이며, 반도체 칩(12)이 수지 패키지에 매설된 구성으로는 되어 있지 않다. 이 때문에 반도체장치(10A)의 소형화를 도모할 수가 있다.As apparent from the above description, the semiconductor device 10A according to the present embodiment is a so-called chip size package, and the semiconductor chip 12 is not embedded in the resin package. For this reason, the semiconductor device 10A can be miniaturized.

한편, 본 실시예에서는 외부 접속단자(16A)가 직접적으로 접속부(18)에 접속되어 있기 때문에, 종래와 같이 와이어를 사용하여 리드(외부 접속단자(16A)에 해당)와 반도체 칩을 접속하는 구성에 비해, 그 전송계로를 짧게 할 수가 있다. 또 본 실시예에 관한 외부 접속단자(16A)는 설치기판(30)과 반도체 칩(12)(접속부(18))을 접속하기에 충분한 최소의 길이로 설정되어 있다. 또한 외부 접속단자(16A)의 재료는 전기적 전도율이 낮은 동합금이 선정되고 있다.On the other hand, in the present embodiment, since the external connection terminal 16A is directly connected to the connection portion 18, the structure in which the lead (corresponding to the external connection terminal 16A) and the semiconductor chip are connected using a wire as in the prior art. In comparison, the transmission system can be shortened. The external connection terminal 16A according to the present embodiment is set to a minimum length sufficient to connect the mounting substrate 30 and the semiconductor chip 12 (connection portion 18). As the material of the external connection terminal 16A, a copper alloy having a low electrical conductivity is selected.

이에 따라, 외부 접속단자(16A)의 전기적 전도율을 극히 적게 할 수 있음과 동시에 전송계로도 단축할 수 있기 때문에, 전송계로 전체로서의 전기적 저항(임피던스)을 고속 대응 메모리로서 기능하는 반도체 칩(12)의 동작속도에 대응시킬 수가 있다. 따라서 본 실시예의 구성으로 함으로써, 반도체 칩(12)의 구동 주파수로서 고주파의 클록을 사용한 경우라도, 전송계로의 손실을 최소한으로 할 수 있으며, 이에 따라 고속처리를 실현할 수가 있다.Accordingly, since the electrical conductivity of the external connection terminal 16A can be extremely reduced and the transmission system can be shortened, the semiconductor chip 12 which functions as a high-speed memory for the electrical resistance (impedance) as the entire transmission system. It can correspond to the operation speed of. Therefore, in the configuration of the present embodiment, even when a high frequency clock is used as the driving frequency of the semiconductor chip 12, the loss to the transmission system can be minimized, whereby high speed processing can be realized.

이어서 상기 구성으로 된 반도체장치(10A)의 설치에 대해 설명한다.Next, the installation of the semiconductor device 10A having the above configuration will be described.

도 2는 반도체 칩(12)을 설치기판(30)에 수직으로 세워서 설치한 설치형태를 나타내고 있다. 도면에는 외부 접속단자(16A)를 땜납(32)을 사용하여 납땜함으로써 설치기판(30)에 설치한 구성을 나타내고 있으나, 소켓 등을 사용하여 설치할 수도 있다. 상기와 같이 반도체 칩(12)을 설치기판(30)에 수직으로 세워서 설치한 경우에, 외부 접속단자(16A)의 절곡부(22A)는 설치기판(30)에 대해 기울어진 상태로 납땜된다.2 shows an installation form in which the semiconductor chip 12 is placed upright on the mounting substrate 30. Although the figure shows the structure which the external connection terminal 16A was attached to the mounting board 30 by soldering using the solder 32, it can also be provided using a socket etc. In the case where the semiconductor chip 12 is placed upright on the mounting substrate 30 as described above, the bent portion 22A of the external connection terminal 16A is soldered in an inclined state with respect to the mounting substrate 30.

이와 같이 반도체장치(10A)를 설치기판(30)에 수직으로 세운 상태로 설치함으로써, 설치기판(30)에서의 반도체장치(10A)의 설치공간(설치면적)을 작게 할 수가 있다. 이에 따라 설치기판(30)에 반도체장치(10A)를 고밀도로 설치할 수가 있다.By mounting the semiconductor device 10A in a vertical position on the mounting substrate 30 in this manner, the mounting space (mounting area) of the semiconductor device 10A in the mounting substrate 30 can be reduced. As a result, the semiconductor device 10A can be installed on the mounting substrate 30 with high density.

특히 반도체장치(10A)는 메모리이며, 메모리는 기억용량의 증대화를 도모하기 위해 복수개를 적층하여 사용하는 경우가 있다. 이와 같은 경우에는, 반도체장치를 평면적으로 설치하면 설치효율이 악화되고 만다. 그런데 본 실시예에 관한 반도체장치(10A)는 설치기판(30)에 수직으로 세운 상태로 설치할 수 있기 때문에, 설치밀도의 향상을 도모할 수가 있다.In particular, the semiconductor device 10A is a memory, and in order to increase the storage capacity, a plurality of memories may be used in a stack. In such a case, when the semiconductor device is planarly installed, the installation efficiency is deteriorated. By the way, since the semiconductor device 10A according to the present embodiment can be installed in a state perpendicular to the mounting substrate 30, the installation density can be improved.

한편, 도 3은 반도체 칩(12)을 설치기판(30)에 대해 경사각도 θ를 갖도록 설치한 설치형태를 나타내고 있다. 이 설치형태로 함으로써, 외부 접속단자(16A)의 절곡부(22A)는 설치기판(30)에 수직으로 세운 상태로 납땜된다. 이와 같이 반도체 칩(12)을 설치기판(30)에 대해 경사각도 θ를 갖도록 설치함으로써, 도 2에 나타낸 설치형태에 비해 설치상태에서의 반도체장치(10A)의 높이를 낮게 할 수 있으므로, 설치효율의 향상과 낮은 높이를 실현할 수가 있다.3 shows an installation form in which the semiconductor chip 12 is installed so as to have an inclination angle θ with respect to the installation substrate 30. In this installation mode, the bent portion 22A of the external connection terminal 16A is soldered in a state of being perpendicular to the mounting substrate 30. By providing the semiconductor chip 12 with the inclination angle θ with respect to the mounting substrate 30 in this manner, the height of the semiconductor device 10A in the installation state can be lowered compared to the installation form shown in FIG. It is possible to realize the improvement and low height.

다음에 본 발명의 제2 실시예에 대해 설명한다.Next, a second embodiment of the present invention will be described.

도 4는 본 발명의 제2 실시예인 반도체장치(10B)를 나타내고 있다. 그리고 도 4에서 도 1∼도 3에 나타낸 제1 실시예에 관한 반도체장치(10A)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.4 shows a semiconductor device 10B which is a second embodiment of the present invention. In Fig. 4, the same components as those of the semiconductor device 10A according to the first embodiment shown in Figs. 1 to 3 are denoted by the same reference numerals and the description thereof will be omitted.

본 실시예에 관한 반도체장치(10B)는 외부 접속단자(16B)에 피지지부(34)를 형성함과 동시에, 보호 커버(14B)의 재질로서 접착성을 가진 것을 사용한 것을 특징으로 하는 것이다.The semiconductor device 10B according to the present embodiment is characterized in that the supported portion 34 is formed on the external connection terminal 16B, and an adhesive material is used as the material of the protective cover 14B.

피지지부(34)는 외부 접속단자(16B)와 일체적으로 형성되어 있으며, 접속부(18)와의 접속위치로부터 상방을 향해 뻗어 나오도록 형성되어 있다. 따라서 이 피지지부(34)는 보호 커버(14B)의 상부까지 뻗어 나와 있다.The supported portion 34 is formed integrally with the external connection terminal 16B and is formed so as to extend upward from the connection position with the connection portion 18. Therefore, this supported portion 34 extends to the upper portion of the protective cover 14B.

또 보호 커버(14B)는 접착성을 가진 열가소성 수지가 선정되어 있으며, 따라서 외부 접속단자(16B)의 피지지부(34)는 이 접착성을 가진 보호 커버(14B)에 접착되어 있다. 이에 따라 피지지부(34)는 보호 커버(14B)에 지지된 구성으로 되며, 따라서 외부 접속단자(16B)는 접속부(18)에 있어서의 접합력과, 보호 커버(14B)에 의한 지지력과의 2개의 힘에 의해 반도체 칩(12)에 지지된 구성이 된다.As the protective cover 14B, an adhesive thermoplastic resin is selected, so that the supported portion 34 of the external connection terminal 16B is adhered to the protective cover 14B having the adhesive property. As a result, the supported portion 34 is configured to be supported by the protective cover 14B. Therefore, the external connection terminal 16B is formed by two of the bonding force in the connecting portion 18 and the supporting force of the protective cover 14B. It becomes the structure supported by the semiconductor chip 12 by a force.

이 때문에 외부 접속단자(16B)는 반도체 칩(12)에 확실하게 고정되며, 따라서 외부 접속단자(16B)가 반도체 칩(12)으로부터 박리하는 것을 확실하게 방지할 수가 있다. 따라서 반도체장치(10B)의 신뢰성을 향상시킬 수가 있다.For this reason, the external connection terminal 16B is reliably fixed to the semiconductor chip 12, and therefore the external connection terminal 16B can be reliably prevented from peeling from the semiconductor chip 12. Therefore, the reliability of the semiconductor device 10B can be improved.

또한 보호 커버(14B)는 상기와 같이 열가소성 수지로 형성되어 있기 때문에, 피지지부(34)의 접착처리는 가열 환경하에서 이루어진다. 그런데 보호 커버(14B)를 구성하는 수지는 반도체장치(10B)의 사용 환경온도에서는 연화하지 않는 재질이 선정되어 있다. 따라서 제조된 반도체장치(10B)의 보호 커버(14B)에 먼지가 부착하지 않는다.In addition, since the protective cover 14B is formed of the thermoplastic resin as mentioned above, the adhesion process of the to-be-supported part 34 is performed in a heating environment. By the way, the resin which comprises the protective cover 14B is selected from the material which does not soften at the use environment temperature of the semiconductor device 10B. Therefore, dust does not adhere to the protective cover 14B of the manufactured semiconductor device 10B.

도 5는 제2 실시예에 관한 반도체장치(10B)의 변형례를 나타내고 있다.5 shows a modification of the semiconductor device 10B according to the second embodiment.

도 5a에 나타낸 반도체장치(10C)는 접속단자(16C)를 접합한 상태에서 돌기전극(28B)의 높이가 보호 커버(14B)의 두께와 같아지도록 구성한 것을 특징으로 한 것이다. 이 구성으로 함으로써, 외부 접속단자(16C)의 형상을 직선형상으로 할 수 있으므로, 외부 접속단자(16C)의 형성성을 간단하게 할 수가 있다.The semiconductor device 10C shown in FIG. 5A is configured such that the height of the protruding electrode 28B is equal to the thickness of the protective cover 14B in a state where the connection terminal 16C is bonded. With this configuration, since the shape of the external connection terminal 16C can be linear, the formability of the external connection terminal 16C can be simplified.

도 5b에 나타낸 반도체장치(10D)는 제1 실시예에서 사용한 외부 접속단자(16A)를 사용함과 동시에, 이 외부 접속단자(16A)의 표면측(돌기전극(28A)과의 접속면과 반대측의 면)에 커버 수지(38)을 설치한 것을 특징으로 하는 것이다. 이 커버 수지(36)는 수지 커버(14A)와 일체화되어 있으며, 따라서 외부 접속단자(16A)의 돌기전극(28A)과의 접합위치 근방은 커버 수지(36)에 의해 보호된다. 따라서 상기 구성으로 하여도 외부 접속단자(16A)가 반도체 칩(12)로부터 박리하는 것을 방지할 수가 있다.The semiconductor device 10D shown in Fig. 5B uses the external connection terminal 16A used in the first embodiment, and at the same time the surface side of the external connection terminal 16A (the side opposite to the connection surface with the projection electrode 28A). Cover resin 38 is provided on the surface). The cover resin 36 is integrated with the resin cover 14A, so that the vicinity of the junction position of the external connection terminal 16A with the protruding electrode 28A is protected by the cover resin 36. Therefore, even in the above configuration, the external connection terminal 16A can be prevented from peeling off from the semiconductor chip 12.

도 5c에 나타낸 반도체장치(10E)는 제1 실시예에서 사용한 외부 접속단자(16A)를 사용함과 동시에, 그 전체 면을 덮도록 봉지수지(38)를 설치한 것을 특징으로 하는 것이다. 또 봉지수지(38)를 설치한 상태의 외부 접속단자(16A)는 봉지수지(38)의 하면으로부터 뻗어 나오도록 구성되어 있다.The semiconductor device 10E shown in Fig. 5C is characterized by using an external connection terminal 16A used in the first embodiment and providing a sealing resin 38 to cover the entire surface thereof. In addition, the external connection terminal 16A in the state where the sealing resin 38 is provided is configured to extend from the lower surface of the sealing resin 38.

이와 같은 구성으로 함으로써, 외부 접속단자(16A)는 그 일부가 봉지수지(38)에 의해 지지되기 때문에, 외부 접속단자(16A)가 반도체 칩(12)으로부터 박리하는 것을 방지할 수가 있다. 또 반도체 칩(12)은 보호 커버(14A)에 추가해서 봉지수지(38)에 의해서도 보호되기 때문에, 반도체장치(10E)의 신뢰성을 향상시킬 수가 있다.With such a configuration, since part of the external connection terminal 16A is supported by the sealing resin 38, the external connection terminal 16A can be prevented from peeling off from the semiconductor chip 12. In addition, since the semiconductor chip 12 is also protected by the sealing resin 38 in addition to the protective cover 14A, the reliability of the semiconductor device 10E can be improved.

다음에 본 발명의 제3 실시예에 대해 설명한다.Next, a third embodiment of the present invention will be described.

도 6은 본 발명의 제3 실시예인 반도체장치(10F)를 나타내고 있다. 그리고 도 6에서 도 1∼도 3에 나타낸 제1 실시예에 관한 반도체장치(10A)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.6 shows a semiconductor device 10F which is a third embodiment of the present invention. In Fig. 6, the same components as those of the semiconductor device 10A according to the first embodiment shown in Figs. 1 to 3 are denoted by the same reference numerals and the description thereof will be omitted.

본 실시예에 관한 반도체장치(10F)는 방열판(40A)을 설치한 것을 특징으로 하는 것이다. 이 방열판(40A)는, 예를 들어 알루미늄 등의 열전도율이 양호한 금속으로 형성되어 있다. 또 그 형상은 차양부(42)가 형성됨으로써 L자형상으로 되어 있으며, 반도체 칩(12)의 상측면(26)을 보호하는 기능도 발휘하고 있다. 단 본 실시예에서는 노출부(20)에는 방열판(40A)이 설치되지 않는 구성으로 되어 있다.The semiconductor device 10F according to the present embodiment is characterized in that a heat sink 40A is provided. This heat sink 40A is made of metal with good thermal conductivity, such as aluminum, for example. Moreover, the shape becomes L-shape by forming the shading part 42, and also has the function which protects the upper surface 26 of the semiconductor chip 12. As shown in FIG. However, in this embodiment, the heat sink 40A is not provided in the exposed part 20. As shown in FIG.

상기 형상으로 된 방열판(40A)은 보호 커버(14B)와 대향하는 위치에 설치되어 있다. 본 실시예에서 사용하는 보호 커버(14B)는 상기한 제2 실시예에서 사용한 것과 같은 것이고, 열가소성을 가지며 접착제로서도 기능하는 것이다. 따라서 방열판(40A)은 보호 커버(14B)를 접착제로 하여 반도체 칩(12)의 회로 형성면(21)에 대향하도록 설치된다.The heat sink 40A having the above shape is provided at a position facing the protective cover 14B. The protective cover 14B used in this embodiment is the same as that used in the second embodiment described above, has thermoplasticity and also functions as an adhesive. Therefore, the heat sink 40A is provided so as to face the circuit formation surface 21 of the semiconductor chip 12 using the protective cover 14B as an adhesive agent.

따라서 보호 커버(14A)는 회로 형성면(21)을 보호하는 기능과, 방열판(40A)을 반도체 칩(12)에 고정하는 2개의 기능을 발휘하기 때문에, 부품 개수의 삭감 및 조립공수의 저감을 도모할 수가 있다. 또 방열판(40A)은 반도체 칩(12)에서 가장 발열량이 많은 회로 형성면(21)과 대향하도록 배치되어 있다. 따라서 회로 형성면(21)에서 발생한 열은 보호 커버(14B)를 통해서 방열판(40A)에 좋은 효율로 열전도하기 때문에, 방열효율을 향상시킬 수가 있다.Therefore, since the protective cover 14A has two functions of protecting the circuit forming surface 21 and two functions of fixing the heat sink 40A to the semiconductor chip 12, it is possible to reduce the number of parts and reduce the number of assembly operations. It can be planned. Moreover, the heat sink 40A is arrange | positioned so that the circuit formation surface 21 with the largest heat generation in the semiconductor chip 12 may be opposed. Therefore, since heat generated in the circuit formation surface 21 conducts heat to the heat sink 40A with good efficiency through the protective cover 14B, the heat radiation efficiency can be improved.

도 7 및 도 8은 제3 실시예에 관한 반도체장치(10F)의 변형례를 나타내고 있다.7 and 8 show a modification of the semiconductor device 10F according to the third embodiment.

도 7에 나타낸 반도체장치(10G)는 방열판(40A)에 형성된 차양부(42)와 반도체 칩(12)의 상측면(26) 사이에도 보호 커버(14C)를 개재하여 설치한 것을 특징으로 하는 것이다. 이 구성으로 함으로써, 반도체 칩(12)과 방열판(40A)과의 접합을 확실하게 할 수가 있다.The semiconductor device 10G shown in FIG. 7 is characterized in that the semiconductor device 10G is provided between the shade portion 42 formed on the heat sink 40A and the upper surface 26 of the semiconductor chip 12 via a protective cover 14C. . By setting it as this structure, the bonding of the semiconductor chip 12 and the heat sink 40A can be ensured.

또 도 8에 나타낸 반도체장치(10H)는 방열판(40B)에 반도체 칩(12)의 상측면(26)으로부터 외측(도면 중의 윗방향)으로 뻗어 나온 연출부(50)를 형성한 것을 특징으로 하는 것이다. 본 변형례와 같이 방열판(40B)에 연출부(50)를 형성함으로써, 반도체장치(10H)를 설치기판(30)에 설치할 때에, 이 연출부(50)를 기준으로 하여 위치결정을 할 수가 있다.Moreover, the semiconductor device 10H shown in FIG. 8 is characterized in that the heat spreader 40B is provided with a directing portion 50 extending from the upper surface 26 of the semiconductor chip 12 to the outer side (upward direction in the figure). . By providing the directing portion 50 in the heat sink 40B as in the present modification, when the semiconductor device 10H is installed on the mounting substrate 30, positioning can be performed based on the directing portion 50.

따라서 반도체장치(10H)를 좋은 정밀도로 설치기판(30)에 설치할 수가 있게 된다. 또 방열판(40B)의 면적이 증대하므로, 방열효율을 향상시킬 수가 있다.Therefore, the semiconductor device 10H can be installed on the mounting substrate 30 with good accuracy. Moreover, since the area of the heat sink 40B increases, heat dissipation efficiency can be improved.

다음에 본 발명의 제4 실시예에 대해 설명한다.Next, a fourth embodiment of the present invention will be described.

도 9 및 도 10은 본 발명의 제4 실시예인 반도체장치(10I)를 나타내고 있다. 도 9는 제4 실시예에 관한 반도체장치(10I)의 사시도이며, 도 10은 반도체장치(10I)를 설치기판(30)에 설치한 상태를 나타내고 있다. 그리고 도 9에서 도 1∼도 3에 나타낸 제1 실시예에 관한 반도체장치(10A)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.9 and 10 show a semiconductor device 10I which is a fourth embodiment of the present invention. 9 is a perspective view of the semiconductor device 10I according to the fourth embodiment, and FIG. 10 shows a state in which the semiconductor device 10I is installed on the mounting substrate 30. In Fig. 9, the same components as those of the semiconductor device 10A according to the first embodiment shown in Figs. 1 to 3 are denoted by the same reference numerals and the description thereof will be omitted.

본 실시예에 관한 반도체장치(10I)는 방열판(40A)에 외부 외부 접속단자(16A)의 선단위치까지 뻗어 나온 지지용 수지(44)를 설치함을 특징으로 하는 것이다. 이 지지용 수지(44)는 방열판(40A)와 거의 같은 두께를 가지며, 방열판(40A)의 하단면에 접착등에 의하여 고정되어 있다. 따라서 외부 접속단자(16A)는 반도체칩(12)과 지지용수지(44)사이에 위치하게 된다. 또 지지용수지(44)는 소정의 경도를 갖는 수지이며, 따라서 지지용수지(44)를 반도체칩(12)을 지지하는 지지부로 사용할 수 있다. 본 실시예와 같이 방열판(40A)에 외부접속단자(16A)의 선단까지 뻗은 지지용수지(44)를 설치함으로써, 도 10에 나타낸 바와 같이 반도체장치(10I)를 설치기판(30)에 설치할 때, 반도체 칩(12)은 외부 접속단자(16A)에 추가해서 지지용 수지(44)를 통해서 방열판(40A)에 의해서도 지지되는 구성이 된다.The semiconductor device 10I according to the present embodiment is characterized in that the support resin 44 extending from the heat sink 40A to the tip position of the external external connection terminal 16A is provided. This supporting resin 44 has a thickness substantially the same as that of the heat sink 40A, and is fixed to the bottom surface of the heat sink 40A by adhesion or the like. Therefore, the external connection terminal 16A is positioned between the semiconductor chip 12 and the support resin 44. The support resin 44 is a resin having a predetermined hardness, and therefore the support resin 44 can be used as a support for supporting the semiconductor chip 12. As shown in FIG. 10, when the supporting resin 44 is extended to the tip of the external connection terminal 16A on the heat sink 40A, the semiconductor device 10I is mounted on the mounting substrate 30 as shown in FIG. In addition to the external connection terminal 16A, the semiconductor chip 12 is also supported by the heat sink 40A through the supporting resin 44.

이 때문에 설치기판(30)에 반도체장치(10I)를 확실하게 설치할 수가 있으므로, 설치의 신뢰성을 향상시킬 수가 있다. 또 설치전에는 지지용 수지(44)는 외부 접속단자(16A)를 보호하기 때문에, 외력 인가 등에 의해 외부 접속단자(16A)에 변형이 발생하는 것을 방지할 수가 있다.For this reason, since the semiconductor device 10I can be reliably installed in the mounting board 30, the reliability of installation can be improved. Moreover, since the support resin 44 protects the external connection terminal 16A before installation, it is possible to prevent deformation of the external connection terminal 16A due to the application of external force.

도 11은 제4 실시예에 관한 반도체장치(10I)의 변형례를 나타내고 있다. 본 변형례에 관한 반도체장치(10J)는 방열판(40C)을 외부 접속단자(16A)의 선단위치까지 뻗어 나오게 하여 지지부(46)를 형성한 것을 특징으로 하는 것이다. 이 지지부(46)는 방열판(40C)에 일체적으로 형성되어 있기 때문에, 도 9에 나타낸 반도체장치(10I)에 비해 부품 개수의 삭감 및 조립공수의 저감을 도모할 수가 있다.11 shows a modification of the semiconductor device 10I according to the fourth embodiment. The semiconductor device 10J according to the present modification is characterized in that the support portion 46 is formed by extending the heat sink 40C to the tip position of the external connection terminal 16A. Since the support part 46 is formed integrally with the heat sink 40C, the number of parts and the number of assembly operations can be reduced as compared with the semiconductor device 10I shown in FIG.

본 변형례와 같이 방열판(40C)을 외부 접속단자(16A)의 선단위치까지 뻗어 나오게 하여 지지부(46)를 형성함으로써, 반도체장치(10J)를 설치기판(30)에 설치할 때, 반도체 칩(12)은 외부 접속단자(16A)에 추가해서 지지부(46)(방열판(40C))에 의해서도 지지되는 구성이 된다. 따라서 설치기판(30)에 반도체장치(10J)를 확실하게 설치할 수 있으므로, 설치의 신뢰성을 향상시킬 수 있음과 동시에, 외부 접속단자(16A)에 변형이 발생하는 것을 방지할 수가 있다.When the semiconductor device 10J is installed on the mounting substrate 30 by forming the support portion 46 by extending the heat sink 40C to the tip position of the external connection terminal 16A as in the present modification, the semiconductor chip 12 ) Is also supported by the support part 46 (heat radiating plate 40C) in addition to the external connection terminal 16A. Therefore, since the semiconductor device 10J can be reliably installed on the mounting substrate 30, the reliability of the installation can be improved, and deformation of the external connection terminal 16A can be prevented.

다음에 본 발명의 제5 실시예에 대해 설명한다.Next, a fifth embodiment of the present invention will be described.

도 12는 본 발명의 제5 실시예인 반도체장치(10K)를 나타내고 있다. 그리고 도 12에서 도 1∼도 3에 나타낸 제1 실시예에 관한 반도체장치(10A)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.12 shows a semiconductor device 10K which is a fifth embodiment of the present invention. In Fig. 12, the same components as those of the semiconductor device 10A according to the first embodiment shown in Figs. 1 to 3 are denoted by the same reference numerals and the description thereof will be omitted.

본 실시예에 관한 반도체장치(10K)는 외부 접속단자(16E)의 절곡부(22B)를 대략 직각으로 절곡 형성함과 동시에, 이 절곡부(22B)를 반도체 칩(12)의 하측면(24)에 고정한 것을 특징으로 하는 것이다. 이 때문에 반도체 칩(12)의 하측면(24)에는 절곡부(22B)를 반도체 칩(12)의 하측면(24)에 고정하는 접착부재(52)가 설치되어 있다.The semiconductor device 10K according to the present embodiment bends and forms the bent portion 22B of the external connection terminal 16E at approximately right angles, and at the same time, the bent portion 22B is formed on the lower surface 24 of the semiconductor chip 12. It is characterized in that fixed to). For this reason, the adhesive member 52 which fixes the bent part 22B to the lower surface 24 of the semiconductor chip 12 is provided in the lower surface 24 of the semiconductor chip 12.

이와 같이 절곡부(22B)를 반도체 칩(12)의 하측면(24)에 고정한 구성으로 함으로써, 절곡부(22B)는 반도체 칩(12)에 지지된다. 따라서 반도체 칩(12)이 고밀도화하고, 이에 수반해서 다수의 핀화가 진척되어 외부 접속단자(16E)간의 피치가 좁아져도 인접하는 외부 접속단자(16E)간에 간섭이 발생하는 것을 방지할 수가 있다.In this manner, the bent portion 22B is fixed to the lower surface 24 of the semiconductor chip 12, so that the bent portion 22B is supported by the semiconductor chip 12. As a result, the semiconductor chip 12 is made denser, and as a result, a large number of pinning progresses and the pitch between the external connection terminals 16E narrows, thereby preventing interference between adjacent external connection terminals 16E.

도 13 및 도 14는 제5 실시예에 관한 반도체장치(10K)의 변형례를 각각 나타내고 있다. 도 13에 나타낸 반도체장치(10L)는 반도체 칩(12)의 하측면(24)에 고정된 절곡부(22B)의 외측 위치에 돌기전극(54)을 형성한 것을 특징으로 하는 것이다.13 and 14 show modifications of the semiconductor device 10K according to the fifth embodiment, respectively. The semiconductor device 10L shown in FIG. 13 is characterized in that the protruding electrode 54 is formed at an outer position of the bent portion 22B fixed to the lower surface 24 of the semiconductor chip 12.

이와 같이 절곡부(22B)의 외측 위치에 돌기전극(54)을 형성함으로써, 돌기전극(54)은 절곡부(22B)로부터 돌출한 상태가 되기 때문에, 반도체장치(10L)와 설치기판(30)과의 전기적 접속성을 향상시킬 수가 있다.By forming the protruding electrode 54 at the outer side of the bent portion 22B in this manner, the protruding electrode 54 is protruded from the bent portion 22B, so that the semiconductor device 10L and the mounting substrate 30 are formed. Can improve the electrical connection with the.

또 도 14에 나타낸 반도체장치(10M)는 외부 접속단자(16F)의 절곡부(22C)와 반도체 칩(12)의 하측면(24) 사이에, 절곡부(22C)의 절곡각도에 대응한 경사면을 갖는 스페이서(56)를 설치한 것을 특징으로 하는 것이다. 이 스페이서(56)는, 예를 들어 열가소성을 가지며 접착제로서 기능하는 수지를 사용하는 구성으로 하여도 좋고, 또 절연성 금속재료로 스페이서(56)를 형성하고, 이것을 접착제를 사용해서 하측면(24) 및 절곡부(22C)에 접착하는 구성으로 하여도 좋다.In the semiconductor device 10M shown in FIG. 14, the inclined surface corresponding to the bending angle of the bent portion 22C is formed between the bent portion 22C of the external connection terminal 16F and the lower surface 24 of the semiconductor chip 12. It is characterized in that the spacer 56 is provided. For example, the spacer 56 may be formed of a resin having thermoplasticity and functioning as an adhesive. The spacer 56 may be formed of an insulating metal material, and the lower surface 24 may be formed using an adhesive. And the structure bonded to the bent portion 22C.

상기와 같이 절곡부(22C)와 하측면(24) 사이에 절곡부(22C)의 절곡각도에 대응한 경사면을 갖는 스페이서(56)를 설치함으로써, 반도체장치(10M)를 설치기판(30)에 설치한 상태에서, 반도체장치(10M)는 설치기판(30)에 대해 비스듬히 기운 상태로 설치된다.As described above, the spacer 56 having the inclined surface corresponding to the bending angle of the bent portion 22C is provided between the bent portion 22C and the lower surface 24 so that the semiconductor device 10M is attached to the mounting substrate 30. In the installed state, the semiconductor device 10M is installed in an inclined state with respect to the mounting substrate 30.

본 실시예에서는 설치기판(30) 상면으로부터 반도체장치(10M)의 상단부에 이르는 높이가 낮아지고, 따라서 설치상태의 반도체장치(10M)의 높이를 낮게 할 수가 있다. 또 설치상태의 설치기판(30)과 반도체 칩(12) 사이에 스페이서(56)가 개재함으로써, 상기한 도 3에 나타낸 설치구조에 비해 반도체장치(10M)를 확실하고 안정성 좋게 설치기판(30)에 고정할 수가 있다.In this embodiment, the height from the upper surface of the mounting substrate 30 to the upper end of the semiconductor device 10M is lowered, so that the height of the semiconductor device 10M in the installation state can be lowered. In addition, the spacer 56 is interposed between the installation substrate 30 and the semiconductor chip 12 in the installation state, so that the semiconductor device 10M can be installed reliably and stably in comparison with the installation structure shown in FIG. Can be fixed at

다음에 본 발명의 제6 실시예에 대해 설명한다.Next, a sixth embodiment of the present invention will be described.

도 15는 본 발명의 제6 실시예인 반도체장치(10N)를 나타내고 있다. 그리고 도 15에서 도 1∼도 3에 나타낸 제1 실시예에 관한 반도체장치(10A)와 동일한 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.Fig. 15 shows a semiconductor device 10N which is a sixth embodiment of the present invention. 15, the same code | symbol is attached | subjected about the structure same as the semiconductor device 10A which concerns on 1st Example shown to FIGS. 1-3, and the description is abbreviate | omitted.

본 실시예에 관한 반도체장치(10N)에서는, 외부 접속단자(16G)를 반도체 칩(12)과 별체로 된 지지기판(58)에 지지시킨 것을 특징으로 하는 것이다. 이 지지기판(58)은 상기와 같이 반도체 칩(12)과 별체로 되어 있기 때문에, 임의의 기판을 사용할 수가 있다.In the semiconductor device 10N according to the present embodiment, the external connection terminal 16G is supported on a support substrate 58 separate from the semiconductor chip 12. Since the support substrate 58 is separate from the semiconductor chip 12 as described above, any substrate can be used.

구체적으로는 지지기판(58)으로서 프린트 배선기판, 플렉시블 회로기판, 세라믹 회로기판, TAB 테이프 등, 여러 가지의 기판을 사용할 수 있으며, 또 기판구조로서는 단층 배선기판을 사용하거나, 다층 배선기판을 사용할 수도 있다.Specifically, a variety of substrates such as a printed wiring board, a flexible circuit board, a ceramic circuit board, and a TAB tape can be used as the support substrate 58. A single layer wiring board or a multilayer wiring board can be used as the board structure. It may be.

이와 같이 외부 접속단자(16G)를 반도체 칩(12)과 별체로 된 지지기판(58)에 지지시킴을 특징으로 함으로써, 외부 접속단자(16G)의 보호를 도모할 수가 있다. 따라서 반도체 칩(12)이 고밀도화하고, 이에 수반해서 다수의 핀화가 진척되어 외부 접속단자(16G)간의 피치가 좁아져도, 인접하는 외부 접속단자(16G)간에 간섭이 발생하는 것을 방지할 수가 있다.The external connection terminal 16G is supported on the support substrate 58 separate from the semiconductor chip 12 in this manner, so that the external connection terminal 16G can be protected. Therefore, even if the semiconductor chip 12 is densified, and the number of pinning advances and the pitch between the external connection terminals 16G narrows, the interference between adjacent external connection terminals 16G can be prevented.

또 지지기판(58)을 설치함으로써, 이 지지기판(58)을 사용해서 외부 접속단자(16G)를 임의로 이동시킬 수 있으므로, 반도체장치(10N)의 배선설계의 자유도를 향상시킬 수가 있다. 이에 대해서 도 16을 사용하여 설명한다.In addition, by providing the support substrate 58, the external connection terminal 16G can be arbitrarily moved using the support substrate 58, so that the degree of freedom in the wiring design of the semiconductor device 10N can be improved. This will be described with reference to FIG. 16.

도 16은 지지기판(58)을 확대하여 나타낸 도면이며, 도면에서 상측이 접속부(18)와의 접속측이며, 하측이 설치기판(30)과의 접속측이다. 상기한 바와 같이 접속부(18)는 반도체 칩(12)의 회로 형성면(21)에 형성되기 때문에, 회로 레이아우트 등에 의해 형성위치에 제한을 받아서 등 피치로 형성할 수 없는 경우가 있다. 또 외부 접속단자(16G)의 접속부측 단부는 접속부(18)의 형성위치에 대응하도록 배치할 필요가 있다. 이 때문에 접속부(18)의 설치 피치가 등 피치가 아닐 경우에는, 도 16에 나타낸 바와 같이 외부 접속단자(16G)의 접속부측 단부의 피치도 등 피치가 되지 않는다(도면의 화살표 P1, P2 참조).FIG. 16 is an enlarged view of the supporting substrate 58, in which the upper side is the connection side with the connecting portion 18, and the lower side is the connection side with the mounting substrate 30. In FIG. As mentioned above, since the connection part 18 is formed in the circuit formation surface 21 of the semiconductor chip 12, it may not be formed in a uniform pitch by restricting the formation position by a circuit layout. Moreover, it is necessary to arrange | position so that the connection part side edge part of the external connection terminal 16G may correspond to the formation position of the connection part 18. FIG. For this reason, when the installation pitch of the connection part 18 is not an equal pitch, as shown in FIG. 16, the pitch of the edge part of the connection part side of the external connection terminal 16G also does not become an equal pitch (refer to arrow P1, P2 of a figure). .

이에 대해, 외부 접속단자(16G)의 설치기판측 단부는 설치기판(30)에 형성된 설치단자의 형성위치에 대응하도록 배치할 필요가 있다. 지금 설치기판(30)에 형성된 설치단자가 등 피치(도면에서 화살표 P3으로 나타낸다)이었다 하면, 상기한 각 실시예의 구성으로는 이것에 대응할 수 없게 된다.On the other hand, it is necessary to arrange | position the end part of the mounting board side of the external connection terminal 16G so that the formation position of the mounting terminal formed in the mounting board 30 may be corresponded. If the mounting terminal formed on the mounting substrate 30 now has an equal pitch (indicated by arrow P3 in the drawing), the above-described configuration of each embodiment cannot cope with this.

그런데 지지기판(58)을 설치함으로써, 이 지지기판(58)상에서 외부 접속단자(16G)를 임의로 이동시킬 수 있게 되어, 도 16에 나타낸 바와 같이 접속부측 단부의 외부 접속단자(16G)의 피치 P1, P2와, 설치기판측 단부의 외부 접속단자(16G)의 피치 P3를 다르게 할 수가 있다.By providing the support substrate 58, however, the external connection terminal 16G can be arbitrarily moved on the support substrate 58. As shown in Fig. 16, the pitch P1 of the external connection terminal 16G at the end of the connection portion side is shown. , P2 and the pitch P3 of the external connection terminal 16G of the mounting substrate side end can be different.

이와 같이 지지기판(58)을 설치함으로써, 반도체장치(10N)의 배선설계의 자유도를 향상시킬 수가 있다. 또 지지기판(58)으로서 다층 배선기판을 설치함으로써, 다층으로 된 각 층간의 배선 레이아우트를 적의 선정할 수가 있게 되어, 더욱 배선설계의 자유도를 향상시킬 수가 있다. 또한 각 외부 접속단자(16G)는 지지기판(58)에 지지된 구성으로 되기 때문에, 반도체 칩(12)이 고밀도화하고, 이에 수반해서 다수의 핀화가 진척되어 외부 접속단자(16G)간의 피치가 좁아져도, 인접하는 외부 접속단자(16G)간에 간섭이 발생하는 것을 방지할 수가 있다.By providing the support substrate 58 in this manner, the degree of freedom in wiring design of the semiconductor device 10N can be improved. In addition, by providing a multi-layered wiring board as the support substrate 58, it is possible to appropriately select wiring layouts between layers of multiple layers, thereby further improving the degree of freedom in wiring design. In addition, since each external connection terminal 16G is supported by the supporting substrate 58, the semiconductor chip 12 is densified, and as a result, a large number of pinning progresses, and the pitch between the external connection terminals 16G is narrowed. Even if this occurs, interference between adjacent external connection terminals 16G can be prevented.

다음에 본 발명의 제1∼제3 실시예인 반도체장치 모듈(60A∼60C)에 대해 도 17∼도 19를 사용하여 설명한다. 그리고 도 17∼도 19에서 도 1∼도 16에 나타낸 제1∼제6 실시예에 관한 반도체장치(10A∼10N)와 동일한 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.Next, the semiconductor device modules 60A to 60C which are the first to third embodiments of the present invention will be described with reference to Figs. 17 to 19, the same components as those of the semiconductor devices 10A to 10N of the first to sixth embodiments shown in Figs. 1 to 16 are denoted by the same reference numerals and the description thereof will be omitted.

도 17은 제1 실시예에 관한 반도체장치 모듈(60A)을 나타내고 있다.17 shows a semiconductor device module 60A according to the first embodiment.

본 실시예에 관한 반도체장치 모듈(60A)은 도 1에 나타낸 제1 실시예에 관한 반도체장치(10A)를 복수개 병설함과 동시에, 접착제(62)를 사용하여 각 반도체장치(10A)를 고정해서 반도체장치 모듈(60A)을 구성한 것이다.In the semiconductor device module 60A according to the present embodiment, a plurality of semiconductor devices 10A according to the first embodiment shown in FIG. 1 are provided in parallel, and each semiconductor device 10A is fixed by using an adhesive 62. The semiconductor device module 60A is constituted.

이와 같이 복수의 반도체장치(10A)를 병설하여 고정한 구성으로 함으로써, 전체 형상을 작게 유지하고, 또 고용량, 고속의 반도체장치 모듈(60A)을 실현할 수가 있다. 또 도면에 나타낸 예에서는, 각 반도체장치(10A)를 비스듬히 기울게 하여 병설한 구성으로 하고 있기 때문에, 반도체장치 모듈(60A)의 높이를 낮게 할 수도 있다.By arranging and fixing the plurality of semiconductor devices 10A in this manner, the overall shape can be kept small and a high capacity and high speed semiconductor device module 60A can be realized. In addition, in the example shown in the drawing, since the semiconductor devices 10A are inclined at an angle, the parallel arrangements can be made low. Thus, the height of the semiconductor device modules 60A can be reduced.

또한 도 17에 나타낸 실시예에서는 제1 실시예에 관한 반도체장치(10A)를 사용한 예를 나타내었으나, 이 반도체장치(10A) 대신에 먼저 설명한 반도체장치(10B∼10N)를 사용할 수도 있다.17 shows an example in which the semiconductor device 10A according to the first embodiment is used, the semiconductor devices 10B to 10N described above may be used instead of the semiconductor device 10A.

도 18은 제2 실시예에 관한 반도체장치 모듈(60B)을 나타내고 있다.18 shows a semiconductor device module 60B according to the second embodiment.

본 실시예에 관한 반도체장치 모듈(60B)은 상기한 제1 실시예에 관한 반도체장치 모듈(60A)을 캐리어(64)에 수납하여 지지함과 동시에, 그 상부를 덮도록 방열부재(66)를 설치한 것을 특징으로 한다. 이 방열부재(66)는 열전도율이 높은 알루미늄 등의 금속으로 구성되어 있으며, 각 반도체장치(10A)를 접착하는 접착제(62)를 사용하여 고정하고 있다.The semiconductor device module 60B according to the present embodiment accommodates and supports the semiconductor device module 60A according to the first embodiment in the carrier 64 and supports the heat dissipation member 66 to cover the upper portion thereof. It is characterized by the installation. The heat dissipation member 66 is made of a metal such as aluminum having high thermal conductivity, and is fixed by using an adhesive 62 for adhering the semiconductor devices 10A.

본 실시예에 관한 반도체장치 모듈(60B)에서는 복수의 반도체장치(A)가 캐리어(64)에 수납되어 지지되어 있기 때문에, 복수의 반도체장치(10A)를 소정 위치에 확실하게 수납 지지할 수가 있다. 따라서 복수의 반도체장치(10A)가 병설된 상태에서도, 각 외부 접속단자(16A)의 위치는 좋은 정밀도로 결정된 상태가 되어, 설치기판(30)에 대한 설치를 확실하게 할 수가 있다.In the semiconductor device module 60B according to the present embodiment, since the plurality of semiconductor devices A are accommodated in the carrier 64 and supported, the plurality of semiconductor devices 10A can be reliably stored and supported at a predetermined position. . Therefore, even in a state in which a plurality of semiconductor devices 10A are provided side by side, the positions of the respective external connection terminals 16A are in a state determined with good precision, so that the installation of the mounting substrate 30 can be ensured.

또 각 반도체장치(10A)의 상부를 덮도록 방열부재(66)를 설치함으로써, 방열효과의 향상을 도모할 수가 있다. 특히 고속 대응의 메모리로서 기능하는 반도체장치(10A)는 발열량이 많아서, 인접하는 반도체장치(10A)끼리 밀착하여 배치하기 위한 방열효율은 더욱 불량하게 되기 쉽다. 그런데 방열부재(66)를 각 반도체장치(10A)의 상부를 덮도록 배치함으로써, 각 반도체장치(10A)에서 발생한 열은 좋은 효율로 방열부재(66)에 열전도하여 방열되며, 따라서 각 반도체장치(10A)를 확실하게 냉각시킬 수가 있다.Moreover, by providing the heat radiating member 66 so that the upper part of each semiconductor device 10A may be improved, the heat radiating effect can be improved. In particular, since the semiconductor device 10A functioning as a memory corresponding to a high speed has a large amount of heat generation, the heat dissipation efficiency for arranging adjacent semiconductor devices 10A in close contact with each other tends to be poor. However, by disposing the heat radiating member 66 to cover the upper portion of each semiconductor device 10A, the heat generated in each semiconductor device 10A is thermally conducted and radiated to the heat radiating member 66 with good efficiency, and thus each semiconductor device ( 10A) can be cooled reliably.

또한 도 18에 나타낸 실시예에서는 제1 실시예에 관한 반도체장치(10A)를 사용한 예를 나타내었으나, 이 반도체장치(10A) 대신에 먼저 설명한 반도체장치(10B∼10N)를 사용할 수도 있다.18 shows an example in which the semiconductor device 10A according to the first embodiment is used, the semiconductor devices 10B to 10N described above may also be used instead of the semiconductor device 10A.

도 19는 제3 실시예에 관한 반도체장치 모듈(60C)을 나타내고 있다.19 shows a semiconductor device module 60C according to the third embodiment.

본 실시예에 관한 반도체장치 모듈(60C)은 도 6에 나타낸 제3 실시예에 관한 반도체장치(10F)를 복수개 병설함과 동시에, 보호부재(14B)를 접착제로서 사용하여 각 반도체장치(10F)를 고정하여 반도체장치 모듈(60C)을 구성한 것이다.In the semiconductor device module 60C according to the present embodiment, a plurality of semiconductor devices 10F according to the third embodiment shown in FIG. 6 are provided in parallel, and each semiconductor device 10F is formed using the protective member 14B as an adhesive. To form the semiconductor device module 60C.

본 실시예와 같이, 인접하는 반도체장치(10F)를 보호부재(14B)를 접착제로 하여 고정하는 구성으로 함으로써, 별도로 접착제를 사용하는 구성에 비해 부품 개수의 삭감 및 조립작업의 간단화를 도모할 수가 있다. 또 각 반도체장치(10F)에 방열판(40A)이 설치되어 있기 때문에, 반도체장치 모듈(60C) 전체로서의 방열효율도 향상시킬 수가 있다.As in this embodiment, by adjoining the semiconductor device 10F with the protection member 14B as an adhesive, it is possible to reduce the number of parts and simplify the assembly work as compared with the configuration using an adhesive. There is a number. Moreover, since the heat sink 40A is provided in each semiconductor device 10F, the heat dissipation efficiency as the whole semiconductor device module 60C can also be improved.

그리고 도 19에 나타낸 실시예에서는 제3 실시예에 관한 반도체장치(10F)를 사용한 예를 나타내었으나, 이 반도체장치(10F) 대신에 먼저 설명한 반도체장치(10G∼10J)를 사용할 수도 있다.19 shows an example in which the semiconductor device 10F according to the third embodiment is used, but the semiconductor devices 10G to 10J described above may also be used instead of the semiconductor device 10F.

상술한 바와 같이 본 발명에 의하면, 다음에 기술하는 여러 가지 효과를 실현할 수가 있다.As described above, according to the present invention, various effects described below can be realized.

청구항 1 기재의 발명에 의하면, 외부 접속단자 자체의 전기적 저항이 낮고, 또 그 전송계로가 짧기 때문에, 메모리로서 기능하는 반도체 칩의 구동 주파수로서 고주파의 클록을 사용한 경우라도 전송계로의 손실을 적게 할 수 있고, 따라서 고속처리를 실시할 수가 있게 된다. 또 반도체 칩의 접속부에 직접적으로 외부 접속단자가 접속되기 때문에, 반도체장치의 소형화를 도모할 수가 있다.According to the invention of claim 1, since the electrical resistance of the external connection terminal itself and the transmission system are short, the loss to the transmission system can be reduced even when a high frequency clock is used as the driving frequency of the semiconductor chip functioning as a memory. Therefore, high speed processing can be performed. In addition, since the external connection terminal is directly connected to the connection portion of the semiconductor chip, the semiconductor device can be miniaturized.

또 청구항 2 기재의 발명에 의하면, 보호부재를 형성함으로써, 회로 형성면이 손상하는 것을 방지할 수 있으므로, 반도체장치의 신뢰성을 향상시킬 수가 있다.In addition, according to the invention of claim 2, since the protection surface is prevented from being damaged by forming the protective member, the reliability of the semiconductor device can be improved.

또 청구항 3 기재의 발명에 의하면, 보호부재에 의해 회로 형성면과 동시에 외부 접속단자의 보호도 할 수가 있다.According to the invention of claim 3, the protection member can protect the external connection terminal as well as the circuit formation surface.

또 청구항 4 기재의 발명에 의하면, 설치부재에 대해 반도체 칩을 비스듬히 기운 상태로 세워 설치할 수가 있다. 따라서 설치상태에서의 반도체장치의 높이를 낮게 할 수가 있다.Moreover, according to invention of Claim 4, a semiconductor chip can be installed in an inclined state with respect to the mounting member. Therefore, the height of the semiconductor device in the installed state can be reduced.

또 청구항 5 기재의 발명에 의하면, 설치상태에서 설치부재와 반도체 칩 사이에 스페이서가 개재하게 되고, 따라서 반도체장치를 설치부재에 확실히 지지할 수가 있다.Further, according to the invention of claim 5, a spacer is interposed between the mounting member and the semiconductor chip in the installation state, whereby the semiconductor device can be reliably supported by the mounting member.

또 청구항 6 기재의 발명에 의하면, 다수의 핀화가 진척되어 외부 접속단자간의 피치가 협소해져도, 인접하는 외부 접속단자간에 간섭이 발생하는 것을 방지할 수가 있다.According to the invention described in claim 6, even if a large number of pins are advanced and the pitch between the external connection terminals is narrowed, it is possible to prevent the interference between adjacent external connection terminals.

또 청구항 7 기재의 발명에 의하면, 돌기전극은 절곡부로부터 돌출한 상태가 되기 때문에, 반도체장치와 설치부재의 전기적 접속성을 향상시킬 수가 있다.Further, according to the invention of claim 7, since the protruding electrode is in a state protruding from the bent portion, the electrical connection between the semiconductor device and the mounting member can be improved.

또 청구항 8 기재의 발명에 의하면, 접속부의 전기저항을 낮게 하고, 또한 확실하게 접속부와 외부 접속단자를 접속할 수가 있다.According to the invention of claim 8, the electrical resistance of the connecting portion can be lowered, and the connecting portion and the external connecting terminal can be reliably connected.

또 청구항 9 기재의 발명에 의하면, 접속부에 외부 접속단자를 열압착에 의해 접합하여 접속함으로써, 간단하고 확실하게 접속처리를 할 수가 있다.Further, according to the invention of claim 9, the connection process can be performed simply and reliably by joining and connecting the external connection terminal to the connecting portion by thermocompression bonding.

또 청구항 10 기재의 발명에 의하면, 지지기판을 사용하여 외부 접속단자의 보호를 도모할 수 있음과 동시에, 지지기판을 사용하여 외부 접속단자를 임의로 이동시킬 수 있으므로, 반도체장치 내의 배선설계의 자유도를 향상시킬 수가 있다.In addition, according to the invention of claim 10, the support substrate can be used to protect the external connection terminals, and the support substrate can be used to move the external connection terminals arbitrarily, thus providing freedom of wiring design in the semiconductor device. It can be improved.

또 청구항 11 기재의 발명에 의하면, 지지기판으로서 다층 배선기판을 사용함으로써, 더욱 배선설계의 자유도를 향상시킬 수가 있다.According to the invention of claim 11, the degree of freedom in wiring design can be further improved by using a multilayer wiring board as a supporting board.

또 청구항 12 기재의 발명에 의하면, 방열판을 설치함으로써, 반도체 칩에서 발생하는 열을 좋은 효율로 방열시킬 수가 있다.According to the invention of claim 12, by providing a heat sink, heat generated in the semiconductor chip can be radiated with good efficiency.

또 청구항 13 기재의 발명에 의하면, 회로 형성면에 발생한 열은 보호부재를 통해서 방열판에 좋은 효율로 열전도할 수 있으므로, 방열효율을 더욱 향상시킬 수가 있다.According to the invention described in claim 13, heat generated on the circuit formation surface can be thermally conducted to the heat sink with good efficiency through the protection member, so that the heat radiation efficiency can be further improved.

또 청구항 14 기재의 발명에 의하면, 연출부를 반도체장치 설치시의 위치결정에 이용할 수가 있다.According to the invention described in claim 14, the extension portion can be used for positioning when the semiconductor device is installed.

또 청구항 15 기재의 발명에 의하면, 반도체장치를 설치부재에 설치할 때, 반도체 칩은 외부 접속단자에 추가해서 방열판에 의해서도 지지되는 구성으로 되고, 따라서 설치부재에 대한 반도체장치의 설치성을 향상시킬 수가 있다.According to the invention of claim 15, when the semiconductor device is installed in the mounting member, the semiconductor chip is also supported by a heat sink in addition to the external connection terminal, thus improving the installation of the semiconductor device with respect to the mounting member. have.

또 청구항 16 기재의 발명에 의하면, 전체 형상을 작게 유지하고, 또한 고용량이며 고속의 반도체장치 모듈을 실현할 수가 있다.According to the invention described in claim 16, the overall shape can be kept small and a high capacity and high speed semiconductor device module can be realized.

또 청구항 17 기재의 발명에 의하면, 별도로 접착제를 사용하는 구성에 비해 부품개수 및 조립작업의 간단화를 도모할 수가 있다.According to the invention described in claim 17, the number of parts and the assembling work can be simplified compared with the configuration using an adhesive separately.

또 청구항 18 기재의 발명에 의하면, 캐리어에 의해 복수의 반도체장치를 소정 위치에 확실하게 수납 지지할 수 있음과 동시에, 방열부재에 의해 모듈상태에서의 방열효율의 향상을 도모할 수가 있다.According to the invention described in claim 18, a plurality of semiconductor devices can be reliably stored and supported by a carrier at a predetermined position, and the heat dissipation member can improve the heat dissipation efficiency in a module state.

Claims (15)

설치부재에 세워진 상태로 설치되는 반도체장치에 있어서,In a semiconductor device installed in a standing state on the mounting member, 고속 대응 메모리로서 기능하는 반도체 칩;A semiconductor chip functioning as a high speed memory; 상기 반도체 칩의 일변에 병설된 접속부;A connection part provided on one side of the semiconductor chip; 상기 반도체 칩의 동작속도에 대응하도록 저 저항으로 함과 동시에 상기 접속부에 접속된 외부 접속단자; 및An external connection terminal connected to the connection portion with a low resistance so as to correspond to an operating speed of the semiconductor chip; And 적어도 회로 형성면을 덮도록 상기 반도체 칩 상에 형성된 보호부재를 구비하며,A protective member formed on the semiconductor chip to cover at least the circuit formation surface, 상기 외부 접속단자를 상기 반도체 칩의 회로 형성면에 대해 각도를 갖도록 절곡 형성하고,The external connection terminal is bent to have an angle with respect to the circuit formation surface of the semiconductor chip, 상기 접속부와 상기 외부 접속단자를 돌기전극을 통해 접합하여 접속한 것을 특징으로 하는 반도체장치.And the connecting portion and the external connecting terminal are joined by connecting with each other via a projection electrode. 제 1 항에 있어서, 상기 보호부재가 상기 외부 접속단자를 지지하는 구성으로 되어 있는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein said protective member is configured to support said external connection terminal. 제 1 항에 있어서, 상기 외부 접속단자의 절곡부와 상기 반도체 칩의 외주 측면 사이에, 상기 각도에 대응한 경사면을 갖는 스페이서를 설치한 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein a spacer having an inclined surface corresponding to the angle is provided between the bent portion of the external connection terminal and the outer peripheral side surface of the semiconductor chip. 제 1 항에 있어서, 상기 외부 접속단자의 절곡부가 상기 반도체 칩의 외주 측면에 고정되는 구성으로 한 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the bent portion of the external connection terminal is fixed to an outer circumferential side of the semiconductor chip. 제 4 항에 있어서, 상기 절곡부의 외측 위치에 돌기전극을 형성한 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 4, wherein the protruding electrode is formed at an outer position of the bent portion. 제 1 항에 있어서, 상기 접속부에 상기 외부 접속단자를 열압착에 의해 접합하여 접속한 것을 특징으로 하는 반도체장치.2. The semiconductor device according to claim 1, wherein the external connection terminal is joined to the connection portion by thermal compression bonding. 제 1 항에 있어서, 상기 외부 접속단자를 상기 반도체 칩과 별체로 된 지지기판에 지지시킨 구성으로 한 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the external connection terminal is supported on a supporting substrate separate from the semiconductor chip. 제 10 항에 있어서, 상기 지지기판은 다층 배선기판인 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 10, wherein the support substrate is a multilayer wiring board. 제 1 항에 있어서, 방열판을 더 설치한 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, further comprising a heat sink. 제 1 항에 있어서, 방열판을 보호부재와 대치하도록 더 설치한 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, further comprising a heat sink to be opposed to a protection member. 제 10 항에 있어서, 상기 방열판에 상기 반도체 칩으로부터 외부로 뻗어 나온 연출부를 형성한 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 10, wherein the heat dissipation part is provided with an extension portion extending outwardly from the semiconductor chip. 제 10 항 또는 제 11 항 중에 있어서, 상기 방열판에 상기 외부 접속단자의 선단 위치까지 뻗어 나온 지지부를 형성한 것을 특징으로 하는 반도체장치.12. The semiconductor device according to claim 10 or 11, wherein a support portion is formed on the heat dissipation plate and extends to a tip position of the external connection terminal. 제 1 항, 제 2 항 내지 제 4 항 및 제 6 항 내지 제 11 항중 어느 1항의 반도체장치를 복수개 설치하여 고정한 구성으로 한 것을 특징으로 하는 반도체장치 모듈.12. A semiconductor device module having a structure in which a plurality of semiconductor devices according to any one of claims 1, 2 to 4 and 6 to 11 are provided and fixed. 제 1 항, 제 2 항 내지 제 4 항 및 제 6 항 내지 제 11 항중 어느 1항의 반도체장치를 복수개 설치함과 동시에 상기 보호부재로서 접착성을 갖는 재료를 사용하고,12. A plurality of semiconductor devices according to any one of claims 1, 2 to 4, and 6 to 11 are provided, and an adhesive material is used as the protective member. 인접하는 상기 반도체장치를 상기 보호부재를 접착제로서 고정한 것을 특징으로 하는 반도체장치 모듈.And the protective member is fixed to the adjacent semiconductor device by an adhesive. 제 14 항에 있어서,상기 복수개의 반도체장치를 캐리어에 수납하여 지지함과 동시에, 상기 반도체장치와 열적으로 접속하면서 그 상부를 덮도록 방열부재를 설치한 것을 특징으로 하는 반도체장치 모듈.The semiconductor device module according to claim 14, wherein a heat dissipation member is provided to cover the upper portion of the semiconductor device while being accommodated in a carrier and thermally connected to the semiconductor device.
KR1019980001293A 1997-06-04 1998-01-17 Semiconductor Device and Semiconductor Device Module KR100281056B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9146677A JPH10335374A (en) 1997-06-04 1997-06-04 Semiconductor device and semiconductor device module
JP146677 1997-06-04

Publications (2)

Publication Number Publication Date
KR19990006327A KR19990006327A (en) 1999-01-25
KR100281056B1 true KR100281056B1 (en) 2001-02-01

Family

ID=15413110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001293A KR100281056B1 (en) 1997-06-04 1998-01-17 Semiconductor Device and Semiconductor Device Module

Country Status (5)

Country Link
US (1) US6094356A (en)
EP (1) EP0883174A3 (en)
JP (1) JPH10335374A (en)
KR (1) KR100281056B1 (en)
TW (1) TW406386B (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535393B2 (en) * 1998-12-04 2003-03-18 Micron Technology, Inc. Electrical device allowing for increased device densities
US20010042910A1 (en) * 2000-01-06 2001-11-22 Eng Klan Teng Vertical ball grid array integrated circuit package
JP2002113235A (en) * 2000-10-11 2002-04-16 Toyomaru Industry Co Ltd Cover of integrated circuit for game machine and game machine
US6635960B2 (en) * 2001-08-30 2003-10-21 Micron Technology, Inc. Angled edge connections for multichip structures
US7195953B2 (en) * 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
JP5110995B2 (en) * 2007-07-20 2012-12-26 新光電気工業株式会社 Multilayer semiconductor device and manufacturing method thereof
US20090183364A1 (en) * 2008-01-18 2009-07-23 International Business Machines Corporation Method of connecting a series of integrated devices utilizing flexible circuits in a semi-stacking configuration
US8682630B2 (en) * 2009-06-15 2014-03-25 International Business Machines Corporation Managing component coupling in an object-centric process implementation
US8378435B2 (en) 2010-12-06 2013-02-19 Wai Yew Lo Pressure sensor and method of assembling same
CN102589753B (en) 2011-01-05 2016-05-04 飞思卡尔半导体公司 Pressure sensor and method for packing thereof
US20120306031A1 (en) * 2011-05-31 2012-12-06 Freescale Semiconductor, Inc. Semiconductor sensor device and method of packaging same
US8643169B2 (en) 2011-11-09 2014-02-04 Freescale Semiconductor, Inc. Semiconductor sensor device with over-molded lid
US9029999B2 (en) 2011-11-23 2015-05-12 Freescale Semiconductor, Inc. Semiconductor sensor device with footed lid
US9297713B2 (en) 2014-03-19 2016-03-29 Freescale Semiconductor,Inc. Pressure sensor device with through silicon via
US9362479B2 (en) 2014-07-22 2016-06-07 Freescale Semiconductor, Inc. Package-in-package semiconductor sensor device
CN107527874B (en) 2016-06-20 2023-08-01 恩智浦美国有限公司 Cavity type pressure sensor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350015A (en) * 1993-06-04 1994-12-22 Nec Corp Semiconductor device
JPH08116022A (en) * 1994-08-22 1996-05-07 Fujitsu Ltd Semiconductor device and semiconductor device unit
JPH0922959A (en) * 1995-07-06 1997-01-21 Fujitsu Ltd Semiconductor device and semiconductor device unit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US4992908A (en) * 1989-07-24 1991-02-12 Grumman Aerospace Corporation Integrated circuit module
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
US5019943A (en) * 1990-02-14 1991-05-28 Unisys Corporation High density chip stack having a zigzag-shaped face which accommodates connections between chips
JP2876789B2 (en) * 1991-01-16 1999-03-31 富士通株式会社 Semiconductor module
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5349541A (en) * 1992-01-23 1994-09-20 Electric Power Research Institute, Inc. Method and apparatus utilizing neural networks to predict a specified signal value within a multi-element system
JP2682936B2 (en) * 1992-02-07 1997-11-26 ローム株式会社 Semiconductor device
US5327327A (en) * 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
JP3253765B2 (en) * 1993-06-25 2002-02-04 富士通株式会社 Semiconductor device
JPH07201928A (en) * 1993-12-29 1995-08-04 Nippon Steel Corp Film carrier and semiconductor device
JP3224978B2 (en) * 1995-10-27 2001-11-05 富士通株式会社 Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350015A (en) * 1993-06-04 1994-12-22 Nec Corp Semiconductor device
JPH08116022A (en) * 1994-08-22 1996-05-07 Fujitsu Ltd Semiconductor device and semiconductor device unit
JPH0922959A (en) * 1995-07-06 1997-01-21 Fujitsu Ltd Semiconductor device and semiconductor device unit

Also Published As

Publication number Publication date
US6094356A (en) 2000-07-25
EP0883174A2 (en) 1998-12-09
EP0883174A3 (en) 2000-04-19
TW406386B (en) 2000-09-21
KR19990006327A (en) 1999-01-25
JPH10335374A (en) 1998-12-18

Similar Documents

Publication Publication Date Title
US6144101A (en) Flip chip down-bond: method and apparatus
KR100281056B1 (en) Semiconductor Device and Semiconductor Device Module
US6838768B2 (en) Module assembly for stacked BGA packages
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
EP0594395B1 (en) Semiconductor power module
KR100301649B1 (en) Semiconductor device
JPH09153565A (en) Ball grid array package with heat sink
JPH07335783A (en) Semiconductor device and semiconductor device unit
KR20020062820A (en) Semiconductor device having stacked multi chip module structure
JPH10200012A (en) Package of ball grid array semiconductor and its manufacturing method
JP2002510148A (en) Semiconductor component having a plurality of substrate layers and at least one semiconductor chip and a method for manufacturing the semiconductor component
JPH0964247A (en) Package of chip scale with circuit base board of metal
KR20030018642A (en) Stack chip module
KR100232214B1 (en) B.c.b card and manufacture method of package both-sided mounting
JP2001085602A (en) Multi-chip semiconductor module and manufacturing method thereof
KR100262723B1 (en) Semiconductor package and semiconductor module using the same
US7310224B2 (en) Electronic apparatus with thermal module
JP2801810B2 (en) Resin-sealed semiconductor device
JPH11345900A (en) Semiconductor device
JPH0864636A (en) Electronic device assembly
JP3737093B2 (en) Semiconductor device
KR100230919B1 (en) Semiconductor package
JP3586867B2 (en) Semiconductor device, method of manufacturing the same, method of mounting the same, and circuit board mounting the same
JP3033541B2 (en) TAB tape, semiconductor device, and method of manufacturing semiconductor device
JP2004193634A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031106

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee