JP3793635B2 - ビデオプリアンプおよびカットオフ制御回路 - Google Patents
ビデオプリアンプおよびカットオフ制御回路 Download PDFInfo
- Publication number
- JP3793635B2 JP3793635B2 JP05104098A JP5104098A JP3793635B2 JP 3793635 B2 JP3793635 B2 JP 3793635B2 JP 05104098 A JP05104098 A JP 05104098A JP 5104098 A JP5104098 A JP 5104098A JP 3793635 B2 JP3793635 B2 JP 3793635B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- control
- video
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010168 coupling process Methods 0.000 claims description 68
- 230000008878 coupling Effects 0.000 claims description 65
- 238000005859 coupling reaction Methods 0.000 claims description 65
- 239000003990 capacitor Substances 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 16
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/73—Colour balance circuits, e.g. white balance circuits or colour temperature control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
- H04N5/68—Circuit details for cathode-ray display tubes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディスプレイ装置のホワイトバランスを調整するためのカットオフ制御回路に用いられるビデオプリアンプに関する。更に、本発明は、前記ビデオプリアンプを用いたカットオフ制御回路に関する。
【０００２】
【従来の技術】
モニタなどのような画面装置では、色温度に拘わらず白色の客体を白色として表示するため、ホワイトバランスの調整が行われる。
ホワイトバランスを合わせるには、Ｒ、Ｇ、Ｂ利得とＲ、Ｇ、Ｂバイアスを調整すべきである。この際のバイアス調整をカットオフ調整ともいう。
前記利得調整は、カットオフ回路が交流カップリングモードか、あるいは直流カップリングモードかに影響を受けないが、前記バイアス調整はカップリングモードに影響され、さらに、カットオフ回路に交流カップリングモードと直流カップリングモードのいずれが使われるかによって、別の集積回路を要することになる。
また、輝度調整は、混合されたＲＧＢ信号に対して行われるが、カットオフ制御はＲ、Ｇ、Ｂチャンネルのそれぞれに対して行われる。ホワイトバランスを調整するには、まず輝度レベルを調整した上で、カットオフ制御を行うようになっている。
【０００３】
図１（Ａ）はモニタのビデオ部分であって、従来の直流カップリングモードのカットオフ制御回路の回路図である。
図１（Ａ）の回路は、ＲＧＢビデオプリアンプ１０１と、陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）を駆動するためのＲＧＢ駆動アンプ１０２とを含む。カットオフ調整は、Ｒ、Ｇ、ＢそれぞれのＣＲＴ陰極バイアス電圧ＶA を調整することにより行われる。したがって、実際には、Ｒ、Ｇ、Ｂの３つのチャンネルから構成されているが、説明の便宜を図るために一つのチャンネルのみを示した。
ビデオ帰還電圧Ｖf は抵抗Ｒ１、Ｒ２の間に存在するノードの電圧を示し、ビデオプリアンプ１０１に負帰還する。プリアンプ１０１は、ビデオ帰還電圧Ｖf が輝度調節電圧Ｖbrightと同一であるか、またはそれによって変わるよう、出力電圧Ｖoutputを調整する。電流制御器１０３は、入力されるカットオフ制御信号Ｖcutoffに応じて電流Ｉc を引き出すか供給することによって、前記ビデオ帰還電圧Ｖf を調節する。ここで、ＣＲＴ陰極バイアス電圧ＶA は下記の数１として示される。
【数１】
式１から分かるように、前記ＣＲＴ陰極バイアス電圧ＶA は、制御電流ＩC の変化によって変わり、前記制御電流ＩC は、カットオフ制御信号Ｖcutoffにより調整されうる。
【０００４】
図１（Ｂ）は図１（Ａ）に示した従来のビデオプリアンプ１０１の詳細回路図であって、外部フィードバック輝度制御方式となっている。
図１（Ｂ）を参照すれば、前記従来のビデオプリアンプ１０１は、加算器１０１ａと、駆動アンプ１０１ｂと、比較器１０１ｄと、スイッチ１０１ｃを具備する。
【０００５】
図２（Ａ）は従来技術の交流カップリングモードのカットオフ制御回路の回路図である。
図２（Ａ）の回路は、ビデオプリアンプ２０１と、駆動アンプ２０２と、カップリングキャパシタ２０３と、比較器２０４とからなっている。この回路においても、カットオフ調整は、ＣＲＴ陰極バイアス電圧ＶA を調節することによって調整される。図２（Ａ）において、駆動アンプ２０２の出力はカップリングキャパシタ２０３によって交流成分だけを通過し、直流成分は通過し得ない。
ここで、ＣＲＴ陰極バイアス電圧ＶA は下記の数２のように示される。
【数２】
数２から分かるように、陰極バイアス電圧ＶA はカットオフ制御電圧Ｖcutoffの変化によって可変し、制御電流ＩC の調整はカットオフ制御電圧Ｖcutoffにより調整される。
【０００６】
図２（Ｂ）は図２（Ａ）に示した従来のビデオプリアンプ２０１の詳細回路図であって、内部フィードバック輝度制御方式となっている。図２（Ｂ）を参照すれば、従来のビデオプリアンプ２０１は、加算器２０１ａと、駆動アンプ２０１ｂと、比較器２０１ｄと、スイッチ２０１ｃとを具備する。
【０００７】
【発明が解決しようとする課題】
前述の如く、従来の技術に係わるカットオフ制御回路では、直流カップリング方式か交流カップリング方式かによって、ビデオプリアンプの構成がそれぞれ異なってくる。そのため、カップリング方式に応じて集積回路を変えなければならないという不具合が生じる。
さらに、ビデオプリアンプ以外に、ＯＰアンプや抵抗など種々の外部部品が付加的に求められるという問題点がある。
【０００８】
従って、本発明の目的は、単体の集積回路となっており、かつ、直流カップリングモード及び交流カップリングモードの両方式に共通に使えるビデオプリアンプを提供することにある。
本発明の他の目的は、ビデオプリアンプのチップ以外の外部部品数を減少できるカットオフ制御回路を提供することにある。
【０００９】
【課題を解決するための手段】
前記課題を解決し、前記目的を達成するため、本発明のビデオプリアンプは、外部からの制御データを受け入れ、この制御データに応じてバス制御信号を内部回路向けに、または外部回路向けに発生させるスイッチング部を含む。
ビデオプリアンプが直流カップリングモードのカットオフ制御回路内において動作する時、スイッチング部はバス制御信号を内部回路向けにに発生させる。一方、ビデオプリアンプが交流カップリングモードのカットオフ制御回路内において動作する時、スイッチング部はバス制御信号を外部回路向けに発生させる。
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施の形態につき詳細に説明する。
〔第１の実施の形態〕
図３は、本発明の第１の実施の形態に係わるビデオプリアンプを用いた直流カップリングモードのカットオフ制御回路の回路図である。
図３を参照すれば、この直流カップリングモードのカットオフ制御回路は、ビデオ入力信号Ｖinput を前置増幅するビデオプリアンプ３００と、このビデオプリアンプ３００の出力信号Ｖo を入力し、ＣＲＴを駆動する駆動アンプ３５０とを具備する。
【００１０】
ビデオプリアンプ３００は、ビデオ入力信号Ｖinput とバイアス制御電圧Ｖbcを加算し、該加算した信号を増幅した後、増幅した信号ＶO を駆動アンプ３５０に出力する。駆動アンプ３５０は信号ＶO を増幅し、ＣＲＴを駆動する。
【００１１】
前記ビデオプリアンプ３００は、第１の加算器３０１と、増幅器３０２と、第２の加算器３０３と、スイッチング部３０４と、比較器３０５と、クランプスイッチ３０６とを含む。前記スイッチング部３０４は、バス制御ブロック３０４ａと、デジタル／アナログ変換器（以下Ｄ／Ａ変換器と記す）３０４ｂと、スイッチ３０４ｃとを含む。
【００１２】
第１の加算器３０１は、ビデオ入力信号Ｖinput をバイアス制御電圧Ｖbc( クランプ信号）に加算し、該加算した信号を増幅器３０２に印加する。増幅器３０２は、第１の加算器３０１からの信号を増幅し、該増幅した信号をビデオプリアンプ３００の出力信号として出力する。第２の加算器３０３は、スイッチング部３０４の出力信号（第１の制御信号）を輝度制御信号Ｖbrightに加算し、該加算した信号Ｖc を比較器３０５の一方の入力端子に入力する。前記輝度制御信号Ｖbrightは、所望の輝度レベルを示す信号であって、外部のマイクロコントローラ（図示せず）、またはオンスクリーンディスプレイＯＳＤ制御回路（図示せず）より入力される。
【００１３】
比較器３０５は、第２の加算器３０３からの信号Ｖc と増幅器３０２からのビデオ出力信号Ｖo とを比較し、これら信号ＶC 、ＶO の差による信号を発生させる。クランプスイッチ３０６は、マイクロコントローラからの信号ＣＧＰｕｌｓｅに応じて開閉され、比較器３０５の出力を第１の加算器３０１及びキャパシタＣ１に伝達するか、それとも遮断する。前記信号ＣＧＰｕｌｓｅはビデオ入力信号のバックポーチ区間においてアクティブされる信号である。一方、前記キャパシタＣ１は、ビデオプリアンプ３００の集積回路の外部に存在するが、集積回路に含ませることもできる。スイッチ３０６が短絡された時、比較器３０５は信号ＶO 、ＶC の比較結果に応じて、キャパシタＣ１から電流を引き出すか、またはキャパシタＣ１に電流を供給することによって、キャパシタＣ１を充電もしくは放電させる。キャパシタＣ１の両端の電位差はバイアス制御電圧Ｖbcであって、第１の加算器３０１に印加される。このバイアス制御信号Ｖbcを含む帰還ループの作用により、信号ＶO 、ＶC が同一の大きさを有するレベルに達することになる。スイッチ３０６が開放された時、キャパシタＣ１は電圧Ｖbcがほぼ一定のレベルを保つようにクランプする。特に、前記キャパシタＣ１は、信号ＶO から生じるバイアス制御電圧Ｖbiasの交流成分を制限する。
【００１４】
スイッチング部３０４において、バス制御ブロック３０４ａはマイクロコントローラよりチップ間バス（Ｉｎｔｅｒ−ＩＣ ｂｕｓ：IIＣ ｂｕｓ）を通じて直列制御データを受け入れ、内部レジスタに保存してから８ビットの並列信号として出力する。Ｄ／Ａ変換器３０４ｂは、バス制御ブロック３０４ａより８ビットの並列データ（バス制御データ）を受け入れ、これをアナログ信号Ｖda（アナログバス制御信号）に変換する。スイッチ３０４ｃは、前記バス制御ブロック３０４ａからの選択制御信号（スイッチング制御信号）に応じて、Ｄ／Ａ変換器３０４ｂからの信号Ｖdaを第２の加算器３０３やカットオフ信号Ｖcutoff端子に伝達する。本発明の他のマイクロコントローラにより、カットオフ制御回路に使うカップリングモードを示す制御信号がスイッチ３０４ｃに直接供給されることもある。図３のカットオフ制御回路はＣＲＴに対しＤＣカップリングされており、この時、スイッチング部３０４は“ＤＣカップリングモード”または“内部モード”といった動作モードにて動作するが、この時、Ｄ／Ａ変換器３０４ｂからの信号Ｖdaは第２の加算器３０３に伝達される。
【００１５】
選択制御信号に応じてスイッチ３０４ｃにより内部モードが選択されれば、比較器３０５、加算器３０１及び増幅器３０２は負帰還ループを構成し、電圧ＶO のＤＣレベルが制御電圧ＶC と同一になるように制御される。
この時、ビデオ出力電圧ＶO の数式関係は下記の数３の通りである。
【数３】
ここで、Ｖbrightは輝度制御電圧を、Ｖdaはスイッチング部３０４の出力電圧を、ＶC は第２の加算器３０３の出力であって、制御電圧を示す。
前記数３から分かるように、本発明はバス制御によるＶda電圧でカットオフ制御を行える。
【００１６】
図４は、交流カップリングモード時のカットオフ制御回路を示したものである。図４において、ビデオプリアンプ３００の構成は図３のビデオプリアンプ３００と同一であるが、スイッチング部３０４内に存在するスイッチ３０４ｃのスイッチング状態だけが異なる。スイッチ３０４ｃは、Ｄ／Ａ変換器３０４ｂ出力の信号Ｖdaをカットオフ信号Ｖcutoff端子に出力する。
また、図４のカットオフ制御回路は、交流信号のみを伝送するため、前記駆動アンプ３５０の出力に一端が接続されたキャパシタ４６２と、電源Ｖb に一端が接続され、他端が前記キャパシタ４６２の他端に接続された抵抗Ｒ１と、前記キャパシタ４６２の他端にコレクタが接続され、前記カットオフ信号Ｖcutoff端子を通して前記スイッチング部３０４の出力信号がベースに供給されるトランジスタＱ１と、このトランジスタＱ１と接地との間に接続された抵抗Ｒ２とを更に含む。
【００１７】
図４のカットオフ制御回路の動作につき説明すれば下記の通りである。
選択制御信号に応じてスイッチ３０４ｃにより外部モードが選択されれば、第2 の加算器３０３に入力される直流電圧Ｖdaは０となる。
この時、ビデオ出力電圧ＶO とＣＲＴ陰極バイアスＶA との数式関係は下記の数４の通りである。
【数４】
ここで、Ｖbrightは輝度制御電圧を、ＶC は第２の加算器３０３の出力であって制御電圧を、Ｖb は電源電圧を、Ｖbe1 はカットオフ制御されるトランジスタＱ１のベースエミッタ間電圧を示す。
数４から分かるように、ＶA 電圧の直流成分はＶda電圧により可変されるが、前記Ｖda電圧はバス制御Ｄ／Ａ変換器３０４ｂの出力により調整されうる。
【００１８】
〔第２の実施の形態〕
図５は、本発明の第２の実施の形態に係わるビデオプリアンプの回路図である。図５は、デジタル／アナログ変換器の出力で、帰還される直流を調整することによりカットオフ制御を行うビデオプリアンプの第２の実施の形態である。
このビデオプリアンプ５００は、ビデオ入力信号Ｖinput とクランプ信号とを加算する第１の加算器５０１と、この第１の加算器５０１の出力を入力としてビデオ出力信号Ｖo を発生させる増幅器５０２と、スイッチング部５０４と、このスイッチング部５０４の出力と前記増幅器５０２の出力信号とを加算する第２の加算器５０３と、この第２の加算器５０３の出力と輝度制御信号Ｖbrightとを比較する比較器５０５と、クランプゲートパルスＣＧＰｕｌｓｅに応じて前記比較器５０５の出力を前記クランプ信号として伝達するクランプスイッチ５０６と、クランプ信号経路部に接続されたキャパシタＣ１とからなる。前記スイッチ部５０４は、制御データが入力されるバス制御ブロック５０４ａと、このバス制御ブロック５０４ａからのバス制御データをデジタル／アナログ変換するデジタル／アナログ変換器５０４ｂと、このデジタル／アナログ変換器５０４ｂの出力のバス制御信号を前記バス制御ブロック５０４ａからの選択制御信号（スイッチング制御信号）に応じて前記第２の加算器５０３またはカットオフ信号Ｖcutoff端子に伝達するスイッチ５０４ｃとを具備する。
図５のビデオプリアンプ５０４は、図３及び図４のものと同様にしてＤＣカップリングモード及びＡＣカップリングモードのカットオフ制御回路として使用することができる。
【００１８】
〔第３の実施の形態〕
図６は、本発明の第３の実施の形態に係わるビデオプリアンプの回路図である。図６において、ビデオ入力クランプ６０１は本実施の形態を変形してなる他の実施の形態では省略できるものであるが、動作はビデオ入力信号Ｖinput とＯＳＤ信号を入力し、ビデオ入力信号Ｖinput のブラックレベルをＯＳＤ信号のブラックレベルと一致させる。
図６のビデオプリアンプ６００は、前記ビデオ入力クランプ６０１の出力を入力とする増幅器６０２と、この増幅器６０２の出力信号と第２の加算器６０５の出力信号とを加算してビデオ出力信号Ｖo を発生させる第１の加算器６０３と、スイッチング部６０４と、このスイッチング部６０４の出力信号と輝度制御信号とを加算して前記第１の加算器６０３に出力する第２の加算器６０５とからなる。前記スイッチング部６０４は、制御データが入力されるバス制御ブロック６０４ａと、このバス制御ブロック６０４ａからのバス制御データをデジタル／アナログ変換するデジタル／アナログ変換器６０４ｂと、このデジタル／アナログ変換器６０４ｂの出力のバス制御信号を前記バス制御ブロック６０４ａからの選択制御信号（スイッチング制御信号）に応じて前記第２の加算器６０５またはカットオフ信号Ｖcutoff端子に伝達するスイッチ６０４ｃとを具備する。
図６のビデオプリアンプ６００は、図３及び図４のものと同様にしてＤＣカップリングモード及びＡＣカップリングモードのカットオフ制御回路として使用することができる。
【００１９】
図７および図８は、前記図４のカットオフ制御回路をシミュレーションした結果を示す特性図である。シミュレーションにおいては、バス制御ブロック３０４ａからのバス制御データを００００００００から１１１１１１１１に、それから００００００００に更にスイープした。
図７（Ａ）、（Ｂ）及び図８（Ａ）は、トランジスタＱ１のコレクタ電流Ｉt 、エミッタ電流Ｉr 及びベース電流ＩC をそれぞれ示している。さらに、図８（Ｂ）はカットオフ制御回路の出力であって、ＣＲＴ陰極に出力される出力電圧ＶA の直流成分を示す。
図８（Ｂ）から分かるように、出力電圧のＤＣ値はバス制御データに応じて連続的に変化する。従って、出力電圧のＤＣ値はバス制御データを以て所望の任意値に調整することができる。かつ、バス制御データの特定値は製造工程において容易に調整できる。
【００２０】
なお、本発明は前記実施の形態に限定されない。本発明は、多くの変形が本発明の技術的な思想内で可能である。
【００２１】
【発明の効果】
以上述べたように、本発明のビデオプリアンプは、バス制御回路を内蔵し、単体の集積回路を以て交流カップリングモード及び直流カップリングモードのカットオフ制御回路に共通に使うことができる。
また、交流及び直流のカップリングモードのそれぞれに使用するため、２個のＤ／Ａ変換器を採用する代わりに、単体のＤ／Ａ変換器とともにスイッチを使用するので、プリアンプのチップ面積を大いに増加させない。
さらに、このようなビデオプリアンプを使ったカットオフ制御回路は、ビデオプリアンプのＩＣチップ以外の外部部品数が減少し、これにより製造コストが低減する。
【図面の簡単な説明】
【図１】従来の直流カップリングモードのカットオフ制御回路および従来のビデオプリアンプの詳細を示す回路図。
【図２】従来の交流カップリングモードのカットオフ制御回路および従来のビデオプリアンプの詳細を示す回路図。
【図３】本発明の第１の実施の形態に係わるビデオプリアンプを使った直流カップリングモードのカットオフ制御回路の回路図。
【図４】本発明の第１の実施の形態に係わるビデオプリアンプを使った交流カップリングモードのカットオフ制御回路の回路図。
【図５】本発明の第２の実施の形態に係わるビデオプリアンプの回路図。
【図６】本発明の第３の実施の形態に係わるビデオプリアンプの回路図。
【図７】本発明に係わるカットオフ制御回路をシミュレーションした結果を示す特性図。
【図８】本発明に係わるカットオフ制御回路をシミュレーションした結果を示す特性図。
【符号の説明】
３００，５００，６００ ビデオプリアンプ
３０１，５０１，６０３ 第１の加算器
３０２，５０２，６０２ 増幅器
３０３，５０３，６０５ 第２の加算器
３０４，５０４，６０４ スイッチング部
３０４ａ，５０４ａ，６０４ａ バス制御ブロック
３０４ｂ，５０４ｂ，６０４ｂ デジタル／アナログ変換器
３０４ｃ，５０４ｃ，６０４ｃ スイッチ
３０５，５０５ 比較器
Ｃ１，４６２ キャパシタ
３５０ 駆動アンプ
Ｒ１，Ｒ２ 抵抗
Ｑ１ トランジスタ
６０１ ビデオ入力クランプ
【発明の属する技術分野】
本発明は、ディスプレイ装置のホワイトバランスを調整するためのカットオフ制御回路に用いられるビデオプリアンプに関する。更に、本発明は、前記ビデオプリアンプを用いたカットオフ制御回路に関する。
【０００２】
【従来の技術】
モニタなどのような画面装置では、色温度に拘わらず白色の客体を白色として表示するため、ホワイトバランスの調整が行われる。
ホワイトバランスを合わせるには、Ｒ、Ｇ、Ｂ利得とＲ、Ｇ、Ｂバイアスを調整すべきである。この際のバイアス調整をカットオフ調整ともいう。
前記利得調整は、カットオフ回路が交流カップリングモードか、あるいは直流カップリングモードかに影響を受けないが、前記バイアス調整はカップリングモードに影響され、さらに、カットオフ回路に交流カップリングモードと直流カップリングモードのいずれが使われるかによって、別の集積回路を要することになる。
また、輝度調整は、混合されたＲＧＢ信号に対して行われるが、カットオフ制御はＲ、Ｇ、Ｂチャンネルのそれぞれに対して行われる。ホワイトバランスを調整するには、まず輝度レベルを調整した上で、カットオフ制御を行うようになっている。
【０００３】
図１（Ａ）はモニタのビデオ部分であって、従来の直流カップリングモードのカットオフ制御回路の回路図である。
図１（Ａ）の回路は、ＲＧＢビデオプリアンプ１０１と、陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）を駆動するためのＲＧＢ駆動アンプ１０２とを含む。カットオフ調整は、Ｒ、Ｇ、ＢそれぞれのＣＲＴ陰極バイアス電圧ＶA を調整することにより行われる。したがって、実際には、Ｒ、Ｇ、Ｂの３つのチャンネルから構成されているが、説明の便宜を図るために一つのチャンネルのみを示した。
ビデオ帰還電圧Ｖf は抵抗Ｒ１、Ｒ２の間に存在するノードの電圧を示し、ビデオプリアンプ１０１に負帰還する。プリアンプ１０１は、ビデオ帰還電圧Ｖf が輝度調節電圧Ｖbrightと同一であるか、またはそれによって変わるよう、出力電圧Ｖoutputを調整する。電流制御器１０３は、入力されるカットオフ制御信号Ｖcutoffに応じて電流Ｉc を引き出すか供給することによって、前記ビデオ帰還電圧Ｖf を調節する。ここで、ＣＲＴ陰極バイアス電圧ＶA は下記の数１として示される。
【数１】
【０００４】
図１（Ｂ）は図１（Ａ）に示した従来のビデオプリアンプ１０１の詳細回路図であって、外部フィードバック輝度制御方式となっている。
図１（Ｂ）を参照すれば、前記従来のビデオプリアンプ１０１は、加算器１０１ａと、駆動アンプ１０１ｂと、比較器１０１ｄと、スイッチ１０１ｃを具備する。
【０００５】
図２（Ａ）は従来技術の交流カップリングモードのカットオフ制御回路の回路図である。
図２（Ａ）の回路は、ビデオプリアンプ２０１と、駆動アンプ２０２と、カップリングキャパシタ２０３と、比較器２０４とからなっている。この回路においても、カットオフ調整は、ＣＲＴ陰極バイアス電圧ＶA を調節することによって調整される。図２（Ａ）において、駆動アンプ２０２の出力はカップリングキャパシタ２０３によって交流成分だけを通過し、直流成分は通過し得ない。
ここで、ＣＲＴ陰極バイアス電圧ＶA は下記の数２のように示される。
【数２】
【０００６】
図２（Ｂ）は図２（Ａ）に示した従来のビデオプリアンプ２０１の詳細回路図であって、内部フィードバック輝度制御方式となっている。図２（Ｂ）を参照すれば、従来のビデオプリアンプ２０１は、加算器２０１ａと、駆動アンプ２０１ｂと、比較器２０１ｄと、スイッチ２０１ｃとを具備する。
【０００７】
【発明が解決しようとする課題】
前述の如く、従来の技術に係わるカットオフ制御回路では、直流カップリング方式か交流カップリング方式かによって、ビデオプリアンプの構成がそれぞれ異なってくる。そのため、カップリング方式に応じて集積回路を変えなければならないという不具合が生じる。
さらに、ビデオプリアンプ以外に、ＯＰアンプや抵抗など種々の外部部品が付加的に求められるという問題点がある。
【０００８】
従って、本発明の目的は、単体の集積回路となっており、かつ、直流カップリングモード及び交流カップリングモードの両方式に共通に使えるビデオプリアンプを提供することにある。
本発明の他の目的は、ビデオプリアンプのチップ以外の外部部品数を減少できるカットオフ制御回路を提供することにある。
【０００９】
【課題を解決するための手段】
前記課題を解決し、前記目的を達成するため、本発明のビデオプリアンプは、外部からの制御データを受け入れ、この制御データに応じてバス制御信号を内部回路向けに、または外部回路向けに発生させるスイッチング部を含む。
ビデオプリアンプが直流カップリングモードのカットオフ制御回路内において動作する時、スイッチング部はバス制御信号を内部回路向けにに発生させる。一方、ビデオプリアンプが交流カップリングモードのカットオフ制御回路内において動作する時、スイッチング部はバス制御信号を外部回路向けに発生させる。
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施の形態につき詳細に説明する。
〔第１の実施の形態〕
図３は、本発明の第１の実施の形態に係わるビデオプリアンプを用いた直流カップリングモードのカットオフ制御回路の回路図である。
図３を参照すれば、この直流カップリングモードのカットオフ制御回路は、ビデオ入力信号Ｖinput を前置増幅するビデオプリアンプ３００と、このビデオプリアンプ３００の出力信号Ｖo を入力し、ＣＲＴを駆動する駆動アンプ３５０とを具備する。
【００１０】
ビデオプリアンプ３００は、ビデオ入力信号Ｖinput とバイアス制御電圧Ｖbcを加算し、該加算した信号を増幅した後、増幅した信号ＶO を駆動アンプ３５０に出力する。駆動アンプ３５０は信号ＶO を増幅し、ＣＲＴを駆動する。
【００１１】
前記ビデオプリアンプ３００は、第１の加算器３０１と、増幅器３０２と、第２の加算器３０３と、スイッチング部３０４と、比較器３０５と、クランプスイッチ３０６とを含む。前記スイッチング部３０４は、バス制御ブロック３０４ａと、デジタル／アナログ変換器（以下Ｄ／Ａ変換器と記す）３０４ｂと、スイッチ３０４ｃとを含む。
【００１２】
第１の加算器３０１は、ビデオ入力信号Ｖinput をバイアス制御電圧Ｖbc( クランプ信号）に加算し、該加算した信号を増幅器３０２に印加する。増幅器３０２は、第１の加算器３０１からの信号を増幅し、該増幅した信号をビデオプリアンプ３００の出力信号として出力する。第２の加算器３０３は、スイッチング部３０４の出力信号（第１の制御信号）を輝度制御信号Ｖbrightに加算し、該加算した信号Ｖc を比較器３０５の一方の入力端子に入力する。前記輝度制御信号Ｖbrightは、所望の輝度レベルを示す信号であって、外部のマイクロコントローラ（図示せず）、またはオンスクリーンディスプレイＯＳＤ制御回路（図示せず）より入力される。
【００１３】
比較器３０５は、第２の加算器３０３からの信号Ｖc と増幅器３０２からのビデオ出力信号Ｖo とを比較し、これら信号ＶC 、ＶO の差による信号を発生させる。クランプスイッチ３０６は、マイクロコントローラからの信号ＣＧＰｕｌｓｅに応じて開閉され、比較器３０５の出力を第１の加算器３０１及びキャパシタＣ１に伝達するか、それとも遮断する。前記信号ＣＧＰｕｌｓｅはビデオ入力信号のバックポーチ区間においてアクティブされる信号である。一方、前記キャパシタＣ１は、ビデオプリアンプ３００の集積回路の外部に存在するが、集積回路に含ませることもできる。スイッチ３０６が短絡された時、比較器３０５は信号ＶO 、ＶC の比較結果に応じて、キャパシタＣ１から電流を引き出すか、またはキャパシタＣ１に電流を供給することによって、キャパシタＣ１を充電もしくは放電させる。キャパシタＣ１の両端の電位差はバイアス制御電圧Ｖbcであって、第１の加算器３０１に印加される。このバイアス制御信号Ｖbcを含む帰還ループの作用により、信号ＶO 、ＶC が同一の大きさを有するレベルに達することになる。スイッチ３０６が開放された時、キャパシタＣ１は電圧Ｖbcがほぼ一定のレベルを保つようにクランプする。特に、前記キャパシタＣ１は、信号ＶO から生じるバイアス制御電圧Ｖbiasの交流成分を制限する。
【００１４】
スイッチング部３０４において、バス制御ブロック３０４ａはマイクロコントローラよりチップ間バス（Ｉｎｔｅｒ−ＩＣ ｂｕｓ：IIＣ ｂｕｓ）を通じて直列制御データを受け入れ、内部レジスタに保存してから８ビットの並列信号として出力する。Ｄ／Ａ変換器３０４ｂは、バス制御ブロック３０４ａより８ビットの並列データ（バス制御データ）を受け入れ、これをアナログ信号Ｖda（アナログバス制御信号）に変換する。スイッチ３０４ｃは、前記バス制御ブロック３０４ａからの選択制御信号（スイッチング制御信号）に応じて、Ｄ／Ａ変換器３０４ｂからの信号Ｖdaを第２の加算器３０３やカットオフ信号Ｖcutoff端子に伝達する。本発明の他のマイクロコントローラにより、カットオフ制御回路に使うカップリングモードを示す制御信号がスイッチ３０４ｃに直接供給されることもある。図３のカットオフ制御回路はＣＲＴに対しＤＣカップリングされており、この時、スイッチング部３０４は“ＤＣカップリングモード”または“内部モード”といった動作モードにて動作するが、この時、Ｄ／Ａ変換器３０４ｂからの信号Ｖdaは第２の加算器３０３に伝達される。
【００１５】
選択制御信号に応じてスイッチ３０４ｃにより内部モードが選択されれば、比較器３０５、加算器３０１及び増幅器３０２は負帰還ループを構成し、電圧ＶO のＤＣレベルが制御電圧ＶC と同一になるように制御される。
この時、ビデオ出力電圧ＶO の数式関係は下記の数３の通りである。
【数３】
前記数３から分かるように、本発明はバス制御によるＶda電圧でカットオフ制御を行える。
【００１６】
図４は、交流カップリングモード時のカットオフ制御回路を示したものである。図４において、ビデオプリアンプ３００の構成は図３のビデオプリアンプ３００と同一であるが、スイッチング部３０４内に存在するスイッチ３０４ｃのスイッチング状態だけが異なる。スイッチ３０４ｃは、Ｄ／Ａ変換器３０４ｂ出力の信号Ｖdaをカットオフ信号Ｖcutoff端子に出力する。
また、図４のカットオフ制御回路は、交流信号のみを伝送するため、前記駆動アンプ３５０の出力に一端が接続されたキャパシタ４６２と、電源Ｖb に一端が接続され、他端が前記キャパシタ４６２の他端に接続された抵抗Ｒ１と、前記キャパシタ４６２の他端にコレクタが接続され、前記カットオフ信号Ｖcutoff端子を通して前記スイッチング部３０４の出力信号がベースに供給されるトランジスタＱ１と、このトランジスタＱ１と接地との間に接続された抵抗Ｒ２とを更に含む。
【００１７】
図４のカットオフ制御回路の動作につき説明すれば下記の通りである。
選択制御信号に応じてスイッチ３０４ｃにより外部モードが選択されれば、第2 の加算器３０３に入力される直流電圧Ｖdaは０となる。
この時、ビデオ出力電圧ＶO とＣＲＴ陰極バイアスＶA との数式関係は下記の数４の通りである。
【数４】
数４から分かるように、ＶA 電圧の直流成分はＶda電圧により可変されるが、前記Ｖda電圧はバス制御Ｄ／Ａ変換器３０４ｂの出力により調整されうる。
【００１８】
〔第２の実施の形態〕
図５は、本発明の第２の実施の形態に係わるビデオプリアンプの回路図である。図５は、デジタル／アナログ変換器の出力で、帰還される直流を調整することによりカットオフ制御を行うビデオプリアンプの第２の実施の形態である。
このビデオプリアンプ５００は、ビデオ入力信号Ｖinput とクランプ信号とを加算する第１の加算器５０１と、この第１の加算器５０１の出力を入力としてビデオ出力信号Ｖo を発生させる増幅器５０２と、スイッチング部５０４と、このスイッチング部５０４の出力と前記増幅器５０２の出力信号とを加算する第２の加算器５０３と、この第２の加算器５０３の出力と輝度制御信号Ｖbrightとを比較する比較器５０５と、クランプゲートパルスＣＧＰｕｌｓｅに応じて前記比較器５０５の出力を前記クランプ信号として伝達するクランプスイッチ５０６と、クランプ信号経路部に接続されたキャパシタＣ１とからなる。前記スイッチ部５０４は、制御データが入力されるバス制御ブロック５０４ａと、このバス制御ブロック５０４ａからのバス制御データをデジタル／アナログ変換するデジタル／アナログ変換器５０４ｂと、このデジタル／アナログ変換器５０４ｂの出力のバス制御信号を前記バス制御ブロック５０４ａからの選択制御信号（スイッチング制御信号）に応じて前記第２の加算器５０３またはカットオフ信号Ｖcutoff端子に伝達するスイッチ５０４ｃとを具備する。
図５のビデオプリアンプ５０４は、図３及び図４のものと同様にしてＤＣカップリングモード及びＡＣカップリングモードのカットオフ制御回路として使用することができる。
【００１８】
〔第３の実施の形態〕
図６は、本発明の第３の実施の形態に係わるビデオプリアンプの回路図である。図６において、ビデオ入力クランプ６０１は本実施の形態を変形してなる他の実施の形態では省略できるものであるが、動作はビデオ入力信号Ｖinput とＯＳＤ信号を入力し、ビデオ入力信号Ｖinput のブラックレベルをＯＳＤ信号のブラックレベルと一致させる。
図６のビデオプリアンプ６００は、前記ビデオ入力クランプ６０１の出力を入力とする増幅器６０２と、この増幅器６０２の出力信号と第２の加算器６０５の出力信号とを加算してビデオ出力信号Ｖo を発生させる第１の加算器６０３と、スイッチング部６０４と、このスイッチング部６０４の出力信号と輝度制御信号とを加算して前記第１の加算器６０３に出力する第２の加算器６０５とからなる。前記スイッチング部６０４は、制御データが入力されるバス制御ブロック６０４ａと、このバス制御ブロック６０４ａからのバス制御データをデジタル／アナログ変換するデジタル／アナログ変換器６０４ｂと、このデジタル／アナログ変換器６０４ｂの出力のバス制御信号を前記バス制御ブロック６０４ａからの選択制御信号（スイッチング制御信号）に応じて前記第２の加算器６０５またはカットオフ信号Ｖcutoff端子に伝達するスイッチ６０４ｃとを具備する。
図６のビデオプリアンプ６００は、図３及び図４のものと同様にしてＤＣカップリングモード及びＡＣカップリングモードのカットオフ制御回路として使用することができる。
【００１９】
図７および図８は、前記図４のカットオフ制御回路をシミュレーションした結果を示す特性図である。シミュレーションにおいては、バス制御ブロック３０４ａからのバス制御データを００００００００から１１１１１１１１に、それから００００００００に更にスイープした。
図７（Ａ）、（Ｂ）及び図８（Ａ）は、トランジスタＱ１のコレクタ電流Ｉt 、エミッタ電流Ｉr 及びベース電流ＩC をそれぞれ示している。さらに、図８（Ｂ）はカットオフ制御回路の出力であって、ＣＲＴ陰極に出力される出力電圧ＶA の直流成分を示す。
図８（Ｂ）から分かるように、出力電圧のＤＣ値はバス制御データに応じて連続的に変化する。従って、出力電圧のＤＣ値はバス制御データを以て所望の任意値に調整することができる。かつ、バス制御データの特定値は製造工程において容易に調整できる。
【００２０】
なお、本発明は前記実施の形態に限定されない。本発明は、多くの変形が本発明の技術的な思想内で可能である。
【００２１】
【発明の効果】
以上述べたように、本発明のビデオプリアンプは、バス制御回路を内蔵し、単体の集積回路を以て交流カップリングモード及び直流カップリングモードのカットオフ制御回路に共通に使うことができる。
また、交流及び直流のカップリングモードのそれぞれに使用するため、２個のＤ／Ａ変換器を採用する代わりに、単体のＤ／Ａ変換器とともにスイッチを使用するので、プリアンプのチップ面積を大いに増加させない。
さらに、このようなビデオプリアンプを使ったカットオフ制御回路は、ビデオプリアンプのＩＣチップ以外の外部部品数が減少し、これにより製造コストが低減する。
【図面の簡単な説明】
【図１】従来の直流カップリングモードのカットオフ制御回路および従来のビデオプリアンプの詳細を示す回路図。
【図２】従来の交流カップリングモードのカットオフ制御回路および従来のビデオプリアンプの詳細を示す回路図。
【図３】本発明の第１の実施の形態に係わるビデオプリアンプを使った直流カップリングモードのカットオフ制御回路の回路図。
【図４】本発明の第１の実施の形態に係わるビデオプリアンプを使った交流カップリングモードのカットオフ制御回路の回路図。
【図５】本発明の第２の実施の形態に係わるビデオプリアンプの回路図。
【図６】本発明の第３の実施の形態に係わるビデオプリアンプの回路図。
【図７】本発明に係わるカットオフ制御回路をシミュレーションした結果を示す特性図。
【図８】本発明に係わるカットオフ制御回路をシミュレーションした結果を示す特性図。
【符号の説明】
３００，５００，６００ ビデオプリアンプ
３０１，５０１，６０３ 第１の加算器
３０２，５０２，６０２ 増幅器
３０３，５０３，６０５ 第２の加算器
３０４，５０４，６０４ スイッチング部
３０４ａ，５０４ａ，６０４ａ バス制御ブロック
３０４ｂ，５０４ｂ，６０４ｂ デジタル／アナログ変換器
３０４ｃ，５０４ｃ，６０４ｃ スイッチ
３０５，５０５ 比較器
Ｃ１，４６２ キャパシタ
３５０ 駆動アンプ
Ｒ１，Ｒ２ 抵抗
Ｑ１ トランジスタ
６０１ ビデオ入力クランプ
Claims (18)
- カットオフ制御回路用のビデオプリアンプにおいて、
ビデオ入力信号をクランプ信号に加算するための第１の加算器と、
前記第1の加算器からの出力信号を増幅し、該増幅した信号をビデオ出力信号として出力する増幅器と、
第１の制御信号と輝度制御信号とを加算するための第２の加算器と、
前記第２の加算器の出力信号を前記増幅器からのビデオ出力信号と比較し、該比較結果をクランプ信号として出力する比較器と、
制御データを受け入れ、この制御データに応じてバス制御信号を発生させるスイッチング部とを含み、
前記スイッチング部は、
前記制御データを受け入れ、バス制御データ及びカットオフ制御回路のカップリングモードを示すスイッチング制御信号を発生させるバス制御ブロックと、
前記バス制御データをアナログバス制御信号に変換するデジタル−アナログ変換器と、
前記スイッチング制御信号により示されるカットオフ制御回路のカップリングモードに応じて、前記バス制御信号を前記第１の制御信号すなわち直流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するか、０の値を第１の制御信号として出力し、かつ０の値が第１の制御信号であるとき、前記バス制御信号を第２の制御信号すなわち交流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するスイッチとを含むことを特徴とするビデオプリアンプ。 - 前記クランプ信号の交流成分を除去するためのキャパシタを更に含むことを特徴とする請求項１に記載のビデオプリアンプ。
- カットオフ制御回路用のビデオプリアンプにおいて、
ビデオ入力信号をクランプ信号に加算するための第１の加算器と、
前記第１の加算器からの出力信号を増幅し、該増幅した信号をビデオ出力信号として出力する増幅器と、
第１の制御信号と前記増幅器からのビデオ出力信号とを加算するための第２の加算器と、
前記第２の加算器の出力信号を輝度制御信号と比較し、該比較結果をクランプ信号として出力する比較器と、
制御データを受け入れ、この制御データに応じてバス制御信号を発生させるスイッチング部とを含み、
前記スイッチング部は、
前記制御データを受け入れ、バス制御データ及びカットオフ制御回路のカップリングモードを示すスイッチング制御信号を発生させるバス制御ブロックと、
前記バス制御データをアナログバス制御信号に変換するデジタル−アナログ変換器と、
前記スイッチング制御信号により示されるカットオフ制御回路のカップリングモードに応じて、前記バス制御信号を前記第１の制御信号すなわち直流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するか、０の値を第１の制御信号として出力し、かつ０の値が第１の制御信号であるとき、前記バス制御信号を第２の制御信号すなわち交流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するスイッチとを含むことを特徴とするビデオプリアンプ。 - 前記クランプ信号の交流成分を除去するためのキャパシタを更に含むことを特徴とする請求項３に記載のビデオプリアンプ。
- カットオフ制御回路用のビデオプリアンプにおいて、
ビデオ入力信号を受け入れて増幅し、該増幅した信号を出力する増幅器と、
制御データを受け入れ、この制御データに応じてバス制御信号を発生させるスイッチング部と、
第１の制御信号を輝度制御信号に加算するための第２の加算器と、
前記増幅した信号を前記第２の加算器の出力信号に加算し、該加算した結果をビデオ出力信号として出力する第１の加算器とを含み、
前記スイッチング部は、
前記制御データを受け入れ、バス制御データ及びカットオフ制御回路のカップリングモードを示すスイッチング制御信号を発生させるバス制御ブロックと、
前記バス制御データをアナログバス制御信号に変換するデジタル−アナログ変換器と、
前記スイッチング制御信号により示されるカットオフ制御回路のカップリングモードに応じて、前記バス制御信号を前記第１の制御信号すなわち直流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するか、０の値を第１の制御信号として出力し、かつ０の値が第１の制御信号であるとき、前記バス制御信号を第２の制御信号すなわち交流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するスイッチとを含むことを特徴とするビデオプリアンプ。 - ビデオ入力信号及びＯＳＤ信号を受け入れ、前記ビデオ入力信号のブラックレベルを前記ＯＳＤ信号のブラックレベルと一致させてから、該ブラックレベルの一致した信号を前記増幅器に出力するビデオ入力クランプを更に含むことを特徴とする請求項５に記載のビデオプリアンプ。
- ビデオ入力信号を前置増幅し、ビデオ出力信号を出力するビデオプリアンプと、
前記ビデオプリアンプからのビデオ出力信号を増幅し、ＣＲＴ陰極を駆動する駆動アンプとからなり、
前記ビデオプリアンプは、
前記ビデオ入力信号をクランプ信号に加算するための第１の加算器と、
前記第１の加算器の出力信号を受け入れて増幅し、該増幅した信号を前記ビデオ出力信号として出力する増幅器と、
第１の制御信号と輝度制御信号とを加算するための第２の加算器と、
前記第２の加算器の出力信号を前記増幅器からのビデオ出力信号と比較し、該比較結果をクランプ信号として出力する比較器と、
制御データを受け入れ、この制御データに応じてバス制御信号を発生させるとともに、このバス制御信号を前記第１の制御信号として出力するスイッチング部とを含み、
前記スイッチング部は、
前記制御データを受け入れ、バス制御データ及びカットオフ制御回路のカップリングモードを示すスイッチング制御信号を発生させるバス制御ブロックと、
前記バス制御データをアナログバス制御信号に変換するデジタル−アナログ変換器と、
前記スイッチング制御信号により示されるカットオフ制御回路のカップリングモードに応じて、前記バス制御信号を前記第１の制御信号すなわち直流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するか、０の値を第１の制御信号として出力し、かつ０の値が第１の制御信号であるとき、前記バス制御信号を第２の制御信号すなわち交流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するスイッチとを含むことを特徴とするカットオフ制御回路。 - 前記クランプ信号の交流成分を除去するためのキャパシタを更に含むことを特徴とする請求項７に記載のカットオフ制御回路。
- ビデオ入力信号を前置増幅し、ビデオ出力信号を出力するビデオプリアンプと、
前記ビデオプリアンプからのビデオ出力信号を増幅し、ＣＲＴ陰極を駆動する駆動アンプとからなり、
前記ビデオプリアンプは、
前記ビデオ入力信号をクランプ信号に加算するための第１の加算器と、
前記第１の加算器の出力信号を受け入れて増幅し、該増幅した信号を前記ビデオ出力信号として出力する増幅器と、
第１の制御信号と前記増幅器からの前記ビデオ出力信号とを加算するための第２の加算器と、
前記第２の加算器の出力信号を輝度制御信号と比較し、該比較結果をクランプ信号として出力する比較器と、
制御データを受け入れ、この制御データに応じてバス制御信号を発生させるとともに、このバス制御信号を前記第１の制御信号として出力するスイッチング部とを含み、
前記スイッチング部は、
前記制御データを受け入れ、バス制御データ及びカットオフ制御回路のカップリングモードを示すスイッチング制御信号を発生させるバス制御ブロックと、
前記バス制御データをアナログバス制御信号に変換するデジタル−アナログ変換器と、
前記スイッチング制御信号により示されるカットオフ制御回路のカップリングモードに応じて、前記バス制御信号を前記第１の制御信号すなわち直流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するか、０の値を第１の制御信号として出力し、かつ０の値が第１の制御信号であるとき、前記バス制御信号を第２の制御信号すなわち交流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するスイッチとを含むことを特徴とするカットオフ制御回路。 - 前記クランプ信号の交流成分を除去するためのキャパシタを更に含むことを特徴とする請求項９に記載のカットオフ制御回路。
- ビデオ入力信号を前置増幅し、ビデオ出力信号を出力するビデオプリアンプと、
前記ビデオプリアンプからのビデオ出力信号を増幅し、ＣＲＴ陰極を駆動する駆動アンプとからなり、
前記ビデオプリアンプは、
前記ビデオ入力信号を受け入れて増幅し、該増幅した信号を出力する増幅器と、
制御データを受け入れ、この制御データに応じてバス制御信号を発生させるとともに、このバス制御信号を第１の制御信号として出力するスイッチング部と、
前記第１の制御信号を輝度制御信号に加算するための第２の加算器と、
前記増幅した信号を前記第２の加算器の出力信号に加算し、該加算した結果を前記ビデオ出力信号として出力する第１の加算器とを含み、
前記スイッチング部は、
前記制御データを受け入れ、バス制御データ及びカットオフ制御回路のカップリングモードを示すスイッチング制御信号を発生させるバス制御ブロックと、
前記バス制御データをアナログバス制御信号に変換するデジタル−アナログ変換器と、
前記スイッチング制御信号により示されるカットオフ制御回路のカップリングモードに応じて、前記バス制御信号を前記第１の制御信号すなわち直流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するか、０の値を第１の制御信号として出力し、かつ０の値が第１の制御信号であるとき、前記バス制御信号を第２の制御信号すなわち交流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するスイッチとを含むことを特徴とするカットオフ制御回路。 - ビデオ入力信号及びＯＳＤ信号を受け入れ、前記ビデオ入力信号のブラックレベルを前記ＯＳＤ信号のブラックレベルに一致させてから、該ブラックレベルの一致した信号を前記増幅器に出力するビデオ入力クランプを更に含むことを特徴とする請求項１１に記載のカットオフ制御回路。
- ビデオ入力信号を前置増幅し、ビデオ出力信号を出力するビデオプリアンプと、
前記ビデオプリアンプからのビデオ出力信号を増幅して出力する駆動アンプと、
一端が前記駆動アンプの出力に接続されたキャパシタと、
一端が供給電圧に接続され、さらに他端が前記キャパシタの他端に接続された第１の抵抗と、
コレクタが前記キャパシタの他端に接続されたトランジスタと、
前記トランジスタのエミッタと接地との間に接続された第２の抵抗とを含み、
前記ビデオプリアンプは、
前記ビデオ入力信号をクランプ信号に加算するための第１の加算器と、
前記第１の加算器の出力信号を受け入れて増幅し、該増幅した信号を前記ビデオ出力信号として出力する増幅器と、
第１の制御信号と輝度制御信号とを加算するための第２の加算器と、
前記第２の加算器の出力信号を前記増幅器からのビデオ出力信号と比較し、該比較結果をクランプ信号として出力する比較器と、
制御データを受け入れ、この制御データに応じてバス制御信号を発生させるとともに、０の値を前記第１の制御信号として出力し、かつ前記バス制御信号を第２の制御信号として前記トランジスタのベースに出力するスイッチング部とを含み、
前記スイッチング部は、
前記制御データを受け入れ、バス制御データ及びカットオフ制御回路のカップリングモードを示すスイッチング制御信号を発生させるバス制御ブロックと、
前記バス制御データをアナログバス制御信号に変換するデジタル−アナログ変換器と、
前記スイッチング制御信号により示されるカットオフ制御回路のカップリングモードに応じて、前記バス制御信号を前記第１の制御信号すなわち直流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するか、０の値を第１の制御信号として出力し、かつ０の値が第１の制御信号であるとき、前記バス制御信号を前記第２の制御信号すなわち交流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するスイッチとを含むことを特徴とするカットオフ制御回路。 - 前記クランプ信号の交流成分を除去するためのキャパシタを更に含むことを特徴とする請求項１３に記載のカットオフ制御回路。
- ビデオ入力信号を前置増幅し、ビデオ出力信号を出力するビデオプリアンプと、
前記ビデオプリアンプからのビデオ出力信号を増幅して出力する駆動アンプと、
一端が前記駆動アンプの出力に接続されたキャパシタと、
一端が供給電圧に接続され、さらに他端が前記キャパシタの他端に接続された第１の抵抗と、
コレクタが前記キャパシタの他端に接続されたトランジスタと、
前記トランジスタのエミッタと接地との間に接続された第２の抵抗とを含み、
前記ビデオプリアンプは、
前記ビデオ入力信号をクランプ信号に加算するための第１の加算器と、
前記第１の加算器の出力信号を受け入れて増幅し、該増幅した信号を前記ビデオ出力信号として出力する増幅器と、
第１の制御信号と前記増幅器からの前記ビデオ出力信号とを加算するための第２の加算器と、
前記第２の加算器の出力信号を輝度制御信号と比較し、該比較結果をクランプ信号として出力する比較器と、
制御データを受け入れ、この制御データに応じてバス制御信号を発生させるとともに、０の値を前記第１の制御信号として出力し、かつ前記バス制御信号を第２の制御信号として前記トランジスタのベースに出力するスイッチング部とを含み、
前記スイッチング部は、
前記制御データを受け入れ、バス制御データ及びカットオフ制御回路のカップリングモードを示すスイッチング制御信号を発生させるバス制御ブロックと、
前記バス制御データをアナログバス制御信号に変換するデジタル−アナログ変換器と、
前記スイッチング制御信号により示されるカットオフ制御回路のカップリングモードに応じて、前記バス制御信号を前記第１の制御信号すなわち直流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するか、０の値を第１の制御信号として出力し、かつ０の値が第１の制御信号であるとき、前記バス制御信号を前記第２の制御信号すなわち交流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するスイッチとを含むことを特徴とするカットオフ制御回路。 - 前記クランプ信号の交流成分を除去するためのキャパシタを更に含むことを特徴とする請求項１５に記載のカットオフ制御回路。
- ビデオ入力信号を前置増幅し、ビデオ出力信号を出力するビデオプリアンプと、
前記ビデオプリアンプからのビデオ出力信号を増幅して出力する駆動アンプと、
一端が前記駆動アンプの出力に接続されたキャパシタと、
一端が供給電圧に接続され、さらに他端が前記キャパシタの他端に接続された第１の抵抗と、
コレクタが前記キャパシタの他端に接続されたトランジスタと、
前記トランジスタのエミッタと接地との間に接続された第２の抵抗とを含み、
前記ビデオプリアンプは、
前記ビデオ入力信号を受け入れて増幅し、該増幅した信号を出力する増幅器と、
制御データを受け入れ、この制御データに応じてバス制御信号を発生させるとともに、０の値を第１の制御信号として出力し、かつ前記バス制御信号を第２の制御信号として前記トランジスタのベースに出力するスイッチング部と、
前記第１の制御信号を輝度制御信号に加算するための第２の加算器と、
前記増幅した信号を前記第２の加算器の出力信号に加算し、該加算した結果を前記ビデオ出力信号として出力する第１の加算器とを含み、
前記スイッチング部は、
前記制御データを受け入れ、バス制御データ及びカットオフ制御回路のカップリングモードを示すスイッチング制御信号を発生させるバス制御ブロックと、
前記バス制御データをアナログバス制御信号に変換するデジタル−アナログ変換器と、
前記スイッチング制御信号により示されるカットオフ制御回路のカップリングモードに応じて、前記バス制御信号を前記第１の制御信号すなわち直流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するか、０の値を第１の制御信号として出力し、かつ０の値が第１の制御信号であるとき、前記バス制御信号を前記第２の制御信号すなわち交流カップリングモードのカットオフ制御回路のカットオフ調整用制御信号として出力するスイッチとを含むことを特徴とするカットオフ制御回路。 - ビデオ入力信号及びＯＳＤ信号を受け入れ、前記ビデオ入力信号のブラックレベルを前記ＯＳＤ信号のブラックレベルに一致させてから、該ブラックレベルの一致した信号を前記増幅器に出力するビデオ入力クランプを更に含むことを特徴とする請求項１７に記載のカットオフ制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970016811A KR100230424B1 (ko) | 1997-04-30 | 1997-04-30 | 화이트 밸런스를 조정하기 위한 컷-오프 제어회로 |
| KR1997P-16811 | 1997-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10322572A JPH10322572A (ja) | 1998-12-04 |
| JP3793635B2 true JP3793635B2 (ja) | 2006-07-05 |
Family
ID=19504668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05104098A Expired - Fee Related JP3793635B2 (ja) | 1997-04-30 | 1998-03-03 | ビデオプリアンプおよびカットオフ制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6281943B1 (ja) |
| JP (1) | JP3793635B2 (ja) |
| KR (1) | KR100230424B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323012B1 (ko) * | 1998-06-26 | 2002-02-09 | 다카노 야스아키 | 화이트 밸런스 조정 장치 |
| US6556254B1 (en) * | 1998-08-27 | 2003-04-29 | Koninklijke Philips Electronics N.V. | Black and white level stabilization |
| JP2002135798A (ja) * | 2000-10-25 | 2002-05-10 | Mitsubishi Electric Corp | Ｃｒｔ表示装置およびカットオフ調整方法 |
| US7184097B2 (en) * | 2000-12-20 | 2007-02-27 | Matsushita Electric Industrial Co., Ltd. | On-screen display apparatus |
| FR2889003A1 (fr) * | 2005-07-22 | 2007-01-26 | St Microelectronics Sa | Adaptation automatique d'une source video a un recepteur |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3161721B2 (ja) * | 1990-10-19 | 2001-04-25 | 株式会社日立製作所 | 増幅回路及びディスプレイ装置 |
| TW269766B (ja) * | 1993-02-05 | 1996-02-01 | Thomson Consumer Electronics | |
| US5726540A (en) * | 1995-12-22 | 1998-03-10 | Sony Corporation | Transient enhancement circuit for CRT amplifier |
-
1997
- 1997-04-30 KR KR1019970016811A patent/KR100230424B1/ko not_active IP Right Cessation
-
1998
- 1998-03-03 JP JP05104098A patent/JP3793635B2/ja not_active Expired - Fee Related
- 1998-04-30 US US09/071,329 patent/US6281943B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10322572A (ja) | 1998-12-04 |
| KR100230424B1 (ko) | 1999-11-15 |
| US6281943B1 (en) | 2001-08-28 |
| KR19980079136A (ko) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191760B1 (en) | Video input level control circuit in a video appliance | |
| JP3793635B2 (ja) | ビデオプリアンプおよびカットオフ制御回路 | |
| US6650371B1 (en) | Multiplexed video signal interface signal, system and method | |
| JPH0229169A (ja) | 広帯域ａｂ級ｃｒｔ陰極ドライブ回路 | |
| US6208094B1 (en) | Multiplexed video interface system | |
| US6369527B1 (en) | Vertical blanking circuit and bias clamp boost supply | |
| KR0172708B1 (ko) | 화면 줌 조정회로 | |
| US7184099B1 (en) | Controllable signal baseline and frequency emphasis circuit | |
| JP3524115B2 (ja) | 輪郭補正装置 | |
| US4698681A (en) | Dual intensity video circuit | |
| KR100442856B1 (ko) | 비디오 증폭기 | |
| KR0138676B1 (ko) | 모니터의 알지비 밝기신호의 디씨 레벨 제어회로 | |
| KR0160826B1 (ko) | 모니터의 과열 방지회로 | |
| KR960002454Y1 (ko) | 영상클램프회로 | |
| JP3318697B2 (ja) | 差動増幅回路 | |
| KR19980022748U (ko) | 모니터에 있어서 전원온시 화면 안정화회로 | |
| JPH11341512A (ja) | ホワイトバランス調整装置 | |
| KR19980047488U (ko) | 모니터에 있어서 바이어스 전압 공급회로 | |
| JPH10108084A (ja) | 映像信号出力装置 | |
| JPH0391374A (ja) | ブライトコントロール回路 | |
| JP2505821Y2 (ja) | 映像出力回路 | |
| JPH06105961B2 (ja) | 増幅回路 | |
| JPH10135833A (ja) | Ａ／ｄ変換デバイス | |
| JPS63257786A (ja) | 陰極線管上のピクセルによる処理データの表示装置 | |
| JPH08274563A (ja) | 信号のコアリング閾値を調整する回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |