JP3788123B2 - バイアス電流補償回路 - Google Patents
バイアス電流補償回路 Download PDFInfo
- Publication number
- JP3788123B2 JP3788123B2 JP22552999A JP22552999A JP3788123B2 JP 3788123 B2 JP3788123 B2 JP 3788123B2 JP 22552999 A JP22552999 A JP 22552999A JP 22552999 A JP22552999 A JP 22552999A JP 3788123 B2 JP3788123 B2 JP 3788123B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- compensation
- transistors
- transistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、差動増幅回路の入力バイアス電流をキャンセルする回路に関し、特に誤差電流がなく、入力範囲が広いバイアス電流補償回路に関する。
【０００２】
【従来の技術】
従来のバイアス電流補償回路はトランジスタをカスコード接続して、このカスコード段のベース電流と同じ電流を入力トランジスタのベースに流し込むように制御するものである。
【０００３】
図６はこのような従来の差動増幅回路とバイアス電流補償回路の一例を示す構成回路図である。図６において１，２，１０，１１及び１５はＰＮＰトランジスタ（以下、単にトランジスタと呼ぶ。）、３及び４は抵抗、５，６，７及び８はＮＰＮトランジスタ（以下、単にトランジスタと呼ぶ。）、９及び１２は定電流源、１３及び１４はダイオード、１００及び１０１は差動の入力信号、１０２及び１０３は差動の出力信号である。
【０００４】
また、３〜９は差動増幅回路５０を、５及び６はカスコード段５１を、１，２及び１０〜１５はバイアス電流補償回路５２を、１２〜１５はバイアス電圧発生手段５３を、１，２，１０及び１１は補償電流印加手段５４をそれぞれ構成している。
【０００５】
入力信号１００は差動増幅回路５０の一方の入力トランジスタであるトランジスタ７のベース及びトランジスタ１のコレクタに接続され、入力信号１０１は差動増幅回路５０の他方の入力トランジスタであるトランジスタ８のベース及びトランジスタ１１のコレクタに接続される。
【０００６】
トランジスタ７のエミッタはトランジスタ８のエミッタ、定電流源９の一端及びトランジスタ１５のベースに接続され、トランジスタ７及び８のコレクタはそれぞれトランジスタ５及び６のエミッタに接続される。
【０００７】
トランジスタ５のベースはトランジスタ１及び２のベース及びトランジスタ２のコレクタに接続され、トランジスタ６のベースはトランジスタ１０及び１１のベース及びトランジスタ１０のコレクタに接続される。
【０００８】
トランジスタ５のコレクタは出力信号１０２を出力すると共に抵抗３の一端に接続され、トランジスタ６のコレクタは出力信号１０３を出力すると共に抵抗４の一端に接続される。
【０００９】
トランジスタ１のエミッタはトランジスタ２，１０及び１１のエミッタ、定電流源１２の一端及びダイオード１３のアノードにそれぞれ接続され、ダイオード１３のカソードはダイオード１４のアノードに接続される。また、ダイオード１４のカソードはトランジスタ１５のエミッタに接続される。
【００１０】
さらに、抵抗３及び４の他端と定電流源１２の他端は正電圧源”ＶCC”にそれぞれ接続され、定電流源９の他端及びトランジスタ１５のコレクタは負電圧源”ＶEE”にそれぞれ接続される。
【００１１】
ここで、図６に示す従来例の動作を説明する。定電流源１２、ダイオード１３及び１４とトランジスタ１５で構成されるバイアス電圧発生手段５３はトランジスタ１，２，１０及び１１のエミッタにバイアス電圧”Ｖｂｉａｓ”を印加する。
【００１２】
このバイアス電圧”Ｖｂｉａｓ”はトランジスタ７及び８のエミッタ電圧に対して、トランジスタ１５のベース・エミッタ間電圧分とダイオード１３及び１４の順方向の電圧降下分だけ加算した電圧値、言い換えれば、トランジスタ７及び８のエミッタ電圧に対してダイオード３個の電圧降下分高い電圧値となる。
【００１３】
このため、トランジスタ７及び８のコレクタ電圧は印加されたバイアス電圧よりもトランジスタ２及びトランジスタ５のベース・エミッタ間電圧分だけ低い値となり、バイアス電圧に対してダイオード２個の電圧降下分低い電圧値となっている。言い換えれば、トランジスタ７及び８のエミッタ電圧に対してダイオード１個の電圧降下分高い電圧値となっている。
【００１４】
一方、トランジスタ７及び８のベース電圧はトランジスタ７及び８のエミッタ電圧よりもそのベース・エミッタ間電圧分だけ高いことになる。言い換えれば、トランジスタ７及び８のエミッタ電圧に対してダイオード１個の電圧降下分高い電圧値となっている。
【００１５】
すなわち、トランジスタ７及び８のベース電圧及びコレクタ電圧は等しく、その値はトランジスタ７及び８のエミッタ電圧に対してダイオード１個の電圧降下分高い電圧値であるので、トランジスタ７及び８のコレクタ・ベース間電圧は”０”になる。
【００１６】
この結果、差動増幅回路５０の入力トランジスタであるトランジスタ７及び８はコレクタ・ベース間電圧が”０”になる。
【００１７】
【発明が解決しようとする課題】
しかし、図６に示す従来例では入力バイアス電流が完全に補償されず誤差電流が残ってしまうと言った問題点があった。
【００１８】
ここで、この問題点について更に説明する。図６においてトランジスタ５のエミッタ電流”ｉｅ５”はトランジスタ７のコレクタ電流”ｉｃ７”と等しいので、
ｉｅ５＝ｉｃ７ （１）
となる。
【００１９】
一方、トランジスタ５のエミッタ電流”ｉｅ５”はトランジスタ５のベース電流を”ｉｂ５”、トランジスタ５の増幅率を”β”とすれば、
ｉｅ５＝(１＋β)・ｉｂ５ （２）
となる。
【００２０】
さらに、トランジスタ１及び２のベース電流をそれぞれ”ｉｂ１”及び”ｉｂ２”、トランジスタ２のコレクタ電流を”ｉｃ２”とすれば、
ｉｅ５＝(１＋β)・{ｉｃ２＋ｉｂ２＋ｉｂ１} （３）
なり、”ｉｂ１＝ｉｂ２”とすれば、
ｉｅ５＝(１＋β)・{ｉｃ２＋２・ｉｂ２} （４）
となる。
【００２１】
また、トランジスタ７のベース電流”ｉｂ７”は、トランジスタ７の増幅率をトランジスタ５と同じく”β”とすれば、
となる。
【００２２】
但し、図６に示す従来例ではバイアス補償回路５２を構成するトランジスタ１のコレクタ電流”ｉｃ１”が補償電流としてトランジスタ７のベースに印加されるので、実際の誤差電流”ｉｅｒｒ”は、
ｉｅｒｒ＝ｉｂ７−ｉｃ１ （６）
となる。
【００２３】
ここで、”ｉｃ１＝ｉｃ２”とすれば、
となる。
【００２４】
さらに、”ｉｃ２＝β・ｉｂ２”であるから、式（７）は、
となる。
【００２５】
このように、式（８）に示す分だけ誤差電流が残留してしまい入力バイアス電流を完全に補償することができない。
【００２６】
また、図６に示す従来例では、入力バイアス電流を補償することができる入力信号の入力電圧範囲が狭いと言った問題点があった。
【００２７】
すなわち、差動増幅回路５０の入力段のトランジスタがカスコード接続になっているため、トランジスタ７、トランジスタ５及びトランジスタ２のそれぞれのベースエミッタ間電圧（Ｖｂｅ）分の電位差（３・Ｖｂｅ）が必要になる。このため、電位差（３・Ｖｂｅ）の分だけバイアス電流補償回路５２が動作することができる入力電圧範囲が狭くなってしまう。
従って本発明が解決しようとする課題は、誤差電流がなく、入力範囲が広いバイアス電流補償回路を実現することにある。
【００２８】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
差動増幅回路の入力バイアス電流をキャンセルするバイアス電流補償回路において、
前記差動増幅回路を構成するトランジスタのコレクタ電流密度と同一のコレクタ電流密度を有するトランジスタで構成され前記差動増幅回路を構成するトランジスタの各電位と同じ電位で動作する補償回路手段と、前記差動増幅回路及び前記補償回路手段とに補償電流を印加する補償電流印加手段と、一端が正電圧源に接続された定電流源と、この定電流源の他端がコレクタ及びベースに接続された第１のトランジスタと、コレクタが負電圧源に接続され、前記第１のトランジスタのエミッタがエミッタに接続され、ベースが前記差動増幅回路を構成するトランジスタ対のエミッタに接続される第２のトランジスタとから構成され前記定電流源の他端が前記補償電流印加手段にバイアス電圧を供給する共に前記差動増幅回路と前記補償回路手段にそれぞれ印加される補償電流の差分を前記差動増幅回路のエミッタ電流の値を調整して相殺する調整手段とを備えたことにより、誤差電流がなく、入力範囲が広くなる。
【００２９】
請求項２記載の発明は、
請求項１記載の発明であるバイアス電流補償回路において、
前記補償回路手段が、
一端が正電圧源に接続された抵抗と、一端が負電圧源に接続された定電流源と、各々のコレクタが前記抵抗の他端に接続され、各々のエミッタが前記定電流源の他端に接続され、各々のエミッタに共通の前記補償電流が印加される１対のトランジスタとから構成されたことにより、誤差電流がなく、入力範囲が広くなる。
【００３０】
請求項３記載の発明は、
請求項１記載の発明であるバイアス電流補償回路において、
前記補償電流印加手段が、
前記調整手段からのバイアス電圧が共通に接続されたエミッタに供給された４つのトランジスタから構成され、これらのトランジスタのうち４つのベース及び２つのコレクタがそれぞれ前記補償回路手段に接続され、残りの２つのコレクタが前記差動増幅回路に接続されたことにより、誤差電流がなく、入力範囲が広くなる。
【００３１】
請求項４記載の発明は、
請求項１乃至請求項３記載の発明であるバイアス電流補償回路において、
前記差動増幅回路を構成する定電流源の出力電流値を”Ｉ１”、前記補償回路手段を構成する定電流源の出力電流値を”Ｉ２”、前記調整手段を構成する定電流源の出力電流値を”Ｉ３”とした場合に、
Ｉ１＝Ｉ２
Ｉ３＝２×Ｉ１
であることにより、誤差電流がなく、入力範囲が広くなる。
【００３２】
請求項５記載の発明は、
請求項４記載の発明であるバイアス電流補償回路において、
ＮＰＮトランジスタの増幅率を”βｎ”、ＰＮＰトランジスタの増幅率を”βｐ”とした場合に、
Ｉ３＝２×Ｉ１・ ( １＋βｐ ) ・ ( ２＋βｎ ) ／ {( １＋βｎ ) ・ ( ２＋βｐ )}
であることにより、誤差電流がなく、入力範囲が広くなる。
【００３５】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る差動増幅回路とバイアス電流補償回路の一実施例を示す構成回路図である。図１において１６，２７，２８，２９及び３０はそれぞれ抵抗値が等しい抵抗、１７，１８，２５，３１及び３２はＮＰＮトランジスタ（以下、単にトランジスタと呼ぶ。）、１９，２０及び３３は定電流源、２１，２２，２３，２４及び２６はＰＮＰトランジスタ（以下、単にトランジスタと呼ぶ。）、１００ａ及び１０１ａは差動の入力信号である。
【００３６】
また、２７〜３３は差動増幅回路５０ａを、２１，２２，２３及び２４は補償電流印加手段５４ａを、１６〜２６はバイアス電流補償回路５５を、１６〜１９は補償回路手段５６を、２０，２５及び２６はバイアス電圧発生機能を備えた調整手段５７をそれぞれ構成している。但し、差動増幅回路５０ａの差動の出力信号に関しては記載を省略している。
【００３７】
抵抗１６の一端はトランジスタ１７及び１８のコレクタにそれぞれ接続され、トランジスタ１７及び１８のエミッタはそれぞれ定電流源１９の一端に接続される。
【００３８】
トランジスタ１７のベースはトランジスタ１８，２１，２２，２３及び２４のベース、トランジスタ２１及び２２のコレクタにそれぞれ接続され、トランジスタ２１のエミッタは定電流源２０の一端、トランジスタ２２，２３及び２４のエミッタ、トランジスタ２５のコレクタ及びベースにそれぞれ接続される。
【００３９】
また、入力信号１００ａはトランジスタ２３のコレクタ及びトランジスタ３１のベースに接続され、入力信号１００ｂはトランジスタ２４のコレクタ及びトランジスタ３２のベースに接続される。
【００４０】
トランジスタ３１のエミッタはトランジスタ３２のエミッタ、トランジスタ２６のベース及び定電流源３３の一端に接続され、トランジスタ２６のエミッタはトランジスタ２５のエミッタに接続される。
【００４１】
また、トランジスタ３１及び３２のコレクタは抵抗２８及び３０の一端にそれぞれ接続され、抵抗２８及び３０の他端は抵抗２７及び２９の一端にそれぞれ接続される。
【００４２】
さらに、抵抗１６，２７及び２９の他端と定電流源２０の他端は正電圧源”ＶCC”にそれぞれ接続され、定電流源１９及び３３の他端とトランジスタ２６のコレクタは負電圧源”ＶEE”にそれぞれ接続される。
【００４３】
ここで、図１に示す実施例の動作を説明する。補償回路手段５６を構成するトランジスタのコレクタ電流密度は差動増幅回路５０ａを構成するトランジスタのコレクタ電流密度と同一である。（以下、単に、補償回路手段５６は差動増幅回路５０ａと電流密度が同一であると記述する。）
【００４４】
この補償回路手段５６に対し、バイアス電圧発生機能を備えた調整手段５７により補償回路手段５６を構成するトランジスタの各電位が差動増幅回路５０ａを構成するトランジスタの各電位と同じになるように補償電流印加手段５４ａを構成する各トランジスタ２１〜２４のエミッタにバイアス電圧”Ｖｂｉａｓ’”を供給する。（以下、単に、補償回路手段５６は差動増幅回路５０ａと同一動作点で動作させると記述する。）
【００４５】
このバイアス電圧”Ｖｂｉａｓ’”はトランジスタ３１及び３２のエミッタ電圧にトランジスタ２５及び２６のベース・エミッタ間電圧分だけ加算した電圧値、言い換えれば、トランジスタ３１及び３２のエミッタ電圧に対してダイオード２個の電圧降下（２・Ｖｂｅ）分高い電圧値となる。
【００４６】
この状態で、補償回路手段５６を構成するトランジスタ１７及び１８のベースにはトランジスタ２１〜２４のベース電流と、トランジスタ２１及び２２のコレクタ電流とがそれぞれ加算された補償電流”Ｉｃｏｍｐ’”が流れ込む。
【００４７】
この補償電流”Ｉｃｏｍｐ’”はそのままトランジスタ１７及び１８のベース電流”ｉｂ’”として流れ込むことになるので、”Ｉｃｏｍｐ’＝ｉｂ’”となり、補償回路手段５６の誤差電流を”Ｉｅｒｒ’”とすれば式（６）から、
となる。
【００４８】
すなわち、差動増幅回路５０ａは補償回路手段５６と電流密度が同一であるので上述の補償電流”Ｉｃｏｍｐ’”と同一値の補償電流を差動増幅回路５０ａに印加すれば良い。
【００４９】
但し、補償電流印加手段５４ａにより差動増幅回路５０ａに印加される補償電流”Ｉｃｏｍｐ”はトランジスタ２３及び２４のコレクタ電流のみが加算された電流値であり、補償電流”Ｉｃｏｍｐ’”と比較してトランジスタ２１〜２４のベース電流分だけ少ない値である。したがって、このままの補償電流では誤差電流が”０”にはならない。
【００５０】
この時、トランジスタ２６のベース電流はトランジスタ３１及び３２のエミッタに供給されるので、実際にトランジスタ３１及び３２に流れるエミッタ電流はトランジスタ２６のベース電流分減少することになる。
【００５１】
このため、トランジスタ３１及び３２に流れるエミッタ電流が減少することにより、トランジスタ３１及び３２に流れるベース電流が減少する。そして、このトランジスタ３１及び３２に流れるベース電流の減少分がトランジスタ２１〜２４のベース電流分に等しくするように回路定数を調整すれば良い。
【００５２】
すなわち、差動増幅回路５０ａの本来のベース電流を”Ｉｂ（＝ｉｂ’）”、誤差電流を”Ｉｅｒｒ”とし、トランジスタ３１及び３２に流れるベース電流の減少分（＝トランジスタ２１〜２４のベース電流分）を”ΔＩ”とすれば、
となり、誤差電流は”０”になる。
【００５３】
また、差動増幅回路５０ａの入力段のトランジスタからトランジスタ２６及びトランジスタ２５のそれぞれのベースエミッタ間電圧（Ｖｂｅ）分の電位差（２・Ｖｂｅ）が必要になる。一方、従来例ではベースエミッタ間電圧３個分の電位差（３・Ｖｂｅ）が必要であったので、従来例と比較してバイアス電流補償回路５５が動作することができる入力電圧範囲が広くなる。
【００５４】
この結果、差動増幅回路５０ａと同一電流密度を有する補償回路手段５６を同一動作点で動作させ、差動増幅回路５０ａと補償回路手段５６との各々の補償電流の差分を差動増幅回路５０ａのエミッタ電流の値を調整して相殺することにより、誤差電流がなくなる。また、入力電圧範囲を広くすることが可能になる。
【００５５】
また、前述の回路定数の調整方法について更に説明する。定電流源１９及び３３の出力電流”Ｉ１９”及び”Ｉ３３”が互いに等しくする（Ｉ１９＝Ｉ３３）。
【００５６】
この場合、補償回路手段５６を構成するトランジスタ１７及び１８のベース電流”ｉｂ’”は、トランジスタの増幅率を”β”、トランジスタ１７及び１８の個々のベース電流を”ｉｂ１７”及び”ｉｂ１８”とすれば、
となる。
【００５７】
そして、トランジスタ２１，２２，２３及び２４のベース電流を”ｉｂ２１”，”ｉｂ２２”，”ｉｂ２３”及び”ｉｂ２４”とし、トランジスタ２１及び２２のコレクタ電流を”ｉｃ２１”及び”ｉｃ２２”とすれば、式（１１）は、式（９）から、
となる。
【００５８】
ここで、”ｉｃ２１＝ｉｃ２２”及び”ｉｂ２１＝ｉｂ２２＝ｉｂ２３＝ｉｂ２４”とすれば、式（１２）は、
となる。
【００５９】
式（１３）を”ｉｃ２１”に関して解くと、
となる。
【００６０】
一方、差動増幅回路５０ａ側のトランジスタ３１及び３２のベース電流”ｉｂ”は、
ｉｂ＝(Ｉ３３−ｉｂ２６)／(１＋β) （１５）
となる。
【００６１】
ここで、トランジスタ２６のベース電流を”ｉｂ２６”、トランジスタ２３及び２４のコレクタ電流を”ｉｃ２３”及び”ｉｃ２４”し、差動増幅回路５０ａに印加される補償電流”Ｉｃｏｍｐ”とトランジスタ３１及び３２のベース電流”ｉｂ”が等しくなるようにすれば誤差電流”Ｉｅｒｒ”は”０”になるので、
となる。
【００６２】
ここで、”ｉｃ２１＝ｉｃ２３＝ｉｃ２４”とすれば式（１６）は、
となる。
【００６３】
さらに、式（１７）を”ｉｂ２６”に関して解けば、
ｉｂ２６＝Ｉ３３−２・ｉｃ２１・(１＋β) （１８）
となる。
【００６４】
そして、式（１８）に式（１４）を代入すれば、
となる。
【００６５】
また、トランジスタ２６のエミッタ電流を”ｉｅ２６”、トランジスタ２６の増幅率を”β”とすれば、
ｉｅ２６＝(１＋β)・ｉｂ２６ （２０）
であるので、式（２０）を式（１９）に代入すれば、
ｉｅ２６＝(１＋β)・Ｉ３３・{１−１／(１＋２／β)} （２１）
となる。
【００６６】
さらに、定電流源２０の出力電流を”Ｉ２０”、トランジスタ２１，２２，２３及び２４のエミッタ電流を”ｉｅ２１”，”ｉｅ２２”，”ｉｅ２３”及び”ｉｅ２４”（但し、”ｉｅ２１＝ｉｅ２２＝ｉｅ２３＝ｉｅ２４”）として、補償電流印加手段５４ａと調整手段５７が動作するためには、
となる。
【００６７】
式（２２）に式（１４）を代入すれば、
となる。
【００６８】
さらに、式（２３）に式（２１）を代入すれば、
となる。
【００６９】
すなわち、
Ｉ２０＝２・Ｉ３３ （２５）
となるように定電流源２０の出力電流値を設定すれば、差動増幅回路５０ａに印加される補償電流”Ｉｃｏｍｐ”とトランジスタ３１及び３２のベース電流”ｉｂ”が等しくなるので、誤差電流”Ｉｅｒｒ”は”０”になる。
【００７０】
また、図２及び図３は実施例と従来例の動作のシミュレーションに用いた回路図であり、図４はシミュレーションの結果を示す特性曲線図である。更に、図５はシミュレーション結果をまとめた表である。
【００７１】
図２において１６〜３３，１００ａ及び１０１ａは図１と同一符号を付してあり、３４及び３５は電圧源、３６は演算増幅器である。接続関係に関しても図１に示す実施例とほぼ同一であり異なる点は以下の点である。
【００７２】
正電圧源”ＶCC”のラインに電圧源３４の正出力端子が接続され、負電圧源”ＶEE”のラインに電圧源３４の負出力端子が接続されると共に接地される。また、トランジスタ３１のベースと接地との間に誤差電流”ＩＥＲＲ”を発生させる電圧源３５が接続される。
【００７３】
さらに、トランジスタ３１及び３２のコレクタが演算増幅器３６の反転入力端子及び非反転入力端子にそれぞれ接続され、演算増幅器３６の出力端子がトランジスタ３２のベースに接続される。
【００７４】
一方、図３において１〜１５，１００及び１０１は図６と同一符号を付してあり、３７及び３８は電圧源、３９は演算増幅器である。接続関係に関しても図６に示す従来例とほぼ同一であり異なる点は以下の点である。
【００７５】
正電圧源”ＶCC”のラインに電圧源３７の正出力端子が接続され、負電圧源”ＶEE”のラインに電圧源３７の負出力端子が接続されると共に接地される。また、トランジスタ７のベースと接地との間に誤差電流”ＩＥＲＲ”を発生させる電圧源３８が接続される。
【００７６】
さらに、トランジスタ５及び６のコレクタが演算増幅器２９の反転入力端子及び非反転入力端子にそれぞれ接続され、演算増幅器３９の出力端子がトランジスタ８のベースに接続される。
【００７７】
図４中”ＳＲ０１”は図２に示す実施例の動作をシミュレーションした結果を示す曲線であり、図４中”ＳＲ０２”は図３に示す従来例の動作をシミュレーションした結果を示す曲線である。
【００７８】
図４から分かるように、図4中”ＳＲ０１”に示す実施例の方がｙ軸の誤差電流が小さく、また、ｚ軸の入力範囲が広いことが分かる。すなわち、図５から誤差電流は従来例では”１．４５ｎＡ ＠２．５Ｖ”であったのに対して実施例では”０．００５ｎＡ ＠２．５Ｖ”と大幅に改善されている。
【００７９】
また、入力範囲に関しても従来例の”４．４４Ｖ”に対して”４．９７Ｖ（４．９９Ｖ−１７．４ｍＶ）”と改善されている。
【００８０】
なお、図１に示す実施例ではＮＰＮトランジスタとＰＮＰトランジスタの増幅率”β”が等しいものとして取り扱っているが、両者の値が異なる場合、ＮＰＮトランジスタの増幅率を”βｎ”、ＰＮＰトランジスタの増幅率を”βｐ”とすれば、
となるように、定電流源２０の出力電流値を設定することにより、ＮＰＮトランジスタとＰＮＰトランジスタとの増幅率が異なる場合であっても誤差電流を”０”にすることができる。
【００８１】
また、差動増幅回路５０ａにカスコード接続が無いのでノイズの発生源が少なくなり出力ノイズが低減される。
【００８２】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１乃至請求項５の発明によれば、差動増幅回路と同一電流密度を有する補償回路手段を同一動作点で動作させ、差動増幅回路と補償回路手段との各々の補償電流の差分を差動増幅回路のエミッタ電流の値を調整して相殺することにより、誤差電流がなくなる。また、入力電圧範囲を広くすることが可能になる。
【図面の簡単な説明】
【図１】本発明に係る差動増幅回路とバイアス電流補償回路の一実施例を示す構成回路図である。
【図２】実施例の動作のシミュレーションに用いた回路図である。
【図３】従来例の動作のシミュレーションに用いた回路図である。
【図４】シミュレーションの結果を示す特性曲線図である。
【図５】シミュレーション結果をまとめた表である。
【図６】従来の差動増幅回路とバイアス電流補償回路の一例を示す構成回路図である。
【符号の説明】
１，２，１０，１１，１５，２１，２２，２３，２４，２６ ＰＮＰトランジスタ
３，４，１６，２７，２８，２９，３０ 抵抗
５，６，７，８，１７，１８，２５，３１，３２ ＮＰＮトランジスタ
９，１２，１９，２０，３３ 定電流源
１３，１４ ダイオード
３４，３５，３７，３８ 電圧源
３６，３９ 演算増幅器
５０，５０ａ 差動増幅回路
５１ カスコード段
５２，５５ バイアス電流補償回路
５３ バイアス電圧発生手段
５４，５４ａ 補償電流印加手段
５６ 補償回路手段
５７ 調整手段
１００，１００ａ，１０１，１０１ａ 入力信号
１０２，１０３ 出力信号
【発明の属する技術分野】
本発明は、差動増幅回路の入力バイアス電流をキャンセルする回路に関し、特に誤差電流がなく、入力範囲が広いバイアス電流補償回路に関する。
【０００２】
【従来の技術】
従来のバイアス電流補償回路はトランジスタをカスコード接続して、このカスコード段のベース電流と同じ電流を入力トランジスタのベースに流し込むように制御するものである。
【０００３】
図６はこのような従来の差動増幅回路とバイアス電流補償回路の一例を示す構成回路図である。図６において１，２，１０，１１及び１５はＰＮＰトランジスタ（以下、単にトランジスタと呼ぶ。）、３及び４は抵抗、５，６，７及び８はＮＰＮトランジスタ（以下、単にトランジスタと呼ぶ。）、９及び１２は定電流源、１３及び１４はダイオード、１００及び１０１は差動の入力信号、１０２及び１０３は差動の出力信号である。
【０００４】
また、３〜９は差動増幅回路５０を、５及び６はカスコード段５１を、１，２及び１０〜１５はバイアス電流補償回路５２を、１２〜１５はバイアス電圧発生手段５３を、１，２，１０及び１１は補償電流印加手段５４をそれぞれ構成している。
【０００５】
入力信号１００は差動増幅回路５０の一方の入力トランジスタであるトランジスタ７のベース及びトランジスタ１のコレクタに接続され、入力信号１０１は差動増幅回路５０の他方の入力トランジスタであるトランジスタ８のベース及びトランジスタ１１のコレクタに接続される。
【０００６】
トランジスタ７のエミッタはトランジスタ８のエミッタ、定電流源９の一端及びトランジスタ１５のベースに接続され、トランジスタ７及び８のコレクタはそれぞれトランジスタ５及び６のエミッタに接続される。
【０００７】
トランジスタ５のベースはトランジスタ１及び２のベース及びトランジスタ２のコレクタに接続され、トランジスタ６のベースはトランジスタ１０及び１１のベース及びトランジスタ１０のコレクタに接続される。
【０００８】
トランジスタ５のコレクタは出力信号１０２を出力すると共に抵抗３の一端に接続され、トランジスタ６のコレクタは出力信号１０３を出力すると共に抵抗４の一端に接続される。
【０００９】
トランジスタ１のエミッタはトランジスタ２，１０及び１１のエミッタ、定電流源１２の一端及びダイオード１３のアノードにそれぞれ接続され、ダイオード１３のカソードはダイオード１４のアノードに接続される。また、ダイオード１４のカソードはトランジスタ１５のエミッタに接続される。
【００１０】
さらに、抵抗３及び４の他端と定電流源１２の他端は正電圧源”ＶCC”にそれぞれ接続され、定電流源９の他端及びトランジスタ１５のコレクタは負電圧源”ＶEE”にそれぞれ接続される。
【００１１】
ここで、図６に示す従来例の動作を説明する。定電流源１２、ダイオード１３及び１４とトランジスタ１５で構成されるバイアス電圧発生手段５３はトランジスタ１，２，１０及び１１のエミッタにバイアス電圧”Ｖｂｉａｓ”を印加する。
【００１２】
このバイアス電圧”Ｖｂｉａｓ”はトランジスタ７及び８のエミッタ電圧に対して、トランジスタ１５のベース・エミッタ間電圧分とダイオード１３及び１４の順方向の電圧降下分だけ加算した電圧値、言い換えれば、トランジスタ７及び８のエミッタ電圧に対してダイオード３個の電圧降下分高い電圧値となる。
【００１３】
このため、トランジスタ７及び８のコレクタ電圧は印加されたバイアス電圧よりもトランジスタ２及びトランジスタ５のベース・エミッタ間電圧分だけ低い値となり、バイアス電圧に対してダイオード２個の電圧降下分低い電圧値となっている。言い換えれば、トランジスタ７及び８のエミッタ電圧に対してダイオード１個の電圧降下分高い電圧値となっている。
【００１４】
一方、トランジスタ７及び８のベース電圧はトランジスタ７及び８のエミッタ電圧よりもそのベース・エミッタ間電圧分だけ高いことになる。言い換えれば、トランジスタ７及び８のエミッタ電圧に対してダイオード１個の電圧降下分高い電圧値となっている。
【００１５】
すなわち、トランジスタ７及び８のベース電圧及びコレクタ電圧は等しく、その値はトランジスタ７及び８のエミッタ電圧に対してダイオード１個の電圧降下分高い電圧値であるので、トランジスタ７及び８のコレクタ・ベース間電圧は”０”になる。
【００１６】
この結果、差動増幅回路５０の入力トランジスタであるトランジスタ７及び８はコレクタ・ベース間電圧が”０”になる。
【００１７】
【発明が解決しようとする課題】
しかし、図６に示す従来例では入力バイアス電流が完全に補償されず誤差電流が残ってしまうと言った問題点があった。
【００１８】
ここで、この問題点について更に説明する。図６においてトランジスタ５のエミッタ電流”ｉｅ５”はトランジスタ７のコレクタ電流”ｉｃ７”と等しいので、
ｉｅ５＝ｉｃ７ （１）
となる。
【００１９】
一方、トランジスタ５のエミッタ電流”ｉｅ５”はトランジスタ５のベース電流を”ｉｂ５”、トランジスタ５の増幅率を”β”とすれば、
ｉｅ５＝(１＋β)・ｉｂ５ （２）
となる。
【００２０】
さらに、トランジスタ１及び２のベース電流をそれぞれ”ｉｂ１”及び”ｉｂ２”、トランジスタ２のコレクタ電流を”ｉｃ２”とすれば、
ｉｅ５＝(１＋β)・{ｉｃ２＋ｉｂ２＋ｉｂ１} （３）
なり、”ｉｂ１＝ｉｂ２”とすれば、
ｉｅ５＝(１＋β)・{ｉｃ２＋２・ｉｂ２} （４）
となる。
【００２１】
また、トランジスタ７のベース電流”ｉｂ７”は、トランジスタ７の増幅率をトランジスタ５と同じく”β”とすれば、
【００２２】
但し、図６に示す従来例ではバイアス補償回路５２を構成するトランジスタ１のコレクタ電流”ｉｃ１”が補償電流としてトランジスタ７のベースに印加されるので、実際の誤差電流”ｉｅｒｒ”は、
ｉｅｒｒ＝ｉｂ７−ｉｃ１ （６）
となる。
【００２３】
ここで、”ｉｃ１＝ｉｃ２”とすれば、
【００２４】
さらに、”ｉｃ２＝β・ｉｂ２”であるから、式（７）は、
【００２５】
このように、式（８）に示す分だけ誤差電流が残留してしまい入力バイアス電流を完全に補償することができない。
【００２６】
また、図６に示す従来例では、入力バイアス電流を補償することができる入力信号の入力電圧範囲が狭いと言った問題点があった。
【００２７】
すなわち、差動増幅回路５０の入力段のトランジスタがカスコード接続になっているため、トランジスタ７、トランジスタ５及びトランジスタ２のそれぞれのベースエミッタ間電圧（Ｖｂｅ）分の電位差（３・Ｖｂｅ）が必要になる。このため、電位差（３・Ｖｂｅ）の分だけバイアス電流補償回路５２が動作することができる入力電圧範囲が狭くなってしまう。
従って本発明が解決しようとする課題は、誤差電流がなく、入力範囲が広いバイアス電流補償回路を実現することにある。
【００２８】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
差動増幅回路の入力バイアス電流をキャンセルするバイアス電流補償回路において、
前記差動増幅回路を構成するトランジスタのコレクタ電流密度と同一のコレクタ電流密度を有するトランジスタで構成され前記差動増幅回路を構成するトランジスタの各電位と同じ電位で動作する補償回路手段と、前記差動増幅回路及び前記補償回路手段とに補償電流を印加する補償電流印加手段と、一端が正電圧源に接続された定電流源と、この定電流源の他端がコレクタ及びベースに接続された第１のトランジスタと、コレクタが負電圧源に接続され、前記第１のトランジスタのエミッタがエミッタに接続され、ベースが前記差動増幅回路を構成するトランジスタ対のエミッタに接続される第２のトランジスタとから構成され前記定電流源の他端が前記補償電流印加手段にバイアス電圧を供給する共に前記差動増幅回路と前記補償回路手段にそれぞれ印加される補償電流の差分を前記差動増幅回路のエミッタ電流の値を調整して相殺する調整手段とを備えたことにより、誤差電流がなく、入力範囲が広くなる。
【００２９】
請求項２記載の発明は、
請求項１記載の発明であるバイアス電流補償回路において、
前記補償回路手段が、
一端が正電圧源に接続された抵抗と、一端が負電圧源に接続された定電流源と、各々のコレクタが前記抵抗の他端に接続され、各々のエミッタが前記定電流源の他端に接続され、各々のエミッタに共通の前記補償電流が印加される１対のトランジスタとから構成されたことにより、誤差電流がなく、入力範囲が広くなる。
【００３０】
請求項３記載の発明は、
請求項１記載の発明であるバイアス電流補償回路において、
前記補償電流印加手段が、
前記調整手段からのバイアス電圧が共通に接続されたエミッタに供給された４つのトランジスタから構成され、これらのトランジスタのうち４つのベース及び２つのコレクタがそれぞれ前記補償回路手段に接続され、残りの２つのコレクタが前記差動増幅回路に接続されたことにより、誤差電流がなく、入力範囲が広くなる。
【００３１】
請求項４記載の発明は、
請求項１乃至請求項３記載の発明であるバイアス電流補償回路において、
前記差動増幅回路を構成する定電流源の出力電流値を”Ｉ１”、前記補償回路手段を構成する定電流源の出力電流値を”Ｉ２”、前記調整手段を構成する定電流源の出力電流値を”Ｉ３”とした場合に、
Ｉ１＝Ｉ２
Ｉ３＝２×Ｉ１
であることにより、誤差電流がなく、入力範囲が広くなる。
【００３２】
請求項５記載の発明は、
請求項４記載の発明であるバイアス電流補償回路において、
ＮＰＮトランジスタの増幅率を”βｎ”、ＰＮＰトランジスタの増幅率を”βｐ”とした場合に、
Ｉ３＝２×Ｉ１・ ( １＋βｐ ) ・ ( ２＋βｎ ) ／ {( １＋βｎ ) ・ ( ２＋βｐ )}
であることにより、誤差電流がなく、入力範囲が広くなる。
【００３５】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る差動増幅回路とバイアス電流補償回路の一実施例を示す構成回路図である。図１において１６，２７，２８，２９及び３０はそれぞれ抵抗値が等しい抵抗、１７，１８，２５，３１及び３２はＮＰＮトランジスタ（以下、単にトランジスタと呼ぶ。）、１９，２０及び３３は定電流源、２１，２２，２３，２４及び２６はＰＮＰトランジスタ（以下、単にトランジスタと呼ぶ。）、１００ａ及び１０１ａは差動の入力信号である。
【００３６】
また、２７〜３３は差動増幅回路５０ａを、２１，２２，２３及び２４は補償電流印加手段５４ａを、１６〜２６はバイアス電流補償回路５５を、１６〜１９は補償回路手段５６を、２０，２５及び２６はバイアス電圧発生機能を備えた調整手段５７をそれぞれ構成している。但し、差動増幅回路５０ａの差動の出力信号に関しては記載を省略している。
【００３７】
抵抗１６の一端はトランジスタ１７及び１８のコレクタにそれぞれ接続され、トランジスタ１７及び１８のエミッタはそれぞれ定電流源１９の一端に接続される。
【００３８】
トランジスタ１７のベースはトランジスタ１８，２１，２２，２３及び２４のベース、トランジスタ２１及び２２のコレクタにそれぞれ接続され、トランジスタ２１のエミッタは定電流源２０の一端、トランジスタ２２，２３及び２４のエミッタ、トランジスタ２５のコレクタ及びベースにそれぞれ接続される。
【００３９】
また、入力信号１００ａはトランジスタ２３のコレクタ及びトランジスタ３１のベースに接続され、入力信号１００ｂはトランジスタ２４のコレクタ及びトランジスタ３２のベースに接続される。
【００４０】
トランジスタ３１のエミッタはトランジスタ３２のエミッタ、トランジスタ２６のベース及び定電流源３３の一端に接続され、トランジスタ２６のエミッタはトランジスタ２５のエミッタに接続される。
【００４１】
また、トランジスタ３１及び３２のコレクタは抵抗２８及び３０の一端にそれぞれ接続され、抵抗２８及び３０の他端は抵抗２７及び２９の一端にそれぞれ接続される。
【００４２】
さらに、抵抗１６，２７及び２９の他端と定電流源２０の他端は正電圧源”ＶCC”にそれぞれ接続され、定電流源１９及び３３の他端とトランジスタ２６のコレクタは負電圧源”ＶEE”にそれぞれ接続される。
【００４３】
ここで、図１に示す実施例の動作を説明する。補償回路手段５６を構成するトランジスタのコレクタ電流密度は差動増幅回路５０ａを構成するトランジスタのコレクタ電流密度と同一である。（以下、単に、補償回路手段５６は差動増幅回路５０ａと電流密度が同一であると記述する。）
【００４４】
この補償回路手段５６に対し、バイアス電圧発生機能を備えた調整手段５７により補償回路手段５６を構成するトランジスタの各電位が差動増幅回路５０ａを構成するトランジスタの各電位と同じになるように補償電流印加手段５４ａを構成する各トランジスタ２１〜２４のエミッタにバイアス電圧”Ｖｂｉａｓ’”を供給する。（以下、単に、補償回路手段５６は差動増幅回路５０ａと同一動作点で動作させると記述する。）
【００４５】
このバイアス電圧”Ｖｂｉａｓ’”はトランジスタ３１及び３２のエミッタ電圧にトランジスタ２５及び２６のベース・エミッタ間電圧分だけ加算した電圧値、言い換えれば、トランジスタ３１及び３２のエミッタ電圧に対してダイオード２個の電圧降下（２・Ｖｂｅ）分高い電圧値となる。
【００４６】
この状態で、補償回路手段５６を構成するトランジスタ１７及び１８のベースにはトランジスタ２１〜２４のベース電流と、トランジスタ２１及び２２のコレクタ電流とがそれぞれ加算された補償電流”Ｉｃｏｍｐ’”が流れ込む。
【００４７】
この補償電流”Ｉｃｏｍｐ’”はそのままトランジスタ１７及び１８のベース電流”ｉｂ’”として流れ込むことになるので、”Ｉｃｏｍｐ’＝ｉｂ’”となり、補償回路手段５６の誤差電流を”Ｉｅｒｒ’”とすれば式（６）から、
【００４８】
すなわち、差動増幅回路５０ａは補償回路手段５６と電流密度が同一であるので上述の補償電流”Ｉｃｏｍｐ’”と同一値の補償電流を差動増幅回路５０ａに印加すれば良い。
【００４９】
但し、補償電流印加手段５４ａにより差動増幅回路５０ａに印加される補償電流”Ｉｃｏｍｐ”はトランジスタ２３及び２４のコレクタ電流のみが加算された電流値であり、補償電流”Ｉｃｏｍｐ’”と比較してトランジスタ２１〜２４のベース電流分だけ少ない値である。したがって、このままの補償電流では誤差電流が”０”にはならない。
【００５０】
この時、トランジスタ２６のベース電流はトランジスタ３１及び３２のエミッタに供給されるので、実際にトランジスタ３１及び３２に流れるエミッタ電流はトランジスタ２６のベース電流分減少することになる。
【００５１】
このため、トランジスタ３１及び３２に流れるエミッタ電流が減少することにより、トランジスタ３１及び３２に流れるベース電流が減少する。そして、このトランジスタ３１及び３２に流れるベース電流の減少分がトランジスタ２１〜２４のベース電流分に等しくするように回路定数を調整すれば良い。
【００５２】
すなわち、差動増幅回路５０ａの本来のベース電流を”Ｉｂ（＝ｉｂ’）”、誤差電流を”Ｉｅｒｒ”とし、トランジスタ３１及び３２に流れるベース電流の減少分（＝トランジスタ２１〜２４のベース電流分）を”ΔＩ”とすれば、
【００５３】
また、差動増幅回路５０ａの入力段のトランジスタからトランジスタ２６及びトランジスタ２５のそれぞれのベースエミッタ間電圧（Ｖｂｅ）分の電位差（２・Ｖｂｅ）が必要になる。一方、従来例ではベースエミッタ間電圧３個分の電位差（３・Ｖｂｅ）が必要であったので、従来例と比較してバイアス電流補償回路５５が動作することができる入力電圧範囲が広くなる。
【００５４】
この結果、差動増幅回路５０ａと同一電流密度を有する補償回路手段５６を同一動作点で動作させ、差動増幅回路５０ａと補償回路手段５６との各々の補償電流の差分を差動増幅回路５０ａのエミッタ電流の値を調整して相殺することにより、誤差電流がなくなる。また、入力電圧範囲を広くすることが可能になる。
【００５５】
また、前述の回路定数の調整方法について更に説明する。定電流源１９及び３３の出力電流”Ｉ１９”及び”Ｉ３３”が互いに等しくする（Ｉ１９＝Ｉ３３）。
【００５６】
この場合、補償回路手段５６を構成するトランジスタ１７及び１８のベース電流”ｉｂ’”は、トランジスタの増幅率を”β”、トランジスタ１７及び１８の個々のベース電流を”ｉｂ１７”及び”ｉｂ１８”とすれば、
【００５７】
そして、トランジスタ２１，２２，２３及び２４のベース電流を”ｉｂ２１”，”ｉｂ２２”，”ｉｂ２３”及び”ｉｂ２４”とし、トランジスタ２１及び２２のコレクタ電流を”ｉｃ２１”及び”ｉｃ２２”とすれば、式（１１）は、式（９）から、
【００５８】
ここで、”ｉｃ２１＝ｉｃ２２”及び”ｉｂ２１＝ｉｂ２２＝ｉｂ２３＝ｉｂ２４”とすれば、式（１２）は、
【００５９】
式（１３）を”ｉｃ２１”に関して解くと、
【００６０】
一方、差動増幅回路５０ａ側のトランジスタ３１及び３２のベース電流”ｉｂ”は、
ｉｂ＝(Ｉ３３−ｉｂ２６)／(１＋β) （１５）
となる。
【００６１】
ここで、トランジスタ２６のベース電流を”ｉｂ２６”、トランジスタ２３及び２４のコレクタ電流を”ｉｃ２３”及び”ｉｃ２４”し、差動増幅回路５０ａに印加される補償電流”Ｉｃｏｍｐ”とトランジスタ３１及び３２のベース電流”ｉｂ”が等しくなるようにすれば誤差電流”Ｉｅｒｒ”は”０”になるので、
【００６２】
ここで、”ｉｃ２１＝ｉｃ２３＝ｉｃ２４”とすれば式（１６）は、
【００６３】
さらに、式（１７）を”ｉｂ２６”に関して解けば、
ｉｂ２６＝Ｉ３３−２・ｉｃ２１・(１＋β) （１８）
となる。
【００６４】
そして、式（１８）に式（１４）を代入すれば、
【００６５】
また、トランジスタ２６のエミッタ電流を”ｉｅ２６”、トランジスタ２６の増幅率を”β”とすれば、
ｉｅ２６＝(１＋β)・ｉｂ２６ （２０）
であるので、式（２０）を式（１９）に代入すれば、
ｉｅ２６＝(１＋β)・Ｉ３３・{１−１／(１＋２／β)} （２１）
となる。
【００６６】
さらに、定電流源２０の出力電流を”Ｉ２０”、トランジスタ２１，２２，２３及び２４のエミッタ電流を”ｉｅ２１”，”ｉｅ２２”，”ｉｅ２３”及び”ｉｅ２４”（但し、”ｉｅ２１＝ｉｅ２２＝ｉｅ２３＝ｉｅ２４”）として、補償電流印加手段５４ａと調整手段５７が動作するためには、
【００６７】
式（２２）に式（１４）を代入すれば、
【００６８】
さらに、式（２３）に式（２１）を代入すれば、
【００６９】
すなわち、
Ｉ２０＝２・Ｉ３３ （２５）
となるように定電流源２０の出力電流値を設定すれば、差動増幅回路５０ａに印加される補償電流”Ｉｃｏｍｐ”とトランジスタ３１及び３２のベース電流”ｉｂ”が等しくなるので、誤差電流”Ｉｅｒｒ”は”０”になる。
【００７０】
また、図２及び図３は実施例と従来例の動作のシミュレーションに用いた回路図であり、図４はシミュレーションの結果を示す特性曲線図である。更に、図５はシミュレーション結果をまとめた表である。
【００７１】
図２において１６〜３３，１００ａ及び１０１ａは図１と同一符号を付してあり、３４及び３５は電圧源、３６は演算増幅器である。接続関係に関しても図１に示す実施例とほぼ同一であり異なる点は以下の点である。
【００７２】
正電圧源”ＶCC”のラインに電圧源３４の正出力端子が接続され、負電圧源”ＶEE”のラインに電圧源３４の負出力端子が接続されると共に接地される。また、トランジスタ３１のベースと接地との間に誤差電流”ＩＥＲＲ”を発生させる電圧源３５が接続される。
【００７３】
さらに、トランジスタ３１及び３２のコレクタが演算増幅器３６の反転入力端子及び非反転入力端子にそれぞれ接続され、演算増幅器３６の出力端子がトランジスタ３２のベースに接続される。
【００７４】
一方、図３において１〜１５，１００及び１０１は図６と同一符号を付してあり、３７及び３８は電圧源、３９は演算増幅器である。接続関係に関しても図６に示す従来例とほぼ同一であり異なる点は以下の点である。
【００７５】
正電圧源”ＶCC”のラインに電圧源３７の正出力端子が接続され、負電圧源”ＶEE”のラインに電圧源３７の負出力端子が接続されると共に接地される。また、トランジスタ７のベースと接地との間に誤差電流”ＩＥＲＲ”を発生させる電圧源３８が接続される。
【００７６】
さらに、トランジスタ５及び６のコレクタが演算増幅器２９の反転入力端子及び非反転入力端子にそれぞれ接続され、演算増幅器３９の出力端子がトランジスタ８のベースに接続される。
【００７７】
図４中”ＳＲ０１”は図２に示す実施例の動作をシミュレーションした結果を示す曲線であり、図４中”ＳＲ０２”は図３に示す従来例の動作をシミュレーションした結果を示す曲線である。
【００７８】
図４から分かるように、図4中”ＳＲ０１”に示す実施例の方がｙ軸の誤差電流が小さく、また、ｚ軸の入力範囲が広いことが分かる。すなわち、図５から誤差電流は従来例では”１．４５ｎＡ ＠２．５Ｖ”であったのに対して実施例では”０．００５ｎＡ ＠２．５Ｖ”と大幅に改善されている。
【００７９】
また、入力範囲に関しても従来例の”４．４４Ｖ”に対して”４．９７Ｖ（４．９９Ｖ−１７．４ｍＶ）”と改善されている。
【００８０】
なお、図１に示す実施例ではＮＰＮトランジスタとＰＮＰトランジスタの増幅率”β”が等しいものとして取り扱っているが、両者の値が異なる場合、ＮＰＮトランジスタの増幅率を”βｎ”、ＰＮＰトランジスタの増幅率を”βｐ”とすれば、
【００８１】
また、差動増幅回路５０ａにカスコード接続が無いのでノイズの発生源が少なくなり出力ノイズが低減される。
【００８２】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１乃至請求項５の発明によれば、差動増幅回路と同一電流密度を有する補償回路手段を同一動作点で動作させ、差動増幅回路と補償回路手段との各々の補償電流の差分を差動増幅回路のエミッタ電流の値を調整して相殺することにより、誤差電流がなくなる。また、入力電圧範囲を広くすることが可能になる。
【図面の簡単な説明】
【図１】本発明に係る差動増幅回路とバイアス電流補償回路の一実施例を示す構成回路図である。
【図２】実施例の動作のシミュレーションに用いた回路図である。
【図３】従来例の動作のシミュレーションに用いた回路図である。
【図４】シミュレーションの結果を示す特性曲線図である。
【図５】シミュレーション結果をまとめた表である。
【図６】従来の差動増幅回路とバイアス電流補償回路の一例を示す構成回路図である。
【符号の説明】
１，２，１０，１１，１５，２１，２２，２３，２４，２６ ＰＮＰトランジスタ
３，４，１６，２７，２８，２９，３０ 抵抗
５，６，７，８，１７，１８，２５，３１，３２ ＮＰＮトランジスタ
９，１２，１９，２０，３３ 定電流源
１３，１４ ダイオード
３４，３５，３７，３８ 電圧源
３６，３９ 演算増幅器
５０，５０ａ 差動増幅回路
５１ カスコード段
５２，５５ バイアス電流補償回路
５３ バイアス電圧発生手段
５４，５４ａ 補償電流印加手段
５６ 補償回路手段
５７ 調整手段
１００，１００ａ，１０１，１０１ａ 入力信号
１０２，１０３ 出力信号
Claims (5)
- 差動増幅回路の入力バイアス電流をキャンセルするバイアス電流補償回路において、
前記差動増幅回路を構成するトランジスタのコレクタ電流密度と同一のコレクタ電流密度を有するトランジスタで構成され前記差動増幅回路を構成するトランジスタの各電位と同じ電位で動作する補償回路手段と、
前記差動増幅回路及び前記補償回路手段とに補償電流を印加する補償電流印加手段と、
一端が正電圧源に接続された定電流源と、この定電流源の他端がコレクタ及びベースに接続された第１のトランジスタと、コレクタが負電圧源に接続され、前記第１のトランジスタのエミッタがエミッタに接続され、ベースが前記差動増幅回路を構成するトランジスタ対のエミッタに接続される第２のトランジスタとから構成され前記定電流源の他端が前記補償電流印加手段にバイアス電圧を供給する共に前記差動増幅回路と前記補償回路手段にそれぞれ印加される補償電流の差分を前記差動増幅回路のエミッタ電流の値を調整して相殺する調整手段とを備えたことを特徴とするバイアス電流補償回路。 - 前記補償回路手段が、
一端が正電圧源に接続された抵抗と、
一端が負電圧源に接続された定電流源と、
各々のコレクタが前記抵抗の他端に接続され、各々のエミッタが前記定電流源の他端に接続され、各々のエミッタに共通の前記補償電流が印加される１対のトランジスタとから構成されたことを特徴とする
請求項１記載のバイアス電流補償回路。 - 前記補償電流印加手段が、
前記調整手段からのバイアス電圧が共通に接続されたエミッタに供給された４つのトランジスタから構成され、
これらのトランジスタのうち４つのベース及び２つのコレクタがそれぞれ前記補償回路手段に接続され、残りの２つのコレクタが前記差動増幅回路に接続されたことを特徴とする
請求項１記載のバイアス電流補償回路。 - 前記差動増幅回路を構成する定電流源の出力電流値を”Ｉ１”、前記補償回路手段を構成する定電流源の出力電流値を”Ｉ２”、前記調整手段を構成する定電流源の出力電流値を”Ｉ３”とした場合に、
Ｉ１＝Ｉ２
Ｉ３＝２×Ｉ１
であることを特徴とする請求項１乃至請求項３記載のバイアス電流補償回路。 - ＮＰＮトランジスタの増幅率を”βｎ”、ＰＮＰトランジスタの増幅率を”βｐ”とした場合に、
Ｉ３＝２×Ｉ１・ ( １＋βｐ ) ・ ( ２＋βｎ ) ／ {( １＋βｎ ) ・ ( ２＋βｐ )}
であることを特徴とする
請求項４記載のバイアス電流補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22552999A JP3788123B2 (ja) | 1999-08-09 | 1999-08-09 | バイアス電流補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22552999A JP3788123B2 (ja) | 1999-08-09 | 1999-08-09 | バイアス電流補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053560A JP2001053560A (ja) | 2001-02-23 |
| JP3788123B2 true JP3788123B2 (ja) | 2006-06-21 |
Family
ID=16830741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22552999A Expired - Fee Related JP3788123B2 (ja) | 1999-08-09 | 1999-08-09 | バイアス電流補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3788123B2 (ja) |
-
1999
- 1999-08-09 JP JP22552999A patent/JP3788123B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053560A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999585A (en) | Circuit technique for cancelling non-linear capacitor-induced harmonic distortion | |
| CN115733448B (zh) | 一种运算放大器输入偏置电流的补偿电路及运算放大器 | |
| JPH0456404A (ja) | 増幅装置 | |
| JP2007526693A (ja) | 入力バイアス電流の相殺回路を有したバイポーラ差動入力段 | |
| JPH0612859B2 (ja) | 差動増幅器回路 | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| JP3788123B2 (ja) | バイアス電流補償回路 | |
| US6064268A (en) | Precision emitter follower | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| US6617905B1 (en) | System and method for threshold bias offset voltage cancellation in a comparator | |
| JPS62230106A (ja) | 電流ミラ−回路配置 | |
| JP4587540B2 (ja) | 定電流回路 | |
| JP2003318675A (ja) | 可変利得増幅器 | |
| JP3232560B2 (ja) | 位相比較回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| US11722104B2 (en) | Control of input bias current modulation in amplifiers | |
| JPH0133046B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6333726B2 (ja) | ||
| JP3077390B2 (ja) | 電圧制御回路 | |
| JP2002094337A (ja) | ベース電流補償回路 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JP2682460B2 (ja) | 演算増幅器 | |
| JPS5947817A (ja) | 高周波増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |