JP3768419B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP3768419B2 JP3768419B2 JP2001252038A JP2001252038A JP3768419B2 JP 3768419 B2 JP3768419 B2 JP 3768419B2 JP 2001252038 A JP2001252038 A JP 2001252038A JP 2001252038 A JP2001252038 A JP 2001252038A JP 3768419 B2 JP3768419 B2 JP 3768419B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- data
- power supply
- game
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、遊技者が所定の遊技を行い、所定条件の成立に応じて遊技者に所定の遊技価値を付与可能なパチンコ遊技機やスロットマシン等の遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示装置が設けられ、可変表示装置の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示装置の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、景品としての遊技球を払い出す払出機構を制御する払出制御手段に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ電気部品制御手段と呼ぶことがある。また、電気部品とは、遊技機に設けられている部品（機構部品や回路等）であって、電気的に動作するものである。
【０００６】
【発明が解決しようとする課題】
遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されているが、一般に、各電気部品制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当り遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当りの発生にもとづく利益を享受することができなくなってしまう。
【０００７】
そのような事態を回避するには、停電等の不測の電力供給の停止が生じたときに、遊技制御手段において、必要なデータを電源バックアップされたバックアップＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して遊技状態を復元し遊技を再開させればよい。一般に、バックアップＲＡＭが設けられている場合には、電力供給が停止することを検出する検出回路が設けられ、検出回路からの信号（電源断信号と呼ぶことにする。）を割込信号としてマイクロコンピュータの割込端子に入力し、マイクロコンピュータは、割込によって電力供給の停止を検知して必要なデータをバックアップＲＡＭに保存する処理を実行する。バックアップＲＡＭに保存される必要なデータには遊技状態を復元するための情報が含まれるのであるから、プログラムカウンタの値やレジスタの値等がスタック領域に保存されるのが一般的である。バックアップＲＡＭに必要なデータを保存するための処理は、電力供給の停止に伴う電源電圧の低下時に、電源電圧がマイクロコンピュータが動作可能な電圧にある間に実行され、バックアップＲＡＭに必要なデータを保存するための処理の実行が完了した後、電源電圧は、マイクロコンピュータが動作し得ない電圧にまで低下した後に０になる。
【０００８】
上記のように構成された遊技機において、電力供給が停止する場合に、電源電圧の値が不安定になるので、電源断信号が連続的に発生するおそれがある。電源断信号が連続的に発生すると、マイクロコンピュータに対して連続的に割込が発生するので、必要なデータをバックアップＲＡＭに保存する処理が確実になされなくなってしまう。そのために、電源断信号が連続的に発生することを防止するための手段（具体的には回路等）が検出回路の側に設けられていることもある。
【０００９】
しかし、電力供給の停止が生ずる訳ではないにも関わらず、検出回路の側からマイクロコンピュータの割込端子に至る信号線において電源断信号が連続的に入力されると、スタック領域のサイズには限界があるにもかかわらず、繰り返し割込処理が実行されることによってスタック領域へのデータ保存が繰り返され、遂にはスタックオーバーフローが生じてしまう。その結果、スタックオーバーフローに起因してＲＡＭ領域の内容が破壊されてしまうことによりプログラム暴走が生じたことにもとづいて、ウォッチドッグタイマのタイムアップが生じてマイクロコンピュータにリセットがかかり、ＲＡＭ領域の内容が初期化される。
【００１０】
また、電力供給の停止が生ずる訳ではないにも関わらず、検出回路の側からマイクロコンピュータのリセット端子に至る信号線においてリセット信号が入力されると、強制的にマイクロコンピュータにリセットがかかり、ＲＡＭ領域の内容が初期化される。
【００１１】
上述した大当りを発生させるか否かは、一般に、所定のタイミング（例えば始動入賞の発生時すなわち始動入賞信号の入力時）において、ＲＡＭ領域に形成された乱数発生用カウンタのカウント値があらかじめ決められた大当り判定値に一致するか否かによって決定される。上述したように、電源断信号が連続的に入力されたりリセット信号が入力されたりすると、システムリセットがかかり、初期化処理にてＲＡＭの内容が初期化されるので、大当りを発生させるか否かを決定するための乱数発生用カウンタのカウント値も初期化される（０に戻される。）。すると、カウント値が０から歩進を開始するので、カウント値があらかじめ決められた大当り判定値に一致するタイミングを容易に把握できてしまう。
【００１２】
つまり、不正基板等の不正手段を遊技機に搭載し、不正手段からマイクロコンピュータに対して電源断信号（割込信号）を連続的に入力させたりリセット信号を入力させたりするとともに、乱数発生用カウンタのカウント値が大当り判定値に一致するようなタイミングで、マイクロコンピュータが搭載されている遊技制御基板に対して不正に始動入賞信号を送り込むことによって、不正に大当りを生じさせることが可能になってしまう。
【００１３】
そこで、本発明は、停電等の不測の電力供給の停止が生じたときに必要なデータを割込処理によって電源バックアップされたバックアップＲＡＭに保存するように構成されている場合に、不正に割込信号やリセット信号を送り込むような不正行為が行われても、そのような不正行為を容易に発見することができる遊技機を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行い、特定の条件が成立したときに遊技者にとって有利な特定遊技状態に制御可能な遊技機であって、遊技の進行を制御する遊技制御マイクロコンピュータ（例えばＣＰＵ５６を含む遊技制御手段）が搭載された制御基板と、遊技制御マイクロコンピュータからのコマンドにもとづいて遊技機に設けられる報知手段を制御する電気部品制御マイクロコンピュータ（例えば表示制御用ＣＰＵ１０１を含む表示制御手段、ランプ制御用ＣＰＵ３５１を含むランプ制御手段、音制御用ＣＰＵ７０１を含む音制御手段）が搭載された電気部品制御基板と、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段（例えば電源バックアップされたＲＡＭ５５）と、所定電位の電源の出力電圧を監視し出力電圧が所定値に低下したことを検出したときに検出信号（例えば電源断信号）を出力する電源監視手段（例えば電源監視用ＩＣ９０２）とを備え、遊技制御マイクロコンピュータは、特定遊技状態の判定に用いられる判定用数値を更新する判定用数値更新手段を含み、判定用数値は変動データ記憶手段に記憶され、遊技制御マイクロコンピュータは、電源監視手段からの検出信号を入力するための信号入力部（例えばマスク不能割込端子）を備え、信号入力部に検出信号が入力されると、割込を発生させ、割込処理にて制御状態の復旧に必要なデータを変動データ記憶手段におけるスタック領域に退避させ、退避させたデータの格納先のアドレスを変動データ記憶手段に格納するデータ退避処理（例えば図３８に示す処理）を実行するデータ退避処理実行手段と、電力供給が開始されたときに入力されるリセット信号に応じてプログラムを先頭から開始させ、所定条件の成立（例えばステップＳ７ａ〜ステップＳ７ｃにて課される条件）にもとづいて、判定用数値を含む変動データ記憶手段の記憶内容を初期化する初期化処理（例えばステップＳ９〜ステップＳ１５）または変動データ記憶手段の記憶内容にもとづいて制御状態を復旧する復旧処理（例えば図２０に示す遊技状態復旧処理）のいずれか一方を実行する電力供給開始時処理手段とを含み、遊技制御マイクロコンピュータは、スタック領域に退避されたデータがスタック領域のアドレスを超えたときに、遊技機への電力供給の停止や再開がされなくてもプログラムを先頭から開始させ、所定条件の成立として、スタック領域に退避されたデータがスタック領域のアドレスを超えたときに初期化処理を実行し、初期化処理を実行するときには、遊技機に設けられる報知手段（例えば可変表示装置９、スピーカ２７、ランプ・ＬＥＤなどの発光体）にて報知を行うことを示すコマンド（例えば初期化報知コマンド）を電気部品制御マイクロコンピュータに送信する報知処理（例えばステップＳ１４）を実行し、電気部品制御マイクロコンピュータは、報知を行うことを示すコマンドの受信に応じて、報知手段に所定期間継続的に報知を実行させ、報知の実行期間中に新たにコマンドを受信したときには、新たに受信したコマンドを破棄する（例えばステップＳ６８２、ステップＳ６８３）ことを特徴とする。
【００１７】
遊技制御マイクロコンピュータが、報知処理にて、報知を行うことを示すコマンドとして、特定遊技状態の開始から終了までの間に送出されるコマンド（例えば大当り開始時表示コマンド）を電気部品制御マイクロコンピュータに送出するように構成されていてもよい。
【００１８】
遊技制御マイクロコンピュータは、電力供給開始時処理手段が初期化処理を実行するときには、遊技機外部に初期化処理の実行を示す信号を出力する初期化信号出力処理（例えば、ステップＳ１１）を実行するように構成されていてもよい。
【００２１】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。
【００２２】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００２３】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００２４】
遊技領域７の中央付近には、それぞれが識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別可変表示装置）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。可変表示装置９の下方には、始動入賞口１４が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２５】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。また、可変表示装置９の上部には、始動入賞口１４に入った有効入賞球数すなわち始動記憶数を表示する４つのＬＥＤによる特別図柄始動記憶表示器（以下、始動記憶表示器という。）１８が設けられている。有効始動入賞がある毎に、始動記憶表示器１８は点灯するＬＥＤを１増やす。そして、可変表示装置９の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００２６】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄始動記憶が上限に達していなければ、所定の乱数値が抽出される。そして、普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態であれば、普通図柄表示器１０の表示の可変表示が開始される。普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態でなければ、普通図柄始動記憶の値が１増やされる。普通図柄表示器１０の近傍には、普通図柄始動記憶数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００２７】
この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、可変表示は所定時間（例えば２９秒）継続する。そして、可変表示の終了時に左側のランプが点灯すれば当りとなる。当りとするか否かは、ゲート３２に遊技球が入賞したときに抽出された乱数の値が所定の当り判定値と一致したか否かによって決定される。普通図柄表示器１０における可変表示の表示結果が当りである場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になって遊技球が入賞しやすい状態になる。すなわち、可変入賞球装置１５の状態は、普通図柄の停止図柄が当り図柄である場合に、遊技者にとって不利な状態から有利な状態に変化する。
【００２８】
さらに、確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数とのうちの一方または双方が高められ、遊技者にとってさらに有利になる。また、確変状態等の所定の状態では、普通図柄表示器１０における可変表示期間（変動時間）が短縮されることによって、遊技者にとってさらに有利になるようにしてもよい。
【００２９】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。
【００３０】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。なお、プリペイドカードとしての磁気カードに限らず、ＩＣカード等の他の記録媒体を用いることもできる。記録媒体の形状についても、名刺大の薄型のカード形状に限らず、ＩＣコインなど種々の形状のものを使用することができる。
【００３１】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００３２】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動記憶数を１増やす。
【００３３】
可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示態様）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３４】
停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態となる。
【００３５】
次に、パチンコ遊技機１の裏面の構造について図３および図４を参照して説明する。図３は、遊技機を裏面から見た背面図である。図４は、各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【００３６】
図３に示すように、遊技機裏面側では、可変表示装置９を制御する図柄制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。さらに、遊技盤６に設けられている各種装飾ＬＥＤ、特別図柄始動記憶表示器（始動記憶表示器）１８および普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２を点灯制御するランプ制御手段が搭載されたランプ制御基板３５、スピーカ２７からの音発生を制御する音制御手段が搭載された音制御基板７０も設けられている。また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電力供給基板としての電源基板９１０や発射制御基板９１が設けられている。
【００３７】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。
【００３８】
さらに、各基板（主基板３１や払出制御基板３７等）に含まれる変動データ記憶手段（例えば、電力供給停止時にもその内容を保持可能なバックアップＲＡＭ）に記憶されたバックアップデータをクリアするための初期化操作手段としてのクリアスイッチ９２１が搭載されたスイッチ基板１９０が設けられている。スイッチ基板１９０には、クリアスイッチ９２１と、主基板３１等の他の基板と接続されるコネクタ９２２が設けられている。
【００３９】
貯留タンク３８に貯留された遊技球は誘導レール３９を通り、図４に示されるように、カーブ樋１８６を経て賞球ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レール３９における上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００４０】
なお、球切れスイッチ１８７は、球払出装置に至る払出球通路に２７〜２８個程度の遊技球が存在することを検出できるような位置に係止されている。すなわち、球切れスイッチ１８７は、賞球の一単位の最大払出量（この実施の形態では１５個）および球貸しの一単位の最大払出量（この実施の形態では１００円：２５個）以上が確保されていることが確認できるような位置に設置されている。
【００４１】
球払出装置から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に誘導される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰球受皿４に連通する余剰球通路４６が形成されている。
【００４２】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると、遊技球は、余剰球通路４６を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が貯留状態検出手段としての満タンスイッチ４８を押圧して、貯留状態検出手段としての満タンスイッチ４８がオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに発射装置の駆動も停止する。
【００４３】
図４に示すように、球払出装置の側方には、カーブ樋１８６から遊技機下部の排出口１９２に至る球抜き通路１９１が形成されている。球抜き通路１９１の上部には球抜きレバー１９３が設けられ、球抜きレバー１９３が遊技店員等によって操作されると、誘導レール３９から球抜き通路１９１への遊技球通路が形成され、貯留タンク３８内に貯留されている遊技球は、排出口１９２から遊技機外に排出される。
【００４４】
図５は、球払出装置９７の構成例を示す分解斜視図である。この例では、賞球ケース４０Ａとしての３つのケース１４０，１４１，１４２の内部に球払出装置９７が形成されている。ケース１４０，１４１の上部には、球切れスイッチ１８７の下部の球通路と連通する穴１７０，１７１が設けられ、遊技球は、穴１７０，１７１から球払出装置９７に流入する。
【００４５】
球払出装置９７は駆動源となる払出モータ（例えばステッピングモータ）２８９を含む。払出モータ２８９の回転力は、払出モータ２８９の回転軸に嵌合しているギア２９０に伝えられ、さらに、ギア２９０と噛み合うギア２９１に伝えられる。ギア２９１の中心軸には、凹部を有するスプロケット２９２が嵌合している。穴１７０，１７１から流入した遊技球は、スプロケット２９２の凹部によって、スプロケット２９２の下方の球通路２９３に１個ずつ落下させられる。
【００４６】
球通路２９３には遊技球の流下路を切り替えるための振分部材３１１が設けられている。振分部材３１１はソレノイド３１０によって駆動され、賞球払出時には、球通路２９３における一方の流下路を遊技球が流下するように倒れ、球貸し時には球通路２９３における他方の流下路を遊技球が流下するように倒れる。なお、払出モータ２８９およびソレノイド３１０は、払出制御基板３７に搭載されている払出制御用ＣＰＵによって制御される。また、払出制御用ＣＰＵは、主基板３１に搭載されている遊技制御用のＣＰＵからの指令に応じて払出モータ２８９およびソレノイド３１０を制御する。
【００４７】
賞球払出時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する払出検出手段としての賞球センサ（賞球カウントスイッチ）３０１Ａが設けられ、球貸し時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する球貸しセンサ（球貸しカウントスイッチ）３０１Ｂが設けられている。賞球カウントスイッチ３０１Ａの検出信号と球貸しカウントスイッチ３０１Ｂの検出信号は払出制御基板３７の払出制御用ＣＰＵに入力される。払出制御用ＣＰＵは、それらの検出信号にもとづいて、実際に払い出された遊技球の個数を計数する。
【００４８】
なお、ギア２９１の周辺部には、払出モータ位置センサ２９６を形成する複数の突起部２９５が形成されている。突起部２９５は、ギア２９１の回転すなわち払出モータ２８９の回転に伴って発光体（図示せず）からの光を、払出モータ位置センサの受光部（図示せず）に対して透過させたり遮蔽したりする。払出制御用ＣＰＵは、受光部からの検出信号によって払出モータ２８９の位置を認識することができる。
【００４９】
また、この実施の形態では、払出手段としての球払出装置９７は球貸しも賞球払出も実行可能な構成であるが、球貸しを行う機構と賞球払出を行う機構とが独立していても本発明を適用することができる。球貸しを行う機構と賞球払出を行う機構とが独立している場合には、賞球払出と球貸しとを同時実行可能なので、遊技球の相対的な払出速度を速くすることができる。また、遊技球の流下路を切り替えるための振分部材３１１およびソレノイド３１０は不要である。さらに、払出手段として、例えば、モータが正転すると賞球払出が行われモータが逆転すると球貸しが行われるような構造のものなど、他の構造のものを用いることもできる。
【００５０】
図６は、遊技盤６に設置されているスイッチ基板１９０の部分を示す正面図である。図６に示すように、スイッチ基板１９０には、主基板３１等の他の基板に、ケーブルを介してクリアスイッチ９２１の出力を接続するためのコネクタ９２２が搭載されている。
【００５１】
図７は、スイッチ基板１９０に搭載されたクリアスイッチ９２１の構成の一例を示す構成図である。図７（Ａ）には、押しボタン構造のクリアスイッチ９２１が示されている。クリアスイッチ９２１が押下されるとローレベル（オン状態）のクリアスイッチ信号（操作信号）が出力され、コネクタ９２２を介して主基板３１および払出制御基板３７等に出力される。すなわち、クリアスイッチ９２１から主基板３１および払出制御基板３７等に出力される操作信号がオン状態になる。また、クリアスイッチ９２１が押下されていなければハイレベル（オフ状態）の信号が出力される。なお、この実施の形態では、クリアスイッチ信号は少なくとも主基板３１および払出制御基板３７に出力されるので、コネクタ９２２として、主基板３１へのクリアスイッチ信号を出力するためのコネクタと、払出制御基板３７へのクリアスイッチ信号を出力するためのコネクタとを別個に設けてもよい。
【００５２】
図７（Ｂ）は、クリアスイッチ９２１の他の構成例を示す構成図である。図７（Ｂ）に示すクリアスイッチ９２１は、「ＯＦＦ」、「ＯＮ」および「クリア」の選択切り換えを行うための切換操作部９２１ａを有する。切換操作部９２１ａによって、「ＯＦＦ」が選択されているときは何らの信号も発生しない。「ＯＮ」が選択されているときはハイレベルの信号を出力する。なお、クリアスイッチ９２１が、遊技機１に対する電源供給のオン／オフ切換のためのスイッチも兼ねていてもよい。その場合、「ＯＦＦ」が選択されると、遊技機１に対する電源供給が停止された状態（遊技機の電源がオフの状態）になる。「ＯＮ」または「クリア」が選択されると、遊技機１に対して電源供給が行われる状態（遊技機の電源がオンの状態）になる。また、「クリア」が選択されているときに、ローレベルのクリアスイッチ信号が出力される。
【００５３】
なお、この実施の形態では、クリアスイッチ９２１が搭載されたスイッチ基板１９０が他の基板（遊技制御基板等）とは別個に設けられているが、他の基板にクリアスイッチ９２１を搭載してもよい。例えば、電源基板９１０に搭載してもよい。クリアスイッチ９２１が電源基板９１０に搭載されている場合には、遊技盤６の入れ替え等の場合に入れ替え後の遊技盤６に対して電源基板９１０をそのまま使用しても、入れ替え後の遊技盤６において、そのままで遊技状態復旧処理等を実行することができる。すなわち、電源基板９１０の使い回しを行うことができる。
【００５４】
また、クリアスイッチ９２１は、遊技盤６の側に設置されていてもよいが、遊技枠側に設置されていてもよい。
【００５５】
図８は、主基板３１における回路構成の一例を示すブロック図である。なお、図８には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａおよびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００５６】
なお、図８には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。また、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａ等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。スイッチと称されているものがセンサと称されているもの等でもよいこと、すなわち、スイッチが遊技媒体検出手段の一例であることは、他の実施の形態でも同様である。
【００５７】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。
【００５８】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００５９】
また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）５５の少なくとも一部が、電源基板９１０において作成されるバックアップ電源よってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭ５５の少なくとも一部の内容は保存される。ただし、この実施の形態では、ＲＡＭの全てがバックアップ電源によってバックアップされている。
【００６０】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００６１】
この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。なお、各ランプはＬＥＤその他の種類の発光体でもよく、この実施の形態および他の実施の形態で用いられているＬＥＤも他の種類の発光体でもよい。すなわち、ランプやＬＥＤは発光体の一例である。また、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。
【００６２】
図９は、図柄制御基板８０内の回路構成を、可変表示装置９の一実現例であるＬＣＤ（液晶表示装置）８２、普通図柄表示器１０、主基板３１の出力ポート（ポート０，２）５７０，５７２および出力バッファ回路６２０，６２Ａとともに示すブロック図である。出力ポート（出力ポート２）５７２からは８ビットのデータが出力され、出力ポート５７０からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。
【００６３】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５Ｂを介してＩＮＴ信号が入力されると、入力バッファ回路１０５Ａを介して表示制御コマンドを受信する。入力バッファ回路１０５Ａ，１０５Ｂとして、例えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００６４】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＬＣＤ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信号および同期信号をＬＣＤ８２に出力する。
【００６５】
なお、図９には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＬＣＤ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００６６】
入力バッファ回路１０５Ａ，１０５Ｂは、主基板３１から表示制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、表示制御基板８０側から主基板３１側に信号が伝わる余地はない。すなわち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポートとともに不可逆性情報入力手段を構成する。表示制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００６７】
高周波信号を遮断するノイズフィルタ１０７として、例えば３端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ１０７の存在によって、表示制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。また、主基板３１のバッファ回路６２０，６２Ａの出力側にもノイズフィルタを設けてもよい。
【００６８】
図１０は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃと遊技盤に設けられている装飾ランプ２５、始動記憶表示器１８および普通図柄始動記憶表示器４１の点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯とを示すランプ制御コマンドが主基板３１からランプ制御基板３５に出力される。
【００６９】
図１０に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，３）５７０，５７３から出力される。出力ポート（出力ポート３）５７３は８ビットのデータを出力し、出力ポート５７０は１ビットのＩＮＴ信号を出力する。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
【００７０】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ２５に対して点灯／消灯信号を出力する。点灯／消灯信号は、天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００７１】
主基板３１において、ＣＰＵ５６は、ＲＡＭ５５の記憶内容に未払出の賞球残数があるときに賞球ランプ５１の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路の上流に設置されている球切れスイッチ１８７（図３参照）が遊技球を検出しなくなると球切れランプ５２の点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００７２】
入力バッファ回路３５５Ａ，３５５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路３５５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。なお、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノイズフィルタを設けてもよい。
【００７３】
また、主基板３１において、出力ポート５７０，５７３の外側にバッファ回路６２０，６３Ａが設けられている。バッファ回路６２０，６３Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６３Ａの出力側にノイズフィルタを設けてもよい。
【００７４】
図１１は、主基板３１における音制御コマンドの信号送信部分および音制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音出力を指示するための音制御コマンドが、主基板３１から音制御基板７０に出力される。
【００７５】
図１１に示すように、音制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，４）５７０，５７４から出力される。出力ポート（出力ポート４）５７４からは８ビットのデータが出力され、出力ポート５７０からは１ビットのＩＮＴ信号が出力される。音制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５Ａ，７０５Ｂを介して音制御用ＣＰＵ７０１に入力する。なお、音制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５Ａ，７０５Ｂと音制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。
【００７６】
そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音信号をスピーカ２７に出力する。
【００７７】
入力バッファ回路７０５Ａ，７０５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路７０５Ａ，７０５Ｂは、主基板３１から音制御基板７０へ向かう方向にのみ信号を通過させることができる。よって、音制御基板７０側から主基板３１側に信号が伝わる余地はない。従って、音制御基板７０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、入力バッファ回路７０５Ａ，７０５Ｂの入力側にノイズフィルタを設けてもよい。
【００７８】
また、主基板３１において、出力ポート５７０，５７４の外側にバッファ回路６２０，６７Ａが設けられている。バッファ回路６２０，６７Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、音制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６７Ａの出力側にノイズフィルタを設けてもよい。
【００７９】
図１２は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図１２に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。また、球切れスイッチ１８７からの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。
【００８０】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出を停止すべき状態であることを指示する払出制御コマンドを送出する。払出を停止すべき状態であることを指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。
【００８１】
さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００８２】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのデータを出力し、出力ポート５７０は１ビットのＩＮＴ信号を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。ＩＮＴ信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００８３】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００８４】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００８５】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、球貸しカウントスイッチ３０１Ｂ、および払出モータ２８９の回転位置を検出するための払出モータ位置センサ２９６からの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられ、振分ソレノイド３１０への駆動信号は、出力ポート３７２ｅおよび中継基板７２を介して球払出装置９７の払出機構部分における振分ソレノイド３１０に伝えられる。また、クリアスイッチ９２１の出力も、入力ポート３７２ｂに入力される。
【００８６】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００８７】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。
【００８８】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００８９】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【００９０】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。また、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【００９１】
この実施の形態では、電源基板９１０から払出制御基板３７に対して電源断信号も入力される。電源断信号は、払出制御用ＣＰＵ３７１のマスク不能割込（ＮＭＩ）端子に入力される。さらに、払出制御基板３７に存在するＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）の少なくとも一部は、電源基板９１０において作成されるバックアップ電源によって、バックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭの少なくとも一部の内容は保存される。ただし、この実施の形態では、ＲＡＭは全てバックアップ電源によってバックアップされている。
【００９２】
なお、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
【００９３】
図１３は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源すなわち記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶSLは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。
【００９４】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２４（図１３では１つのみを示す。）を有し、ＶSLにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コンバータＩＣ９２４の入力側には、比較的大容量のコンデンサ９２３が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流電圧は、比較的緩やかに低下する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００９５】
ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図１３には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【００９６】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が停止したときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。
【００９７】
また、電源基板９１０には、電源監視回路（電源監視手段）としての電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電源断信号は、主基板３１や払出制御基板３７等に供給される。
【００９８】
電源監視用ＩＣ９０２が電力供給の停止を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。
【００９９】
＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電力供給の停止を認識すれば、スイッチ出力がオン状態を呈する前に電力供給回復待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【０１００】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復旧制御を行っても、遊技機のコストはさほど上昇しない。
【０１０１】
なお、図１３に示された構成では、電源監視用ＩＣ９０２の検出信号（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出信号を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。さらに、主基板３１と払出制御基板３７とに出力される電源断信号について、電源断信号を出力することになる電源監視回路の監視電圧を異ならせてもよい。
【０１０２】
図１４は、主基板３１におけるＣＰＵ５６周りの一構成例を示すブロック図である。図１４に示すように、電源基板９１０の電源監視回路からの電源断信号がバッファ回路９００を介して、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、ＣＰＵ５６は、マスク不能割込（ＮＭＩ）処理によって遊技機への電力供給の停止の発生を確認することができる。また、電源断信号は、判定回路９５０にも入力されている。バッファ回路９００から出力される信号は電源監視回路９１０からの検出信号と実質的に変わらないので（増幅を受けたのみ）、以下、バッファ回路９００から出力される信号を検出信号またはＮＭＩ信号と呼ぶことがある。また、判定回路９５０は、システムリセット判定手段の一例である。なお、ＣＰＵ５６は、ＸＮＭＩ端子の入力信号がローレベルになると、立ち下がりエッジで割込を受け付ける。
【０１０３】
図１４には、システムリセット回路６５も示されている。リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、電源基板９１０の電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６は、電源監視回路からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。
【０１０４】
図１４に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力が、リセット信号としてＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【０１０５】
そして、例えば、電源基板９１０の電源監視回路の検出電圧（電源断信号を出力することになる電圧）を＋２２Ｖとし、リセット信号をローレベルにするための検出電圧を＋９Ｖとする。そのように構成した場合には、電源監視回路とシステムリセット回路６５とが、同一の電源ＶSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路６５がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。なお、電源監視回路とシステムリセット回路６５とが監視する電源の電圧は異なっていてもよい。
【０１０６】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電力供給が停止しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電等の発生時の遊技状態に復旧させることができる。
【０１０７】
なお、図１４に示す構成では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベルがリセットレベル）が与えられるが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【０１０８】
また、リセット信号は判定回路９５０にも入力されている。判定回路９５０は、ＮＭＩ信号とリセット信号を入力し、ＣＰＵ５６の入力ポートに対して判定信号を出力する回路であるが、詳細については後述する。
【０１０９】
なお、この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。
【０１１０】
図１５および図１６は、この実施の形態における出力ポートの割り当てを示す説明図である。図１５に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドのＩＮＴ信号の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータ（払出制御信号ＣＤ０〜ＣＤ７）は出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータ（表示制御信号ＣＤ０〜ＣＤ７）は出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータ（ランプ制御信号ＣＤ０〜ＣＤ７）は出力ポート３から出力される。そして、図１６に示すように、音制御基板７０に送出される音制御コマンドの８ビットのデータ（音制御信号ＣＤ０〜ＣＤ７）は出力ポート４から出力される。
【０１１１】
また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２０を開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。
【０１１２】
図１５および図１６に示すように、払出制御基板３７、図柄制御基板８０、ランプ制御基板３５および音制御基板７０に対して出力される各ＩＮＴ信号（払出制御信号ＩＮＴ、表示制御信号ＩＮＴ、ランプ制御信号ＩＮＴおよび音制御信号ＩＮＴ）を出力する出力ポート（出力ポート０）と、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音制御信号ＣＤ０〜ＣＤ７を出力する出力ポート（出力ポート１〜４）とは、別ポートである。
【０１１３】
従って、ＩＮＴ信号を出力する際に、誤って払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音制御信号ＣＤ０〜ＣＤ７を変化させてしまう可能性が低減する。また、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７または音制御信号ＣＤ０〜ＣＤ７を出力する際に、誤ってＩＮＴ信号を変化させてしまう可能性が低減する。その結果、主基板３１の遊技制御手段から各電気部品制御基板に対するコマンドは、より確実に送出されることになる。さらに、各ＩＮＴ信号は、全て出力ポート０から出力されるように構成されているので、遊技制御手段のＩＮＴ信号出力処理の負担が軽減される。
【０１１４】
図１７は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１７に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、始動口スイッチ１４ａ、カウントスイッチ２３、Ｖ入賞スイッチ２２、ゲートスイッチ３２ａの検出信号が入力される。また、入力ポート１のビット０〜４には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号およびクリアスイッチ９２１の検出信号が入力される。なお、各スイッチからの検出信号は、スイッチ回路５８において論理反転されている。このように、クリアスイッチ９２１の検出信号すなわち初期化操作手段の操作入力は、遊技球を検出するためのスイッチの検出信号が入力される入力ポート（８ビット構成の入力部）と同一の入力ポートにおけるビット（入力ポート回路）に入力されている。
【０１１５】
次に遊技機の動作について説明する。図１８は、主基板３１における遊技制御手段（ＣＰＵ５６およびＲＯＭ，ＲＡＭ等の周辺回路）が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【０１１６】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。
【０１１７】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。
【０１１８】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【０１１９】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【０１２０】
割込モード１：割込が受け付けられると、常に００３８（Ｈ）番地に飛ぶモードである。
【０１２１】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【０１２２】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【０１２３】
次いで、ＣＰＵ５６は、入力ポート１を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７ａ）。その確認においてオンを検出した場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ９〜ステップＳ１５）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート１では、クリアスイッチ信号のオン状態はハイレベルである（図１５参照）。また、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始することによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１２４】
クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ７ｂ）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。そのような保護処理が行われていないことを確認したら、ＣＰＵ５６は初期化処理を実行する。
【０１２５】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。この例では、図１９に示すように、バックアップフラグ領域に「５５（Ｈ）」が設定されていればバックアップあり（オン状態）を意味し、「５５（Ｈ）」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１２６】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ７ｃ）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０１２７】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ７ｃでは、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。
【０１２８】
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う（ステップＳ８）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１２９】
このように、バックアップフラグとチェックサム等のチェックデータとを用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認することによって、遊技状態を電力供給停止時の状態に正確に戻すことができる。すなわち、バックアップＲＡＭ領域のデータにもとづく状態復旧処理の確実性が向上する。なお、この実施の形態では、バックアップフラグとチェックデータとの双方を用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認しているが、いずれか一方のみを用いてもよい。すなわち、バックアップフラグとチェックデータとのいずれかを、状態復旧処理を実行するための契機としてもよい。
【０１３０】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ９）。また、所定の作業領域（例えば、判定用乱数カウンタ、表示用乱数カウンタ、初期値用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、特別図柄プロセスフラグ、払出コマンド格納ポインタ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグ）に初期値を設定する作業領域設定処理を行う（ステップＳ１０）。
【０１３１】
次いで、ＣＰＵ５６は、例えば情報出力回路６４を介して、ホールコンピュータなどの外部装置に向けて初期化信号を出力する（ステップＳ１１）。初期化信号は、起動時に初期化処理を実行したことを遊技店員等に報知するための信号である。従って、ホールコンピュータなどの外部装置は、初期化信号を受信すると、音・ランプ・表示などによって初期化処理が実行されたことを報知する処理を行う。また、球払出装置９７からの払出が可能であることを指示する払出許可状態指定コマンド（以下、払出可能状態指定コマンドという。）を払出制御基板３７に対して送信する処理を行う（ステップＳ１２）。
【０１３２】
また、各サブ基板（払出制御基板３７、ランプ制御基板３５、音制御基板７０、図柄制御基板８０）を初期化するための初期化コマンドを各サブ基板に送信する処理を実行する（ステップＳ１３）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド（図柄制御基板８０に対して）や賞球ランプ５１および球切れランプ５２の消灯を指示するコマンド（ランプ制御基板３５に対して）等がある。なお、本例では、ステップＳ１２にて払出可能状態指定コマンドが送信されるため、ステップＳ１３では払出制御基板３７に対する制御コマンドは送信されない。さらに、ＣＰＵ５６は、初期化処理の実行の報知を指定する初期化報知コマンドを図柄制御基板８０に対して送信する処理を行う（ステップＳ１４）。本例では、初期化報知コマンドとして、大当り開始時表示コマンド（図２９参照）が用いられる。なお、初期化処理の実行の報知をランプ制御基板３５や音制御基板７０にて実行する場合には、ステップＳ１４にて、ランプ制御基板３５や音制御基板７０に対して送信する。この場合、ランプ制御基板３５に送信する初期化報知コマンドとして、例えば大当り開始時ランプ指定コマンド（図３０参照）が用いられる。また、音制御基板７０に送信する初期化報知コマンドとして、例えば大当り開始時音指定コマンド（図３１参照）が用いられる。
【０１３３】
初期化処理では、払出制御基板３７に対して常に払出可能状態指定コマンドが送信される。仮に、遊技機の状態が球払出装置９７からの払出が可能でない状態であったとしても、直後に実行される遊技制御処理において、その旨が検出され、払出が可能でない状態であることを指示する払出禁止状態指定コマンド（以下、払出停止状態指定コマンドという。）が送信されるので問題はない。
【０１３４】
そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１５）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１３５】
以上のように、この実施の形態では、ＣＰＵ５６がクリアスイッチ９２１がオンであることを検出した場合には、バックアップＲＡＭにデータが保存されているか否かに関わらず初期化処理（ステップＳ９〜Ｓ１５）が実行されるので、遊技店の側で強制的に遊技制御手段を初期化することができる。すなわち、ソフトウェア的に遊技制御手段の初期化が実現される。また、クリアスイッチ９２１がオンでなくても、バックアップフラグとチェックサム等のチェックデータとを用いてソフトウェア的に遊技制御手段の初期化を行うことができるので、電力供給が復旧したときに、誤った遊技状態が復元されてしまうことが防止される。
【０１３６】
また、クリアスイッチ９２１がオンであることを検出しない場合に、バックアップＲＡＭにデータが正しく保存されていないことを確認したら、ＣＰＵ５６は、初期化処理（ステップＳ９〜Ｓ１５）を実行する。従って、ＣＰＵ５６は、初期化操作手段に対する操作がなされなくても、所定の初期化条件が成立した場合には（この例では、ステップＳ７ｂまたはＳ７ｃで「Ｎ」、あるいは後述するステップＳ８１で「Ｙ」）、変動データ記憶手段の記憶内容を初期化する。
【０１３７】
初期化処理の実行（ステップＳ９〜Ｓ１５）が完了すると、メイン処理で、表示用乱数更新処理（ステップＳ１７）および初期値用乱数更新処理（ステップＳ１８）が繰り返し実行される。表示用乱数更新処理および初期値用乱数更新処理が実行されるときには割込禁止状態とされ（ステップＳ１６）、表示用乱数更新処理および初期値用乱数更新処理の実行が終了すると割込許可状態とされる（ステップＳ１９）。表示用乱数とは、可変表示装置９に表示される図柄を決定するための乱数であり、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。また、初期値用乱数更新処理とは、初期値用乱数を発生するためのカウンタのカウント値を更新する処理である。初期値用乱数とは、大当りとするか否かを決定するための乱数を発生するためのカウンタ（大当り決定用乱数発生カウンタ）等のカウント値の初期値を決定するための乱数である。後述する遊技制御処理において、大当り決定用乱数発生カウンタのカウント値が１周すると、そのカウンタに初期値が設定される。
【０１３８】
なお、表示用乱数更新処理が実行されるときには割込禁止状態とされるのは、表示用乱数更新処理が後述するタイマ割込処理でも実行されることから、タイマ割込処理における処理と競合してしまうのを避けるためである。すなわち、ステップＳ１７の処理中にタイマ割込が発生してタイマ割込処理中で表示用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１７の処理中では割込禁止状態にしておけば、そのような不都合が生ずることはない。
【０１３９】
図２０は、遊技状態復旧処理の一例を示すフローチャートである。遊技状態復旧処理において、ＣＰＵ５６は、まず、スタックポインタの復帰処理を行う（ステップＳ８０）。スタックポインタの値は、後で詳述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされている）に退避している。よって、ステップＳ８０では、そのＲＡＭエリアの値をスタックポインタに設定することによって復帰させる。なお、復帰されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０１４０】
次いで、ＣＰＵ５６は、スタックオーバフローとなっているか否か確認する（ステップＳ８１）。本例では、ＲＡＭ５５に設けられたスタック領域に、所定のデータ量を超えるデータが格納された状態となっているか否か確認する。本例では、ＣＰＵ５６は、復旧されたスタックポインタの値が、所定のデータ量を超えた場合にデータが格納されるアドレスのいずれかを指す値であった場合に、スタックオーバフローであると判定する。スタックオーバフローであれば、ＣＰＵ５６は、遊技状態復旧処理を中止して、スタックポインタにスタックポインタ指定アドレスを設定したあと（ステップＳ８１ａ：上述したステップＳ３と同様の処理）、上述した初期化処理（ステップＳ９〜ステップＳ１５）を実行する。
【０１４１】
スタックオーバフローでなければ、ＣＰＵ５６は、払出停止状態であったか否か確認する（ステップＳ８２）。払出停止状態であったか否かは、電源バックアップされているＲＡＭエリアに保存されている所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、特別図柄プロセスフラグ、払出コマンド格納ポインタ、賞球中フラグ、球切れフラグ、払出停止フラグなど）における払出状態データとしての払出停止フラグによって確認される。払出停止状態であった場合には、払出制御基板３７に搭載されている払出制御手段に対して、払出の停止を指示する払出制御コマンド（払出停止状態指定コマンド）を送信する（ステップＳ８３）。払出停止状態でなかった場合には、払出制御手段に対して払出が可能であることを指示する払出制御コマンド（払出可能状態指定コマンド）を送信する（ステップＳ８４）。
【０１４２】
補給球の不足や余剰球受皿４の満タンについて払出制御手段は認識できないので、遊技制御手段から通知しないと、停電等からの復旧時に、補給球の不足や余剰球受皿４の満タンであるにもかかわらず遊技球の払出処理を開始してしまうおそれがある。しかし、この実施の形態では、遊技状態復旧処理において、払出の停止を指示する払出制御コマンドまたは払出が可能であること指示する払出制御コマンドが送信されるので、払出制御手段が、補給球の不足や余剰球受皿４の満タンであるにもかかわらず遊技球の払出処理を開始してしまうことはない。
【０１４３】
なお、ここでは、遊技媒体の払い出しが可能であるか否かを判定する払出状態判定手段（遊技制御手段の一部）が払出可能でないことを検出したら、原因の如何に関わらず、１種類の払出停止状態指定コマンドが送信されるようにしたが、原因別のコマンド（この例では、補給球の不足を示すコマンドと下皿満タンを示すコマンド）に分けて送信してもよい。さらに、遊技球の払出が可能でない場合に、遊技の継続を禁止するために遊技球の発射を禁止することを指示するコマンドを払出制御基板３７に対して送信してもよい。払出制御基板３７に搭載された払出制御手段は、遊技球の発射を禁止することを指示するコマンドを受信したら、打球発射装置の駆動を停止する。また、遊技球の払出が可能でない場合に、遊技制御手段が発射制御手段に対して、直接、遊技球の発射を禁止することを指示する信号を与えてもよい。また、払出制御手段は、払出停止状態指定コマンドを受信した場合に、打球発射装置の駆動を停止するようにしてもよい。
【０１４４】
次いで、ＣＰＵ５６は、電力供給が停止したときに可変表示装置９において特別図柄変動中であったか否か確認する（ステップＳ８５）。電力供給が停止したときに特別図柄変動中であったか否かは、例えば電源バックアップされているＲＡＭエリアに格納されている特別図柄プロセスフラグの値等によって確認することができる。特別図柄変動中であった場合には、図柄制御基板８０に搭載されている表示制御手段に対して、特別図柄停電復旧コマンドおよび左右中の図柄を指定する表示制御コマンドを送信する（ステップＳ８６，Ｓ８７）。ここで、表示制御コマンドで指定される左右中の図柄は、電力供給が停止したときに行われていた特別図柄変動で停止表示されるはずであった図柄である。
【０１４５】
表示制御手段は、特別図柄停電復旧コマンドを受信すると、所定の報知処理を行う。例えば、可変表示装置９に停電が生じた旨の表示を行う。電源バックアップされていた各種情報にもとづいて、遊技状態が電力供給停止前の状態に戻るのであるが、その後、特別図柄の変動期間が終了すると、遊技制御手段は表示制御手段に対して確定コマンドを送信する。表示制御手段は、確定コマンドを受信したことにもとづいて、次の特別図柄の変動を行える状態になる。
【０１４６】
特別図柄変動中でなかった場合には、ＣＰＵ５６は、表示制御手段に対して、左右中の図柄を指定する表示制御コマンド、確定コマンドおよび客待ちデモコマンドを送信する処理を行う（ステップＳ８８〜Ｓ９０）。表示制御コマンドで指定される左右中の図柄は、電力供給が停止したときに可変表示装置９において表示されていた図柄である。
【０１４７】
表示制御手段は、確定コマンドを受信すると、左右中の図柄を指定する表示制御コマンドで指定された特別図柄を可変表示装置９に表示させる制御を行う。また、客待ちデモコマンドを受信すると、可変表示装置９の背景等の表示状態を待機状態の表示状態にする制御を行う。
【０１４８】
その後、ＣＰＵ５６は、バックアップフラグをクリアする（ステップＳ９１）すなわち、前回の電力供給停止時に所定の記憶保護処理が実行されたことを示すフラグをリセットする。また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタに設定する（ステップＳ９２）。すなわち、レジスタ復元処理を行う。そして、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ９３，Ｓ９４）。最後に、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ９５）。
【０１４９】
そして、ＲＥＴ命令が実行されるのであるが、ここでのリターン先は、遊技状態復旧処理をコールした部分ではない。なぜなら、ステップＳ８１においてスタックポインタの復帰処理がなされ、復帰されたスタックポインタが指すスタック領域に格納されているリターンアドレスは、プログラムにおける前回の電力供給停止時にＮＭＩが発生したアドレスである。従って、ステップＳ９５の次のＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。すなわち、スタック領域に退避されていたアドレスにもとづいて復旧制御が実行されている。
【０１５０】
タイマ割込が発生すると、ＣＰＵ５６は、レジスタの退避処理（ステップＳ２０）を行った後、図２１に示すステップＳ２１〜Ｓ３２の遊技制御処理を実行する。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
【０１５１】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１５２】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を生成するための各カウンタのカウント値を更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、表示用乱数を生成するためのカウンタのカウント値を更新する処理を行い（ステップＳ２４）、さらに、初期値用乱数を生成するためのカウンタのカウント値を更新する処理を行う（ステップＳ２５）。
【０１５３】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２６）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２７）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１５４】
次いで、ＣＰＵ５６は、表示制御コマンド等を送信する処理を行う（コマンド制御処理：ステップＳ２８）。なお、コマンド制御処理は、特別図柄プロセス処理や普通図柄プロセス処理において実行されるように構成してもよい。
【０１５５】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ３０）。
【０１５６】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３１）。可変入賞球装置１５または開閉板２０を開状態または閉状態としたり、大入賞口内の遊技球通路を切り替えたりするために、ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１，２１Ａを駆動する。
【０１５７】
そして、ＣＰＵ５６は、始動口スイッチ１４ａ、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａおよびカウントスイッチ２３の検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３２）。具体的には、始動口スイッチ１４ａ、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａおよびカウントスイッチ２３がオンしたことにもとづく入賞検出に応じて、払出制御基板３７に賞球個数を示す払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、賞球個数を示す払出制御コマンドに応じて球払出装置９７を駆動する。その後、レジスタの内容を復帰させ（ステップＳ３３）、割込許可状態に設定する（ステップＳ３４）。
【０１５８】
以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるようにしてもよい。
【０１５９】
図２２は、ＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図２２に示す特別図柄プロセス処理は、図２１のフローチャートにおけるステップＳ２６の具体的な処理である。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、変動短縮タイマ減算処理（ステップＳ３１０）および始動口スイッチ通過確認処理（ステップＳ３１１）を行った後に、内部状態（この例では特別図柄プロセスフラグ）に応じて、ステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。
【０１６０】
変動短縮タイマ減算処理は、始動記憶（始動口スイッチ１４ａがオンしたことの記憶）の記憶可能最大数に対応した個数設けられている変動短縮タイマを減算する処理である。そして、後述する特別図柄大当り判定処理（ステップＳ３０１）において、例えば、変動短縮タイマの値が０になっていて、かつ、低確率状態（通常状態）では始動記憶数が始動記憶の最大値、確変状態では始動記憶数が「２」以上であれば、図柄の変動パターンとして変動時間が短縮されたパターンを用いることに決定される。また、始動口スイッチ通過確認処理は、始動口スイッチ１４ａがオンしたときに所定の各乱数値を取得して記憶する処理である。
【０１６１】
ステップＳ３００〜Ｓ３０９において、以下のような処理が行われる。
【０１６２】
特別図柄通常処理（ステップＳ３００）：始動記憶数を確認し、始動記憶数が０でなければ、ステップＳ３０１に移行するように特別図柄プロセスフラグの値を変更する。
【０１６３】
特別図柄大当り判定処理（ステップＳ３０１）：始動入賞があったときに記憶された各種乱数を格納するバッファ等の内容をシフトする。シフトの結果、押し出されたバッファの内容にもとづいて大当りとするか否かを決定する。なお、バッファは、始動入賞の記憶可能最大数だけ用意されている。また、シフトによって押し出されたバッファの内容は、最も前に生じた始動入賞に応じた内容である。そして、大当りとすることに決定した場合には、大当りフラグをセットする。その後、ステップＳ３０２に移行するように特別図柄プロセスフラグの値を変更する。
【０１６４】
停止図柄設定処理（ステップＳ３０２）：特別図柄の可変表示の表示結果である左右中図柄の停止図柄を決定する。そして、ステップＳ３０３に移行するように特別図柄プロセスフラグの値を変更する。
【０１６５】
変動パターン設定処理（ステップＳ３０３）：特別図柄の可変表示のパターンすなわち可変表示パターン（変動パターン）を決定する。そして、決定された変動パターンおよび停止図柄等を通知するための表示制御コマンドを図柄制御基板８０等に対して出力するための処理を行う。その後、ステップＳ３０４に移行するように特別図柄プロセスフラグの値を変更する。
【０１６６】
特別図柄変動処理（ステップＳ３０４）：変動パターンに応じて決められている変動時間が経過したか否か確認する。経過していれば、ステップＳ３０５に移行するように特別図柄プロセスフラグの値を変更する。
【０１６７】
特別図柄図柄停止処理（ステップＳ３０５）：一定時間（例えば１．０００秒）が経過した後、大当りとすることに決定されている場合には、ステップＳ３０６に移行するように特別図柄プロセスフラグの値を変更する。そうでなければ、ステップＳ３００に移行するように特別図柄プロセスフラグの値を変更する。
【０１６８】
大入賞口開放前処理（ステップＳ３０６）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド５４を駆動して大入賞口を開放する。そして、ステップＳ３０７に移行するように特別図柄プロセスフラグの値を変更する。
【０１６９】
大入賞口開放中処理（ステップＳ３０７）：大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、ステップＳ３０８に移行するように特別図柄プロセスフラグの値を変更する。
【０１７０】
特定領域有効時間処理（ステップＳ３０８）：Ｖ入賞スイッチ２２の通過の有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、ステップＳ３０７に移行するように特別図柄プロセスフラグの値を変更する。また、所定の有効時間内に大当り遊技状態継続条件が成立しなかった場合、または、全てのラウンドを終えた場合には、ステップＳ３０９に移行するように特別図柄プロセスフラグの値を変更する。
【０１７１】
大当り終了処理（ステップＳ３０９）：大当り遊技状態が終了したことを遊技者に報知するための表示をランプ制御手段等に行わせる制御を行う。そして、ステップＳ３００に移行するように特別図柄プロセスフラグの値を変更する。
【０１７２】
図２３は、始動口スイッチ通過確認処理（ステップＳ３１１）を示すフローチャートである。打球が遊技盤に設けられている始動入賞口１４に入賞すると、始動口スイッチ１４ａがオンする。ＣＰＵ５６は、スイッチ回路５８を介して始動口スイッチ１４ａがオンしたことを判定すると（ステップＳ４１）、始動記憶数が上限値（この例では４）に達しているかどうか確認する（ステップＳ４２）。始動記憶数が上限値に達していなければ、始動記憶数を１増やし（ステップＳ４３）、大当り判定用乱数等の各乱数の値を抽出する。そして、それらを始動記憶数の値に対応した乱数値格納エリアに格納する（ステップＳ４４）。
【０１７３】
また、始動記憶数指定コマンドの送出要求のための制御を行う（ステップＳ４５）。始動記憶数指定コマンドとは、ランプ制御基板３５に搭載されているランプ制御手段に対して送信される、新たな始動記憶数を通知するためのランプ制御コマンドであり、具体的には、後述するコマンド送信テーブルを指定する処理が行われる。なお、始動記憶数が上限値に達している場合には、始動記憶数を増やす処理を行わない。
【０１７４】
ＣＰＵ５６は、ステップＳ２５の特別図柄プロセス処理において、図２４に示すように始動記憶数の値を確認する（ステップＳ５１）。始動記憶数が０でなければ、始動記憶；１（１番目の始動記憶）に対応する乱数値格納エリアに格納されている値を読み出すとともに（ステップＳ５２）、始動記憶数の値を１減らし、かつ、各乱数値格納エリアの値をシフトする（ステップＳ５３）。すなわち、始動記憶；ｎ（ｎ＝２，・・・，４）に対応する乱数値格納エリアに格納されている各値を、始動記憶：ｎ−１に対応する乱数値格納エリアに格納する。なお、そのときの始動記憶数に対応した乱数値格納エリアの内容をクリアする。例えば、始動記憶数が４であった場合には、始動記憶；４に対応した特別図柄乱数値格納エリアの内容をクリアする。
【０１７５】
また、始動記憶数が１減らされたので、新たな始動記憶数をランプ制御手段に通知するために、始動記憶数指定コマンドの送出要求のための処理を行う（ステップＳ６５）。
【０１７６】
そして、ＣＰＵ５６は、ステップＳ５２で読み出した値、すなわち抽出されている大当り判定用乱数（特別図柄判定用乱数）の値にもとづいて当り／はずれを決定する（ステップＳ５４）。ここでは、大当り判定用乱数は０〜３１６の範囲の値をとることにする。そして、図２５に示すように、通常状態では、例えばその値が「３」である場合に「大当り」と決定し、それ以外の値である場合には「はずれ」と決定する。また、高確率状態（確変状態）では、例えばその値が「３」，「７」，「７９」，「１０３」，「１０７」のいずれかである場合に「大当り」と決定し、それ以外の値である場合には「はずれ」と決定する。
【０１７７】
図２６は、各乱数を示す説明図である。各乱数は、以下のように使用される。
（１）ランダム１：大当りを発生させるか否か決定する（大当り判定用）
（２）ランダム２−１〜２−３：特別図柄の左右中のはずれ図柄決定用（特別図柄左右中）
（３）ランダム３：大当りを発生させる特別図柄の組合せを決定する（大当り図柄決定用）
（４）ランダム４：特別図柄の変動パターンを決定する（変動パターン決定用）
（５）ランダム５：普通図柄にもとづく当りを発生させるか否か決定する（普通図柄当り判定用）
（６）ランダム６：ランダム１の初期値を決定する（ランダム１初期値決定用）
（７）ランダム７：ランダム５の初期値を決定する（ランダム５初期値決定用）
【０１７８】
なお、図２１に示された遊技制御処理におけるステップＳ２３では、ＣＰＵ５６は、（１）の大当り判定用乱数、（３）の大当り図柄決定用乱数、および（５）の普通図柄当り判定用乱数を生成するためのカウンタのカウントアップ（１加算）を行う。すなわち、それらが判定用乱数であり、それら以外の乱数が表示用乱数または初期値用乱数である。なお、遊技効果を高めるために、上記（１）〜（７）の乱数以外の普通図柄に関する乱数等も用いられている。
【０１７９】
また、各乱数を発生するためのカウンタおよび各初期値決定用乱数を発生するためのカウンタの値は、図１８に示されたメイン処理におけるステップＳ９で初期化（値を０にする）されている。
【０１８０】
図２４に示すステップＳ５４において、大当りと判定されたときには、大当り図柄用乱数（ランダム３）の値に従って大当り図柄を決定する（ステップＳ５５）。この実施の形態では、ランダム３の値に応じた大当り図柄テーブルに設定されている図柄番号の各図柄が、大当り図柄として決定される。大当り図柄テーブルには、複数種類の大当り図柄の組み合わせのそれぞれに対応した左右中の図柄番号が設定されている。また、変動パターン決定用乱数（ランダム４）を抽出し、ランダム４の値にもとづいて特別図柄の変動パターンを決定する（ステップＳ５６）。
【０１８１】
はずれと判定された場合には、ＣＰＵ５６は、大当りとしない場合の停止図柄の決定を行う。この実施の形態では、ステップＳ５２で読み出した値、すなわち抽出されているランダム２−１の値に従って左図柄を決定する（ステップＳ５７）。また、ランダム２−２の値に従って中図柄を決定する（ステップＳ５８）。そして、ランダム２−３の値に従って右図柄を決定する（ステップＳ５９）。ここで、決定された中図柄が左右図柄と一致した場合には、中図柄に対応した乱数の値に１加算した値に対応する図柄を中図柄の停止図柄として、大当り図柄と一致しないようにする。
【０１８２】
さらに、ＣＰＵ５６は、リーチすることに決定されたか否か（左右の停止図柄が揃っているか否か）を確認し（ステップＳ６０）、リーチすることに決定されている場合には、変動パターン決定用乱数（ランダム４）の値を抽出し、ランダム４にもとづいて図柄の変動パターンを決定する（ステップＳ６１）。
【０１８３】
リーチすることに決定されていない場合には、確変状態か否かを確認する（ステップＳ６２）。確変状態であれば変動パターンをはずれ時短縮変動パターンとすることに決定する（ステップＳ６３）。確変状態でなければ変動パターンをはずれ時の通常変動パターンとすることに決定する（ステップＳ６４）。なお、はずれ時短縮変動パターンは、左右中の図柄の変動時間が例えば４．０秒という通常変動パターンよりも変動期間が短い変動パターンである。
【０１８４】
以上のようにして、始動入賞にもとづく図柄の変動態様を、リーチ態様とするか、はずれ態様とするか決定され、それぞれの停止図柄の組合せが決定される。すなわち、特別図柄の変動態様として、リーチ演出を行うのか行わないのかが決定されるとともに停止図柄の組合せが決定される。
【０１８５】
なお、図２４に示された処理は、図２２に示された特別図柄プロセス処理におけるステップＳ３０１〜Ｓ３０３の処理をまとめて示した場合の処理に相当する。また、この実施の形態では、左右中図柄の停止図柄が揃った場合に大当りが発生する。左右図柄のみが揃った場合にリーチとなる。
【０１８６】
次に、遊技制御手段から各電気部品制御基板に送信されるコマンドについて説明する。図２７は、主基板３１から、ランプ制御基板３５、払出制御基板３７、音制御基板７０および図柄制御基板８０に送信される制御コマンド（ランプ制御コマンド、音制御コマンド、表示制御コマンドおよび払出制御コマンド）のコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドのコマンドデータは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの種類）を表し、２バイト目はＥＸＴ（具体的指示内容）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭ビット（ビット７）は必ず「０」とされる。このように、ランプ制御基板３５、払出制御基板３７、音制御基板７０および図柄制御基板８０に送信される制御コマンドは、複数のコマンドデータで構成され、先頭ビットによってそれぞれを区別可能な態様になっている。なお、図２７に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。例えば、１バイトや３バイト以上で構成される制御コマンドを用いてもよい。
【０１８７】
図２８に示すように、制御コマンドは、８ビットの制御信号ＣＤ０〜ＣＤ７（コマンドデータ）とＩＮＴ信号（取込信号）とで構成される。ランプ制御基板３５、払出制御基板３７、音制御基板７０および図柄制御基板８０に搭載されているランプ制御手段、払出制御手段、音制御手段および表示制御手段は、ＩＮＴ信号が立ち上がったことを検知して、割込処理によって１バイトのデータの取り込み処理を開始する。
【０１８８】
図２９は、図柄制御基板８０に送出される表示制御コマンドの内容の一例を示す説明図である。表示制御コマンドはＭＯＤＥとＥＸＴの２バイト構成である。図２１に示す例において、コマンド８０００（Ｈ）〜８０３１（Ｈ）は、特別図柄の変動パターンを指定する表示制御コマンドである。なお、変動パターンを指定するコマンド（変動パターン指定コマンド）は変動開始指示も兼ねている。
【０１８９】
コマンド８８ＸＸ（Ｈ）（Ｘ＝４ビットの任意の値）は、普通図柄の変動パターンに関する表示制御コマンドである。コマンド８９ＸＸ（Ｈ）は、普通図柄の停止図柄を指定する表示制御コマンドである。コマンド８ＡＸＸ（Ｈ）（Ｘ＝４ビットの任意の値）は、普通図柄の可変表示の停止を指示する表示制御コマンドである。
【０１９０】
コマンド９１ＸＸ（Ｈ）、９２ＸＸ（Ｈ）および９３ＸＸ（Ｈ）は、特別図柄の左中右の停止図柄を指定する表示制御コマンドである。また、コマンドＡ０ＸＸ（Ｈ）は、特別図柄の可変表示の停止を指示する表示制御コマンドである。コマンドＢＸＸＸ（Ｈ）は、大当り遊技開始から大当り遊技終了までの間に送出される表示制御コマンドである。
【０１９１】
コマンドＣ０００（Ｈ）は、特別図柄の変動および大当り遊技に関わらない表示状態に関する表示制御コマンドである。
【０１９２】
図柄制御基板８０の表示制御手段は、主基板３１の遊技制御手段から上述した表示制御コマンドを受信すると図２９に示された内容に応じて可変表示部装置９における表示領域１５０の表示状態を変更する制御を行う。
【０１９３】
図３０は、主基板３１からランプ制御基板３５に送出されるランプ制御コマンドの内容の一例を示す説明図である。ランプ制御コマンドもＭＯＤＥとＥＸＴの２バイト構成である。図３０に示す例において、コマンド８０００（Ｈ）〜８０３１（Ｈ）は、特別図柄の変動パターンに対応したランプ・ＬＥＤ（遊技機に設けられている各発光体）の制御パターンを指定するランプ制御コマンドである。また、コマンドＡ０ＸＸ（Ｈ）（Ｘ＝４ビットの任意の値）は、特別図柄の可変表示の停止時のランプ・ＬＥＤの制御パターンを指示するランプ制御コマンドである。コマンドＢＸＸＸ（Ｈ）は、大当り遊技開始から大当り遊技終了までの間のランプ・ＬＥＤの制御パターンを指示するランプ制御コマンドである。そして、コマンドＣ０００は、客待ちデモンストレーション時のランプ・ＬＥＤの制御パターンを指示するランプ制御コマンドである。
【０１９４】
なお、コマンド８ＸＸＸ（Ｈ）、ＡＸＸＸ（Ｈ）、ＢＸＸＸ（Ｈ）およびＣＸＸＸ（Ｈ）は、遊技進行状況に応じて遊技制御手段から送出されるランプ制御コマンド、すなわち遊技状態を報知することを指示するランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から上述したランプ制御コマンドを受信すると図３０に示された内容に応じてランプ・ＬＥＤの表示状態（点灯、消灯および点滅）を変更する。
【０１９５】
この実施の形態では、ランプ制御手段は、遊技状態を報知することを指示するランプ制御コマンドを受信すると、装飾ランプ２５、天枠ランプ２８ａおよび左右枠ランプ２８ｂ，２８ｃのうちの一部または全部を用いて、遊技状態を報知するための点灯／消灯制御を行う。なお、装飾ランプ２５、天枠ランプ２８ａおよび左右枠ランプ２８ｂ，２８ｃは、それぞれ、複数の発光体の集まりで構成されていてもよく、その場合、装飾ランプ２５、天枠ランプ２８ａおよび左右枠ランプ２８ｂ，２８ｃのうちの一部を用いて遊技状態を報知するということは、例えば、装飾ランプ２５を構成する複数の発光体のうちの一部を用いてもよいということも意味する。
【０１９６】
コマンドＥ０ＸＸ（Ｈ）は、始動記憶数（特別図柄始動記憶数）を示すランプ制御コマンドである。ランプ制御手段は、「ＸＸ（Ｈ）」で指定される数を遊技者が認識できるように始動記憶表示器１８に特別図柄始動記憶数に関する情報を表示する。また、コマンドＥ１ＸＸ（Ｈ）は、普通図柄始動記憶数を示すランプ制御コマンドである。ランプ制御手段は、「ＸＸ（Ｈ）」で指定される数を遊技者が認識できるように普通図柄始動記憶表示器４１に普通図柄始動記憶数に関する情報を表示する。
【０１９７】
コマンドＥ２００（Ｈ）およびＥ２０１（Ｈ）は、賞球ランプ５１の表示状態に関するランプ制御コマンドであり、コマンドＥ３００（Ｈ）およびＥ３０１（Ｈ）は、球切れランプ５２の表示状態に関するランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から「Ｅ２０１（Ｈ）」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がある場合としてあらかじめ定められた表示状態とし、「Ｅ２００（Ｈ）」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がない場合としてあらかじめ定められた表示状態とする。
【０１９８】
また、主基板３１の遊技制御手段から「Ｅ３００（Ｈ）」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球あり中の表示状態とし、「Ｅ３０１（Ｈ）」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球切れ中の表示状態とする。すなわち、コマンドＥ２００（Ｈ）およびＥ２０１（Ｈ）は、未賞球の遊技球があることを遊技者等に報知するために設けられている発光体を制御することを示すコマンドであり、コマンドＥ３００（Ｈ）およびＥ３０１（Ｈ）は、補給球が切れていることを遊技者や遊技店員に報知するために設けられている発光体を制御することを示すコマンドである。
【０１９９】
コマンド「Ｅ５００（Ｈ）」は、遊技制御手段が不正行為を検知したときに遊技制御手段から送信される不正報知ランプ指定のランプ制御コマンドである。ランプ制御手段は、不正報知ランプ指定のランプ制御コマンドを受信すると、不正報知の態様としてあらかじめ決められた態様でランプ・ＬＥＤを点灯制御する。例えば、全てのランプ・ＬＥＤを所定の周期で点滅させる。あるいは、不正報知用の発光手段を特に設け、その発光手段を点灯させるようにしてもよい。
【０２００】
図３１は、音制御基板７０に送出される音制御コマンドの内容の一例を示す説明図である。音制御コマンドもＭＯＤＥとＥＸＴの２バイト構成である。図３１に示す例において、コマンド８ＸＸＸ（Ｈ）（Ｘ＝４ビットの任意の値）は、特別図柄の変動期間における音発生パターンを指定する音制御コマンドである。なお、コマンド８０００（Ｈ）〜８０３１（Ｈ）は、特別図柄の変動パターンに対応した音発生パターンを指定する音制御コマンドである。コマンドＢＸＸＸ（Ｈ）（Ｘ＝４ビットの任意の値）は、大当り遊技開始から大当り遊技終了までの間における音発生パターンを指定する音制御コマンドである。その他のコマンドは、特別図柄の変動および大当り遊技に関わらない音制御コマンドである。音制御基板７０の音制御手段は、主基板３１の遊技制御手段から上述した音制御コマンドを受信すると図３１に示された内容に応じて音出力状態を変更する。
【０２０１】
コマンド「Ｅ５００（Ｈ）」は、遊技制御手段が不正行為を検知したときに遊技制御手段から送信される不正報知音指定の音制御コマンドである。音制御手段は、不正報知音指定の音制御コマンドを受信すると、不正報知の態様としてあらかじめ決められた態様でスピーカ２７から音出力する制御を行う。
【０２０２】
主基板３１の遊技制御手段から各サブ基板（ランプ制御基板３５、払出制御基板３７、音制御基板７０、図柄制御基板８０）に制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われる。あるいは、ＲＯＭ５４に形成されているコマンド送信テーブルのアドレス指定が行われる。図３２は、コマンド送信テーブルの一構成例を示す説明図である。１つのコマンド送信テーブルは３バイトで構成され、１バイト目には後述するＩＮＴデータが設定される。また、２バイト目のコマンドデータ１には、制御コマンドの１バイト目のＭＯＤＥデータが設定される。そして、３バイト目のコマンドデータ２には、制御コマンドの２バイト目のＥＸＴデータが設定される。
【０２０３】
なお、ＥＸＴデータそのものがコマンドデータ２の領域に設定されてもよいが、コマンドデータ２には、ＥＸＴデータが格納されているテーブル（ＲＯＭ５４に形成される。）のアドレスを指定するためのデータ（バッファ指定データ）が設定されるようにしてもよい。この実施の形態では、図３３（Ａ）に示すように、コマンドデータ２のビット７（ワークエリア参照ビット）が０であれば、コマンドデータ２にＥＸＴデータそのものが設定されていることを示す。なお、そのようなＥＸＴデータはビット７が０であるデータである。また、図３３（Ｂ）に示すように、ワークエリア参照ビットが１であれば、他の７ビットが、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示す。なお、図３３（Ｂ）に示す例では、ビット４〜ビット０が使用されているので、３２種類のバッファを指定することが可能である。また、３２種類のバッファには、例えば特別図柄変動パターンバッファ、特別図柄左図柄バッファ、特別図柄中図柄バッファ、特別図柄右図柄バッファなどが含まれる。
【０２０４】
図３４はＩＮＴデータの一構成例を示す説明図である。ＩＮＴデータにおけるビット０は、払出制御基板３７に払出制御コマンドを送出すべきか否かを示す。ビット０が「１」であるならば、払出制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば賞球処理（遊技制御処理のステップＳ３２）において、ＩＮＴデータに「０１（Ｈ）」を設定する。
【０２０５】
また、ＩＮＴデータにおけるビット１は、図柄制御基板８０に表示制御コマンドを送出すべきか否かを示す。ビット１が「１」であるならば、表示制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば特別図柄プロセス処理や普通図柄プロセス処理（遊技制御処理のステップＳ２６やＳ２７）において、ＩＮＴデータに「０２（Ｈ）」を設定する。
【０２０６】
ＩＮＴデータのビット２，３は、それぞれ、ランプ制御コマンド、音制御コマンドを送出すべきか否かを示すビットであり、ＣＰＵ５６は、それらのコマンドを送出すべきタイミングになったら、特別図柄プロセス処理等で、ポインタ（例えば、特別図柄コマンド送信ポインタ）が指しているコマンド送信テーブルに、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を設定する。それらのコマンドを送出するときには、ＩＮＴデータの該当ビットが「１」に設定され、コマンドデータ１およびコマンドデータ２にＭＯＤＥデータおよびＥＸＴデータが設定される。
【０２０７】
この実施の形態では、各制御コマンドについて、それぞれ複数のコマンド送信テーブルが用意され、使用すべきコマンド送信テーブルはコマンド送信前に設定される。あるいは、ＲＯＭ５４に形成されているコマンド送信テーブルのアドレス指定が行われる。また、複数のコマンド送信テーブルを１つのテーブルに設定してもよい。例えば、図３５に示すように、複数の表示制御コマンドを格納することが可能な複数のコマンド送信テーブルを含む１個のテーブルが用意されている。ＣＰＵ５６は、例えば、コマンド制御処理において、ポインタが差しているコマンド送信テーブルから、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を読み出し、表示制御コマンドを送信する。そして、ポインタを更新する。その後、ポインタが指定するコマンド送信テーブルが終了コードを示すまで、表示制御コマンドの送信処理を繰り返す。なお、各制御コマンドについて用意されるテーブルの一部（例えば、払出制御基板３７に対する払出個数指定コマンドが設定されるテーブル）を、リングバッファ形式に構成するようにしてもよい。
【０２０８】
図３６は、図２１に示す遊技制御処理におけるコマンド制御処理の処理例を示すフローチャートである。コマンド制御処理は、コマンド出力処理とＩＮＴ信号出力処理とを含む処理である。コマンド制御処理において、ＣＰＵ５６は、まず、コマンド送信テーブルのアドレスをスタック等に退避する（ステップＳ３３１）。そして、ポインタが指していたコマンド送信テーブルのＩＮＴデータを引数１にロードする（ステップＳ３３２）。引数１は、後述するコマンド送信処理に対する入力情報になる。また、コマンド送信テーブルを指すアドレスを＋１する（ステップＳ３３３）。従って、コマンド送信テーブルを指すアドレスは、コマンドデータ１のアドレスに一致する。なお、表示制御コマンドは例えば図３２に示されたコマンド送信テーブルに設定されている。
【０２０９】
次いで、ＣＰＵ５６は、コマンドデータ１を読み出して引数２に設定する（ステップＳ３３４）。引数２も、後述するコマンド送信処理に対する入力情報になる。そして、コマンド送信処理ルーチンをコールする（ステップＳ３３５）。
【０２１０】
図３７は、コマンド送信処理ルーチンを示すフローチャートである。コマンド送信処理ルーチンにおいて、ＣＰＵ５６は、まず、引数１に設定されているデータすなわちＩＮＴデータを、比較値として決められているワークエリアに設定する（ステップＳ３５１）。次いで、送信回数＝４を、処理数として決められているワークエリアに設定する（ステップＳ３５２）。そして、ポート１のアドレスをＩＯアドレスにセットする（ステップＳ３５３）。この実施の形態では、ポート１のアドレスは払出制御コマンドデータを出力するための出力ポートのアドレスであり、ポート２〜４のアドレスが、表示制御コマンドデータ、ランプ制御コマンドデータ、音制御コマンドデータを出力するための出力ポートのアドレスであるとする。
【０２１１】
次に、ＣＰＵ５６は、比較値を１ビット右にシフトする（ステップＳ３５４）。シフト処理の結果、キャリービットが１になったか否か確認する（ステップＳ３５５）。キャリービットが１になったということは、ＩＮＴデータにおける最も右側のビットが「１」であったことを意味する。この実施の形態では４回のシフト処理が行われるのであるが、例えば、表示制御コマンドを送出すべきことが指定されているときには、２回目のシフト処理でキャリービットが１になる。
【０２１２】
キャリービットが１になった場合には、引数２に設定されているデータ、この場合にはコマンドデータ１（すなわちＭＯＤＥデータ）を、ＩＯアドレスとして設定されているアドレスに出力する（ステップＳ３５６）。２回目のシフト処理が行われたときにはＩＯアドレスにポート２のアドレスが設定されているので、そのときに、表示制御コマンドのＭＯＤＥデータがポート２に出力される。
【０２１３】
次いで、ＣＰＵ５６は、ＩＯアドレスを１加算するとともに（ステップＳ３５７）、処理数を１減算する（ステップＳ３５８）。加算前にポート２を示していた場合には、ＩＯアドレスに対する加算処理によって、ＩＯアドレスにはポート３のアドレスが設定される。ポート３は、ランプ制御コマンドを出力するためのポートである。そして、ＣＰＵ５６は、処理数の値を確認し（ステップＳ３５９）、値が０になっていなければ、ステップＳ３５４に戻る。ステップＳ３５４で再度シフト処理が行われる。
【０２１４】
２回目のシフト処理ではＩＮＴデータにおけるビット１の値が押し出され、ビット１の値に応じてキャリーフラグが「１」または「０」になる。従って、表示制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。同様に、３回目および４回目のシフト処理によって、ランプ制御コマンドおよび音制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。このように、それぞれのシフト処理が行われるときに、ＩＯアドレスには、シフト処理によってチェックされるコマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に対応したＩＯアドレスが設定されている。
【０２１５】
よって、キャリーフラグが「１」になったときには、対応する出力ポート（ポート１〜ポート４）に制御コマンドが送出される。すなわち、１つの共通モジュールで、各サブ基板の制御手段に対する制御コマンドの送出処理を行うことができる。
【０２１６】
また、このように、シフト処理のみによってどの各サブ基板の制御手段に対して制御コマンドを出力すべきかが判定されるので、いずれの制御手段に対して制御コマンドを出力すべきか判定する処理が簡略化されている。
【０２１７】
次に、ＣＰＵ５６は、シフト処理開始前のＩＮＴデータが格納されている引数１の内容を読み出し（ステップＳ３６０）、読み出したデータをポート０に出力する（ステップＳ３６１）。この実施の形態では、ポート０のアドレスは、各制御信号についてのＩＮＴ信号を出力するためのポートであり、ポート０のビット０〜４が、それぞれ、払出制御ＩＮＴ信号、表示制御ＩＮＴ信号、ランプ制御ＩＮＴ信号、音制御ＩＮＴ信号を出力するためのポートである。ＩＮＴデータでは、ステップＳ３５１〜Ｓ３５９の処理で出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に応じたＩＮＴ信号の出力ビットに対応したビットが「１」になっている。従って、ポート１〜ポート４のいずれかに出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に対応したＩＮＴ信号がオフ状態（ローレベル）になる。
【０２１８】
次いで、ＣＰＵ５６は、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６３，Ｓ３６４）。ウェイトカウンタの値が０になると、クリアデータ（００）を設定して（ステップＳ３６５）、そのデータをポート０に出力する（ステップＳ３６６）。よって、ＩＮＴ信号はオフ状態になる。そして、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６８，Ｓ３６９）。
【０２１９】
以上のようにして、制御コマンドの１バイト目のＭＯＤＥデータが送出される。そこで、ＣＰＵ５６は、図３６に示すステップＳ３３６で、コマンド送信テーブルを指す値を１加算する。従って、３バイト目のコマンドデータ２の領域が指定される。ＣＰＵ５６は、指し示されたコマンドデータ２の内容を引数２にロードする（ステップＳ３３７）。また、コマンドデータ２のビット７（ワークエリア参照ビット）の値が「０」であるか否か確認する（ステップＳ３３９）。０でなければ、コマンド拡張データアドレステーブルの先頭アドレスをポインタにセットし（ステップＳ３３９）、そのポインタにコマンドデータ２のビット６〜ビット０の値を加算してアドレスを算出する（ステップＳ３４０）。そして、そのアドレスが指すエリアのデータを引数２にロードする（ステップＳ３４１）。
【０２２０】
コマンド拡張データアドレステーブルには、各サブ基板の制御手段に送出されうるＥＸＴデータが順次設定されている。よって、以上の処理によって、ワークエリア参照ビットの値が「１」であれば、コマンドデータ２の内容に応じたコマンド拡張データアドレステーブル内のＥＸＴデータが引数２にロードされ、ワークエリア参照ビットの値が「０」であれば、コマンドデータ２の内容がそのまま引数２にロードされる。なお、コマンド拡張データアドレステーブルからＥＸＴデータが読み出される場合でも、そのデータのビット７は「０」である。
【０２２１】
次に、ＣＰＵ５６は、コマンド送信処理ルーチンをコールする（ステップＳ３４２）。従って、ＭＯＤＥデータの送出の場合と同様のタイミングでＥＸＴデータが送出される。その後、ＣＰＵ５６は、コマンド送信テーブルのアドレスを復帰し（ステップＳ３４３）、コマンド送信テーブルを指す読出ポインタの値を更新する（ステップＳ３４４）。そして、さらに送出すべきコマンドがあれば（ステップＳ３４５）、ステップＳ３３１に戻る。
【０２２２】
以上のようにして、２バイト構成の制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）が、対応する各サブ基板の制御手段に送信される。各サブ基板の制御手段ではＩＮＴ信号のレベル変化を検出すると制御コマンドの取り込み処理を開始するのであるが、いずれの制御手段についても、取り込み処理が完了する前に遊技制御手段からの新たな信号が信号線に出力されることはない。すなわち、表示制御手段等の各制御手段において、確実なコマンド受信処理が行われる。なお、ＩＮＴ信号の極性を図２８に示された場合と逆にしてもよい。
【０２２３】
図３８〜図４０は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（電力供給停止時処理）の処理例を示すフローチャートである。ＣＰＵ５６のＸＮＭＩ端子にハイレベルからローレベルへの変化が生じてマスク不能割込が発生すると、ＣＰＵ５６に内蔵されている割込制御機構は、マスク不能割込発生時に実行されていたプログラムのアドレス（具体的には実行完了後の次のアドレス）を、スタックポインタが指すスタック領域に退避させるとともに、スタックポインタの値を増やす。すなわち、スタックポインタの値がスタック領域の次のアドレスを指すように更新する。なお、この実施の形態では、ＸＮＭＩ端子にハイレベルからローレベルへの変化が生ずると割込が生ずるが、他の態様のレベル変化に応じて割込が発生するマイクロコンピュータを用いても、以下のような制御を実行することができる。
【０２２４】
電力供給停止時処理において、ＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をバックアップＲＡＭ領域のスタック領域に退避させる（ステップＳ４５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ４５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。割込フラグは、割込許可状態であるのか割込禁止状態であるのかを示すフラグであって、ＣＰＵ５６が内蔵する制御レジスタ中にある。割込フラグのオン状態が割込禁止状態であることを示す。上述したように、パリティフラグは遊技状態復旧処理で参照される。そして、遊技状態復旧処理において、パリティフラグがオン状態であれば、割込許可状態には設定されない。
【０２２５】
また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域のスタック領域に退避させる（ステップＳ４５４〜Ｓ４５８）。なお、ステップＳ４５１〜Ｓ４５８の処理は、電源監視手段の検出信号に応じて制御状態を復旧させるために必要なデータを変動データ記憶手段に保存させるためのデータ退避処理に相当する。
【０２２６】
次いで、この実施の形態では、所定期間（入力監視時間の間）、賞球カウントスイッチ３０１Ａの検出信号をチェックする。そして、賞球カウントスイッチ３０１Ａがオンしたら総賞球数バッファの内容を１減らす。総賞球数バッファとは、ＲＡＭ５５における未払出賞球個数を記憶する領域であり、入賞に応じて払出制御基板３７に対して賞球個数を示す払出制御コマンドを送信すると加算され、賞球カウントスイッチ３０１Ａの検出信号にもとづいて減算されるデータが設定されている。
【０２２７】
なお、この実施の形態では、入力監視時間を計測するために、入力監視時間計測用カウンタが用いられる。入力監視時間計測用カウンタの値は、初期値ｍから、以下に説明するスイッチ検出処理のループ（Ｓ４６１から始まってＳ４６１に戻るループ）が１回実行される毎に−１され、その値が０になると、入力監視時間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの１周に要する時間のｍ倍の時間が、ほぼ入力監視時間に相当する。
【０２２８】
入力監視時間を計測するために、ＣＰＵ５６の内蔵タイマを用いてもよい。すなわち、スイッチ検出処理開始時に、内蔵タイマに所定値（入力監視時間に相当）を設定しておく。そして、スイッチ検出処理のループが１回実行される毎に、内蔵タイマのカウント値をチェックする。そして、カウント値が０になったら、入力監視時間が終了したとする。内蔵タイマの値が０になったことを検出するために内蔵タイマによる割込を用いることもできるが、この段階では制御内容（ＲＡＭに格納されている各値など）を変化させないように、割込を用いず、内蔵タイマのカウント値を読み出してチェックするようなプログラム構成の方が好ましい。
【０２２９】
また、入力監視時間は、遊技球が、球払出装置９７から落下した時点から、賞球カウントスイッチ３０１Ａに到達するまでの時間以上に設定される。球払出装置９７から賞球カウントスイッチ３０１Ａまでの距離をＬとすると、その間の落下時間ｔは、ｔ＝√（２Ｌ／ｇ）（ｇ：重力加速度）になるので、入力監視時間は、それ以上に設定される。なお、図５に例示した球払出装置９７を用いる場合には、Ｌは、スプロケット２９２の凹部から遊技球が落下する位置から賞球カウントスイッチ３０１Ａの位置までの距離に相当する。以上のように、入力監視時間は、払出手段から遊技媒体が払い出されてから払出検出手段で検出されるまでの時間以上の時間に設定される
【０２３０】
少なくとも、スイッチ検出処理が実行される入力監視時間では、賞球カウントスイッチ３０１Ａが遊技球を検出できる状態でなければならない。従って、図１３に示されたように、電源基板９１０におけるコンバータＩＣ９２４の入力側に比較的大容量の補助駆動電源としてのコンデンサ９２３が接続されている。よって、遊技機に対する電力供給停止時にも、ある程度の期間は＋１２Ｖ電源電圧がスイッチ駆動可能な範囲に維持され、賞球カウントスイッチ３０１Ａが動作可能になる。その期間が、上記の入力監視処理が完了するまでの時間以上になるように、コンデンサの容量が決定される。
【０２３１】
なお、入力ポートおよびＣＰＵ５６も、コンバータＩＣ９２４で作成される＋５Ｖ電源で駆動されるので、電力供給停止時にも、比較的長い期間動作可能になっている。
【０２３２】
ステップＳ４６１において、２ｍｓ計測用カウンタに２ｍｓの時間に相当する初期値ｎが設定される。そして、２ｍｓ計測用カウンタの値が０になるまで（ステップＳ４６２）、２ｍｓ計測用カウンタの値が−１される（ステップＳ４６３）。
【０２３３】
２ｍｓ計測用カウンタの値が０になると、賞球カウントスイッチ３０１Ａの検出信号の入力チェックが行われる。具体的には、入力ポート１に入力されているデータを入力する（ステップＳ４６４）。次いで、クリアデータ（００）をセットする（ステップＳ４６５）。また、ポート入力データ、この場合には入力ポート１からの入力データを「比較値」として設定する（ステップＳ４６６）。さらに、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ４６７）。
【０２３４】
そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ４６８）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ４６９）。比較値には入力ポート１のデータ設定されている。そして、この場合には、賞球カウントスイッチ３０１Ａの検出信号がキャリーフラグに押し出される。
【０２３５】
キャリーフラグの値が「１」であれば（ステップＳ４７０）、すなわち賞球カウントスイッチ３０１Ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ４７１）。キャリーフラグの値が「０」であれば、すなわち賞球カウントスイッチ３０１Ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ４７２）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。
【０２３６】
そして、スイッチタイマの値が２になったときに（ステップＳ４７３）、総賞球数格納バッファの格納値を１減算するとともに（ステップＳ４７４）、賞球情報カウンタの値を＋１する（ステップＳ４７５）。そして、賞球情報カウンタの値が１０以上であれば（ステップＳ４７６）、賞球情報出力カウンタの値を＋１するとともに（ステップＳ４７７）、賞球情報カウンタの値を−１０する（ステップＳ４７８）。
【０２３７】
次いで、入力監視時間計測用カウンタの値を−１し（ステップＳ４７９）、その値が０になっていなければステップＳ４６１に戻る。
【０２３８】
以上の処理によって、入力監視時間内に賞球カウントスイッチ３０１Ａがオンしたら、総賞球数格納バッファの値が−１される。バックアップＲＡＭの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総賞球数格納バッファが−１される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、２ｍｓ毎に賞球カウントスイッチ３０１Ａの検出出力のチェックが行われ、２回連続してオン検出した場合に、賞球カウントスイッチ３０１Ａが確実にオンしたと見なされる。従って、誤ってスイッチオン検出がなされてしまうことは防止される。また、スイッチ検出処理において、遊技機外部への賞球情報出力のための賞球情報出力回数カウンタの演算も行われるので、外部に出力される賞球情報と実際の払出賞球数とが食い違ってしまうようなこともない。
【０２３９】
ここでは、電力供給停止時処理において入力監視時間（球払出装置９７から落下した時点から、賞球カウントスイッチ３０１Ａに到達するまでの時間以上の所定時間）だけ入力監視処理を実行したが、さらに、長時間にわたって入力監視処理を実行してもよい。例えば、電力供給が完全に停止するまで入力監視処理を継続してもよい。
【０２４０】
なお、払出制御基板３７に搭載されている払出制御手段も、電源断信号に応じて電力供給停止時処理を実行する。そして、電力供給停止時処理において早い段階で（少なくとも遊技制御手段における電力供給停止時処理おいて入力監視処理が開始される前の段階で）、払出モータ２８９の駆動を停止させている。
【０２４１】
また、この実施の形態では、賞球カウントスイッチ３０１Ａのみのスイッチ検出処理が行われたが、始動入賞口のスイッチや大入賞口に関連するＶ入賞スイッチ２２やカウントスイッチについても同様のスイッチ検出処理を行ってもよい。また、他の入賞についても同様のスイッチ検出処理を行ってもよい。そのようなオンチェックも行う場合には、入賞口に遊技球が入賞した直後に停電が発生したような場合でも、その入賞が確実に検出され、保存される遊技状態に反映される。
【０２４２】
入力監視時間が経過すると（ステップＳ４８０）、すなわち、入力監視時間計測用カウンタの値が０になると、バックアップあり指定値（この例では「５５（Ｈ）」）をバックアップフラグにストアする（ステップＳ４８１）。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ４８２〜Ｓ４９１）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４８２）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ４８３）。また、チェックサム算出回数をセットする（ステップＳ４８４）。
【０２４３】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４８５）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４８６）、ポインタの値を１増やし（ステップＳ４８７）、チェックサム算出回数の値を１減算する（ステップＳ４８８）。ステップＳ４８５〜Ｓ４８８の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ４８９）。
【０２４４】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４９０）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４９１）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４９２）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。
【０２４５】
さらに、ＣＰＵ５６は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ４９３）、処理数（この例では「７」）を別のレジスタにセットする（ステップＳ４９４）。また、出力ポート０のアドレスをＩＯポインタに設定する（ステップＳ４９５）。ＩＯポインタとして、さらに別のレジスタが用いられる。
【０２４６】
そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ４９６）、ＩＯポインタの値を１増やし（ステップＳ４９７）、処理数の値を１減算する（ステップＳ４９８）。ステップＳ４９６〜Ｓ４９８の処理が、処理数の値が０になるまで繰り返される。その結果、全ての出力ポート０〜６（図１５および図１６参照）にクリアデータが設定される。図１５および図１６に示すように、この例では、「１」がオン状態であり、クリアデータである「００」が各出力ポートにセットされるので、全ての出力ポートがオフ状態になる。
【０２４７】
そして、入力ポートに入力されている判定回路９５０からの判定信号を確認し判定信号がオン状態（例えばハイレベル）であれば（ステップＳ１７１）、不正報知コマンド（ランプ制御コマンドあるいは音制御コマンド、または双方）を送信するための処理を行う（ステップＳ１７２）。
【０２４８】
なお、この段階では、ＲＡＭアクセス禁止状態に設定されているので、ランプ制御コマンドや音制御コマンドを送信するための処理では、ＣＰＵ５６は、例えば、レジスタに所定のデータ（ランプ制御コマンドや音制御コマンドを構成する２バイトのコマンドデータのうちの１バイト）をセットし、レジスタの値を直接出力ポートに出力する。また、ＩＮＴ信号のオン期間（図２８参照）を作成するために、例えば、レジスタに所定値をセットし、０になるまで減算する処理を繰り返すことによって、その期間を作成する。そして、そのような処理を、不正報知コマンドを構成するＭＯＤＥデータとＥＸＴデータについて実行する。
【０２４９】
その後、ＣＰＵ５６は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。
【０２５０】
この実施の形態では、遊技状態を保存するための処理（この例では、チェックサムの生成およびＲＡＭアクセス防止）が実行された後、各出力ポートは直ちにオフ状態になる。なお、この実施の形態では、遊技制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのＲＡＭアクセス防止処理が、遊技状態を保存するための処理に相当する。
【０２５１】
遊技状態を保存するための処理が実行された後、直ちに各出力ポートがオフ状態になるので、保存される遊技状態と整合しない状況が発生することは確実に防止される。図３８〜図４０に示す処理が実行されるときには、遊技機に対する電源供給が停止するので、電気部品に印加される電圧が低下していく。そして、印加電圧が駆動可能電圧を下回った時点で電気部品の駆動は停止する。従って、遊技機に対する電力供給停止時には、短時間の遅れはあるものの電気部品の駆動は停止する。
【０２５２】
ところが、この実施の形態のような出力ポートに対するクリア処理を行わないと、遊技状態が保存された後、電力供給が停止するのを遊技制御手段が待っている間に可変入賞球装置１５にさらに入賞してしまうこともある。そのような場合、電力供給再開時には保存されている遊技状態が復帰されるので保存時の始動入賞記憶数が始動記憶表示器１８に表示される。すると、遊技者から見ると、始動入賞の保留記憶値が少なくなってしまっているように見え、トラブルが発生しかねない。しかし、この実施の形態では、そのようなトラブルが生ずる可能がなくなる。
【０２５３】
また、遊技状態が保存された後に、可変入賞球装置としての大入賞口への入賞が発生する場合もあり得る。そのような場合、遊技者が認識している入賞個数と、電力供給復帰時に、保存されていた遊技状態にもとづいて表示部に表示される入賞個数とが食い違ってトラブルが生ずる可能性もある。しかし、この実施の形態では、そのようなトラブルが生ずる可能がなくなる。
【０２５４】
また、この実施の形態では、電源断信号に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。
【０２５５】
なお、出力ポートのクリア処理を、スイッチ検出処理の実行前（ステップＳ４６０の前）に行ってもよい。電力供給停止時処理の実行中では、ＣＰＵ５６やスイッチ類はコンデンサの充電電力等で駆動されることになる。出力ポートのクリア処理をスイッチ検出処理の実行前に行った場合には、大入賞口や可変入賞装置等がソレノイド等の電気部品で駆動されるように構成されていても、それらが駆動されることはなく、コンデンサの充電電力等を電力供給停止時処理のために効果的に使用することができる。
【０２５６】
ただし、電源が断することが検出された後にＶ入賞スイッチ２２を検出する場合には、ソレノイド２１（大入賞口をＶ入賞スイッチに誘導するための部材を動作させるもの）の出力ポートについては、スイッチ検出処理の実行後にクリアする。そのようにすれば、継続権発生の条件であるＶ入賞をしていない状態で停電が発生した場合、停電発生直前に大入賞口に入った遊技球をＶ入賞スイッチ２２の側に誘導することができる。従って、不当な継続権の消滅を防止することができる。この場合、電源が保持される期間は、大入賞口に入賞した遊技球がＶ入賞スイッチ２２に到達するまでの時間以上の期間である。なお、ラッチ式のソレノイドを用いた場合には、出力ポートのクリア処理は不要である。
【０２５７】
また、出力ポートのクリアによって大入賞口が閉じた場合でも、大入賞口内に遊技球があることも考えられるので、電源断信号に応じて実行されるスイッチ検出処理において、カウントスイッチ２３の検出も行うことが望ましい。上記の出力ポートのクリア処理をスイッチ検出処理前に行ってもよいこと、および、上記の例外的な処理については、第１種パチンコ遊技機においてのみならず、第２種パチンコ遊技機や第３種パチンコ遊技機についても同様である。
【０２５８】
なお、この実施の形態では、ＮＭＩに応じて電力供給停止時処理が実行されたが、電源断信号をＣＰＵ５６のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【０２５９】
図４１は、この実施の形態におけるＲＡＭ領域のアドレスマップを示す説明図である。図４１に示すように、ＲＡＭ領域の先頭はバックアップフラグの領域に割り当てられている。そして、最後部にチェックサムバッファの領域が割り当てられている。なお、バックアップフラグからチェックサムバッファまでの領域が作業領域に相当し、チェックサムバッファ以降の領域にスタック領域が設定されている。また、この実施の形態では、ＲＡＭ領域の全てが電源バックアップされている。
【０２６０】
図４２は、チェックサム作成方法の一例を説明するための説明図である。ただし、図４２に示す例では、簡単のために、バックアップＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく電力供給停止時処理において、図４２に示すように、チェックサムデータとして初期データ（この例では００（Ｈ））が設定される。次に、「００（Ｈ）」と「Ｆ０（Ｈ）」の排他的論理和がとられ、その結果と「１６（Ｈ）」の排他的論理和がとられる。さらに、その結果と「ＤＦ（Ｈ）」の排他的論理和がとられる。そして、その結果（この例では「３９（Ｈ）」）を論理反転して得られた値（この例では「Ｃ６（Ｈ）」）がチェックサムバッファに設定される。
【０２６１】
なお、図４２では、説明を容易にするために、論理反転前のデータ「３９（Ｈ）」がチェックサムバッファに格納されている様子が示されている。なお、初期データとしての００（Ｈ）はステップＳ４６０で設定されるチェックサムデータに対するクリアデータに応じた値であるが、実際には、００（Ｈ）との排他的論理和は演算前と後とで値が変わらないので、００（Ｈ）との排他的論理和演算を行わなくてもよい。
【０２６２】
この実施の形態では、チェックサムバッファは、バックアップＲＡＭ領域（変動データ記憶手段）の最後のアドレスに格納されている。従って、例えば、チェックサム作成方法のプログラムに誤りがないかどうか確認する際に、容易にその確認を行うことができる。ＲＡＭ領域の最終アドレスの値が正しいか否か確認すればよいからである。また、この実施の形態では、チェックサム算出開始アドレスはバックアップフラグが設定されるアドレスであり、チェックサム算出最終アドレスは賞球制御用フラグ・バッファのうちの最後のアドレスである（図４１参照）。従って、賞球制御用フラグ・バッファの後、すなわち、バックアップＲＡＭ領域の最後のアドレスをチェックサムバッファの領域にすれば、ＲＡＭ領域において無駄が生ずることはない。
【０２６３】
なお、確認のしやすさやＲＡＭ領域の無駄防止を考慮すると、バックアップＲＡＭ領域の最初のアドレスをチェックサムバッファの領域にしてもよい。
【０２６４】
また、遊技機への電力供給開始時にはパリティチェックＯＫか否かの判断が行われるが（図１８におけるステップＳ９）、その判断では、電力供給停止時処理におけるパリティデータの作成処理（ステップＳ４８２〜Ｓ４９１）と同様の処理が行われ、処理結果すなわち演算結果がチェックサムバッファの内容と一致したらパリティチェックＯＫと判定される。
【０２６５】
なお、ここでは、バックアップＲＡＭ領域の最後または最初のアドレスをチェックサムバッファの領域にしたが、バックアップＲＡＭ領域の中途の領域にチェックサムバッファの領域を割り当ててもよい。また、この実施の形態では、作業領域のデータにもとづいてチェックサムが生成されているが、スタック領域のデータも含めてチェックサムを生成するようにしてもよい。
【０２６６】
さらに、この実施の形態では、電力供給開始時に、電力供給停止時処理における処理と同じ処理によってチェックサムを生成し、生成されたチェックサムとバックアップＲＡＭに保存されていたチェックサムとを比較したが、他の方法を用いてもよい。例えば、バックアップＲＡＭに保存されていたチェックサムを初期値として、電力供給停止時処理において演算対象となった各データについて演算を行い、演算結果が所定値（例えば００（Ｈ））と一致したらパリティチェックＯＫと判定するようにしてもよい。また、パリティチェックのためのチェックデータはチェックサムに限られず、バックアップＲＡＭの内容が正当に保存されているかを判定できるものであれば、他のチェックデータを用いてもよい。
【０２６７】
図４３は、遊技機への電力供給停止時の電源電圧低下やＮＭＩ信号（＝電源断信号：電力供給停止時信号）の様子を示すタイミング図である。遊技機に対する電力供給が停止すると、最も高い直流電源電圧であるＶSLの電圧値は徐々に低下する。そして、この例では、＋２２Ｖにまで低下すると、電源基板９１０に搭載されている電源監視用ＩＣ９０２から電源断信号が出力される（ローレベルになる）。
【０２６８】
電源断信号は、電気部品制御基板（この実施の形態では主基板３１および払出制御基板３７）に導入され、ＣＰＵ５６および払出制御用ＣＰＵ３７１のＮＭＩ端子に入力される。ＣＰＵ５６および払出制御用ＣＰＵ３７１は、ＮＭＩ処理によって、所定の電力供給停止時処理を実行する。
【０２６９】
ＶSLの電圧値がさらに低下して所定値（この例では＋９Ｖ）にまで低下すると、主基板３１や払出制御基板３７に搭載されているシステムリセット回路の出力がローレベルになり、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態になる。なお、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【０２７０】
ＶSLの電圧値がさらに低下してＶcc（各種回路を駆動するための＋５Ｖ）を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、少なくとも主基板３１や払出制御基板３７では、電力供給停止時処理が実行され、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態とされている。
【０２７１】
以上のように、この実施の形態では、電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号（電源断検出信号）を発生する。図４３に示すように、電源断信号が出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、ＩＣ駆動電圧で動作する主基板３１のＣＰＵ５６が所定の電力供給停止時処理を行うための動作時間が確保されている。
【０２７２】
なお、ここでは、電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視したが、電源断信号を発生するタイミングが、ＩＣ駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源ＶSLの電圧でなくてもよい。すなわち、少なくともＩＣ駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断信号を発生することができる。
【０２７３】
その場合、上述したように、監視対象電圧は、電力供給停止時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、遊技機の各種スイッチに供給される電圧（スイッチ電圧）が＋１２Ｖであることから、＋１２Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
止する。
【０２７４】
次に、遊技制御手段以外の電気部品制御手段の例として、表示制御用ＣＰＵ１０１を含む表示制御手段について説明する。図４４は、表示制御用ＣＰＵ１０１が実行するメイン処理を示すフローチャートである。メイン処理では、まず、ＲＡＭ領域のクリアや各種初期値の設定、また表示制御の起動間隔を決めるための２ｍｓタイマの初期設定等を行うための初期化処理が行われる（ステップＳ７０１）。その後、この実施の形態では、表示制御用ＣＰＵ１０１は、タイマ割込フラグの監視（ステップＳ７０３）の確認を行うループ処理に移行する。なお、ループ内では所定の乱数を発生するためのカウンタを更新する処理も行われる（ステップＳ７０２）。そして、図４５に示すように、タイマ割込が発生すると、表示制御用ＣＰＵ１０１は、タイマ割込フラグをセットする（ステップＳ７１５）。メイン処理において、タイマ割込フラグがセットされていたら、表示制御用ＣＰＵ１０１は、そのフラグをクリアし（ステップＳ７０４）、以下の可変表示制御処理を実行する。
【０２７５】
なお、この実施の形態では、タイマ割込は２ｍｓ毎にかかるとする。すなわち、可変表示制御処理は、２ｍｓ毎に起動される。また、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、具体的な可変表示制御処理はメイン処理において実行されるが、タイマ割込処理で可変表示制御処理を実行してもよい。
【０２７６】
可変表示制御処理において、表示制御用ＣＰＵ１０１は、まず、受信した表示制御コマンドを解析する（コマンド解析実行処理：ステップＳ７０５）。次いで、初期化報知コマンドを受信しているか否か確認する（ステップＳ７０６）。具体的には、初期化報知コマンドに対応するコマンド受信フラグがセットされているか否か確認する。初期化報知コマンドを受信していれば、初期化処理の実行を報知するための初期化報知を開始する（ステップＳ７０７）。この例では、初期化報知として、可変表示装置９に、例えば「初期化処理実行中！」などの文字や図形などによって構成される初期化報知画面を表示する。初期化報知画面は、初期化処理の実行を報知するための画面であり、初期化報知画面を示すデータは、例えばキャラクタＲＯＭ８６に格納されている。また、表示制御用ＣＰＵ１０１は、初期化報知中フラグをオンするとともに（ステップＳ７０８）、初期化報知期間タイマを設定する（ステップＳ７０９）。初期化報知中フラグは、初期化報知の実行中であるか否かを確認するためのフラグであり、表示制御基板８０が備えるＲＡＭに保存されている。初期化報知期間タイマは、初期化報知の実行期間を計測するためのタイマである。初期化報知の実行期間は、報知を確実とするために比較的長い期間（例えば５分）が設定される。
【０２７７】
次いで、表示制御用ＣＰＵ１０１は、初期化報知中フラグがオン状態であるか否か確認する（ステップＳ７１０）。初期化報知中フラグがオン状態であれば、初期化報知期間タイマがタイムアウトしているか否か確認し（ステップＳ７１１）、タイムアウトしていれば、初期化報知中フラグをオフするとともに（ステップＳ７１２）、可変表示装置９での初期化報知画面の表示を終了する（ステップＳ７１３）。
【０２７８】
さらに、表示制御用ＣＰＵ１０１は、表示制御プロセス処理を行う（ステップＳ７１４）。表示制御プロセス処理では、制御状態に応じた各プロセスのうち、現在の制御状態に対応したプロセスを選択して実行する。その後、ステップＳ７０２に戻る。
【０２７９】
次に、主基板３１からの表示制御コマンド受信処理について説明する。図４６は、主基板３１から受信した表示制御コマンドを格納するためのコマンド受信バッファの一構成例を示す説明図である。この例では、２バイト構成の表示制御コマンドを６個格納可能なリングバッファ形式のコマンド受信バッファが用いられる。従って、コマンド受信バッファは、受信コマンドバッファ１〜１２の１２バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、０〜１１の値をとる。なお、必ずしもリングバッファ形式でなくてもよく、例えば、図柄指定コマンド格納領域を３個（２×３＝６バイトのコマンド受信バッファ）、それ以外の変動パターン指定などのコマンド格納領域を１個（２×１＝２バイトのコマンド受信バッファ）のようなバッファ構成としてもよい。音声制御手段や、ランプ制御手段においても同様に、リングバッファ形式でないバッファ形式としてもよい。この場合、表示制御手段、音声制御手段、ランプ制御手段は、変動パターンなどの格納領域に格納される最新のコマンドにもとづき制御される。これにより、主基板３１からの指示に迅速に対応することができる。
【０２８０】
図４７は、割込処理による表示制御コマンド受信処理を示すフローチャートである。主基板３１からの表示制御用のＩＮＴ信号は表示制御用ＣＰＵ１０１の割込端子に入力されている。例えば、主基板３１からのＩＮＴ信号がオン状態になると、表示制御用ＣＰＵ１０１において割込がかかる。そして、図４７に示す表示制御コマンドの受信処理が開始される。
【０２８１】
表示制御コマンドの受信処理において、表示制御用ＣＰＵ１０１は、まず、各レジスタをスタックに退避する（ステップＳ６７０）。なお、割込が発生すると表示制御用ＣＰＵ１０１は自動的に割込禁止状態に設定するが、自動的に割込禁止状態にならないＣＰＵを用いている場合には、ステップＳ６７０の処理の実行前に割込禁止命令（ＤＩ命令）を発行することが好ましい。次いで、表示制御コマンドデータの入力に割り当てられている入力ポートからデータを読み込む（ステップＳ６７１）。そして、２バイト構成の表示制御コマンドのうちの１バイト目であるか否か確認する（ステップＳ６７２）。
【０２８２】
１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かによって確認される。先頭ビットが「１」であるのは、２バイト構成である表示制御コマンドのうちのＭＯＤＥデータ（１バイト目）のはずである（図２７参照）。そこで、表示制御用ＣＰＵ１０１は、先頭ビットが「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示す受信コマンドバッファに格納する（ステップＳ６７３）。
【０２８３】
表示制御コマンドのうちの１バイト目でなければ、１バイト目を既に受信したか否か確認する（ステップＳ６７４）。既に受信したか否かは、受信バッファ（受信コマンドバッファ）に有効なデータが設定されているか否かによって確認される。
【０２８４】
１バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否か確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ＋１が示す受信コマンドバッファに格納する（ステップＳ６７５）。先頭ビットが「０」であるのは、２バイト構成である表示制御コマンドのうちのＥＸＴデータ（２バイト目）のはずである（図２７参照）。なお、ステップＳ６７４における確認結果が１バイト目を既に受信したである場合には、２バイト目として受信したデータのうちの先頭ビットが「０」でなければ処理を終了する。
【０２８５】
ステップＳ６７５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ６７６）。そして、コマンド受信カウンタが１２以上であるか否か確認し（ステップＳ６７７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ６７８）。その後、退避されていたレジスタを復帰し（ステップＳ６７９）、割込許可に設定する（ステップＳ６８０）。
【０２８６】
表示制御コマンドは２バイト構成であって、１バイト目（ＭＯＤＥ）と２バイト目（ＥＸＴ）とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、ＭＯＤＥとしてのデータを受信したのかＥＸＴとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。なお、このことは、払出制御コマンド、ランプ制御コマンドおよび音制御コマンドについても同様である。
【０２８７】
図４８は、コマンド解析処理（ステップＳ７０５）の具体例を示すフローチャートである。主基板３１から受信された表示制御コマンドは受信コマンドバッファに格納されるが、コマンド解析処理では、受信コマンドバッファに格納されているコマンドの内容が確認される。
【０２８８】
コマンド解析処理において、表示制御用ＣＰＵ１０１は、まず、コマンド受信バッファに受信コマンドが格納されているか否か確認する（ステップＳ６８１）。格納されているか否かは、コマンド受信カウンタの値と読出ポインタとを比較することによって判定される。両者が一致している場合が、受信コマンドが格納されていない場合である。コマンド受信バッファに受信コマンドが格納されている場合には、表示制御用ＣＰＵ１０１は、初期化処理中フラグがオン状態であるか確認する（ステップＳ６８２）。初期化処理中フラグがオン状態であれば、コマンド受信バッファに格納されている受信コマンドをクリアする（ステップＳ６８３）。すなわち、表示制御用ＣＰＵ１０１は、初期化報知の実行中には、受信コマンドにもとづく処理を実行しない。なお、受信コマンドをクリアしたら読出ポインタの値を＋１しておく。また、初期化処理中フラグがオフ状態であれば、表示制御用ＣＰＵ１０１は、コマンド受信バッファから受信コマンドを読み出す（ステップＳ６８４）。なお、読み出したら読出ポインタの値を＋１しておく。
【０２８９】
読み出した受信コマンドが左図柄指定コマンドであれば（ステップＳ６８５）、そのコマンドのＥＸＴデータを左停止図柄格納エリアに格納し（ステップＳ６８６）、対応する有効フラグをセットする（ステップＳ６８７）。なお、左図柄指定コマンドであるか否かは、２バイトの表示制御コマンドのうちの１バイト目（ＭＯＤＥデータ）によって直ちに認識できる。
【０２９０】
読み出した受信コマンドが中図柄指定コマンドであれば（ステップＳ６８８）、表示制御用ＣＰＵ１０１は、そのコマンドのＥＸＴデータを中停止図柄格納エリアに格納し（ステップＳ６８９）、対応する有効フラグをセットする（ステップＳ６９０）。読み出した受信コマンドが右図柄指定コマンドであれば（ステップＳ６９１）、そのコマンドのＥＸＴデータを右停止図柄格納エリアに格納し（ステップＳ６９２）、対応する有効フラグをセットする（ステップＳ６９３）。なお、左中右停止図柄格納エリアは、表示制御基板８０が備える例えばＲＡＭに設けられている。
【０２９１】
読み出した受信コマンドが変動パターンコマンドであれば（ステップＳ６９４）、表示制御用ＣＰＵ１０１は、そのコマンドのＥＸＴデータを変動パターン格納エリアに格納し（ステップＳ６９５）、変動パターン受信フラグをセットする（ステップＳ６９６）。なお、変動パターン格納エリアは、表示制御基板８０が備える例えばＲＡＭに設けられている。
【０２９２】
読み出した受信コマンドが初期化報知コマンドであれば（ステップＳ６９７）、表示制御用ＣＰＵ１０１は、初期化報知受信フラグをセットする（ステップＳ６９８）。なお、本例では、初期化報知コマンドとして、大当り開始時表示コマンドを用いているため、受信コマンドが初期化報知コマンドとして送信されてきたコマンドであるか否かを確認する必要がある。この場合、例えば、遊技機への電力供給が開始されたあとであって、変動パターンコマンドを受信する前に、大当り開始時表示コマンドを受信した場合には、初期化報知コマンドを受信したものと判定するようにすればよい。なお、遊技機への電力供給が開始されたあとの所定期間が経過する前に大当り開始時表示コマンドを受信した場合に初期化報知コマンドを受信したものとするなど、他の方法によって確認するようにしてもよい。
【０２９３】
そして、ステップＳ６８４にて読み出した受信コマンドがその他の表示制御コマンドである場合には、受信コマンドに対応するフラグをセットする（ステップＳ６９９）。
【０２９４】
以上説明したように、初期化処理を実行する場合には、可変表示装置９にて初期化報知を行う構成としたので、遊技制御手段に不正に信号を送り込むような不正行為が行われても、そのような不正行為を容易に発見することができるとともに、不正行為者が報知に気付いて直ちに離席したような場合でも、再度の不正行為を実行しづらくするという効果がある。初期化処理は、遊技店の営業中において、停電からの復旧時でもない限り実行されることは考えにくい。それにもかかわらず、初期化処理が実行されているということは、スタックオーバーフローを発生させたり遊技制御手段にリセット信号を入力させるなどの不正行為によってシステムリセットされた可能性が高い。従って、停電復旧時でも遊技店員による初期化操作がなされたわけでもないのに、遊技店の営業時間中に初期化報知がなされている場合には、不正行為（ＲＡＭをクリアさせて初期状態とするなどの行為）が行われたものと判断することができ、その後の不正行為（大当りを発生させるなどの行為）を未然に防ぐことができる。
【０２９５】
また、上述したように、遊技制御手段（ＣＰＵ５６）が、初期化報知を行うことを示す初期化報知コマンドを表示制御手段（表示制御用ＣＰＵ１０１）に送信し、表示制御手段が初期化報知のための処理を実行するように構成したので、遊技制御手段における初期化報知を行うための処理負担が軽減される。
【０２９６】
また、上述したように、初期化報知を所定期間（初期化報知期間タイマに設定される期間であって、例えば５分などのあらかじめ定められた期間）継続的に実行する構成としたので、不正行為の発見を容易とすることができる。
【０２９７】
また、上述したように、表示制御手段が、初期化報知の実行中に新たにコマンドを受信した場合でも、新たに受信したコマンドにもとづく制御を実行しない構成としたので、初期化報知を優先的に行うことができ、たとえ不正にコマンドが送信されたとしても、そのコマンドにもとづく処理が実行されず初期化報知が継続されるので、不正に送信されたコマンドにもとづいて報知が停止されてしまうことを防止することができる。
【０２９８】
また、上述したように、初期化報知の指定を行う初期化報知コマンドとして、大当り開始時表示コマンドを用いる構成としたので、初期化報知を妨害するような不正行為が行われても、その不正行為を容易に発見することができる。すなわち、初期化報知コマンドを不正にマスクして、初期化報知コマンドによる指定を不正に不能とした場合には、大当り開始時表示コマンドも同時にマスクされたことになるので、大当り遊技が開始されたときに大当り開始時表示がなされないことになる。このように、初期化報知コマンドを不正にマスクした場合には、通常の遊技に影響を及ぼすことになる。従って、初期化報知コマンドによる指定を不正に不能としたことを容易に発見することができる。
【０２９９】
なお、初期化報知の指定を行う初期化報知コマンドとして、他の既存のコマンドを用いる構成としてもよい。その場合にも、初期化報知コマンドを不正にマスクした場合には、通常の遊技に影響を及ぼすことになるので、不正行為を容易に発見することができる。この場合、初期化報知コマンドとして、大当り遊技に関するコマンド（例えば、大入賞口開放時表示コマンド、大入賞口開放時表示コマンド、大当り終了表示コマンドなど）などの比較的目立つ演出を指定するコマンドを用いるようにすれば、不正行為をより容易に発見することができる。
【０３００】
また、初期化報知の指定を行う初期化報知コマンドとして、他の既存のコマンドとは異なる専用のコマンドを用いる構成としてもよい。このように構成すれば、初期化報知コマンドを受信した場合に、表示制御手段が、共通に用いられている他のコマンドとして送信されたのであるか初期化報知の指定を行うコマンドとして送信されてきたのかを確認することなく、初期化報知の指定を行うコマンドであることを直ちに把握することができるようになる。
【０３０１】
また、上述したように、遊技制御手段（ＣＰＵ５６）が、初期化処理中であることを示す初期化信号を遊技機外部に出力する構成としたので、遊技店側などにおいて初期化処理中であることを認識可能とすることができる。よって、実際には電力供給が停止していないにも関わらず初期化処理中であることを示す信号が遊技機から出力された場合には不正行為がなされたと判断することができ、不正行為者が不正行為を行った遊技機から離れた場所にて容易に不正行為を発見することができるようになる。
【０３０２】
なお、遊技制御手段（ＣＰＵ５６）が、電力供給停止時処理中であることを示す信号を遊技機外部に出力するようにしてもよい。例えば、情報出力信号としてホールコンピュータ等に出力する。電力供給停止時処理中であることを示す信号をホールコンピュータ等に出力するようにした場合には、遊技店側で電力供給停止時処理中であることが認識可能になる。よって、実際には電力供給が停止していないにも関わらず電力供給停止時処理中であることを示す信号が遊技機から出力された場合には不正行為がなされたと判断することができる。
【０３０３】
このように、遊技店側で遊技機が初期化処理中または電力供給停止時処理中であることを認識可能に構成した場合には、遊技店側において、不正行為が発覚していることを不正行為者が気付かないうちに、不正行為を行っている者を特定することができる。
【０３０４】
なお、上述した実施の形態では、可変表示装置９にて初期化報知を行うことによって初期化処理の実行を報知する構成としていたが、可変表示装置９以外の表示手段（例えば、初期化報知用の専用の表示装置）によって報知する構成としてもよい。また、初期化報知を、例えばランプや音などによって報知する構成としてもよい。
【０３０５】
次に、初期化報知をランプやＬＥＤなどの発光体によって報知する構成について説明する。ここでは、電気部品制御手段の一例であり、ランプ制御基板３５に搭載されたランプ制御用ＣＰＵ３５１を含む発光体制御手段としてのランプ制御手段の動作を説明する。
【０３０６】
図４９は、ランプ制御用ＣＰＵ３５１が実行するメイン処理を示すフローチャートである。ランプ制御用ＣＰＵ３５１は、メイン処理において、まず、レジスタ、ワークエリアを含むＲＡＭおよび出力ポート等を初期化する初期化処理を実行する（ステップＳ４４１）。その後、この実施の形態では、ランプ制御用ＣＰＵ３５１は、タイマ割込フラグの監視（ステップＳ４４３）の確認を行うループ処理に移行する。なお、ループ内では所定の乱数を発生するためのカウンタを更新する処理も行われる（ステップＳ４４２）。そして、図５０に示すように、タイマ割込が発生すると、ランプ制御用ＣＰＵ３５１は、タイマ割込フラグをセットする（ステップＳ４５７）。メイン処理において、タイマ割込フラグがセットされていたら、ランプ制御用ＣＰＵ３５１は、そのフラグをクリアし（ステップＳ４４４）、以下のランプ制御処理を実行する。
【０３０７】
なお、この実施の形態では、タイマ割込は２ｍｓ毎にかかるとする。すなわち、ランプ制御処理は、２ｍｓ毎に起動される。また、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、具体的なランプ制御処理はメイン処理において実行されるが、タイマ割込処理でランプ制御処理を実行してもよい。
【０３０８】
ランプ制御処理において、ランプ制御用ＣＰＵ３５１は、まず、主基板３１からランプ制御コマンドを受信したか否かの確認を行う（ステップＳ４４５：コマンド認識処理）。次いで、初期化報知コマンドを受信しているか否か確認する（ステップＳ４４６）。具体的には、初期化報知コマンドに対応するコマンド受信フラグがセットされているか否か確認する。ここでは、初期化報知コマンドとして、例えば大当り開始時ランプ指定コマンド（図３０参照）が用いられる。初期化報知コマンドを受信していれば、初期化処理の実行を報知するための初期化報知を開始する（ステップＳ４４７）。この例では、初期化報知として、ランプ制御基板３５が制御する発光体を点灯させたり点滅させたりする処理を行う。また、ランプ制御用ＣＰＵ３５１は、初期化報知中フラグをオンするとともに（ステップＳ４４８）、初期化報知期間タイマを設定する（ステップＳ４４９）。初期化報知中フラグは、初期化報知の実行中であるか否かを確認するためのフラグであり、ランプ制御基板３５が備えるＲＡＭに保存されている。初期化報知期間タイマは、初期化報知の実行期間を計測するためのタイマである。初期化報知の実行期間は、報知を確実とするために比較的長い期間（例えば５分）が設定される。
【０３０９】
次いで、ランプ制御用ＣＰＵ３５１は、初期化報知中フラグがオン状態であるか否か確認する（ステップＳ４５０）。初期化報知中フラグがオン状態であれば、初期化報知期間タイマがタイムアウトしているか否か確認し（ステップＳ４５１）、タイムアウトしていれば、初期化報知中フラグをオフするとともに（ステップＳ４５２）、発光体を用いた初期化報知の実行を終了する（ステップＳ４５３）。
【０３１０】
さらに、ランプ制御用ＣＰＵ３５１は、受信したランプ制御コマンドに応じて、使用するランプデータを変更する等の処理であるコマンド実行処理を行う（ステップＳ４５４）。なお、主基板３１からのランプ制御コマンドは、ＩＮＴ信号の入力に応じて起動される割込処理で取り込まれ、ＲＡＭに形成されている入力バッファに格納される。その後、この実施の形態では、ランプ制御用ＣＰＵ３５１は、ランププロセス更新処理およびポート出力処理を行う（ステップＳ４５５，Ｓ４５６）。その後、ステップＳ４４２に戻る。
【０３１１】
この実施の形態では、遊技の進行に応じて点滅制御されるランプ・ＬＥＤの点灯パターンは、ＲＯＭに格納されているランプデータに応じて制御される。ランプデータは、制御パターンの種類毎に用意されている（特別図柄の変動中のランプ・ＬＥＤによる演出パターンを指定する制御コマンドおよび遊技進行状況に応じて遊技制御手段から送出されるその他の遊技演出に関する制御コマンド毎に用意されている）。ランプデータには、ランプ・ＬＥＤを点灯または消灯することを示すデータ、および点灯または消灯の期間（プロセスタイマ値）を示すデータが設定されている。すなわち、制御用データ領域には、発光体の点灯パターンを示すデータが格納されている。
【０３１２】
ランププロセス更新処理では、タイマ状態保存領域に保存されている演出タイマの値にもとづいて、プロセスタイマがタイムアウトしたか否かを判定する。具体的には、タイマ状態保存領域に保存されている演出タイマの値に、ランプ・ＬＥＤを消灯または点灯させることが設定されているデータに応じたプロセスタイマ値を、そのデータにもとづく演出を開始するときに加算し、プロセス終了判定値を算出してＲＡＭの所定の領域に保存しておく。なお、演出タイマはタイマ割込処理にて更新されていき、メイン処理の繰り返し処理が実行される毎にタイマ状態設定処理にて最新の演出タイマの値がタイマ状態保存領域にコピーされる。そして、タイマ状態保存領域に保存されている演出タイマの値と、算出されているプロセス終了判定値とが一致するか否かを確認して、一致している場合にはプロセスタイマがタイムアウトしたものと判定する。プロセスタイマがタイムアウトしたと判定された場合には、ランプデータにおける次のアドレスに設定されているデータに応じてランプ・ＬＥＤを消灯または点灯させることに決定されるとともに、その決定結果に応じたプロセスタイマ値を、タイマ状態保存領域に保存されている演出タイマの値に加算して新たなプロセス終了判定値が算出されて保存される。新たなプロセス終了判定値が設定されたときには点灯／消灯の切替がなされたときであるから、ポート出力処理において、ランプ・ＬＥＤを点灯または消灯のためのデータが該当する出力ポートに出力される。
【０３１３】
以上のように、初期化処理を実行する場合に、発光体を用いて初期化報知を行う構成とした場合についても、可変表示装置９で報知する場合と同様に、遊技制御手段に不正に信号を送り込むような不正行為が行われても、そのような不正行為を容易に発見することができるとともに、不正行為者が報知に気付いて直ちに離席したような場合でも、再度の不正行為を実行しづらくするという効果がある。また、不正行為（ＲＡＭをクリアさせて初期状態とするなどの行為）が行われたことを容易に発見することができるので、その後の不正行為（大当りを発生させるなどの行為）を未然に防ぐことができる。
【０３１４】
次に、初期化報知をスピーカなどの音声出力装置によって報知する構成について説明する。ここでは、電気部品制御手段の一例であり、音制御基板７０に搭載された音制御用ＣＰＵ７０１を含む音声制御手段（音制御手段）の動作を説明する。
【０３１５】
図５１は、音制御用ＣＰＵ７０１が実行するメイン処理を示すフローチャートである。音制御用ＣＰＵ７０１は、メイン処理において、まず、レジスタ、ワークエリアを含むＲＡＭおよび出力ポート等を初期化する初期化処理を実行する（ステップＳ４７１）。その後、この実施の形態では、音制御用ＣＰＵ７０１は、タイマ割込フラグの監視（ステップＳ４７３）の確認を行うループ処理に移行する。なお、ループ内では所定の乱数を発生するためのカウンタを更新する処理も行われる（ステップＳ４７２）。そして、図５２に示すように、タイマ割込が発生すると、音制御用ＣＰＵ７０１は、タイマ割込フラグをセットする（ステップＳ４８７）。メイン処理において、タイマ割込フラグがセットされていたら、音制御用ＣＰＵ７０１は、そのフラグをクリアし（ステップＳ４７４）、以下の音制御処理を実行する。
【０３１６】
なお、この実施の形態では、タイマ割込は２ｍｓ毎にかかるとする。すなわち、音制御処理は、２ｍｓ毎に起動される。また、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、具体的な音制御処理はメイン処理において実行されるが、タイマ割込処理で音制御処理を実行してもよい。
【０３１７】
音制御処理において、音制御用ＣＰＵ７０１は、まず、主基板３１から音制御コマンドを受信したか否かの確認を行う（ステップＳ４７５：コマンド認識処理）。次いで、初期化報知コマンドを受信しているか否か確認する（ステップＳ４７６）。具体的には、初期化報知コマンドに対応するコマンド受信フラグがセットされているか否か確認する。ここでは、初期化報知コマンドとして、例えば大当り開始時音指定コマンド（図３１参照）が用いられる。初期化報知コマンドを受信していれば、初期化処理の実行を報知するための初期化報知を開始する（ステップＳ４７７）。この例では、初期化報知として、音制御基板７０が制御するスピーカ２７を用いて所定の音出力処理を行う。また、音制御用ＣＰＵ７０１は、初期化報知中フラグをオンするとともに（ステップＳ４７８）、初期化報知期間タイマを設定する（ステップＳ４７９）。初期化報知中フラグは、初期化報知の実行中であるか否かを確認するためのフラグであり、音制御基板７０が備えるＲＡＭに保存されている。初期化報知期間タイマは、初期化報知の実行期間を計測するためのタイマである。初期化報知の実行期間は、報知を確実とするために比較的長い期間（例えば５分）が設定される。
【０３１８】
次いで、音制御用ＣＰＵ７０１は、初期化報知中フラグがオン状態であるか否か確認する（ステップＳ４８０）。初期化報知中フラグがオン状態であれば、初期化報知期間タイマがタイムアウトしているか否か確認し（ステップＳ４８１）、タイムアウトしていれば、初期化報知中フラグをオフするとともに（ステップＳ４８２）、音出力手段（スピーカ２７）を用いた初期化報知の実行を終了する（ステップＳ４８３）。
【０３１９】
さらに、音制御用ＣＰＵ７０１は、受信した音制御コマンドに応じて、使用する音声データを変更する等の処理であるコマンド実行処理を行う（ステップＳ４８４）。なお、主基板３１からの音制御コマンドは、ＩＮＴ信号の入力に応じて起動される割込処理で取り込まれ、ＲＡＭに形成されている入力バッファに格納される。その後、この実施の形態では、音制御用ＣＰＵ７０１は、音声プロセス更新処理およびポート出力処理を行う（ステップＳ４８５，Ｓ４８６）。その後、ステップＳ４７２に戻る。
【０３２０】
この実施の形態では、遊技の進行に応じてスピーカ２７から出力される音声パターンは、ＲＯＭに格納されている音声データに応じて制御される。音声データは、制御パターンの種類毎に用意されている（特別図柄の変動中の音声出力手段による演出パターンを指定する制御コマンドおよび遊技進行状況に応じて遊技制御手段から送出されるその他の遊技演出に関する制御コマンド毎に用意されている）。
【０３２１】
また、音声合成回路７０２は、転送リクエスト信号（ＳＩＲＱ）、シリアルクロック信号（ＳＩＣＫ）、シリアルデータ信号（ＳＩ）および転送終了信号（ＳＲＤＹ）によって制御される。音声合成回路７０２は、ＳＩＲＱがローレベルになると、ＳＩＣＫに同期してＳＩを１ビットずつ取り込み、ＳＲＤＹがローレベルになるとそれまでに受信した各ＳＩからなるデータを１つの音声再生用データと解釈する。
【０３２２】
各音声データには、音声合成回路７０２に出力されるシリアルデータ信号に応じたデータ、およびそのデータに応じて発生される音声の継続期間（プロセスタイマ値）を示すデータが設定されている。すなわち、制御用データには、音発生手段（この例ではスピーカ２７）からの出力パターンを示すデータが格納されている。
【０３２３】
音声プロセス更新処理では、プロセスタイマ値に応じた値が初期設定されたタイマの値の減算処理が行われ、そのタイマがタイムアウトすると、音声データにおける次のアドレスに設定されているデータに応じて出力音声に変更することが決定されるとともに、その決定結果に応じたプロセスタイマ値がタイマに設定される。また、プロセスタイマ値がタイマに設定されたときには出力音声の切替がなされたときであるから、ポート出力処理（ステップＳ４８６）において、音声合成回路７０２にデータを出力するための出力ポートを介して、音声合成回路７０２に、新たな出力音声に対応したデータが出力される。
【０３２４】
音声プロセス更新処理では、タイマ状態保存領域に保存されている演出タイマの値にもとづいて、プロセスタイマがタイムアウトしたか否かを判定する。具体的には、タイマ状態保存領域に保存されている演出タイマの値に、スピーカ２７に音声出力させることが設定されているデータに応じたプロセスタイマ値を、そのデータにもとづく演出を開始するときに加算し、プロセス終了判定値を算出してＲＡＭの所定の領域に保存しておく。なお、演出タイマはタイマ割込処理にて更新されていき、メイン処理の繰り返し処理が実行される毎にタイマ状態設定処理にて最新の演出タイマの値がタイマ状態保存領域にコピーされる。そして、タイマ状態保存領域に保存されている演出タイマの値と、算出されているプロセス終了判定値とが一致するか否かを確認して、一致している場合にはプロセスタイマがタイムアウトしたものと判定する。プロセスタイマがタイムアウトしたと判定された場合には、音声データにおける次のアドレスに設定されているデータに応じて音声出力を行うことに決定されるとともに、その決定結果に応じたプロセスタイマ値を、タイマ状態保存領域に保存されている演出タイマの値に加算して新たなプロセス終了判定値が算出されて保存される。新たなプロセス終了判定値が設定されたときには出力音声の切替がなされたときであるから、ポート出力処理（ステップＳ４８６）において、音声合成回路７０２にデータを出力するための出力ポートを介して、音声合成回路７０２に、新たな出力音声に対応したデータが出力される。
【０３２５】
具体的には、音声制御用ＣＰＵ７０１は、ポート出力処理において、ＳＩＲＱをオン（ローレベル）にして、ＲＯＭ（音声コマンドデータ領域）から読み出したデータ（音声コマンド）をＳＩＣＫに同期してＳＩとして出力し、出力が完了したらＳＲＤＹをローレベルにする。音声合成回路７０２は、ＳＩによってデータを受信すると、受信したデータに応じた音声を発生する。
【０３２６】
以上のように、初期化処理を実行する場合に、音出力手段を用いて初期化報知を行う構成とした場合についても、可変表示装置９で報知する場合と同様に、遊技制御手段に不正に信号を送り込むような不正行為が行われても、そのような不正行為を容易に発見することができるとともに、不正行為者が報知に気付いて直ちに離席したような場合でも、再度の不正行為を実行しづらくするという効果がある。また、不正行為（ＲＡＭをクリアさせて初期状態とするなどの行為）が行われたことを容易に発見することができるので、その後の不正行為（大当りを発生させるなどの行為）を未然に防ぐことができる。
【０３２７】
なお、上記の他の実施の形態では、発光体を用いて初期化報知を行う場合と、音出力手段を用いて初期化報知を行う場合の構成とを簡単に説明したが、説明を省略した部分についても、上述したした可変表示装置９にて初期化報知を報知する場合と同様に構成することができ、可変表示装置９を用いて初期化報知を行う場合と同様の効果を得ることができる。
【０３２８】
また、上記の各実施の形態では、遊技制御手段（ＣＰＵ５６）が、電力供給停止時処理中であることを示すコマンドを出力し、表示制御手段（表示制御用ＣＰＵ１０１）が電力供給停止時処理の実行を示す報知を行う構成としていたが、他のサブ基板３５，７０にて電力供給停止時処理の実行を示す報知を行う構成としてもよい。なお、電力供給停止時処理の実行を示す報知を行う場合には、遊技機への電力供給が停止されるまで報知を継続して行うことが望ましい。スタックオーバーフローを発生させたり、リセット信号をＣＰＵ５６に不正に入力させたりする不正行為が行われた場合には、主基板３１が初期化された場合であっても電力が継続して供給されるので、サブ基板３５，７０，８０では電力供給停止時処理の実行を示す報知を継続して行うことができる。従って、不正行為を容易に発見することができるようになる。
【０３２９】
また、上記の実施の形態では、電源断信号（ＮＭＩ信号）がマスク不能割込端子に入力されたが、マスク可能割込端子に入力するようにしてもよく、入力ポートに入力するようにしてもよい。入力ポートに入力される場合には、遊技制御手段は、ポートチェックの結果電源断信号がオン状態であれば、上述したマスク不能割込処理に相当する処理を実行する。
【０３３０】
なお、上記の実施の形態では、電源監視手段は電源基板９１０に搭載されていたが、主基板３１以外の他の基板や、遊技機における他の箇所に設定されていてもよい。また、システムリセット手段は主基板３１に搭載されていたが、電源基板９１０等の他の基板に搭載されていてもよい。
【０３３１】
また、上述した実施の形態では、大当り判定用乱数を生成するためのカウンタは、初期化処理（図１８に示すステップＳ９）において０に初期化され、乱数値が１周すると初期値用乱数の値にもとづいて新たな初期値（０〜３１６のいずれか：図２６参照）が設定される。よって、初期化後の１周目においては、上述したように、大当り判定用乱数を生成するためのカウンタのカウント値があらかじめ決められた大当り判定値に一致するタイミングを容易に把握できてしまう。従って、大当り判定用乱数の更新が、初期化処理後の１周目であるときには、たとえ始動入賞があったとしても、例えば上述したステップＳ４４にて大当り判定用乱数を抽出しないで他のはずれ値を用いるようにしたり、ステップＳ５４にて常にはずれと判断するなどのようにして、大当り判定用乱数にもとづく抽選を行わないように構成してもよい。このように構成すれば、大当り判定用乱数の初期値を特定できなくなるので、大当り判定用乱数の更新が初期化後の１周目であるときであっても、不正行為によって大当り判定値を狙われてしまうことを防止することができる。
【０３３２】
また、上記の実施の形態では、判定用乱数や初期値決定用乱数を生成するためのカウンタは、初期化処理（図１８に示すステップＳ９）において０に初期化されたが、初期化処理においてカウンタの値を０に初期化しないようにしてもよい。そのようにすれば、初期化処理が実行されても各カウンタの初期値がばらつくので、不正行為によって大当り判定値を狙われてしまうことを防止することができる。
【０３３３】
例えば、システムリセット回路６５に相当する回路（リセット回路とする。）が、主基板３１ではなく電源源基板９１０等の主基板３１の外部の基板に設けられ、そのリセット回路からシステムリセット信号を主基板３１に入力しているような構成では、基板間で、上述したような不正行為がなされる可能性がある。すなわち、基板間のケーブルに、主基板３１に対して不正にシステムリセット信号を入力させるような不正回路が接続されて不正行為がなされる可能性がある。主基板３１のＣＰＵ５６に対して不正にシステムリセット信号が入力された場合には、遊技機に対して電力供給が開始された場合と同様に制御状態が初期状態に戻る。すなわち、ＣＰＵ５６は、図１８に示されたメイン処理を最初から実行する状態になる。この場合、電力供給停止時処理は実行されていないので、遊技状態復旧処理（図１８におけるステップＳ８）は実行されず、ＣＰＵ５６は初期化処理を実行する。
【０３３４】
初期化処理において、判定用乱数を生成するためのカウンタのカウント値を０に初期化すると、不正にシステムリセット信号を入力させた時点から、大当り判定用乱数（ランダム１）を生成するためのカウンタのカウント値が大当り判定値に一致するタイミングを予測することが容易になってしまう。そして、不正行為者は、そのタイミングで始動入賞が生じたような不正信号を主基板３１に送り込むことによって、不正に大当りを生じさせてしまう。
【０３３５】
しかし、初期化処理において、判定用乱数を生成するためのカウンタのカウント値を０に初期化しないようにしておくか、判定用乱数の更新が１周目である場合には大当り抽選を行わないようにしておけば、そのような不正行為を防止することができる。そして、電力供給停止時処理が実行された後、電力供給が復旧して遊技状態復旧処理が実行される場合には、遊技状態復旧処理において、ＣＰＵ５６は、バックアップＲＡＭに保存されているカウント値からカウンタの歩進を再開する。
【０３３６】
あるいは、初期化処理において、初期値決定用乱数を生成するためのカウンタのカウント値を０に初期化しないようにしておくか、判定用乱数の更新が１周目である場合には大当り抽選を行わないようにしておけば、不正にシステムリセット信号が入力されたことによって制御状態が初期状態に戻っても、すぐに１周目の更新を終え、判定用乱数を生成するためのカウンタのカウント値は、初期値決定用乱数を生成するためのカウンタのカウント値によって更新されるようになるので、ランダム１を生成するためのカウンタのカウント値が大当り判定値に一致するタイミングを予測することが困難になる。そして、電力供給停止時処理が実行された後、電力供給が復旧して遊技状態復旧処理が実行される場合には、遊技状態復旧処理において、ＣＰＵ５６は、バックアップＲＡＭに保存されているカウント値から、初期値決定用乱数を生成するためのカウンタの歩進を再開する。
【０３３７】
また、判定用乱数を生成するためのカウンタおよび初期値決定用乱数を生成するためのカウンタとは別に、無限カウンタ（例えば、タイマ割込処理で常に更新される）を設け、初期化処理において、無限カウンタのカウント値を、初期値としてランダム１を生成するためのカウンタに設定するようにしてもよい。そのようにしても、ランダム１を生成するためのカウンタのカウント値が大当り判定値に一致するタイミングを予測することが困難になる。なお、無限カウンタは例えば２バイトで構成されるが、初期化処理において、例えば無限カウンタの下位８ビットの値が、ランダム１を生成するためのカウンタに設定される。この無限カウンタは、例えば、ＥＥＰＲＯＭなどの読み書き可能で電力供給が停止しても記憶内容を保持可能な記憶媒体に保存される。なお、無限カウンタは、遊技機に供給される各電源とは別の独自のバックアップ電源を有するＲＡＭに保存されるようにしてもよい。
【０３３８】
上記のように、大当り判定用乱数の初期値にばらつきをもたせたり、大当り判定用乱数の更新が１周目であるときには大当り抽選を行わないようにした場合には、上述したスタックオーバーフローを発生させる不正行為や、リセット信号を強制的に入力させる不正行為の他、例えば遊技機に供給される制御電源（５Ｖ）やバックアップ電源を切ることによってＲＡＭクリアする不正行為が行われた場合であっても、そのような不正行為によって大当りが発生してしまうことを防止することができる。
【０３３９】
なお、上述した各実施の形態によれば、遊技機に供給される制御電源（５Ｖ）やバックアップ電源を切ることによってＲＡＭクリアする不正行為が行われた場合であっても、初期化報知が行われるので、そのような不正行為を容易に発見することができる。
【０３４０】
なお、上述した各実施の形態によれば、表示制御用ＣＰＵ１０１、ランプ制御用ＣＰＵ３５１、あるいは音制御用ＣＰＵ７０１の制御によって初期化報知を行う構成としていたが、ＣＰＵ５６が表示器などを制御して初期化報知を行う構成としてもよい。
【０３４１】
なお、上述した各実施の形態において、スタックするデータがＲＡＭ５５に設けられたスタック領域の記憶容量を超えてしまった場合には、作業領域のデータ領域にまでスタックデータが溢れてきてしまい（オーバーフロー）プログラムが暴走することが考えられる。つまり、プログラム上のある命令（オペコード）により指定されたデータの格納先のアドレスが正規のアドレスではなく溢れたデータにより書き換えられた誤ったデータによりアドレス（例えばＦＦＦＦ（Ｈ））が指定されてしまい、ＣＰＵ５６が異常と判断し、電力供給の停止や再開がされない場合であっても、プログラムが先頭アドレスから開始される。よって、この場合には、ＮＭＩ処理（電力供給停止時処理）にて実行されるはずのバックアップフラグのセットやチェックサムデータのセットがなされていないので、ステップＳ７ｂ，Ｓ７ｃの処理によって初期化処理が実行されることになる。また、スタックオーバーフローが発生した場合には、オペコードにより指定されたデータの格納先アドレスを指定するスタックポインタのデータ自体がスタック領域外のアドレスを示すデータとなるため、上記と同様に処理されることになる。
【０３４２】
また、上述した実施の形態では、表示制御用ＣＰＵ１０１、ランプ制御用ＣＰＵ３５１、あるいは音制御用ＣＰＵ７０１は、初期化報知の実行期間中は受信コマンドを廃棄して、そのコマンドにもとづく制御を実行しない構成としていたが、初期化報知の実行期間中に受信したコマンドを記憶保持しておき、初期化報知の終了後に記憶保持しているコマンドにもとづく制御を実行する構成としてもよい。
【０３４３】
なお、上述した実施の形態では、バックアップＲＡＭに電力を供給するバックアップ電源が電源基板９１０において作成される構成としていたが、バックアップ電源は、主基板３１において作成されるようにしてもよい。また、他の電気部品制御基板３５，７０，８０が電源バックアップ可能な構成とされている場合に、その電気部品制御基板３５，７０，８０においてバックアップ電源を作成する構成としてもよい。
【０３４４】
なお、上述した実施の形態において、「特定遊技状態」とは、所定の遊技価値が付与された遊技者にとって有利な状態を意味する。具体的には、「特定遊技状態」は、例えば、例えば可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態（大当り遊技状態）、遊技者にとって有利な状態となるための権利が発生した状態、景品遊技媒体払出の条件が成立しやすくなる状態、遊技者に対して得点を付与するための条件が成立しやすくなる状態などの、所定の遊技価値が付与された状態である。
【０３４５】
また、上述した実施の形態において、「特定の条件」とは、遊技機の制御状態を特定遊技状態とするための条件を意味する。従って、特定の条件が成立すると、遊技機の制御状態が特定遊技状態となる。具体的には、特定の条件」とは、例えば、「複数種類の識別情報（例えば、図柄、絵柄、数値など）を可変表示（例えば、スクロール表示、コマ送り表示、切替え表示など）可能な可変表示装置（例えば、液晶表示装置、ドットマトリクス表示器、セグメント表示器、ドラム式の表示器など）を備える構成とされ、可変表示装置における識別情報の表示結果が特定の表示結果（例えば、全てが同一の識別情報となる表示結果。具体的には、例えば左中右の識別情報が全て「１」となる表示結果。）となった場合に成立する条件とされる。また、例えば、「特定の条件」とは、遊技領域における特定の領域に設けられた球検出手段（例えば、フォトセンサ、近接スイッチなど）により遊技球が検出された場合に成立する条件としてもよい。
【０３４６】
なお、上記の各実施の形態のパチンコ遊技機１は、主として、始動入賞にもとづいて可変表示装置９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０３４７】
【発明の効果】
以上のように、請求項１または請求項２記載の発明では、遊技機を、遊技制御マイクロコンピュータが、信号入力部への信号入力にもとづいて、制御状態の復旧に必要なデータを変動データ記憶手段に退避させるデータ退避処理を実行し、電力供給が開始されたときに入力されるリセット信号に応じてプログラムを先頭から開始させ、所定条件の成立にもとづいて、制御状態を初期化する初期化処理または変動データ記憶手段の記憶内容にもとづいて制御状態を復旧する復旧処理のいずれか一方を実行し、初期化処理を実行するときには、遊技機に設けられる報知手段にて報知を行うための報知処理を実行する構成としたので、制御手段に初期化処理を実行させる不正行為が行われても、そのような不正行為を容易に発見することができる効果がある。
また、変動データ記憶手段が判定用数値を記憶し、初期化処理を実行するときに判定用数値を初期化する構成とされているので、不安定なデータにもとづく処理が実行され、不具合が生じることを防止することができる。
さらに、データ退避処理実行手段が、データ退避処理にて制御状態の復旧に必要なデータをスタック領域に退避させ、退避させたデータの格納先のアドレスを変動データ記憶手段に格納する処理を行い、スタック領域に退避されたデータがスタック領域のアドレスを超えたときには、初期化処理を実行するように構成されているので、不安定なデータにもとづく処理が実行され、不具合が生じることを防止することができる。
また、遊技制御マイクロコンピュータが、報知処理にて、報知を行うことを示すコマンドを電気部品制御マイクロコンピュータに送信するように構成されているので、遊技制御マイクロコンピュータにおける報知を行うための処理負担が軽減される。
また、請求項１に記載された発明では、電気部品制御マイクロコンピュータが、報知手段に所定期間継続的に報知を実行させ、報知の実行期間中に新たにコマンドを受信したときには、新たに受信したコマンドを破棄する構成とされているので、報知を優先的に行うことができ、不正にコマンドが送信されることによって報知が停止されてしまうことを防止することができる。
【０３５０】
請求項３記載の発明では、特定の条件が成立した場合に遊技者にとって有利な特定遊技状態に制御可能であり、遊技制御マイクロコンピュータが、報知処理にて、報知を行うことを示すコマンドとして、特定遊技状態の開始から終了までの間に送出されるコマンドを電気部品制御マイクロコンピュータに送出するように構成されているので、報知を行うことを示すコマンドを無効化する不正行為が行われた場合、特定遊技状態の制御に支障を来すこととなり不正行為を容易に発見することができる。
【０３５１】
請求項４記載の発明では、遊技制御マイクロコンピュータが、初期化処理を実行するときには、遊技機外部に初期化処理の実行を示す信号を出力する初期化信号出力処理を実行するように構成されているので、遊技機から離れた場所で容易に不正行為を発見することができるようになる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。
【図３】 遊技機を裏面から見た背面図である。
【図４】 各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【図５】 球払出装置の構成例を示す分解斜視図である。
【図６】 遊技盤に設置されているスイッチ基板の部分を示す正面図である。
【図７】 クリアスイッチの構成の一例を示す構成図である。
【図８】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図９】 図柄制御基板の回路構成例を示すブロック図である。
【図１０】 ランプ制御基板内の回路構成を示すブロック図である。
【図１１】 音制御基板内の回路構成を示すブロック図である。
【図１２】 払出制御基板の回路構成例を示すブロック図である。
【図１３】 電源基板の回路構成例を示すブロック図である。
【図１４】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図１５】 出力ポートのビット割り当ての一例を示す説明図である。
【図１６】 出力ポートのビット割り当ての一例を示す説明図である。
【図１７】 入力ポートのビット割り当ての一例を示す説明図である。
【図１８】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１９】 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。
【図２０】 遊技状態復旧処理を示すフローチャートである。
【図２１】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図２２】 特別図柄プロセス処理を示すフローチャートである。
【図２３】 始動口スイッチ通過確認処理を示すフローチャートである。
【図２４】 可変表示の停止図柄を決定する処理およびリーチ種類を決定する処理を示すフローチャートである。
【図２５】 大当りとするか否かを決定する処理を示すフローチャートである。
【図２６】 乱数の一例を示す説明図である。
【図２７】 制御コマンドのコマンド形態の一例を示す説明図である。
【図２８】 制御コマンドを構成する８ビットの制御信号とＩＮＴ信号との関係を示すタイミング図である。
【図２９】 表示制御コマンドの内容の一例を示す説明図である。
【図３０】 ランプ制御コマンドの内容の一例を示す説明図である。
【図３１】 音制御コマンドの内容の一例を示す説明図である。
【図３２】 コマンド送信テーブルの一構成例を示す説明図である。
【図３３】 コマンドデータ２の一構成例および他の構成例を示す説明図である。
【図３４】 ＩＮＴデータの一構成例を示す説明図である。
【図３５】 コマンド送信テーブルの一構成例を示す説明図である。
【図３６】 コマンド制御処理を示すフローチャートである。
【図３７】 コマンド送信処理ルーチンを示すフローチャートである。
【図３８】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図３９】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４０】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４１】 ＲＡＭのアドレスマップを示す説明図である。
【図４２】 チェックサム作成方法の一例を説明するための説明図である。
【図４３】 遊技機への電力供給停止時の電源低下やＮＭＩ信号の様子を示すタイミング図である。
【図４４】 表示制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図４５】 表示制御用ＣＰＵが実行するタイマ割込処理を示すフローチャートである。
【図４６】 コマンド受信バッファの構成を示す説明図である。
【図４７】 コマンド受信割込処理を示すフローチャートである。
【図４８】 コマンド解析処理を示すフローチャートである。
【図４９】 ランプ制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図５０】 ランプ制御用ＣＰＵが実行するタイマ割込処理を示すフローチャートである。
【図５１】 音制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図５２】 音制御用ＣＰＵが実行するタイマ割込処理を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３５ ランプ制御基板
５３ 基本回路
５５ ＲＡＭ（変動データ記憶手段）
５６ ＣＰＵ
７０ 音制御基板
８０ 図柄制御基板
９０２ 電源監視用ＩＣ（電源監視手段）
９１０ 電源基板
９１６ コンデンサ（バックアップ電源）
９５０ 判定回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a slot machine in which a player plays a predetermined game and can give a predetermined game value to the player when a predetermined condition is established.
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display device capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display device becomes a predetermined specific display mode There is.
[0003]
That the display result of the variable display device that displays the special symbol is a combination of a predetermined display mode is usually referred to as “big hit”. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.
[0004]
When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. If a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by the game control means mounted on the main board, the number of prize balls based on the winning is determined by the game control means, and the payout control means for controlling the payout mechanism for paying out the game balls as prizes. Sent to. Hereinafter, the game control means and the other control means may be referred to as electrical component control means, respectively. An electrical component is a component (such as a mechanism component or a circuit) provided in a gaming machine and operates electrically.
[0006]
[Problems to be solved by the invention]
Various electrical component control means including game control means are mounted on the gaming machine, but each electrical component control means is generally constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data temporarily generated for control or data that changes as control proceeds is stored in the RAM. Then, when the power-off state due to a power failure or the like occurs in the gaming machine, the data in the RAM is lost. Therefore, when recovering from a power outage or the like, the player must return to the initial state (for example, the state when the game machine was first turned on at the game store for the first time in the day), which may cause a disadvantage to the player. There is. For example, if a power failure occurs during a big hit game and the gaming machine returns to the initial state, the player cannot enjoy the profit based on the occurrence of the big hit.
[0007]
In order to avoid such a situation, when an unexpected power supply stop such as a power failure occurs, the game control means stores necessary data in a backup RAM backed up and when the power is restored. The stored data may be restored to restore the gaming state and resume the game. In general, when a backup RAM is provided, a detection circuit that detects that power supply is stopped is provided, and a signal from the detection circuit (referred to as a power-off signal) is used as an interrupt signal. Input to the interrupt terminal of the computer, the microcomputer detects the stop of the power supply by the interrupt and executes a process of storing necessary data in the backup RAM. Since necessary data stored in the backup RAM includes information for restoring the gaming state, the value of the program counter, the value of the register, and the like are generally stored in the stack area. The processing for storing the data necessary for the backup RAM is executed while the power supply voltage is at a voltage at which the microcomputer can operate when the power supply voltage decreases due to the stop of the power supply. After the execution of the process for saving is completed, the power supply voltage becomes 0 after being lowered to a voltage at which the microcomputer cannot operate.
[0008]
In the gaming machine configured as described above, when the power supply is stopped, the value of the power supply voltage becomes unstable, and thus there is a possibility that the power-off signal is continuously generated. When the power-off signal is continuously generated, interrupts are continuously generated in the microcomputer, so that the processing for storing necessary data in the backup RAM cannot be surely performed. Therefore, means (specifically, a circuit or the like) for preventing the power-off signal from being continuously generated may be provided on the detection circuit side.
[0009]
However, even if the power supply is not stopped, if the power-off signal is continuously input from the detection circuit side to the interrupt terminal of the microcomputer, the size of the stack area is reduced. Despite the limitations, the repeated interruption process repeatedly saves data in the stack area and eventually causes a stack overflow. As a result, the contents of the RAM area are destroyed due to the stack overflow, and the program runaway occurs, so that the watchdog timer times out and the microcomputer is reset, and the contents of the RAM area Is initialized.
[0010]
Even if the power supply is not stopped, if a reset signal is input in the signal line from the detection circuit side to the reset terminal of the microcomputer, the microcomputer is forcibly reset, and the RAM The contents of the area are initialized.
[0011]
Whether or not to generate the above-mentioned big hit is generally determined in advance at a predetermined timing (for example, when a start prize is generated, that is, when a start prize signal is input), the count value of a random number generation counter formed in the RAM area is determined in advance. It is determined by whether or not it matches the jackpot determination value. As described above, if the power-off signal is continuously input or the reset signal is input, the system is reset and the contents of the RAM are initialized by the initialization process. The count value of the random number generation counter for determining is also initialized (returned to 0). Then, since the count value starts incrementing from 0, the timing at which the count value matches a predetermined jackpot determination value can be easily grasped.
[0012]
In other words, fraudulent means such as fraudulent boards are mounted on a gaming machine, and a power-off signal (interrupt signal) is continuously input to the microcomputer from the fraudulent means or a reset signal is input, and a random number is generated. By illegally sending a start winning signal to the game control board on which the microcomputer is mounted at a timing at which the count value of the counter coincides with the jackpot determination value, it is possible to cause a jackpot illegally. End up.
[0013]
Therefore, when the present invention is configured to store necessary data in a backup RAM backed up by an interrupt process when an unexpected power supply stop such as a power failure occurs, an illegal interrupt is generated. It is an object of the present invention to provide a gaming machine that can easily find such an illegal act even if an illegal act of sending a signal or a reset signal is performed.
[0014]
[Means for Solving the Problems]
The gaming machine according to the present invention is a gaming machine that can be controlled to a specific gaming state that is advantageous for the player when the player plays a predetermined game and a specific condition is satisfied, and controls the progress of the game. A control board on which a microcomputer (for example, a game control means including a CPU 56) is mounted;Electric component control microcomputer (for example, display control means including a display control CPU 101, lamp control means including a lamp control CPU 351, sound control, etc.) for controlling a notification means provided in the gaming machine based on a command from the game control microcomputer An electrical component control board on which sound control means including a
[0017]
The game control microcomputer is in the notification process,As a command to show notification,Specific gaming stateBetween start and endCommand to be sent (for example, display command at the start of jackpot)TheYou may be comprised so that it may send to an electric component control microcomputer.
[0018]
Game control microcomputerIsWhen the power supply start processing meansExecute initialization processWhenMay be configured to execute an initialization signal output process (for example, step S11) that outputs a signal indicating the execution of the initialization process to the outside of the gaming machine.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of a pachinko gaming machine as seen from the front, and FIG. 2 is a front view showing the front of the game board.
[0022]
The
[0023]
As shown in FIG. 1, the
[0024]
Near the center of the
[0025]
An open /
[0026]
When a game ball wins the
[0027]
In this embodiment, the left and right lamps (designs can be visually recognized when lit) are alternately lit to perform variable display, and the variable display continues for a predetermined time (for example, 29 seconds). If the left lamp is turned on at the end of the variable display, it is a win. Whether or not to win is determined by whether or not the value of the random number extracted when the game ball wins the
[0028]
Further, in the probability variation state, the probability that the stop symbol in the
[0029]
The
[0030]
In this example, a
[0031]
The
[0032]
The game balls launched from the hit ball launching device enter the
[0033]
The variable display of the special symbol on the
[0034]
When the combination of special symbols in the
[0035]
Next, the structure of the back surface of the
[0036]
As shown in FIG. 3, on the back side of the gaming machine, a game control board (main board) 31 on which a variable
[0037]
On the back side of the gaming machine, a
[0038]
Further, it is for clearing the backup data stored in the fluctuation data storage means (for example, the backup RAM capable of holding the contents even when the power supply is stopped) included in each board (
[0039]
The game balls stored in the
[0040]
The ball break
[0041]
The game ball paid out from the ball payout device is guided to the hitting
[0042]
A large number of game balls as prizes based on winning prizes and game balls based on ball lending requests are paid out and the hitting
[0043]
As shown in FIG. 4, a
[0044]
FIG. 5 is an exploded perspective view showing a configuration example of the
[0045]
The
[0046]
The
[0047]
A prize ball sensor (prize ball count switch) 301A as a payout detection means for detecting a game ball paid out by the ball payout device is provided below the flow path selected at the time of paying out the winning ball, and is selected at the time of lending the ball. A ball lending sensor (ball lending count switch) 301B for detecting a game ball dispensed by the ball dispensing device is provided below the downflow path. The detection signal of the winning
[0048]
A plurality of
[0049]
In this embodiment, the
[0050]
FIG. 6 is a front view showing a part of the switch board 190 installed in the
[0051]
FIG. 7 is a configuration diagram showing an example of the configuration of the
[0052]
FIG. 7B is a configuration diagram illustrating another configuration example of the
[0053]
In this embodiment, the switch board 190 on which the
[0054]
Also, the
[0055]
FIG. 8 is a block diagram illustrating an example of a circuit configuration in the
[0056]
Although not shown in FIG. 8, the count switch short circuit signal is also transmitted to the
[0057]
Further, according to the data given from the
[0058]
The
[0059]
Further, at least a part of the RAM 55 (may be a CPU built-in RAM) 55 is a backup RAM that is backed up by a backup power source created in the
[0060]
A ball hitting device for hitting and launching a game ball is driven by a
[0061]
In this embodiment, the lamp control means mounted on the
[0062]
FIG. 9 shows the circuit configuration in the
[0063]
The display control CPU 101 operates in accordance with a program stored in the control data ROM 102. When an INT signal is input from the
[0064]
Then, the display control CPU 101 performs display control of the screen displayed on the
[0065]
FIG. 9 also shows a reset circuit 83 for resetting the VDP 103, an
[0066]
The
[0067]
For example, a three-terminal capacitor or a ferrite bead is used as the noise filter 107 that cuts off the high-frequency signal. However, even if noise is added between the substrates due to the presence of the noise filter 107, the influence is eliminated. . A noise filter may also be provided on the output side of the
[0068]
FIG. 10 is a block diagram showing signal transmission / reception portions in the
[0069]
As shown in FIG. 10, the lamp control command related to the lamp control is output from the output ports (
[0070]
On the
[0071]
In the
[0072]
As the
[0073]
In the
[0074]
FIG. 11 is a block diagram showing a configuration example of the sound control command signal transmitting portion of the
[0075]
As shown in FIG. 11, the sound control command is output from the output ports (
[0076]
Then, for example, a voice synthesis circuit 702 using a digital signal processor generates voice and sound effects according to instructions from the
[0077]
As the
[0078]
In the
[0079]
FIG. 12 is a block diagram showing components related to payout, such as components of the
[0080]
The
[0081]
Further, the detection signal from the prize
[0082]
When there is a winning, a payout control command indicating the number of winning balls is input to the
[0083]
In the
[0084]
The payout control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the
[0085]
Further, detection signals from the ball lending
[0086]
The
[0087]
A ball lending switch signal and a return switch signal are given from the
[0088]
When the power of the
[0089]
Then, the payout control CPU 371 of the
[0090]
As described above, all signals from the
[0091]
In this embodiment, a power-off signal is also input from the
[0092]
In this embodiment, the case where the
[0093]
FIG. 13 is a block diagram illustrating a configuration example of the
[0094]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 has one or a plurality of converter ICs 924 (only one is shown in FIG. 13), generates + 21V, + 12V, and + 5V based on VSL and outputs them to the connector 915. A relatively large capacitor 923 is connected to the input side of the converter IC 924. Accordingly, when the power supply to the gaming machine from the outside is stopped, the DC voltage such as + 30V, + 12V, + 5V, etc., decreases relatively slowly. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each electric component control board and the mechanism component is supplied from the relay board.
[0095]
However, each connector reaching each electric component control board may be provided on the
[0096]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-
[0097]
The
[0098]
The predetermined value for the power monitoring IC 902 to detect the stop of power supply is lower than the normal voltage, but is a voltage that allows the CPU on each electrical component control board to operate for a while. Further, the power monitoring IC 902 is configured to monitor a voltage that is higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and immediately after being converted from AC to DC. Therefore, the monitoring range can be expanded for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Furthermore, when VSL (+ 30V) is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop.
[0099]
When the voltage of the + 12V power supply decreases, the switch output starts to turn on. However, if the power supply voltage is monitored by monitoring the + 30V power supply voltage that drops earlier than + 12V, and the power supply is stopped, the power is output before the switch output turns on. It is possible to enter a supply recovery waiting state and not detect the switch output.
[0100]
Further, since the power monitoring IC 902 is mounted on the
[0101]
In the configuration shown in FIG. 13, the detection signal (power cut-off signal) of the power monitoring IC 902 is supplied to each electric component control board (for example, the
[0102]
FIG. 14 is a block diagram illustrating a configuration example around the
[0103]
FIG. 14 also shows a
[0104]
As shown in FIG. 14, the reset signal from the reset IC 651 is input to the
[0105]
For example, the detection voltage of the power supply monitoring circuit of the power supply substrate 910 (voltage that outputs a power-off signal) is set to + 22V, and the detection voltage for setting the reset signal to low level is set to + 9V. In such a configuration, since the power supply monitoring circuit and the system reset
[0106]
While power is not supplied from the + 5V power source that is the driving power source of the
[0107]
In the configuration shown in FIG. 14, the reset terminal (low level is the reset level) is given to the reset terminal of the
[0108]
The reset signal is also input to the
[0109]
The
[0110]
FIG. 15 and FIG. 16 are explanatory diagrams showing assignment of output ports in this embodiment. As shown in FIG. 15, the
[0111]
Further, various information output signals from the
[0112]
As shown in FIGS. 15 and 16, each INT signal (payout control signal INT, display control signal INT, lamp) output to the
[0113]
Therefore, when outputting the INT signal, the possibility that the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the ramp control signals CD0 to CD7, and the sound control signals CD0 to CD7 are erroneously changed is reduced. Further, when outputting the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the ramp control signals CD0 to CD7, or the sound control signals CD0 to CD7, the possibility of erroneously changing the INT signal is reduced. As a result, a command for each electric component control board is more reliably sent from the game control means of the
[0114]
FIG. 17 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 17, the detection of the winning
[0115]
Next, the operation of the gaming machine will be described. FIG. 18 is a flowchart showing main processing executed by game control means (
[0116]
In the initial setting process, the
[0117]
The
[0118]
The
[0119]
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the
[0120]
Interrupt mode 1: When an interrupt is accepted, the mode always jumps to address 0038 (H).
[0121]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the
[0122]
Therefore, when the interrupt
[0123]
Next, the
[0124]
If the
[0125]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area in the power supply stop process. In this example, as shown in FIG. 19, if “55 (H)” is set in the backup flag area, it means that there is a backup (ON state), and a value other than “55 (H)” is set. Means no backup (off state).
[0126]
After confirming that there is a backup, the
[0127]
In the power supply stop process, a checksum is calculated by the same process as described above, and the checksum is stored in the backup RAM area. In step S7c, the calculated checksum is compared with the stored checksum. When the power supply is stopped after an unexpected power failure or the like, the data in the backup RAM area should be saved, so the check result (comparison result) is normal (matched). That the check result is not normal means that the data in the backup RAM area is different from the data when the power supply is stopped. In such a case, since the internal state cannot be returned to the state when the power supply is stopped, an initialization process that is executed when the power is turned on is not performed when the power supply is stopped.
[0128]
If the check result is normal, the
[0129]
In this way, it is possible to accurately return the gaming state to the state when the power supply is stopped by checking whether the data in the backup RAM area is stored using the backup flag and check data such as a checksum. it can. That is, the certainty of the state restoration process based on the data in the backup RAM area is improved. In this embodiment, it is confirmed whether or not the data in the backup RAM area is stored by using both the backup flag and the check data, but only one of them may be used. That is, either the backup flag or the check data may be used as an opportunity for executing the state recovery process.
[0130]
In the initialization process, the
[0131]
Next, the
[0132]
Also, a process of transmitting an initialization command for initializing each sub board (dispensing
[0133]
In the initialization process, a payout enable state designation command is always transmitted to the
[0134]
Then, a CTC register set in the
[0135]
As described above, in this embodiment, when the
[0136]
Further, when it is not detected that the
[0137]
When the execution of the initialization process (steps S9 to S15) is completed, the display random number update process (step S17) and the initial value random number update process (step S18) are repeatedly executed in the main process. When the display random number update process and the initial value random number update process are executed, the interrupt disabled state is set (step S16). When the display random number update process and the initial value random number update process are finished, the interrupt enabled state is set. (Step S19). The display random number is a random number for determining a symbol displayed on the
[0138]
Note that when the display random number update process is executed, the interrupt is prohibited. The display random number update process is also executed in the timer interrupt process described later, and thus conflicts with the process in the timer interrupt process. This is to avoid that. That is, if the timer interrupt is generated during the process of step S17 and the counter value for generating the display random number is updated during the timer interrupt process, the continuity of the count value is impaired. There is a case. However, such an inconvenience does not occur if the interrupt is prohibited during the process of step S17.
[0139]
FIG. 20 is a flowchart illustrating an example of the game state recovery process. In the game state restoration process, the
[0140]
Next, the
[0141]
If it is not a stack overflow, the
[0142]
Since the payout control means cannot recognize the shortage of the supply balls or the full tank of the surplus
[0143]
Here, when the payout state determination means (a part of the game control means) for determining whether or not the game medium can be paid out detects that the payout is not possible, one type of the game medium is determined regardless of the cause. The payout stop state designation command is transmitted. However, the command may be transmitted separately for each cause (in this example, a command indicating a shortage of supply balls and a command indicating a lower pan full). Further, when the game ball cannot be paid out, a command instructing to prohibit the release of the game ball may be transmitted to the
[0144]
Next, the
[0145]
When receiving the special symbol power failure recovery command, the display control means performs a predetermined notification process. For example, the
[0146]
If the special symbol is not changing, the
[0147]
When the display control means receives the confirmation command, the display control means controls the
[0148]
Thereafter, the
[0149]
Then, the RET instruction is executed, but the return destination here is not the part that called the gaming state recovery process. This is because, in step S81, the stack pointer is restored, and the return address stored in the stack area pointed to by the restored stack pointer is the address where the NMI occurred when the power supply was last stopped in the program. Therefore, in response to the RET instruction subsequent to step S95, the process returns to the address where the NMI occurred when the power supply was stopped. That is, the recovery control is executed based on the address saved in the stack area.
[0150]
When the timer interrupt occurs, the
[0151]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the
[0152]
Next, a process of updating the count value of each counter for generating each determination random number such as a big hit determination random number used for game control is performed (step S23). The
[0153]
Further, the
[0154]
Next, the
[0155]
Further, the
[0156]
Further, the
[0157]
Then, the
[0158]
With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, the game control process is executed by the timer interrupt process. However, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is performed by the main process. May be executed.
[0159]
FIG. 22 is a flowchart illustrating an example of a special symbol process processing program executed by the
[0160]
The variation shortening timer subtraction process is a process of subtracting the number of variation shortening timers corresponding to the maximum number that can be stored in the start memory (the memory that the
[0161]
In steps S300 to S309, the following processing is performed.
[0162]
Special symbol normal processing (step S300): The starting memory number is confirmed. If the starting memory number is not 0, the value of the special symbol process flag is changed so as to proceed to step S301.
[0163]
Special symbol jackpot determination process (step S301): The contents of a buffer or the like for storing various random numbers stored when a start win is received are shifted. As a result of the shift, it is determined whether or not to make a big hit based on the contents of the pushed-out buffer. Note that the maximum number of buffers that can be stored for start winnings is prepared. Further, the content of the buffer pushed out by the shift is the content corresponding to the start winning that occurred most recently. If it is decided to win, the big hit flag is set. Thereafter, the value of the special symbol process flag is changed so as to proceed to step S302.
[0164]
Stop symbol setting process (step S302): The stop symbol of the left and right middle symbols, which is the display result of the variable symbol variable display, is determined. Then, the value of the special symbol process flag is changed so as to proceed to step S303.
[0165]
Fluctuation pattern setting process (step S303): A special symbol variable display pattern, that is, a variable display pattern (variation pattern) is determined. Then, a process for outputting a display control command for notifying the determined variation pattern and stop symbol to the
[0166]
Special symbol variation processing (step S304): It is confirmed whether or not the variation time determined according to the variation pattern has elapsed. If it has elapsed, the value of the special symbol process flag is changed so as to proceed to step S305.
[0167]
Special symbol stop process (step S305): When a predetermined time (for example, 1.000 seconds) has passed and it has been decided to win, the value of the special symbol process flag is shifted to step S306. To change. Otherwise, the value of the special symbol process flag is changed so as to proceed to step S300.
[0168]
Preliminary winning opening opening process (step S306): Control for opening the large winning opening is started. Specifically, the counter and flag are initialized, and the
[0169]
Processing for opening a special winning opening (step S307): A process for confirming the closing condition of the special winning opening is performed. If the closing condition for the big prize opening is satisfied, the value of the special symbol process flag is changed so as to proceed to step S308.
[0170]
Specific area valid time process (step S308): The presence / absence of passing of the
[0171]
Big hit end processing (step S309): Control is performed to cause the lamp control means or the like to display to notify the player that the big hit gaming state has ended. Then, the value of the special symbol process flag is changed so as to proceed to step S300.
[0172]
FIG. 23 is a flowchart showing the start port switch passage confirmation process (step S311). When the hit ball wins the
[0173]
Also, control for sending a start memory number designation command is performed (step S45). The start memory number designation command is a lamp control command for notifying a new start memory number transmitted to the lamp control means mounted on the
[0174]
In the special symbol process of step S25, the
[0175]
Further, since the starting memory number is decremented by 1, processing for sending a starting memory number designation command is performed in order to notify the lamp control means of the new starting memory number (step S65).
[0176]
Then, the
[0177]
FIG. 26 is an explanatory diagram showing each random number. Each random number is used as follows.
(1) Random 1: Decide whether or not to generate a big hit (for big hit judgment)
(2) Random 2-1 to 2-3: For determining the off-right symbol in the left and right of the special symbol (special symbol right and left)
(3) Random 3: Determines the combination of special symbols that generate a big hit (for determining big hit symbols)
(4) Random 4: Determine the variation pattern of the special symbol (for variation pattern determination)
(5) Random 5: Determines whether or not to generate a hit based on a normal symbol (for normal symbol hit determination)
(6) Random 6: Determine the initial value of random 1 (for determining the random 1 initial value)
(7) Random 7: Determine the initial value of random 5 (for determining the random 5 initial value)
[0178]
In step S23 in the game control process shown in FIG. 21, the
[0179]
Further, the counter value for generating each random number and the counter value for generating each initial value determining random number are initialized (set the value to 0) in step S9 in the main process shown in FIG. Yes.
[0180]
In step S54 shown in FIG. 24, when it is determined that the jackpot is a jackpot symbol is determined according to the value of the jackpot symbol random number (random 3) (step S55). In this embodiment, each symbol of the symbol number set in the jackpot symbol table corresponding to the value of random 3 is determined as a jackpot symbol. In the jackpot symbol table, left and right symbol numbers corresponding to combinations of a plurality of types of jackpot symbols are set. Further, the random number for determining the variation pattern (random 4) is extracted, and the variation pattern of the special symbol is determined based on the random 4 value (step S56).
[0181]
When it is determined that there is a loss, the
[0182]
Further, the
[0183]
If it is not decided to reach, it is confirmed whether or not it is in the probability variation state (step S62). If it is in the probability variation state, the variation pattern is determined to be the off-time variation variation pattern (step S63). If it is not the probability variation state, it is determined that the variation pattern is the normal variation pattern at the time of deviation (step S64). In addition, the fluctuation pattern shortened at the time of detachment is a fluctuation pattern in which the fluctuation period is shorter than the normal fluctuation pattern in which the fluctuation time of the left and right symbols is 4.0 seconds, for example.
[0184]
As described above, it is determined whether the pattern variation mode based on the start winning is the reach mode or the off mode, and the combination of the respective stop symbols is determined. That is, as a variation pattern of the special symbol, it is determined whether or not the reach effect is performed, and the combination of the stop symbols is determined.
[0185]
The process shown in FIG. 24 corresponds to the process in the case where the processes of steps S301 to S303 in the special symbol process shown in FIG. 22 are collectively shown. In this embodiment, a big hit occurs when the left and right middle symbols are aligned. Reach when only left and right symbols are available.
[0186]
Next, a command transmitted from the game control means to each electric component control board will be described. 27 shows control commands (lamp control command, sound control command, display control command, and payout control command) transmitted from the
[0187]
As shown in FIG. 28, the control command includes 8-bit control signals CD0 to CD7 (command data) and an INT signal (capture signal). The lamp control means, payout control means, sound control means, and display control means mounted on the
[0188]
FIG. 29 is an explanatory diagram showing an example of the contents of a display control command sent to the
[0189]
The command 88XX (H) (X = any value of 4 bits) is a display control command related to a normal symbol variation pattern. The command 89XX (H) is a display control command for designating a normal symbol stop symbol. Command 8AXX (H) (X = any value of 4 bits) is a display control command for instructing stop of variable symbol normal display.
[0190]
Commands 91XX (H), 92XX (H), and 93XX (H) are display control commands for designating a left middle right stop symbol of a special symbol. Command A0XX (H) is a display control command for instructing stop of variable symbol special display. The command BXXX (H) is a display control command that is sent from the start of the big hit game to the end of the big hit game.
[0191]
The command C000 (H) is a display control command related to a display state that is not related to special symbol fluctuations and jackpot games.
[0192]
When the display control means of the
[0193]
FIG. 30 is an explanatory diagram showing an example of the contents of a lamp control command sent from the
[0194]
Note that the commands 8XXX (H), AXXX (H), BXXX (H), and CXXX (H) are instructions to notify the ramp control command sent from the game control means according to the game progress status, that is, the game state. This is the lamp control command to be performed. When the lamp control means receives the above-described lamp control command from the game control means of the
[0195]
In this embodiment, when the lamp control means receives a lamp control command instructing to notify the gaming state, a part or all of the
[0196]
Command E0XX (H) is a lamp control command indicating the starting memory number (special symbol starting memory number). The lamp control means displays information related to the special symbol start memory number on the
[0197]
Commands E200 (H) and E201 (H) are lamp control commands related to the display state of the
[0198]
When the lamp control command “E300 (H)” is received from the game control means of the
[0199]
The command “E500 (H)” is a lamp control command designated by the fraud notification lamp transmitted from the game control means when the game control means detects an illegal act. When receiving the lamp control command designated by the fraud notification lamp, the lamp control means controls the lighting of the lamp / LED in a manner predetermined as the manner of fraud notification. For example, all the lamps / LEDs are blinked at a predetermined cycle. Alternatively, a light emitting means for fraud notification may be provided, and the light emitting means may be turned on.
[0200]
FIG. 31 is an explanatory diagram showing an example of the contents of a sound control command sent to the
[0201]
The command “E500 (H)” is a sound control command for designating a fraud notification sound transmitted from the game control means when the game control means detects an illegal act. When the sound control means receives the sound control command for specifying the unauthorized notification sound, the sound control means performs control to output the sound from the
[0202]
When a control command is to be output from the game control means of the
[0203]
Although the EXT data itself may be set in the area of the
[0204]
FIG. 34 is an explanatory diagram showing a configuration example of INT data.
[0205]
[0206]
[0207]
In this embodiment, a plurality of command transmission tables are prepared for each control command, and the command transmission table to be used is set before command transmission. Alternatively, addressing of a command transmission table formed in the
[0208]
FIG. 36 is a flowchart showing a processing example of command control processing in the game control processing shown in FIG. The command control process is a process including a command output process and an INT signal output process. In the command control process, the
[0209]
Next, the
[0210]
FIG. 37 is a flowchart showing a command transmission processing routine. In the command transmission processing routine, the
[0211]
Next, the
[0212]
When the carry bit becomes 1, the data set in the
[0213]
Next, the
[0214]
In the second shift process, the value of
[0215]
Therefore, when the carry flag becomes “1”, a control command is sent to the corresponding output port (
[0216]
In addition, as described above, since it is determined to which control means of each sub-board should the control command be output only by the shift process, the process for determining which control means should be output of the control command is simplified. It has become.
[0217]
Next, the
[0218]
Next, the
[0219]
As described above, the MODE data of the first byte of the control command is transmitted. Therefore, the
[0220]
In the command extension data address table, EXT data that can be sent to the control means of each sub-board is sequentially set. Therefore, if the value of the work area reference bit is “1” by the above processing, the EXT data in the command extended data address table corresponding to the contents of the
[0221]
Next, the
[0222]
As described above, the control command (payout control command, display control command, lamp control command, sound control command) having a 2-byte structure is transmitted to the control means of each corresponding sub-board. When the control means of each sub-board detects a change in the level of the INT signal, the control command capturing process is started. For any control means, a new signal from the game control means is received before the capturing process is completed. It is not output to the signal line. That is, reliable command reception processing is performed in each control means such as a display control means. Note that the polarity of the INT signal may be reversed from that shown in FIG.
[0223]
38 to 40 are flowcharts showing a processing example of a non-maskable interrupt process (power supply stop process) executed in response to the power-off signal from the
[0224]
In the power supply stop process, the
[0225]
Also, the BC register, DE register, HL register, IX register, and stack pointer are saved in the stack area of the backup RAM area (steps S454 to S458). Note that the processing in steps S451 to S458 corresponds to data saving processing for saving the data necessary for restoring the control state in the fluctuation data storage means in accordance with the detection signal of the power supply monitoring means.
[0226]
Next, in this embodiment, the detection signal of the prize
[0227]
In this embodiment, an input monitoring time measuring counter is used to measure the input monitoring time. The value of the counter for measuring the input monitoring time is decremented by 1 every time a switch detection processing loop (a loop starting from S461 and returning to S461) described below is executed once from the initial value m. It is assumed that the input monitoring time is over. In the detection processing loop, although there is an exception, almost constant processing is performed, and therefore, m times the time required for one round of the loop corresponds to the input monitoring time.
[0228]
In order to measure the input monitoring time, a built-in timer of the
[0229]
Also, the input monitoring time is set to be equal to or longer than the time from when the game ball falls from the
[0230]
At least during the input monitoring time when the switch detection process is executed, the prize
[0231]
Since the input port and the
[0232]
In step S461, an initial value n corresponding to a time of 2 ms is set in the 2 ms measurement counter. Then, until the value of the 2 ms measurement counter becomes 0 (step S462), the value of the 2 ms measurement counter is decremented by 1 (step S463).
[0233]
When the value of the 2 ms measurement counter becomes 0, the input of the detection signal of the prize
[0234]
Then, the switch timer indicated by the pointer (the address of the switch timer is set) is loaded (step S468), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S469). Data of the
[0235]
If the value of the carry flag is “1” (step S470), that is, if the detection signal of the prize
[0236]
When the value of the switch timer becomes 2 (step S473), 1 is subtracted from the value stored in the total prize ball number storage buffer (step S474), and the value of the prize ball information counter is incremented by 1 (step S475). . If the value of the prize ball information counter is 10 or more (step S476), the value of the prize ball information output counter is incremented by 1 (step S477) and the value of the prize ball information counter is incremented by -10 (step S478).
[0237]
Next, the value of the input monitoring time measurement counter is decremented by -1 (step S479). If the value is not 0, the process returns to step S461.
[0238]
If the prize
[0239]
Here, the input monitoring process is executed only for the input monitoring time (predetermined time more than the time from when the ball is dropped from the
[0240]
The payout control means mounted on the
[0241]
Further, in this embodiment, the switch detection process of only the prize
[0242]
When the input monitoring time elapses (step S480), that is, when the value of the input monitoring time measurement counter becomes 0, the backup specified value ("55 (H)" in this example) is stored in the backup flag (step S481). ). The backup flag is formed in the backup RAM area. Next, parity data is created (steps S482 to S491). That is, first, the clear data (00) is set in the checksum data area (step S482), and the checksum calculation start address is set in the pointer (step S483). Also, the number of checksum calculations is set (step S484).
[0243]
Then, an exclusive OR between the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated (step S485). The calculation result is stored in the checksum data area (step S486), the pointer value is incremented by 1 (step S487), and the checksum calculation count value is decremented by 1 (step S488). The processing of steps S485 to S488 is repeated until the value of the checksum calculation count becomes 0 (step S489).
[0244]
When the value of the checksum calculation count becomes 0, the
[0245]
Further, the
[0246]
Then, clear data is set at the address pointed to by the IO pointer (step S496), the value of the IO pointer is incremented by 1 (step S497), and the value of the processing number is decremented by 1 (step S498). The processes in steps S496 to S498 are repeated until the value of the number of processes becomes zero. As a result, clear data is set in all the
[0247]
If the determination signal from the
[0248]
At this stage, since the RAM access prohibited state is set, in the process for transmitting the lamp control command and the sound control command, the
[0249]
Thereafter, the
[0250]
In this embodiment, after the processing for saving the gaming state (in this example, checksum generation and RAM access prevention) is executed, each output port is immediately turned off. In this embodiment, the RAM area in which data used in the game control process is stored is all backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the gaming state.
[0251]
Since each output port is turned off immediately after the processing for saving the gaming state is executed, it is reliably prevented that a situation that does not match the saved gaming state occurs. When the processes shown in FIGS. 38 to 40 are executed, the power supply to the gaming machine is stopped, so that the voltage applied to the electrical component is lowered. When the applied voltage falls below the drivable voltage, the driving of the electrical component is stopped. Therefore, when the power supply to the gaming machine is stopped, the driving of the electrical components is stopped although there is a short delay.
[0252]
However, if the clear process for the output port as in this embodiment is not performed, the variable winning
[0253]
In addition, after the game state is stored, there may be a case where a winning in a big winning opening as a variable winning ball apparatus occurs. In such a case, there is a possibility that a trouble may occur due to a difference between the number of winnings recognized by the player and the number of winnings displayed on the display unit based on the stored gaming state when power supply is restored. However, in this embodiment, there is no possibility of such a trouble occurring.
[0254]
Further, in this embodiment, the register saving process is performed at the beginning of the process activated in response to the power-off signal, but when the register is not used in the switch detection process, after executing the switch detection process, That is, the register saving process can be performed before the backup flag setting and the checksum calculation process. In this case, the register saving process, the backup flag setting process, the checksum calculation process, and the output port off setting process can be regarded as a power supply stop process. Further, even when several registers are used in the switch detection process, the register storage process can be performed before the backup flag setting process and the checksum calculation process for the unused registers.
[0255]
The output port clear process may be performed before the switch detection process is executed (before step S460). During execution of the power supply stop process, the
[0256]
However, in the case where the
[0257]
In addition, even when the big prize opening is closed by clearing the output port, there is a possibility that there is a game ball in the big prize opening. Therefore, in the switch detection process executed in response to the power-off signal, the
[0258]
In this embodiment, the power supply stop process is executed according to the NMI. However, the power supply stop signal is connected to the maskable terminal of the
[0259]
FIG. 41 is an explanatory diagram showing an address map of the RAM area in this embodiment. As shown in FIG. 41, the head of the RAM area is assigned to the backup flag area. A checksum buffer area is allocated at the end. An area from the backup flag to the checksum buffer corresponds to a work area, and a stack area is set in an area after the checksum buffer. In this embodiment, the entire RAM area is backed up.
[0260]
FIG. 42 is an explanatory diagram for explaining an example of a checksum creation method. However, in the example shown in FIG. 42, the size of the data in the backup RAM area is 3 bytes for simplicity. In the power supply stop process based on the power supply voltage drop, as shown in FIG. 42, initial data (00 (H) in this example) is set as the checksum data. Next, an exclusive OR of “00 (H)” and “F0 (H)” is taken, and an exclusive OR of “16 (H)” is taken with the result. Further, an exclusive OR of the result and “DF (H)” is taken. Then, a value (“C6 (H)” in this example) obtained by logically inverting the result (“39 (H)” in this example) is set in the checksum buffer.
[0261]
FIG. 42 shows a state where the data “39 (H)” before the logic inversion is stored in the checksum buffer for easy explanation. Note that 00 (H) as the initial data is a value corresponding to the clear data for the checksum data set in step S460, but in actuality, exclusive OR with 00 (H) is before and after the operation. And the value does not change, it is not necessary to perform an exclusive OR operation with 00 (H).
[0262]
In this embodiment, the checksum buffer is stored at the last address of the backup RAM area (variable data storage means). Therefore, for example, when checking whether there is an error in the program of the checksum creation method, it is possible to easily check it. This is because it is sufficient to confirm whether or not the value of the final address in the RAM area is correct. In this embodiment, the checksum calculation start address is an address where a backup flag is set, and the checksum calculation final address is the last address in the prize ball control flag buffer (see FIG. 41). . Therefore, if the last address in the backup RAM area is used as the checksum buffer area after the prize ball control flag buffer, there is no waste in the RAM area.
[0263]
In consideration of ease of confirmation and prevention of waste of the RAM area, the first address of the backup RAM area may be used as the checksum buffer area.
[0264]
Further, at the start of power supply to the gaming machine, it is determined whether or not the parity check is OK (step S9 in FIG. 18). In this determination, parity data creation processing (steps S482 to S491) in the power supply stop processing is performed. ) Is performed, and if the processing result, that is, the operation result matches the contents of the checksum buffer, it is determined that the parity check is OK.
[0265]
Although the last or first address of the backup RAM area is used as the checksum buffer area here, the checksum buffer area may be allocated to an intermediate area of the backup RAM area. In this embodiment, the checksum is generated based on the work area data. However, the checksum may be generated including the stack area data.
[0266]
Further, in this embodiment, at the start of power supply, a checksum is generated by the same process as the process at the time of power supply stop, and the generated checksum is compared with the checksum stored in the backup RAM. Other methods may be used. For example, using the checksum stored in the backup RAM as an initial value, the calculation is performed for each data that is a calculation target in the power supply stop process, and if the calculation result matches a predetermined value (for example, 00 (H)), the parity is You may make it determine with check OK. The check data for the parity check is not limited to the checksum, and other check data may be used as long as it can be determined whether the contents of the backup RAM are properly stored.
[0267]
FIG. 43 is a timing chart showing a state of a power supply voltage drop or an NMI signal (= power supply cut-off signal: power supply stop signal) when power supply to the gaming machine is stopped. When the power supply to the gaming machine is stopped, the voltage value of VSL, which is the highest DC power supply voltage, gradually decreases. In this example, when the voltage drops to +22 V, a power cut-off signal is output from the power monitoring IC 902 mounted on the power board 910 (becomes a low level).
[0268]
The power-off signal is introduced into the electrical component control board (in this embodiment, the
[0269]
When the voltage value of VSL further decreases to a predetermined value (+9 V in this example), the output of the system reset circuit mounted on the
[0270]
When the voltage value of VSL is further decreased to be lower than a voltage capable of generating Vcc (+5 V for driving various circuits), each circuit cannot be operated on each substrate. However, at least the
[0271]
As described above, in this embodiment, the power supply monitoring circuit monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, and the voltage drops when the voltage of the power supply falls below a predetermined value. Generates a signal (power failure detection signal). As shown in FIG. 43, at the timing when the power-off signal is output, the IC drive voltage is still a voltage value that can sufficiently drive various circuit elements. Therefore, an operation time is ensured for the
[0272]
In this case, the power supply monitoring circuit monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, but the timing for generating the power-off signal is the electrical component control that operates with the IC drive voltage. The monitoring target voltage may not be the highest voltage of the power source VSL as long as the operation time for the means to perform the predetermined power supply stop process is ensured. That is, if at least a voltage higher than the IC drive voltage is monitored, the power-off signal can be generated at such a timing that the operation time for the electrical component control means to perform the predetermined power supply stop process is ensured. .
[0273]
In this case, as described above, the monitoring target voltage is preferably a voltage that can be expected to prevent erroneous switch-on detection when power supply is stopped. That is, since the voltage (switch voltage) supplied to the various switches of the gaming machine is + 12V, it is preferable that the voltage drop can be detected before the + 12V power supply voltage starts to drop. Therefore, it is preferable to monitor a voltage higher than at least the switch voltage.
Stop.
[0274]
Next, display control means including the display control CPU 101 will be described as an example of electrical component control means other than game control means. FIG. 44 is a flowchart showing main processing executed by the display control CPU 101. In the main process, an initialization process is first performed for clearing the RAM area, setting various initial values, and initializing a 2 ms timer for determining the display control activation interval (step S701). Thereafter, in this embodiment, the display control CPU 101 shifts to a loop process for monitoring the timer interrupt flag (step S703). In the loop, a process for updating a counter for generating a predetermined random number is also performed (step S702). Then, as shown in FIG. 45, when a timer interrupt occurs, the display control CPU 101 sets a timer interrupt flag (step S715). If the timer interrupt flag is set in the main process, the display control CPU 101 clears the flag (step S704) and executes the following variable display control process.
[0275]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the variable display control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the specific variable display control process is executed in the main process. However, the variable display control process may be executed in the timer interrupt process. .
[0276]
In the variable display control process, the display control CPU 101 first analyzes the received display control command (command analysis execution process: step S705). Next, it is confirmed whether or not an initialization notification command has been received (step S706). Specifically, it is confirmed whether or not a command reception flag corresponding to the initialization notification command is set. If the initialization notification command has been received, the initialization notification for notifying the execution of the initialization process is started (step S707). In this example, as the initialization notification, the
[0277]
Next, the display control CPU 101 checks whether or not the initialization notification flag is on (step S710). If the initialization notification flag is on, it is checked whether or not the initialization notification period timer has timed out (step S711). If it has timed out, the initialization notification flag is turned off (step S712). Then, the display of the initialization notification screen on the
[0278]
Further, the display control CPU 101 performs display control process processing (step S714). In the display control process process, a process corresponding to the current control state is selected and executed from among the processes corresponding to the control state. Thereafter, the process returns to step S702.
[0279]
Next, display control command reception processing from the
[0280]
FIG. 47 is a flowchart showing display control command reception processing by interrupt processing. An INT signal for display control from the
[0281]
In the display control command reception process, the display control CPU 101 first saves each register to the stack (step S670). When an interrupt occurs, the display control CPU 101 automatically sets the interrupt prohibited state. However, if a CPU that does not automatically enter the interrupt prohibited state is used, before executing the process of step S670. It is preferable to issue an interrupt prohibition instruction (DI instruction). Next, data is read from an input port assigned to input of display control command data (step S671). And it is confirmed whether it is the 1st byte of the display control command of 2 bytes composition (Step S672).
[0282]
Whether or not it is the first byte is confirmed by whether or not the first bit of the received command is “1”. The first bit is “1”, which should be MODE data (first byte) in the display control command having a 2-byte configuration (see FIG. 27). Therefore, if the first bit is “1”, the display control CPU 101 stores the received command in the reception command buffer indicated by the command reception number counter in the reception buffer area, assuming that the first valid byte has been received (step S1). S673).
[0283]
If it is not the first byte of the display control command, it is confirmed whether or not the first byte has already been received (step S674). Whether or not it has already been received is confirmed by whether or not valid data is set in the reception buffer (reception command buffer).
[0284]
If the first byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that a valid second byte has been received, and the received command is stored in the reception command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S675). The first bit of “0” is supposed to be EXT data (second byte) in the display control command having a 2-byte configuration (see FIG. 27). If the confirmation result in step S674 indicates that the first byte has already been received, the process ends unless the first bit of the data received as the second byte is “0”.
[0285]
In step S675, when the command data of the second byte is stored, 2 is added to the command reception number counter (step S676). Then, it is confirmed whether or not the command reception counter is 12 or more (step S677), and if it is 12 or more, the command reception number counter is cleared (step S678). Thereafter, the saved register is restored (step S679), and interrupt permission is set (step S680).
[0286]
The display control command has a two-byte configuration, and the first byte (MODE) and the second byte (EXT) are configured to be immediately distinguishable on the receiving side. In other words, the reception side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received. This also applies to the payout control command, the lamp control command, and the sound control command.
[0287]
FIG. 48 is a flowchart illustrating a specific example of command analysis processing (step S705). The display control command received from the
[0288]
In the command analysis process, the display control CPU 101 first checks whether or not a reception command is stored in the command reception buffer (step S681). Whether it is stored or not is determined by comparing the value of the command reception counter with the read pointer. The case where both match is the case where the received command is not stored. When the reception command is stored in the command reception buffer, the display control CPU 101 confirms whether or not the initialization processing flag is on (step S682). If the initialization processing flag is on, the reception command stored in the command reception buffer is cleared (step S683). In other words, the display control CPU 101 does not execute processing based on the received command while the initialization notification is being executed. When the received command is cleared, the value of the read pointer is incremented by one. If the initialization processing flag is off, the display control CPU 101 reads the received command from the command reception buffer (step S684). When read, the value of the read pointer is incremented by one.
[0289]
If the received received command is a left symbol designation command (step S685), the EXT data of the command is stored in the left stop symbol storage area (step S686), and the corresponding valid flag is set (step S687). Whether or not it is a left symbol designation command can be immediately recognized by the first byte (MODE data) of the 2-byte display control command.
[0290]
If the received received command is a middle symbol designation command (step S688), the display control CPU 101 stores the EXT data of the command in the middle stop symbol storage area (step S689) and sets the corresponding valid flag (step S689). Step S690). If the received received command is a right symbol designation command (step S691), the EXT data of the command is stored in the right stop symbol storage area (step S692), and the corresponding valid flag is set (step S693). The left middle right stop symbol storage area is provided in, for example, a RAM provided in the
[0291]
If the received reception command is a variation pattern command (step S694), the display control CPU 101 stores the EXT data of the command in the variation pattern storage area (step S695) and sets the variation pattern reception flag (step S696). ). The variation pattern storage area is provided in, for example, a RAM provided in the
[0292]
If the read reception command is an initialization notification command (step S697), the display control CPU 101 sets an initialization notification reception flag (step S698). In this example, since the jackpot start display command is used as the initialization notification command, it is necessary to check whether or not the received command is a command transmitted as the initialization notification command. In this case, for example, after the start of power supply to the gaming machine and before receiving the variation pattern command, if the big hit start display command is received, the initialization notification command is received. It may be determined. It should be noted that other methods may be used such as confirmation that an initialization notification command has been received when a jackpot start display command is received before a predetermined period of time has elapsed after power supply to the gaming machine has started. It may be.
[0293]
If the received command read in step S684 is another display control command, a flag corresponding to the received command is set (step S699).
[0294]
As described above, when the initialization process is executed, the
[0295]
Further, as described above, the game control means (CPU 56) transmits an initialization notification command indicating that the initialization notification is performed to the display control means (display control CPU 101), and the display control means is for the initialization notification. Since the above processing is executed, the processing load for performing the initialization notification in the game control means is reduced.
[0296]
In addition, as described above, the initialization notification is continuously executed for a predetermined period (a period set in the initialization notification period timer, for example, a predetermined period such as 5 minutes). Discovery of actions can be facilitated.
[0297]
In addition, as described above, even when the display control unit receives a new command during the execution of the initialization notification, the display control unit is configured not to execute the control based on the newly received command. Even if a command is transmitted illegally, the process based on the command is not executed and the initialization notification is continued, so that the notification is stopped based on the command transmitted illegally. This can be prevented.
[0298]
In addition, as described above, since the configuration is made using the jackpot start display command as the initialization notification command for specifying the initialization notification, even if an illegal act that interferes with the initialization notification is performed, Acts can be easily discovered. That is, if the initialization notification command is illegally masked and the specification by the initialization notification command is illegally disabled, the jackpot start display command is also masked at the same time, so the jackpot game is started. Sometimes the big hit start will not be displayed. As described above, when the initialization notification command is illegally masked, the normal game is affected. Therefore, it can be easily found that the designation by the initialization notification command is illegally disabled.
[0299]
Note that another existing command may be used as an initialization notification command for specifying initialization notification. Even in this case, if the initialization notification command is illegally masked, it will affect the normal game, so that illegal acts can be easily detected. In this case, as an initialization notification command, a command that designates a relatively conspicuous effect such as a command related to a jackpot game (for example, a display command when the big winning opening is opened, a display command when the big winning opening is opened, a big winning end display command, etc.) is used. By doing so, cheating can be detected more easily.
[0300]
In addition, a dedicated command different from other existing commands may be used as the initialization notification command for specifying initialization notification. With this configuration, when the initialization notification command is received, the display control means has been transmitted as a command for designating initialization notification as to whether it has been transmitted as another commonly used command. It is possible to immediately recognize that the command is for specifying the initialization notification without confirming whether the command has been received.
[0301]
In addition, as described above, the game control means (CPU 56) is configured to output an initialization signal indicating that initialization processing is being performed to the outside of the gaming machine, so that the game store side or the like is performing initialization processing. Can be recognized. Therefore, if a signal indicating that the initialization process is being performed despite the fact that the power supply has not actually stopped is output from the gaming machine, it can be determined that fraud has occurred, Will be able to easily find fraud at a place away from the gaming machine where the cheating was done.
[0302]
Note that the game control means (CPU 56) may output a signal indicating that power supply stop processing is being performed to the outside of the gaming machine. For example, the information output signal is output to a hall computer or the like. When a signal indicating that processing is being performed when power supply is stopped is output to the hall computer or the like, it is possible for the amusement shop to recognize that processing when power supply is stopped. Therefore, when a signal indicating that the power supply stop process is being performed is output from the gaming machine even though the power supply has not actually stopped, it can be determined that an illegal act has been performed.
[0303]
In this way, if the amusement store is configured so that it can recognize that the gaming machine is in the initialization process or in the process of stopping power supply, the amusement store will illegally detect that an illegal act has been detected. It is possible to identify a person who is cheating without the agent being aware.
[0304]
In the above-described embodiment, the
[0305]
Next, a configuration in which initialization notification is notified by a light emitter such as a lamp or LED will be described. Here, the operation of the lamp control means, which is an example of the electrical component control means, and serves as the light emitter control means including the lamp control CPU 351 mounted on the
[0306]
FIG. 49 is a flowchart showing main processing executed by the lamp control CPU 351. In the main process, the lamp control CPU 351 first executes an initialization process for initializing a register, a RAM including a work area, an output port, and the like (step S441). Thereafter, in this embodiment, the lamp control CPU 351 proceeds to a loop process for checking the timer interrupt flag (step S443). In the loop, a process for updating a counter for generating a predetermined random number is also performed (step S442). As shown in FIG. 50, when a timer interrupt occurs, the lamp control CPU 351 sets a timer interrupt flag (step S457). If the timer interrupt flag is set in the main process, the lamp control CPU 351 clears the flag (step S444) and executes the following lamp control process.
[0307]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the lamp control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the specific lamp control process is executed in the main process, but the lamp control process may be executed in the timer interrupt process.
[0308]
In the lamp control process, the lamp control CPU 351 first checks whether a lamp control command has been received from the main board 31 (step S445: command recognition process). Next, it is confirmed whether or not an initialization notification command has been received (step S446). Specifically, it is confirmed whether or not a command reception flag corresponding to the initialization notification command is set. Here, for example, a big hit start lamp designation command (see FIG. 30) is used as the initialization notification command. If the initialization notification command has been received, the initialization notification for notifying the execution of the initialization process is started (step S447). In this example, as initialization notification, a process of turning on or blinking the light emitter controlled by the
[0309]
Next, the lamp control CPU 351 confirms whether or not the initialization notification flag is on (step S450). If the initialization notification flag is on, it is checked whether the initialization notification period timer has timed out (step S451), and if it has timed out, the initialization notification flag is turned off (step S452). Then, the execution of the initialization notification using the light emitter is terminated (step S453).
[0310]
Further, the lamp control CPU 351 performs a command execution process such as a process of changing lamp data to be used in accordance with the received lamp control command (step S454). The lamp control command from the
[0311]
In this embodiment, the lighting pattern of the lamp / LED that is controlled to blink according to the progress of the game is controlled according to the lamp data stored in the ROM. The ramp data is prepared for each type of control pattern (control commands for designating an effect pattern with lamps and LEDs during the change of special symbols and other game effects sent from the game control means according to the game progress status. Prepared for each control command). In the lamp data, data indicating that the lamp / LED is turned on or off and data indicating a lighting or extinguishing period (process timer value) are set. That is, data indicating the lighting pattern of the light emitter is stored in the control data area.
[0312]
In the lamp process update process, it is determined whether or not the process timer has timed out based on the value of the effect timer stored in the timer state storage area. Specifically, the process timer value corresponding to the data set to turn off or turn on the lamp / LED is added to the value of the effect timer stored in the timer state storage area, and the effect based on the data is started. The process end determination value is calculated and stored in a predetermined area of the RAM. The effect timer is updated by the timer interrupt process, and each time the main process is repeated, the latest effect timer value is copied to the timer state storage area by the timer state setting process. Then, it is checked whether or not the value of the production timer stored in the timer state storage area matches the calculated process end judgment value. If they match, the process timer has timed out Is determined. If it is determined that the process timer has timed out, it is decided to turn off or turn on the lamp / LED according to the data set at the next address in the lamp data, and the process according to the decision result A new process end determination value is calculated and stored by adding the timer value to the value of the production timer stored in the timer state storage area. When a new process end determination value is set, it is a time of switching on / off, so that data for turning on / off the lamp / LED is output to the corresponding output port in the port output processing.
[0313]
As described above, in the case where the initialization process is executed and the configuration in which the initialization notification is performed using the light emitter, the signal is illegally transmitted to the game control means as in the case of the notification by the
[0314]
Next, a configuration in which initialization notification is notified by an audio output device such as a speaker will be described. Here, an operation of a sound control means (sound control means) that is an example of an electrical component control means and includes a
[0315]
FIG. 51 is a flowchart showing main processing executed by the
[0316]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the sound control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the specific sound control process is executed in the main process, but the sound control process may be executed in the timer interrupt process.
[0317]
In the sound control process, the
[0318]
Next, the
[0319]
Furthermore, the
[0320]
In this embodiment, the sound pattern output from the
[0321]
The voice synthesis circuit 702 is controlled by a transfer request signal (SIRQ), a serial clock signal (SICK), a serial data signal (SI), and a transfer end signal (SRDY). When the SIRQ becomes low level, the voice synthesis circuit 702 takes in SI one bit at a time in synchronization with SICK, and when SRDY becomes low level, interprets the data composed of each SI received so far as one voice reproduction data. To do.
[0322]
In each audio data, data corresponding to the serial data signal output to the audio synthesis circuit 702 and data indicating the duration (process timer value) of the audio generated according to the data are set. That is, the control data stores data indicating the output pattern from the sound generating means (the
[0323]
In the audio process update process, the value of the timer corresponding to the process timer value is initially subtracted, and when the timer times out, it is output according to the data set at the next address in the audio data It is determined to change to voice, and a process timer value corresponding to the determination result is set in the timer. In addition, since the output voice is switched when the process timer value is set in the timer, in the port output process (step S486), via the output port for outputting data to the voice synthesis circuit 702, Data corresponding to the new output voice is output to the voice synthesis circuit 702.
[0324]
In the audio process update process, it is determined whether or not the process timer has timed out based on the value of the effect timer stored in the timer state storage area. Specifically, when starting the production based on the process timer value corresponding to the data set to be output to the
[0325]
Specifically, in the port output process, the
[0326]
As described above, when the initialization process is executed, the case where the initialization notification is performed using the sound output unit is also illegally transmitted to the game control unit in the same manner as in the case of the notification by the
[0327]
In the other embodiments described above, the case where the initialization notification is performed using the illuminant and the configuration where the initialization notification is performed using the sound output unit are briefly described, but the description is omitted. The part can also be configured in the same manner as when the initialization notification is notified by the
[0328]
In each of the above embodiments, the game control means (CPU 56) outputs a command indicating that the power supply stop process is in progress, and the display control means (display control CPU 101) performs the power supply stop process. Although it has been configured to perform notification indicating execution, it may be configured to perform notification indicating execution of power supply stop processing on the other sub-boards 35 and 70. Note that in the case where notification indicating the execution of the power supply stop process is performed, it is desirable to continue the notification until the power supply to the gaming machine is stopped. If an illegal act of causing a stack overflow or illegally inputting a reset signal to the
[0329]
In the above embodiment, the power-off signal (NMI signal) is input to the non-maskable interrupt terminal, but may be input to the maskable interrupt terminal or input to the input port. Also good. When input to the input port, the game control means executes processing corresponding to the non-maskable interrupt processing described above if the power-off signal is on as a result of the port check.
[0330]
In the above-described embodiment, the power supply monitoring unit is mounted on the
[0331]
Further, in the above-described embodiment, the counter for generating the jackpot determination random number is initialized to 0 in the initialization process (step S9 shown in FIG. 18). A new initial value (any of 0 to 316: see FIG. 26) is set based on the value. Therefore, in the first round after the initialization, as described above, it is possible to easily grasp the timing at which the count value of the counter for generating the jackpot determination random number matches the predetermined jackpot determination value. Accordingly, when the big hit determination random number is updated in the first round after the initialization process, even if there is a start winning, for example, in step S44 described above, the big hit determination random number is not extracted and other outliers are extracted. The lottery based on the big hit determination random number may not be performed, for example, by using the system or by determining that it is always out of place in step S54. With this configuration, the initial value of the jackpot determination random number cannot be specified. Therefore, even if the update of the big hit determination random number is the first round after the initialization, the target of the jackpot determination value is targeted by fraud. It can be prevented from being broken.
[0332]
In the above embodiment, the counter for generating the determination random number and the initial value determining random number is initialized to 0 in the initialization process (step S9 shown in FIG. 18). The counter value may not be initialized to 0. By doing so, even if the initialization process is executed, the initial value of each counter varies, so that it is possible to prevent the jackpot determination value from being targeted by fraud.
[0333]
For example, a circuit corresponding to the system reset circuit 65 (referred to as a reset circuit) is provided not on the
[0334]
In the initialization process, when the count value of the counter for generating the determination random number is initialized to 0, the counter for generating the big hit determination random number (random 1) from the time when the system reset signal is illegally input This makes it easy to predict the timing at which the count value matches the jackpot determination value. The fraudulent person illegally generates a big hit by sending an illegal signal that causes a start prize at that timing to the
[0335]
However, in the initialization process, the count value of the counter for generating the determination random number is not initialized to 0, or when the determination random number is updated in the first round, the big hit lottery is not performed. By doing so, such illegal acts can be prevented. Then, after the power supply stop process is executed, when the power supply is restored and the game state recovery process is executed, in the game state recovery process, the
[0336]
Alternatively, in the initialization process, the count value of the counter for generating the initial value determination random number is not initialized to 0, or the big hit lottery is performed when the determination random number is updated in the first round. If it is not performed, even if the control state returns to the initial state due to an illegal input of the system reset signal, the update of the first cycle is immediately completed and the counter for generating the determination random number is counted. Since the value is updated by the count value of the counter for generating the initial value determination random number, it is possible to predict the timing when the count value of the counter for generating random 1 matches the jackpot determination value. It becomes difficult. Then, after the power supply stop process is executed, when the power supply is restored and the game state recovery process is executed, in the game state recovery process, the
[0337]
In addition to a counter for generating a random number for determination and a counter for generating a random number for determining an initial value, an infinite counter (for example, constantly updated by a timer interrupt process) is provided. The count value of the infinite counter may be set to a counter for generating random 1 as an initial value. Even in such a case, it is difficult to predict the timing when the count value of the counter for generating random 1 matches the jackpot determination value. The infinite counter is composed of, for example, 2 bytes. In the initialization process, for example, the value of the lower 8 bits of the infinite counter is set in the counter for generating random 1. The infinite counter is stored in a storage medium such as an EEPROM that can read and write and can retain the stored contents even when power supply is stopped. The infinite counter may be stored in a RAM having a unique backup power source different from each power source supplied to the gaming machine.
[0338]
As described above, when the initial value of the big hit determination random number is varied, or when the big hit determination random number is updated in the first round, the big hit lottery is not performed, the above-described stack overflow occurs. In addition to cheating or forcing input of a reset signal, for example, even when cheating is performed to clear the RAM by turning off the control power (5V) or backup power supplied to the gaming machine. Thus, it is possible to prevent a big hit from being generated by such an illegal act.
[0339]
In addition, according to each embodiment mentioned above, even if it is a case where the fraudulent act which clears RAM is performed by turning off the control power supply (5V) and backup power supply which are supplied to a game machine, initialization notification is performed. Such fraudulent activity can be easily detected.
[0340]
According to each of the above-described embodiments, the initialization notification is performed under the control of the display control CPU 101, the lamp control CPU 351, or the
[0341]
In each of the embodiments described above, if the data to be stacked exceeds the storage capacity of the stack area provided in the
[0342]
Further, in the above-described embodiment, the display control CPU 101, the lamp control CPU 351, or the
[0343]
In the above-described embodiment, the backup power supply for supplying power to the backup RAM is created on the
[0344]
In the embodiment described above, the “specific game state” means a state that is advantageous for a player who is given a predetermined game value. Specifically, the “specific game state” is, for example, a right for a variable winning ball apparatus to be in a state advantageous to a player who easily hits a ball (a big hit gaming state) or a state advantageous to a player. A state in which a predetermined game value has been given, such as a state in which a condition has occurred, a condition in which a prize game medium payout condition is easily established, or a condition in which a score is awarded to a player is easily established. .
[0345]
In the embodiment described above, the “specific condition” means a condition for setting the control state of the gaming machine to the specific gaming state. Therefore, when a specific condition is satisfied, the control state of the gaming machine becomes the specific game state. Specifically, the “specific condition” is, for example, “variable that can variably display (for example, scroll display, frame advance display, switching display, etc.) of a plurality of types of identification information (for example, symbols, patterns, numerical values, etc.). The display device (for example, a liquid crystal display device, a dot matrix display device, a segment display device, a drum display device, etc.) is configured, and the display result of the identification information in the variable display device is a specific display result (for example, all Display result that is the same identification information, specifically, for example, a display result in which all the left, middle, and right identification information is “1”). Further, for example, the “specific condition” may be a condition that is satisfied when a game ball is detected by a ball detection means (for example, a photo sensor, a proximity switch, etc.) provided in a specific area in the game area. .
[0346]
Note that the
[0347]
【The invention's effect】
As described above, claim 1Or claim 2In the described invention, the game control microcomputer executes a data saving process in which the game control microcomputer saves data necessary for recovery of the control state in the variable data storage means based on the signal input to the signal input unit. Based on the reset signal input when the supply is started, the program is started from the beginning, and based on the establishment of a predetermined condition, the control state is initialized, or the stored contents of the fluctuation data storage means When executing any one of the recovery processing to restore the control state and executing the initialization processing, the notification means for performing notification by the notification means provided in the gaming machine is executed. Even if an illegal act for executing the initialization process is performed, such an illegal act can be easily found.
Further, since the variation data storage means stores the numerical value for determination and initializes the numerical value for determination when executing the initialization process, the process based on unstable data is executed and a problem occurs. This can be prevented.
Further, the data saving process execution means saves the data necessary for restoring the control state in the data saving process to the stack area, and stores the storage address of the saved data in the fluctuation data storage means, When the data saved in the stack area exceeds the address of the stack area, the initialization process is executed. Therefore, the process based on unstable data is executed to prevent problems. Can do.
In addition, since the game control microcomputer is configured to transmit a command indicating notification to the electrical component control microcomputer in the notification process, there is a processing burden for performing notification in the game control microcomputer. It is reduced.
According to the first aspect of the present invention, when the electric component control microcomputer causes the notifying means to continuously execute the notification for a predetermined period and a new command is received during the notification execution period, it is newly received. Since the configuration is such that the command is discarded, the notification can be performed with priority, and the notification can be prevented from being stopped due to the unauthorized transmission of the command.
[0350]
Claim3In the described invention, it is possible to control to a specific gaming state advantageous to the player when a specific condition is established, and the game control microcomputer performs a notification process,As a command to show notification,Specific gaming stateBetween start and endThe command to be sentTheSince it is configured to send to the electronic component control microcomputer, if an illegal act that invalidates the command indicating notification is performed, it will interfere with the control of the specific gaming state and Can be easily discovered.
[0351]
Claim4In the described invention, when the game control microcomputer executes the initialization process, the game control microcomputer is configured to execute an initialization signal output process for outputting a signal indicating the execution of the initialization process outside the gaming machine. It becomes possible to easily find fraud at a place away from the gaming machine.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view showing the front surface of the game board with the glass door frame removed.
FIG. 3 is a rear view of the gaming machine as seen from the back side.
FIG. 4 is a rear view of the mechanism plate to which various members are attached as viewed from the back side of the gaming machine.
FIG. 5 is an exploded perspective view showing a configuration example of a ball dispensing device.
FIG. 6 is a front view showing a part of a switch board installed in the game board.
FIG. 7 is a configuration diagram illustrating an example of a configuration of a clear switch.
FIG. 8 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 9 is a block diagram showing a circuit configuration example of a symbol control board.
FIG. 10 is a block diagram showing a circuit configuration in a lamp control board.
FIG. 11 is a block diagram showing a circuit configuration in a sound control board.
FIG. 12 is a block diagram showing a circuit configuration example of a payout control board.
FIG. 13 is a block diagram illustrating a circuit configuration example of a power supply substrate.
FIG. 14 is a block diagram illustrating an example of a configuration around a CPU for power monitoring and power backup.
FIG. 15 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 16 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 17 is an explanatory diagram illustrating an example of bit assignment of an input port.
FIG. 18 is a flowchart showing main processing executed by the CPU on the main board.
FIG. 19 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a game state recovery process.
FIG. 20 is a flowchart showing gaming state recovery processing.
FIG. 21 is a flowchart showing a 2 ms timer interrupt process.
FIG. 22 is a flowchart showing a special symbol process.
FIG. 23 is a flowchart showing start-port switch passage confirmation processing;
FIG. 24 is a flowchart showing a process for determining a variable display stop symbol and a process for determining a reach type.
FIG. 25 is a flowchart showing a process for determining whether or not to make a big hit.
FIG. 26 is an explanatory diagram showing an example of a random number.
FIG. 27 is an explanatory diagram showing an example of a command form of a control command.
FIG. 28 is a timing chart showing the relationship between an 8-bit control signal and an INT signal that constitute a control command.
FIG. 29 is an explanatory diagram showing an example of the content of a display control command.
FIG. 30 is an explanatory diagram showing an example of the content of a lamp control command.
FIG. 31 is an explanatory diagram showing an example of the contents of a sound control command.
FIG. 32 is an explanatory diagram of a configuration example of a command transmission table.
FIG. 33 is an explanatory diagram showing one configuration example and another configuration example of
FIG. 34 is an explanatory diagram showing a configuration example of INT data.
FIG. 35 is an explanatory diagram of a configuration example of a command transmission table.
FIG. 36 is a flowchart showing command control processing;
FIG. 37 is a flowchart showing a command transmission processing routine.
FIG. 38 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 39 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 40 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 41 is an explanatory diagram showing a RAM address map;
FIG. 42 is an explanatory diagram for explaining an example of a checksum creation method;
FIG. 43 is a timing chart showing a power supply drop and an NMI signal when power supply to a gaming machine is stopped.
FIG. 44 is a flowchart showing a main process executed by the display control CPU.
FIG. 45 is a flowchart showing a timer interrupt process executed by the display control CPU.
FIG. 46 is an explanatory diagram showing a configuration of a command reception buffer.
FIG. 47 is a flowchart showing command reception interrupt processing;
FIG. 48 is a flowchart showing command analysis processing;
FIG. 49 is a flowchart showing a main process executed by a lamp control CPU.
FIG. 50 is a flowchart showing a timer interrupt process executed by a lamp control CPU.
FIG. 51 is a flowchart showing main processing executed by the sound control CPU;
FIG. 52 is a flowchart showing a timer interrupt process executed by the sound control CPU.
[Explanation of symbols]
1 Pachinko machine
31 Main board
35 Lamp control board
53 Basic circuit
55 RAM (variable data storage means)
56 CPU
70 sound control board
80 design control board
902 IC for power monitoring (power monitoring means)
910 Power supply board
916 capacitor (backup power supply)
950 judgment circuit
Claims (5)
遊技の進行を制御する遊技制御マイクロコンピュータが搭載された制御基板と、
前記遊技制御マイクロコンピュータからのコマンドにもとづいて遊技機に設けられる報知手段を制御する電気部品制御マイクロコンピュータが搭載された電気部品制御基板と、
遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段と、
所定電位の電源の出力電圧を監視し、該出力電圧が所定値に低下したことを検出したときに検出信号を出力する電源監視手段とを備え、
前記遊技制御マイクロコンピュータは、前記特定遊技状態の判定に用いられる判定用数値を更新する判定用数値更新手段を含み、前記判定用数値は前記変動データ記憶手段に記憶され、
前記遊技制御マイクロコンピュータは、
前記電源監視手段からの検出信号を入力するための信号入力部を備え、
前記信号入力部に前記検出信号が入力されると、割込を発生させ、割込処理にて制御状態の復旧に必要なデータを前記変動データ記憶手段におけるスタック領域に退避させ、退避させたデータの格納先のアドレスを前記変動データ記憶手段に格納するデータ退避処理を実行するデータ退避処理実行手段と、
電力供給が開始されたときに入力されるリセット信号に応じてプログラムを先頭から開始させ、所定条件の成立にもとづいて、前記判定用数値を含む前記変動データ記憶手段の記憶内容を初期化する初期化処理または前記変動データ記憶手段の記憶内容にもとづいて制御状態を復旧する復旧処理のいずれか一方を実行する電力供給開始時処理手段とを含み、
前記遊技制御マイクロコンピュータは、
前記スタック領域に退避されたデータが当該スタック領域のアドレスを超えたときに、遊技機への電力供給の停止や再開がされなくてもプログラムを先頭から開始させ、
前記所定条件の成立として、前記スタック領域に退避されたデータが当該スタック領域のアドレスを超えたときに前記初期化処理を実行し、
前記初期化処理を実行するときには、前記報知手段にて報知を行うことを示すコマンドを前記電気部品制御マイクロコンピュータに送信する報知処理を実行し、
前記電気部品制御マイクロコンピュータは、
前記報知を行うことを示すコマンドの受信に応じて、前記報知手段に所定期間継続的に報知を実行させ、
報知の実行期間中に新たにコマンドを受信したときには、新たに受信したコマンドを破棄する
ことを特徴とする遊技機。A gaming machine in which a player plays a predetermined game and can be controlled to a specific gaming state advantageous to the player when a specific condition is satisfied,
A control board on which a game control microcomputer for controlling the progress of the game is mounted;
An electrical component control board on which an electrical component control microcomputer for controlling a notification means provided in the gaming machine based on a command from the game control microcomputer is mounted;
Fluctuating data storage means capable of holding stored contents for a predetermined period even when power supply to the gaming machine is stopped,
Power supply monitoring means for monitoring the output voltage of a power supply of a predetermined potential and outputting a detection signal when it is detected that the output voltage has dropped to a predetermined value;
The game control microcomputer includes a determination numerical value update means for updating a determination numerical value used for determination of the specific gaming state, and the determination numerical value is stored in the variation data storage means,
The game control microcomputer is:
A signal input unit for inputting a detection signal from the power supply monitoring unit;
When the detection signal is input to the signal input unit, an interrupt is generated, and data necessary for restoring the control state by the interrupt process is saved in the stack area in the variable data storage unit, and the saved data Data evacuation processing execution means for executing data evacuation processing for storing the address of the storage destination in the fluctuation data storage means;
An initial stage for initializing the stored contents of the variation data storage means including the numerical value for determination based on establishment of a predetermined condition based on the establishment of a predetermined condition in accordance with a reset signal input when power supply is started Power supply start time processing means for executing one of recovery processing or recovery processing for restoring the control state based on the stored contents of the fluctuation data storage means,
The game control microcomputer is:
When the data saved in the stack area exceeds the address of the stack area, the program is started from the top even if the power supply to the gaming machine is not stopped or restarted,
As the establishment of the predetermined condition, the initialization process is executed when the data saved in the stack area exceeds the address of the stack area,
When performing the initialization process performs a notification process to send a command indicating that the performing the notification by the notification means to the electrical component control microcomputer,
The electric component control microcomputer is:
In response to receiving a command indicating performing the notification, the notification unit continuously performs notification for a predetermined period,
A gaming machine characterized in that when a new command is received during the notification execution period, the newly received command is discarded .
遊技の進行を制御する遊技制御マイクロコンピュータが搭載された制御基板と、A control board on which a game control microcomputer for controlling the progress of the game is mounted;
前記遊技制御マイクロコンピュータからのコマンドにもとづいて遊技機に設けられる電気部品を制御する電気部品制御マイクロコンピュータが搭載された電気部品制御基板と、An electrical component control board on which an electrical component control microcomputer for controlling electrical components provided in the gaming machine based on a command from the game control microcomputer is mounted;
遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段と、Fluctuating data storage means capable of holding stored contents for a predetermined period even when power supply to the gaming machine is stopped,
所定電位の電源の出力電圧を監視し、該出力電圧が所定値に低下したことを検出したときに検出信号を出力する電源監視手段とを備え、Power supply monitoring means for monitoring the output voltage of a power supply of a predetermined potential and outputting a detection signal when it is detected that the output voltage has dropped to a predetermined value;
前記電気部品は報知手段を含み、The electrical component includes a notification means,
前記遊技制御マイクロコンピュータは、前記特定遊技状態の判定に用いられる判定用数値を更新する判定用数値更新手段を含み、前記判定用数値は前記変動データ記憶手段に記憶され、The game control microcomputer includes a determination numerical value update means for updating a determination numerical value used for determination of the specific gaming state, and the determination numerical value is stored in the variation data storage means,
前記遊技制御マイクロコンピュータは、The game control microcomputer is:
前記電源監視手段からの検出信号を入力するための信号入力部を備え、A signal input unit for inputting a detection signal from the power supply monitoring unit;
前記信号入力部に前記検出信号が入力されると、割込を発生させ、割込処理にて制御状態の復旧に必要なデータを前記変動データ記憶手段におけるスタック領域に退避させ、退避させたデータの格納先のアドレスを前記変動データ記憶手段に格納するデータ退避処理を実行するデータ退避処理実行手段と、When the detection signal is input to the signal input unit, an interrupt is generated, and the data necessary for restoring the control state by the interrupt process is saved in the stack area in the variable data storage means, and the saved data A data evacuation process executing means for executing a data evacuation process for storing the storage destination address in the fluctuation data storage means;
電力供給が開始されたときに入力されるリセット信号に応じてプログラムを先頭から開始させ、所定条件の成立にもとづいて、前記判定用数値を含む前記変動データ記憶手段の記憶内容を初期化する初期化処理または前記変動データ記憶手段の記憶内容にもとづいて制御状態を復旧する復旧処理のいずれか一方を実行する電力供給開始時処理手段とを含み、Initializing the program to start from the beginning in response to a reset signal input when power supply is started and initializing the stored contents of the variable data storage means including the determination numerical value based on the establishment of a predetermined condition Power supply start time processing means for executing one of recovery processing or recovery processing for restoring the control state based on the stored contents of the fluctuation data storage means,
前記遊技制御マイクロコンピュータは、The game control microcomputer is:
前記スタック領域に退避されたデータが当該スタック領域のアドレスを超えたときに、遊技機への電力供給の停止や再開がされなくてもプログラムを先頭から開始させ、When the data saved in the stack area exceeds the address of the stack area, even if the power supply to the gaming machine is not stopped or restarted, the program is started from the top,
前記所定条件の成立として、前記スタック領域に退避されたデータが当該スタック領域のアドレスを超えたときに前記初期化処理を実行し、As the establishment of the predetermined condition, the initialization process is executed when the data saved in the stack area exceeds the address of the stack area,
前記初期化処理を実行するときには、前記報知手段にて報知を行うことを示すコマンドを前記電気部品制御マイクロコンピュータに送信する報知処理を実行し、When executing the initialization process, execute a notification process of transmitting a command to the electrical component control microcomputer indicating that notification is performed by the notification unit,
前記電気部品制御マイクロコンピュータは、The electric component control microcomputer is:
前記報知を行うことを示すコマンドの受信に応じて、前記報知手段に所定期間継続的に報知を実行させ、In response to receiving a command indicating performing the notification, the notification unit continuously performs notification for a predetermined period,
報知の実行期間中に新たに電気部品を制御するためのコマンドを受信したときには、新たに受信した該コマンドを記憶し、When a command for newly controlling an electrical component is received during the notification execution period, the newly received command is stored,
報知を終了したときに、記憶されているコマンドにもとづいて前記電気部品の制御を実行するWhen the notification is finished, control of the electrical component is executed based on the stored command.
ことを特徴とする遊技機。A gaming machine characterized by that.
請求項１または請求項２記載の遊技機。Game control microcomputer at notifying process, a command indicating that perform notification, according to claim 1 or claim send commands sent between the start and end of a specific game state to the electrical component control microcomputer 2. The gaming machine according to 2 .
請求項１から請求項３のうちのいずれかに記載の遊技機。The game control microcomputer executes an initialization signal output process for outputting a signal indicating the execution of the initialization process to the outside of the gaming machine when the power supply start time processing means executes the initialization process. The gaming machine according to any one of the three .
判定用数値に設定される初期値として用いられる初期値用数値を更新する初期値用数値更新手段を含み、
判定用数値更新手段は、定期的に開始される遊技制御処理で前記判定用数値を更新し、
前記初期値用数値更新手段は、前記遊技制御処理で前記初期用数値を更新するとともに、前記遊技制御処理が終了した後、次に前記遊技制御処理が開始されるまでの間に前記初期値用数値を繰り返し更新し、
前記遊技制御マイクロコンピュータは、
判定用数値を抽出して抽出値をあらかじめ決められた判定値と比較することによって特定遊技状態に制御するか否か決定し、
前記判定用数値があらかじめ決められている数値範囲内で一巡すると前記判定用数値に前記初期値用数値を設定し、
前記判定用数値を初期化処理で初期化した後、初めて前記判定用数値に前記初期値用数値を設定したら、前記判定用数値の抽出を許容する
請求項１から請求項４のうちのいずれかに記載の遊技機。 The game control microcomputer
Including initial value numerical value updating means for updating an initial value numerical value used as an initial value set as a determination numerical value;
The determination numerical value updating means updates the determination numerical value in a game control process started periodically,
The initial value numerical value updating means updates the initial numerical value in the game control process, and after the game control process ends, until the game control process is started next. Update the number repeatedly,
The game control microcomputer is:
It is determined whether to control to a specific gaming state by extracting a numerical value for determination and comparing the extracted value with a predetermined determination value,
When the numerical value for determination makes a round within a predetermined numerical range, the numerical value for initial value is set to the numerical value for determination,
If the initial value is set to the determination value for the first time after the determination value is initialized by the initialization process, the determination value is allowed to be extracted.
The gaming machine according to any one of claims 1 to 4 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252038A JP3768419B2 (en) | 2001-08-22 | 2001-08-22 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252038A JP3768419B2 (en) | 2001-08-22 | 2001-08-22 | Game machine |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003062277A JP2003062277A (en) | 2003-03-04 |
| JP2003062277A5 JP2003062277A5 (en) | 2005-06-30 |
| JP3768419B2 true JP3768419B2 (en) | 2006-04-19 |
Family
ID=19080582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001252038A Expired - Lifetime JP3768419B2 (en) | 2001-08-22 | 2001-08-22 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3768419B2 (en) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008178723A (en) * | 2001-05-09 | 2008-08-07 | Daiman:Kk | Game machine |
| JP4259821B2 (en) * | 2002-07-31 | 2009-04-30 | 株式会社サンセイアールアンドディ | Game machine |
| JP4429646B2 (en) * | 2003-07-08 | 2010-03-10 | 株式会社ニューギン | Game machine |
| JP4655679B2 (en) * | 2005-02-28 | 2011-03-23 | 株式会社三洋物産 | Game machine |
| JP4757737B2 (en) * | 2006-08-15 | 2011-08-24 | 株式会社三共 | Game machine |
| JP4757738B2 (en) * | 2006-08-18 | 2011-08-24 | 株式会社三共 | Game machine |
| JP4757739B2 (en) * | 2006-08-18 | 2011-08-24 | 株式会社三共 | Game machine |
| JP5063961B2 (en) * | 2006-08-23 | 2012-10-31 | 株式会社三共 | Game machine |
| JP5047563B2 (en) * | 2006-08-29 | 2012-10-10 | 株式会社三共 | Game machine |
| JP4464377B2 (en) * | 2006-09-01 | 2010-05-19 | 株式会社サンセイアールアンドディ | Game machine |
| JP5042566B2 (en) * | 2006-09-01 | 2012-10-03 | 株式会社三共 | Game machine |
| JP4712650B2 (en) * | 2006-09-05 | 2011-06-29 | 株式会社藤商事 | Game machine |
| JP4767837B2 (en) * | 2006-12-27 | 2011-09-07 | 株式会社三共 | Game machine |
| JP5026099B2 (en) * | 2007-02-05 | 2012-09-12 | 株式会社三共 | Game machine |
| JP4782089B2 (en) * | 2007-09-21 | 2011-09-28 | 株式会社三共 | Game machine |
| JP5590279B2 (en) * | 2008-03-31 | 2014-09-17 | 株式会社三洋物産 | Game machine |
| JP5590278B2 (en) * | 2008-03-31 | 2014-09-17 | 株式会社三洋物産 | Game machine |
| JP5590280B2 (en) * | 2008-04-11 | 2014-09-17 | 株式会社三洋物産 | Game machine |
| JP4904411B2 (en) * | 2010-04-16 | 2012-03-28 | 株式会社藤商事 | Game machine |
| JP5335832B2 (en) * | 2011-02-10 | 2013-11-06 | 株式会社三共 | Game machine |
| JP2011212485A (en) * | 2011-08-01 | 2011-10-27 | Sankyo Co Ltd | Game machine |
| JP2011212486A (en) * | 2011-08-01 | 2011-10-27 | Sankyo Co Ltd | Game machine |
| JP5662368B2 (en) * | 2012-03-29 | 2015-01-28 | 株式会社三共 | Game machine |
| JP5667114B2 (en) * | 2012-03-29 | 2015-02-12 | 株式会社三共 | Game machine |
| JP5770785B2 (en) * | 2013-06-14 | 2015-08-26 | 株式会社三共 | Game machine |
| JP5711305B2 (en) * | 2013-06-14 | 2015-04-30 | 株式会社三共 | Game machine |
| JP5711304B2 (en) * | 2013-06-14 | 2015-04-30 | 株式会社三共 | Game machine |
| JP5770784B2 (en) * | 2013-06-14 | 2015-08-26 | 株式会社三共 | Game machine |
| JP5711307B2 (en) * | 2013-06-14 | 2015-04-30 | 株式会社三共 | Game machine |
| JP5711306B2 (en) * | 2013-06-14 | 2015-04-30 | 株式会社三共 | Game machine |
-
2001
- 2001-08-22 JP JP2001252038A patent/JP3768419B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003062277A (en) | 2003-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3768419B2 (en) | Game machine | |
| JP4794779B2 (en) | Game machine | |
| JP3660309B2 (en) | Game machine | |
| JP4255642B2 (en) | Game machine | |
| JP2004081465A (en) | Game machine | |
| JP4338833B2 (en) | Game machine | |
| JP3865976B2 (en) | Game machine | |
| JP3686037B2 (en) | Game machine | |
| JP2004008709A (en) | Game machine | |
| JP3755637B2 (en) | Game machine | |
| JP4850974B2 (en) | Game machine | |
| JP4658177B2 (en) | Game machine | |
| JP2001178890A (en) | Game machine | |
| JP2003325909A (en) | Game machine | |
| JP2003033544A (en) | Game machine | |
| JP5095056B2 (en) | Game machine | |
| JP4795476B2 (en) | Game machine | |
| JP3647778B2 (en) | Game machine | |
| JP3546163B2 (en) | Gaming machine | |
| JP3907929B2 (en) | Game machine | |
| JP4347379B2 (en) | Game machine | |
| JP4338832B2 (en) | Game machine | |
| JP2001037963A (en) | Game machine | |
| JP4652458B2 (en) | Game machine | |
| JP2003024606A (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041019 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060123 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3768419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |