JP3762697B2 - 非可逆回路素子 - Google Patents
非可逆回路素子 Download PDFInfo
- Publication number
- JP3762697B2 JP3762697B2 JP2001377888A JP2001377888A JP3762697B2 JP 3762697 B2 JP3762697 B2 JP 3762697B2 JP 2001377888 A JP2001377888 A JP 2001377888A JP 2001377888 A JP2001377888 A JP 2001377888A JP 3762697 B2 JP3762697 B2 JP 3762697B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- layer
- capacitors
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【発明の属する技術分野】
本発明は、非可逆回路素子に関する。
【0002】
【従来の技術】
一般に、アイソレータ等の非可逆回路素子は、例えば携帯電話等の移動体無線機器等に使用されている。この種の非可逆回路素子としては、例えば、特開平11ー186814号公報等に開示されているものが知られている。この公知技術では、3つのキャパシタ、抵抗器及び磁気回転子を、ケース部材の内部に配置する。磁気回転子は3つの中心導体を含み、中心導体の各々は、端子部を有する。端子部の各々はキャパシタ及び抵抗器に接続される。永久磁石は磁気回転子に対して直流磁界を印加する。
【0003】
ケース部材は、樹脂ケースと下ヨークとの組み合わせからなり、樹脂ケースに設けられた凹部内に磁気回転子を配置するともに、磁気回転子と樹脂ケースの側壁との間に生じる間隔内にキャパシタ及び抵抗器を配置した構造となっている。樹脂ケースの下側には下ヨークが配置され、下ヨークによって磁気回転子を下面側から支持する。
【0004】
上述した非可逆回路素子では、主として、高いQ値を得るという観点から、3つのキャパシタを、誘電体基体の両外面に、キャパシタ電極を形成した単板型キャパシタによって構成してある。
【0005】
しかし、単板型キャパシタは、誘電体基体が一層だけであるため、必要な容量を確保するためには、誘電体基体の厚みを薄くする他はなく、このため機械的強度が低くなる。強度を確保するためには、誘電体基体を厚くしなければならない。この状態で、必要な容量を確保するためには、誘電体基体の平面積を大きくしなければならず、結局、形状の大きなキャパシタの使用を余儀なくされる。
【0006】
単板型キャパシタの代わりに積層チップキャパシタを用いることも考えられるが、積層チップキャパシタはQ値が低く、挿入損失が増大するため、非可逆回路素子に用いることができない。このため、従来は、非可逆回路素子に機械的強度の低い単板型キャパシタを用いざるを得なかった。
【0007】
【発明が解決しようとする課題】
本発明の課題は、Q値が高く、小型で、しかも機械的強度の大きなキャパシタを有する非可逆回路素子を提供することである。
【0008】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る非可逆回路素子は、磁気回転子と、複数のキャパシタとを含む。前記磁気回転子は、複数の中心導体を有する。前記複数のキャパシタは、前記複数の中心導体のそれぞれに個別に接続されている。
【0009】
前記複数のキャパシタの少なくとも一つは、キャパシタ層と、非キャパシタ層とを含んでいる。前記キャパシタ層は、層の両面に、互いに重なる第1のキャパシタ電極及び第2のキャパシタ電極を有する。
【0010】
一方、前記非キャパシタ層は、一面が、前記第2のキャパシタ電極のある側において、前記キャパシタ層に積層され、他面にアース電極を有する。前記アース電極は、前記第2のキャパシタ電極に電気的に接続されている。
【0011】
上述したように、本発明に係る非可逆回路素子において、磁気回転子は、複数の中心導体を有しており、複数のキャパシタは複数の中心導体のそれぞれに個別に接続されているから、複数のキャパシタを、整合用キャパシタとして動作させることができる。
【0012】
複数のキャパシタの少なくとも一つは、キャパシタ層を含んでおり、キャパシタ層は、層の両面に、互いに重なる第1のキャパシタ電極及び第2のキャパシタ電極を有する。即ち、複数のキャパシタの少なくとも一つは、単板型キャパシタと同様に、第1のキャパシタ電極及び第2のキャパシタ電極のみで、容量を取得する。従って、単板型キャパシタを用いた場合と同様に、Q値が高く、挿入損失の低い非可逆回路素子を得ることができる。
【0013】
上述した単層キャパシタは、非キャパシタ層を含んでおり、非キャパシタ層は一面がキャパシタ層に積層される。この構造によれば、非キャパシタ層を補強層として機能させ、単独では、機械的強度の弱い単層のキャパシタ層を補強し得る。このため、非可逆回路素子の組立時、または、組立後の使用状態において衝撃等が加わった場合でも、単層キャパシタが破損してしまう危険性を確実に回避し得る。
【0014】
更に、上述した非キャパシタ層による補強効果が得られるので、キャパシタ層を薄くし、必要な容量を取得できる。従って、容量増大に当たって、平面形状を大型化する必要がないので、小型化が達成できる。
【0015】
また、非キャパシタ層の厚みや層数を選択することにより、キャパシタの高さを磁気回転子の高さに合わせ、磁気回転子の中心導体とキャパシタの電極とを確実に接続することができる。
【0016】
非キャパシタ層は、キャパシタ層に積層される一面とは異なる他面にアース電極を有しており、アース電極は第2のキャパシタ電極に電気的に接続されているから、中心導体に対する整合用キャパシタとして用いることに、何ら問題はない。
【0017】
非可逆回路素子には、通常、3つのキャパシタが備えられる。一般には、これらの3つのキャパシタの全てを、上述した単層キャパシタによって構成するが、3つの内の1つまたは2つを、単層キャパシタによって構成してもよい。
【0018】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。添付図面は、単に、例示に過ぎない。
【0019】
【発明の実施の形態】
図1は本発明に係る非可逆回路素子の分解斜視図、図2は図1に示した非可逆回路素子の斜視図、図3は図2の3−3線に沿った断面図、図4は図2の4−4線に沿った断面図である。図示する非可逆回路素子は、アイソレータであって、ケース部材1と、抵抗器Rと、磁気回転子6とを含む。図示実施例では、更に、第1〜第3のキャパシタC1〜C3と、押圧部材7と、永久磁石8と、カバー部材9とを含む。
【0020】
ケース部材1は、底板16の内面が、略四角形状で、導電性低面160と、導電性高段部11、13と、絶縁性高段部22、24と、絶縁部27とを含んでいる。導電性高段部11、13は、導電性低面160よりも高い位置にある。ケース部材1の底板16は、好ましくは、導電性を有する磁性金属材料によって構成する。導電性高段部11、13は、金属材料で構成された底板16のプレス加工、折り曲げ加工によって、底板16と一体に形成できる他、底板16とは異なる金属部材を、底板16に接合する等の手段によっても形成できる。
【0021】
絶縁性高段部22、24はエンジニアリングプラスチック等の絶縁材料からなる。絶縁性高段部22、24及び絶縁部27の高さは、導電性高段部11、13の高さと略等しい。
【0022】
抵抗器Rは、基体の相対する端面に、第1の端部電極R1及び第2の端子電極R2を有し、第1の端部電極R1が導電性高段部13に接続され、第2の端子電極R2が絶縁部27の上に配置されている。接続手段としては、はんだが用いられる。
【0023】
磁気回転子6は、導電性低面160の上に備えられる。磁気回転子6は、軟磁性基体60と、第1〜第3の中心導体64〜66とを含む。軟磁性基体60は、平面形状が導電性低面160の平面積よりも小さな略四角形状の平板である。軟磁性基体60は、よく知られているように、イットリウム/鉄/ガーネット(YIG)等の軟磁性材料からなる。
【0024】
第1〜第3の中心導体64〜66は、第1〜第3の端子部641〜661をそれぞれ有する。第1〜第3の中心導体64〜66は、その共通部分が、軟磁性基体60の下面に配置されるとともに、軟磁性基体60の側面631〜634に沿って上面61に導かれている。第1〜第3の中心導体64〜66は、軟磁性基体60の上面において、約120度で交わるように配置される。第1〜第3の中心導体64〜66は、各交差部分で互いに電気絶縁される。
【0025】
第1〜第3の中心導体64〜66の内、第1の中心導体64に備えられた第1の端子部641が、抵抗器Rの第2の端子電極R2に電気的に接続されている。
【0026】
押圧部材7は、空洞部70及び枠部71を有し、ケース部材1の内部に設けられている。枠部71は第1〜第3の端子部641〜661に接触し、これを、第1〜第3のキャパシタC1〜C3及び抵抗器Rの方向に押し付ける。空洞部70は、上面及び下面において開口する。下面は磁気回転子6と向き合う。押圧部材7は、主に、組立工程において、第1〜第3の端子部641〜661を、第1〜第3のキャパシタC1〜C3及び抵抗器Rの方向に押し付け、それによって、第1〜第3の端子部641〜661を、第1〜第3のキャパシタC1〜C3及び抵抗器Rに確実に固定させるために用いられるものである。押圧部材7はエンジニアリングプラスチック等の絶縁材料からなる。
【0027】
永久磁石8は、空洞部70の内部に設置される。永久磁石8は、その厚みが押圧部材7の厚みよりも大きくならない。永久磁石8は四角形状であって、押圧部材7の空洞部70に設置される。永久磁石8は、下面が磁気回転子6に面する。永久磁石8は、磁気回転子6に直流磁界を印加する。カバー部材8は永久磁石8に重なり、ケース部材1と結合され、ヨークを構成する。
【0028】
図5は上述した非可逆回路素子の回路図である。図を参照すると、非可逆回路素子は、第1〜第3のキャパシタC1〜C3と抵抗器Rを含み、第1〜第3のキャパシタC1〜C3と抵抗器Rの一端は、磁気回転子6に電気的に導通している。第1〜第3のキャパシタC1〜C3及び抵抗器Rの他端は、アースされている。第1の端子15が入力端子を構成し、第2の端子17が出力端子を構成する。
【0029】
次に、本発明の特徴部分であるキャパシタの構造について説明する。図6は本発明に係る非可逆回路素子に用いられる第1〜第3のキャパシタC1〜C3の拡大断面図である。この実施例では、第1〜第3のキャパシタC1〜C3の全てが図6に図示された構造を有するものとして説明する。但し、基本的には、第1〜第3のキャパシタC1〜C3の少なくとも1つが、図6に示すような構造を持てば、そのキャパシタについては、本発明の作用効果が得られる。
【0030】
図6を参照すると、第1〜第3のキャパシタC1〜C3は、キャパシタ層211と、非キャパシタ層212〜214とを含んでいる。キャパシタ層211は、層の両面に、互いに重なる第1のキャパシタ電極201及び第2のキャパシタ電極202を有する。第1のキャパシタ電極201は、その外周縁が、キャパシタ層211の外周縁よりも内側に形成することが好ましい。
【0031】
一方、非キャパシタ層212〜214は、一面が、第2のキャパシタ電極202のある側において、キャパシタ層211に積層され、他面にアース電極205を有する。アース電極205は、第2のキャパシタ電極202に、内部電極203、204及びスルーホール221〜226を介して、電気的に接続されている。
【0032】
キャパシタ層211及び非キャパシタ層212〜214は、同一の材料、または、互いに異なる材料で構成することもできる。製造プロセスの合理化や、熱的悪影響防止等の観点からは、同一の材料、例えば、高誘電率セラミック誘電体材料によって構成することが好ましい。
【0033】
図示実施例において、非キャパシタ層212〜214は複数層、具体的には3層である。非キャパシタ層212〜214のそれぞれは、各層間に内部電極202〜204を有して積層されている。内部電極202〜204のそれぞれはアース電極205及び第2のキャパシタ電極202に電気的に接続されている。非キャパシタ層212〜214の層数は、確保すべき機械的強度、許容される寸法等に応じて任意に選定されるべき設計的事項に属する。また、第2のキャパシタ電極202、内部電極202〜204及びアース電極205は、スルーホール221〜226によって電気的、機械的に順次に接続される。
【0034】
更に、実施例では、キャパシタ層211は最上層にあり、第1のキャパシタ電極201はキャパシタ層211の上面に備えられている。第1のキャパシタ電極201には、第1〜第3の中心導体64、66の第1〜第3の端子部641〜661が接続(図1〜図4参照)される。
【0035】
上述したように、本発明に係る非可逆回路素子において、磁気回転子6は、第1〜第3の中心導体64〜66を有しており、第1〜第3のキャパシタC1〜C3は第1〜第3の中心導体64〜66のそれぞれに個別に接続されているから、第1〜第3のキャパシタC1〜C3を、整合用キャパシタとして動作させることができる。
【0036】
第1〜第3のキャパシタC1〜C3は、キャパシタ層211を含んでおり、キャパシタ層211は、層の両面に、互いに重なる第1のキャパシタ電極201及び第2のキャパシタ電極を有する。即ち、複数のキャパシタの少なくとも一つは、単板型キャパシタと同様に、第1のキャパシタ電極201及び第2のキャパシタ電極202のみで、容量を取得する。従って、単板型キャパシタを用いた場合と同様に、Q値が高くなり、挿入損失の低い非可逆回路素子を得ることができる。
【0037】
図7はQ値と挿入損失(dB)との関係を示すグラフである。図において、横軸に1GHzの場合のキャパシタのQ値をとり、縦軸に非可逆回路素子の挿入損失(dB)をとってある。
【0038】
図において、積層チップキャパシタはQ値が約50であり、この場合の挿入損失は約0.9(dB)になる。これに対して、単板型キャパシタはQ値が約310であり、挿入損失は約0.35(dB)となり、積層チップキャパシタと比較して、挿入損失が著しく低減される。
【0039】
本発明に係る単層キャパシタは図6に図示された構造を持つ。この単層キャパシタのQ値は約280であり、単板型キャパシタのQ値よりもほんの少し低くなる。本発明に係る単層キャパシタを用いた場合の挿入損失は、単板型キャパシタのそれと殆ど同じ値を示している。従って、本発明によれば、Q値が高くなり、挿入損失の低い非可逆回路素子を得ることができることは明らかである。
【0040】
更に、第1〜第3のキャパシタC1〜C3は、非キャパシタ層212〜214を含んでおり、非キャパシタ層212〜214は一面がキャパシタ層211に積層される。この構造によれば、非キャパシタ層212〜214を補強層として機能させ、単独では、機械的強度の弱い単層キャパシタを補強し得る。このため、非可逆回路素子の組立時、または、組立後の使用状態において衝撃等が加わった場合でも、単層キャパシタが破損してしまう危険性を確実に回避し得る。
【0041】
また、ケース部材1の内部において、磁気回転子6と、ケース部材1の側壁との間に生じる間隔内に第1〜第3のキャパシタC1〜C3を配置し、更に、押圧部材7等によって第1〜第3のキャパシタC1〜C3を押さえ付ける機械的組立構造を採ったために、組立時に第1〜第3のキャパシタC1〜C3が周囲の各部材と擦れ合ったり、あるいは、接触したりした場合でも、従来と異なって、第1〜第3のキャパシタC1〜C3に破損、割れ等を生じるの回避できる。
【0042】
更に、非キャパシタ層212〜214による補強効果が得られるので、キャパシタ層211を薄くし、必要な容量を取得できる。従って、容量増大に当たって、平面形状を大型化する必要がないので、小型化が達成できる。
【0043】
また、非キャパシタ層212〜214の厚みや層数を選択することにより、第1〜第3のキャパシタC1〜C3の高さを磁気回転子6の高さに合わせ、磁気回転子6の中心導体64〜66と第1〜第3のキャパシタC1〜C3の電極とを確実に接続することができる。
【0044】
第1のキャパシタ電極201の外周縁が、キャパシタ層211の外周縁よりも内側に形成した好ましい態様によれば、図1〜図4に示した組み立て構造において、第1〜第3のキャパシタC1〜C3を、ケース部材1に含まれる金属製側壁に密着させた場合でも、第1のキャパシタ電極201と、金属製側壁とを電気的に絶縁することができるから、小型化を図ることができる。
【0045】
非キャパシタ層212〜214は、キャパシタ層211に積層される一面とは異なる他面にアース電極205を有しており、アース電極205は第2のキャパシタ電極202に電気的に接続されているから、アース電極205をアースできる。従って、第1〜第3の中心導体64〜66に対する整合用キャパシタとして用いることに、何ら問題はない。
【0046】
図8は本発明に係る非可逆回路素子に用いられるキャパシタの他の実施例を示す拡大断面図である。図において、図6に現れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、第2の非キャパシタ層215を含む。第2の非キャパシタ層215は第1のキャパシタ電極201のある側において、キャパシタ層211の上に積層され、外面に取出電極206を有している。取出電極206は、スルーホール227によって、第1のキャパシタ電極201に電気的に接続されている。従って、この実施例の場合、第1〜第3の中心導体64〜66の第1〜第3の端子部641〜661(図1〜図4参照)は、取出電極206に接続されることになる。
【0047】
図9は本発明に係る非可逆回路素子に用いられるキャパシタの他の実施例を示す拡大断面図である。図において、図6及び図8に現れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、第1のキャパシタ電極201は、複数に分割(201、201)されており、分割されたそれぞれは、第2のキャパシタ電極202に共通に対向する。
【0048】
この実施例に示すキャパシタは、トリミングにより容量調整が可能である。また、第1〜第3のキャパシタC1〜C3として、個別に用いることができる他、第1〜第3のキャパシタC1〜C3のうちの2つ、例えば、第1及び第2のキャパシタC1、C2として、共用することもできる。第1のキャパシタ電極201を3個に分割すれば、第1〜第3のキャパシタC1〜C3の全てを含むキャパシタとして用いることもできる。但し、これらの場合には、キャパシタとしての形状を、ケース部材1に挿入できるような構造にしなければならない。
【0049】
図10は本発明に係る非可逆回路素子に用いられるキャパシタの他の実施例を示す拡大断面図である。図において、図6〜図9に現れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、第2の非キャパシタ層215を含み、第2の非キャパシタ層215は第1のキャパシタ電極201のある側において、キャパシタ層211の上に積層され、外面に取出電極207を有している。取出電極207は、2つに分割(207、207)されており、2つに分割(201、201)された第1のキャパシタ電極201にスルーホール227、228を介して、電気的に接続されている。
【0050】
この実施例に示すキャパシタも、第1〜第3のキャパシタC1〜C3として、個別に用いることができる他、第1〜第3のキャパシタC1〜C3のうちの2つ、例えば、第1及び第2のキャパシタC1、C2として、共用することもできる。取出電極207を3個に分割すれば、第1〜第3のキャパシタC1〜C3の全てを含むキャパシタとして用いることもできる。
【0051】
図8〜図10に示したキャパシタも、図6のキャパシタと同様の作用効果を得ることができる。
【0052】
更に、図1〜図4に現れた各構成部分の詳細について説明する。ケース部材1において、第1の側壁100は、その大部分が電気絶縁物で構成されており、第2の側壁200もその大部分が電気絶縁物で構成されている。その意味で、第1及び第2の側壁100、200は絶縁側壁25、26と称することができる。
【0053】
第3の側壁300は、第1の側壁100から延長された絶縁側壁部28を有する。絶縁側壁部28には、磁性金属側壁部12が隣接している。磁性金属側壁部12は導電性低面160から延長された部分である。
【0054】
第4の側壁400は、第1の側壁100から延長された絶縁側壁部29を有する。絶縁側壁部29には、磁性金属側壁部14が隣接している。磁性金属側壁部14は導電性低面160から延長された部分である。
【0055】
図示実施例において、ケース部材1は、磁性金属材料で構成された第1のケース部材部材と、絶縁樹脂等の絶縁材料で構成された第2のケース部材部材とを組み合わせて構成されている。第1のケース部材部材は、磁性金属側壁部12、14及び導電性低面160を含んでいる。第2のケース部材部材は、絶縁側壁部25、26、28、29を含んでいる。
【0056】
絶縁側壁25及び絶縁側壁28が直交する角部分には、金属からなる第1の端子15が設けられる。第1の端子15は絶縁側壁25、28に組み込まれ、ケース部材1の内部及び外部に露出する。
【0057】
同様に、絶縁側壁25と絶縁側壁28が直交する角部分には、金属からなる第2の端子17が設けられる。第2の端子17は絶縁側壁25、29に組み込まれ、ケース部材1の内部及び外部に露出する。
【0058】
磁気回転子6において、第1の中心導体64は、軟磁性基体60の第1の側端面631をとおり、第1の端子部641が第1の側端面631と対向する第2の側端面432の外部に導出されている。第2の中心導体65は、第2の端子部651が第3の側端面633の外部に導出されている。第3の中心導体66は、第3の端子部661が第4の側端面634の外部に導出されている。
【0059】
磁気回転子6は、第1〜第3の端子部641〜661が、第2〜第4の側壁200〜400の絶縁側壁部26、28、29に対応するようにして、ケース部材1の内部において、導電性低面160の上に配置されている。具体的に説明すると、第1の端子部641は、第2の側壁200それ自体が構成する絶縁側壁部26に対応し、第の端子部651が、第3の側壁300の絶縁側壁部28に対応し、第3の端子部661が、第4の側壁200〜400の絶縁側壁部29に、それぞれ対応するようにして、ケース部材1の導電性低面160の上に配置されている。
【0060】
また、第1の中心導体64のうち、軟磁性基体60の第1の側端面631を通る中間部分が、第1の側壁100が構成する絶縁側壁25に対応するように配置される。
【0061】
磁気回転子6は、第1の側端面631が第1の側壁100と対向し、第2乃至第4の側端面632〜634が第2乃至第4の側壁200〜400とそれぞれ間隔を隔て、更に、第1〜第3の端子部641〜661が第2乃至第4の側壁の絶縁側壁部26、28、29に対応するようにして、ケース部材1の内部に配置されている。
【0062】
第1〜第3のキャパシタC1〜C3、及び、抵抗器Rは、磁気回転子6とケース部材1の第2〜第4の側壁200〜400との間に生じる間隔内に配置され、絶縁側壁部26、28、29に対応する部分で、第1〜第3の端子部641〜661に接続されている。
【0063】
抵抗器Rの第1及び第2の端部電極R1、R2のうち、第2の端部電極R2は、絶縁性高段部22の上面の上に載置される。抵抗器Rの第1の端部電極R1は、導電性高段部13の上に載置される。絶縁性高段部22の高さは、導電性高段部13の高さとほぼ一致する。従って、抵抗器Rはケース部材1の内部に平面状に載置される。
【0064】
第1のキャパシタC1は、絶縁側壁28及び磁性金属側壁12に沿って載置される。第2のキャパシタC2及び抵抗器Rは絶縁側壁26に沿って載置される。第3のキャパシタC3は絶縁側壁29及び金属磁性側壁14に沿って載置される。
【0065】
第1のキャパシタC1は、導電性高段部11及び絶縁性高段部22の上に載置される。導電性高段部11の高さは絶縁性高段部22の高さとほぼ一致するから、第1のキャパシタC1はケース部材1の内部に平面状に載置される。
【0066】
第2のキャパシタC2は、絶縁部27及び導電性高段部11の上に載置される。導電性高段部11の高さは、絶縁部27の高さとほぼ一致するから、第2のキャパシタC2もケース部材1の内部に平面状に載置され、はんだ付けされる。
【0067】
第3のキャパシタC3は、導電性高段部13及び絶縁性高段部24(図3参照)の上に載置される。絶縁性高段部24の高さは導電性高段部13の高さt1とほぼ一致するから、第3のキャパシタC3はケース部材1の内部に平面状に載置され、はんだ付けされる。
【0068】
第1の中心導体64の第1の端子部641は、第2のキャパシタC2、及び、抵抗器Rの第2の端部電極R2の上に搭載される。そして、絶縁性高段部22の上で、第2のキャパシタC2、及び、抵抗器Rの第2の端部電極R2にはんだ付けされる。
【0069】
第2の中心導体65の第2の端子部651は、第1の端子15と、第1のキャパシタC1とに搭載され、はんだ付けされる。第3の中心導体66の第3の端子部661は、ケース部材1に設置された第2の端子17と、第3のキャパシタC3とにはんだ付けされる。
【0070】
図1〜図4に示した実施例において、ケース部材1は、底板16の内面に、導電性を有する導電性低面160を含んでおり、磁気回転子6は、ケース部材1の底板16の内面に含まれる導電性低面160の上に備えられているから、ケース部材1の導電性低面160を介して、磁気回転子6をアースすることができる。
【0071】
また、ケース部材1は、底板16の内面に、導電性を有する導電性高段部13を含んでおり、抵抗器Rは、基体の相対する端面に、第1の端部電極R1及び第2の端子電極R2を有し、第1の端部電極R1が導電性高段部13に接続される。この構造により、導電性高段部13に接続された抵抗器Rの第1の端部電極R1が、アースに接続される。
【0072】
しかも、磁気回転子6に備えられた第1の中心導体641が抵抗器Rの第2の端子電極R2に電気的に接続されているから、抵抗器Rは、アイソレータの終端抵抗として動作する。
【0073】
更に、実施例に係る非可逆回路素子は、絶縁部27を含んでおり、絶縁部27は、ケース部材1の底板16の内面に含まれる導電性低面160の内、抵抗器Rと向き合う領域を覆っている。抵抗器Rの第1の端部電極R1が接続される導電性高段部13は、ケース部材1の底板16を構成する導電性低面160よりも高い位置にあるから、抵抗器Rと、底板16に含まれる導電性低面160との間には、導電性高段部13と導電性低面160との間の高低差に対応したギャップが生じる。絶縁部27は、このギャップを埋めるように配置される。
【0074】
この構造によれば、抵抗器Rの第2の端子電極R2に、磁気回転子6を構成する第1の中心導体64をはんだ付する際、溶融したはんだが、導電性低面160と、第1の中心導体64の第1の端子部641及び第2の端子電極R2との間で、はんだブリッジを生成するのを、絶縁部27によって阻止し、底板16の導電性低面160と、第1の中心導体64の第1の端子部641及び第2の端子電極R2との間の電気的ショートを回避することができる。このため、抵抗器Rによるアイソレータの終端抵抗としての機能が損なわれることがない。
【0075】
図示実施例において、ケース部材1は、底板16の内面の全体が4角形状であり、底板16の内面の周辺には第1〜第4の側壁100〜400が立設されている。磁気回転子6の軟磁性基体60は、底板16の内面の平面積よりも小さな略四角形状の平板である。従って、ケース部材1の内部に磁気回転子6を配置した場合、磁気回転子6とケース部材1の第2〜第4の側壁200〜400との間には、ケース部材1の底板16の内面と、磁気回転子6の軟磁性基体60との間の平面形状の差に起因する間隔が生じる。
【0076】
第1〜第3のキャパシタC1〜C3、及び、抵抗器Rは、磁気回転子6とケース部材1の第2〜第4の側壁200〜400との間に生じる間隔内に、磁気回転子6に隣接して配置されている。この配置によれば、磁気回転子6とケース部材1の第2〜第4の側壁200〜400との間に生じる間隔を有効に利用し、デッドスペースを極力小さくして、磁気回転子6、第1〜第3のキャパシタC1〜C3及び抵抗器Rを高密度で配置できる。
【0077】
しかも、ケース部材1は、底板16の内面が全体として四角形状であり、磁気回転子6の軟磁性基体60も、平面形状が略四角形状であるから、磁気回転子6とケース部材1の第2〜第4の側壁200〜400との間に生じる間隔は、第1〜第3のキャパシタC1〜C3及び抵抗器Rの形状として一般に採用される略四角形状に、よく対応し得る形状になる。このため、第1〜第3のキャパシタC1〜C3及び抵抗器Rを、デッドスペースを最小化した状態で、高密度で配置できる。
【0078】
更に、ケース部材1を構成する第1〜第4の側壁100〜400は、絶縁側壁部25、26、28、29を含み、磁気回転子6は、第1〜第3の中心導体64〜66の第1〜第3の端子部641〜661が、第2〜第4の側壁200〜400の絶縁側壁部に対応するようにして、ケース部材1の内部において、導電性低面160の上に配置されている。従って、磁気回転子6をケース部材1の内部に挿入した場合、第1〜第3の中心導体64〜66の第1〜第3の端子部641〜661を、通常はアース電位に落とされるケース部材1の導電部分、例えば、磁性金属側壁12、14等から、電気的に確実に絶縁し得る。
【0079】
第1〜第3のキャパシタC1〜C3、及び、抵抗器Rは、絶縁側壁部26、28、29に対応する部分で、第1〜第3の中心導体64〜66の第1〜第3の端子部641〜661に接続される。従って、第1〜第3のキャパシタC1〜C3、及び、抵抗器Rを、アース電位に落とされるケース部材1の導電部分から、電気的に確実に絶縁した状態で、第1〜第3の中心導体64〜66の第1〜第3の端子部641〜661に接続し得る。
【0080】
ケース部材1は、必要な箇所に絶縁側壁部25、26、28、29を有する限り、他の部分は、導電性を有していてもよい。ケース部材1は、通常は、カバー部材8との組み合わせにより、ヨークを構成するので、導電性を有する部分は、磁性金属部分として構成される。導電性低面160、磁性金属側壁12、14等がこの導電性磁性金属部分に相当する。
【0081】
また、第1の中心導体64は、軟磁性基体60の第1の側端面631を通る中間部分が、絶縁側壁25に対応するように配置されているから、軟磁性基体60の第1の側端面631を、絶縁側壁25に密着させ、ケース部材1の内容積を最小化することができる。
【0082】
更に、実施例の場合、押圧部材7は空洞部70を含み、空洞部70は上面及び下面において開口し、磁気回転子6に向きあっている。永久磁石8は空洞部70に設けられる。永久磁石8は、その厚みが押圧部材7の厚みよりも大きくはならない。この構造によれば、非可逆回路素子のシリーズ化に伴い、永久磁石8の厚みが変わっても、非可逆回路素子の総合的な厚みを変更せずに済むという利点が得られる。
【0083】
【発明の効果】
以上述べたように、本発明によれば、Q値が高く、しかも小型で、機械的強度の大きなキャパシタを有する非可逆回路素子を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る非可逆回路素子の分解斜視図である。
【図2】図1に示した非可逆回路素子の斜視図である。
【図3】図2の3−3線に沿った断面図である。
【図4】図2の4−4線に沿った断面図である。
【図5】図1〜図4に示した非可逆回路素子の回路図である。
【図6】本発明に係る非可逆回路素子に用いられるキャパシタの拡大断面図である。
【図7】Q値と挿入損失(dB)との関係を示すグラフである。
【図8】本発明に係る非可逆回路素子に用いられるキャパシタの別の実施例を示す拡大断面図である。
【図9】本発明に係る非可逆回路素子に用いられるキャパシタの更に別の実施例を示す拡大断面図である。
【図10】本発明に係る非可逆回路素子に用いられるキャパシタの更に別の実施例を示す拡大断面図である。
【符号の説明】
1 ケース部材
C1〜C3 キャパシタ
201 第1のキャパシタ電極
202 第2のキャパシタ電極
203、204 内部電極
205 アース電極
207 取出電極
211 キャパシタ層
212〜214 非キャパシタ層
215 第2の非キャパシタ層
221〜228 スルーホール
6 磁気回転子
64〜66 中心導体
641〜661 端子部
8 永久磁石
9 カバー部材
Claims (4)
- 磁気回転子と、複数個のキャパシタとを含む非可逆回路素子であって、
前記磁気回転子は、複数の中心導体を有しており、
前記複数個のキャパシタは、前記複数の中心導体のそれぞれに個別に接続されており、
前記複数個のキャパシタの少なくとも一つは、キャパシタ層と、非キャパシタ層とを含み、
前記キャパシタ層は、層の両面に、互いに重なる第1のキャパシタ電極及び第2のキャパシタ電極を有しており、
前記キャパシタ層と、前記非キャパシタ層とを含むキャパシタの側面には、電極を有しておらず、
前記非キャパシタ層は、一面が、前記第2のキャパシタ電極のある側において、前記キャパシタ層に積層され、他面にアース電極を有しており、
前記アース電極は、前記第2のキャパシタ電極に、電気的に接続されており、
前記非キャパシタ層は、複数層であり、それぞれは、層間に内部電極を有して順次に積層されており、
前記内部電極は、前記非キャパシタ層のそれぞれを貫通するスル−ホ−ルによって、互いに電気的に導通され、かつ、前記第2のキャパシタ電極及び前記アース電極に電気的に導通されている
非可逆回路素子。 - 請求項1に記載された非可逆回路素子であって、前記キャパシタ層は最上層にあり、前記第1のキャパシタ電極は前記キャパシタ層の上面に備えられている非可逆回路素子。
- 請求項1または2の何れかに記載された非可逆回路素子であって、更に、第2の非キャパシタ層を含み、前記第2の非キャパシタ層は前記第1のキャパシタ電極のある側において、前記キャパシタ層の上に積層され、外面に取出電極を有しており、
前記取出電極は、前記第1のキャパシタ電極にスルーホールによって電気的に接続されている、
非可逆回路素子。 - 請求項1乃至3の何れかに記載された非可逆回路素子であって、前記第1のキャパシタ電極は複数に分割されており、分割電極のそれぞれは前記第2のキャパシタ電極に共通に対向する非可逆回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001377888A JP3762697B2 (ja) | 2001-12-11 | 2001-12-11 | 非可逆回路素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001377888A JP3762697B2 (ja) | 2001-12-11 | 2001-12-11 | 非可逆回路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003179408A JP2003179408A (ja) | 2003-06-27 |
JP3762697B2 true JP3762697B2 (ja) | 2006-04-05 |
Family
ID=19185751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001377888A Expired - Fee Related JP3762697B2 (ja) | 2001-12-11 | 2001-12-11 | 非可逆回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3762697B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005501A (ja) * | 2005-06-22 | 2007-01-11 | Tdk Corp | コンデンサ素子および非可逆回路素子 |
-
2001
- 2001-12-11 JP JP2001377888A patent/JP3762697B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003179408A (ja) | 2003-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6420941B2 (en) | Nonreciprocal circuit device | |
KR20010090579A (ko) | 비가역 회로소자 및 이를 사용한 무선 통신기기 | |
JP3762697B2 (ja) | 非可逆回路素子 | |
US6734754B2 (en) | Nonreciprocal circuit device having a protruding electrode | |
JPH04345201A (ja) | 非可逆回路素子用中心導体及び非可逆回路素子 | |
JP3401934B2 (ja) | 非可逆回路素子 | |
JP4151789B2 (ja) | 非可逆回路素子 | |
JP2005094455A (ja) | 非可逆回路素子 | |
US6943642B1 (en) | Nonreciprocal circuit element and method of manufacturing the same | |
JP4639540B2 (ja) | 非可逆回路素子及び通信装置 | |
JP4097084B2 (ja) | 非可逆回路素子 | |
JPH088610A (ja) | 非可逆回路素子 | |
JP3365057B2 (ja) | 非可逆回路素子 | |
JP2005086577A (ja) | 非可逆回路素子 | |
JP3952267B2 (ja) | 非可逆回路素子 | |
JP2005086576A (ja) | 非可逆回路素子 | |
JP6601129B2 (ja) | 誘電体共振装置及びそれを用いた実装構造体 | |
JP3463878B2 (ja) | 非可逆回路素子 | |
JP3463877B2 (ja) | 非可逆回路素子 | |
US7138883B2 (en) | Non-reciprocal circuit element | |
JP2005086578A (ja) | 非可逆回路素子 | |
JP2003179409A (ja) | 非可逆回路素子 | |
JPH05315814A (ja) | 非可逆回路素子 | |
KR100568288B1 (ko) | 내장형 커패시터 구조 | |
JP3717384B2 (ja) | サーキュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |