KR100568288B1 - 내장형 커패시터 구조 - Google Patents

내장형 커패시터 구조 Download PDF

Info

Publication number
KR100568288B1
KR100568288B1 KR1020040000018A KR20040000018A KR100568288B1 KR 100568288 B1 KR100568288 B1 KR 100568288B1 KR 1020040000018 A KR1020040000018 A KR 1020040000018A KR 20040000018 A KR20040000018 A KR 20040000018A KR 100568288 B1 KR100568288 B1 KR 100568288B1
Authority
KR
South Korea
Prior art keywords
capacitor
electrode
electrodes
ground
embedded
Prior art date
Application number
KR1020040000018A
Other languages
English (en)
Other versions
KR20050071734A (ko
Inventor
윤희수
이동환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040000018A priority Critical patent/KR100568288B1/ko
Publication of KR20050071734A publication Critical patent/KR20050071734A/ko
Application granted granted Critical
Publication of KR100568288B1 publication Critical patent/KR100568288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 다층 구조를 갖는 모듈에 내장되는 커패시터 구조에 관한 것이다. 상기 내장형 커패시터 구조에서, 상기 모듈의 회로에 제1 커패시터 전극이 전기적으로 연결되고, 이 제1 커패시터 전극과 대향된 제2 커패시터 전극이 상기 모듈의 회로에 전기적으로 연결된다. 상기 제1 및 제2 전극 외측에는 이들에 대응하는 위치에 개방부가 형성되어 대향된 한 쌍의 접지 전극이 배치되며, 상기 커패시터 전극과 상기 접지 전극 사이사이에 유전체가 적층된다. 이와 같이 접지 전극의 형상을 개선함으로써 기생 커패시턴스를 감소시키고 그에 따라 우수한 커패시턴스 특성을 구현할 수 있다.
커패시터, 기생 커패시턴스, 개방부, 더미 전극, 통과 특성, 반사 특성

Description

내장형 커패시터 구조{EMBEDDED CAPACITOR STRUCTURE}
도 1은 이러한 종래기술에 따른 내장형 커패시터의 일례를 나타내는 사시도이다.
도 2는 도 1의 A-A 선을 따라 절단한 단면도이다.
도 3은 도 1의 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 내장형 커패시터 구조의 사시도이다.
도 5는 도 4의 B-B 선을 따라 절단한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 내장형 커패시터 구조의 사시도이다.
도 7은 도 6의 C-C 선을 따라 절단한 단면도이다.
도 8은 상이한 커패시터 구조에서의 통과 특성(S21)을 비교하는 그래프이다.
도 9는 상이한 커패시터 구조에서의 반사 특성(S11)을 비교하는 그래프이다.
도 10은 본 발명에 따른 내장형 커패시터 구조의 통과 특성(S21)을 종래기술의 내장형 커패시터 구조와 비교한 그래프이다.
도 11은 본 발명에 따른 내장형 커패시터 구조의 반사 특성(S11)을 종래기술의 내장형 커패시터 구조와 비교한 그래프이다.
<도면의 주요 부분의 부호의 설명>
100, 200: 내장형 커패시터 구조 102, 106, 202, 206: 커패시터 전극
110, 114, 210, 216: 접지 전극 112, 116, 212, 218: 개방부
118, 222: 유전체 214, 220: 더미 전극
본 발명은 다층 구조를 갖는 모듈에 내장되는 커패시터 구조에 관한 것이다. 본 발명의 내장형 커패시터 구조는 접지 전극의 형상을 개선함으로써 기생 커패시턴스를 감소시키고 그에 따라 우수한 커패시턴스 특성을 구현할 수 있다.
모듈 형태로 기판 등에 장착되는 RF 부품은 최근 복합 기능과 함께 초소형 치수가 요구되므로 다층 구조로 제조되고 있다.
이들 초소형 RF 부품에 사용되는 커패시터는 통상 둘 이상의 평판형 전극 패턴을 대향되게 배치하여 이들 전극 패턴 사이의 전압차에 의해 정전 용량 즉 커패시턴스를 구현하는 회로이다. 칩 또는 RF 모듈의 내부에는 이와 같은 복수의 커패시터들을 적층 형태로 배치하도록 설계되는데, 이들 커패시터의 전극 패턴들을 서로 인접하게 배치하면 전극 패턴들 간에 간섭이 발생하거나 특성이 열화하기 쉽다. 따라서, 이를 제어하기 위해 전극 패턴들 사이에 접지면을 형성하고 있다.
도 1은 이러한 종래기술에 따른 내장형 커패시터의 일례를 나타내는 사시도이며, 도 2는 도 1의 A-A 선을 따라 절단한 단면도이다.
도시된 내장형 커패시터(10)는 다층 구조의 모듈(도시 생략)에 내장되는 회로로서, 상기 모듈의 회로에 전기적으로 연결된 상부 커패시터 전극(12) 및 이 상부 커패시터 전극(12)과 대향되어 상기 모듈의 회로에 전기적으로 연결된 하부 커패시터 전극(16)을 포함한다. 이때, 상기 상하 커패시터 전극(12, 16)은 각각 리드 와이어(14, 18)에 의해 상기 모듈의 회로에 전기적으로 연결된다.
상기 상하 커패시터 전극(12, 16)의 상측과 하측에는 한 쌍의 접지 전극(20, 22)이 이들과 평행하게 배치되어, 이들 상하 커패시터 전극(12, 16)을 이들의 상측 또는 하측에 있는 다층 구조 모듈의 다른 커패시터 전극(도시 생략) 또는 다른 구성요소와의 간섭을 줄이고 있다. 즉 상기 다층 구조 모듈 내에는 상기 상하 커패시터 전극(12, 16)과 같은 복수의 전극 패턴 또는 다른 구성요소가 상기 접지 전극(20, 22)과 같은 금속판을 사이에 두고 서로 적층되어 있다.
또한, 상기 상하 커패시터 전극(12, 16)과 상기 접지 전극(20, 22) 사이사이에는 유전체(24)가 적층되어 있다. 상기 유전체(24)는 상기 전극(12, 16, 20, 22)들을 서로 절연시키면서 이들을 지지한다.
이와 같은 내장형 커패시터(10)는 초소형 RF 부품과 같은 다층 모듈에 내장되므로, 그 구성요소인 전극(12, 16, 20, 22)들의 간격이 극히 작다. 따라서, 내장형 커패시터(10)의 특성 열화를 방지하기 위해 설치된 접지 전극(20)과 상부 커패시터 전극(12) 그리고 접지 전극(22)과 하부 커패시터 전극(16) 사이에 바람직하 지 않게 기생 커패시턴스가 발생한다.
이를 도 1의 회로도인 도 3을 참조하여 설명한다. 도 3에 도시된 바와 같이, 상하 커패시터 전극(12, 16) 사이에는 소정 용량의 커패시턴스(C0) 및 그에 따른 자기 인덕턴스(L0)가 형성된다.
이때, 접지 전극(20)과 상부 커패시터 전극(12) 사이에 기생 커패시턴스(C1)가 발생되고 접지 전극(22)과 하부 커패시터 전극(16) 사이에도 기생 커패시턴스(C2)가 발생된다. 이러한 기생 커패시턴스(C1, C2)는 커패시터(10) 및 그에 따른 RF 부품의 설계에 있어서 바람직하지 않은 것으로, 이들 기생 커패시턴스(C1, C2)의 값이 크면 커패시터(10)는 원하는 커패시턴스 특성을 얻을 수 없게 된다. 특히, 커패시터는 원하는 동작을 구현하려면 기생 커패시턴스(C1, C2)의 값을 기본 커패시턴스(C0)의 1/4 이하로 유지해야 한다. 이와 같이 커패시턴스 특성이 열화되면 상기 커패시터의 전하량(Q)도 역시 하락한다.
따라서, 초소형 다층 모듈에 내장되는 커패시터에 있어서, 상하 커패시터 전극과 접지 전극 사이의 간격이 극소화하여도 이들 사이의 기생 커패시턴스를 제거 내지 최소화할 수 있는 신규한 수단이 요구되고 있다.
따라서 본 발명은 전술한 종래 기술의 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 접지 전극에 개방부를 형성함으로써 기생 커패시턴스를 감소시키고 그에 따라 우수한 커패시턴스 특성을 구현할 수 있는 내장형 커패시터 구조를 제공하는 것이다.
본 발명의 다른 목적은 상기 접지 전극의 개방부에 이 접지 전극과 절연된 더미 전극을 형성함으로써 기생 커패시턴스를 더욱 감소시킬 수 있는 내장형 커패시터 구조를 제공하는 것이다.
전술한 본 발명의 목적을 달성하기 위한 본 발명의 특징에 따르면, 다층 구조의 모듈에 내장되는 커패시터 구조가 제공된다. 상기 내장형 커패시터 구조는 상기 모듈의 회로에 전기적으로 연결된 제1 커패시터 전극; 이 제1 커패시터 전극과 대향되어 상기 모듈의 회로에 전기적으로 연결된 제2 커패시터 전극; 상기 제1 및 제2 전극 외측에 이들에 대응하는 위치에 개방부가 형성되어 대향된 한 쌍의 접지 전극; 및 상기 커패시터 전극과 상기 접지 전극 사이사이에 적층된 유전체 포함한다.
상기 내장형 커패시터 구조에 있어서, 상기 개방부는 상기 커패시터 전극보다 더 크면 바람직하다.
한편, 상기 내장형 커패시터 구조는 상기 접지 전극과 절연되도록 상기 개방부 내의 상기 커패시터 전극에 해당하는 위치에 상기 커패시터 전극과 평행하게 각각 배치된 한 쌍의 더미 전극을 더 포함할 수 있다.
상기 내장형 커패시터 구조에 있어서, 상기 더미 전극은 상기 커패시터 전극과 실질적으로 동일한 면적을 가질 수 있다.
상기 내장형 커패시터 구조에 있어서, 상기 더미 전극은 상기 커패시터 전극보다 작은 면적을 가질 수 있다.
상기 내장형 커패시터 구조에 있어서, 상기 더미 전극은 상기 커패시터 전극보다 큰 면적을 가질 수 있다.
상기 내장형 커패시터 구조에 있어서, 상기 더미 전극은 상기 접지 전극과 동평면에 배치되면 바람직하다.
본 발명의 여러 가지 특징 및 장점을 첨부도면과 연계하여 하기와 같이 상세히 설명한다.
도 4는 본 발명의 제1 실시예에 따른 내장형 커패시터 구조의 사시도이며, 도 5는 도 4의 B-B 선을 따라 절단한 단면도이다.
본 발명의 제1 실시예에 따른 내장형 커패시터 구조(100)는 다층 구조의 모듈(도시 생략)에 내장되는 회로로서, 도 4와 5에 도시된 바와 같이, 상기 다층 구조 모듈의 회로에 전기적으로 연결된 상부 커패시터 전극(102) 및 이 상부 커패시터 전극(102)과 대향되어 상기 모듈의 회로에 전기적으로 연결된 하부 커패시터 전극(106)을 포함한다. 이때, 상기 상하 커패시터 전극(102, 106)은 각각 리드 와이어(104, 108)에 의해 상기 모듈의 회로에 전기적으로 연결된다.
상기 상하 커패시터 전극(102, 106)의 상측과 하측에는 각각 개방부(112, 116)가 형성된 한 쌍의 접지 전극(110, 114)이 이들과 평행하게 배치되어, 이들 상하 커패시터 전극(102, 106)을 이들의 상측 또는 하측에 있는 다층 구조 모듈의 다른 커패시터 전극(도시 생략) 또는 다른 구성요소와의 간섭을 줄이고 있다. 즉 상기 다층 구조 모듈 내에는 상기 상하 커패시터 전극(102, 106)과 같은 복수의 전극 패턴 또는 다른 구성요소가 상기 접지 전극(110, 114)과 같은 금속판을 사이에 두고 서로 적층되어 있다.
또한, 상기 상하 커패시터 전극(102, 106)과 상기 접지 전극(110, 114) 사이사이에는 유전체(118)가 적층되어 있다. 상기 유전체(118)는 상기 전극(102, 106, 110, 114)들을 서로 절연시키면서 이들을 지지한다.
한편, 상기 접지 전극(110, 114)의 개방부(112, 116)는 이들 사이의 상하 커패시터 전극(102, 106)에 대응하는 위치에 형성되어 있다. 이들 개방부(112, 116)는 상하 커패시터 전극(102, 106)의 면적과 실질적으로 동일한 영역으로 형성되며, 설계 특성상 이보다 다소 크거나 작게 형성될 수도 있다.
이와 같이 상하 커패시터 전극(102, 106)의 상측과 하측에 상기 개방부(112, 116)가 형성되면, 상하 커패시터 전극(102, 106)은 접지 전극(110, 114)과 직접 대면하지 않게 된다. 이는 이들 커패시터 전극(102, 106)과 접지 전극(110, 114) 사이에서 발생하는 기생 커패시턴스는 현저하게 감소한다. 이렇게 되면 커패시터 구조(100)의 출력 커패시턴스 특성이 크게 개선되고 그에 따라 전하량(Q)도 역시 증가한다.
또한, 예시된 본 발명의 제1 실시예에 따른 내장형 커패시터 구조(100)의 유 전체(118)는 상기 개방부(112, 116)를 통해 다층 모듈 내의 다른 유전체 또는 다른 구성요소 등과 접합될 수 있기 때문에,상기 커패시터 구조(100)는 결합력이 증대된다. 이는 상기 내장형 커패시터 구조(100)가 이와 같은 구조를 여럿 적층한 커패시터의 일부인 경우 서로 적층된 커패시터 구조들 사이의 접합력을 증가시킬 수 있는 장점이 있다.
도 6은 본 발명의 제2 실시예에 따른 내장형 커패시터 구조의 사시도이며, 도 7은 도 6의 C-C 선을 따라 절단한 단면도이다.
도 6과 7에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 내장형 커패시터 구조(200)는 다층 구조 모듈의 회로에 전기적으로 연결된 상부 커패시터 전극(202) 및 이 상부 커패시터 전극(202)과 대향되어 상기 모듈의 회로에 전기적으로 연결된 하부 커패시터 전극(206)을 포함한다. 이때, 상기 상하 커패시터 전극(102, 206)은 각각 리드 와이어(204, 208)에 의해 상기 모듈의 회로에 전기적으로 연결된다.
상기 상하 커패시터 전극(202, 206)의 상측과 하측에는 각각 한 쌍의 접지 전극(210, 216)이 이들과 평행하게 배치되어, 이들 상하 커패시터 전극(202, 206)을 이들의 상측 또는 하측에 있는 다층 구조 모듈의 다른 커패시터 전극(도시 생략) 또는 다른 구성요소와의 간섭을 줄이고 있다. 즉 상기 다층 구조 모듈 내에는 상기 상하 커패시터 전극(202, 206)과 같은 복수의 전극 패턴 또는 다른 구성요소가 상기 접지 전극(210, 220)과 같은 금속판을 사이에 두고 서로 적층되어 있다.
또한, 상기 상하 커패시터 전극(202, 206)과 상기 접지 전극(210, 220) 사이사이에는 유전체(222)가 적층되어 있다. 상기 유전체(222)는 상기 전극(202, 206, 210, 220)들을 서로 절연시키면서 이들을 지지한다.
한편, 상기 상부 커패시터 전극(202)에 대응하는 상기 접지 전극(210)의 소정 부위에는 개방부(212)가 형성되고, 이 개방부(212) 내에는 바람직하게는 상기 접지 전극(210)과 동평면을 이루면서 더미 전극(214)이 배치되어, 전체 개방부(212)를 슬롯 형태로 만든다. 상기 더미 전극(214)은 금속판 형태로 형성되어 미리 정해진 간격을 두고 접지 전극(210)으로부터 격리되어 있으며 이 간격을 유전체(222)가 채워 더미 전극(214)을 접지 전극(210)으로부터 절연시킨다.
더미 전극(214)은 바람직하게는 상부 커패시터 전극(202)과 실질적으로 동일한 면적으로 형성되며, 이 경우 상기 개방부(212)의 영역는 상기 커패시터 전극(202)의 면적보다 더 크게 된다. 이와 달리, 상기 개방부(212)의 영역이 상기 커패시터 전극(202)의 면적과 대체로 동일한 경우, 더미 전극(214)은 상부 커패시터 전극(202)보다 작은 면적으로 형성된다.
이와 같이 상부 커패시터 전극(202)의 상측에 개방부(212)가 형성되면, 상부 커패시터 전극(202)은 접지 전극(210)과 직접 대면하지 않게 된다. 이는 이들 커패시터 전극(202)과 접지 전극(210) 사이에서 발생하는 기생 커패시턴스는 현저하게 감소한다. 또한, 더미 전극(214)은 이들 커패시터 전극(202)과 접지 전극(210) 사이에서 발생하는 소량의 기생 커패시턴스를 더욱 감소시키게 된다.
한편, 하부 커패시터 전극(208) 하측의 하부 접지 전극(216)에도 전술한 것 과 같은 슬롯 형태의 개방부(218)가 형성되고 그 내부에 더미 전극(220)이 배치되어 있으며, 이들 구성에 따른 효과는 위와 같다.
이와 같이 접지 전극(210, 216)에 슬롯 형태의 개방부(212, 218)가 형성되고 그 내부에 더미 전극(214, 220)이 배치되면, 접지 전극(210, 216)과 상하 커패시터 전극(202, 206) 사이에서 발생하는 기생 커패시턴스가 더욱 감소하게 된다. 즉 개방부(212, 218)에 의해 커패시턴스 전극(202, 206)과 접지 전극(210, 216) 사이의 기생 커패시턴스(C1, C2)가 먼저 감소되고, 더미 전극(214, 220)과 상하 커패시터 전극(202, 206) 사이에서 발생하는 미약한 커패시턴스가 커패시턴스 전극(202, 206) 사이의 커패시턴스(C0)에 병렬로 연결되어, 커패시터 회로 전체의 커패시턴스를 증가시키게 된다. 그 결과, 커패시터 구조(200)의 출력 커패시턴스 특성이 구현하려는 값에 가깝게 크게 개선되고 전하량(Q)도 역시 증가한다.
또한, 예시된 본 발명의 제2 실시예에 따른 내장형 커패시터 구조(200)의 유전체(222)는 상기 개방부(212, 218)를 통해 다층 모듈 내의 다른 유전체 또는 다른 구성요소 등과 접합될 수 있기 때문에,상기 커패시터 구조(200)는 결합력이 증대된다. 이는 상기 내장형 커패시터 구조(200)가 이와 같은 구조를 여럿 적층한 커패시터의 일부인 경우 서로 적층된 커패시터 구조들 사이의 접합력을 증가시킬 수 있는 장점이 있다.
이하 도 8과 9를 참조하여 커패시터 구조에서 산란계수의 통과 특성(S21)과 반사 특성(S11)을 살펴본다. 도 8에서, CA는 기생 커패시턴스가 극히 작은 경우의 통과 특성(S21)을 나타내고 CB는 기생 커패시턴스가 상대적으로 큰 경우의 통과 특성(S21)을 나타낸다. 즉 임의의 커패시터 구조의 커패시턴스는 CA와 유사한 통과 특성(S21)을 나타낼수록 우수한 것이라고 할 수 있다. 한편, 도 9에서 CA는 기생 커패시턴스가 극히 작은 경우의 반사 특성(S11)을 나타내고 CB는 기생 커패시턴스가 상대적으로 큰 경우의 반사 특성(S11)을 나타낸다. 즉 임의의 커패시터 구조의 커패시턴스는 CA와 유사한 반사 특성(S11)을 나타낼수록 우수한 것이라고 할 수 있다.
이제 도 10과 11을 전술한 도 8과 9와 함께 참조하여 본 발명의 제1 및 제2 실시예에 따른 내장형 커패시터 구조의 커패시턴스 특성을 종래의 것과 비교 설명한다.
도 10은 본 발명에 따른 내장형 커패시터 구조의 통과 특성(S21)을 종래기술의 내장형 커패시터 구조와 비교한 그래프이다. 도 10에서 본 발명에 따른 내장형 커패시터 구조를 각각 점선(발명 1)과 일점 쇄선(발명 2)으로 표시하였으며, 종래기술의 내장형 커패시터 구조는 실선으로 표시하였다. 도 10을 참조하면, 본 발명의 제1 실시예(발명 1)와 제2 실시예(발명 2)는 도 8의 CA와 유사하므로 공히 종래기술보다 우수한 통과 특성(S21)을 갖고 있음을 알 수 있다. 특히 제2 실시예가 제1 실시예보다 더 우수한 것을 알 수 있다.
도 11은 본 발명에 따른 내장형 커패시터 구조의 삽입 손실 즉 반사 특성(S11)을 종래기술의 내장형 커패시터 구조와 비교한 그래프이다. 도 11에서 본 발명에 따른 내장형 커패시터 구조를 각각 점선(발명 1)과 일점 쇄선(발명 2)으로 표시하였으며, 종래기술의 내장형 커패시터 구조는 실선으로 표시하였다. 도 11을 참조하면, 본 발명의 제1 실시예(발명 1)와 제2 실시예(발명 2)는 도 9의 CA와 유사하므로 공히 종래기술보다 우수한 반사 특성(S11)을 갖고 있다. 특히, 제2 실시예의 반사 특성(S11)이 제1 실시예보다 더 우수한 것을 알 수 있다.
전술한 바와 같은 본 발명의 내장형 커패시터 구조에 따르면, 접지 전극에 개방부를 형성함으로써 기생 커패시턴스를 감소시키고 그에 따라 우수한 커패시턴스 특성을 구현할 수 있다. 또한, 상기 접지 전극의 개방부에 이 접지 전극과 절연된 더미 전극을 형성하면 기생 커패시턴스를 더욱 감소시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 다층 구조의 모듈에 내장되는 커패시터 구조에 있어서,
    상기 모듈의 회로에 전기적으로 연결된 제1 커패시터 전극;
    상기 제1 커패시터 전극과 대향되어 상기 모듈의 회로에 전기적으로 연결된 제2 커패시터 전극;
    상기 제1 및 제2 전극 외측에 이들에 대응하는 위치에 개방부가 형성되어 대향된 한 쌍의 접지 전극; 및
    상기 커패시터 전극과 상기 접지 전극 사이사이에 적층된 유전체를 포함하며,
    상기 접지 전극은 상기 유전체의 상하면에만 형성되고, 상기 개방부는 각각 상기 접지 전극에 의해 둘러싸여 닫힌 구성인 것을 특징으로 하는 내장형 커패시터 구조.
  2. 제1항에 있어서, 상기 개방부는 상기 커패시터 전극보다 더 큰 것을 특징으로 하는 내장형 커패시터 구조.
  3. 제2항에 있어서, 상기 접지 전극과 절연되도록 상기 개방부 내의 상기 커패시터 전극에 해당하는 위치에 상기 커패시터 전극과 평행하게 각각 배치된 한 쌍의 더미 전극을 더 포함하는 것을 특징으로 하는 내장형 커패시터 구조.
  4. 제3항에 있어서, 상기 더미 전극은 상기 커패시터 전극과 실질적으로 동일한 면적을 갖는 것을 특징으로 하는 내장형 커패시터 구조.
  5. 제3항에 있어서, 상기 더미 전극은 상기 커패시터 전극보다 작은 면적을 갖는 것을 특징으로 하는 내장형 커패시터 구조.
  6. 제3항에 있어서, 상기 더미 전극은 상기 커패시터 전극보다 큰 면적을 갖는 것을 특징으로 하는 내장형 커패시터 구조.
  7. 제3항에 있어서, 상기 더미 전극은 상기 접지 전극과 동평면에 배치되는 것을 특징으로 하는 내장형 커패시터 구조.
  8. 제1항에 있어서, 상기 개방부는 상기 커패시터 전극과 실질적으로 동일한 영역을 갖는 것을 특징으로 하는 내장형 커패시터 구조.
KR1020040000018A 2004-01-02 2004-01-02 내장형 커패시터 구조 KR100568288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040000018A KR100568288B1 (ko) 2004-01-02 2004-01-02 내장형 커패시터 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000018A KR100568288B1 (ko) 2004-01-02 2004-01-02 내장형 커패시터 구조

Publications (2)

Publication Number Publication Date
KR20050071734A KR20050071734A (ko) 2005-07-08
KR100568288B1 true KR100568288B1 (ko) 2006-04-05

Family

ID=37261398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000018A KR100568288B1 (ko) 2004-01-02 2004-01-02 내장형 커패시터 구조

Country Status (1)

Country Link
KR (1) KR100568288B1 (ko)

Also Published As

Publication number Publication date
KR20050071734A (ko) 2005-07-08

Similar Documents

Publication Publication Date Title
US9929710B2 (en) Laminated composite electronic device including coil and capacitor
US7035079B1 (en) Multilayered chip capacitor and multilayer chip capacitor array
US20070279836A1 (en) Monolithic capacitor and mounting structure thereof
JP4539422B2 (ja) チップ型多段フィルタ装置
US6133809A (en) LC filter with a parallel ground electrode
JP2002057543A (ja) 積層型ｌｃ部品
JP2976960B2 (ja) 積層３端子コンデンサアレイ
JP2006261584A (ja) 積層コンデンサ
CA2550882A1 (en) Capacitor
KR20190058925A (ko) 코일 부품
KR100568288B1 (ko) 내장형 커패시터 구조
TW202101906A (zh) 濾波器模組
JP4867838B2 (ja) 誘電体共振部品
US20220131522A1 (en) Resonator and filter
JP3511569B2 (ja) 積層コンデンサ
JP6256575B2 (ja) 高周波モジュール
JPH07245505A (ja) 誘電体フィルタ
JP2004159305A (ja) 積層型帯域通過フィルタ
US7009465B2 (en) Isolator including small matching capacitors, and communication apparatus including the isolator
JP3762697B2 (ja) 非可逆回路素子
JP6406438B2 (ja) 回路基板
JPWO2006085465A1 (ja) Ｌｃフィルタ複合モジュール
KR20010036982A (ko) 세라믹 적층 모듈용 고주파 콘덴서
JP2666094B2 (ja) 誘電体帯域阻止フィルタ
JP2003273688A (ja) 積層フィルタ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee