JP3750338B2

JP3750338B2 - 電力変換器およびその製造方法

Info

Publication number: JP3750338B2
Application number: JP05471198A
Authority: JP
Inventors: 周一関口; 謙一恩田; 飛世　　正博
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-03-07
Filing date: 1998-03-06
Publication date: 2006-03-01
Anticipated expiration: 2018-03-06
Also published as: JPH10309073A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体スイッチング素子を用いてなる電力変換器に関するものであり、特に電力変換器回路内の配線インダクタンスを低減する配線の構造に関するものである。
【０００２】
【従来の技術】
従来の電力変換器では、例えば特開平3−289346 号公報に示されるように、コンデンサ端子部などの入出力電流、つまり絶対値が同一で逆向きに流れる電流に対して配線導体を近接することで、配線インダクタンスを低減していた。図２６はこの様子を示したものである。コンデンサのプラス側端子とマイナス側端子における各々の配線導体を近接して配置することにより、各々の配線導体間に逆向きの電流を流し、互いの磁束を打ち消す作用を利用したものである。
【０００３】
【発明が解決しようとする課題】
上記のような電力変換器においては、配線導体の近傍に絶対値が同一で逆向きに流れる電流が必要不可欠であり、さらにこれらを確保できた場合でも、インダクタンスの低減効果を高めるために互いの配線導体間距離を短くしなければならない。しかしながら、以下に述べるような理由により電流向きが単一方向となる場合が大多数を占めている。例えば、市場に出始めた６インチＧＴＯ(Gate Turn−Off)サイリスタ（以下ＧＴＯと略す）は電気定格が６ｋＶ，６ｋＡ以上となる。このため、従来の４インチＧＴＯなどよりも大きな絶縁距離を必要とする。また、変換器の大容量化に伴いコンデンサにも高耐圧化が要求されており、コンデンサの容積については定格電圧のほぼ２乗に比例するため大型化している。したがって、部品間の距離は必然的に長くなってしまう。さらに、回路構成部品の大型化により配線実装領域への制約も大きくなっている。以上より、大容量変換器においては、部分的には絶対値が同一で逆向きの電流が得られるものの、絶縁距離が増大するため、配線インダクタンスの低減効果が減少する。また、各部品間を接続する配線導体の近傍には絶対値が同一で逆向きの電流が存在しない場合がほとんどである。このため、実際の電力変換器では次のような配線インダクタンスに伴う問題点がある。
【０００４】
図２２は電力変換器の一構成例であり、交流電源１０１の交流電圧を直流電圧に変換するコンバータ１０２と、コンバータ１０２の出力電圧を平滑化する平滑コンデンサ１０３と、直流電圧を交流電圧に変換するインバータ１０４と、インバータ１０４の出力する交流電圧により駆動される交流電動機１０５により構成されている。平滑コンデンサ１０３には前述の図２６の配線導体を適用できるが、インバータ部やコンバータ部には適用しにくく、配線インダクタンスに伴う過電圧等の問題が起きる。ここでは、中性点クランプ方式を代表例として示したが、半導体スイッチング素子により構成するコンバータあるいはインバータであれば、いかなる電力変換器でも同様に配線インダクタンスに伴う問題は生じる。また、コンバータ１０２およびインバータ１０４に使用する半導体スイッチング素子は、どのような素子でも同様である。
【０００５】
図２３（１）は、自己消弧型半導体素子を用いた従来のコンバータ回路あるいはインバータ回路の一部分を示した図である。便宜上ＧＴＯを用いた回路を示すが、ＧＴＯをＩＧＢＴに置き換えた回路が図２２におけるＩＧＢＴを含むそのＩＧＢＴ周辺の回路に対応する。図２３（２）は、自己消弧型半導体素子の電流遮断時におけるアノードカソード間電圧Ｖ_AKアノードカソード間電流Ｉ_AKの波形である。ここでは自己消弧型半導体素子として、便宜上ＧＴＯ３１を用いている。図２３（１）に示す回路において、ＧＴＯ３１がターンオフする際の動作について説明する。ＧＴＯ３１がＯＮ状態で通電していた電流は、ＧＴＯ３１がターンオフ動作に入りＯＦＦ状態に遷移する過程でスナバダイオード３２，スナバコンデンサ３３などで構成されるスナバ回路にバイパスされる。このとき、バイパスされた電流によりスナバコンデンサ３３に充電電圧Ｖ_CSが発生する。ターンオフ直後のスナバ回路に流れ込む電流変化率ｄｉ／ｄｔはＧＴＯ３１の電流下降率ｄＩ_AK／ｄｔと同じである。さらにスナバ回路とＧＴＯ３１を接続する配線中の配線インダクタンスやスナバコンデンサ３３の内部インダクタンスなどの総和である寄生インダクタンス３４において、そのインダクタンスとＩ_AKの電流変化率ｄｉ／ｄｔとの積で決まる電圧Ｖ_LSが発生する。さらに、スナバダイオード３２において電流変化率ｄｉ／ｄｔによる電圧Ｖ_DSを発生する。したがって、GTO31 には、スナバコンデンサ３３の充電電圧Ｖ_CSとスナバ回路中の寄生インダクタンス３４の誘起電圧Ｖ_LSとスナバダイオード３２の過渡電圧Ｖ_DSとの和として、スパイク状の電圧Ｖ_DSPが印加される。このＶ_DSPが大きくなるとＧＴＯ３１が破壊に至ることもあり、ＧＴＯ３１は安全動作領域内で使用する必要がある。このため、寄生インダクタンス３４が大きい場合には、遮断電流を低減しなければならないなど、素子利用率が低下するという問題もある。したがって、スナバ回路内の寄生インダクタンス３４は小さく抑制しなければならない。
【０００６】
さらに、ＧＴＯ３１がターンオフ動作を完了すれば、上記のｄｉ／ｄｔに伴う電圧は発生しなくなり、ＧＴＯ３１の両端に印加される電圧Ｖ_AKはスナバコンデンサ３３の充電電圧Ｖ_CSだけとなる。しかし、スナバ回路の寄生インダクタンス３４に蓄積されたエネルギーは、スナバコンデンサ３３の過剰な充電電圧を発生させ、クランプダイオード３８やクランプコンデンサ３６などで構成されるクランプ回路内の寄生インダクタンスと相まってＧＴＯ３１に最大電圧Ｖ_DMを印加することになる。つまり、各部の寄生インダクタンスの増加はスパイク状電圧Ｖ_DSPや最大印加電圧Ｖ_DMの増大を招く。ＧＴＯの最大印加電圧Ｖ_DMについても素子定格が決まっており、これを超えて電流を遮断した場合には素子破壊に至る。このため、寄生インダクタンス３７が大きい場合にも、遮断電流を低減しなければならないなど、素子利用率が低下するという問題があった。
【０００７】
本発明は、上記のような問題点を解決するためになされたもので、自己消弧型半導体素子の定格が大きく、その保護回路として機能するスナバ回路やクランプ回路が大型化した場合でも、スナバ回路やクランプ回路など回路内の寄生インダクタンスを低減できる電力変換器を得ることが目的としている。
【０００８】
【課題を解決するための手段】
上記目的は次の各手段によって達成される。第１の手段は、配線用である第１の導体の近傍に、第１の導体とは独立で、なお且つ第１の導体の電流変化に応じて誘導電流を生じる第２の導体を配置するものである。
【０００９】
第２の手段は、配線用の第１の導体の近傍に、第１の導体とは独立で、なお且つ第１の導体の電流変化に応じて誘導電流を生じる第２の導体を配置し、第１の導体と第２の導体を少なくとも一点で電気的に接続するものである。
【００１０】
第３の手段は、配線用の第１の導体の近傍に、第１の導体とは独立な第２の導体を配置し、第１の導体と第２の導体を少なくとも一点で電気的に接続するものである。
【００１１】
第４の手段は、幅広な配線用の第１の導体の板厚方向に対する投影面と少なくとも一部で重なり且つ一部で重ならない部分ができるように、第１の導体とは独立な第２の導体を第１の導体に近接して配置し、なお且つ第２の導体上の少なくとも一点を近接している第１の導体と電気的に接続したものである。
【００１２】
第５の手段は、幅広な配線用の第１の導体と同一幅の第２の導体を、第１の導体の板厚方向に対する投影面と重なる部分が全幅の１０〜６０％の範囲となるように第１の導体と近接して平行に配置し、なお且つ第２の導体上の少なくとも一点を近接している第１の導体と電気的に接続したものである。
【００１３】
第６の手段は、往復電流による磁束を互いに打ち消すように幅広面を向き合わせた２枚の幅広な配線用の第１の導体に対し、第１の導体の板厚方向に対する投影面と少なくとも一部で重なり且つ一部で重ならない部分ができるように第２の導体を第１の導体に近接して配置し、なお且つ第２の導体上の少なくとも一点を近接している第１の導体と電気的に接続したものである。
【００１４】
第７の手段は、半導体スイッチング素子がターンオンあるいはターンオフする際に、電流が増減する幅広な配線用の第１の導体の板厚方向に対する投影面と少なくとも一部で重なり且つ一部で重ならない部分ができるように第１の導体とは独立な第２の導体を第１の導体に近接して配置し、なお且つ第２の導体上の少なくとも一点を近接している第１の導体と電気的に接続したものである。
【００１５】
上記各手段によれば、第１の導体の主電流の変化によって第２の導体に主電流とは逆向きの誘導電流が生じる。このため、第１の導体のインダクタンスが低減される。
【００１６】
他の具体的手段については、以下の記述より明らかになるであろう。
【００１７】
【発明の実施の形態】
実施例１
図１は本発明による第１の実施例である電力変換器における幅広配線導体を示したものである。回路構成部品を接続し回路電流が流れる第１の導体１と、第１の導体１とは独立で回路電流は流れない第２の導体２とで構成されている。第１の導体１より幅広の第２の導体２を、第１の導体１の板厚方向からの投影面が第２の導体２に含まれるように、第１の導体１から一定距離をおいて平行に配置している。また、第２の導体２は回路中の構成部品接続導体とは別に設けた導体であり、この場合、電位を固定するために導電性ネジ５により一点で第１の導体１と接続している。これにより導体間のコロナ放電を防止できる。なお、リング状のスペーサ７は、第１の導体１と第２の導体２を一定距離だけ離すために設けている。このスペーサ７は導体，絶縁体のいずれでもよい。ここで、幅広な導体とは厚さの寸法よりも幅の寸法が大きな導体と定義する。なお、導体１においては、自己インダクタンス低減のために、幅を厚さの２倍以上にすることが好ましい。
【００１８】
第１の導体１の自己インダクタンスをＬｓ１とし、第１の導体１と第２の導体２の間の相互インダクタンスをＭとすると、第２の導体２を配置したときの第１の導体１のインダクタンスＬは、次式のようになる。
【００１９】
【数５】
Ｌ＝Ｌｓ１＋Ｍ …（数３）
この式より相互インダクタンスＭの符号がマイナス且つＭの絶対値が大きいほど第１の導体１のインダクタンスＬは低減できることがわかる。
【００２０】
次に、第１の導体１に回路電流を通電したときの動作を説明する。第１の導体１の電流向きを図中に示す矢印の向き（Ｉ１）とすると、第２の導体２には、第１の導体１の直下で第１の導体１の電流と逆向きに、また、第１の導体１と遠く離れた部分では第１の導体１と同一方向の電流が流れる。これは、電磁誘導と呼ばれる現象で説明できる。つまり、第１の導体１の電流により生じた磁束を打ち消そうとして、第１の導体１の直下では第２の導体２に第１の導体１とは逆向きの電流が生じている。電気的に導電性ネジ５の接続部以外の部分と接続を持たない第２の導体２においては、誘導された電流が一巡ループを描いて出発点に戻る必要があるが、第１の導体１の磁束を避けるように第１の導体１から遠く離れた部分を流れてから戻っている（Ｉ２）。この第２の導体２に生じる第１の導体１と同一方向の電流は第１の導体１の磁束を増す効果がある。このことから、第１の導体１の磁束を低減するためには、第１の導体１と第２の導体２の電磁気的結合度を大きくし、さらに第２の導体２の幅を広げることで第１の導体１の磁束を増す効果を弱めることが必要となる。言い換えれば、第２の導体２に誘導される逆向きの電流による効果が大きく、同一方向の電流による効果が小さいことが、数３におけるＭの符号をマイナスとし、絶対値を大きくすることである。
【００２１】
これら導体間の距離と配線インダクタンスの関係について、図２に示すモデルにより三次元解析した検証結果を図３に示す。図２のモデルでは第１の導体１と第２の導体２を一定距離ｄ、且つ幅方向の中心線を揃えて配置している。図３は第１の導体１と第２の導体２の間隔ｄと第２の導体２の幅による第１の導体１のインダクタンスＬの関係を示したものである。この結果は、第２の導体２の幅が第１の導体１と同一では第２の導体なしの場合とインダクタンスの値が同じであれ、インダクタンスの低減効果がないこと、第２の導体２の幅を第１の導体１の幅以上に広げれば広げるほどインダクタンスの低減効果が大きくなること、さらに、第１の導体１と第２の導体２の距離を短くするほどインダクタンスの低減効果が大きいことを示している。これは、前述した第１の導体１と第２の導体２の距離を短くすることで両導体間の結合度を大きくし、第２の導体２の幅を広げることで第１の導体１の磁束を増す効果を弱めることに他ならない。図２のモデルでは一例として配線導体１の幅を７５mm，厚さを６mmとしたが、幅広導体であれば図３とほぼ同等のインダクタンス低減効果がある。第１の導体と第２の導体間の距離は３mm以下の領域でほぼ飽和していることから、第１の導体１と第２の導体２の距離は３mm以下とすればよい。但し、このとき距離を０mmとした場合には、第１の導体１と第２の導体２が接触してしまい第２の導体２の効果がなくなるため、薄い絶縁性シートを挾むなどにより、距離を確保することが必要である。なお、図２では第２の導体２と第１の導体１とを接続していないが、両者を一点で接続した場合の特性は図３の結果と同一である。接続方法としては導電性ネジで固定したり、溶接，半田付けなども考えられる。いずれにしても電気的に接続されていればよい。また、第１の導体１の長さ方向の両端を第２の導体２と接続する場合のように両導体が複数個所で接続されると、第２の導体２は第１の導体１の電流バイパスとなるため、接続個所間では本発明による効果は十分発揮されない。しかし、接続個所間では、第１の導体及び第２の導体のそれぞれの配線インダクタンスが並行接続されるので、自己インダクタンスをある程度は低減できる。従って、第１の導体と第２の導体において、部分的に複数個所で電気的に接続されていてもよい。すなわち第２の導体において、部分的に回路電流が流れていてもよい。
【００２２】
なお本実施例の電力変換器の全体構成としては、図２２の構成が有る。この点、以下の各実施例についても同様である。
【００２３】
実施例２
図４は本発明による第２の実施例である電力変換器における幅広配線導体を示す。第１の導体１と同一幅の第２の導体２を第１の導体１の板厚方向に対する投影面で重なる部分ができるように幅方向に平行移動し、さらに一定距離において配置したものである。また、導電性ネジ５により第１の導体１と第２の導体２を一点で接続し、両者の間隔を保持するためにスペーサ７を設けている。図４において図１と異なる点は、第２の導体２の幅であり、具体的には、図１では第１の導体１より幅広の第２の導体２を配置しており、第１の導体１の板厚方向に対する投影面が全て第２の導体２に重なるのに対し、図４では第１の導体１と第２の導体２は同一幅で、第１の導体１の投影面が第２の導体２の一部で重なるとともに、重ならない部分をも有している。
【００２４】
第１の導体１に電流を通電したときの動作は図１で示したものと同様であり、第２の導体２において第１の導体１の板厚方向に対する投影面が重なる部分では第１の導体１とは逆向きの電流が、また重ならない部分では同一方向の電流が誘導される。
【００２５】
図６は、図５のモデルにおいて、第２の導体２における第１の導体１の板厚方向に対する投影面と重なる部分の割合を変化させたときの、第１の導体１におけるインダクタンスを示したものである。この結果は、ａ＝０、すなわち第１の導体１の板厚方向に対する投影面が第２の導体２と完全に重なる場合は第１の導体１のインダクタンス低減効果は全くない（図３において、導体２ないしかつＷ＝７５mmの場合を参照）。ａの値を増加させていくと、つまり幅方向に第２の導体２を平行移動していくと、第１の導体１のインダクタンス低減効果が徐々に強まり、ある点で最大となる。さらにａを増加させ第１の導体１と同一幅、すなわち第１の導体１の板厚方向に対する投影面が第２の導体２と全く重ならない状態になるまでの間、第１の導体１のインダクタンス低減効果が弱まっていく。言い換えると、第１の導体１と同一幅の第２の導体２を、第１の導体１の板厚方向に対する投影面で第２の導体２と１０％〜６０％の範囲で重なるように近接して平行配置したときに、第１の導体１のインダクタンス低減効果は大きくなる。図５のモデルでは一例として第１の導体の幅を７５mm，厚さを６mmとしたが、幅広導体であれば図６とほぼ同等のインダクタンス低減効果がある。
【００２６】
なお、図５のモデルにおいても第１の導体１と第２の導体２の電気的な接続関係を省略しているが、電気的な接続部がある場合ではインダクタンス低減効果があることは前述したとおりである。
【００２７】
実施例３
図７は本発明による第３の実施例である電力変換器における幅広配線導体の構造を示したものである。第１の導体１と第２の導体２を一定距離をおいて、さらに第２の導体２は第１の導体１の板厚方向に対する投影面で重なる部分と重ならない部分ができるように配置している。図７において図５と異なる点は第２の導体２の幅であり、具体的には、図５では第１の導体１と同一幅の第２の導体２を配置しているのに対し、図７では第２の導体２の幅は任意の幅としている。第２の導体２は第１の導体１の板厚方向に対する投影面で重なる部分と重ならない部分ができるように配置している点については図５と共通であり、重なる部分の幅をｂ、また重ならない部分の幅をａとしている。
【００２８】
図７のモデルを用いて三次元解析した結果を図８に示す。図８は図７におけるａとｂを変化させたときの第１の導体１におけるインダクタンスを示したものである。この結果より、ａは大きくした場合、すなわち第１の導体１の板厚方向に対する投影面で第２の導体２と重ならない部分を大きくすることでインダクタンス低減効果が大きくなること、また、ｂについては全幅の約半分、すなわち第１の導体１の板厚方向に対する投影面で第２の導体２と重なる部分を第１の導体１の半分程度まで広げればインダクタンス低減効果が十分得られることがわかる。また、図より低減効果が現れるのは、第１の導体１の幅に対して１０％以上重なるように第２の導体２を配置した時点と考えられる。さらに、第１の導体１と第２の導体２とで重ならない部分の幅が、第１の導体１における幅の１／２以上となるように配置しても低減効果が現れると考えられる。したがって、インダクタンスを低減するためには、第１の導体１の幅に対して１０％以上重なるように第２の導体２を配置するか、または、第１の導体１と第２の導体２とで重ならない部分の幅が、第１の導体１における幅の１／２以上となるように配置するか、あるいはこれらを組み合わせてもよい。
【００２９】
なお、重なる部分を第１の導体１の半分として、第２の導体２を第１の導体１においてその幅を２分する中心線を軸として対称に第２の導体２をもう１枚追加した構成が図１と同一となる。したがって、図１の構成では図７の構成の約２倍のインダクタンス低減効果を持つことになる。しかし、実装空間の制約などにより第１の導体１の片側にしか、第２の導体２を広げられない場合には、図７に示すような構成が有効である。なお、図７のモデルにおいても第１の導体１と第２の導体２の電気的な接続関係を省略しているが、電気的な接続部がある場合でもインダクタンス低減効果があることは前述したとおりである。
【００３０】
次に第２の導体２の厚さについて説明する。図１１は第２の導体２の厚さを変化させたときの第１の導体１のインダクタンスを示している。いずれの場合も第１の導体１を幅７５mm，厚さ６mm，長さ１０００mm、第２の導体２の長さを1000mmとし、（１）のケースは、図２に示す配置関係で第２の導体２の幅ｗを１５０mm、第１の導体１と第２の導体２の距離ｄを１mm、（２）のケースは、図２に示す配置関係で第２の導体２の幅ｗを１５０mm、第１の導体１と第２の導体２の距離ｄを０.１mm、(３）のケースでは図５に示す配置関係で第１の導体１と第２の導体２の距離ｄを１mm，ａ＝３７.５mm つまり第１の導体１の板厚方向に対する投影面と第２の導体２の重なり部分が５０％の場合を各々示している。この結果より、いずれの場合も第２の導体２の厚さが約１mmを境にしてインダクタンス低減効果が変化しているため、第２の導体２の厚さは１mm以上あれば十分であることがわかる。第２の導体２を薄くしたとき、インダクタンス低減効果が弱まるのは、抵抗分が増大するためであると考えられる。この解析では第１の導体１と第２の導体２には銅を使用することを想定しているが、銅よりも抵抗率の低い材料を第２の導体２に使用すれば第２の導体２の厚さはさらに薄くすることが可能である。
【００３１】
実施例４
図９は本発明による第４の実施例である電力変換器における幅広配線導体の構造を示した断面図及び平面図である。第２の導体２は第１の導体１の板厚方向に対する投影面において重なる部分と重ならない部分ができるように、第１の導体１と一定距離をおいて平行に近接させ、第１の導体１の中心線Ｓ−Ｓ′を軸として対称に第２の導体２を２枚配置している。図９における断面図中の記号９１と９２は電流の方向を示している。第１の導体１の断面図中の記号９１は紙面の裏側から表側へ流れることを、また、第２の導体２の断面図中の記号９２は紙面の表側から裏側へ流れることを示している。つまり、第２の導体２においては第１の導体１の板厚方向に対する投影面と重なる領域では第１の導体１と逆向きの電流、また、重ならない領域でなお且つ第１の導体１と遠く離れた部分では第１の導体１と同一方向の電流が誘導されていることを示している。
【００３２】
図９において図１と異なる点は、第２の導体２の配置方法である。具体的には、図１では、１枚の幅広の導体を配置しているのに対し、図９では第２の導体２を２分割して各々を幅に対して外側方向に平行移動しており、第１の導体１の板厚方向に対する投影面の中央部が第２の導体２と重ならないようになっている。この投影面の中央部分が第２の導体２と重ならなくても第１の導体１における配線インダクタンスの低減効果があることは図６，図８の結果より明らかである。なお、図９においても第１の導体１と第２の導体２の電気的な接続関係を省略している。また、図９に示す第２の導体２は、図１０に示すように図１に示した第２の導体２の中央部にスリットを入れたものと等価であると言える。したがって、図１に示す第２の導体２にスリットを入れた場合でも第１の導体１のインダクタンス低減効果がある。さらに、第１の導体１の板厚方向に対する投影面と重なる部分において、第１の導体１の磁束漏れを上述のスリットを入れた第２の導体２と同程度にできるならば、第２の導体２をメッシュ状にした場合でも、図９の場合と同様に第１の導体１に対するインダクタンス低減効果がある。
【００３３】
次に、周波数とインダクタンス低減の関係について解析した結果を図１２に示す。いずれの場合も第１の導体１を幅７５mm，厚さ６mm，長さ１０００mm、第２の導体２の長さを１０００mmとし、（０）のケースは第２の導体２がない第１の導体１単独、(１)のケースは図２に示す配置関係で第２の導体２の幅ｗを１５０mm、第１の導体１と第２の導体２の距離ｄを１mm、（２）のケースは図２に示す配置関係で第２の導体２の幅ｗを１５０mm、第１の導体１と第２の導体２の距離ｄを０.１mm、(３）のケースは図５に示す配置関係で第１の導体１と第２の導体２の距離ｄを１mm、ａ＝３７.５mm つまり第１の導体１の板厚方向に対する投影面と第２の導体２の重なり部分が５０％の場合を各々示している。
【００３４】
図１２の結果より、いずれの場合も５００Ｈｚ付近でインダクタンス低減効果が大きく変化しており、表皮効果が現れる周波数領域から第２の導体２による第１の導体１のインダクタンス低減効果が現れていることがわかる。表皮効果とは電流の周波数が高くなったときに、電流が表面に集まろうとして内部の電流は小さくなる現象である。このとき、内部の導体は電流の伝導にはほとんど関与しなくなり、見かけ上断面積が減少し、抵抗が大きくなる。磁束についても同様のことが言える。磁束の浸透していく深さ（表皮深さ）δは次式で表わせる。
【００３５】
【数６】

【００３６】
ここで、ωは第１の導体１に通電される電流の角周波数、σは第１の導体１の導電率、μは第１の導体１の透磁率である。半導体スイッチング素子を使用する電力変換器においては、半導体スイッチング素子のスイッチング時に配線インダクタンスなどにより半導体素子へのサージ電圧が印加される問題があることは前述したとおりである。半導体素子のスイッチング周波数は数１０ｋＨｚ以上と非常に高速であり、通常は表皮効果が生じる周波数を上回る。したがって、上記の配線構造は半導体スイッチング時にインダクタンス低減効果を発揮することがわかる。
【００３７】
なお、図９に示す導体配置においては、２枚の第２の導体２は対称に配置しているが、第１の導体１の板厚方向に対する投影面と重なる部分と重ならない部分が必ずできるように第２の導体２を配置すればインダクタンス低減効果が得られるため、第２の導体２は対称に配置する必要はなく、２枚の第２の導体２の幅についても同一である必要はない。
【００３８】
実施例５
図１３は本発明による第５の実施例である電力変換器における幅広配線導体の構造を示した断面図である。第１の導体１と第２の導体２を一定距離をおいて、第２の導体２は第１の導体１の投影面において重なる部分と重ならない部分があり、第１の導体１の中心線を軸として対称に第２の導体２を２枚配置している。図１３（１）は図９と同一である。なお、図１３においても第１の導体１と第２の導体２の電気的な接続関係を省略している。
【００３９】
図３において第１の導体１と第２の導体２の間の距離との解析結果を示し、この距離を近づけるほどインダクタンス低減効果は大きいことを示した。さらに、図１１において第２の導体２の厚さと第１の導体１のインダクタンスとの関係を示し、第２の導体２に銅を使用する場合、第２の導体２の厚さは１mm以上あればインダクタンス低減効果が大きいことを示した。第１の導体１に薄い第２の導体２を近づけるとき、各々の導体を空中で支持するのはたいへん難しく、とりわけ、第２の導体２の支持方法は問題となる。そこで、図１３の（２）から（５）に、第１の導体１と第２の導体２を絶縁物３を介して接着あるいはネジ止めなどにより固定する方法を示す。
【００４０】
（１）から（５）において第１の導体１と第２の導体２の配置関係は同一であり、異なるのは第１の導体１と第２の導体２の間に挾み込む絶縁物３の形状である。絶縁物３に使用する材料としては、雲母，ガラスエポキシ，繊維強化樹脂などを絶縁特性、コストあるいは加工容易性などの観点から選択すればよい。いずれの方法でも第１の導体１と第２の導体２との距離を一定に保つことができるため、第１の導体１のインダクタンス低減効果を発揮できる。
【００４１】
図１３では第２の導体２として２枚の導体を左右対称的な配置関係として示したが、第２の導体２を第１の導体１の板厚方向に対する投影面で重なる部分と重ならない部分ができるように配置できれば、第２の導体２は左右対称でなくてもよく、同一幅である必要もない。また、図１や図５に示すように１枚の導体を固定する場合にも、同様に絶縁物を挾み込むことで、第１の導体１のインダクタンス低減効果を発揮できることは明らかである。
【００４２】
実施例６
図１４は本発明による第６の実施例である電力変換器における幅広配線導体の構造を示した断面図である。幅広な第１の導体１と第２の導体２を一定距離をおいて、第２の導体２は第１の導体１の板厚方向に対する投影面に重なる部分と重ならない部分がある。
【００４３】
図１４（１）は第１の導体１と第２の導体２を絶縁材４を介して接続している。絶縁材の端面には複数のひだを形成し、沿面距離を増大させている。第１の導体１と第２の導体２との間の距離が広い場合には絶縁の沿面距離をかせぐ方法として有効である。また、第１の導体１，第２の導体２及び絶縁材４を固定するため絶縁性ネジ６によりネジ止めしている。絶縁性ネジには、繊維強化樹脂などを使用してもよい。
【００４４】
図１４（２）は図１３と同様に絶縁物３を介して第１の導体１と第２の導体２を固定しており、図１４（１）と同様に絶縁性ネジ６によりネジ止めしている。また、第２の導体２と絶縁物３の幅を同一幅として図示しているが、絶縁の沿面距離を確保するために絶縁物３を第２の導体２より幅広としてもよい。いずれの方法も第２の導体２が複数のときでも適用でき、第１の導体１のインダクタンス低減効果を発揮できることは明らかである。なお、この場合、第１の導体１と第２の導体２を固定することが重要であり、絶縁性スペーサなどのような絶縁材や絶縁性ネジに限らず、電気的に絶縁できればどのような接続手段でもよい。
【００４５】
実施例７
図１５は本発明による第７の実施例である電力変換器における幅広配線導体の構造を示した図である。第２の導体２は幅広な第１の導体１より幅広の導体としている。第１の導体１と第２の導体２との配置関係は図１と同一であり、第１の導体１と第２の導体２を一定距離をおいて配置している。図１５において図１と異なるのは、第１の導体１と第２の導体２の距離を保持する方法である。図１では、スペーサ７を用いているのに対し、図１５では絶縁性スペーサ８を用いている。図では、絶縁性スペーサ８の幅を第１の導体１と同じ幅としているが、第１の導体１と第２の導体２の距離が一定に保てれば、絶縁性スペーサ８はどのような幅でもよい。
【００４６】
また、図１５では図１と同様に導電性ネジ５により第１の導体１の一部と第２の導体２を電気的に接続している。
【００４７】
ここでは、両者間の電気的な接続の持つ意味を説明する。第２の導体２の電位を浮動にしておくと、第１の導体１への通電を繰り返すうちに、第２の導体２の電位が上昇する。さらに、第２の導体２に蓄積された電荷が放電するコロナが発生し、半導体スイッチング素子のゲート駆動回路に誤パルスを生じることにより、半導体スイッチング素子が誤動作する恐れがある。また、コロナにより電力変換器を構成する部品の劣化が進み寿命を著しく短縮してしまう問題もある。そこで、このような問題を回避するために、第２の導体２の電位を電気的に固定する必要が生じる。図１５のように、第２の導体２の一部を第１の導体１と電気的に接続できればコロナが発生する恐れはない。また、前述したように第１の導体１の長さ方向に複数の接続点を持つ場合には注意を要するが、幅方向に複数の接続点を設けることは全く問題ない。例えば、第１の導体１の幅方向の両端で、導電性ネジなどにより第２の導体２と接続する場合などに相当する。
【００４８】
図１６は第１の導体１と第２の導体２を固定するための方法を示した図である。第１の導体１と第２の導体２の配置方法については、図１と同一である。また、導電性ネジ５で第１の導体１と第２の導体２をネジ止めする点についても、図１と同一で、コロナを防止するために第２の導体２を電位固定するためのものである。
【００４９】
図１６において、図１と異なる点は、絶縁性ネジ６で第１の導体１と第２の導体２をネジ止めし、さらに、第１の導体１と第２の導体２との距離を保持するために両導体間にリング状の絶縁性スペーサ８を挾みネジ６を挿入したことである。導電性ネジ５で一部を固定しても第１の導体１と第２の導体２の固定方法としては不安定である。そこで、第２の導体２の導電性ネジ６でネジ止めした部分と別の場所を第１の導体１と固定する必要がある。これを導電性ネジでネジ止めした場合には、第２の導体２には第１の導体１と同一方向の電流が流れることになる。つまり第２の導体２は第１の導体１のバイパスとして機能してしまう。したがって、絶縁性ネジ６によるネジ止めが必要となる。絶縁性ネジ６によりネジ止めするとき、第１の導体１と第２の導体２の間に絶縁性を介してもインダクタンス低減効果が損なわれないことは言うまでもない。このとき、絶縁物と第１の導体１あるいは絶縁物と第２の導体２が接着されていてもよい。
【００５０】
実施例８
図１７は本発明による第８の実施例である電力変換器における配線導体の構造を示した図である。図１７において図１と異なる点は、図１では第２の導体２の形状を折曲げ加工をしない１枚板としているのに対し、図１７では第２の導体２において第１の導体１の板厚方向に対する投影面で第２の導体２と重ならない部分を垂直に折曲げている。図１７において折曲げている部分は、第２の導体２に生じた誘導電流の戻り路として機能する部分であり、折曲げても第１の導体１との距離に変わりはないので、図１に示す構成と同様のインダクタンス低減効果がある。
【００５１】
この場合にも、第１の導体１と第２の導体２の間に絶縁物を挾んだり、あるいは絶縁物を挾み込んだ第１の導体１と第２の導体２を導電性ネジや絶縁性ネジでネジ止めしても、第１の導体１のインダクタンス低減効果は発揮できることは明らかである。また、第２の導体２の折曲げ部については、第１の導体１の板厚方向に対する投影面で第２の導体２と重なる部分が一部でもあれば、どこで折曲げても第１の導体１のインダクタンス低減効果がある。なお、図では垂直に折曲げた場合について説明したが、折曲げ方法は垂直でなくてもよく、また複数回折曲げてもよい。
【００５２】
実施例９
図１８は本発明による第９の実施例である電力変換器における幅広配線導体の断面を示した図である。往復電流による磁束を打ち消すために電流方向が互いに逆向きの第１の導体１１と第１の導体１２の広幅面を向かい合わせ、さらに第１の導体１１と第１の導体１２に対し配線導体より幅広の第２の導体２１及び第２の導体２２を各々第１の導体から一定距離をおいて配置している。図中の記号９１，９２は各導体中の電流の向きを示している。
【００５３】
第１の導体１１と第１の導体１２を広幅面で向かい合わせることで、第１の導体１１及び第１の導体１２のインダクタンスを低減することは知られている。これらの第１の導体に第２の導体２１及び第２の導体２２を各々近接配置することでさらにインダクタンスを低減することができる。
【００５４】
また、第２の導体については、各々の第１の導体に対して設ける場合を示しているが、どちらか一方に対して設けてもよい。もちろん、このような配置方法を適用する際に第１の導体と第２の導体の間に絶縁物を挿入したり、第１の導体と第２の導体あるいは第１の導体と第２の導体と絶縁物を導電性ネジや絶縁性ネジにより固定してもインダクタンス低減効果を損なわないことは明らかである。なお、図１８においても第２の導体２１，２２の電位を固定するためには、各々近接している第１の導体１１，１２と電気的に接続することが必要となるが、図では省略している。
【００５５】
実施例１０
図１９は本発明による第１０の実施例であり、半導体スイッチング素子のターンオフ時に半導体スイッチング素子をサージから保護するスナバ回路の配線実装を示した図である。半導体スイッチング素子としては電極面が平型のＧＴＯを例として示している。３１はＧＴＯ、３２はスナバダイオード、３３はスナバコンデンサ、３９は冷却フィンである。ＧＴＯ３１とスナバダイオード３２は電極面が平型の素子であり、冷却フィン３９を介して一体型のスタックを形成している。第１の導体１によりスタックとスナバコンデンサ３３を接続しているが、この第１の導体１のスナバコンデンサ３３の入出力端子部においては互いの第１の導体１の広幅面を近接配置することでインダクタンス低減を図っている。さらに、第１の導体１の一部区間で、この第１の導体１よりも幅の広い第２の導体２を、第１の導体１の板厚方向に対する投影面を包含するように近接して配置している。このような実装により、第１の導体１同士で磁束を打ち消し合うことができない区間はもちろんのこと、第１の導体１同士で磁束を打ち消し合うことが可能な区間においてもインダクタンスの低減効果を発揮する。また、第２の導体２と第１の導体１とを導電性ネジ５により接続し、第２の導体２の電位を固定している。
【００５６】
なお、この場合の半導体スイッチング素子としては、電極面が平型であれば、逆導通型ＧＴＯサイリスタ，ＩＧＢＴ，ＳＩサイリスタ，ＳＩＣなどでもよい。また、ＧＴＯ３１とスナバダイオード３２を同一のスタックに圧接した場合について示したが、ＧＴＯ３１とスナバダイオード３２の素子の大きさが異なるなどの理由により別々のスタックに圧接した場合についても、スナバ回路を形成する構成部品間を接続する第１の導体に上述したような第２の導体を配置することでスナバ回路内の寄生インダクタンス低減効果を発揮する。つまり、スナバ回路を構成する部品配置の如何を問わず、スナバ回路構成部品間を接続する第１の導体に上記の第２の導体を配置することでスナバ回路内の寄生インダクタンス低減効果を発揮できる。また、図１９に示すような側面図がＬ字型となる第１の導体や、あるいは特殊な場合として不均一な幅を持つ第１の導体にも上記の第２の導体は適用できる。いずれの場合も、第１の導体の板厚方向に対する投影面と少なくとも一部で重なり、且つ一部で重ならないように第２の導体を配置すればよい。
なお、図１９では、フリーホィールダイオード，スナバ抵抗あるいはスナバエネルギー回生回路などに用いられる補助的な構成要素及び絶縁物や圧接用部材などについては省略しているが、ここに示す基本構造に適用できることは明らかである。
【００５７】
実施例１１
この発明の第１１の実施例を図２０，図２１に基づいて説明する。図２１(１)は、半導体スイッチング素子がターンオフした際に発生するサージから半導体スイッチング素子を保護するスナバ回路及びクランプ回路を示した図である。この部分を実装した場合の側面図を図２０に示す。半導体スイッチング素子としては、図１９と同様に電極面が平型のＧＴＯを例として示している。スナバダイオード３２及びスナバコンデンサ３３を含むスナバ回路については、図１９と同じ構成であり、スナバ回路内の幅広な第１の導体１に近接して第２の導体２を配置している。
【００５８】
図２０では、図１９の回路構成にさらにダイオード３５，クランプコンデンサ３６，クランプダイオード３８を追加してある。このクランプ回路の第１の導体１に対しても第２の導体２を近接配置している。第２の導体２の第１の導体１に対する配置方法は、いずれの場合も第１の導体１の板厚方向からの投影面で互いに重なる部分を少なくとも一部分で有し、なお且つ重ならない部分をも兼ね備えるようにすることが重要である。また、第２の導体２の電位を固定するために第１の導体１との間を導電性ネジ５により接続し、さらに両者間の距離を保持するためにスペーサ７を挿入している。クランプコンデンサ３６に接続する第１の導体１に寄生するインダクタンス分が、図２１（１）中の寄生インダクタンス３７及び４２に相当する。寄生インダクタンスには、クランプコンデンサの内部インダクタンスも含まれるが、通常の実装では配線導体のインダクタンス成分の占める割合の方が大きい。
【００５９】
なお、図２０でも、フリーホィールダイオード，スナバ抵抗あるいはスナバエネルギー回生回路などに用いられる補助的な構成要素は省略しているが、ここに示す基本構造に適用できることは明らかである。また、絶縁物や圧接用部材などについても省略している。
【００６０】
通常は、自己消弧型半導体素子のサージ吸収部としてスナバ回路を最優先して実装する。これは、自己消弧型半導体素子がターンオフする際に発生するスパイク状電圧Ｖ_DSPを抑制できるように、スナバ回路内の寄生インダクタンス３４を十分小さくする必要があるためである。したがって、図２０ではスナバ回路を構成するＧＴＯ３１とスナバダイオード３２を隣接して同一スタック内に圧接している。
【００６１】
Ｖ_DSPの次に注意しなければならないのは、ＧＴＯ３１に印加される最大電圧Ｖ_DMである。図２０に示す回路において、Ｖ_DMを決定するのはクランプコンデンサ３６及びスナバコンデンサ３３で構成される直列コンデンサ群とクランプ回路内の寄生インダクタンス３７とスナバ回路内の寄生インダクタンス３４で構成される直列インダクタンス群によるＬＣ共振である。これらのＬＣ回路において、もしインダクタンス成分が存在しなければ、共振現象は発生しないためコンデンサへの過剰充電は生じない。したがって、ＧＴＯの印加電圧もコンデンサの印加電圧と同様にある一定の値に達すると、そのまま定常状態となり、一定の値を保持する。
【００６２】
しかし、通常の実装では寄生インダクタンスを皆無にすることは不可能である。寄生インダクタンスがある場合には、ＧＴＯに印加される最大電圧から定常値を差し引いた分が寄生インダクタンスによる電圧上昇分となる。したがって、ＬＣ共振回路内の寄生インダクタンスを最小限に抑制する必要がある。ところが前述したとおりスナバ回路の実装を最優先するため、ＧＴＯやダイオードを一体型のスタックとして圧接した場合、クランプコンデンサに接続する半導体素子側の端子間の距離が長くなること、図では省略したフリーホィールダイオードなどの半導体素子をスタック内に追加することでさらにクランプコンデンサに接続する半導体素子側の端子間の距離が長くなること、及びクランプコンデンサ容量はスナバコンデンサ容量に比べ大きくなるためクランプコンデンサの容積が大きくなることなどの理由により、クランプ回路を形成する一巡ループは大きくなる。したがって、クランプ回路の寄生インダクタンスはスナバ回路の寄生インダクタンスと比較すると、必然的に大きな値となる。さらに、クランプ回路を形成する一巡ループが大きくなることで、往復電流を利用した磁束打ち消し効果を利用できる部分が少なくなり、寄生インダクタンス増加に拍車をかける。そこで、クランプ回路の第１の導体１に第２の導体２を上述のように近接配置することで、寄生インダクタンスの低減を図ることが可能となる。
【００６３】
また、図２０では、ＧＴＯ３１とダイオード３２，３５，３８を同一径とし、さらに同一スタックに圧接した場合について示しているが、径が異なり別々のスタックに構成した場合でも上記と同様に第２の導体２を適用することでインダクタンスの低減効果がある。このように、従来インダクタンスの低減効果を持ち合わせていなかった部位へ本発明を適用することにより、半導体スイッチング素子の印加電圧を軽減でき、安全に電力変換器を運転することが可能となる。さらに遮断電流を定格以下に低減していた場合に対しては素子利用率の向上につながる。
【００６４】
次に寄生インダクタンスの低減効果が大きい部分を具体的な回路に基づいて説明する。図２１は、半導体スイッチング素子を使用したインバータ回路またはコンバータ回路の一部を示したものである。図示したインダクタンスは全て寄生インダクタンスであり、ＧＴＯ３１の電流変化率を軽減するアノードリアクトルや負荷などについては省略している。図２１（１）では、クランプコンデンサ３６は平滑コンデンサ４０のマイナス端子側に接続している。図２１（２）では、クランプコンデンサ３６は平滑コンデンサ４０のプラス端子側に接続している。まず、図２１（１）においてＧＴＯ３１がターンオフする際の動作を説明する。ＧＴＯ３１がオン状態で通電しているとき、平滑コンデンサ４０のプラス端子側からＧＴＯ３１を介して負荷へ電流供給している。ＧＴＯ３１がターンオフ動作に入ると、ＧＴＯ３１の電流はスナバダイオード３２およびスナバコンデンサ３３に流れ込みスナバコンデンサ３３を充電する。なお、クランプコンデンサ３６は所定の電圧に充電されており、スナバコンデンサ３３の充電電圧がこのクランプコンデンサ３６の充電電圧に達するまではクランプコンデンサ３６側には電流は流れ込まない。このとき、スナバ回路内の寄生インダクタンス３４によりスパイク電圧が発生するため、スナバ回路内の寄生インダクタンス３４は素子仕様を満足する程度に抑制しなければならないのは前述したとおりである。さらに、スナバコンデンサ３３の充電が進みクランプコンデンサ３６の充電電圧を超えた時点で、クランプコンデンサ３６の充電が開始される。このとき、図示した各寄生インダクタンスとクランプコンデンサ３６およびスナバコンデンサ３３で構成する閉路において、ＬＣ共振が発生し、クランプコンデンサ３６とスナバコンデンサ３３との間で充放電を繰り返す。このとき変動するスナバコンデンサ３３の電圧がＧＴＯ３１にも印加されるため、ＧＴＯ３１の最大印加電圧はこのＬＣ共振のモードで決定されることになる。ＬＣ共振の振幅は、寄生インダクタンスの値に大きく依存しており、ＧＴＯ３１の最大印加電圧を抑制するためには、この閉ループ内の寄生インダクタンス値を抑制することが必要となる。
【００６５】
図２１（２）においては、閉路が平滑コンデンサ４０を含むようになるため、考慮すべき寄生インダクタンスが増大する。図２１（１）に示すクランプコンデンサは、平滑コンデンサ４０より高い電圧に充電する必要があるのに対し、図２１（２）に示すクランプコンデンサは、平滑コンデンサ４０より低い電圧に充電するだけでよく、コストを含めた実装という観点からいうと、図２１（２）の方式が有利となる。しかし、寄生インダクタンスについては、図２１（１）の方式より、大きくなる傾向があるため、本発明をこのような閉ループを構成する配線導体に適用することは極めて有用となる。
【００６６】
このように、半導体スイッチング素子を直接含まない閉路上の配線導体に対しても本発明は適用可能である。特に、クランプコンデンサ部など接続先の両端が離れてしまい、往復電流による磁束打ち消しすなわち寄生インダクタンスの低減を期待できない配線導体に対して、インダクタンス低減効果を発揮する。もちろん、直列多重で使用する半導体スイッチング素子の場合は、他の半導体スイッチング素子がターンオフする際に、電流変化を生じ半導体スイッチング素子の最大印加電圧を決定する閉ループを構成する配線導体に対し、配線導体の板厚方向に対する投影面と重なる部分と重ならない部分をもつ導体を配置することで、配線導体上の寄生インダクタンスを低減することができ、この結果として半導体スイッチング素子の最大印加電圧を抑制することが可能となる。このとき、導体上に残留電荷が生じることを防ぐために、少なくとも一点で近接した配線導体あるいは他の電位と固定してもよく、さらに、配線導体と導体を固定するために絶縁物を挾み込んでもよいことは言うまでもない。
【００６７】
実施例１２
この発明の第１２の実施例を図２４に基づいて説明する。図２４はアノードリアクトルを設けない３レベルインバータの構成図であり、ＧＴＯ３１ａ〜３１ｄと、サージ電圧を吸収するためのスナバダイオード３２ａ，３２ｄ及びスナバコンデンサ３３ａ，３３ｄからなるスナバ回路と、平滑コンデンサ４０ａ，４０ｂと、クランプダイオード３８ａ，３８ｂとから構成される。図ではフリーホィールダイオードを省略している。また、半導体スイッチング素子としてＧＴＯを図示しているが、アノードリアクトルを設けない回路でｄｉ／ｄｔが定格以内であれば、ＩＧＢＴなど如何なる素子でもよい。
【００６８】
平滑コンデンサと半導体スイッチング素子との間の配線に寄生する配線インダクタンス４３ａ〜４３ｃの値をＬとし、半導体スイッチング素子がターンオフした際に許可できるＬの値を考える。このとき、スナバ回路に設けたスナバコンデンサ３３ａの容量をＣｓ，平滑コンデンサ４０ａ，４０ｂの直流入力電圧を各々Ｖｄｃとする。また、半導体スイッチング素子を介して負荷に供給する電流をＩとし、図２４（１）のようにGTO31a，31b がｏｎ状態にあるとすると、GTO31aをターンオフした際に、スナバコンデンサ３３ａに充電される充電電圧Ｖｃｓは、
【００６９】
【数７】

【００７０】
と表わせる。これは、ターンオフ直後の電流経路が（２）のようになり、寄生インダクタンス４３ａのエネルギーが全てコンデンサの充電電圧となる。さらに、定常状態に近づくと、今度は寄生インダクタンス４３ｂにエネルギーを蓄積することになるため、この分もまたＶｃｓに加算される。また、このＶｃｓがGTO31aに印加されることになるため、GTO31aの最大定格電圧をＶmax とすると、
【００７１】
【数８】

【００７２】
を満足する必要があることになる。具体的には、Ｖｄｃ＝３０００Ｖ，遮断電流Ｉ＝６０００Ａ，Ｃｓ＝３μＦ，Ｖmax ＝６０００Ｖとすると、Ｖｃｓ≦Ｖmax を満たすためには、Ｌ≦０.７５μＨとなる。このようにＶｄｃが高い場合、絶縁距離を確保するため直流電源部の配線同士を近づけることができない。このような場合に、本発明の配線方式を用いれば、インダクタンスの低減が可能である。もちろん、２レベルインバータを初めとする他のマルチレベルインバータにも適用可能であることは言うまでもない。
【００７３】
なお本発明によれば、Ｖｄｃ≧３０００ＶかつＩ／Ｃｓが１０００Ａ／１μＦ以上の場合、すなわち従来、配線インダクタンスの低減により、半導体スイッチング素子に印加される電圧を抑えることができなかった場合において、（数１）を満たすＬの値以下に配線インダクタンスを小さくすることができる。
【００７４】
実施例１３
この発明の第１３の実施例を図２５に基づいて説明する。図２５はスナバ回路を設けない３レベルインバータの構成図であり、GTO31a〜31d と、平滑コンデンサ４０ａ，４０ｂと、クランプダイオード３８ａ，３８ｂとから構成される。図ではフリーホィールダイオードを省略している。また、半導体スイッチング素子としてＧＴＯを図示しているが、ＩＧＢＴなど如何なる素子でもよい。
【００７５】
平滑コンデンサと半導体スイッチング素子との間の配線に寄生する配線インダクタンス４３ａ〜４３ｃの値をＬとし、半導体スイッチング素子がターンオフした際に許容できるＬの値を考える。このとき、平滑コンデンサ４０ａ，４０ｂの直流入力電圧を各々Ｖｄｃ、また、半導体スイッチング素子のターンオフ時における電流下降率の最大傾きをｄｉ／ｄｔとし、図２５（１）のようにGTO31a，３１ｂがｏｎ状態にあるとすると、GTO31aをターンオフした際に、スナバコンデンサ３３ａに印加される電圧の最大値をＶmax とすると、
【００７６】
【数９】

【００７７】
を満足する必要がある。この場合も図２４と同様にGTO31aのターンオフ後は、寄生インダクタンス４３ｂにエネルギー蓄積されるため、この分の電圧も半導体スイッチング素子に印加される。具体的には、Ｖｄｃ＝３０００Ｖ，ｄｉ／ｄｔ＝３×１０¹⁰Ａ／ｓ，Ｖmax ＝６０００Ｖとすると、半導体スイッチング素子に印加される電圧をＶmax以下とするためには、Ｌ≦０.５μＨとなる。このように大幅なインダクタンス低減が必要な場合には、往復導体を近接させる配線方式に加え本発明の配線方式を用いれば実現可能である。もちろん、２レベルインバータを初めとする他のマルチレベルインバータにも適用可能である。
【００７８】
なお本発明によれば、Ｖｄｃ≧３０００ＶかつＩ／Ｃｓが１０００Ａ／１μＦ以上の場合、すなわち従来、配線インダクタンスの低減により、半導体スイッチング素子に印加される電圧を抑えることができなかった場合において、（数２）を満たすように配線インダクタンスを小さくすることができる。
【００７９】
【発明の効果】
本発明によれば、配線インダクタンスを低減でき、自己消弧型半導体素子のターンオフ時におけるサージ電圧を抑制できる。このため、コンデンサ容量を小さくできることになり、損失を低減することができる。また、誘導電流により磁束を打ち消すため、シールド効果があり、周辺への磁束漏れを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例である電力変換器の配線導体を示す。
【図２】第１の導体に近接して第２の導体を配置した構造モデルである。
【図３】第１の導体と第２の導体間距離によるインダクタンス特性を示す図である。
【図４】本発明の第２の実施例である電力変換器の配線導体を示す。
【図５】第１の導体に近接して第２の導体を配置した構造モデルである。
【図６】第１の導体と第２の導体の配置方法によるインダクタンス特性を示す図である。
【図７】本発明の第３の実施例である電力変換器の配線導体を示す。
【図８】第１の導体と第２の導体の配置方法によるインダクタンス特性を示す図である。
【図９】本発明の第４の実施例である電力変換器の配線導体を示す。
【図１０】スリットを入れた第２の導体を第１の導体に近接した配線導体配置図である。
【図１１】第２の導体厚さとインダクタンスの関係を示す図である。
【図１２】第１の導体と第２の導体の配置方法によるインダクタンスの周波数特性を示す図である。
【図１３】本発明の第５の実施例である電力変換器の配線導体を示す。
【図１４】本発明の第６の実施例である電力変換器の配線導体を示す。
【図１５】本発明の第７の実施例である電力変換器の配線導体を示す。
【図１６】第１の導体と第２の導体の固定方法を示す配線導体実装図である。
【図１７】本発明の第８の実施例である電力変換器の配線導体を示す。
【図１８】本発明の第９の実施例である電力変換器の配線導体を示す。
【図１９】本発明の第１０の実施例であるスナバ回路における実装図である。
【図２０】本発明の第１１の実施例であるクランプ回路における実装側面図である。
【図２１】半導体スイッチング素子をターンオフした際に電流変化が生じる配線部分を示す回路図である。
【図２２】従来の電力変換器の構成例を示す図である。
【図２３】自己消弧型半導体素子に適用する従来のスナバ回路及びクランプ回路の動作を説明する図である。
【図２４】アノードリアクトルを必要としない自己消弧型半導体素子のターンオフ時のスナバ回路を含めた回路動作を説明する図である。
【図２５】スナバ回路を必要としない自己消弧型半導体素子のターンオフ時の回路動作を説明する図である。
【図２６】インダクタンスを低減するための従来の配線実装を示す図である。
【符号の説明】
１，１１，１２…第１の導体、２，２１，２２…第２の導体、３…絶縁物、４…絶縁材、５…導電性ネジ、６…絶縁性ネジ、７…スペーサ、８…絶縁性スペーサ、３１，３１ａ〜３１ｄ…ＧＴＯ、３２，３２ａ，３２ｄ…スナバダイオード、３３，３３ａ，３３ｄ…スナバコンデンサ、３４…スナバ回路内寄生インダクタンス、３５…ダイオード、３６…クランプコンデンサ、３７…クランプ回路内寄生インダクタンス、３８，３８ａ，３８ｂ…クランプダイオード、３９…冷却フィン、４０，４０ａ，４０ｂ…平滑コンデンサ、４１…平滑回路内寄生インダクタンス、４２…クランプダイオード部寄生インダクタンス、４３ａ〜４３ｃ…直流電源−半導体スイッチング素子間寄生インダクタンス、９１…電流方向（紙面裏側から表側方向）、９２…電流方向（紙面表側から裏側方向）、１０１…交流電源、１０２…コンバータ（１相分）、１０３…平滑コンデンサ、１０４…インバータ（１相分）、１０５…交流電動機。

Claims

コンバータ部あるいはインバータ部を備え、該コンバータ部あるいはインバータ部の半導体スイッチング素子により負荷電流を制御する電力変換器において、
該半導体スイッチング素子に電気的に接続し、前記半導体スイッチング素子を通電または遮断する制御に伴い電流変化を生じる第１の板状導体の配線と、
前記第１の板状導体の電流変化に応じて相互電磁誘導による誘導電流を生じる第２の板状導体とを備え、
前記第１の板状導体と第２の板状導体とが対向して近接配置しており、
前記第２の板状導体の一部が前記第１の板状導体の投影面からはみ出ていることを特徴とする電力変換器。
請求項１に記載の電力変換器において、
前記第１の板状導体の配線に、
前記第２の板状導体を前記投影面の一点で電気的に接続したことを特徴とする電力変換器。
交流を直流に変換する、第１の半導体スイッチング素子を備えたコンバータ部と、前記直流を平滑する平滑コンデンサと、前記平滑コンデンサにより平滑された直流を交流に逆変換する、第２の半導体スイッチング素子を備えたインバータ部とを有する電力変換器において、
前記平滑コンデンサと前記コンバータ部または前記インバータ部とを直接または他の部材を介して接続する幅広な第１の板状導体と、該第１の板状導体の一部または全区間で、
前記第１の板状導体の板厚方向に対する投影面と少なくとも一部で重なり且つ少なくとも一部で重ならない部分を有する幅広な第２の板状導体を前記第１の板状導体に対向して近接して配置し、
該第２の板状導体が、前記第１の板状導体の電流変化に応じて相互電磁誘導による誘導電流を生じ、
前記第２の板状導体の投影面中の一点を前記第１の板状導体と電気的に接続したことを特徴とする電力変換器。
請求項３に記載の電力変換器において、
前記第１の板状導体と同一幅の第２の板状導体を、前記第１の板状導体の板厚方向に対する投影面と前記第１の板状導体の幅に対して１０％から６０％の範囲で重なるように、前記第１の板状導体に近接して配置したことを特徴とする電力変換器。
直流入力電圧Ｖｄｃが３ｋＶ以上で、且つ定格電圧Ｖmax の半導体スイッチング素子の遮断電流Ｉｓと前記半導体スイッチング素子のサージ電圧を吸収するスナバコンデンサ容量Ｃｓとの比Ｉｓ／Ｃｓが１ｋＡ／１μＦ以上である請求項１から請求項４のうちいずれか１項に記載の電力変換器において、
直流電源と前記半導体スイッチング素子との間の配線インダクタンスＬ及び前記スナバコンデンサ容量Ｃｓの比が

を満足する電力変換器。
定格電圧Ｖmax 及び遮断時における電流下降率の最大傾きがｄｉ／ｄｔである半導体スイッチング素子を有し、直流入力電圧Ｖｄｃが３ｋＶ以上である請求項１から請求項４のうちいずれか１項に記載の電力変換器において、
直流電源と前記半導体スイッチング素子との間の配線インダクタンスＬが

を満足する電力変換器。
前記第２の板状導体は、前記第１の板状導体との最短距離が３ｍｍ以下であることを特徴とする請求項１から請求項６のうちいずれか１項に記載の電力変換器。
前記第１の板状導体の板厚方向に対する投影面で前記第２の板状導体と重ならない幅が前記第１の板状導体幅の１／２以上であることを特徴とする請求項１から請求項７のうちいずれか１項に記載の電力変換器。
前記第２の板状導体は、前記第１の板状導体の板厚方向に対する投影面で、少なくとも一部で重なる部分を有し且つ前記第１の板状導体の板幅方向に対する少なくとも一方の端部を前記第１の板状導体から遠ざかる方向に折曲げたことを特徴とする請求項１から請求項８のうちいずれか１項に記載の電力変換器。
請求項１から請求項９のうちいずれか１項において、前記第２の板状導体の中央部にスリットを設けたことを特徴とする電力変換器。
前記第２の導体と前記第１の板状導体は絶縁物を介して固定することを特徴とする請求項１から請求項１０のうちいずれか１項に記載の電力変換器。
前記第２の板状導体と前記第１の板状導体は、導電性の接続手段と絶縁性の接続手段とを併用して固定することを特徴とする請求項１１に記載の電力変換器。