JP3750262B2

JP3750262B2 - 受信装置

Info

Publication number: JP3750262B2
Application number: JP07566997A
Authority: JP
Inventors: 勇雄竹内
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-03-27
Filing date: 1997-03-27
Publication date: 2006-03-01
Anticipated expiration: 2017-03-27
Also published as: JPH10271088A

Description

【０００１】
【発明の属する技術分野】
本発明は、周波数成分が互いに直交関係にある複数のキャリアを用いて信号を変調した直交周波数分割多重被変調信号の受信装置に関する。
【０００２】
【従来の技術】
それぞれ周波数が異なる複数のキャリアを用いてデータを変調した被変調信号を復調する復調装置として、ヨーロッパで行われているＤＡＢ（Digital Audio Broadcasting: デジタル音声放送）等で採用されているＯＦＤＭ（Orthogonal Frequency Division Multiplex：直交周波数分割多重) 被変調信号（以下単に、ＯＦＤＭ被変調信号と言う）の復調装置が提案されている。
【０００３】
このＯＦＤＭ変調は、周波数成分が互いに直交関係にある多数のキャリアを用いる被変調信号で、音声データ等のデータを符号化し、その符号化されたデータを各キャリアに割り当てることによって、各キャリアを変調し、各被変調キャリアからなる周波数領域のデジタル信号を、逆高速フーリエ変換することによって、時間領域のデジタル信号に変換し、その時間領域のデジタル信号をＤ／Ａ変換するようにしている。復調側では、かかるＯＦＤＭ被変調信号をＡ／Ｄ変換し、そのＡ／Ｄ変換された信号を高速フーリエ変換すれば、各キャリアに割り当てられた符号化されたデータが得られる。
【０００４】
ＤＡＢにおけるＯＦＤＭ変調では、２ビットデータに１つのキャリアを割り当てることによって、各キャリアはＱＰＳＫ（Qaudrature Phase Sift Keying: 直角位相偏移変調）変調されるので、この変調をＯＦＤＭ−ＱＰＳＫと呼んでいる。
【０００５】
ＯＦＤＭ変調では、高速フーリエ変換のポイント数はキャリアの数に対応し、ＤＡＢ規格ではモードによって数が異なり、モード１では１５３６、モード２では３８４、モード３では１９２、モード４では７６８である。従って、例えば、モード１の場合、ＯＦＤＭ変調によって、２（ビット）×１５３６＝３０７２（ビット）のデータの伝送が可能となる。この伝送単位をシンボルと呼んでいる。又、モード１、２、４の場合は、このシンボルが７６個集まったものがフレームと呼ばれ、モード３の場合は、このシンボルが１５３個集まったものがフレームと呼ばれる。尚、１フレーム内のシンボルの個数には、ヌルシンボルは入っていない。
【０００６】
ＤＡＢ信号は、現在のところ、モード１、２、３、４の信号が知られている。ＤＡＢ信号では、基本周期として、Ｔ（＝１／２０４８ＭＨｚ＝０．４８８２８μsec ）が定められている。ここでは、モード１のＤＡＢ信号を代表して図５に示す。図５では、この基本周期Ｔと、時間とが併記されている。モード１のＤＡＢ信号の１フレームは、１９６６０８Ｔ（＝９６ｍsec ）で、継続時間が２６５６Ｔ（＝１．２９７ｍsec ）の１個のヌルシンボル（シンボル番号Ｉ＝０）と、それに続く継続時間が共に２５５２Ｔ（＝１．２４６ｍsec ）の７６個のシンボル（シンボル番号Ｉ＝１〜７６）から構成されている。
【０００７】
シンボル番号Ｉ＝１〜７６のシンボルは、それぞれその始めの部分の継続時間が５０４Ｔ（＝２４６μsec ）のガードインターバルと、それに続く継続時間が２０４８Ｔ（＝１ｍsec ）の有効シンボルから構成されている。シンボル番号Ｉ＝１〜７６の各シンボルの有効シンボルには、ｋ＝１５３６個の互いに周波数を異にするマルチキャリアが含まれている。０で示されるキャリアが中心周波数のキャリア（そのキャリアの周期がＴである）、１５３６／２（＝７６６）で示されるキャリアが最高周波数のキャリア、−１５３６／２（＝−７６６）で示されるキャリアが最低周波数のキャリアである。１シンボルのデータ量は、１５３６波あり、そのデータ量は１５３６×２ｂｉｔｓ、４８ＣＵ（キャパシティユニット）×６４ｂｉｔｓある。
【０００８】
シンボル番号Ｉ＝１〜７６のシンボルの全体がＯＦＤＭ（オーソゴナルフリケンシディビジョンマルチプレクス：直交周波数分割多重）シンボルと称されている。
【０００９】
例えば、モード１の場合を例にとれば、シンボル番号Ｉ＝０のヌルシンボル、Ｉ＝１のシンボルはＴＦＰＲシンボル（時間周波数位相基準シンボル）とそれぞれ呼ばれ、これら２つのシンボルは、シンクロナイゼイションチャンネル（同期チャンネル）と呼ばれている。シンボル番号Ｉ＝２〜４はＦＩＣ｛ファスト（高速）インフォメーションチャンネル｝と呼ばれ、ＦＩＣ全体は１２個のＦＩＢ（ファストインフォメーションブロック）に分割される。残りのシンボル番号Ｉ＝５〜７６は４つのＣＩＦ（コモンインターリーブドフレーム）と呼ばれるものに分割される。
【００１０】
ところで、ＤＡＢ信号の各シンボルの継続時間はモードによって異なり、モード２の各シンボルの継続時間はモード１の各シンボルの継続時間の１／４、モード３の各シンボルの継続時間はモード１の各シンボルの継続時間の１／８、モード４の各シンボルの継続時間はモード１の各シンボルの継続時間の１／２である。
【００１１】
即ち、ヌルシンボルを除くシンボルの継続時間は、モード１では上述したように、２５５２Ｔ（＝１．２４６ｍsec ）であるが、モード２では６３８Ｔ（＝２５５２Ｔ／４）｛＝３１２μsec （＝１．２４６ｍsec ／４）｝、モード３では３１９Ｔ（＝２５５２Ｔ／８）｛＝１５６μsec （＝１．２４６ｍsec ／８）｝、モード４では１２７６Ｔ（＝２５５２Ｔ／２）｛＝６２３μsec （＝１．２４６ｍsec ／２）｝である。
【００１２】
又、ヌルシンボルを除くシンボル内の有効シンボルの継続時間τ／ｎは、モード１では上述したように２０４８Ｔ（＝１ｍsec ）、モード２では５１２Ｔ（＝２０４８Ｔ／４）｛＝２５Ｏμsec （＝１ｍsec ／４）｝、モード３では２５６Ｔ（＝２０４８Ｔ／８）｛＝１２５μsec （＝１ｍsec ／８）｝、モード４では１０２４Ｔ（＝２０４８／２）｛＝５００μsec （１ｍsec ／２）｝である。
【００１３】
更に、ヌルシンボルを除くシンボル内のガードインターバルの時間は、モード１では５０４Ｔ（＝２４６μsec ）、モード２では１２６Ｔ（＝５０４Ｔ／４）｛＝６１．５μsec （＝２４６μsec ／４）｝、モード３では６３Ｔ（＝５０４Ｔ／８）｛＝３０．７５μsec （＝２４６μsec ／８）｝、モード４では２５２Ｔ（＝５０４Ｔ／２）｛＝１２３μsec （＝２４６μsec ／２）｝である。
【００１４】
以下に、図３及び図４を参照して、従来のデジタル音声放送（ＤＡＢ）受信機について説明する。図３はＤＡＢ受信機の大まかな回路構成を示し、図４はそのＤＡＢ受信機の詳細な回路構成を示す。図３を参照するに、受信アンテナ１によって受信された１．４ＧＨｚ帯の高周波受信信号が、Ｌバンドコンバータ２に供給されて、２００ＭＨｚ帯の高周波受信信号に周波数変換された後、フロントエンド１１に供給される。Ｌバンドコンバータ２からの２００ＭＨｚ帯の高周波信号又は受信アンテナ１０からの７９〜２００ＭＨｚ帯の高周波受信信号が、フロントエンド１１に供給されて、中間周波信号に周波数変換される。この中間周波信号は、チャンネルデコーダ２９に供給されてデコードされる。
【００１５】
チャンネルデコーダ２９からのデコード出力は、ソースデコーダ３８に供給されてデコードされ、これよりデジタル音声信号が得られる。又、チャンネルデコーダ２９からのデコード出力は、データデコーダ３９に供給されてデコードされ、これよりデジタル音声信号以外のデータが得られる。ソースデコーダ３８からのデジタル音声信号は、Ｄ／Ａ変換器４０に供給されてアナログ音声信号に変換され、そのアナログ音声信号が低周波増幅器４１を通じてスピーカ４２に供給される。
【００１６】
システム制御装置４３はフロントエンド１１、チャンネルデコーダ２９、ソースデコーダ３８及びデータデコーダ３９を制御する。
【００１７】
図４を参照するに、Ｌバンドコンバータ２では、受信アンテナ１よりの１．４ＧＨｚ帯の高周波受信信号が、高周波増幅器３に供給されて増幅され、その増幅出力が可変利得増幅器４に供給されて増幅される。この可変利得増幅器４の利得は、ＡＧＣ（自動利得制御器）６よりの制御信号によって制御される。可変利得増幅器４よりの高周波信号が周波数変換器５に供給される。基準発振器９よりの１７．９２ＭＨｚの基準発振信号がＰＬＬ（フェーズロックドループ）回路７に供給され、ＰＬＬ回路７よりの周波数制御信号がＶＣＯ（電圧制御発振器）８に供給され、ＶＣＯ８よりの１．２ＧＨｚの局部発振信号が周波数変換器５に供給されて、可変利得増幅器４から周波数変換器５に供給される１．４ＧＨｚ帯の高周波信号が、２００ＭＨｚ帯の高周波信号に周波数変換される。この２００ＭＨｚ帯の高周波受信信号がＡＧＣ６に供給されて、可変利得増幅器４に供給される利得制御信号が生成される。
【００１８】
フロントエンド１１では、Ｌバンドコンバータ２からの２００ＭＨｚ帯の高周波信号又は受信アンテナ１０からの７９〜２００ＭＨｚ帯の高周波受信信号が、バンドパスフィルタ１３に供給されて、２００ＭＨｚ帯の高周波信号又は７９〜２００ＭＨｚ帯の高周波受信信号のうちの希望波受信信号が濾波され、その出力信号が、可変利得増幅器１４に供給されて増幅される。この可変利得増幅器１４はＡＧＣ１６よりの利得制御信号によって利得が制御される。この可変利得増幅器１４の増幅出力は、ヌル検出器１７及び周波数変換器１９に供給される。ヌル検出器１７では、フレームからヌルシンボルが検出され、そのヌルシンボルに基づいて、出力端子Ｔ２に時間同期信号が出力され、この時間同期信号はフレーム同期発生器３３に供給されて同期が掛けられる。又、可変利得増幅器１４よりの高周波信号がＡＧＣ１６に供給されて、利得制御信号が生成される。
【００１９】
基準発振器９よりの１７．９２ＭＨｚの基準発振信号がＰＬＬ回路２０に供給される。ＰＬＬ回路２０よりの周波数制御信号はＶＣＯ（電圧制御発振器）２２に供給される。このＰＬＬ回路２０は、システム制御装置４３から入力端子Ｔ１に供給される選局制御信号によって、その周波数制御信号が制御され、即ち、ＶＣＯの２２の発振周波数が選局周波数に応じて制御される。ＶＣＯ２２よりの局部発振信号が周波数変換器１９に供給されて、バンドパスフィルタ１５から周波数変換器１９に供給される２００ＭＨｚ帯の高周波信号又は７９〜２００ＭＨｚ帯の高周波受信信号が、３８．９１２ＭＨｚ帯の第１中間周波信号に周波数変換される。
【００２０】
周波数変換器１９よりの第１中間周波数信号は、帯域通過中心周波数が３８．９１２ＭＨｚの表面弾性波バンドパスフィルタ２３を通じて、可変利得増幅器２４に供給されて増幅される。この可変利得増幅器２４はＡＧＣ２８からの利得制御信号によって利得が制御される。尚、このＡＧＣ２８では、１フレーム中のＭ個のキャリアのうち、所定基準レベル以上のものが所定個数ｍ以上あるととき、可変利得増幅器２４の利得を下げ、所定個数ｍ未満のときは、可変利得増幅器２４の利得を上げるように、可変利得増幅器２４の利得を制御する。可変利得増幅器２４よりの３８．９１２ＭＨｚ帯の第１中間周波信号が周波数変換器２５に供給される。基準発振器９よりの１７．９２ＭＨｚの基準発振信号が、２逓倍回路２６に供給されて２逓倍され、これより得られた３５．８４ＭＨｚの局部発振信号が、周波数変換器２５に供給されて、可変利得増幅器２４から周波数変換器２５に供給される３８．９１２ＭＨｚの第１の中間周波信号が、周波数が３．０７２ＭＨｚの第２の中間周波信号に周波数変換される。この第２の中間周波数信号が、帯域通過中心周波数が３．０７２ＭＨｚのバンドパスフィルタ２７を通じて、ＡＧＣ２８に供給されて、可変利得増幅器２４の利得を制御する利得制御信号が生成される。
【００２１】
チャンネルデコーダ２９では、フロントエンド１１のバンドパスフィルタ２７よりの第２中間周波信号（ベースバンドのＯＦＤＭ被変調信号）が、Ａ／Ｄ変換器３０に供給されてデジタルデータ、即ち、デジタルＯＦＤＭ被変調信号に変換される。このデジタルデータがバンドパスフィルタ（隣接チャンネルのデジタルデータを除去するためのフィルタ）３１を通じて、デジタルＩ／Ｑ復調器３２及びフレーム同期発生器３３に供給される。Ｉ／Ｑ復調器３２からは実数部データ及び虚数部データが得られ、これらデータがＡＦＣ（自動周波数制御回路）３４に供給される。
【００２２】
ＡＦＣ３４によって周波数制御された時系列の実数部データ及び虚数部データは、フレーム同期発生器３３よりのフレーム同期信号と共に、ＦＦＴ（高速フーリエ変換）回路３５に供給される。ＦＦＴ回路３５は、ＦＦＴ（高速フーリエ変換器）３５ａ及びその次段の差動復号器３５ｂから構成される。ＦＦＴ３５ａからデジタルレベル信号ｒ及びデジタル位相信号θが得られ、これらデジタルレベル信号ｒ及びデジタル位相信号θが差動復号器３５ｂに供給されて差動復号されて、デジタル差動レベル信号Δｒ及びデジタル差動位相信号Δθが得られ、そのうちデジタル差動位相信号Δθのみが、ビタビ復調器３７に供給されてビタビ復調される。
【００２３】
ビタビ復調器３７の出力は、ソースデコーダ３８及びデータデコーダ３９に供給される。ＤＳＰ（デジタルシグナルプロセッサ）３６は、ＦＦＴ回路３５及びビタビ復調器３７における必要な演算を行っている。ＦＦＴ３５ａでは、各キャリアの位相及び振幅の演算を、ＤＳＰ３６の助けを借りて行っている。ＤＳＰ３６及びビタビ復調器３７には、システム制御装置４３から入力端子Ｔ３を通じて供給される、モードに応じたフレームの長さ及びキャリアの数を示す指示信号が供給される。
【００２４】
ソースデコーダ３８は、順次縦続接続された周波数デインターリーブ回路、時間デインターリーブ回路、エラー訂正回路から構成される。ソースデコーダ３８からはデジタル音声信号が出力され、そのデジタル音声信号はＤ／Ａ変換器４０に供給されてアナログ音声信号に変換され、その音声信号が低周波増幅器４１を通じてスピーカ４２に供給される。
【００２５】
データデコーダ３９からは、例えば、音楽のタイトル、アーティスト名、歌詞等の音楽に関するデータ、ニュース、交通情報、静止画等のデータが出力される。
【００２６】
【発明が解決しようとする課題】
図４について説明した従来のＤＡＢ受信機には、次のような欠点があった。図４のＤＡＢ受信機のフロントエンド１１には、高周波受信信号の供給される可変利得増幅器１４及びその利得を制御する自動利得制御器（ＡＧＣ）１６からなる高周波受信信号に対する第１の自動利得制御手段と、中間周波信号（第１の中間周波信号）の供給される可変利得増幅器２４及びその利得を制御する自動利得制御器（ＡＧＣ）２８からなる中間周波信号（第１の中間周波信号）に対する第２の自動利得制御手段が設けられている。
【００２７】
かかる第１及び第２の自動利得制御手段の応答速度を高速にすると、周波数成分が互いに直交関係にある複数のキャリアを用いて情報信号が変調されてなる直交周波数分割多重被変調信号のフレームのヌルシンボル期間や、フェージングやマルチパスによるヌルシンボル期間以外のシンボル期間のキャリアのレベル低下部分で、第１及び第２の自動利得制御手段の各可変利得増幅器の利得が急激に高くなり、直交周波数分割多重被変調信号のＳ／Ｎが極端に低下したり、ノイズが不必要に増幅されたりする。
【００２８】
又、図４のチャンネルデコーダ２９において、ＦＦＴ回路３５の差動復号器３５ｂよりのデジタル差動位相信号Δθが、チャンネルデコーダ（復調装置）２９の復調出力となるが、直交周波数分割多重被変調信号のフレームのヌルシンボル期間以外のシンボル期間のキャリアのレベルが、第１及び第２の自動利得制御手段の各可変利得増幅器によって、大幅に増幅されると、チャンネルデコーダ（復調装置）２９の復調出力であるデジタル差動位相信号が大きく歪んでしまう。
【００２９】
かかる点に鑑み、本発明は、周波数成分が互いに直交関係にある複数のキャリアを用いて情報信号が変調されてなる直交周波数分割多重被変調信号の受信信号が供給される第１の自動利得制御手段と、その第１の自動利得制御手段よりの直交周波数分割多重被変調信号の受信信号が供給される周波数変換手段と、その周波数変換手段よりの直交周波数分割多重被変調信号の中間周波信号が供給される第２の自動利得制御手段と、直交周波数分割多重被変調信号のヌルシンボル期間を検出するヌル検出手段とを備えるフロントエンド並びに、そのフロントエンドの第２の自動利得制御手段よりの直交周波数分割多重被変調信号の中間周波信号がＡ／Ｄ変換されるＡ／Ｄ変換手段と、そのＡ／Ｄ変換手段よりのデジタル直交周波数分割多重被変調信号が供給される時間同期信号発生手段と、デジタル直交周波数分割多重被変調信号が供給される自動周波数制御手段と、その自動周波数制御手段よりの自動周波数制御された直交周波数分割多重被変調信号及び時間同期信号発生手段よりの時間同期信号が供給される高速フーリエ変換手段とを備え、その高速フーリエ変換手段よりデジタル情報信号が得られるようにした復調装置を有する受信装置において、第１及び第２の自動利得制御手段それぞれの可変利得増幅器の利得の急激な上昇による、直交周波数分割多重被変調信号のフレームのヌルシンボルの期間における高速フーリエ変換手段よりのノイズの発生を軽減することのできるものを提案しようとするものである。
【００３０】
又、本発明は、かかる前提となる受信装置において、直交周波数分割多重被変調信号のＳ／Ｎの低下による、高速フーリエ変換手段よりの復調出力であるデジタル情報信号の歪みの発生を軽減することのできるものを提案しようとするものであ。
【００３１】
【課題を解決するための手段】
本発明は、周波数成分が互いに直交関係にある複数のキャリアを用いて情報信号が変調されてなる直交周波数分割多重被変調信号の受信信号が供給される自動利得制御手段と、その自動利得制御手段よりの直交周波数分割多重被変調信号がＡ／Ｄ変換されるＡ／Ｄ変換手段と、そのＡ／Ｄ変換手段よりのデジタル直交周波数分割多重被変調信号が供給される時間同期信号発生手段と、デジタル直交周波数分割多重被変調信号が供給される自動周波数制御手段と、その自動周波数制御手段よりの自動周波数制御された直交周波数分割多重被変調信号及び時間同期信号発生手段よりの時間同期信号が供給される高速フーリエ変換手段とを備え、その高速フーリエ変換手段よりデジタル情報信号が得られるようにした受信装置において、ヌル検出器によってヌルシンボル期間が検出されたときは、そのヌル検出器よりの検出出力によって、第１及び第２の自動利得制御手段の応答速度を低速に制御するようにしたものである。
【００３２】
かかる本発明によれば、自動利得制御手段の可変利得増幅器の利得の急激な上昇による、直交周波数分割多重被変調信号のフレームのヌルシンボルの期間における高速フーリエ変換手段よりのノイズの発生を軽減することができる。
【００３３】
【発明の実施の形態】
以下に、図１を参照して、本発明の実施例を詳細に説明する。図１のＤＡＢ受信機（受信装置）の大部分の構成は、図４と同様なので、図１において、図４と対応する部分には同一符号を付して、重複説明を省略し、図４と異なる部分を説明する。
【００３４】
図１のＤＡＢ受信機のフロントエンド１１には、図４のＤＡＢ受信機のフロントエンド１１と同様に、高周波受信信号の供給される可変利得増幅器１４及びその利得を制御する自動利得制御器（ＡＧＣ）１６からなる高周波受信信号に対する第１の自動利得制御手段と、中間周波信号（第１の中間周波信号）の供給される可変利得増幅器２４及びその利得を制御する自動利得制御器（ＡＧＣ）２８からなる中間周波信号（第１の中間周波信号）に対する第２の自動利得制御手段が設けられている。
【００３５】
これらＡＧＣ１６、２８はそれぞれ可変インピーダンス手段を備え、それぞれ可変利得増幅器１４、２４の帰還回路を構成する。これらＡＧＣ１６、２８は、それぞれ可変時定数回路を備え、その可変時定数回路の時定数を小さくすると、応答速度が高速となり、大きくすると、応答速度が低速になるように構成されている。
【００３６】
先ず、これらＡＧＣ１６、２８の可変時定数回路は、ヌル検出器１７の検出出力によって、その時定数が制御され、周波数成分が互いに直交関係にある複数のキャリアを用いて情報信号が変調されてなる直交周波数分割多重被変調信号の各フレームのヌルシンボル期間では、時定数が大きくされて、応答速度が低速になされ、ヌルシンボル期間以外では、時定数が小さくされて、応答速度が高速になされる。この場合、あるフレームでヌルシンボルの期間が検出されても、ＡＧＣ１６、２８の可変時定数回路の時定数が大きくされるのは、次のフレームのヌルシンボルの期間である。
【００３７】
チャンネルデコーダ２９のＦＦＴ（高速フーリエ変換）回路３５は、デジタルレベル信号ｒ及びデジタル位相信号θの得られるＦＦＴ（高速フーリエ変換器）３５ａ及びそのＦＦＴ３５ａよりのデジタルレベル信号ｒ及びデジタル位相信号θが供給されて、デジタル差動レベル信号Δｒ及びデジタル差動位相信号Δθが出力される差動復号器３５ｂから構成されている。
【００３８】
しかして、ＦＦＴ３５ａ及び差動復号器３５ｂ間に、ＦＦＴ３５ａからのデジタルレベル信号を増幅するデジタル可変利得増幅器６２を設ける。デジタル可変利得増幅器６２から出力される増幅されたデジタルレベル信号が供給され、その増幅されたデジタルレベル信号のフレーム毎の平均レベルに応じて、その平均レベルが所定基準レベルより高いときは、利得を高くし、その平均レベルが所定基準レベル以下のときは、利得を低くする自動利得信号を、デジタル可変利得増幅器６２に供給するデジタル自動利得制御器（ＡＧＣ）６１を設ける。このＡＧＣ６１は、フロントエンド１１のＡＧＣ１６、２８の応答速度をも制御する。
【００３９】
可変利得増幅器６２よりのデジタルレベル信号ｒのレベルが所定基準レベル以下のときは、ＡＧＣ６１よりの自動利得制御信号によって、ＡＧＣ１６、２８の可変時定数回路の時定数を大きくして応答速度を低速にし、デジタルレベル信号のレベルが所定基準レベルを越えるときは、ＡＧＣ６１よりの自動利得制御信号によって、ＡＧＣ１６、２８の可変時定数回路の時定数を小さくして応答速度を高速にする。
【００４０】
図２Ｂに示すように、フェージングやマルチパスによって、複数のキャリアのレベルｒ₁、ｒ₂、ｒ₃、…………、ｒ_(M-1)、ｒ_M間に大きな差があるときは、ＡＧＣ２８によって、可変利得増幅器２４の利得下げるようにする。即ち、このＡＧＣ２８では、１フレーム中のＭ個のキャリアのうち、所定基準レベル以上のものが所定個数ｍ以上あるととき、可変利得増幅器２４の利得を下げ、所定個数ｍ未満のときは、可変利得増幅器２４の利得を上げるように、可変利得増幅器２４の利得を制御する。又、１フレーム中のＭ個のキャリアのうち、所定基準レベル以上のものが所定個数ｍ未満のときは、ＡＧＣ６１よりの自動利得制御信号によって、ＡＧＣ１６、２８の可変時定数回路の時定数を大きくして、応答速度を低速にする。因み、図２Ａは、複数のキャリアのレベルｒ₁、ｒ₂、ｒ₃、…………、ｒ_(M-1)、ｒ_Mが揃っている場合を示す。尚、Ｍは、モード１の直交周波数分割多重被変調信号の場合、１５３６である。
【００４１】
差動復号器３５ｂ及びビタビ復号器３７間に掛算器６３設ける。そして、この掛算器６３によって、差動復号器３５ｂよりの複数のキャリアのうちの任意のキャリアのデジタル差動位相レベルΔθに対し、その任意のキャリアのデジタルレベルｒが所定基準レベル以上のときは、その任意のキャリアの現在のデジタルレベルｒ_t、１シンボル周期Ｔ前のデジタルレベルｒ_t-T及び定数を掛け算してビタビ復調器３７に供給し、その任意のキャリアのデジタルレベルｒが所定基準レベル未満のときは、０レベルを掛け算して、ビタビ復調器３７に供給する。
【００４２】
これを図２Ｃを参照して、具体的に説明する。図２Ｃは、差動復号器３５ｂより出力されるデジタル差動レベルΔｒ及びデジタル差動位相Δθを、直交Ｉ、Ｑ座標上の原点Ｏから、第１、第２、第３及び第４象限の点Ｐ１、Ｐ２、Ｐ３、Ｐ４に向かうベクトルで表し、それぞれのベクトルの長さ及び角度をそれぞれΔｒ１〜Δｒ４及びΔθ１〜Δθ４で表したものである。これらの点Ｐ１〜Ｐ４が、半径が１の円周上にあり、即ち、Δｒ１〜Δｒ４が共に１となり、且つ、Δθ１、Δθ２、Δθ３及びΔθ4が、それぞれπ／４、３π／４、−３π／４、−π／４のときは、原点Ｏから点Ｐ１〜Ｐ４に向かうベクトルは基準値（０，０）、（０，１）、（１，１）、（１，０）を示すものとする。そして、基準値（０，０）、（０，１）、（１，１）、（１，０）におけるデジタル差動位相メトリックをそれぞれ７、０、−７、０とする。
【００４３】
複数のキャリアのうちの任意のキャリアのデジタル差動位相レベルに対し、該任意のキャリアのデジタルレベルが所定基準レベル以上のときは、掛算器６３でにおいて、原点Ｏから点Ｐ１〜Ｐ４に向かうベクトルのデジタル差動位相Δθ１、Δθ２、Δθ３、Δθ４がそれぞれπ／４、３π／４、−３π／４、−π／４の場合、Δθ１、Δθ２、Δθ３、Δθ４の差動位相メトリックは、基準の差動位相メトリック７、０、−７、０にそれぞれ現在のデジタルレベルｒ_t、１シンボル周期前のデジタルレベルｒ_-T及びσ（定数）（ここでは、σ・ｒ_t・ｒ_-T＜１となる）を掛けて、例えば、３、０、−３、０にして、ビタビ復調器３７に供給する。
【００４４】
又、複数のキャリアのうちの任意のキャリアのデジタル差動位相レベルに対し、該任意のキャリアのデジタルレベルが所定基準レベル未満のときは、掛算器６３において、原点Ｏから点Ｐ１〜Ｐ４に向かうベクトルのデジタル差動位相Δθ１、Δθ２、Δθ３、Δθ４がそれぞれπ／４、３π／４、−３π／４、−π／４の場合、Δθ１、Δθ２、Δθ３、Δθ４の差動位相メトリックは、基準の差動位相メトリック７、０、−７、０にそれぞれ０を掛けて、ビタビ復調器３７に供給する。
【００４５】
【発明の効果】
本発明によれば、ヌル検出器によってヌルシンボル期間が検出されたときは、そのヌル検出器よりの検出出力によって、自動利得制御手段の応答速度を低速に制御するようにしたので、自動利得制御手段の可変利得増幅器の利得の急激な上昇による、直交周波数分割多重被変調信号のフレームのヌルシンボルの期間における高速フーリエ変換手段よりのノイズの発生を軽減することのできる受信装置を得ることができる。
【００４６】
また本発明によれば、高速フーリエ変換手段及び差動復号手段間に、デジタルレベル信号が供給されるデジタル自動利得制御手段を設け、そのデジタル自動利得制御手段よりの自動利得制御信号によって、自動利得制御手段の応答速度を制御するようにしたので、直交周波数分割多重被変調信号のＳ／Ｎの低下による、高速フーリエ変換手段よりの復調出力であるデジタル情報信号の歪みの発生を軽減することのできる受信装置を得ることができる。
【００４７】
また本発明によれば、デジタルレベル信号のレベルが所定基準レベル以下のときは、デジタル自動利得制御手段よりの自動利得制御信号によって、自動利得制御手段の応答速度を低速に制御するようにしたので、直交周波数分割多重被変調信号のＳ／Ｎの低下による、高速フーリエ変換手段よりの復調出力であるデジタル情報信号の歪みの発生を軽減することのできる受信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例のＤＡＢを示すブロックである。
【図２】信頼度の説明図である。
【図３】従来のＤＡＢ受信機の概略の回路構成を示すブロック線図である。
【図４】従来のＤＡＢ受信機の詳細な回路構成を示すブロック線図である。
【図５】モード１のフレームの構成を示す線図である。
【符号の説明】
３５高速フーリエ変換（ＦＦＴ）回路、３５ａ高速フーリエ変換器（ＦＦＴ）、３５ｂ差動復号器、６１デジタルＡＧＣ、６２可変利得増幅器、６３掛算器。

Claims

周波数成分が互いに直交関係にある複数のキャリアを用いて情報信号が変調されてなる直交周波数分割多重被変調信号の受信信号が供給される自動利得制御手段と、該自動利得制御手段よりの直交周波数分割多重被変調信号がＡ／Ｄ変換されるＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段よりのデジタル直交周波数分割多重被変調信号が供給される時間同期信号発生手段と、上記デジタル直交周波数分割多重被変調信号が供給される自動周波数制御手段と、該自動周波数制御手段よりの自動周波数制御された直交周波数分割多重被変調信号及び上記時間同期信号発生手段よりの時間同期信号が供給される高速フーリエ変換手段と、該高速フーリエ変換手段よりのデジタルレベル信号及びデジタル位相信号が供給される差動復号手段とを備え、該差動復号手段よりデジタル情報信号のデジタル差動位相信号が得られるようにした復調装置を有する受信装置において、
上記高速フーリエ変換手段及び上記差動復号手段間に、上記デジタルレベル信号が供給されるデジタル自動利得制御手段を設け、
該デジタル自動利得制御手段よりの自動利得制御信号によって、上記自動利得制御手段の応答速度を制御するようにしたことを特徴とする受信装置。
上記自動利得制御手段よりの直交周波数分割多重被変調信号のヌルシンボル期間を検出するヌル検出手段をさらに備え、
上記ヌル検出手段によって上記ヌルシンボル期間が検出されたときは、該ヌル検出手段よりの検出出力によって、上記自動利得制御手段の応答速度を低速に制御するようにしたことを特徴とする請求項１に記載の受信装置。
上記デジタルレベル信号のレベルが所定基準レベル以下のときは、上記デジタル自動利得制御手段よりの自動利得制御信号によって、上記自動利得制御手段の応答速度を低速に制御するようにしたことを特徴とする請求項１に記載の受信装置。