JP3746080B2

JP3746080B2 - 薄膜型電子源の駆動方法

Info

Publication number: JP3746080B2
Application number: JP1808094A
Authority: JP
Inventors: 睦三鈴木; 敏明楠; 進佐々木; 正成清; 絵実子山田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-02-15
Filing date: 1994-02-15
Publication date: 2006-02-15
Anticipated expiration: 2021-02-15
Also published as: JPH07226146A

Description

【０００１】
【産業上の利用分野】
本発明は薄膜型電子源に関する。
【０００２】
【従来の技術】
薄膜型電子源は，上部電極−絶縁層−下部電極の３層構造の薄膜の上部電極−下部電極間に電圧を印加して，上部電極表面から真空中に電子を放出させるものである。上部電極，下部電極に金属を用いたＭＩＭ（金属−絶縁層−金属）型電子源や，一方の電極に半導体を用いたＭＩＳ（金属−絶縁層−半導体）型電子源などがある。ここで、金属電極は、金属と表現できる程度まで不純物をドープした半導体の電極を含む。
【０００３】
ＭＩＭ型電子源については，例えば特願平５−２１３７４４号に述べられている。薄膜型電子源の動作原理を図２に示した。上部電極１１と下部電極１３との間に電圧を印加して，絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ以上にすると，下部電極１３中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し，絶縁層１２，上部電極１１の伝導帯へ出現する。これらの電子のうち，上部電極１１の仕事関数φ以上のエネルギーを有する電子は，真空中に放出されることになる。下部電極１３から上部電極１１に流れる電流をダイオード電流Ｉｄ，真空中に放出される電流を放出電流Ｉｅと呼ぶと，放射比Ｉe／Ｉdは通常１／１０³〜１／１０⁵程度である。現在までに，Au-Al₂O₃-Al構造においてこの原理による電子放出が観測されている。この電子源は，上部電極１１の表面が環境ガスの付着により汚染して仕事関数φが変化しても電子放出特性には大きな影響がない，などの電子源として優れた性質を有しており，新型電子源として期待されている。
【０００４】
【発明が解決しようとする課題】
薄膜型電子源からの放出電流Ｉeは，下部電極１３−絶縁層１２間のポテンシャル障壁を越えるトンネル電子放出過程で支配されているので，上部電極１３−下部電極１１間電圧Ｖdを大きくすれば，Ｉeも大きくなる。しかし，Ｖdを大きくすると，絶縁層１２内の電界も増加するため絶縁破壊による薄膜型電子源の破壊が発生しやすくなる。
【０００５】
また，特願平５−２８３０５４に述べられているように，放出電子の運動エネルギーの広がり（エネルギー分散）は，Ｖdと薄膜型電子源表面の仕事関数φとの差Ｖd−φと対応しており，Ｖd−φ≦１．５ｅＶとすることによりエネルギー分散が小さい電子ビームを得ることができる。このような観点からも，Ｖdを小さく保ったままでＩeを大きくすることが望まれていた。
【０００６】
本発明の目的は，電極間電圧Ｖdを小さく保ったままで放出電流Ｉeを大きくすることにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の代表的なものにおいては、下部電極と上部電極との間に絶縁層を挟み込んだ構造を有し、上部電極に正極性の電圧を印加することにより下部電極から絶縁層に流れ込んだトンネル電子の一部が上部電極表面から放出される薄膜型電子源の駆動方法において、下部電極と上部電極との間に極性が交互に反転する電界を印加し、上部電極に負極性の電圧を印加することにより、上部電極に正極性の電圧を印加した際に絶縁層にトラップされた電子の一部は、下部電極に向けて移動・トラップされ、上部電極に正極性の電圧を印加した際、正極性の電圧印加による外部電界と、下部電極に向けて移動・トラップされた電子による外部電界と順方向の内部電界との足し合わせた電界が絶縁層に印加されることを特徴とする。
【０００８】
【作用】
本発明の作用を図３（ａ）乃至図３（ｄ）及び図４により説明する。図３（ａ）に示したように、薄膜素子の上部電極１１の電位をアースとし，下部電極１３に負の電圧−Ｖd1を印加すると，絶縁層１２に高電界がかかるために，トンネル電子が下部電極１３から上部電極１１に向かって流れる。このとき，下部電極１３から絶縁層１２に流れ込んだ電子のうち大部分のものは上部電極１１に到達してダイオード電流Ｉdとなる。しかし，一部の電子は，絶縁層中の不純物準位や欠陥準位にトラップされて，絶縁層中に残る。電子を捕獲する欠陥は，金属と絶縁層との界面に特に多いため，トラップされた電子３２は絶縁層内に内部電界を形成する。図３（ｂ）からわかるように，この内部電界は外部電界とは逆方向なので，絶縁層に印加される実効的な電界強度は減少し，したがって，トンネル電流も減少する。
【０００９】
ここで，図３（ｃ）に示したように，下部電極１３に印加する電圧を＋Ｖd2にすると上部電極１１から下部電極１３に向かってトンネル電子が流れる。図３（ｂ）の段階で生成したトラップされた電子３２は，この外部印加電界により，下部電極１３に向かって移動する。しかし，トンネル電子の一部は，下部電極１３−絶縁層１２間の界面の不純物準位や欠陥準位にトラップされるために，外部電界と逆方向の内部電界が発生する（図３（ｄ））。そこで，再度下部電極１３に−Ｖd1の電位を印加すると，この内部電界と外部電界との足し合わせた電界が絶縁層に印加されるために，多量のトンネル電子が流れ，真空中への放出電子の量も増える。
【００１０】
このように，絶縁層に印加する電界の極性を交互に変えると，絶縁層にトラップされた電子３２による内部電界の影響が小さくなるので，効率よく電子を放出させることができる。また，絶縁層中の不純物準位や欠陥準位に電子がたまると，絶縁層の劣化の原因となる。印加電圧の極性を交互に変えた場合には，不純物準位・欠陥準位へのトラップ電子３２の蓄積を防げるので，絶縁層の劣化も防止でき，薄膜型電子源の長寿命化が達成できる。
【００１１】
また、薄膜型電子源の動作モードには，フォーミング状態とフォーミングが発生していない非フォーミング状態の２つがあるが、本発明は両方の動作モードに適用可能である。フォーミング状態は、非フォーミング状態の薄膜型電子源の絶縁層に高電界が印加されることにより発生し，微視的なレベルで絶縁破壊に近い現象が起こった状態を指し、ダイオード電流と印加電圧との間に微分負性抵抗が現れることで特徴づけられる。
【００１２】
本発明は、非フォーミング状態の薄膜型電子源に対して用いると、非フォーミング状態を安定化できるので特に有効である。すなわち、フォーミング状態での電子放出には，放出電流にノイズが大きいという問題がある。一方、非フォーミング状態での電子放出には，この問題がなく、さらにはダイオード電流と放出電流の比も向上するので、本発明を用いて非フォーミング状態を安定化することは有効である。非フォーミング状態での動作は、特願平５−２１３７４４号で示されているように，絶縁層の膜質を改善することにより可能である。
【００１３】
次に，本発明により非フォーミング状態を安定化できる理由を示す。まず、フォーミングが発生するメカニズムを図４を用いて簡単に説明する。絶縁層１２に１〜１０ＭＶ／ｃｍ程度の高電界を印加すると，エレクトロマイグレーションにより上部電極１１中の金属原子が絶縁層１２中にしみだし，ミクロスケールの導電経路３０（フィラメント）が形成される。いったん導電経路３０が形成されると，そこに電界が集中するために，導電経路３０はさらに延びていく。この微小導電経路３０が上部電極１１−下部電極１３間でつながると，大きな電流が流れる。すると，この電流により発生するジュール熱で微小導電経路３０が焼損する。この後，導電経路３０の形成が再開する。このように，導電経路３０の焼損過程が起こるために絶縁破壊には至らない。これがフォーミング現象である。このように、フォーミング状態の発生は，高電界中でのエレクトロマイグレーションに起因しているので，本発明のように絶縁層に印加する電界の極性を交互に変化させれば，エレクトロマイグレーションによる金属原子の移動を防ぐことができ、フォーミング状態の発生を防止できる。
【００１４】
また、フォーミング状態の薄膜型電子源に本発明を適用した場合の第１の効果は、前述のように、放出電流が増加することである。第２の効果は、非フォ−ミング状態からフォ−ミング状態への移行は通常不可逆的であるが、本発明を用いると、フォ−ミングした薄膜型電子源が再び非フォ−ミング状態に戻り、ノイズのない電子放出が得られる場合があることである。これは，絶縁層１２中にトラップされた電子が絶縁層の特性劣化を引き起こしてフォーミングが発生した場合には，逆方向電界の印加により，トラップされた電子の数が減少するために，絶縁層の特性がもとに戻るためである。
【００１５】
【実施例】
実施例１
本発明の実施例１を図１を用いて説明する。絶縁性の基板１４上に下部電極１３としてＡｌを１５ｎｍ形成する。Ａｌの形成には，例えばRFマグネトロンスパッタリングを用いる。このＡｌの表面を陽極酸化し，絶縁層１２を形成する。陽極酸化の化成電流を小さな値に制限することにより，絶縁層１２の膜質を向上させることができる。次に，SiO₂やAl₂O₃などの絶縁体を化学気相蒸着法（ＣＶＤ法）などにより50nm程度の膜厚で蒸着し，保護層１５とする。続いて，RFマグネトロンスパッタリングや蒸着法によりＡｕを５nm程度成膜し，上部電極１１とする。さらに，５０nm程度のＡｕ, Ａｌなどを蒸着して電極端子１６とする。
【００１６】
このようにして作製した薄膜型電子放出素子を，真空度1×(1/10⁷) Torr 程度の真空槽内にいれて，電極端子１６すなわち上部電極１１をアース電位として，下部電極１３にパルス電圧を印加する。パルス電圧は，図５に示したように，−Ｖd1＝−５〜−７Ｖ程度の電圧をパルス幅ｔｗ＝１ｍｓの期間印加して，その次に１ｍｓの期間，Ｖd2＝＋１〜５Ｖ程度の電圧を印加する。この例では，くり返し周期Ｔ＝２ｍｓ，ｔｗ＝１ｍｓであるが，この値に限らない。Ｔ＝２μｓ〜１ｓ程度，ｔｗ＝１μｓ〜５００ｍｓ程度とすれば良い。
【００１７】
図６は，Ｖd1＝−５．６Ｖの時に逆バイアス電圧Ｖd2を０〜４Ｖの範囲で変えた時の放出電流Ｉeの変化を示したものである。Ｖd2が大きくなるとともに放出電流Ｉeも増大することがわかる。この理由は前述した。
【００１８】
図７（ａ）および図７（ｂ）は，Ｖd1＝−５．６Ｖ，Ｖd2＝０〜３．５Ｖ，ｔｗ＝５０μｓに設定して，周期Ｔを変えたときの放出電流の大きさＩeを測定した結果である。電子放出のデューティ比ｔw／Ｔは乗じていない。横軸には，図５に示したｔI＝Ｔ−ｔw、すなわち、逆バイアス電圧印加期間の長さをプロットした。図７（ｂ）は図７（ａ）の 0 ≦ ｔI ≦ 5 ms の部分を拡大したものである。また，図７（ａ）および図７（ｂ）において、グラフＡはＶd2＝ 0，グラフＢはＶd2＝ 2.0 V，グラフＣはＶd2＝ 2.5 V，グラフＤはＶd2＝ 3.0 V，グラフＥはＶd2＝ 3.5 Vでのデータである。いずれのＶd2においても，ｔIを大きくすると放出電流Ｉeが増加するが，その増加のしかたは，Ｖd2が大きいほど顕著である。また，いずれのｔIにおいても，Ｖd2を増やすとＩeが増加している。したがって，本発明は印加電圧の周期Ｔは特に規定しない。ただし，長時間にわたって（例えば１０秒）連続的に電圧を印加していると，印加電圧の大きさによっては，非フォーミング状態からフォーミング状態への移行や，絶縁破壊の進行が起こったりするので，好ましくない。
【００１９】
図８は０．１２Ａ／ｃｍ²の化成電流密度で陽極酸化した絶縁層を有するＭＩＭについて，真空中に放出した電子の電流Ｉｅの経時変化を示したものである。Ｖd1＝５．６Ｖ，Ｖd2＝３Ｖ，Ｔ＝４ｍｓ，ｔw＝２ｍｓとしている。図９は，同じ条件で作成したＭＩＭ型電子源を直流電圧で動作させた時のＩｅの経時変化である。図９では，電子放出開始後約１０分後にノイズが発生し始め，フォーミング状態に移行してしまっている。これに対し，図８では，８時間動作後もノイズがなく，非フォーミング状態を保っている。また，図８では，８時間動作期間中の放出電流のドリフトも６％程度と小さい。これは，絶縁層中の不純物準位や欠陥準位などへの電子の蓄積が起こらないためである。
【００２０】
なお，本実施例において，下部電極１３として高配向膜，または単結晶膜を用いると，それを陽極酸化して形成した絶縁層１２の特性は一層向上し，より高性能な電子放出素子が得られる。また，絶縁層１２を陽極酸化で形成する代わりに，スパッタ法や蒸着法などの気相合成法を用いて形成しも良い。
【００２１】
また，図１において，下部電極１３にＳｉを用い，絶縁層１２に熱酸化等の方法で形成したＳｉＯ₂膜を用い，上部電極１１にＡｌや不純物をドープしたＳｉなどを用いても良い。
【００２２】
実施例２
本発明の実施例２を図１１および図１２を用いて説明する。本実施例で用いる薄膜電子源の構造は，実施例１の場合と同じである。本実施例では，印加電圧波形（印加電界波形）に、実施例１の矩形波に代えて正弦波を用いる。ただし，正弦波の電圧振幅は正負で対称である必要はなく，適当なバイアス電圧を重畳してもよい。この場合，図１１に示したように，負の電圧が一定値以上になる期間でのみ電子放出が起こる。正弦波を用いた場合には，印加電圧の急激な変化に伴う突入電流が流れないので，駆動回路消費電力の低減や薄膜電子源の電極の抵抗による電圧降下の防止などに効果がある。また，図１２に示したように，正弦波の一定電圧以上を制限した波形を用いても同様な効果があることは言うまでもない。
【００２３】
実施例３
本発明の実施例３を図１０を用いて説明する。光に対して透明な基板１４の上にＡｌなどで下部電極１３を形成し，この表面を陽極酸化などの方法で酸化し，絶縁層１２を形成する。そして保護層１５を形成した後，Ａｕなどを上部電極１１として形成する。さらに，電極端子１６を形成する。これらの製造プロセスは，先に述べた実施例と同様の方法で作ることができる。電極端子１６，すなわち上部電極１１はアースにしておき，下部電極１３に図５に示した電圧波形を印加する。ただし，先の実施例の場合に比べて，Ｖd1を小さくし，電圧を印加しただけでは，電子放出が起こらないようにする。この状態で下部電極１３に励起光４０を照射すると，光アシスト・トンネリング現象により，光を照射した場所のみ電子放出が起こる。このようにすると，励起光４０の空間的パターンと同じ形に整形した電子ビームを得ることができる。また，励起光４０として短パルスレーザーを用いると，極めてパルス幅が狭いパルス電子ビームを得ることができる。光アシスト・トンネリングを用いた場合でも，絶縁層１２には高電界が印加されるために，絶縁層の劣化が起こる。下部電極１３に印加する電圧の極性を交互に変えることにより，この劣化を防ぐことができる。
【００２４】
【発明の効果】
本発明によれば、薄膜型電子源の放出電流を増やし，かつ非フォーミング状態を安定に長時間保つことが可能になる。この結果，長時間にわたって，ドリフトおよびノイズのない放出電流を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１の薄膜型電子源の断面図である。
【図２】薄膜型電子源の動作原理の説明図である。
【図３】薄膜型電子源に電圧を印加した時の電子の動きを示す図である。
【図４】フォーミング状態への移行のメカニズムの説明図である。
【図５】本発明の実施例１の駆動電圧波形図である。
【図６】本発明の実施例１のＶd2を変えた時の放出電流の変化を示す図である。
【図７】本発明の実施例１のｔIを変えた時の放出電流の変化を示す図である。
【図８】本発明の実施例１の本発明の放出電流の経過変化を示す図である。
【図９】本発明の実施例１の直流電圧で駆動した時の放出電流の変化を示す図である。
【図１０】本発明の実施例３の薄膜型電子源の断面図である。
【図１１】本発明の実施例２の印加電圧波形図である。
【図１２】本発明の実施例２の印加電圧波形図である。
【符号の説明】
１０…真空，１１…上部電極，１２…絶縁層，１３…下部電極，１４…基板，１５…保護層，１６…電極端子，２０…電源，３０…導電経路，３２…トラップされた電子。

Claims

下部電極と上部電極との間に絶縁層を挟み込んだ構造を有し、上記上部電極に正極性の電圧を印加することにより上記下部電極から上記絶縁層に流れ込んだトンネル電子の一部が上記上部電極表面から放出される薄膜型電子源の駆動方法において、上記下部電極と上記上部電極との間に極性が交互に反転する電界を印加し、
上記上部電極に負極性の電圧を印加することにより、上記上部電極に正極性の電圧を印加した際に上記絶縁層にトラップされた電子の一部は、上記下部電極に向けて移動・トラップされ、
上記上部電極に正極性の電圧を印加した際、上記正極性の電圧印加による外部電界と、上記下部電極に向けて移動・トラップされた電子による上記外部電界と順方向の内部電界との足し合わせた電界が上記絶縁層に印加されることを特徴とする薄膜型電子源の駆動方法。
請求項１において、
上記絶縁層は酸化膜で構成されることを特徴とする薄膜型電子源の駆動方法。
金属電極と半導体電極との間に絶縁層を挟み込んだ構造を有し、上記金属電極に正極性の電圧を印加することにより上記半導体電極から上記絶縁層に流れ込んだトンネル電子の一部が上記金属電極表面から放出される薄膜型電子源の駆動方法において、上記金属電極と上記半導体電極との間に極性が交互に反転する電界を印加し、
上記金属電極に負極性の電圧を印加することにより、上記金属電極に正極性の電圧を印加した際に上記絶縁層にトラップされた電子の一部は、上記半導体電極に向けて移動・トラップされ、
上記金属電極に正極性の電圧を印加した際、上記正極性の電圧印加による外部電界と、上記半導体電極に向けて移動・トラップされた電子による上記外部電界と順方向の内部電界との足し合わせた電界が上記絶縁層に印加されることを特徴とする薄膜型電子源の駆動方法。
請求項３において、
上記絶縁層は酸化膜で構成されることを特徴とする薄膜型電子源の駆動方法。