JP3737487B2 - データ保持装置 - Google Patents
データ保持装置 Download PDFInfo
- Publication number
- JP3737487B2 JP3737487B2 JP2003027189A JP2003027189A JP3737487B2 JP 3737487 B2 JP3737487 B2 JP 3737487B2 JP 2003027189 A JP2003027189 A JP 2003027189A JP 2003027189 A JP2003027189 A JP 2003027189A JP 3737487 B2 JP3737487 B2 JP 3737487B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data holding
- nonvolatile memory
- holding device
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はデータ保持装置に関する。
【０００２】
【従来の技術】
ラッチ回路などの順序回路に用いられるデータ保持回路として、たとえば、２つのインバータをループ状に接続した回路が知られている。しかし、このようなデータ保持回路は、通常、データを揮発的にしか保持できないため、電源が遮断されるとデータが失われてしまう。つまり、電源を再投入しても、電源遮断前のデータを復元することができない。
【０００３】
したがって、たとえば、このようなデータ保持回路を利用したシーケンス処理を何らかの理由により中断する場合、データを保持しておくためには電源をＯＮしたままにしなければならないので、その分、電力を消費する。また、停電事故等によりシーケンス処理が中断された場合、最初から処理をやり直さなければならず、時間的ロスが大きい。
【０００４】
このような問題を解決するために、強誘電体コンデンサを用いた図１１に示すような回路１１１が提案されている。回路１１１においては、電界効果トランジスタのゲート容量に直列に強誘電体コンデンサを接続したものが、フリップフロップ接続されている。保存されているデータに対応して強誘電体が分極され、分極の向きに応じて当該電界効果トランジスタの閾値電圧が変化する。電源を遮断しているときであっても、強誘電体の分極は消失しないので、電界効果トランジスタの閾値の変化は保持される。
【０００５】
その後、電源を再投入すると、分極に対応した電界効果トランジスタの閾値のずれが存在するために、データは不定にならずに一意に決まる。このようにして、電源遮断前のデータを復元することができる。
【０００６】
しかしながら、上述の回路１１１には、次のような問題がある。強誘電体コンデンサと電界効果トランジスタのゲート容量が直列に接続されているために、電源電圧が当該強誘電体コンデンサと当該ゲート容量の間で分割される。
【０００７】
このため、電源電圧を一定とすると、強誘電体にかかる電圧が減少するため、信頼性の高いデータ保持が困難となる。また、電界効果トランジスタのゲート容量にかかる電圧も減少するため、トランジスタのソースドレイン間に流れる電流が減少し、回路の動作速度が遅くなってしまう。
【０００８】
上述の問題を解決するために、電源電圧を高くする方法もあるが、トランジスタの信頼性が悪化し、消費電力も上昇する。
【０００９】
この発明は、このような従来のデータ保持回路の問題点を解消し、電源が遮断されてもデータを保持することができ、高速、低消費電力で、かつ、データ保持の信頼性が高いデータ保持装置を提供することを目的とする。
【００１０】
【特許文献１】
特開平５−２５０８８１号公報
【００１１】
【課題を解決するための手段、発明の作用および効果】
請求項１のデータ保持装置は、インバータ回路をループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、記憶ノードと基準電位との間に配置された可変抵抗素子と、可変抵抗素子の抵抗値を制御する不揮発記憶素子と、を備え、データ保持回路に保存されているデータに対応した状態を不揮発記憶素子に記憶し、不揮発性記憶素子に記憶させてあった状態に対応したデータをデータ保持回路に復元させるように構成したこと、を特徴とする。
【００１２】
したがって、電源再投入する際に、記憶ノードに接続された可変抵抗素子の抵抗値に対応して記憶ノードの電位が決定されるから、電源遮断前のデータを復元することができる。
【００１３】
すなわち、電源が遮断されてもデータを保持することができ、かつ、高速、低消費電力で、かつデータ保持の信頼性が高いデータ保持装置を実現することができる。
【００１４】
さらに、電源を供給することで、データをデータ保持回路に自動的に復元させるので、専用の信号を生成する必要が無く、装置全体の回路構成を単純化することができる。
【００１５】
請求項２のデータ保持装置においては、２つの記憶ノードを有し、これらの記憶ノードと基準電位との間に、各々、
可変抵抗素子と、可変抵抗素子の抵抗値を制御する不揮発性記憶素子と、
を配置したこと、を特徴とする。
【００１６】
１対の可変抵抗素子を用い相補的な動作をさせるので、信頼性の高いデータ復元が可能となる。
【００１７】
請求項３のデータ保持装置においては、２つの記憶ノードを有し、一方の記憶ノードと基準電位との間に、可変抵抗素子と、可変抵抗素子の抵抗値を制御する不揮発性記憶素子と、を配置し、他方の記憶ノードと基準電位との間に、前記可変抵抗素子の抵抗値の範囲内の抵抗値を有する抵抗素子を配置したこと、を特徴とする。
【００１８】
このような構成にすることで、より少ない部品点数でデータ保持装置を構成することができる。
【００１９】
更に、前記可変抵抗素子として電界効果トランジスタを備えることにより、小さな面積で可変抵抗素子が作れるので、データ保持装置の面積を小さくすることができる。
【００２０】
また更に、前記不揮発記憶素子として強誘電体コンデンサを備えることにより、強誘電体コンデンサを用いてデータを記憶するから、電源が切断されてもデータは保持される。また、強誘電体の分極状態を制御するのに、特別な高電圧を用意する必要が無く、強誘電体分極へのデータの書き込みも読み出し速度とほぼ同じ速度でできるので高速動作が可能である。
【００２１】
請求項４のデータ保持装置においては、前記可変抵抗素子が、電界効果トランジスタであり、前記不揮発性記憶素子が、強誘電体コンデンサであって、前記電界効果トランジスタのドレイン又はソースが一方の記憶ノードに接続されるとともにゲート電極と前記強誘電体コンデンサの一方の電極が接続され、前記強誘電体コンデンサの他方の電極に他方の記憶ノードの電位を付加することにより、データ保持回路に保持されているデータに対応した分極状態を強誘電体コンデンサに記憶させるよう構成したこと、
を特徴とする。
【００２２】
したがって、データ保持装置のデータを自動的に強誘電体コンデンサの分極として保存することができるので、専用の信号を生成する必要が無く、装置全体の回路構成を単純化することができる。
【００２３】
また、停電等の不意の電源遮断時にも、直前のデータを記憶しているので、電源遮断前のデータを復元することができる。
【００２４】
請求項５のデータ保持装置においては、一方の記憶ノードとゲート電極の間に並列にコンデンサを接続したこと、を特徴とする。
【００２５】
したがって、強誘電体コンデンサに記憶する際に、強誘電体に対応する電圧が効率よく印加され、可変抵抗素子としての電界効果トランジスタの面積を小さく設計することができ、データ保持装置の面積を小さくすることができる。
【００２６】
また、データ遮断時に強誘電体コンデンサにかかる逆バイアス電圧が小さくなるので、データ保持の信頼性を高くすることができる。
【００２７】
請求項６のデータ保持装置は、インバータ回路をループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、記憶ノードと基準電位との間に配置された可変抵抗素子と、可変抵抗素子の抵抗値を制御する不揮発記憶素子と、を備え、データ保持回路に保存されている任意の時点のデータに対応した状態を不揮発記憶素子に記憶し、不揮発性記憶素子に記憶させてあった状態に対応したデータをデータ保持回路に復元させるように構成したこと、を特徴とする。
【００２８】
任意の時点のデータに対応した状態を記憶することができるので、たとえば、エラーの発生した時点（またはその直前）のデータに対応した状態を不揮発性記憶素子に記憶させるように構成することもできる。このように構成すれば、エラー発生の原因追及に利用することが可能となる。また、このように構成すれば、エラー発生時点の如何に関わらず、エラー発生時点（またはその直前）の正しいデータを記憶することができる。このため、電源再投入後、常に正しいデータから処理を再開することが可能となる。
【００２９】
請求項７のデータ保持装置は、前記可変抵抗素子が、電界効果トランジスタであり、
前記不揮発性記憶素子が、強誘電体コンデンサであって、前記電界効果トランジスタのドレイン又はソースが記憶ノードに接続されるとともにゲート電極と前記強誘電体コンデンサの一方の電極が接続され、強誘電体コンデンサのもう一方の電極に不揮発性記憶素子書込み用信号を付加することにより、データ保持回路に保持されている任意の時点のデータに対応した分極状態を強誘電体コンデンサに記憶させるよう構成したこと、を特徴とする。
【００３０】
従って、データ保持装置の任意の時点のデータを強誘電体コンデンサの分極として保存することができるので、たとえば、エラーの発生した時点（又はその直前）のデータを不揮発性記憶素子に記憶させるよう構成することもできる。このように構成すれば、電源再投入後、エラー発生時点（又はその直前）の正しいデータから処理を再開することが可能となる。
【００３１】
更に、前記可変抵抗素子として電界効果トランジスタを備えることにより、小さな面積で可変抵抗素子が作れるので、データ保持装置の面積を小さくすることができる。
【００３２】
また更に、前記不揮発記憶素子として強誘電体コンデンサを備えることにより、強誘電体コンデンサを用いてデータを記憶するから、電源が切断されてもデータは保持される。また、強誘電体の分極状態を制御するのに、特別な高電圧を用意する必要が無く、強誘電体分極へのデータの書き込みも読み出し速度とほぼ同じ速度でできるので高速動作が可能である。
【００３３】
請求項８のデータ保持装置は、２つの記憶ノードを有し、前記電界効果トランジスタのドレイン又はソースを一方の記憶ノードに接続し、不揮発性記憶素子書込み用信号を付加する強誘電体コンデンサの電極を、不揮発性記憶素子書き込み用トランジスタを介して、他方の記憶ノードと、接続したこと、を特徴とする。
【００３４】
従って、データ保持装置のデータを強誘電体コンデンサの分極として保存する任意の時間を指定する信号以外に専用の信号を生成する必要が無い。このため、装置全体の回路構成を単純化することができる。
【００３５】
請求項９のデータ保持方法は、インバータ回路をループ状に接続することによりデータを保持するデータ保持回路と、 記憶ノードと基準電位との間に配置された可変抵抗素子と、
前記可変抵抗素子の抵抗値を制御する不揮発記憶素子と、を備えている、 データ保持装置、を用意し、 データ保持回路のデータを、自動的に不揮発性記憶素子に書き込むステップと、 データ保持装置の電源供給が停止している期間、データ保持回路の最終のデータを、不揮発性記憶素子が保持しているステップと、データ保持装置の電源供給が再開された際に、不揮発性記憶素子が保持していたデータを、データ保持回路に復元するステップと、
を備えたこと、を特徴とする。
【００３６】
したがって、データを保持するのに電源供給が必要ないので装置の消費電力を減らすことができる。また、自動的に不揮発記憶素子にデータを書き込んでいるので、不意の電源供給停止（停電など）の場合でも、電源供給が再開された時にデータが復元されるので、初期設定や計算のやり直しをする必要が無くなる。
【００３７】
請求項１０のデータ保持方法は、インバータ回路をループ状に接続することによりデータを保持するデータ保持回路と、
記憶ノードと基準電位との間に配置された可変抵抗素子と、
前記可変抵抗素子の抵抗値を制御する不揮発記憶素子と、
を備えている、
データ保持装置、を用意し、
任意の時点でのデータ保持回路のデータを、不揮発性記憶素子に書き込むステップと、
データ保持装置の電源供給が停止している期間、不揮発性記憶素子に書き込まれたデータを、不揮発性記憶素子が保持しているステップと、
データ保持装置の電源供給が再開された際に、不揮発性記憶素子が保持していたデータを、データ保持回路に復元するステップと、
を備えたこと、を特徴とする。
【００３８】
したがって、データを保持するのに電源供給が必要ないので装置の消費電力を減らすことができる。また、データ保持装置の任意の時点のデータを不揮発性記憶素子が保持しているので、たとえば、エラーの発生した時点（又はその直前）のデータを不揮発性記憶素子に記憶させるよう構成することもできる。このように構成すれば、電源再投入後、エラー発生時点（又はその直前）の正しいデータから処理を再開することが可能となる。
【００３９】
【発明の実施形態】
図１は、この発明の一実施形態によるデータ保持装置１を示す回路図である。データ保持装置１は、データ保持回路３および不揮発記憶部５を備えている。
【００４０】
データ保持回路３は、ループ状に接続されたインバータ回路７、９を備えている。インバータ回路の出力ノードである記憶ノードＮ１、Ｎ２はトランジスタＭ１、Ｍ２を介して、ビット線ＢＬ１，ＢＬ２に接続されている。
【００４１】
ワード線ＷＬ１、ＷＬ２を制御してトランジスタＭ１、Ｍ２をＯＮ状態にすることで、データ保持回路３のデータの読み出し、書き込みができるよう構成されている。
【００４２】
不揮発記憶部は、可変抵抗素子である電界効果トランジスタＭ３、Ｍ４、強誘電体コンデンサＣ１，Ｃ２，および、コンデンサＣ３，Ｃ４により構成されている。強誘電体コンデンサの一端は、それぞれ、電界効果トランジスタＭ３，Ｍ４のゲート電極に接続されている。第一の強誘電体コンデンサである強誘電体コンデンサＣ１の他端は記憶ノードＮ２に接続され、第二の強誘電体コンデンサである強誘電体コンデンサＣ２の他端は記憶ノードＮ１に接続されている。コンデンサＣ３の一端は電界効果トランジスタＭ３のゲート電極に接続され、コンデンサＣ３の他端は記憶ノードＮ１に接続されている。また、コンデンサＣ４の一端は電界効果トランジスタＭ４のゲート電極に接続され、コンデンサＣ４の他端は記憶ノードＮ２に接続されている。
【００４３】
図２は、図１に示すデータ保持装置１の動作を説明するためのタイミングチャートである。図３Ａは、データを不揮発記憶部５に記憶させる場合の動作を説明するための図面であり、図３Ｂ〜図３Ｃは、強誘電体部５からデータを復元する場合の操作を説明するための図面である。図１〜図２および図３Ａ〜図３Ｃを参照しつつ、データ保持装置１の動作を説明する。
【００４４】
図２において、ビットラインＢＬ１、ＢＬ２にそれぞれ“Ｈ”レベル、“Ｌ”レベルのデータを用意する。その後、ワード線ＷＬ１、ＷＬ２に書き込み用信号５１を付与することで、ビット線上のデータが、データ保持回路３のインバータループに書き込まれる。
【００４５】
その際、図３Ａに示すように、強誘電体コンデンサＣ１、Ｃ２ともに、図中左向きの分極状態が生じる。
【００４６】
その後、図２に示すように、電源電圧ＶＤＤを遮断する。電源電圧ＶＤＤが遮断されても、強誘電体コンデンサＣ１、Ｃ２はそれぞれの分極方向に応じた残留分極を保持している。さらに、残留分極を打ち消すように電荷の移動が生じるため、電界効果トランジスタＭ３のゲート電極には負電荷が、電界効果トランジスタＭ４のゲート電極は正電荷が発生する。
【００４７】
したがって、図４に示すように、電界効果トランジスタＭ３の見かけの閾値電圧は高く、電界効果トランジスタＭ４の見かけの閾値電圧は低くなる。
【００４８】
電源電圧ＶＤＤを再投入する（図２の５３参照）と、記憶ノードＮ１、Ｎ２の電位は上昇していくが、図３Ｂに示すように、電界効果トランジスタＭ４の見かけの閾値電圧が低くなっているので、電界効果トランジスタＭ４を流れる電流が大きく、記憶ノードＮ２の電位上昇速度が記憶ノードＮ１よりも遅くなる。
【００４９】
このようにして生じた記憶ノードＮ１とＮ２の電位差はインバータループによって増幅され、図３Ｃに示すように、記憶ノードＮ１は“Ｈ”レベルに、記憶ノードＮ２は“Ｌ”レベルに固定される。
【００５０】
すなわち、強誘電体コンデンサＣ１、Ｃ２の分極に対応したデータを復元することができる。
【００５１】
ワード線ＷＬ１、ＷＬ２に読み出し用信号５５を付与すると、図２に示すように、ビット線ＢＬ１、ＢＬ２に復元されたデータを取り出すことができる。
【００５２】
一般に、閾値電圧の低い電界効果トランジスタを回路中で用いると、リーク電流が増大してしまうが、このような回路構成にすると、閾値電圧の低い電界効果トランジスタＭ４が接続されている記憶ノードＮ２は“Ｌ”レベルとなっているので、リーク電流が発生しない。
【００５３】
図５は、強誘電体コンデンサＣ１の両端に印可される電圧を説明するための図面であり、データを不揮発記憶部５に記憶させる場合を示す図３Ａの一部を拡大した図面である。
【００５４】
図中、Ｖｄ:第１の基準電位である接地電位GNDおよび第２の基準電位である電源電位Vddの差の絶対値、Ｖｆ:強誘電体コンデンサＣ１の両端に印可される電圧の絶対値、Ｃｆ:強誘電体コンデンサＣ１の等価容量、Ｃｃ:コンデンサＣ３の容量である。
【００５５】
強誘電体に印可される電圧Ｖｆは式（１）で表される。
Ｖｆ＝Ｃｃ／（Ｃｆ＋Ｃｃ）・Ｖｄ ・・・式（１）
ここでは、電界効果トランジスタＭ３のゲート電極とソースおよびドレインとの間の容量、ゲート電極と半導体基板との間の容量は、強誘電体容量Ｃｆやコンデンサ容量Ccと比べて小さいので、無視している。
【００５６】
強誘電体コンデンサＣ１の分極反転を生じるには、強誘電体コンデンサの抗電圧Ｖｆｃより大きな電圧を印可する必要があるので、
Ｖｆ＝Ｃｃ／（Ｃｆ＋Ｃｃ）・Ｖｄ＞Ｖｆｃ ・・・ 式（２）
を満たすように構成されている。
【００５７】
このように、コンデンサＣ３、Ｃ４を用いることで、強誘電体コンデンサＣ１、Ｃ２に効率よく電圧が印可され、データ保持の信頼性を高くすることができる。
【００５８】
なお、この実施形態においては、不揮発記憶部５として１対の強誘電体コンデンサＣ１、Ｃ２、一対の電界効果トランジスタＭ３，Ｍ４、一対のコンデンサＣ３、Ｃ４を用いるようにしたが、この発明はこれに限定されるものではない。たとえば、不揮発記憶部５として１つの強誘電体コンデンサＣ１、１つの電界効果トランジスタＭ３、１つのコンデンサＣ３を用いるようにしてもよい。
【００５９】
図６は、この発明の他の実施形態によるデータ保持装置２１を示す回路図である。不揮発記憶部５として１つの強誘電体コンデンサＣ１、１つの電界効果トランジスタＭ３、１つのコンデンサＣ３と１つの抵抗Ｒ１を用いた点以外は、図１に示すデータ保持装置１と同じ構成である。
【００６０】
見かけの閾値電圧が低くなった電界効果トランジスタＭ３のソースドレイン間を流れる電流をＩ＋、見かけの閾値電圧が高くなった電界効果トランジスタＭ３のソースドレイン間を流れる電流をＩ−とする。電源電圧ＶＤＤを再投入する際に、抵抗Ｒ１を流れる電流ＩＲ１が式（３）を満たすように、抵抗Ｒ１の抵抗値を設定することでデータを復元することができる。
【００６１】
Ｉ＋＞ＩＲ１＞Ｉ− ・・・ 式（３）
【００６２】
このような構成にすることで、図１の実施例よりも少ない部品点数でデータ保持装置を構成することができる。
【００６３】
しかしながら、このような構成にすると、抵抗Ｒ１の抵抗値ばらつきや電界効果Ｍ３の閾値電圧ばらつきの影響を受けやすくなるので、図１の実施例の方が信頼性の高いデータ復元が可能となる。
【００６４】
図７は、この発明の他の実施形態によるデータ保持装置３１を示す回路図である。不揮発記憶部５の強誘電体コンデンサＣ１、Ｃ２の一端に不揮発性記憶素子書き込み信号ＳＮＶを付加できるようになっている。
【００６５】
図８は、図７に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。このタイミングチャートにおいて三重線は高抵抗（Ｈｉｇｈ−Ｚ）状態であることを表している。
【００６６】
不揮発性記憶素子書き込み信号ＳＮＶが高抵抗状態の場合強誘電体コンデンサＣ１、Ｃ２にはほとんど電圧がかからないので、分極反転は起こらず、不揮発性記憶のデータは変化しない。図８に示した例では、不揮発性記憶素子書き込み信号ＳＮＶがＬｏｗ（グランド電位状態）の場合、記憶ノードＮ１がＨｉｇｈ（電源電位状態）であるので強誘電体コンデンサＣ１には左向きの電界が印加される。一方、記憶ノードＮ２がＬｏｗであるのでＣ２にはほとんど電界がかからない。次に、不揮発性記憶素子書き込み信号ＳＮＶがＨｉｇｈの時は、強誘電体コンデンサＣ２に左向きの電界が印加される。すなわち、不揮発性記憶素子書き込み信号ＳＮＶの状態を変化させることで、強誘電体コンデンサＣ１、Ｃ２にデータを書き込むことができる。したがって、最初はＨｉｇｈで、その後Ｌｏｗに状態変化させてもよい。
【００６７】
このような構成にすることで、任意の時点でのデータ保持回路のデータを選択的に強誘電体に保存することができる。
【００６８】
すなわち、図１の実施例では、データ保持装置のデータは常に強誘電体コンデンサに自動的に書き込まれるが、この実施例では不揮発性記憶素子書き込み信号が高抵抗状態でないときのみ強誘電体コンデンサにデータが書き込まれる。そのため、強誘電体に電圧が印加される時間が少なくなり、強誘電体の充放電回数も少なくなるため、高い信頼性を得るとともに、回路の消費電力も抑えることができる。
【００６９】
つぎに、図９は、この発明の他の実施形態によるデータ保持装置３１を示す回路図である。不揮発記憶部５の強誘電体コンデンサＣ１、Ｃ２の一端と記憶ノードＮ２、Ｎ１が不揮発性記憶素子書き込み用トランジスタＭ５、Ｍ６を介して接続されている。不揮発性記憶素子書き込み用トランジスタＭ５、Ｍ６のゲート電極には不揮発性記憶素子書き込み用信号線ＷＬＮＶが接続される。
【００７０】
図１０は、図９に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。
【００７１】
強誘電体コンデンサＣ１、Ｃ２にデータ保持回路３のデータを書き込むには、不揮発性記憶素子書き込み用信号線ＷＬＮＶに信号９１を付与する。信号９１を付与することで不揮発性記憶素子書き込み用トランジスタＭ５、Ｍ６はＯＮ状態になり、強誘電体コンデンサＣ１、Ｃ２に電圧が印加され、データ保持回路３のデータが強誘電体コンデンサＣ１、Ｃ２に不揮発に書き込まれる。電源電圧ＶＤＤを再投入する（図９の７３参照）と、先述のデータ保持装置１と同じ原理で、強誘電体コンデンサＣ１、Ｃ２の分極に対応したデータを復元することができる。
【００７２】
このような構成にすることで、データ保持装置のデータを強誘電体コンデンサの分極として保存する任意の時間を指定する信号９１以外に、高抵抗状態を含むような特別な信号を生成する必要が無い。このため、装置全体の回路構成を単純化することができる。
【００７３】
なお、この実施形態においては、不揮発記憶部５として１対の強誘電体コンデンサＣ１、Ｃ２、１対の電界効果トランジスタＭ３，Ｍ４、一対のコンデンサＣ３、Ｃ４、一対のプレート線選択用トランジスタＭ５、Ｍ６を用いるようにしたが、この発明はこれに限定されるものではない。たとえば、不揮発記憶部５として１つの強誘電体コンデンサＣ１、１つの電界効果トランジスタＭ３、１つのコンデンサＣ３、１つのプレート線選択用トランジスタＭ５を用いるようにしてもよい。
【００７４】
また、上述の各実施形態においては、コンデンサＣ３，Ｃ４として線形のコンデンサを例に説明したが、この発明はこれに限定されるものではない。コンデンサとして、非線形コンデンサ、高誘電体コンデンサおよび強誘電体コンデンサをもちいるようにしてもよい。
【００７５】
また、上述の各実施形態においては、データ保持回路と不揮発記憶部は1対１に対応していたが、この発明はこれに限定されるものではない。例えば、１つのデータ保持回路の記憶ノードに不揮発記憶部を複数個接続することで、複数時点のデータを不揮発に保持することができる。また、１つの不揮発記憶部に複数個のデータ保持回路を切り換えができるように接続することで、１つのデータ保持回路のデータを、他のデータ保持回路に移すこともできる。
【００７６】
また、上述の各実施形態においては、データ保持装置として説明したが、この発明はこれに限定されるものではない。論理回路内のデータを保持する部分、例えば、ラッチ回路やレジスタ回路等にも、この発明を適用することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態によるデータ保持装置１を示す回路図である。
【図２】図１に示すデータ保持装置１の動作を説明するためのタイミングチャートである。
【図３】図３Ａは、データを強誘電体部５に記憶させる場合の動作を説明するための図面である。図３Ｂ〜図３Ｃは、不揮発記憶部５からデータを復元する場合の動作を説明するための図面である。
【図４】不揮発記憶部５における電界効果トランジスタＭ３，Ｍ４の見かけの閾値電圧の変化を表した図面である。
【図５】強誘電体コンデンサＣ１の両端に印可される電圧を説明するための図面である。
【図６】この発明の他の実施形態によるデータ保持装置２１を示す回路図である。
【図７】この発明の他の実施形態によるデータ保持装置３１を示す回路図である。
【図８】図７に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。
【図９】この発明の他の実施形態によるデータ保持装置５１を示す回路図である。
【図１０】図９に示すデータ保持装置５１の動作を説明するためのタイミングチャートである。
【図１１】従来の回路１１１を示す図面である。
【符号の説明】
１・・・・データ保持装置
３・・・・データ保持回路
５・・・・不揮発記憶部
７・・・・インバータ回路
Ｎ１・・・記憶ノード
ＢＬ１・・ビット線
ＷＬ１・・ワード線
Ｍ１・・・電界効果トランジスタ
Ｃ１・・・強誘電体コンデンサ
Ｃ３・・・コンデンサ
ＷＬＮＶ・・不揮発性記憶素子書き込み用信号線
Ｍ５・・・不揮発性記憶素子書き込み用トランジスタ
【発明の属する技術分野】
この発明はデータ保持装置に関する。
【０００２】
【従来の技術】
ラッチ回路などの順序回路に用いられるデータ保持回路として、たとえば、２つのインバータをループ状に接続した回路が知られている。しかし、このようなデータ保持回路は、通常、データを揮発的にしか保持できないため、電源が遮断されるとデータが失われてしまう。つまり、電源を再投入しても、電源遮断前のデータを復元することができない。
【０００３】
したがって、たとえば、このようなデータ保持回路を利用したシーケンス処理を何らかの理由により中断する場合、データを保持しておくためには電源をＯＮしたままにしなければならないので、その分、電力を消費する。また、停電事故等によりシーケンス処理が中断された場合、最初から処理をやり直さなければならず、時間的ロスが大きい。
【０００４】
このような問題を解決するために、強誘電体コンデンサを用いた図１１に示すような回路１１１が提案されている。回路１１１においては、電界効果トランジスタのゲート容量に直列に強誘電体コンデンサを接続したものが、フリップフロップ接続されている。保存されているデータに対応して強誘電体が分極され、分極の向きに応じて当該電界効果トランジスタの閾値電圧が変化する。電源を遮断しているときであっても、強誘電体の分極は消失しないので、電界効果トランジスタの閾値の変化は保持される。
【０００５】
その後、電源を再投入すると、分極に対応した電界効果トランジスタの閾値のずれが存在するために、データは不定にならずに一意に決まる。このようにして、電源遮断前のデータを復元することができる。
【０００６】
しかしながら、上述の回路１１１には、次のような問題がある。強誘電体コンデンサと電界効果トランジスタのゲート容量が直列に接続されているために、電源電圧が当該強誘電体コンデンサと当該ゲート容量の間で分割される。
【０００７】
このため、電源電圧を一定とすると、強誘電体にかかる電圧が減少するため、信頼性の高いデータ保持が困難となる。また、電界効果トランジスタのゲート容量にかかる電圧も減少するため、トランジスタのソースドレイン間に流れる電流が減少し、回路の動作速度が遅くなってしまう。
【０００８】
上述の問題を解決するために、電源電圧を高くする方法もあるが、トランジスタの信頼性が悪化し、消費電力も上昇する。
【０００９】
この発明は、このような従来のデータ保持回路の問題点を解消し、電源が遮断されてもデータを保持することができ、高速、低消費電力で、かつ、データ保持の信頼性が高いデータ保持装置を提供することを目的とする。
【００１０】
【特許文献１】
特開平５−２５０８８１号公報
【００１１】
【課題を解決するための手段、発明の作用および効果】
請求項１のデータ保持装置は、インバータ回路をループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、記憶ノードと基準電位との間に配置された可変抵抗素子と、可変抵抗素子の抵抗値を制御する不揮発記憶素子と、を備え、データ保持回路に保存されているデータに対応した状態を不揮発記憶素子に記憶し、不揮発性記憶素子に記憶させてあった状態に対応したデータをデータ保持回路に復元させるように構成したこと、を特徴とする。
【００１２】
したがって、電源再投入する際に、記憶ノードに接続された可変抵抗素子の抵抗値に対応して記憶ノードの電位が決定されるから、電源遮断前のデータを復元することができる。
【００１３】
すなわち、電源が遮断されてもデータを保持することができ、かつ、高速、低消費電力で、かつデータ保持の信頼性が高いデータ保持装置を実現することができる。
【００１４】
さらに、電源を供給することで、データをデータ保持回路に自動的に復元させるので、専用の信号を生成する必要が無く、装置全体の回路構成を単純化することができる。
【００１５】
請求項２のデータ保持装置においては、２つの記憶ノードを有し、これらの記憶ノードと基準電位との間に、各々、
可変抵抗素子と、可変抵抗素子の抵抗値を制御する不揮発性記憶素子と、
を配置したこと、を特徴とする。
【００１６】
１対の可変抵抗素子を用い相補的な動作をさせるので、信頼性の高いデータ復元が可能となる。
【００１７】
請求項３のデータ保持装置においては、２つの記憶ノードを有し、一方の記憶ノードと基準電位との間に、可変抵抗素子と、可変抵抗素子の抵抗値を制御する不揮発性記憶素子と、を配置し、他方の記憶ノードと基準電位との間に、前記可変抵抗素子の抵抗値の範囲内の抵抗値を有する抵抗素子を配置したこと、を特徴とする。
【００１８】
このような構成にすることで、より少ない部品点数でデータ保持装置を構成することができる。
【００１９】
更に、前記可変抵抗素子として電界効果トランジスタを備えることにより、小さな面積で可変抵抗素子が作れるので、データ保持装置の面積を小さくすることができる。
【００２０】
また更に、前記不揮発記憶素子として強誘電体コンデンサを備えることにより、強誘電体コンデンサを用いてデータを記憶するから、電源が切断されてもデータは保持される。また、強誘電体の分極状態を制御するのに、特別な高電圧を用意する必要が無く、強誘電体分極へのデータの書き込みも読み出し速度とほぼ同じ速度でできるので高速動作が可能である。
【００２１】
請求項４のデータ保持装置においては、前記可変抵抗素子が、電界効果トランジスタであり、前記不揮発性記憶素子が、強誘電体コンデンサであって、前記電界効果トランジスタのドレイン又はソースが一方の記憶ノードに接続されるとともにゲート電極と前記強誘電体コンデンサの一方の電極が接続され、前記強誘電体コンデンサの他方の電極に他方の記憶ノードの電位を付加することにより、データ保持回路に保持されているデータに対応した分極状態を強誘電体コンデンサに記憶させるよう構成したこと、
を特徴とする。
【００２２】
したがって、データ保持装置のデータを自動的に強誘電体コンデンサの分極として保存することができるので、専用の信号を生成する必要が無く、装置全体の回路構成を単純化することができる。
【００２３】
また、停電等の不意の電源遮断時にも、直前のデータを記憶しているので、電源遮断前のデータを復元することができる。
【００２４】
請求項５のデータ保持装置においては、一方の記憶ノードとゲート電極の間に並列にコンデンサを接続したこと、を特徴とする。
【００２５】
したがって、強誘電体コンデンサに記憶する際に、強誘電体に対応する電圧が効率よく印加され、可変抵抗素子としての電界効果トランジスタの面積を小さく設計することができ、データ保持装置の面積を小さくすることができる。
【００２６】
また、データ遮断時に強誘電体コンデンサにかかる逆バイアス電圧が小さくなるので、データ保持の信頼性を高くすることができる。
【００２７】
請求項６のデータ保持装置は、インバータ回路をループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、記憶ノードと基準電位との間に配置された可変抵抗素子と、可変抵抗素子の抵抗値を制御する不揮発記憶素子と、を備え、データ保持回路に保存されている任意の時点のデータに対応した状態を不揮発記憶素子に記憶し、不揮発性記憶素子に記憶させてあった状態に対応したデータをデータ保持回路に復元させるように構成したこと、を特徴とする。
【００２８】
任意の時点のデータに対応した状態を記憶することができるので、たとえば、エラーの発生した時点（またはその直前）のデータに対応した状態を不揮発性記憶素子に記憶させるように構成することもできる。このように構成すれば、エラー発生の原因追及に利用することが可能となる。また、このように構成すれば、エラー発生時点の如何に関わらず、エラー発生時点（またはその直前）の正しいデータを記憶することができる。このため、電源再投入後、常に正しいデータから処理を再開することが可能となる。
【００２９】
請求項７のデータ保持装置は、前記可変抵抗素子が、電界効果トランジスタであり、
前記不揮発性記憶素子が、強誘電体コンデンサであって、前記電界効果トランジスタのドレイン又はソースが記憶ノードに接続されるとともにゲート電極と前記強誘電体コンデンサの一方の電極が接続され、強誘電体コンデンサのもう一方の電極に不揮発性記憶素子書込み用信号を付加することにより、データ保持回路に保持されている任意の時点のデータに対応した分極状態を強誘電体コンデンサに記憶させるよう構成したこと、を特徴とする。
【００３０】
従って、データ保持装置の任意の時点のデータを強誘電体コンデンサの分極として保存することができるので、たとえば、エラーの発生した時点（又はその直前）のデータを不揮発性記憶素子に記憶させるよう構成することもできる。このように構成すれば、電源再投入後、エラー発生時点（又はその直前）の正しいデータから処理を再開することが可能となる。
【００３１】
更に、前記可変抵抗素子として電界効果トランジスタを備えることにより、小さな面積で可変抵抗素子が作れるので、データ保持装置の面積を小さくすることができる。
【００３２】
また更に、前記不揮発記憶素子として強誘電体コンデンサを備えることにより、強誘電体コンデンサを用いてデータを記憶するから、電源が切断されてもデータは保持される。また、強誘電体の分極状態を制御するのに、特別な高電圧を用意する必要が無く、強誘電体分極へのデータの書き込みも読み出し速度とほぼ同じ速度でできるので高速動作が可能である。
【００３３】
請求項８のデータ保持装置は、２つの記憶ノードを有し、前記電界効果トランジスタのドレイン又はソースを一方の記憶ノードに接続し、不揮発性記憶素子書込み用信号を付加する強誘電体コンデンサの電極を、不揮発性記憶素子書き込み用トランジスタを介して、他方の記憶ノードと、接続したこと、を特徴とする。
【００３４】
従って、データ保持装置のデータを強誘電体コンデンサの分極として保存する任意の時間を指定する信号以外に専用の信号を生成する必要が無い。このため、装置全体の回路構成を単純化することができる。
【００３５】
請求項９のデータ保持方法は、インバータ回路をループ状に接続することによりデータを保持するデータ保持回路と、 記憶ノードと基準電位との間に配置された可変抵抗素子と、
前記可変抵抗素子の抵抗値を制御する不揮発記憶素子と、を備えている、 データ保持装置、を用意し、 データ保持回路のデータを、自動的に不揮発性記憶素子に書き込むステップと、 データ保持装置の電源供給が停止している期間、データ保持回路の最終のデータを、不揮発性記憶素子が保持しているステップと、データ保持装置の電源供給が再開された際に、不揮発性記憶素子が保持していたデータを、データ保持回路に復元するステップと、
を備えたこと、を特徴とする。
【００３６】
したがって、データを保持するのに電源供給が必要ないので装置の消費電力を減らすことができる。また、自動的に不揮発記憶素子にデータを書き込んでいるので、不意の電源供給停止（停電など）の場合でも、電源供給が再開された時にデータが復元されるので、初期設定や計算のやり直しをする必要が無くなる。
【００３７】
請求項１０のデータ保持方法は、インバータ回路をループ状に接続することによりデータを保持するデータ保持回路と、
記憶ノードと基準電位との間に配置された可変抵抗素子と、
前記可変抵抗素子の抵抗値を制御する不揮発記憶素子と、
を備えている、
データ保持装置、を用意し、
任意の時点でのデータ保持回路のデータを、不揮発性記憶素子に書き込むステップと、
データ保持装置の電源供給が停止している期間、不揮発性記憶素子に書き込まれたデータを、不揮発性記憶素子が保持しているステップと、
データ保持装置の電源供給が再開された際に、不揮発性記憶素子が保持していたデータを、データ保持回路に復元するステップと、
を備えたこと、を特徴とする。
【００３８】
したがって、データを保持するのに電源供給が必要ないので装置の消費電力を減らすことができる。また、データ保持装置の任意の時点のデータを不揮発性記憶素子が保持しているので、たとえば、エラーの発生した時点（又はその直前）のデータを不揮発性記憶素子に記憶させるよう構成することもできる。このように構成すれば、電源再投入後、エラー発生時点（又はその直前）の正しいデータから処理を再開することが可能となる。
【００３９】
【発明の実施形態】
図１は、この発明の一実施形態によるデータ保持装置１を示す回路図である。データ保持装置１は、データ保持回路３および不揮発記憶部５を備えている。
【００４０】
データ保持回路３は、ループ状に接続されたインバータ回路７、９を備えている。インバータ回路の出力ノードである記憶ノードＮ１、Ｎ２はトランジスタＭ１、Ｍ２を介して、ビット線ＢＬ１，ＢＬ２に接続されている。
【００４１】
ワード線ＷＬ１、ＷＬ２を制御してトランジスタＭ１、Ｍ２をＯＮ状態にすることで、データ保持回路３のデータの読み出し、書き込みができるよう構成されている。
【００４２】
不揮発記憶部は、可変抵抗素子である電界効果トランジスタＭ３、Ｍ４、強誘電体コンデンサＣ１，Ｃ２，および、コンデンサＣ３，Ｃ４により構成されている。強誘電体コンデンサの一端は、それぞれ、電界効果トランジスタＭ３，Ｍ４のゲート電極に接続されている。第一の強誘電体コンデンサである強誘電体コンデンサＣ１の他端は記憶ノードＮ２に接続され、第二の強誘電体コンデンサである強誘電体コンデンサＣ２の他端は記憶ノードＮ１に接続されている。コンデンサＣ３の一端は電界効果トランジスタＭ３のゲート電極に接続され、コンデンサＣ３の他端は記憶ノードＮ１に接続されている。また、コンデンサＣ４の一端は電界効果トランジスタＭ４のゲート電極に接続され、コンデンサＣ４の他端は記憶ノードＮ２に接続されている。
【００４３】
図２は、図１に示すデータ保持装置１の動作を説明するためのタイミングチャートである。図３Ａは、データを不揮発記憶部５に記憶させる場合の動作を説明するための図面であり、図３Ｂ〜図３Ｃは、強誘電体部５からデータを復元する場合の操作を説明するための図面である。図１〜図２および図３Ａ〜図３Ｃを参照しつつ、データ保持装置１の動作を説明する。
【００４４】
図２において、ビットラインＢＬ１、ＢＬ２にそれぞれ“Ｈ”レベル、“Ｌ”レベルのデータを用意する。その後、ワード線ＷＬ１、ＷＬ２に書き込み用信号５１を付与することで、ビット線上のデータが、データ保持回路３のインバータループに書き込まれる。
【００４５】
その際、図３Ａに示すように、強誘電体コンデンサＣ１、Ｃ２ともに、図中左向きの分極状態が生じる。
【００４６】
その後、図２に示すように、電源電圧ＶＤＤを遮断する。電源電圧ＶＤＤが遮断されても、強誘電体コンデンサＣ１、Ｃ２はそれぞれの分極方向に応じた残留分極を保持している。さらに、残留分極を打ち消すように電荷の移動が生じるため、電界効果トランジスタＭ３のゲート電極には負電荷が、電界効果トランジスタＭ４のゲート電極は正電荷が発生する。
【００４７】
したがって、図４に示すように、電界効果トランジスタＭ３の見かけの閾値電圧は高く、電界効果トランジスタＭ４の見かけの閾値電圧は低くなる。
【００４８】
電源電圧ＶＤＤを再投入する（図２の５３参照）と、記憶ノードＮ１、Ｎ２の電位は上昇していくが、図３Ｂに示すように、電界効果トランジスタＭ４の見かけの閾値電圧が低くなっているので、電界効果トランジスタＭ４を流れる電流が大きく、記憶ノードＮ２の電位上昇速度が記憶ノードＮ１よりも遅くなる。
【００４９】
このようにして生じた記憶ノードＮ１とＮ２の電位差はインバータループによって増幅され、図３Ｃに示すように、記憶ノードＮ１は“Ｈ”レベルに、記憶ノードＮ２は“Ｌ”レベルに固定される。
【００５０】
すなわち、強誘電体コンデンサＣ１、Ｃ２の分極に対応したデータを復元することができる。
【００５１】
ワード線ＷＬ１、ＷＬ２に読み出し用信号５５を付与すると、図２に示すように、ビット線ＢＬ１、ＢＬ２に復元されたデータを取り出すことができる。
【００５２】
一般に、閾値電圧の低い電界効果トランジスタを回路中で用いると、リーク電流が増大してしまうが、このような回路構成にすると、閾値電圧の低い電界効果トランジスタＭ４が接続されている記憶ノードＮ２は“Ｌ”レベルとなっているので、リーク電流が発生しない。
【００５３】
図５は、強誘電体コンデンサＣ１の両端に印可される電圧を説明するための図面であり、データを不揮発記憶部５に記憶させる場合を示す図３Ａの一部を拡大した図面である。
【００５４】
図中、Ｖｄ:第１の基準電位である接地電位GNDおよび第２の基準電位である電源電位Vddの差の絶対値、Ｖｆ:強誘電体コンデンサＣ１の両端に印可される電圧の絶対値、Ｃｆ:強誘電体コンデンサＣ１の等価容量、Ｃｃ:コンデンサＣ３の容量である。
【００５５】
強誘電体に印可される電圧Ｖｆは式（１）で表される。
Ｖｆ＝Ｃｃ／（Ｃｆ＋Ｃｃ）・Ｖｄ ・・・式（１）
ここでは、電界効果トランジスタＭ３のゲート電極とソースおよびドレインとの間の容量、ゲート電極と半導体基板との間の容量は、強誘電体容量Ｃｆやコンデンサ容量Ccと比べて小さいので、無視している。
【００５６】
強誘電体コンデンサＣ１の分極反転を生じるには、強誘電体コンデンサの抗電圧Ｖｆｃより大きな電圧を印可する必要があるので、
Ｖｆ＝Ｃｃ／（Ｃｆ＋Ｃｃ）・Ｖｄ＞Ｖｆｃ ・・・ 式（２）
を満たすように構成されている。
【００５７】
このように、コンデンサＣ３、Ｃ４を用いることで、強誘電体コンデンサＣ１、Ｃ２に効率よく電圧が印可され、データ保持の信頼性を高くすることができる。
【００５８】
なお、この実施形態においては、不揮発記憶部５として１対の強誘電体コンデンサＣ１、Ｃ２、一対の電界効果トランジスタＭ３，Ｍ４、一対のコンデンサＣ３、Ｃ４を用いるようにしたが、この発明はこれに限定されるものではない。たとえば、不揮発記憶部５として１つの強誘電体コンデンサＣ１、１つの電界効果トランジスタＭ３、１つのコンデンサＣ３を用いるようにしてもよい。
【００５９】
図６は、この発明の他の実施形態によるデータ保持装置２１を示す回路図である。不揮発記憶部５として１つの強誘電体コンデンサＣ１、１つの電界効果トランジスタＭ３、１つのコンデンサＣ３と１つの抵抗Ｒ１を用いた点以外は、図１に示すデータ保持装置１と同じ構成である。
【００６０】
見かけの閾値電圧が低くなった電界効果トランジスタＭ３のソースドレイン間を流れる電流をＩ＋、見かけの閾値電圧が高くなった電界効果トランジスタＭ３のソースドレイン間を流れる電流をＩ−とする。電源電圧ＶＤＤを再投入する際に、抵抗Ｒ１を流れる電流ＩＲ１が式（３）を満たすように、抵抗Ｒ１の抵抗値を設定することでデータを復元することができる。
【００６１】
Ｉ＋＞ＩＲ１＞Ｉ− ・・・ 式（３）
【００６２】
このような構成にすることで、図１の実施例よりも少ない部品点数でデータ保持装置を構成することができる。
【００６３】
しかしながら、このような構成にすると、抵抗Ｒ１の抵抗値ばらつきや電界効果Ｍ３の閾値電圧ばらつきの影響を受けやすくなるので、図１の実施例の方が信頼性の高いデータ復元が可能となる。
【００６４】
図７は、この発明の他の実施形態によるデータ保持装置３１を示す回路図である。不揮発記憶部５の強誘電体コンデンサＣ１、Ｃ２の一端に不揮発性記憶素子書き込み信号ＳＮＶを付加できるようになっている。
【００６５】
図８は、図７に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。このタイミングチャートにおいて三重線は高抵抗（Ｈｉｇｈ−Ｚ）状態であることを表している。
【００６６】
不揮発性記憶素子書き込み信号ＳＮＶが高抵抗状態の場合強誘電体コンデンサＣ１、Ｃ２にはほとんど電圧がかからないので、分極反転は起こらず、不揮発性記憶のデータは変化しない。図８に示した例では、不揮発性記憶素子書き込み信号ＳＮＶがＬｏｗ（グランド電位状態）の場合、記憶ノードＮ１がＨｉｇｈ（電源電位状態）であるので強誘電体コンデンサＣ１には左向きの電界が印加される。一方、記憶ノードＮ２がＬｏｗであるのでＣ２にはほとんど電界がかからない。次に、不揮発性記憶素子書き込み信号ＳＮＶがＨｉｇｈの時は、強誘電体コンデンサＣ２に左向きの電界が印加される。すなわち、不揮発性記憶素子書き込み信号ＳＮＶの状態を変化させることで、強誘電体コンデンサＣ１、Ｃ２にデータを書き込むことができる。したがって、最初はＨｉｇｈで、その後Ｌｏｗに状態変化させてもよい。
【００６７】
このような構成にすることで、任意の時点でのデータ保持回路のデータを選択的に強誘電体に保存することができる。
【００６８】
すなわち、図１の実施例では、データ保持装置のデータは常に強誘電体コンデンサに自動的に書き込まれるが、この実施例では不揮発性記憶素子書き込み信号が高抵抗状態でないときのみ強誘電体コンデンサにデータが書き込まれる。そのため、強誘電体に電圧が印加される時間が少なくなり、強誘電体の充放電回数も少なくなるため、高い信頼性を得るとともに、回路の消費電力も抑えることができる。
【００６９】
つぎに、図９は、この発明の他の実施形態によるデータ保持装置３１を示す回路図である。不揮発記憶部５の強誘電体コンデンサＣ１、Ｃ２の一端と記憶ノードＮ２、Ｎ１が不揮発性記憶素子書き込み用トランジスタＭ５、Ｍ６を介して接続されている。不揮発性記憶素子書き込み用トランジスタＭ５、Ｍ６のゲート電極には不揮発性記憶素子書き込み用信号線ＷＬＮＶが接続される。
【００７０】
図１０は、図９に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。
【００７１】
強誘電体コンデンサＣ１、Ｃ２にデータ保持回路３のデータを書き込むには、不揮発性記憶素子書き込み用信号線ＷＬＮＶに信号９１を付与する。信号９１を付与することで不揮発性記憶素子書き込み用トランジスタＭ５、Ｍ６はＯＮ状態になり、強誘電体コンデンサＣ１、Ｃ２に電圧が印加され、データ保持回路３のデータが強誘電体コンデンサＣ１、Ｃ２に不揮発に書き込まれる。電源電圧ＶＤＤを再投入する（図９の７３参照）と、先述のデータ保持装置１と同じ原理で、強誘電体コンデンサＣ１、Ｃ２の分極に対応したデータを復元することができる。
【００７２】
このような構成にすることで、データ保持装置のデータを強誘電体コンデンサの分極として保存する任意の時間を指定する信号９１以外に、高抵抗状態を含むような特別な信号を生成する必要が無い。このため、装置全体の回路構成を単純化することができる。
【００７３】
なお、この実施形態においては、不揮発記憶部５として１対の強誘電体コンデンサＣ１、Ｃ２、１対の電界効果トランジスタＭ３，Ｍ４、一対のコンデンサＣ３、Ｃ４、一対のプレート線選択用トランジスタＭ５、Ｍ６を用いるようにしたが、この発明はこれに限定されるものではない。たとえば、不揮発記憶部５として１つの強誘電体コンデンサＣ１、１つの電界効果トランジスタＭ３、１つのコンデンサＣ３、１つのプレート線選択用トランジスタＭ５を用いるようにしてもよい。
【００７４】
また、上述の各実施形態においては、コンデンサＣ３，Ｃ４として線形のコンデンサを例に説明したが、この発明はこれに限定されるものではない。コンデンサとして、非線形コンデンサ、高誘電体コンデンサおよび強誘電体コンデンサをもちいるようにしてもよい。
【００７５】
また、上述の各実施形態においては、データ保持回路と不揮発記憶部は1対１に対応していたが、この発明はこれに限定されるものではない。例えば、１つのデータ保持回路の記憶ノードに不揮発記憶部を複数個接続することで、複数時点のデータを不揮発に保持することができる。また、１つの不揮発記憶部に複数個のデータ保持回路を切り換えができるように接続することで、１つのデータ保持回路のデータを、他のデータ保持回路に移すこともできる。
【００７６】
また、上述の各実施形態においては、データ保持装置として説明したが、この発明はこれに限定されるものではない。論理回路内のデータを保持する部分、例えば、ラッチ回路やレジスタ回路等にも、この発明を適用することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態によるデータ保持装置１を示す回路図である。
【図２】図１に示すデータ保持装置１の動作を説明するためのタイミングチャートである。
【図３】図３Ａは、データを強誘電体部５に記憶させる場合の動作を説明するための図面である。図３Ｂ〜図３Ｃは、不揮発記憶部５からデータを復元する場合の動作を説明するための図面である。
【図４】不揮発記憶部５における電界効果トランジスタＭ３，Ｍ４の見かけの閾値電圧の変化を表した図面である。
【図５】強誘電体コンデンサＣ１の両端に印可される電圧を説明するための図面である。
【図６】この発明の他の実施形態によるデータ保持装置２１を示す回路図である。
【図７】この発明の他の実施形態によるデータ保持装置３１を示す回路図である。
【図８】図７に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。
【図９】この発明の他の実施形態によるデータ保持装置５１を示す回路図である。
【図１０】図９に示すデータ保持装置５１の動作を説明するためのタイミングチャートである。
【図１１】従来の回路１１１を示す図面である。
【符号の説明】
１・・・・データ保持装置
３・・・・データ保持回路
５・・・・不揮発記憶部
７・・・・インバータ回路
Ｎ１・・・記憶ノード
ＢＬ１・・ビット線
ＷＬ１・・ワード線
Ｍ１・・・電界効果トランジスタ
Ｃ１・・・強誘電体コンデンサ
Ｃ３・・・コンデンサ
ＷＬＮＶ・・不揮発性記憶素子書き込み用信号線
Ｍ５・・・不揮発性記憶素子書き込み用トランジスタ
Claims (9)
- インバータ回路をループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、
記憶ノードと基準電位との間に配置された可変抵抗素子と、
可変抵抗素子の制御端子に接続される不揮発記憶素子と、
前記記憶ノードと前記可変抵抗素子の制御端子との間に並列に接続されたコンデンサを備え、
データ保持回路に保存されているデータに対応した状態を不揮発記憶素子に記憶し、不揮発記憶素子に記憶させてあった状態に対応したデータをデータ保持回路に復元させるように構成したこと、
を特徴とするデータ保持装置。 - 請求項１のデータ保持装置において、
２つの記憶ノードを有し、これらの記憶ノードと基準電位との間に、各々、
可変抵抗素子と、可変抵抗素子の制御端子に接続される不揮発記憶素子と、
前記各々の記憶ノードと前記可変抵抗素子の制御端子との間に並列に接続されたコンデンサ
を配置したこと、
を特徴とするデータ保持装置。 - 請求項１のデータ保持装置において、
２つの記憶ノードを有し、一方の記憶ノードと基準電位との間に、
可変抵抗素子と、可変抵抗素子の制御端子に接続される不揮発記憶素子と、
前記各々の記憶ノードと前記可変抵抗素子の制御端子との間に並列に接続されたコンデンサ
を配置し、
他方の記憶ノードと基準電位との間に、前記可変抵抗素子の抵抗値の範囲内の抵抗値を有する抵抗素子を配置したこと、
を特徴とするデータ保持装置。 - 請求項２または３のデータ保持装置において、
前記可変抵抗素子が、電界効果トランジスタであり、
前記不揮発記憶素子が、強誘電体コンデンサであって、
前記電界効果トランジスタのドレイン又はソースが一方の記憶ノードに接続されるとともにゲート電極と前記強誘電体コンデンサの一方の電極が接続され、前記各々の記憶ノードと前記ゲート電極の間に並列にコンデンサを接続され、
前記強誘電体コンデンサの他方の電極に他方の記憶ノードの電位を付加することにより、データ保持回路に保持されているデータに対応した分極状態を強誘電体コンデンサに記憶させるよう構成したこと、
を特徴とするデータ保持装置。 - インバータ回路をループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、
記憶ノードと基準電位との間に配置された可変抵抗素子と、
可変抵抗素子の制御端子に接続される不揮発記憶素子と、
前記記憶ノードと前記可変抵抗素子の制御端子との間に並列に接続されたコンデンサ
を備え、
データ保持回路に保存されている任意の時点のデータに対応した状態を不揮発記憶素子に記憶し、不揮発記憶素子に記憶させてあった状態に対応したデータをデータ保持回路に復元させるように構成したこと、
を特徴とするデータ保持装置。 - 請求項５のデータ保持装置において、
前記可変抵抗素子が、電界効果トランジスタであり、
前記不揮発記憶素子が、強誘電体コンデンサであって、
前記電界効果トランジスタのドレイン又はソースが記憶ノードに接続されるとともにゲート電極と前記強誘電体コンデンサの一方の電極が接続され、前記記憶ノードと前記ゲート電極の間に並列にコンデンサを接続し、
強誘電体コンデンサのもう一方の電極に不揮発記憶素子書込み用信号を付加することによりデータ保持回路に保持されている任意の時点のデータに対応した分極状態を強誘電体コンデンサに記憶させるよう構成したこと、
を特徴とするデータ保持装置。 - 請求項６の保持装置において、
２つの記憶ノードを有し、
前記電界効果トランジスタのドレイン又はソースを一方の記憶ノードに接続し、
前記各々の記憶ノードと前記電界効果トランジスタのゲート電極の間に並列に接続されたコンデンサを備え、
不揮発記憶素子書込み用信号を付加する強誘電体コンデンサの電極を、不揮発記憶素子書き込み用トランジスタを介して、他方の記憶ノードと、接続したこと、
を特徴とするデータ保持装置。 - インバータ回路をループ状に接続することによりデータを保持するデータ保持回路と、
記憶ノードと基準電位との間に配置された可変抵抗素子と、
前記可変抵抗素子の制御端子に接続される不揮発記憶素子と、
前記記憶ノードと前記可変抵抗素子の制御端子との間に並列に接続されたコンデンサ、
を備えている、
データ保持装置、を用意し、
データ保持回路のデータを、自動的に不揮発記憶素子に書き込むステップと、
データ保持装置の電源供給が停止している期間、データ保持回路の最終のデータを、不揮発記憶素子が保持しているステップと、
データ保持装置の電源供給が再開された際に、不揮発記憶素子が保持していたデータを、データ保持回路に復元するステップと、
を備えたデータ保持方法。 - インバータ回路をループ状に接続することによりデータを保持するデータ保持回路と、
記憶ノードと基準電位との間に配置された可変抵抗素子と、
前記可変抵抗素子の制御端子に接続される不揮発記憶素子と、
前記記憶ノードと前記可変抵抗素子の制御端子との間に並列に接続されたコンデンサ、
を備えている、
データ保持装置、を用意し、
任意の時点でのデータ保持回路のデータを、不揮発記憶素子に書き込むステップと、
データ保持装置の電源供給が停止している期間、不揮発記憶素子に書き込まれたデータを、不揮発記憶素子が保持しているステップと、
データ保持装置の電源供給が再開された際に、不揮発記憶素子が保持していたデータを、データ保持回路に復元するステップと、
を備えたデータ保持方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003027189A JP3737487B2 (ja) | 2003-02-04 | 2003-02-04 | データ保持装置 |
| US10/720,500 US6788567B2 (en) | 2002-12-02 | 2003-11-24 | Data holding device and data holding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003027189A JP3737487B2 (ja) | 2003-02-04 | 2003-02-04 | データ保持装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004241910A JP2004241910A (ja) | 2004-08-26 |
| JP3737487B2 true JP3737487B2 (ja) | 2006-01-18 |
Family
ID=32955001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003027189A Expired - Fee Related JP3737487B2 (ja) | 2002-12-02 | 2003-02-04 | データ保持装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3737487B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014008211A1 (en) * | 2012-07-06 | 2014-01-09 | Radiant Technologies, Inc. | Embedded non-volatile memory circuit for implementing logic functions across periods of power disruption |
-
2003
- 2003-02-04 JP JP2003027189A patent/JP3737487B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004241910A (ja) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102220990B1 (ko) | 메모리 셀 임프린트 방지 | |
| JP3711459B2 (ja) | 不揮発性メモリ回路の駆動方法 | |
| US6788567B2 (en) | Data holding device and data holding method | |
| KR102248175B1 (ko) | 메모리 셀에 대한 접지 기준 기법 | |
| JP4121458B2 (ja) | データ保持装置およびデータ読み出し方法 | |
| JP3431122B2 (ja) | 半導体記憶装置 | |
| JPH11273360A (ja) | 強誘電体記憶装置 | |
| JP2004146048A (ja) | 不揮発性ｓｒａｍ | |
| KR100508836B1 (ko) | 저 전원 전압에서 신뢰성이 개선되는 메모리 셀, 불휘발성메모리 장치 및 그 제어 방법 | |
| JP2001351373A (ja) | 半導体記憶装置およびそれを用いた半導体集積装置 | |
| US6924999B2 (en) | Ferroelectric memory | |
| US7639546B2 (en) | Nonvolatile memory utilizing MIS memory transistors with function to correct data reversal | |
| US6741489B2 (en) | Data holding device and electronic circuit having data holding device | |
| JP3772774B2 (ja) | 強誘電体記憶装置 | |
| JPH10320981A (ja) | 強誘電体メモリ | |
| JP3731128B2 (ja) | 不揮発性メモリセルおよびその制御方法 | |
| KR100665844B1 (ko) | 강유전체 메모리 장치 및 그의 구동방법 | |
| JP3737487B2 (ja) | データ保持装置 | |
| JP2003051196A5 (ja) | 不揮発性メモリ及びそれを用いた電子機器 | |
| JP3003628B2 (ja) | 強誘電体メモリとその書き込み方法 | |
| JP2004095135A (ja) | 強誘電体メモリ装置及びそのプログラム方法 | |
| US7733682B2 (en) | Plateline driver for a ferroelectric memory | |
| US6574134B1 (en) | Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability | |
| JP2005050473A (ja) | 半導体装置 | |
| JP3887241B2 (ja) | プログラマブル論理デバイス、ならびに不揮発性メモリおよびそのデータ再現方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |