JP4121458B2 - データ保持装置およびデータ読み出し方法 - Google Patents
データ保持装置およびデータ読み出し方法 Download PDFInfo
- Publication number
- JP4121458B2 JP4121458B2 JP2003546480A JP2003546480A JP4121458B2 JP 4121458 B2 JP4121458 B2 JP 4121458B2 JP 2003546480 A JP2003546480 A JP 2003546480A JP 2003546480 A JP2003546480 A JP 2003546480A JP 4121458 B2 JP4121458 B2 JP 4121458B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- field effect
- ferroelectric capacitor
- effect transistor
- data holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0072—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a ferroelectric element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
関連出願の参照
日本国特許出願２００１年第３５３８４８号（２００１年１１月１９日出願）の明細書、請求の範囲、図面および要約を含む全開示内容は、これら全開示内容を参照することによって本出願に合体される。
技術分野
この発明はデータ保持装置およびデータ読み出し方法に関する。
背景技術
ラッチ回路などの順序回路に用いられるデータ保持回路として、たとえば、２つのインバータを直列にループ状に接続した回路が知られている。しかし、このようなデータ保持回路は、通常、データを揮発的にしか保持できないため、電源が遮断されるとデータが失われてしまう。つまり、電源を再投入しても、電源遮断前のデータを復元することができない。
したがって、たとえば、このような順序回路を利用したシーケンス処理を何らかの理由により中断する場合、データを保持しておくためには電源をＯＮにしたままにしなければならないので、その分、電力を消費する。また、停電事故等によりシーケンス処理が中断された場合、最初から処理をやり直さなければならず、時間的ロスが大きい。
このような問題を解決するために、強誘電体コンデンサを用いた図１１に示すような回路９０１が提案されている。回路９０１においては、入力データＤは、クロックパルスＣＫの立ち下がりでデータラッチ回路９０２にラッチされる。
ラッチ状態でプレートラインＰＬに書き込み用信号が与えられと、一対の強誘電体コンデンサ９１１，９１３は、それぞれ、ラッチされているデータに対応した分極状態となる。その後、電源が遮断されても、強誘電体コンデンサ９１１，９１３には前記データに対応した残留分極が保持される。
その後、電源を再投入する前に、まず、プレートラインＰＬに読み出し用信号を与えると、強誘電体コンデンサ９１１，９１３の一端９１１ａ、９１３ａには、それぞれ、保持されていた残留分極に応じた電圧が生ずる。その後、電源を投入すると、この電圧に基づいて、データラッチ回路９０２に、元のデータが復元される。このようにして、電源遮断前のデータを復元することができる。
しかしながら、上述の回路９０１には、つぎのような問題がある。クロックパルスＣＫが“Ｈ”のとき、入力データＤはデータラッチ回路９０２に入力されるが、強誘電体コンデンサ９１１の一端９１１ａがインバータ回路９０７の入力ノード９０７ａに接続されているため、入力データＤが変化しても、インバータ回路９０７の入力ノード９０７ａの電位はすぐには変化しない。
このため、クロックパルスＣＫの周波数が大きいと、入力データＤを正確にラッチすることが困難となる。これでは、高速動作を必要とする装置に用いることは難しい。
また、上述の回路９０１には、つぎのような問題もある。データラッチ回路９０２に含まれるインバータ回路、たとえばインバータ回路９０９、を構成するｐＭＯＳＦＥＴ（ｐチャネルＭＯＳＦＥＴ）９１５においては、図１２Ａおよび図１２Ｂに示すように、そのウェル領域９１９は、ソース領域９２１と共に電源線ＶＤＤに接続されるようになっている。
つまり、電源再投入前には、ウェル領域９１９は、ソース領域９２１と同様に、高インピーダンス状態となっている。したがって、電源を再投入する前にプレートラインＰＬに読み出し用信号を与えることによって強誘電体コンデンサ９１１の一端９１１ａから大量の電荷が放出されたとしても、その多くは、ＰＮ接合部９２０を介して、ドレイン領域９２３からウェル領域９１９へと移動してしまう。
このため、図１３に示すように、プレートラインＰＬに読み出し用信号を与えることによって強誘電体コンデンサ９１１が分極反転を起こした場合（例えば、データ“Ｈ”に対応）に強誘電体コンデンサ９１１の一端９１１ａに生ずる電圧Ｖ１と、分極反転を起こさない場合（例えば、データ“Ｌ”に対応）に強誘電体コンデンサ９１１の一端９１１ａに生ずる電圧Ｖ２との差は、それほど大きくならない。
すなわち、電源を再投入してデータを復元する際の検出マージンが小さく、データ復元の信頼性が低い。
発明の開示
この発明は、このような従来のデータ保持回路の問題点を解消し、電源が遮断されてもデータを保持することができ、かつ、高速動作時におけるデータ保持の信頼性が高いデータ保持装置およびデータ読み出し方法を提供することを目的とする。この発明は、また、電源が遮断されてもデータを保持することができ、かつ、電源再投入時におけるデータ復元の信頼性が高いデータ保持装置およびデータ読み出し方法を提供することを目的とする。すなわち、この発明は、電源が遮断されてもデータを保持することができ、かつ、データ保持の信頼性が高いデータ保持装置およびデータ読み出し方法を提供することを目的とする。
この発明によるデータ保持装置は、主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第１の継断用ゲートと、帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第１の強誘電体コンデンサと、を備え、第１の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
この発明によるデータ保持装置は、読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、を備えたデータ保持装置であって、データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、ソース領域にソース電圧を付与するよう構成したこと、を特徴とする。
この発明によるデータ保持装置は、主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第１の継断用ゲートと、帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第１の強誘電体コンデンサと、を備え、第１の強誘電体コンデンサの一端の電位に対する他端の電位に基づいて、データ保持回路に存するデータに対応した分極状態を第１の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
この発明によるデータ読み出し方法は、読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、を備えたデータ保持装置、を用いたデータ読み出し方法であって、データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、ソース領域にソース電圧を付与するよう構成したこと、を特徴とする。
本発明の特徴は、上記のように広く示すことができるが、その構成や内容は、目的および特徴とともに、図面を考慮に入れた上で、以下の開示によりさらに明らかになるであろう。
発明を実施するための最良の形態
図１は、この発明の一実施形態によるデータ保持装置１を示す回路図である。データ保持装置１は、データ保持回路であるデータラッチ回路３および強誘電体記憶部５を備えている。
データラッチ回路３は、直列にループ状に接続可能な一対のインバータ回路７，９を備えている。帰還路に配置されたインバータ回路９の出力ノード９ｂは、第１の継断用ゲートであるトランスファゲート１１を介して、主信号路に配置されたインバータ回路７の入力ノード７ａに接続されている。
トランスファゲート１１は、クロック信号線ＣＫに付与されるクロックパルスＣＫによって制御される。すなわち、トランスファゲート１１は、データ保持時には継状態となりデータ通過時には断状態となるよう、クロックパルスＣＫによって継断制御される。インバータ回路７の出力ノード７ｂは、直接、インバータ回路９の入力ノード９ａに接続されている。
なお、この実施形態では、トランスファゲートは、ｎＭＯＳＦＥＴ（ｎＭＯＳ型電界効果トランジスタ）とｐＭＯＳＦＥＴ（ｐＭＯＳ型電界効果トランジスタ）とにより構成されており、クロックパルスＣＫは２つのトランジスタのいずれか一方のゲートに印加される。また、図示を省略するが、クロックパルスＣＫの反転パルスが、他方のトランジスタのゲートに印加される。以下、特に断らない限り、他のトランスファゲートも同様の構成とする。
データ入力線Ｄに与えられたデータ（入力データＤ）は、インバータ回路１３およびトランスファゲート１５を介して、インバータ回路７の入力ノード７ａに与えられる。トランスファゲート１５は、クロックパルスＣＫによって制御される。出力ノード７ｂには、出力データＱを出力するデータ出力線Ｑが接続されている。
強誘電体記憶部５は、第１の強誘電体コンデンサである強誘電体コンデンサ１７，および、第２の強誘電体コンデンサである強誘電体コンデンサ１９により構成されている。強誘電体コンデンサ１７，１９の一端は、それぞれ、インバータ回路９の出力ノード９ｂおよび入力ノード９ａに接続され、強誘電体コンデンサ１７，１９の他端は、ともに、読み書き用信号線であるプレートラインＰＬに接続されている。
プレートラインＰＬを介して、強誘電体コンデンサ１７，１９の他端に書き込み用信号を付与することにより、データラッチ回路３に保持されているデータに対応した分極状態を強誘電体コンデンサ１７，１９に記憶させる。また、データ保持装置１への電力供給再開時に、プレートラインＰＬを介して、当該他端に読み出し用信号を付与することにより、強誘電体コンデンサ１７，１９に記憶させてあった分極状態に対応したデータをデータラッチ回路３に復元させるよう構成している。
図２は、図１に示すデータ保持装置１の動作を説明するためのタイミングチャートである。図３Ａは、データを強誘電体記憶部５に記憶させる場合の動作を説明するための図面であり、図３Ｂ〜図３Ｃは、強誘電体記憶部５からデータを復元する場合の動作を説明するための図面である。図１〜図２および図３Ａ〜図３Ｃを参照しつつ、データ保持装置１の動作を説明する。
図１に示すように、データ入力線Ｄから入力された入力データＤはインバータ回路１３により反転されるとともに、インバータ回路７により再び反転され、クロック信号線ＣＫが“Ｈ”の間、そのまま、出力データＱとなる。クロックパルスＣＫが“Ｈ”の間、トランスファゲート１１は断状態となるため、主信号路への強誘電体コンデンサ１７の影響を排除することができる。
したがって、入力データＤが変化すると、主信号路に配置されたインバータ回路７の入力ノード７ａの電位は、強誘電体コンデンサ１７の容量の影響を受けることなく、速やかに変化する。つまり、動作速度の低下を抑えることができる。
また、トランスファゲート１１は、インバータ回路７の入力ノード７ａにおける、入力データＤとインバータ回路９からの帰還信号との競合を防止する機能もあるから、少ない素子数で機能の高いデータ保持装置１を得ることができる。
さらに、トランスファゲート１１を継断制御するための信号として、データ保持状態とデータ通過状態とを切り替えるためのクロックパルスＣＫを用いることができるから、専用の信号を生成する必要がなく、データ保持装置１全体の回路構成を単純化することができる。
また、データ通過時に入力データＤが変化しても強誘電体コンデンサ１７の分極状態は変化しないから、分極状態の変動による強誘電体コンデンサ１７の劣化を抑えることができる。
図２に戻って、データ入力線Ｄから入力された入力データＤは、クロック信号線ＣＫに付与されたクロックパルスＣＫの立ち下がりでラッチされ、このクロックパルスＣＫが“Ｌ”レベルの間、データラッチ回路３に保持される。図２に示すように、通常動作においては、プレートラインＰＬは、接地電位ＧＮＤに保たれている。
なお、入力データＤおよび出力データＱは、ともに、“Ｈ”レベルデータが電源電圧ＶＤＤに等しく、“Ｌ”レベルデータが接地電位ＧＮＤに等しい。
電源線ＶＤＤに付与されている電源電圧ＶＤＤを遮断する前に、クロックパルスＣＫを“Ｌ”に固定し、その後、プレートラインＰＬに書き込み用信号８１を付与する。書き込み用信号８１は、下端電位が接地電位ＧＮＤで、上端電位が電源電圧ＶＤＤであるようなパルス信号である。
データラッチ回路３に保持されているデータ（出力データＱに等しい）が、たとえば“Ｈ”であるとすると、プレートラインＰＬに書き込み用信号８１を付与することにより、図３Ａに示すように、強誘電体コンデンサ１７には、図中、上向きの分極状態が生じ、強誘電体コンデンサ１９には、図中、下向きの分極状態が生ずるものとする。
プレートラインＰＬに書き込み用信号８１を付与したあと、図２に示すように、電源電圧ＶＤＤを遮断する。電源電圧ＶＤＤが遮断されても、強誘電体コンデンサ１７，１９は、それぞれの分極方向に応じた残留分極を保持している。
電源電圧ＶＤＤを再投入する前に、クロックパルスＣＫを“Ｌ”に固定しておき、その後、プレートラインＰＬに読み出し用信号８３を付与する。読み出し用信号８３は、下端電位が接地電位ＧＮＤで、上端電位が電源電圧ＶＤＤであるようなパルス信号である。このパルス信号は、書き込み用信号８１よりかなり長い。
プレートラインＰＬに読み出し用信号８３を付与することにより、図３Ｂに示すように、強誘電体コンデンサ１７においては、分極反転は生じないが、強誘電体コンデンサ１９においては、分極反転が生ずる。このため、データラッチ回路３のインバータ回路９の入力ノード９ａに放出される電荷量は、出力ノード９ｂに放出される電荷量に比し、多い。
つぎに、プレートラインＰＬの書き込み用信号８３を保持させたまま、電源電圧ＶＤＤを再投入する（図２の８５参照）。電源電圧ＶＤＤを再投入することにより、入力ノード９ａおよび出力ノード９ｂに放出されていた電荷量に応じて、データラッチ回路３の論理値が決定される。
すなわち、図３Ｃに示すように、データラッチ回路３のインバータ回路９の入力ノード９ａ側が“Ｈ”、出力ノード９ｂ側が“Ｌ”になるよう、データラッチ回路３の論理値が決定される。このようにして、データを復元することができる。
このように、プレートラインＰＬに書き込み用信号８３を付与した後、電源電圧ＶＤＤを再投入することで、強誘電体コンデンサ１７から放出された電荷とインバータ回路９の出力とが競合することを防止することができる。また、強誘電体コンデンサ１９から放出された電荷とインバータ回路７の出力とが競合することを防止することができる。このため、データ復元の信頼性を高めることができる。
なお、この実施形態においては、強誘電体記憶部５として一対の強誘電体コンデンサ１７、１９を用いるようにしたが、この発明はこれに限定されるものではない。たとえば、強誘電体記憶部５として１つの強誘電体コンデンサ１７のみを用いるようにしてもよい。
つぎに、図４は、この発明の他の実施形態によるデータ保持装置２１を示す回路図である。データ保持装置２１は、強誘電体コンデンサ１９の一端とインバータ回路９の入力ノード９ａとの間に第２の継断用ゲートであるトランスファゲート２３が接続されている点以外は、図１に示すデータ保持装置１と同じ構成である。
このトランスファゲート２３は、トランスファゲート１１と同様、データ保持時には継状態となりデータ通過時には断状態となるよう、クロックパルスＣＫにより継断制御される。
トランスファゲート２３を設けることにより、データ通過時に、帰還路に配置されたインバータ回路９の入力ノード９ａと強誘電体コンデンサ１９とが切り離された状態となる。このため、主信号路に配置されたインバータ回路７の出力が、速やかに、帰還路に配置されたインバータ回路９の入力ノード９ａに到達する。このため、データ通過状態からデータ保持状態に移行する際のデータの確定を速やかに行うことが可能となる。
なお、上述の各実施形態においては、第１および第２の継断用ゲートとしてトランスファゲートを例に説明したが、第１および第２の継断用ゲートはこれに限定されるものではない。第１または第２の継断用ゲートとして、たとえば、ＦＥＴ等のトランジスタを単独で用いることもできる。
また、上述の各実施形態においては、データ保持回路として、順序回路の一種であるデータラッチ回路を例に説明したが、この発明はこれに限定されるものではない。他の順序回路、たとえば、フリップフロップ回路等にも、この発明を適用することができる。
つぎに、図５は、この発明のさらに他の実施形態によるデータ保持装置３１を示す回路図である。データ保持装置３１は、図１に示すデータ保持装置１と類似しているが、データラッチ回路３３に含まれる一対のインバータ回路３７，４３，およびトランスファゲート４９の各構成が、図１に示すデータ保持装置１のそれと異なる。
すなわち、データ保持装置１においては、インバータ回路７，９、トランスファゲート１１をそれぞれ構成するｐＭＯＳＦＥＴ（ｐチャネルＭＯＳＦＥＴ）のウェル領域（基部半導体領域）は、電源線ＶＤＤに接続されているが、データ保持装置３１においては、インバータ回路３７，４３、トランスファゲート４９をそれぞれ構成するｐＭＯＳＦＥＴ（ｐチャネルＭＯＳＦＥＴ）３９，４５、５１のウェル領域（基部半導体領域）は、ウェル電圧制御線Ｖｓに接続されている。
なお、データ保持装置３１のインバータ回路３７，４３、トランスファゲート４９をそれぞれ構成するｎＭＯＳＦＥＴ（ｎチャネルＭＯＳＦＥＴ）４１，４７、５３の基板領域（基部半導体領域）は、図１に示すデータ保持装置１の場合と同様に、接地線ＧＮＤに接続されている。データ保持装置３１の他の構成は、データ保持装置１と同様である。
なお、データ保持装置３１において、強誘電体コンデンサ１７，１９は、それぞれ、データ記憶回路に対応する。強誘電体コンデンサ１７がデータ記憶回路に対応すると考えると、インバータ回路３７が第１のインバータ回路（データ復元回路）に対応し、インバータ回路４３が第２のインバータ回路に対応し、インバータ回路４３のｐＭＯＳＦＥＴ４５が電界効果トランジスタに対応する。図６は、インバータ回路４３の実体的な構成を示す模式図である。
一方、強誘電体コンデンサ１９がデータ記憶回路に対応すると考えると、インバータ回路４３が第１のインバータ回路（データ復元回路）に対応し、インバータ回路３７が第２のインバータ回路に対応し、インバータ回路３７のｐＭＯＳＦＥＴ３９が電界効果トランジスタに対応する。
図７は、図５に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。データ保持装置３１の動作は、図２のタイミングチャートで表されるデータ保持装置１の動作と類似しているが、次の点が、データ保持装置１と異なる。
すなわち、データ保持装置３１においては、電源線ＶＤＤの制御とは別に、ウェル電圧制御線Ｖｓの制御を行っている。ウェル電圧制御線Ｖｓには、“Ｈ”レベル電圧として電源電圧ＶＤＤ、“Ｌ”レベル電圧として接地電位ＧＮＤが付与可能となっている。
通常動作時においては、ウェル電圧制御線Ｖｓに電源電圧ＶＤＤが付与されている。また、電源線ＶＤＤへの電力の供給が遮断されると、ウェル電圧制御線Ｖｓへの電力の供給も遮断されるよう構成されている。
データ保持装置３１においては、遮断された電力が再び供給される際、強誘電体コンデンサ１７，１９に対する読み出し用信号の付与（図７の８３参照）を行う前に、ｐＭＯＳＦＥＴ３９，４５、５１のウェル領域（図６の６３参照）への電源電圧ＶＤＤの付与（図７の８７参照）を開始している。
そして、強誘電体コンデンサ１７，１９に対する読み出し用信号の付与（図７の８３参照）を行った後、ｐＭＯＳＦＥＴ３９，４５のソース領域（図６の６５参照）に電源電圧ＶＤＤ（ソース電圧）を付与するようにしている。その他の動作は、データ保持装置１の場合と同様である。
このように、データ保持装置３１においては、強誘電体コンデンサ１７，１９に対する読み出し用信号の付与を行う前に、ｐＭＯＳＦＥＴ３９，４５、５１のウェル領域への電源電圧ＶＤＤの付与を開始しているから、強誘電体コンデンサ１７，１９に対する読み出し用信号の付与に伴って電荷が放出されたときには、ｐＭＯＳＦＥＴ３９，４５、５１のウェル領域に電源電圧ＶＤＤが付与されている。
したがって、図６に示すように、たとえばｐＭＯＳＦＥＴ４５のウェル領域６３には電源電圧ＶＤＤが付与されているから、強誘電体コンデンサ１７の一端１７ａに放出された電荷は、ｐＭＯＳＦＥＴ４５のドレイン領域６７を介してウェル領域６３に流出することはない。このため、強誘電体コンデンサ１７の一端１７ａには、放出された電荷がそのまま蓄積され、この蓄積された電荷に対応する電圧が生ずる。
図８は、データ保持装置３１のプレートラインＰＬに読み出し用信号８３を与えることによって強誘電体コンデンサ１７が分極反転を起こした場合（例えば、データ“Ｈ”に対応）に強誘電体コンデンサ１７の一端１７ａに生ずる電圧Ｖ１、および、分極反転を起こさない場合（例えば、データ“Ｌ”に対応）に強誘電体コンデンサ１７の一端１７ａに生ずる電圧Ｖ２をそれぞれ縦軸に、経過時間を横軸にとって、表したグラフである。
図８から、電圧Ｖ１と電圧Ｖ２との差は、従来技術におけるそれ（図１３参照）と比べ、格段に大きいことがわかる。また、電圧Ｖ１と電圧Ｖ２との差は、プレートラインＰＬの電圧が電源電圧ＶＤＤ（この例では３ボルト）に到達する以前に、既に、かなり大きい値になっていることも分かる。
したがって、データ復元の際の信号検出マージンが極めて大きく、動作の安定性が極めて高い。また、データ復元の際の信号検出マージンが大きいので、小容量の強誘電体コンデンサを用いることができる。このため、データラッチ回路３３の動作速度の低下を抑えることができる。さらに、データ復元の際の信号検出マージンが大きいので、図７に示す読み出し用信号８３の立ち上がりが完了する前に、電源線ＶＤＤに電源電圧ＶＤＤを付与する（図７の８５よりも早いタイミング）ことも可能となる。このため、データ復元のための時間を短縮することができる。
なお、図５に示す実施形態においては、ウェル電圧制御線Ｖｓを立ち上げた後、プレートラインＰＬを立ち上げるようにしたが、これらを同時に立ち上げるようにしてもよい。要は、電荷放出ノードに電荷が放出された時点でウェル領域に電源電圧ＶＤＤが印加されていればよい。
また、図５に示す実施形態においては、電荷放出ノードに接続される全てのｐＭＯＳＦＥＴ３９，４５、５１のウェル領域をウェル電圧制御線Ｖｓに接続するよう構成したが、この発明はこれに限定されるものではない。ただし、電荷放出ノードに接続される全てのｐＭＯＳＦＥＴのウェル領域をウェル電圧制御線Ｖｓに接続することで、電荷放出ノードに放出された電荷の流出をほぼ完全に防止できるので、データ検出のマージンが極めて大きくなる。
また、図５に示す実施形態においては、強誘電体コンデンサ１７の一端１７ａを、インバータ回路４３とトランスファゲート４９との間に接続するよう構成したが、この発明はこれに限定されるものではない。
たとえば、強誘電体コンデンサ１７の一端１７ａを、トランスファゲート４９の出力ノードとインバータ回路３７の入力ノードとの間に接続するよう構成することもできる。さらに、トランスファゲート４９を設けないよう構成することもできる。すなわち、インバータ回路４３の出力ノードとインバータ回路３７の入力ノードとを、トランスファゲート４９を介して接続するのではなく、直接的に接続するようにしてもよい。このような場合、トランスファゲート１５を構成するｐＭＯＳＦＥＴのウェル領域をウェル電圧制御線Ｖｓに接続するのが好ましい。
また、図示しないが、データ出力線Ｑにインバータ回路の出力ノードやトランスファゲートが接続される場合には、それらを構成するｐＭＯＳＦＥＴのウェル領域をウェル電圧制御線Ｖｓに接続するのが好ましい。
また、図５に示す実施形態においては、強誘電体記憶部５として一対の強誘電体コンデンサを用いた場合を例に説明したが、この発明はこれに限定されるものではない。たとえば、強誘電体記憶部として１つの強誘電体コンデンサを用いる場合にもこの発明を適用することができる。
また、図５に示す実施形態においては、データ保持回路として、順序回路の一種であるデータラッチ回路を例に説明したが、この発明はこれに限定されるものではない。他の順序回路、たとえば、フリップフロップ回路等にも、この発明を適用することができる。さらに、この発明を適用できるデータ保持回路としては、順序回路の他に、たとえば、メモリ回路等を挙げることができる。
また、データ保持回路として、直列にループ状に接続可能な一対のインバータ回路を含む場合を例に説明したが、データ保持回路はこれに限定されるものではない。データを揮発的に保持することができる回路全てに、この発明を適用することができる。
また、図５に示す実施形態においては、データ記憶回路として強誘電体コンデンサを備えた回路を例に説明したが、データ記憶回路はこれに限定されるものでない。この発明におけるデータ記憶回路としては、要は、何らかの読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出する回路であればよい。
さらに、図５に示す実施形態においては、電界効果トランジスタとして、ｐＭＯＳＦＥＴを例に説明したが、この発明はこれに限定されるものではない。たとえば、電荷放出ノードに放出される電荷が負電荷である場合には、ｎＭＯＳＦＥＴが、この発明における電界効果トランジスタに該当する。
なお、上述の各実施形態においては、電源を遮断する直前のデータに対応した分極状態を強誘電体記憶部に記憶させるよう構成したが、任意の時点のデータに対応した分極状態を強誘電体記憶部に記憶させるよう構成することもできる。
図９は、任意の時点におけるデータ保持回路のデータに対応した分極状態を強誘電体記憶部に記憶させる場合のタイミングチャートの一例である。図９に基づいて、データ記憶時（データ書き込み時）におけるデータ保持装置の動作を説明する。
前述のように、図２および図７の例では、通常動作において、プレートラインＰＬを接地電位ＧＮＤに保っておき、電源を遮断する直前に、書き込み用信号８１（下端電位が接地電位ＧＮＤで、上端電位が電源電圧ＶＤＤであるようなパルス信号）をプレートラインＰＬに与えるようにしている。
しかし、図９の例では、通常動作において、プレートラインＰＬを、接地電位ＧＮＤと電源電圧ＶＤＤとの間の所定の電圧（非書き込み時プレート電圧Ｖｐｌｎｗ）に保っておき、任意の時点で、書き込み用信号９１をプレートラインＰＬに与えるようにしている。
書き込み用信号９１は、少なくとも一対の書き込み用プレート低電圧Ｖｐｌｗｌと書き込み用プレート高電圧Ｖｐｌｗｈとにより構成されている。書き込み用プレート低電圧Ｖｐｌｗｌは非書き込み時プレート電圧Ｖｐｌｎｗより低く、書き込み用プレート高電圧Ｖｐｌｗｈは非書き込み時プレート電圧Ｖｐｌｎｗより高い。
図９の例において、強誘電体コンデンサ１７および１９が通常動作時に分極反転を起こさないためには、非書き込み時プレート電圧Ｖｐｌｎｗと電位強誘電体コンデンサ１７および１９の抗電圧Ｖｃとの関係を、次のように設定すればよい。
電源電圧ＶＤＤ−Ｖｐｌｎｗ＜Ｖｃ、かつ、Ｖｐｌｎｗ−接地電位ＧＮＤ＜Ｖｃ
たとえば、Ｖｐｌｎｗ＝（ＶＤＤ−ＧＮＤ）／２＜Ｖｃとなるよう、非書き込み時プレート電圧Ｖｐｌｎｗと、電位強誘電体コンデンサ１７および１９の抗電圧Ｖｃとを定めれば、上記関係を満足することができる。
一方、図９の例において、データ書き込み時に強誘電体コンデンサ１７および１９が分極反転を起こすためには、書き込み用プレート低電圧Ｖｐｌｗｌと強誘電体コンデンサ１７および１９の抗電圧Ｖｃとの関係、および、書き込み用プレート高電圧Ｖｐｌｗｈと上記抗電圧Ｖｃとの関係を、それぞれ次のように設定すればよい。
電源電圧ＶＤＤ−Ｖｐｌｗｌ＞Ｖｃ、かつ、Ｖｐｌｗｈ−接地電位ＧＮＤ＞Ｖｃ
たとえば、Ｖｐｌｗｌ＝ＧＮＤ、Ｖｐｌｗｈ＝ＶＤＤ、ＶＤＤ＞Ｖｃとなるよう、書き込み用プレート低電圧Ｖｐｌｗｌ、書き込み用プレート高電圧Ｖｐｌｗｈ、電位強誘電体コンデンサ１７および１９の抗電圧Ｖｃを定めれば、上記関係を満足することができる。
図９の場合、たとえば、エラーが発生した瞬間（またはその直前）におけるデータ保持回路のデータを、強誘電体部５に記憶するよう構成することができる。このように構成すれば、エラー発生後の信頼性の低いデータではなく、エラーが発生した瞬間（またはその直前）の信頼性の高いデータを選択的に記憶しておくことができる。このため、電源を投入した場合、信頼性の高い箇所から処理を再スタートすることができる。
なお、図９の場合におけるデータ復元動作は、図２または図７の例と同様である。また、図９の例に用いられるデータ保持装置として、強誘電体コンデンサ１７、１９の抗電圧ＶｃとプレートラインＰＬに印加される各電圧値との関係、並びに、上述のデータ記憶時の動作を除き、図２および図７の例に用いられるデータ保持装置と同じ構成のものを使用することができる。
また、上述の各実施形態においては、データ保持回路に保持されているデータを、強誘電体記憶部に記憶するよう構成したが、データ保持回路を通過中のデータを強誘電体記憶部に記憶するよう構成することもできる。要はデータ保持回路に存するデータを強誘電体回路に記憶すればよい。
また、上述の各実施形態においては、データ保持回路に存するデータに対応した分極状態を強誘電体部に記憶させるために、第１の強誘電体コンデンサ、または、第１および第２の強誘電体コンデンサの他端に書き込み用信号を付与するよう構成したが、この発明はこれに限定されるものではない。
要は、第１の強誘電体コンデンサ、または、第１および第２の強誘電体コンデンサの一端の電位に対する他端の電位に基づいて、データ保持回路に存するデータに対応した分極状態を、第１の強誘電体コンデンサ、または、第１および第２の強誘電体コンデンサに記憶させるよう構成すればよい。
図１０は、第１の強誘電体コンデンサ、または、第１および第２の強誘電体コンデンサの一端に一定のプレートライン電圧Ｖｐｌを与えるだけで、常にデータ保持回路に存するデータに対応した分極状態を強誘電体記憶部に記憶させる場合のタイミングチャートの一例である。図１０に基づいて、データ記憶動作（データ書き込み時の動作）におけるデータ保持装置の動作を説明する。
前述のように、図２、図７および図９の例では、データ保持回路のデータを強誘電体記憶部に書き込む際に、通常動作時における信号とは異なる書き込み用信号８１または９１を、プレートラインＰＬに与えるようにしている。
しかし、図１０の例では、データ保持回路のデータを強誘電体記憶部に書き込む際にも、通常動作時と同じ一定の電圧すなわちプレートライン電圧Ｖｐｌ、をプレートラインＰＬに与え続けているだけである。
図１０の例において、データ保持回路のデータすなわち出力データＱが変化するごとに強誘電体コンデンサ１７および１９が分極反転を起こすためには、プレート電圧Ｖｐｌと強誘電体コンデンサ１７および１９の抗電圧Ｖｃとの関係を次のように設定すればよい。
電源電圧ＶＤＤ−Ｖｐｌ＞Ｖｃ、かつ、Ｖｐｌ−接地電位ＧＮＤ＞Ｖｃ
たとえば、Ｖｃ＜Ｖｐｌ＝（電源電圧ＶＤＤ−接地電位ＧＮＤ）／２となるよう、プレート電圧Ｖｐｌ、強誘電体コンデンサ１７および１９の抗電圧Ｖｃを定めれば、上記関係を満足することができる。
このように構成すれば、図１０に示すように、データ保持回路の出力データＱが接地電位ＧＮＤから電源電圧ＶＤＤに変化すると（図１０の９３参照）自動的に強誘電体コンデンサ１７および１９の分極方向がそれぞれ反転し、データ保持回路の出力データＱが電源電位ＶＤＤから接地電位ＧＮＤに変化すると（図１０の９５参照）自動的に強誘電体コンデンサ１７および１９の分極方向がそれぞれ再反転する。
すなわち、プレートラインＰＬに一定のプレートライン電圧Ｖｐｌを与えておくだけで、常にデータ保持回路に存するデータに対応した分極状態を強誘電体記憶部に記憶させることができる。したがって、電源遮断前に特に書き込み用信号を与えなくても、電源遮断直前のデータ保持回路に存するデータに対応した分極状態を、強誘電体記憶部に記憶させることができる。
なお、図１０の場合におけるデータ復元動作は、図２または図７の例と同様である。また、図１０の例に用いられるデータ保持装置として、強誘電体コンデンサ１７、１９の抗電圧ＶｃとプレートラインＰＬに印加される電圧値との関係、並びに、上述のデータ記憶時の動作を除き、図２および図７の例に用いられるデータ保持装置と同じ構成のものを使用することができる。
この発明によるデータ保持装置は、主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第１の継断用ゲートと、帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第１の強誘電体コンデンサと、を備え、第１の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
したがって、データ通過時に、第１の継断用ゲートは断状態となるから、主信号路に配置されたインバータ回路の入力ノードと第１の強誘電体コンデンサとが切り離された状態となる。このため、入力データが変化すると、主信号路に配置されたインバータ回路の入力ノードの電位は、第１の強誘電体コンデンサの容量の影響を受けることなく、速やかに変化する。
すなわち、電源が遮断されてもデータを保持することができ、かつ、高速動作時におけるデータ保持の信頼性が高いデータ保持装置を実現することができる。
また、第１の継断用ゲートは、主信号路に配置されたインバータ回路の入力ノードにおける、入力データと帰還信号との競合を防止する機能もあるから、少ない素子数で機能の高いデータ保持装置を得ることができる。
さらに、第１の継断用ゲートを継断制御するための信号として、データ保持状態とデータ通過状態とを切り替えるためのクロックパルスを用いることができるから、専用の信号を生成する必要がなく、装置全体の回路構成を単純化することができる。
また、データ通過時に入力データが変化しても第１の強誘電体コンデンサの分極状態は変化しないから、分極状態の変動による第１の強誘電体コンデンサの劣化を抑えることができる。
この発明によるデータ保持装置においては、帰還路に配置されたインバータ回路の入力ノードにその一端が接続された第２の強誘電体コンデンサを備え、第１および第２の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１および第２の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１および第２の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
したがって、データ保持回路に保持されているデータに対応した分極状態を２つの強誘電体コンデンサに、それぞれ記憶させておき、これらの分極状態に基づいてデータ復元させるから、データ復元の信頼性が高い。
この発明によるデータ保持装置においては、第２の継断用ゲートであって、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第２の継断用ゲートと、第２の継断用ゲートを介して、帰還路に配置されたインバータ回路の入力ノードに、その一端が接続された第２の強誘電体コンデンサとを備え、第１および第２の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１および第２の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１および第２の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
したがって、データ保持回路に保持されているデータに対応した分極状態を２つの強誘電体コンデンサに、それぞれ記憶させておき、これらの分極状態に基づいてデータ復元させるから、データ復元の信頼性が高い。
また、データ通過時に、第２の継断用ゲートは断状態となるから、帰還路に配置されたインバータ回路の入力ノードと第２の強誘電体コンデンサとが切り離された状態となる。このため、主信号路に配置されたインバータ回路の出力が、速やかに、帰還路に配置されたインバータ回路の入力ノードに到達する。
このため、データ通過状態からデータ保持状態に移行する際のデータの確定を速やかに行うことが可能となる。
また、第２の継断用ゲートを継断制御するための信号は、第１の継断用ゲートを継断制御するための信号と同じく、データ保持状態とデータ通過状態とを切り替えるためのクロックパルスを用いることができるから、専用の信号を生成する必要がなく、装置全体の回路構成を単純化することができる。
さらに、データ通過時に入力データが変化しても第２の強誘電体コンデンサの分極状態は変化しないから、分極状態の変動による第２の強誘電体コンデンサの劣化を抑えることができる。
この発明によるデータ保持装置は、読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、を備えたデータ保持装置であって、データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、ソース領域にソース電圧を付与するよう構成したこと、を特徴とする。
したがって、データ記憶回路への読み出し用信号の付与に伴って電荷が放出されたときには電界効果トランジスタの基部半導体領域にソース電圧と実質的に同一の電圧が付与されているから、放出された電荷が基部半導体領域に流出することはない。このため、データ記憶回路の電荷放出ノードには、放出された電荷に対応する電圧が生ずる。
すなわち、データ記憶回路に対する読み出し用信号の付与を行った後に電界効果トランジスタの電源をＯＮにしなければならないような場合であっても、電荷が電荷放出ノードに留まるから、データ復元回路を用いて、データ記憶回路に記憶されていたデータの内容を確実に復元することができる。
この発明によるデータ保持装置においては、データ記憶回路は、強誘電体コンデンサを備えており、電荷放出ノードは強誘電体コンデンサの一端であり、読み出し用信号は強誘電体コンデンサの他端に付与され、データ復元回路は、電荷放出ノードに接続される入力ノード、を有する第１のインバータ回路であり、電界効果トランジスタを有する第２のインバータ回路であって、その入力ノードは第１のインバータ回路の出力ノードに接続され、その出力ノードは電荷放出ノードに接続される、第２のインバータ回路を備えたこと、を特徴とする。
第１および第２のインバータ回路を直列にループ状に接続したデータ保持回路に、強誘電体コンデンサに記憶していたデータを復元する場合、第２のインバータ回路の電源を遮断した状態で読み出し用信号の付与を行うことで、強誘電体コンデンサから電荷放出ノードに放出された電荷と第２のインバータ回路の出力とが競合することを防止することができるが、このような場合においても、電荷放出ノードに放出された電荷が第２のインバータ回路を構成する電界効果トランジスタの基部半導体領域に流出することを防止することができる。したがって、データ復元の際の信号検出マージンが大きく、動作の安定性が極めて高い。
また、データ復元の際の信号検出マージンが大きいので、小容量の強誘電体コンデンサを用いることができる。このため、データ保持回路の動作速度の低下を抑えることができる。
また、データ復元の際の信号検出マージンが大きいので、読み出し用信号の付与時間を短縮したり、第２のインバータ回路の電源投入タイミングを前倒しすることが可能となる。このため、データ復元のための時間を短縮することができる。
なお、請求項および明細書において「基部半導体領域」とは、ソース領域およびドレイン領域の導電型と異なる導電型の半導体領域であって、ソース領域およびドレイン領域が直接その中に形成されている半導体領域を言う。実施形態においては、ｐＭＯＳＦＥＴのウェル領域が、これに該当する。
上記においては、本発明を好ましい実施形態として説明したが、各用語は、限定のために用いたのではなく、説明のために用いたものであって、本発明の範囲および精神を逸脱することなく、添付のクレームの範囲において、変更することができるものである。
【図面の簡単な説明】
図１は、この発明の一実施形態によるデータ保持装置１を示す回路図である。
図２は、図１に示すデータ保持装置１の動作を説明するためのタイミングチャートである。
図３Ａは、データを強誘電体記憶部５に記憶させる場合の動作を説明するための図面である。図３Ｂ〜図３Ｃは、強誘電体記憶部５からデータを復元する場合の動作を説明するための図面である。
図４は、この発明の他の実施形態によるデータ保持装置２１を示す回路図である。
図５は、この発明のさらに他の実施形態によるデータ保持装置３１を示す回路図である。
図６は、インバータ回路４３の実体的な構成を示す模式図である。
図７は、図５に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。
図８は、データ保持装置３１におけるデータ読み出しの際、強誘電体コンデンサ１７の一端１７ａに生ずる電圧Ｖ１、電圧Ｖ２を表した図面である。
図９は、この発明のさらに他の実施形態によるデータ保持装置のデータ記憶時における動作を説明するためのタイミングチャートである。
図１０は、この発明のさらに他の実施形態によるデータ保持装置のデータ記憶時における動作を説明するためのタイミングチャートである。
図１１は、強誘電体コンデンサを用いた従来の回路９０１を示す図面である。
図１２Ａは、従来の回路９０１を構成するインバータ回路９０９を示す回路図である。図１２Ｂは、インバータ回路９０９を構成するｐＭＯＳＦＥＴ９１５の実体的構成を示す模式図である。
図１３は、従来の回路９０９におけるデータ読み出しの際、強誘電体コンデンサ９１１の一端９１１ａに生ずる電圧Ｖ１、電圧Ｖ２を表した図面である。
日本国特許出願２００１年第３５３８４８号（２００１年１１月１９日出願）の明細書、請求の範囲、図面および要約を含む全開示内容は、これら全開示内容を参照することによって本出願に合体される。
技術分野
この発明はデータ保持装置およびデータ読み出し方法に関する。
背景技術
ラッチ回路などの順序回路に用いられるデータ保持回路として、たとえば、２つのインバータを直列にループ状に接続した回路が知られている。しかし、このようなデータ保持回路は、通常、データを揮発的にしか保持できないため、電源が遮断されるとデータが失われてしまう。つまり、電源を再投入しても、電源遮断前のデータを復元することができない。
したがって、たとえば、このような順序回路を利用したシーケンス処理を何らかの理由により中断する場合、データを保持しておくためには電源をＯＮにしたままにしなければならないので、その分、電力を消費する。また、停電事故等によりシーケンス処理が中断された場合、最初から処理をやり直さなければならず、時間的ロスが大きい。
このような問題を解決するために、強誘電体コンデンサを用いた図１１に示すような回路９０１が提案されている。回路９０１においては、入力データＤは、クロックパルスＣＫの立ち下がりでデータラッチ回路９０２にラッチされる。
ラッチ状態でプレートラインＰＬに書き込み用信号が与えられと、一対の強誘電体コンデンサ９１１，９１３は、それぞれ、ラッチされているデータに対応した分極状態となる。その後、電源が遮断されても、強誘電体コンデンサ９１１，９１３には前記データに対応した残留分極が保持される。
その後、電源を再投入する前に、まず、プレートラインＰＬに読み出し用信号を与えると、強誘電体コンデンサ９１１，９１３の一端９１１ａ、９１３ａには、それぞれ、保持されていた残留分極に応じた電圧が生ずる。その後、電源を投入すると、この電圧に基づいて、データラッチ回路９０２に、元のデータが復元される。このようにして、電源遮断前のデータを復元することができる。
しかしながら、上述の回路９０１には、つぎのような問題がある。クロックパルスＣＫが“Ｈ”のとき、入力データＤはデータラッチ回路９０２に入力されるが、強誘電体コンデンサ９１１の一端９１１ａがインバータ回路９０７の入力ノード９０７ａに接続されているため、入力データＤが変化しても、インバータ回路９０７の入力ノード９０７ａの電位はすぐには変化しない。
このため、クロックパルスＣＫの周波数が大きいと、入力データＤを正確にラッチすることが困難となる。これでは、高速動作を必要とする装置に用いることは難しい。
また、上述の回路９０１には、つぎのような問題もある。データラッチ回路９０２に含まれるインバータ回路、たとえばインバータ回路９０９、を構成するｐＭＯＳＦＥＴ（ｐチャネルＭＯＳＦＥＴ）９１５においては、図１２Ａおよび図１２Ｂに示すように、そのウェル領域９１９は、ソース領域９２１と共に電源線ＶＤＤに接続されるようになっている。
つまり、電源再投入前には、ウェル領域９１９は、ソース領域９２１と同様に、高インピーダンス状態となっている。したがって、電源を再投入する前にプレートラインＰＬに読み出し用信号を与えることによって強誘電体コンデンサ９１１の一端９１１ａから大量の電荷が放出されたとしても、その多くは、ＰＮ接合部９２０を介して、ドレイン領域９２３からウェル領域９１９へと移動してしまう。
このため、図１３に示すように、プレートラインＰＬに読み出し用信号を与えることによって強誘電体コンデンサ９１１が分極反転を起こした場合（例えば、データ“Ｈ”に対応）に強誘電体コンデンサ９１１の一端９１１ａに生ずる電圧Ｖ１と、分極反転を起こさない場合（例えば、データ“Ｌ”に対応）に強誘電体コンデンサ９１１の一端９１１ａに生ずる電圧Ｖ２との差は、それほど大きくならない。
すなわち、電源を再投入してデータを復元する際の検出マージンが小さく、データ復元の信頼性が低い。
発明の開示
この発明は、このような従来のデータ保持回路の問題点を解消し、電源が遮断されてもデータを保持することができ、かつ、高速動作時におけるデータ保持の信頼性が高いデータ保持装置およびデータ読み出し方法を提供することを目的とする。この発明は、また、電源が遮断されてもデータを保持することができ、かつ、電源再投入時におけるデータ復元の信頼性が高いデータ保持装置およびデータ読み出し方法を提供することを目的とする。すなわち、この発明は、電源が遮断されてもデータを保持することができ、かつ、データ保持の信頼性が高いデータ保持装置およびデータ読み出し方法を提供することを目的とする。
この発明によるデータ保持装置は、主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第１の継断用ゲートと、帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第１の強誘電体コンデンサと、を備え、第１の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
この発明によるデータ保持装置は、読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、を備えたデータ保持装置であって、データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、ソース領域にソース電圧を付与するよう構成したこと、を特徴とする。
この発明によるデータ保持装置は、主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第１の継断用ゲートと、帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第１の強誘電体コンデンサと、を備え、第１の強誘電体コンデンサの一端の電位に対する他端の電位に基づいて、データ保持回路に存するデータに対応した分極状態を第１の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
この発明によるデータ読み出し方法は、読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、を備えたデータ保持装置、を用いたデータ読み出し方法であって、データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、ソース領域にソース電圧を付与するよう構成したこと、を特徴とする。
本発明の特徴は、上記のように広く示すことができるが、その構成や内容は、目的および特徴とともに、図面を考慮に入れた上で、以下の開示によりさらに明らかになるであろう。
発明を実施するための最良の形態
図１は、この発明の一実施形態によるデータ保持装置１を示す回路図である。データ保持装置１は、データ保持回路であるデータラッチ回路３および強誘電体記憶部５を備えている。
データラッチ回路３は、直列にループ状に接続可能な一対のインバータ回路７，９を備えている。帰還路に配置されたインバータ回路９の出力ノード９ｂは、第１の継断用ゲートであるトランスファゲート１１を介して、主信号路に配置されたインバータ回路７の入力ノード７ａに接続されている。
トランスファゲート１１は、クロック信号線ＣＫに付与されるクロックパルスＣＫによって制御される。すなわち、トランスファゲート１１は、データ保持時には継状態となりデータ通過時には断状態となるよう、クロックパルスＣＫによって継断制御される。インバータ回路７の出力ノード７ｂは、直接、インバータ回路９の入力ノード９ａに接続されている。
なお、この実施形態では、トランスファゲートは、ｎＭＯＳＦＥＴ（ｎＭＯＳ型電界効果トランジスタ）とｐＭＯＳＦＥＴ（ｐＭＯＳ型電界効果トランジスタ）とにより構成されており、クロックパルスＣＫは２つのトランジスタのいずれか一方のゲートに印加される。また、図示を省略するが、クロックパルスＣＫの反転パルスが、他方のトランジスタのゲートに印加される。以下、特に断らない限り、他のトランスファゲートも同様の構成とする。
データ入力線Ｄに与えられたデータ（入力データＤ）は、インバータ回路１３およびトランスファゲート１５を介して、インバータ回路７の入力ノード７ａに与えられる。トランスファゲート１５は、クロックパルスＣＫによって制御される。出力ノード７ｂには、出力データＱを出力するデータ出力線Ｑが接続されている。
強誘電体記憶部５は、第１の強誘電体コンデンサである強誘電体コンデンサ１７，および、第２の強誘電体コンデンサである強誘電体コンデンサ１９により構成されている。強誘電体コンデンサ１７，１９の一端は、それぞれ、インバータ回路９の出力ノード９ｂおよび入力ノード９ａに接続され、強誘電体コンデンサ１７，１９の他端は、ともに、読み書き用信号線であるプレートラインＰＬに接続されている。
プレートラインＰＬを介して、強誘電体コンデンサ１７，１９の他端に書き込み用信号を付与することにより、データラッチ回路３に保持されているデータに対応した分極状態を強誘電体コンデンサ１７，１９に記憶させる。また、データ保持装置１への電力供給再開時に、プレートラインＰＬを介して、当該他端に読み出し用信号を付与することにより、強誘電体コンデンサ１７，１９に記憶させてあった分極状態に対応したデータをデータラッチ回路３に復元させるよう構成している。
図２は、図１に示すデータ保持装置１の動作を説明するためのタイミングチャートである。図３Ａは、データを強誘電体記憶部５に記憶させる場合の動作を説明するための図面であり、図３Ｂ〜図３Ｃは、強誘電体記憶部５からデータを復元する場合の動作を説明するための図面である。図１〜図２および図３Ａ〜図３Ｃを参照しつつ、データ保持装置１の動作を説明する。
図１に示すように、データ入力線Ｄから入力された入力データＤはインバータ回路１３により反転されるとともに、インバータ回路７により再び反転され、クロック信号線ＣＫが“Ｈ”の間、そのまま、出力データＱとなる。クロックパルスＣＫが“Ｈ”の間、トランスファゲート１１は断状態となるため、主信号路への強誘電体コンデンサ１７の影響を排除することができる。
したがって、入力データＤが変化すると、主信号路に配置されたインバータ回路７の入力ノード７ａの電位は、強誘電体コンデンサ１７の容量の影響を受けることなく、速やかに変化する。つまり、動作速度の低下を抑えることができる。
また、トランスファゲート１１は、インバータ回路７の入力ノード７ａにおける、入力データＤとインバータ回路９からの帰還信号との競合を防止する機能もあるから、少ない素子数で機能の高いデータ保持装置１を得ることができる。
さらに、トランスファゲート１１を継断制御するための信号として、データ保持状態とデータ通過状態とを切り替えるためのクロックパルスＣＫを用いることができるから、専用の信号を生成する必要がなく、データ保持装置１全体の回路構成を単純化することができる。
また、データ通過時に入力データＤが変化しても強誘電体コンデンサ１７の分極状態は変化しないから、分極状態の変動による強誘電体コンデンサ１７の劣化を抑えることができる。
図２に戻って、データ入力線Ｄから入力された入力データＤは、クロック信号線ＣＫに付与されたクロックパルスＣＫの立ち下がりでラッチされ、このクロックパルスＣＫが“Ｌ”レベルの間、データラッチ回路３に保持される。図２に示すように、通常動作においては、プレートラインＰＬは、接地電位ＧＮＤに保たれている。
なお、入力データＤおよび出力データＱは、ともに、“Ｈ”レベルデータが電源電圧ＶＤＤに等しく、“Ｌ”レベルデータが接地電位ＧＮＤに等しい。
電源線ＶＤＤに付与されている電源電圧ＶＤＤを遮断する前に、クロックパルスＣＫを“Ｌ”に固定し、その後、プレートラインＰＬに書き込み用信号８１を付与する。書き込み用信号８１は、下端電位が接地電位ＧＮＤで、上端電位が電源電圧ＶＤＤであるようなパルス信号である。
データラッチ回路３に保持されているデータ（出力データＱに等しい）が、たとえば“Ｈ”であるとすると、プレートラインＰＬに書き込み用信号８１を付与することにより、図３Ａに示すように、強誘電体コンデンサ１７には、図中、上向きの分極状態が生じ、強誘電体コンデンサ１９には、図中、下向きの分極状態が生ずるものとする。
プレートラインＰＬに書き込み用信号８１を付与したあと、図２に示すように、電源電圧ＶＤＤを遮断する。電源電圧ＶＤＤが遮断されても、強誘電体コンデンサ１７，１９は、それぞれの分極方向に応じた残留分極を保持している。
電源電圧ＶＤＤを再投入する前に、クロックパルスＣＫを“Ｌ”に固定しておき、その後、プレートラインＰＬに読み出し用信号８３を付与する。読み出し用信号８３は、下端電位が接地電位ＧＮＤで、上端電位が電源電圧ＶＤＤであるようなパルス信号である。このパルス信号は、書き込み用信号８１よりかなり長い。
プレートラインＰＬに読み出し用信号８３を付与することにより、図３Ｂに示すように、強誘電体コンデンサ１７においては、分極反転は生じないが、強誘電体コンデンサ１９においては、分極反転が生ずる。このため、データラッチ回路３のインバータ回路９の入力ノード９ａに放出される電荷量は、出力ノード９ｂに放出される電荷量に比し、多い。
つぎに、プレートラインＰＬの書き込み用信号８３を保持させたまま、電源電圧ＶＤＤを再投入する（図２の８５参照）。電源電圧ＶＤＤを再投入することにより、入力ノード９ａおよび出力ノード９ｂに放出されていた電荷量に応じて、データラッチ回路３の論理値が決定される。
すなわち、図３Ｃに示すように、データラッチ回路３のインバータ回路９の入力ノード９ａ側が“Ｈ”、出力ノード９ｂ側が“Ｌ”になるよう、データラッチ回路３の論理値が決定される。このようにして、データを復元することができる。
このように、プレートラインＰＬに書き込み用信号８３を付与した後、電源電圧ＶＤＤを再投入することで、強誘電体コンデンサ１７から放出された電荷とインバータ回路９の出力とが競合することを防止することができる。また、強誘電体コンデンサ１９から放出された電荷とインバータ回路７の出力とが競合することを防止することができる。このため、データ復元の信頼性を高めることができる。
なお、この実施形態においては、強誘電体記憶部５として一対の強誘電体コンデンサ１７、１９を用いるようにしたが、この発明はこれに限定されるものではない。たとえば、強誘電体記憶部５として１つの強誘電体コンデンサ１７のみを用いるようにしてもよい。
つぎに、図４は、この発明の他の実施形態によるデータ保持装置２１を示す回路図である。データ保持装置２１は、強誘電体コンデンサ１９の一端とインバータ回路９の入力ノード９ａとの間に第２の継断用ゲートであるトランスファゲート２３が接続されている点以外は、図１に示すデータ保持装置１と同じ構成である。
このトランスファゲート２３は、トランスファゲート１１と同様、データ保持時には継状態となりデータ通過時には断状態となるよう、クロックパルスＣＫにより継断制御される。
トランスファゲート２３を設けることにより、データ通過時に、帰還路に配置されたインバータ回路９の入力ノード９ａと強誘電体コンデンサ１９とが切り離された状態となる。このため、主信号路に配置されたインバータ回路７の出力が、速やかに、帰還路に配置されたインバータ回路９の入力ノード９ａに到達する。このため、データ通過状態からデータ保持状態に移行する際のデータの確定を速やかに行うことが可能となる。
なお、上述の各実施形態においては、第１および第２の継断用ゲートとしてトランスファゲートを例に説明したが、第１および第２の継断用ゲートはこれに限定されるものではない。第１または第２の継断用ゲートとして、たとえば、ＦＥＴ等のトランジスタを単独で用いることもできる。
また、上述の各実施形態においては、データ保持回路として、順序回路の一種であるデータラッチ回路を例に説明したが、この発明はこれに限定されるものではない。他の順序回路、たとえば、フリップフロップ回路等にも、この発明を適用することができる。
つぎに、図５は、この発明のさらに他の実施形態によるデータ保持装置３１を示す回路図である。データ保持装置３１は、図１に示すデータ保持装置１と類似しているが、データラッチ回路３３に含まれる一対のインバータ回路３７，４３，およびトランスファゲート４９の各構成が、図１に示すデータ保持装置１のそれと異なる。
すなわち、データ保持装置１においては、インバータ回路７，９、トランスファゲート１１をそれぞれ構成するｐＭＯＳＦＥＴ（ｐチャネルＭＯＳＦＥＴ）のウェル領域（基部半導体領域）は、電源線ＶＤＤに接続されているが、データ保持装置３１においては、インバータ回路３７，４３、トランスファゲート４９をそれぞれ構成するｐＭＯＳＦＥＴ（ｐチャネルＭＯＳＦＥＴ）３９，４５、５１のウェル領域（基部半導体領域）は、ウェル電圧制御線Ｖｓに接続されている。
なお、データ保持装置３１のインバータ回路３７，４３、トランスファゲート４９をそれぞれ構成するｎＭＯＳＦＥＴ（ｎチャネルＭＯＳＦＥＴ）４１，４７、５３の基板領域（基部半導体領域）は、図１に示すデータ保持装置１の場合と同様に、接地線ＧＮＤに接続されている。データ保持装置３１の他の構成は、データ保持装置１と同様である。
なお、データ保持装置３１において、強誘電体コンデンサ１７，１９は、それぞれ、データ記憶回路に対応する。強誘電体コンデンサ１７がデータ記憶回路に対応すると考えると、インバータ回路３７が第１のインバータ回路（データ復元回路）に対応し、インバータ回路４３が第２のインバータ回路に対応し、インバータ回路４３のｐＭＯＳＦＥＴ４５が電界効果トランジスタに対応する。図６は、インバータ回路４３の実体的な構成を示す模式図である。
一方、強誘電体コンデンサ１９がデータ記憶回路に対応すると考えると、インバータ回路４３が第１のインバータ回路（データ復元回路）に対応し、インバータ回路３７が第２のインバータ回路に対応し、インバータ回路３７のｐＭＯＳＦＥＴ３９が電界効果トランジスタに対応する。
図７は、図５に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。データ保持装置３１の動作は、図２のタイミングチャートで表されるデータ保持装置１の動作と類似しているが、次の点が、データ保持装置１と異なる。
すなわち、データ保持装置３１においては、電源線ＶＤＤの制御とは別に、ウェル電圧制御線Ｖｓの制御を行っている。ウェル電圧制御線Ｖｓには、“Ｈ”レベル電圧として電源電圧ＶＤＤ、“Ｌ”レベル電圧として接地電位ＧＮＤが付与可能となっている。
通常動作時においては、ウェル電圧制御線Ｖｓに電源電圧ＶＤＤが付与されている。また、電源線ＶＤＤへの電力の供給が遮断されると、ウェル電圧制御線Ｖｓへの電力の供給も遮断されるよう構成されている。
データ保持装置３１においては、遮断された電力が再び供給される際、強誘電体コンデンサ１７，１９に対する読み出し用信号の付与（図７の８３参照）を行う前に、ｐＭＯＳＦＥＴ３９，４５、５１のウェル領域（図６の６３参照）への電源電圧ＶＤＤの付与（図７の８７参照）を開始している。
そして、強誘電体コンデンサ１７，１９に対する読み出し用信号の付与（図７の８３参照）を行った後、ｐＭＯＳＦＥＴ３９，４５のソース領域（図６の６５参照）に電源電圧ＶＤＤ（ソース電圧）を付与するようにしている。その他の動作は、データ保持装置１の場合と同様である。
このように、データ保持装置３１においては、強誘電体コンデンサ１７，１９に対する読み出し用信号の付与を行う前に、ｐＭＯＳＦＥＴ３９，４５、５１のウェル領域への電源電圧ＶＤＤの付与を開始しているから、強誘電体コンデンサ１７，１９に対する読み出し用信号の付与に伴って電荷が放出されたときには、ｐＭＯＳＦＥＴ３９，４５、５１のウェル領域に電源電圧ＶＤＤが付与されている。
したがって、図６に示すように、たとえばｐＭＯＳＦＥＴ４５のウェル領域６３には電源電圧ＶＤＤが付与されているから、強誘電体コンデンサ１７の一端１７ａに放出された電荷は、ｐＭＯＳＦＥＴ４５のドレイン領域６７を介してウェル領域６３に流出することはない。このため、強誘電体コンデンサ１７の一端１７ａには、放出された電荷がそのまま蓄積され、この蓄積された電荷に対応する電圧が生ずる。
図８は、データ保持装置３１のプレートラインＰＬに読み出し用信号８３を与えることによって強誘電体コンデンサ１７が分極反転を起こした場合（例えば、データ“Ｈ”に対応）に強誘電体コンデンサ１７の一端１７ａに生ずる電圧Ｖ１、および、分極反転を起こさない場合（例えば、データ“Ｌ”に対応）に強誘電体コンデンサ１７の一端１７ａに生ずる電圧Ｖ２をそれぞれ縦軸に、経過時間を横軸にとって、表したグラフである。
図８から、電圧Ｖ１と電圧Ｖ２との差は、従来技術におけるそれ（図１３参照）と比べ、格段に大きいことがわかる。また、電圧Ｖ１と電圧Ｖ２との差は、プレートラインＰＬの電圧が電源電圧ＶＤＤ（この例では３ボルト）に到達する以前に、既に、かなり大きい値になっていることも分かる。
したがって、データ復元の際の信号検出マージンが極めて大きく、動作の安定性が極めて高い。また、データ復元の際の信号検出マージンが大きいので、小容量の強誘電体コンデンサを用いることができる。このため、データラッチ回路３３の動作速度の低下を抑えることができる。さらに、データ復元の際の信号検出マージンが大きいので、図７に示す読み出し用信号８３の立ち上がりが完了する前に、電源線ＶＤＤに電源電圧ＶＤＤを付与する（図７の８５よりも早いタイミング）ことも可能となる。このため、データ復元のための時間を短縮することができる。
なお、図５に示す実施形態においては、ウェル電圧制御線Ｖｓを立ち上げた後、プレートラインＰＬを立ち上げるようにしたが、これらを同時に立ち上げるようにしてもよい。要は、電荷放出ノードに電荷が放出された時点でウェル領域に電源電圧ＶＤＤが印加されていればよい。
また、図５に示す実施形態においては、電荷放出ノードに接続される全てのｐＭＯＳＦＥＴ３９，４５、５１のウェル領域をウェル電圧制御線Ｖｓに接続するよう構成したが、この発明はこれに限定されるものではない。ただし、電荷放出ノードに接続される全てのｐＭＯＳＦＥＴのウェル領域をウェル電圧制御線Ｖｓに接続することで、電荷放出ノードに放出された電荷の流出をほぼ完全に防止できるので、データ検出のマージンが極めて大きくなる。
また、図５に示す実施形態においては、強誘電体コンデンサ１７の一端１７ａを、インバータ回路４３とトランスファゲート４９との間に接続するよう構成したが、この発明はこれに限定されるものではない。
たとえば、強誘電体コンデンサ１７の一端１７ａを、トランスファゲート４９の出力ノードとインバータ回路３７の入力ノードとの間に接続するよう構成することもできる。さらに、トランスファゲート４９を設けないよう構成することもできる。すなわち、インバータ回路４３の出力ノードとインバータ回路３７の入力ノードとを、トランスファゲート４９を介して接続するのではなく、直接的に接続するようにしてもよい。このような場合、トランスファゲート１５を構成するｐＭＯＳＦＥＴのウェル領域をウェル電圧制御線Ｖｓに接続するのが好ましい。
また、図示しないが、データ出力線Ｑにインバータ回路の出力ノードやトランスファゲートが接続される場合には、それらを構成するｐＭＯＳＦＥＴのウェル領域をウェル電圧制御線Ｖｓに接続するのが好ましい。
また、図５に示す実施形態においては、強誘電体記憶部５として一対の強誘電体コンデンサを用いた場合を例に説明したが、この発明はこれに限定されるものではない。たとえば、強誘電体記憶部として１つの強誘電体コンデンサを用いる場合にもこの発明を適用することができる。
また、図５に示す実施形態においては、データ保持回路として、順序回路の一種であるデータラッチ回路を例に説明したが、この発明はこれに限定されるものではない。他の順序回路、たとえば、フリップフロップ回路等にも、この発明を適用することができる。さらに、この発明を適用できるデータ保持回路としては、順序回路の他に、たとえば、メモリ回路等を挙げることができる。
また、データ保持回路として、直列にループ状に接続可能な一対のインバータ回路を含む場合を例に説明したが、データ保持回路はこれに限定されるものではない。データを揮発的に保持することができる回路全てに、この発明を適用することができる。
また、図５に示す実施形態においては、データ記憶回路として強誘電体コンデンサを備えた回路を例に説明したが、データ記憶回路はこれに限定されるものでない。この発明におけるデータ記憶回路としては、要は、何らかの読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出する回路であればよい。
さらに、図５に示す実施形態においては、電界効果トランジスタとして、ｐＭＯＳＦＥＴを例に説明したが、この発明はこれに限定されるものではない。たとえば、電荷放出ノードに放出される電荷が負電荷である場合には、ｎＭＯＳＦＥＴが、この発明における電界効果トランジスタに該当する。
なお、上述の各実施形態においては、電源を遮断する直前のデータに対応した分極状態を強誘電体記憶部に記憶させるよう構成したが、任意の時点のデータに対応した分極状態を強誘電体記憶部に記憶させるよう構成することもできる。
図９は、任意の時点におけるデータ保持回路のデータに対応した分極状態を強誘電体記憶部に記憶させる場合のタイミングチャートの一例である。図９に基づいて、データ記憶時（データ書き込み時）におけるデータ保持装置の動作を説明する。
前述のように、図２および図７の例では、通常動作において、プレートラインＰＬを接地電位ＧＮＤに保っておき、電源を遮断する直前に、書き込み用信号８１（下端電位が接地電位ＧＮＤで、上端電位が電源電圧ＶＤＤであるようなパルス信号）をプレートラインＰＬに与えるようにしている。
しかし、図９の例では、通常動作において、プレートラインＰＬを、接地電位ＧＮＤと電源電圧ＶＤＤとの間の所定の電圧（非書き込み時プレート電圧Ｖｐｌｎｗ）に保っておき、任意の時点で、書き込み用信号９１をプレートラインＰＬに与えるようにしている。
書き込み用信号９１は、少なくとも一対の書き込み用プレート低電圧Ｖｐｌｗｌと書き込み用プレート高電圧Ｖｐｌｗｈとにより構成されている。書き込み用プレート低電圧Ｖｐｌｗｌは非書き込み時プレート電圧Ｖｐｌｎｗより低く、書き込み用プレート高電圧Ｖｐｌｗｈは非書き込み時プレート電圧Ｖｐｌｎｗより高い。
図９の例において、強誘電体コンデンサ１７および１９が通常動作時に分極反転を起こさないためには、非書き込み時プレート電圧Ｖｐｌｎｗと電位強誘電体コンデンサ１７および１９の抗電圧Ｖｃとの関係を、次のように設定すればよい。
電源電圧ＶＤＤ−Ｖｐｌｎｗ＜Ｖｃ、かつ、Ｖｐｌｎｗ−接地電位ＧＮＤ＜Ｖｃ
たとえば、Ｖｐｌｎｗ＝（ＶＤＤ−ＧＮＤ）／２＜Ｖｃとなるよう、非書き込み時プレート電圧Ｖｐｌｎｗと、電位強誘電体コンデンサ１７および１９の抗電圧Ｖｃとを定めれば、上記関係を満足することができる。
一方、図９の例において、データ書き込み時に強誘電体コンデンサ１７および１９が分極反転を起こすためには、書き込み用プレート低電圧Ｖｐｌｗｌと強誘電体コンデンサ１７および１９の抗電圧Ｖｃとの関係、および、書き込み用プレート高電圧Ｖｐｌｗｈと上記抗電圧Ｖｃとの関係を、それぞれ次のように設定すればよい。
電源電圧ＶＤＤ−Ｖｐｌｗｌ＞Ｖｃ、かつ、Ｖｐｌｗｈ−接地電位ＧＮＤ＞Ｖｃ
たとえば、Ｖｐｌｗｌ＝ＧＮＤ、Ｖｐｌｗｈ＝ＶＤＤ、ＶＤＤ＞Ｖｃとなるよう、書き込み用プレート低電圧Ｖｐｌｗｌ、書き込み用プレート高電圧Ｖｐｌｗｈ、電位強誘電体コンデンサ１７および１９の抗電圧Ｖｃを定めれば、上記関係を満足することができる。
図９の場合、たとえば、エラーが発生した瞬間（またはその直前）におけるデータ保持回路のデータを、強誘電体部５に記憶するよう構成することができる。このように構成すれば、エラー発生後の信頼性の低いデータではなく、エラーが発生した瞬間（またはその直前）の信頼性の高いデータを選択的に記憶しておくことができる。このため、電源を投入した場合、信頼性の高い箇所から処理を再スタートすることができる。
なお、図９の場合におけるデータ復元動作は、図２または図７の例と同様である。また、図９の例に用いられるデータ保持装置として、強誘電体コンデンサ１７、１９の抗電圧ＶｃとプレートラインＰＬに印加される各電圧値との関係、並びに、上述のデータ記憶時の動作を除き、図２および図７の例に用いられるデータ保持装置と同じ構成のものを使用することができる。
また、上述の各実施形態においては、データ保持回路に保持されているデータを、強誘電体記憶部に記憶するよう構成したが、データ保持回路を通過中のデータを強誘電体記憶部に記憶するよう構成することもできる。要はデータ保持回路に存するデータを強誘電体回路に記憶すればよい。
また、上述の各実施形態においては、データ保持回路に存するデータに対応した分極状態を強誘電体部に記憶させるために、第１の強誘電体コンデンサ、または、第１および第２の強誘電体コンデンサの他端に書き込み用信号を付与するよう構成したが、この発明はこれに限定されるものではない。
要は、第１の強誘電体コンデンサ、または、第１および第２の強誘電体コンデンサの一端の電位に対する他端の電位に基づいて、データ保持回路に存するデータに対応した分極状態を、第１の強誘電体コンデンサ、または、第１および第２の強誘電体コンデンサに記憶させるよう構成すればよい。
図１０は、第１の強誘電体コンデンサ、または、第１および第２の強誘電体コンデンサの一端に一定のプレートライン電圧Ｖｐｌを与えるだけで、常にデータ保持回路に存するデータに対応した分極状態を強誘電体記憶部に記憶させる場合のタイミングチャートの一例である。図１０に基づいて、データ記憶動作（データ書き込み時の動作）におけるデータ保持装置の動作を説明する。
前述のように、図２、図７および図９の例では、データ保持回路のデータを強誘電体記憶部に書き込む際に、通常動作時における信号とは異なる書き込み用信号８１または９１を、プレートラインＰＬに与えるようにしている。
しかし、図１０の例では、データ保持回路のデータを強誘電体記憶部に書き込む際にも、通常動作時と同じ一定の電圧すなわちプレートライン電圧Ｖｐｌ、をプレートラインＰＬに与え続けているだけである。
図１０の例において、データ保持回路のデータすなわち出力データＱが変化するごとに強誘電体コンデンサ１７および１９が分極反転を起こすためには、プレート電圧Ｖｐｌと強誘電体コンデンサ１７および１９の抗電圧Ｖｃとの関係を次のように設定すればよい。
電源電圧ＶＤＤ−Ｖｐｌ＞Ｖｃ、かつ、Ｖｐｌ−接地電位ＧＮＤ＞Ｖｃ
たとえば、Ｖｃ＜Ｖｐｌ＝（電源電圧ＶＤＤ−接地電位ＧＮＤ）／２となるよう、プレート電圧Ｖｐｌ、強誘電体コンデンサ１７および１９の抗電圧Ｖｃを定めれば、上記関係を満足することができる。
このように構成すれば、図１０に示すように、データ保持回路の出力データＱが接地電位ＧＮＤから電源電圧ＶＤＤに変化すると（図１０の９３参照）自動的に強誘電体コンデンサ１７および１９の分極方向がそれぞれ反転し、データ保持回路の出力データＱが電源電位ＶＤＤから接地電位ＧＮＤに変化すると（図１０の９５参照）自動的に強誘電体コンデンサ１７および１９の分極方向がそれぞれ再反転する。
すなわち、プレートラインＰＬに一定のプレートライン電圧Ｖｐｌを与えておくだけで、常にデータ保持回路に存するデータに対応した分極状態を強誘電体記憶部に記憶させることができる。したがって、電源遮断前に特に書き込み用信号を与えなくても、電源遮断直前のデータ保持回路に存するデータに対応した分極状態を、強誘電体記憶部に記憶させることができる。
なお、図１０の場合におけるデータ復元動作は、図２または図７の例と同様である。また、図１０の例に用いられるデータ保持装置として、強誘電体コンデンサ１７、１９の抗電圧ＶｃとプレートラインＰＬに印加される電圧値との関係、並びに、上述のデータ記憶時の動作を除き、図２および図７の例に用いられるデータ保持装置と同じ構成のものを使用することができる。
この発明によるデータ保持装置は、主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第１の継断用ゲートと、帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第１の強誘電体コンデンサと、を備え、第１の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
したがって、データ通過時に、第１の継断用ゲートは断状態となるから、主信号路に配置されたインバータ回路の入力ノードと第１の強誘電体コンデンサとが切り離された状態となる。このため、入力データが変化すると、主信号路に配置されたインバータ回路の入力ノードの電位は、第１の強誘電体コンデンサの容量の影響を受けることなく、速やかに変化する。
すなわち、電源が遮断されてもデータを保持することができ、かつ、高速動作時におけるデータ保持の信頼性が高いデータ保持装置を実現することができる。
また、第１の継断用ゲートは、主信号路に配置されたインバータ回路の入力ノードにおける、入力データと帰還信号との競合を防止する機能もあるから、少ない素子数で機能の高いデータ保持装置を得ることができる。
さらに、第１の継断用ゲートを継断制御するための信号として、データ保持状態とデータ通過状態とを切り替えるためのクロックパルスを用いることができるから、専用の信号を生成する必要がなく、装置全体の回路構成を単純化することができる。
また、データ通過時に入力データが変化しても第１の強誘電体コンデンサの分極状態は変化しないから、分極状態の変動による第１の強誘電体コンデンサの劣化を抑えることができる。
この発明によるデータ保持装置においては、帰還路に配置されたインバータ回路の入力ノードにその一端が接続された第２の強誘電体コンデンサを備え、第１および第２の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１および第２の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１および第２の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
したがって、データ保持回路に保持されているデータに対応した分極状態を２つの強誘電体コンデンサに、それぞれ記憶させておき、これらの分極状態に基づいてデータ復元させるから、データ復元の信頼性が高い。
この発明によるデータ保持装置においては、第２の継断用ゲートであって、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第２の継断用ゲートと、第２の継断用ゲートを介して、帰還路に配置されたインバータ回路の入力ノードに、その一端が接続された第２の強誘電体コンデンサとを備え、第１および第２の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１および第２の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１および第２の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
したがって、データ保持回路に保持されているデータに対応した分極状態を２つの強誘電体コンデンサに、それぞれ記憶させておき、これらの分極状態に基づいてデータ復元させるから、データ復元の信頼性が高い。
また、データ通過時に、第２の継断用ゲートは断状態となるから、帰還路に配置されたインバータ回路の入力ノードと第２の強誘電体コンデンサとが切り離された状態となる。このため、主信号路に配置されたインバータ回路の出力が、速やかに、帰還路に配置されたインバータ回路の入力ノードに到達する。
このため、データ通過状態からデータ保持状態に移行する際のデータの確定を速やかに行うことが可能となる。
また、第２の継断用ゲートを継断制御するための信号は、第１の継断用ゲートを継断制御するための信号と同じく、データ保持状態とデータ通過状態とを切り替えるためのクロックパルスを用いることができるから、専用の信号を生成する必要がなく、装置全体の回路構成を単純化することができる。
さらに、データ通過時に入力データが変化しても第２の強誘電体コンデンサの分極状態は変化しないから、分極状態の変動による第２の強誘電体コンデンサの劣化を抑えることができる。
この発明によるデータ保持装置は、読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、を備えたデータ保持装置であって、データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、ソース領域にソース電圧を付与するよう構成したこと、を特徴とする。
したがって、データ記憶回路への読み出し用信号の付与に伴って電荷が放出されたときには電界効果トランジスタの基部半導体領域にソース電圧と実質的に同一の電圧が付与されているから、放出された電荷が基部半導体領域に流出することはない。このため、データ記憶回路の電荷放出ノードには、放出された電荷に対応する電圧が生ずる。
すなわち、データ記憶回路に対する読み出し用信号の付与を行った後に電界効果トランジスタの電源をＯＮにしなければならないような場合であっても、電荷が電荷放出ノードに留まるから、データ復元回路を用いて、データ記憶回路に記憶されていたデータの内容を確実に復元することができる。
この発明によるデータ保持装置においては、データ記憶回路は、強誘電体コンデンサを備えており、電荷放出ノードは強誘電体コンデンサの一端であり、読み出し用信号は強誘電体コンデンサの他端に付与され、データ復元回路は、電荷放出ノードに接続される入力ノード、を有する第１のインバータ回路であり、電界効果トランジスタを有する第２のインバータ回路であって、その入力ノードは第１のインバータ回路の出力ノードに接続され、その出力ノードは電荷放出ノードに接続される、第２のインバータ回路を備えたこと、を特徴とする。
第１および第２のインバータ回路を直列にループ状に接続したデータ保持回路に、強誘電体コンデンサに記憶していたデータを復元する場合、第２のインバータ回路の電源を遮断した状態で読み出し用信号の付与を行うことで、強誘電体コンデンサから電荷放出ノードに放出された電荷と第２のインバータ回路の出力とが競合することを防止することができるが、このような場合においても、電荷放出ノードに放出された電荷が第２のインバータ回路を構成する電界効果トランジスタの基部半導体領域に流出することを防止することができる。したがって、データ復元の際の信号検出マージンが大きく、動作の安定性が極めて高い。
また、データ復元の際の信号検出マージンが大きいので、小容量の強誘電体コンデンサを用いることができる。このため、データ保持回路の動作速度の低下を抑えることができる。
また、データ復元の際の信号検出マージンが大きいので、読み出し用信号の付与時間を短縮したり、第２のインバータ回路の電源投入タイミングを前倒しすることが可能となる。このため、データ復元のための時間を短縮することができる。
なお、請求項および明細書において「基部半導体領域」とは、ソース領域およびドレイン領域の導電型と異なる導電型の半導体領域であって、ソース領域およびドレイン領域が直接その中に形成されている半導体領域を言う。実施形態においては、ｐＭＯＳＦＥＴのウェル領域が、これに該当する。
上記においては、本発明を好ましい実施形態として説明したが、各用語は、限定のために用いたのではなく、説明のために用いたものであって、本発明の範囲および精神を逸脱することなく、添付のクレームの範囲において、変更することができるものである。
【図面の簡単な説明】
図１は、この発明の一実施形態によるデータ保持装置１を示す回路図である。
図２は、図１に示すデータ保持装置１の動作を説明するためのタイミングチャートである。
図３Ａは、データを強誘電体記憶部５に記憶させる場合の動作を説明するための図面である。図３Ｂ〜図３Ｃは、強誘電体記憶部５からデータを復元する場合の動作を説明するための図面である。
図４は、この発明の他の実施形態によるデータ保持装置２１を示す回路図である。
図５は、この発明のさらに他の実施形態によるデータ保持装置３１を示す回路図である。
図６は、インバータ回路４３の実体的な構成を示す模式図である。
図７は、図５に示すデータ保持装置３１の動作を説明するためのタイミングチャートである。
図８は、データ保持装置３１におけるデータ読み出しの際、強誘電体コンデンサ１７の一端１７ａに生ずる電圧Ｖ１、電圧Ｖ２を表した図面である。
図９は、この発明のさらに他の実施形態によるデータ保持装置のデータ記憶時における動作を説明するためのタイミングチャートである。
図１０は、この発明のさらに他の実施形態によるデータ保持装置のデータ記憶時における動作を説明するためのタイミングチャートである。
図１１は、強誘電体コンデンサを用いた従来の回路９０１を示す図面である。
図１２Ａは、従来の回路９０１を構成するインバータ回路９０９を示す回路図である。図１２Ｂは、インバータ回路９０９を構成するｐＭＯＳＦＥＴ９１５の実体的構成を示す模式図である。
図１３は、従来の回路９０９におけるデータ読み出しの際、強誘電体コンデンサ９１１の一端９１１ａに生ずる電圧Ｖ１、電圧Ｖ２を表した図面である。
Claims (20)
- 主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、
帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第１の継断用ゲートと、
帰還路に配置されたインバータ回路の出力ノードと第１の継断用ゲートとの間にその一端が接続された第１の強誘電体コンデンサと、を備え、
第１の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、
を特徴とするデータ保持装置。 - 請求項１のデータ保持装置において、
帰還路に配置されたインバータ回路の入力ノードにその一端が接続された第２の強誘電体コンデンサを備え、
第１および第２の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１および第２の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１および第２の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、
を特徴とするもの。 - 主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、
帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第１の継断用ゲートと、
帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第１の強誘電体コンデンサと、を備え、
第１の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成した、
データ保持装置において、
第２の継断用ゲートであって、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第２の継断用ゲートと、
第２の継断用ゲートを介して、帰還路に配置されたインバータ回路の入力ノードに、その一端が接続された第２の強誘電体コンデンサとを備え、
第１および第２の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第１および第２の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１および第２の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、
を特徴とするもの。 - 請求項１のデータ保持装置において、
前記帰還路に配置されたインバータ回路は、前記第１の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第１の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、
前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。 - 請求項１のデータ保持装置において、
前記第１の継断用ゲートは、前記第１の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第１の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、
前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。 - 請求項１のデータ保持装置において、
前記帰還路に配置されたインバータ回路および前記第１の継断用ゲートは、前記第１の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第１の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、をそれぞれ備え、
前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。 - 請求項６のデータ保持装置において、
前記電界効果トランジスタは、ｐＭＯＳ型電界効果トランジスタであること、
を特徴とするもの。 - 請求項２のデータ保持装置において、
前記帰還路に配置されたインバータ回路は、前記第１の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第１の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、
前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。 - 請求項２のデータ保持装置において、
前記第１の継断用ゲートは、前記第１の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第１の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、
前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。 - 請求項２のデータ保持装置において、
前記帰還路に配置されたインバータ回路および前記第１の継断用ゲートは、前記第１の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第１の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、をそれぞれ備え、
前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。 - 請求項２のデータ保持装置において、
前記主信号路に配置されたインバータ回路は、前記第２の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第２の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、
前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。 - 請求項２のデータ保持装置において、
前記帰還路に配置されたインバータ回路および前記第１の継断用ゲートは、前記第１の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第１の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、をそれぞれ備え、
前記主信号路に配置されたインバータ回路は、前記第２の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第２の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、
前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。 - 請求項１２のデータ保持装置において、
前記電界効果トランジスタは、ｐＭＯＳ型電界効果トランジスタであること、
を特徴とするもの。 - 読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、
前記放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、
実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、
を備えたデータ保持装置であって、
データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするデータ保持装置。 - 請求項１４のデータ保持装置において、
前記データ記憶回路は、強誘電体コンデンサを備えており、
前記電荷放出ノードは強誘電体コンデンサの一端であり、
前記読み出し用信号は強誘電体コンデンサの他端に付与され、
前記データ復元回路は、前記電荷放出ノードに接続される入力ノード、を有する第１のインバータ回路であり、
前記電界効果トランジスタを有する第２のインバータ回路であって、その入力ノードは第１のインバータ回路の出力ノードに接続され、その出力ノードは前記電荷放出ノードに接続される、第２のインバータ回路を備えたこと、
を特徴とするもの。 - 請求項１５のデータ保持装置において、
前記電界効果トランジスタは、ｐＭＯＳ型電界効果トランジスタであること、
を特徴とするもの。 - 主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、
帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第１の継断用ゲートと、
帰還路に配置されたインバータ回路の出力ノードと第１の継断用ゲートとの間にその一端が接続された第１の強誘電体コンデンサと、を備え、
第１の強誘電体コンデンサの一端の電位に対する他端の電位に基づいて、データ保持回路に存するデータに対応した分極状態を第１の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第１の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、
を特徴とするデータ保持装置。 - 読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、
前記放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、
実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、
を備えたデータ保持装置、を用いたデータ読み出し方法であって、
データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするデータ読み出し方法。 - 請求項１８のデータ読み出し方法において、
前記データ記憶回路は、強誘電体コンデンサを備えており、
前記電荷放出ノードは強誘電体コンデンサの一端であり、
前記読み出し用信号は強誘電体コンデンサの他端に付与され、
前記データ復元回路は、前記電荷放出ノードに接続される入力ノード、を有する第１のインバータ回路であり、
前記データ保持装置は、前記電界効果トランジスタを有する第２のインバータ回路であって、その入力ノードは第１のインバータ回路の出力ノードに接続され、その出力ノードは前記電荷放出ノードに接続される、第２のインバータ回路を備えたこと、
を特徴とするもの。 - 請求項１９のデータ読み出し方法において、
前記電界効果トランジスタは、ｐＭＯＳ型電界効果トランジスタであること、
を特徴とするもの。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353848 | 2001-11-19 | ||
| JP2001353848 | 2001-11-19 | ||
| PCT/JP2002/011979 WO2003044953A1 (fr) | 2001-11-19 | 2002-11-15 | Appareil de maintien de donnees et procede de lecture de donnees |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003044953A1 JPWO2003044953A1 (ja) | 2005-03-24 |
| JP4121458B2 true JP4121458B2 (ja) | 2008-07-23 |
Family
ID=19165793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003546480A Expired - Fee Related JP4121458B2 (ja) | 2001-11-19 | 2002-11-15 | データ保持装置およびデータ読み出し方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6944045B2 (ja) |
| EP (1) | EP1447909B1 (ja) |
| JP (1) | JP4121458B2 (ja) |
| DE (1) | DE60232907D1 (ja) |
| WO (1) | WO2003044953A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100991A (ja) * | 2004-09-28 | 2006-04-13 | Matsushita Electric Ind Co Ltd | 不揮発性論理回路及びそれを有するシステムｌｓｉ |
| ITRM20060074A1 (it) * | 2006-02-15 | 2007-08-16 | Micron Technology Inc | Circuito per dati a latch singolo in un dispositivo di memoria volatile e delle a piu livelli |
| CN102015012A (zh) * | 2008-02-29 | 2011-04-13 | 普拉罗美德公司 | 通过加热热敏聚合物进行的局部栓塞 |
| CN102668077B (zh) | 2009-11-20 | 2015-05-13 | 株式会社半导体能源研究所 | 非易失性锁存电路和逻辑电路,以及使用其的半导体器件 |
| CN104658598B (zh) | 2009-12-11 | 2017-08-11 | 株式会社半导体能源研究所 | 半导体器件、逻辑电路和cpu |
| KR101729933B1 (ko) | 2009-12-18 | 2017-04-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치 |
| JP5646743B2 (ja) * | 2010-06-11 | 2014-12-24 | レイディアント テクノロジーズ，インコーポレイテッドＲａｄｉａｎｔｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ． | 強誘電体キャパシタによって制御される可変インピーダンス回路 |
| US8508276B2 (en) | 2010-08-25 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including latch circuit |
| JP2013009285A (ja) * | 2010-08-26 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 信号処理回路及びその駆動方法 |
| TWI525614B (zh) | 2011-01-05 | 2016-03-11 | 半導體能源研究所股份有限公司 | 儲存元件、儲存裝置、及信號處理電路 |
| JP5859839B2 (ja) | 2011-01-14 | 2016-02-16 | 株式会社半導体エネルギー研究所 | 記憶素子の駆動方法、及び、記憶素子 |
| TWI567735B (zh) | 2011-03-31 | 2017-01-21 | 半導體能源研究所股份有限公司 | 記憶體電路，記憶體單元，及訊號處理電路 |
| US8446171B2 (en) * | 2011-04-29 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing unit |
| JP5886128B2 (ja) | 2011-05-13 | 2016-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102081792B1 (ko) | 2011-05-19 | 2020-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 연산회로 및 연산회로의 구동방법 |
| KR102093909B1 (ko) | 2011-05-19 | 2020-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 회로 및 회로의 구동 방법 |
| TWI570730B (zh) | 2011-05-20 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| JP6041707B2 (ja) | 2012-03-05 | 2016-12-14 | 株式会社半導体エネルギー研究所 | ラッチ回路および半導体装置 |
| US9058892B2 (en) | 2012-03-14 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and shift register |
| US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
| JP6000863B2 (ja) * | 2013-01-24 | 2016-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置、及びその駆動方法 |
| JP6333028B2 (ja) * | 2013-04-19 | 2018-05-30 | 株式会社半導体エネルギー研究所 | 記憶装置及び半導体装置 |
| JP6329843B2 (ja) | 2013-08-19 | 2018-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016111677A (ja) | 2014-09-26 | 2016-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置、無線センサ、及び電子機器 |
| JP6615565B2 (ja) | 2014-10-24 | 2019-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10334196B2 (en) | 2016-01-25 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274583A (en) * | 1992-01-02 | 1993-12-28 | National Semiconductor Corporation | Charge-integrating preamplifier for ferroelectric memory |
| US5592411A (en) * | 1995-11-02 | 1997-01-07 | Motorola, Inc. | Non-volatile register and method for accessing data therein |
| GB9614800D0 (en) * | 1996-07-13 | 1996-09-04 | Plessey Semiconductors Ltd | Programmable logic arrays |
| JP2000077982A (ja) * | 1998-08-27 | 2000-03-14 | Kobe Steel Ltd | 半導体集積回路 |
| JP3644664B2 (ja) * | 1998-10-15 | 2005-05-11 | ローム株式会社 | 強誘電体を用いた順序回路およびこれを用いた半導体装置 |
-
2002
- 2002-11-15 EP EP02803509A patent/EP1447909B1/en not_active Expired - Fee Related
- 2002-11-15 WO PCT/JP2002/011979 patent/WO2003044953A1/ja active Application Filing
- 2002-11-15 US US10/468,489 patent/US6944045B2/en not_active Expired - Lifetime
- 2002-11-15 DE DE60232907T patent/DE60232907D1/de not_active Expired - Lifetime
- 2002-11-15 JP JP2003546480A patent/JP4121458B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003044953A1 (fr) | 2003-05-30 |
| EP1447909A1 (en) | 2004-08-18 |
| US6944045B2 (en) | 2005-09-13 |
| JPWO2003044953A1 (ja) | 2005-03-24 |
| DE60232907D1 (ja) | 2009-08-20 |
| EP1447909A4 (en) | 2006-05-24 |
| US20040071039A1 (en) | 2004-04-15 |
| EP1447909B1 (en) | 2009-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4121458B2 (ja) | データ保持装置およびデータ読み出し方法 | |
| US7746708B2 (en) | Nonvolatile latch circuit and system on chip with the same | |
| US6788567B2 (en) | Data holding device and data holding method | |
| US6574150B2 (en) | Dynamic random access memory with low power consumption | |
| US7039818B2 (en) | Low leakage SRAM scheme | |
| JPH03290895A (ja) | 半導体集積回路装置 | |
| US6934178B2 (en) | Nonvolatile data storage circuit using ferroelectric capacitors | |
| JP2002109875A (ja) | 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法 | |
| KR100508836B1 (ko) | 저 전원 전압에서 신뢰성이 개선되는 메모리 셀, 불휘발성메모리 장치 및 그 제어 방법 | |
| US6741489B2 (en) | Data holding device and electronic circuit having data holding device | |
| JP3737472B2 (ja) | データ保持装置およびデータ保持方法 | |
| JPH06208794A (ja) | 立上げ時に定状態であるメモリセル | |
| JP3731128B2 (ja) | 不揮発性メモリセルおよびその制御方法 | |
| US7688646B2 (en) | Non-volatile latch circuit for restoring data after power interruption | |
| JP2004095135A (ja) | 強誘電体メモリ装置及びそのプログラム方法 | |
| JP3990334B2 (ja) | 半導体集積回路装置およびその動作方法 | |
| JP3644664B2 (ja) | 強誘電体を用いた順序回路およびこれを用いた半導体装置 | |
| JP3737487B2 (ja) | データ保持装置 | |
| US6353560B1 (en) | Semiconductor memory device | |
| JP2004199763A (ja) | 半導体集積回路装置 | |
| JP3083654B2 (ja) | 出力回路 | |
| US6359830B1 (en) | Storage cell on integrated circuit responsive to plural frequency clocks | |
| TWI550632B (zh) | 非揮發靜態隨機存取記憶體電路 | |
| KR100206603B1 (ko) | 반도체 메모리 장치의 데이타 출력 버퍼 | |
| KR100607657B1 (ko) | 반도체 메모리 소자의 데이터 출력 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4121458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |