JP3734959B2 - パルストリミング装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、処理能力を高めたパルストリミング装置に関する。
【０００２】
【従来の技術】
従来、チップ型抵抗器の製造の最終段階において、パルストリミング装置を用いて、抵抗値の測定と、同測定結果に基づいて抵抗値を修正するためパルストリミングを行って、出荷するチップ型抵抗器の抵抗値が規格に適合するようにしている。
【０００３】
なお、上記パルストリミングによる抵抗値修正は、抵抗体に高電圧パルスを印加し抵抗体の分子を整列させて、抵抗値を減少させる方向に行われ、修正量を印加パルスの電圧と持続時間とで制御できる。
【０００４】
また、一回のパルストリミングで抵抗値を修正しきれない場合は、複数回の抵抗値測定とパルストリミングを繰返して、歩留まりの悪化を防止するようにしている。
【０００５】
図８は、従来のパルストリミング装置200 を示しており、同パルストリミング装置200 は、外周縁に多数のチップ保持溝201 を形成したインデックステーブル202 を、一定の周期で１ピッチづつ間欠回転すべく配置し、同インデックステーブル202 の外周に近接して、インデックステーブル202 のチップ保持溝201 に一個づつチップ型抵抗器ｒを挿入する繰出し部203 と、複数の抵抗値測定兼修正部204 と、不良品排出部205 と、良品排出部206 とを、インデックステーブル202 の回転方向に従って上記の順で配設している。
【０００６】
抵抗値測定兼修正部204 は、図９で示すように、チップ型抵抗器ｒの端子に接触・導通するためのプローブ207 を進退自在に配設し、同プローブ207 に切換リレー208 を介して抵抗値測定部209 と修正部210 とのいずれかを選択して接続できるようにしている。図中、211 は抵抗値測定部209 、修正部210 及び切換リレー208 の動作を制御するコントローラである。
【０００７】
そして、繰出し部203 からインデックステーブル202 のチップ保持溝201 に挿入したチップ型抵抗器ｒを、インデックステーブル202 を１ピッチ回転させて最初の抵抗値測定兼修正部204 に対向させ、抵抗値測定兼修正部204 のプローブ207 を進出させて、同プローブ207 をチップ型抵抗器ｒの端子に接触・導通させ、まず、切換リレー208 を抵抗値測定部209 側に切換えて、当該チップ型抵抗器ｒの抵抗値を測定し、次いで、切換リレー208 を修正部210 側に切換えて、前記測定値に基づく高電圧パルスを印加してパルストリミングを行い、その後、インデックステーブル202 を１ピッチ回転させて、上記チップ型抵抗器ｒを２番目の抵抗値測定兼修正部204 に対向させ、上記と同様の抵抗値測定とパルストリミングとを繰返し、最終の抵抗値測定部209 で合格しなかったチップ型抵抗器ｒを不良品排出部205 から外部に排出し、合格したチップ型抵抗器ｒを良品排出部206 からテーピング装置に送出して、一連のテープ上に多数のチップ型抵抗器ｒを一定間隔で配列して包装するようにしている。
【０００８】
従って、パルストリミング装置200 の処理能力は、インデックステーブル202 の単位時間当たりの送りピッチ数に比例することになる。
【０００９】
【発明が解決しようとする課題】
ところが、従来のパルストリミング装置200 では、一か所の抵抗値測定兼修正部204 で、抵抗値測定とパルストリミングとの両方を行うため、抵抗値測定兼修正部204 での停止時間が長くなり、単位時間当たりの送りピッチ数が低くなり、処理能力が低いという問題があった。
【００１０】
【課題を解決するための手段】
そこで、本発明では、チップ型抵抗器を１個づつ保持可能のチップ保持溝を多数形成したインデックステーブルを間欠回転可能に配設し、同インデックステーブルの外周に近接して、チップ型抵抗器の抵抗値を測定する測定部と、同測定値に基づくパルストリミングを行う修正部とを、インデックステーブルの回転方向に、チップ型抵抗器に対する処理の順序に従って配置し、上記測定部における抵抗値の測定と、修正部におけるパルストリミングとを同時に行うことを特徴とするパルストリミング装置を提供せんとするものである。
【００１１】
【発明の実施の形態】
本発明の実施の形態では、１ピッチづつ間欠回転するインデックステーブルに、チップ型抵抗器を１個づつ保持可能のチップ保持溝を多数形成し、同インデックステーブルの外周に近接して、インデックステーブルの回転方向に、チップ型抵抗器に対する処理の順序、即ち、チップ型抵抗器の抵抗値を測定する測定部と、同測定値に基づくパルストリミングを行う修正部とを３段階に配置し、これらの後方に最終測定部と、不良品排出部と、良品排出部とを配置し、各部同時にチップ型抵抗器に対する処理を施すことで、インデックステーブルの送り周期を短縮して処理能力を高めるようにしている。
【００１２】
【実施例】
本発明の実施例について図面を参照して説明する。
【００１３】
図１は、本発明に係るパルストリミング装置Ａを具備するテーピング装置Ｂと、同テーピング装置Ｂに連結した編集機Ｃとを示し、パルストリミング装置Ａは、筐体１の上面左側に供給部11を配置し、上面中央に後述するインデックステーブル12を配置し、下部にテーピング装置Ｂを配置している。
【００１４】
供給部11は、ホッパ22と、整列器23と、繰出し部24とで構成されており、ホッパ22に投入したチップ型抵抗器Ｒを、整列器23を通過する間に同一姿勢に整列させ、インデックステーブル12の間欠回転に同期して、繰出し部24からチップ型抵抗器Ｒを１個づつインデックステーブル12に向けて送り出すようにしている。
【００１５】
インデックステーブル12は、図２で示すように、外周部に同一ピッチで略矩形凹状のチップ保持溝25を多数形成した略円板形状であり、回転軸26を中心として、一定周期で１ピッチづつ右回りに送り・停止りを繰返す間欠回転を行うようにしている。
【００１６】
インデックステーブル12の外周には、同外周に近接して同一ピッチで左回りに第１測定部13、第１修正部14、第２測定部15、第２修正部16、第３測定部17、第３修正部18、最終測定部19、不良品排出部20、良品排出部21を上記の順で配置しており、上記間欠回転の停止期間中に、上記供給部11から送出されたチップ型抵抗器Ｒを１個づつチップ保持溝25に挿入し、同チップ型抵抗器Ｒをインデックステーブル12の間欠回転により、第１測定部13、第１修正部14、第２測定部15、第２修正部16、第３測定部17、第３修正部18、最終測定部19、不良品排出部20、良品排出部21の順で移動させるようにしている。
【００１７】
図３は、各測定部13,15,17,19 と各修正部14,16,18との構成を示しており、各測定部13,15,17,19 は同一構成であって、進退自在のプローブ27,27 と、抵抗測定器28とで構成されており、プローブ27,27 と抵抗測定器28とをコントローラ29に接続して、コントローラ29からの信号によりプローブ27,27 を進退作動させて、前記インデックステーブル12のチップ保持溝25に収納されたチップ型抵抗器Ｒの端子に接触導通又は離隔絶縁可能にしており、各抵抗測定器28の抵抗測定値をコントローラ29のメモリに記憶させるようにしている。
【００１８】
また、上記各修正部14,16,18は同一構成であって、進退自在の接触子30,30 と、高電圧パルス発生器31とで構成されており、接触子30,30 と高電圧パルス発生器31とをコントローラ29に接続して、コントローラ29からの信号により接触子30,30 を進退作動させて、前記インデックステーブル12のチップ保持溝25に収納されたチップ型抵抗器Ｒの端子に接触導通又は離隔可能にしている。
【００１９】
高電圧パルス発生器31は、上記抵抗測定器28からの測定値と、予め設定した所望の抵抗値とに基づいて、コントローラ29が算出した電圧及び持続時間の高電圧パルスを発生して、接触子30,30 に向けて出力するようにしている。
【００２０】
不良品排出部20は、インデックステーブル12に向けて開口した吸込口とエアシュータとで構成されており、コントローラ29からの信号により、前記インデックステーブル12から規格に適合しないチップ型抵抗器Ｒを排除して、不良品が後続のテーピング装置Ｂに搬送されないようにしている。
【００２１】
良品排出部21は、最終測定部19で良品と判定したチップ型抵抗器Ｒをテーピング装置Ｂに送出するようにしている。
【００２２】
なお、コントローラ29は、筐体１の上面左側に配置されており、上記各測定部13,15,17,19 の動作、各修正部14,16,18の動作、及び、前記繰出し部24の動作、インデックステーブル12の間欠回転、不良品排出部20及び良品排出部21の動作を制御している。
【００２３】
本発明のパルストリミング装置Ａは上記のように構成されており、供給部11のホッパ22に投入された多数のチップ型抵抗器Ｒは、整列器23と繰出し部24とを介して、インデックステーブル12の間欠回転と同期して、１個づつ同一姿勢でインデックステーブル12のチップ保持溝25に向けて送出され、同チップ保持溝25に収納されて、インデックステーブル12の間欠回転により、第１測定部13、第１修正部14、第２測定部15、第２修正部16、第３測定部17、第３修正部18の順で、抵抗値の測定とパルストリミングと交互に受け、最終測定部19で最終的な抵抗値測定を受け、この測定結果に基づいて、不良品排出部20又は良品排出部21から排出されるようにしている。
【００２４】
即ち、インデックステーブル12の間欠回転により、第１番目のチップ型抵抗器Ｒが不良品排出部20に達した時には、繰出し部24から不良品排出部20までの全てのチップ保持溝25にチップ型抵抗器Ｒが収納されているので、各測定部13,15,17,19 、各修正部14,16,18、不良品排出部20及び良品排出部21に位置したチップ型抵抗器Ｒに対して、それぞれ該当する処理を同時に施すことができ、インデックステーブル12の送り周期を著しく短縮して、パルストリミング装置Ａの処理能力を高めることができる。
【００２５】
図４は、一個のチップ型抵抗器Ｒに対する処理のメインルーチンを示しており、第１・第２・第３ステージS1,S2,S3での処理と、最終測定部19での処理とで構成されており、第１ステージ(S1)は第１測定部13での処理と第１修正部14での処理とでを構成され、第２ステージ(S2)は第２測定部15での処理と第２修正部16での処理とで構成され、第３ステージ(S3)は第３測定部17での処理と第３修正部18での処理とで構成されており、最終測定部19で最終的な抵抗値測定を行い(100) 、同測定値が規格に適合していれば(100Y)、良品排出部21から排出し(101) 、同測定値が規格に適合していなければ(100N)、不良品排出部20から排出する(102) 。
【００２６】
図５は上記各ステージS1,S2,S3での処理のサブルーチンを示しており、まず、チップ型抵抗器Ｒの抵抗値を測定し、同測定値をメモリに登録し(103) 、同測定値が予め設定した規格の下限よりも小さい場合は(104Y)、この旨をメモリに登録して、爾後の抵抗値の測定及び修正処理を行わず不良品排出部20から排出し(a) →(102) 、測定値が規格の範囲内にある場合は(105Y)、最終測定部19での最終的な抵抗値測定に移行し(b) →(100) 、測定値が規格の上限よりも大きい場合は(105N)、パルストリミングによる抵抗値修正を行い(106) 、次のステージ又はステップ(100) に移行する。
【００２７】
なお、前述したように、パルストリミングによる抵抗値修正は、高電圧パルスにより抵抗体の分子を整列させて、抵抗値を低下させる方向で行うものであるから、チップ型抵抗器Ｒの抵抗値が規格の下限よりも小さい場合は修正不能と判定し、この旨を上記メモリに登録して爾後の抵抗値測定及びパルストリミングを行わず、当該チップ型抵抗器Ｒが不良品排出部20に到達するのを待って排出する。
【００２８】
上記のように、各チップ型抵抗器Ｒに対して、３回の抵抗値測定とパルストリミングを施し、更に、最終的な抵抗値測定により製品の良否を判断することによって、製品の歩留まりを良くすると共に、製品の精度を高めることができる。
【００２９】
テーピング装置Ｂは、筐体１の前面に配置したテーピング機構40と、同筐体１の右側上面に配置したテーピング制御部41とで構成されており、テーピング機構40は、筐体１の前面中央に配置したキャリアテープリール42から繰り出したキャリアテープ43を、ボトムテープリール44から繰り出したボトムテープ45とを、ボトムテープ接着部46で加熱接着し、インデックステーブル12の側方を経由して右側の包装検査部50まで延出させ、インデックステーブル12の間欠回転と同期して１ピッチづつ包装検査部50方向に間欠移動させ、キャリアテープ43の停止期間中に、同キャリアテープ43に形成した凹部にパルストリミング装置Ａからのチップ型抵抗器Ｒを１個づつ挿入し、筐体１の前面右側上部に配置したカバーテープリール47から繰り出したカバーテープ48で、キャリアテープ43上面のチップ型抵抗器Ｒを被覆し、筐体１の右側上面に配置したカバーテープ接着部49で、カバーテープ48とキャリアテープ43とを接着することにより、一定間隔に配列したチップ型抵抗器Ｒを包装したテーピング帯Ｔに形成して、筐体１の右側下方に配置した包装検査部50を介して編集機Ｃに送出する。
【００３０】
テーピング制御部41には上方から、モニタ51、コンピュータ52、テーピング作動表示部53を配置している。
【００３１】
編集機Ｃは、パルストリミング装置Ａからのテーピング帯Ｔを受けて、ダンサローラによりテーピング帯Ｔの張力を一定にする重錘部60と、一定量のテーピング帯Ｔを出荷用リール62に巻取る巻取部61と、一定量のテーピング帯Ｔを巻取った製品リール63を搬出する台車64とで構成されている。
【００３２】
編集機Ｃでは、パルストリミング装置Ａからのテーピング帯Ｔを、重錘部60に導入してテーピング帯Ｔの張力を一定にしておき、巻取部61で一定量のテーピング帯Ｔを出荷用リール62に巻取って製品リール63とし、搬送用台車64上に搬出する。
【００３３】
図６及び図７は、測定部70及び修正部71の配置の他実施例を示している。
【００３４】
この実施例では、インデックステーブル12周縁部の上下両方に測定部70と修正部71とを配設しており、インデックステーブル12周縁部の上方に配設した測定部70又は修正部71は、上方から下方に向かって突出してチップ保持溝25中のチップ型抵抗器Ｒに当接する一対のプローブ72,73 を具備しており、インデックステーブル12周縁部の下方に配設した測定部70又は修正部71は、下方から上方に向かって突出してチップ保持溝25中のチップ型抵抗器Ｒに当接する一対のプローブ74,75 を具備している。
【００３５】
このように測定部70と修正部71とを上下交互に配置したことによって、測定部70と修正部71との配置密度を高めることができ、チップ型抵抗器Ｒの精度又は歩留まりを向上するために、抵抗値測定と抵抗値修正の段数を増やしても、パルストリミング装置Ａを大型化せずにすみ、省スペース化をはかることができる。
【００３６】
【発明の効果】
本発明によれば、次のような効果を得ることができる。
【００３７】
即ち、請求項１記載の発明では、チップ型抵抗器を１個づつ保持可能のチップ保持溝を多数形成したインデックステーブルを間欠回転可能に配設し、同インデックステーブルの外周に近接して、チップ型抵抗器の抵抗値を測定する測定部と、同測定値に基づくパルストリミングを行う修正部とを、インデックステーブルの回転方向に、チップ型抵抗器に対する処理の順序に従って配置し、上記測定部における抵抗値の測定と、修正部におけるパルストリミングとを同時に行うことによって、インデックステーブルの送り周期を短縮して、処理能力を高めることができる。
【図面の簡単な説明】
【図１】本発明に係るパルストリミング装置を具備するテーピング装置の斜視図。
【図２】インデックステーブルの平面説明図。
【図３】測定部と修正部の構成を示す説明図。
【図４】チップ型抵抗器に対する処理のメインルーチン
【図５】チップ型抵抗器に対する処理のサブルーチン。
【図６】測定部及び修正部の配置の他実施例を示す平面説明図。
【図７】他実施例測定部と修正部の一部断面説明図。
【図８】従来のパルストリミング装置の平面説明図。
【図９】従来の測定兼修正部の構成を示す説明図。
【符号の説明】
Ａ パルストリミング装置
Ｒ チップ型抵抗器
12 インデックステーブル
13,15,17,19 測定部
14,16,18 修正部
25 チップ保持溝

Claims (1)

1. チップ型抵抗器を１個づつ保持可能のチップ保持溝を多数形成したインデックステーブルを間欠回転可能に配設し、同インデックステーブルの外周に近接して、チップ型抵抗器の抵抗値を測定する測定部と、同測定値に基づくパルストリミングを行う修正部とを、インデックステーブルの回転方向に、チップ型抵抗器に対する処理の順序に従って配置し、上記測定部における抵抗値の測定と、修正部におけるパルストリミングとを同時に行うことを特徴とするパルストリミング装置。

Images