JP3731272B2 - 積層型インダクタ - Google Patents
積層型インダクタ Download PDFInfo
- Publication number
- JP3731272B2 JP3731272B2 JP00302497A JP302497A JP3731272B2 JP 3731272 B2 JP3731272 B2 JP 3731272B2 JP 00302497 A JP00302497 A JP 00302497A JP 302497 A JP302497 A JP 302497A JP 3731272 B2 JP3731272 B2 JP 3731272B2
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- inner conductor
- pattern
- conductor
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、セラミックの内部にコイル状の内部導体を備える積層型インダクタに関するものである。
【０００２】
【従来の技術】
従来のこの種の積層型インダクタは、例えば図３に示すように構成されている。積層型インダクタ１は、フェライト等のセラミック積層体２の内部にコイル状内部導体３と、セラミック積層体２の端部に一対の外部電極４、５を備えている。
【０００３】
セラミック積層体２は、それぞれの表面にコイル状内部導体のパターン３ａ、３ｂ、３ｃを印刷等で形成したフェライト等のセラミックグリーンシートそれぞれを積層し、さらにその上下面にコイル状内部導体３の端部になる内部導体のパターン３ｄ、３ｅを印刷等で形成したセラミックグリーンシートそれぞれを積層し、焼結したものである。内部導体のパターン３ｄ、内部導体のパターン３ａ、３ｂ、３ｃ及び内部導体のパターン３ｅの端部が順にバイアホール等によって導通されて一つのコイル状内部導体３を構成する。
【０００４】
外部電極４、５は、セラミック積層体２の積層方向Ｘに略平行なセラミック積層体２の両端部に形成されるとともに、コイル状内部導体３の両端部になる内部導体のパターン３ｄ、３ｅに導通される。
【０００５】
かかる構成の積層型インダクタ１はその内部導体のパターン３ａ、３ｂ、３ｃが略同じ形状に形成され、且つ外部電極４（又は外部電極５）から略同じ距離に形成される。
【０００６】
【発明が解決しようとする課題】
近年、積層型インダクタにおいて、インダクタとしての共振周波数の向上、あるいは高周波領域でのインピーダンス特性の向上が望まれている。つまり、積層型インダクタの浮遊容量を低減させることが必要になっている。
【０００７】
積層型インダクタ１の浮遊容量を低減する一般的な方法としては、外部電極４、５からコイル状内部導体３までの距離を遠くする、つまり、積層型インダクタ１の外形サイズを一定とすると、コイル状内部導体３のコイル径を小さくすることによって、外部電極４、５とコイル状内部導体３との間の浮遊容量を低減させる。しかしながら、この方法ではコイル状内部導体３のコイル径が小さくなるためインダクタンスが小さくなるという問題点がある。
【０００８】
そこで、発明者らは、積層インダクタ１の浮遊容量について、内部導体のパターン間に発生する浮遊容量を第１の浮遊容量とし、内部導体のパターンと外部導体との間に発生する浮遊容量を第２の浮遊容量として、それらをさらに詳細に考察した。つまり、積層型インダクタ１における、コイル状内部導体３の一方の端部になる内部導体のパターン３ｄと内部導体のパターン３ａとの間に発生する第１の浮遊容量をＣS1とし、同様に内部導体のパターン３ａと内部導体のパターン３ｂとの間、内部導体のパターン３ｂと内部導体のパターン３ｃとの間に発生する第１の浮遊容量をそれぞれＣS2、ＣS3とした。さらに、一方の外部電極４側において、外部電極４と内部導体のパターン３ａとの間に発生する第２の浮遊容量をＣP1とし、同様に外部電極４と内部導体のパターン３ｂとの間、外部電極４と内部導体のパターン３ｃとの間に発生する第２の浮遊容量をそれぞれＣP2、ＣP3とした。この様にすると、積層型インダクタ１における外部電極４側の浮遊容量Ｃの等価回路は、図４に示すように現すことができ、並列回路と直列回路を順に組合わせた構成になる。なお、他方の外部電極５側においても外部電極４側と同様であるため、ここでは外部電極４側だけについて説明し、外部電極５側についての説明は省略する。
【０００９】
次に第１の浮遊容量ＣS1、ＣS2、ＣS3及び第２の浮遊容量ＣP1、ＣP2、ＣP3の大きさを検討すると、積層型インダクタ１の内部に形成された内部導体のパターン３ａ、３ｂ、３ｃそれぞれは同じ形状、積層方向に対して同じ位置、そして等間隔に形成されているため、外部電極４からの距離が同じになる。したがって、外部電極４と内部導体のパターン３ａ、３ｂ、３ｃとの間で発生する第２の浮遊容量ＣP1、ＣP2、ＣP3はそれぞれ同じになる。
【００１０】
しかしながら、図４に示した等価回路から理解できるように、積層型インダクタ１の浮遊容量Ｃの大きさは、第２の浮遊容量ＣP3が最も大きく影響し、次に第２の浮遊容量ＣP2、ＣP1が順にその影響が小さくなる。つまり、一方の外部電極４側において、外部電極４に接続されたコイル状内部導体３の一方の端部になる内部導体のパターン３ｄに近い内部導体のパターンが外部電極４との距離に影響を受けにくく、他方の端部になる内部導体のパターン３ｅに遠い内部導体のパターンが外部電極４との距離に影響を受けやすいという問題点を見出だした。
【００１１】
本発明の目的は、上述の問題点を解消すべくなされたもので、所定の大きさの積層型インダクタにおいてインダクタンスの低下が小さく、且つ、外部電極とコイル状内部導体との間に発生する浮遊容量が小さい積層型インダクタを提供することにある。
【０００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明による積層型インダクタは、セラミック積層体と、このセラミック積層体の内部に層状に形成された内部導体のパターンが順次導通されて構成されたコイル状内部導体と、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された一対の外部電極とを備えており、前記内部導体のパターンのうち、前記一方の外部電極との電位差が大きい内部導体のパターンとこの一方の外部電極との間に発生する浮遊容量が、前記一方の外部電極との電位差が小さい他の内部導体のパターンとこの一方の外部電極との間に発生する浮遊容量と比較して、小さい。
また、前記内部導体のパターンのうち、セラミック層を介して隣り合ういずれか一対の内部導体のパターンのそれぞれと前記一方の外部電極との間に発生するそれぞれの浮遊容量に差がある。
【００１３】
具体例としては、セラミック積層体と、このセラミック積層体の内部に層状に形成された内部導体のパターンが順次導通されて構成されたコイル状内部導体と、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された外部電極とを備えており、前記内部導体のパターンのうち外部電極に接続された端部に近い内部導体のパターンが、他の内部導体のパターンよりもこの外部電極寄りに形成されている。
【００１４】
又は、セラミック積層体と、このセラミック積層体の内部に層状に形成された内部導体のパターンが順次導通されて構成されたコイル状内部導体と、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された外部電極とを備えており、前記コイル状内部導体の巻軸の中心軸線が前記セラミック積層体の積層方向に対して斜め方向であり、且つ前記内部導体のパターンが一方の外部電極から他方の外部電極に向かって次第に近付くように形成されており、前記コイル状内部導体の端部は近付いた外部電極と電気的に接続されている。
【００１５】
さらに、前記セラミック積層体の内部に形成された前記内部導体のパターンは、このセラミック積層体の積層面に形成されている。また、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された外部電極は、前記セラミック積層体の積層方向に対して略平行な端部に形成されている。
【００１６】
これにより、本発明による積層型インダクタではインダクタンスの低下が小さく、且つ外部電極とコイル状内部導体との間に発生する浮遊容量を小さくすることができるものである。
【００１７】
【発明の実施の形態】
本発明による一つの実施の形態について、図１にもとづいて詳細に説明する。但し、前述の従来例と同様の、外部電極４、５並びに第１の浮遊容量ＣS1〜ＣS3及び第２の浮遊容量ＣP1〜ＣP3については同一の符号を付し、詳細な説明を省略する。
【００１８】
積層型インダクタ１１は、フェライト等のセラミック積層体１２の内部にコイル状内部導体１３と、セラミック積層体１２の端部に外部電極４、５を備えている。
【００１９】
セラミック積層体１２は、それぞれの表面にコイル状内部導体のパターン１３ａ、１３ｂ、１３ｃを印刷等で形成したフェライト等のセラミックグリーンシートそれぞれを積層し、さらにその上下面にコイル状内部導体１３の端部になる内部導体のパターン１３ｄ、１３ｅを印刷等で形成したセラミックグリーンシートそれぞれを積層し、焼結したものである。内部導体のパターン１３ｄ、内部導体のパターン１３ａ、１３ｂ、１３ｃ及び内部導体のパターン１３ｅの端部が順にバイアホール等によって導通されて一つのコイル状内部導体１３を構成する。したがって、コイル状内部導体１３は、セラミック積層体１２の積層面に沿って形成される。
【００２０】
なお、セラミック積層体１２の上下面には必要に応じて表面に内部導体のパターンが形成されていないダミーのセラミックグリーンシートが所定枚数積層される。
外部電極４、５は、セラミック積層体１２の積層方向Ｘに略平行なセラミック積層体１２の両端部に形成されるとともに、コイル状内部導体１３の両端部になる内部導体のパターン１３ｄ、１３ｅに導通される。
【００２１】
コイル状内部導体１３のパターンのうち外部電極４に接続された一方の端部になる内部導体のパターン１３ｄに近い内部導体のパターン１３ａ、１３ｂが、積層面において外部電極４方向にずれて配置され、他の内部導体のパターン１３ｃよりも外部電極４寄りに形成される。したがって、コイル状内部導体１３のパターンのうち、外部電極４から電位差の大きい内部導体のパターン１３ｃが、外部電極４から電位差の小さいその他の内部導体のパターン１３ａ、１３ｂと比較して、一方の外部電極４が形成されているセラミック積層体１２の端部との距離が長い。
【００２２】
かかる構成の積層型インダクタ１１の外部電極４側における浮遊容量Ｃの等価回路は、従来例と同様に、図４に示すようになる。しかし、コイル状内部導体１３のうち一方の端部になる内部導体のパターン１３ｄに導通された外部電極４からの電位差が大きいほうの内部導体のパターン１３ｃが、外部電極４から離れているため、第２の浮遊容量ＣP1、ＣP2より第２の浮遊容量ＣP3のほうが小さくなり、従来の積層型インダクタ１に比べて積層型インダクタ１１の浮遊容量Ｃが小さくなる。しかも、積層型インダクタ１１は内部導体のパターンの形状を変えることなく積層面方向にずらしてあるため、コイル状内部導体１３のコイル径が小さくならない。したがって、積層型インダクタ１１は従来例の積層型インダクタ１に比べてインダクタンスの低下が小さい。
【００２３】
なお、上述の積層型インダクタ１１では内部導体のパターン１３ａ、１３ｂが、積層面で外部電極４方向にずれて他の内部導体のパターン１３ｃよりも外部電極４寄りに形成されている例を示したが、内部導体のパターン１３ｃが他の内部導体のパターン１３ａ、１３ｂより小さいコイル径にして、外部電極４から内部導体のパターン１３ｃが遠くなるようにしてもよい。
【００２４】
また、積層型インダクタ１１のコイル状内部導体１３は外部電極５側においても上述と同様に、外部電極５に接続された他方の端部になる内部導体のパターン１３ｅに近い内部導体のパターン１３ｂ、１３ａが、積層面で外部電極５方向にずれて他の内部導体のパターン１３ｄよりも外部電極５寄りに形成される。
【００２５】
本発明による他の実施の形態について、図２にもとづいて詳細に説明する。但し、前述の実施の形態と同様に、外部電極４、５並びに第１の浮遊容量ＣS1〜ＣS3及び第２の浮遊容量ＣP1〜ＣP3については同一の符号を付し、詳細な説明を省略する。
【００２６】
積層型インダクタ２１は、フェライト等のセラミック積層体２２の内部にコイル状内部導体２３と、セラミック積層体２２の端部に外部電極４、５を備えている。
【００２７】
セラミック積層体２２は、それぞれの表面にコイル状内部導体のパターン２３ａ、２３ｂ、２３ｃを印刷等で形成したフェライト等のセラミックグリーンシートそれぞれを積層し、さらにその上下面にコイル状内部導体２３の端部になる内部導体のパターン２３ｄ、２３ｅを印刷等で形成したセラミックグリーンシートそれぞれを積層し、焼結したものである。内部導体のパターン２３ｄ、内部導体のパターン２３ａ、２３ｂ、２３ｃ及び内部導体のパターン２３ｅの端部が順にバイアホール等によって導通されて一つのコイル状内部導体２３を構成する。したがって、コイル状内部導体２３は、セラミック積層体２２の積層面に沿って形成される。
【００２８】
なお、セラミック積層体２２の上下面には必要に応じて表面に内部導体のパターンが形成されていないダミーのセラミックグリーンシートが所定枚数積層される。
外部電極４、５は、セラミック積層体２２の積層方向Ｘに略平行なセラミック積層体２２の両端部に形成されるとともに、コイル状内部導体２３の両端部になる内部導体のパターン２３ｄ、２３ｅに導通される。
【００２９】
内部導体のパターン２３ａ、２３ｂ、２３ｃは積層面方向に順次ずれるように形成され、コイル状内部導体２３の巻軸の中心軸線２６がセラミック積層体２２の積層方向Ｘに対して斜め方向になる。つまり、コイル状内部導体のパターン２３ａ、２３ｂ、２３ｃが一方の外部電極４から他方の外部電極５に向かって次第に近付くように形成される。したがって、コイル状内部導体２３のパターンのうち、外部電極４から電位差の大きい内部導体のパターン２３ａ、２３ｂ、２３ｃが、外部電極４から電位差の小さい内部導体のパターン２３ｄと比較して、一方の外部電極４が形成されているセラミック積層体２２の端部との距離が長い。
【００３０】
かかる構成の積層型インダクタ２１の外部電極４側における浮遊容量Ｃの等価回路は、従来例と同様に、図４に示すようになる。しかし、コイル状内部導体２３のうち一方の端部になる内部導体のパターン２３ｄに導通された外部電極４からの電位差が大きいほうの内部導体のパターン２３ａ、２３ｂ、２３ｃが、外部電極４から順次遠くなるため、第２の浮遊容量ＣP1、ＣP2、ＣP3が順次小さくなり、積層型インダクタ２１の浮遊容量Ｃは、前述の積層型インダクタ１１の浮遊容量Ｃよりさらに小さくなる。しかも、積層型インダクタ２１は内部導体のパターンの形状を変えることなく積層面方向にずらしてあるため、コイル状内部導体２３のコイル径が小さくならない。したがって、積層型インダクタ２１は従来例の積層型インダクタ１に比べてインダクタンスの低下が小さい。
【００３１】
なお、本発明による積層型インダクタ１１、２１の、内部導体のパターン間で発生する第１の浮遊容量ＣS1、ＣS2、ＣS3は、従来例の積層型インダクタ１と比較して、内部導体のパターンが積層面方向にずれているため小さくなり、積層型インダクタ１１、２１の浮遊容量Ｃは従来例の積層型インダクタ１の浮遊容量Ｃよりもさらに小さくなる。
【００３２】
なお、本発明に係る積層型インダクタは前記実施の形態に限定するものでなく、その要旨の範囲内で種々に変形することができる。
例えば、実施の形態ではコイル状内部導体の巻回数が３回半のものを示したがこの巻回数に限定されるものではない。
また、内部導体のパターンが、図１、図２に示すような断面形状において、一方の外部電極から他方の外部電極に順に近付く左右対称状のものを示したが、内部導体のパターンの断面形状において、例えば、左側の内部導体のパターンが一方の外部電極から他方の外部電極に順に近付き、右側の内部導体のパターンは一方の外部電極と等距離であってもよい。
【００３３】
また、内部導体のパターンのずれかたは、図１に示した積層型インダクタ１１のように、１つの内部導体のパターンに限るものでなく複数でもよいし、図２に示した積層型インダクタ２１のように、等間隔にずれていなくて、不規則な間隔でずれていてもよい。
【００３４】
さらにまた、セラミック積層体１２、２２は、セラミックグリーンシートを積層し、焼成して得る方法について説明したが、フェライト等のセラミックスラリーを印刷、乾燥して、フェライトの厚膜を形成し、その表面にコイル状内部導体を印刷、乾燥して、形成することを繰り返して得ることもできる。
【００３５】
【発明の効果】
以上述べたように、本発明による積層型インダクタでは、コイル状内部導体は、内部導体の端部に導通された外部電極から電位差が大きいほうの内部導体のパターンが、この外部電極から電位差の小さいその他の内部導体のパターンと比較して、この外部電極が形成されているセラミック積層体の端部との距離が長くなるよに、積層面でこの外部電極方向にずらせて内部導体のパターンが形成されているために、形状が所定の大きさの積層型インダクタにおいて、インダクタンスを小さくすることなく、且つ、外部電極と内部導体との間に発生する浮遊容量を小さくすることができる。したがって、この積層型インダクタは、共振周波数が高くなり、高周波領域でのインピーダンス特性が向上する。
【図面の簡単な説明】
【図１】本発明に係る一つの実施の形態の積層型インダクタの縦断面図である。
【図２】本発明に係る他の実施の形態の積層型インダクタの縦断面図である。
【図３】従来の積層型インダクタの模式的断面図である。
【図４】積層型インダクタの浮遊容量の等価回路図である。
【符号の説明】
４、５ 外部電極
１１ 積層型インダクタ
１２ セラミック積層体
１３ コイル状内部導体
１３ａ、１３ｂ、１３ｃ 内部導体のパターン
２１ 積層型インダクタ
２２ セラミック積層体
２３ コイル状内部導体
２３ａ、２３ｂ、２３ｃ 内部導体のパターン
２６ 中心軸線
【発明の属する技術分野】
本発明は、セラミックの内部にコイル状の内部導体を備える積層型インダクタに関するものである。
【０００２】
【従来の技術】
従来のこの種の積層型インダクタは、例えば図３に示すように構成されている。積層型インダクタ１は、フェライト等のセラミック積層体２の内部にコイル状内部導体３と、セラミック積層体２の端部に一対の外部電極４、５を備えている。
【０００３】
セラミック積層体２は、それぞれの表面にコイル状内部導体のパターン３ａ、３ｂ、３ｃを印刷等で形成したフェライト等のセラミックグリーンシートそれぞれを積層し、さらにその上下面にコイル状内部導体３の端部になる内部導体のパターン３ｄ、３ｅを印刷等で形成したセラミックグリーンシートそれぞれを積層し、焼結したものである。内部導体のパターン３ｄ、内部導体のパターン３ａ、３ｂ、３ｃ及び内部導体のパターン３ｅの端部が順にバイアホール等によって導通されて一つのコイル状内部導体３を構成する。
【０００４】
外部電極４、５は、セラミック積層体２の積層方向Ｘに略平行なセラミック積層体２の両端部に形成されるとともに、コイル状内部導体３の両端部になる内部導体のパターン３ｄ、３ｅに導通される。
【０００５】
かかる構成の積層型インダクタ１はその内部導体のパターン３ａ、３ｂ、３ｃが略同じ形状に形成され、且つ外部電極４（又は外部電極５）から略同じ距離に形成される。
【０００６】
【発明が解決しようとする課題】
近年、積層型インダクタにおいて、インダクタとしての共振周波数の向上、あるいは高周波領域でのインピーダンス特性の向上が望まれている。つまり、積層型インダクタの浮遊容量を低減させることが必要になっている。
【０００７】
積層型インダクタ１の浮遊容量を低減する一般的な方法としては、外部電極４、５からコイル状内部導体３までの距離を遠くする、つまり、積層型インダクタ１の外形サイズを一定とすると、コイル状内部導体３のコイル径を小さくすることによって、外部電極４、５とコイル状内部導体３との間の浮遊容量を低減させる。しかしながら、この方法ではコイル状内部導体３のコイル径が小さくなるためインダクタンスが小さくなるという問題点がある。
【０００８】
そこで、発明者らは、積層インダクタ１の浮遊容量について、内部導体のパターン間に発生する浮遊容量を第１の浮遊容量とし、内部導体のパターンと外部導体との間に発生する浮遊容量を第２の浮遊容量として、それらをさらに詳細に考察した。つまり、積層型インダクタ１における、コイル状内部導体３の一方の端部になる内部導体のパターン３ｄと内部導体のパターン３ａとの間に発生する第１の浮遊容量をＣS1とし、同様に内部導体のパターン３ａと内部導体のパターン３ｂとの間、内部導体のパターン３ｂと内部導体のパターン３ｃとの間に発生する第１の浮遊容量をそれぞれＣS2、ＣS3とした。さらに、一方の外部電極４側において、外部電極４と内部導体のパターン３ａとの間に発生する第２の浮遊容量をＣP1とし、同様に外部電極４と内部導体のパターン３ｂとの間、外部電極４と内部導体のパターン３ｃとの間に発生する第２の浮遊容量をそれぞれＣP2、ＣP3とした。この様にすると、積層型インダクタ１における外部電極４側の浮遊容量Ｃの等価回路は、図４に示すように現すことができ、並列回路と直列回路を順に組合わせた構成になる。なお、他方の外部電極５側においても外部電極４側と同様であるため、ここでは外部電極４側だけについて説明し、外部電極５側についての説明は省略する。
【０００９】
次に第１の浮遊容量ＣS1、ＣS2、ＣS3及び第２の浮遊容量ＣP1、ＣP2、ＣP3の大きさを検討すると、積層型インダクタ１の内部に形成された内部導体のパターン３ａ、３ｂ、３ｃそれぞれは同じ形状、積層方向に対して同じ位置、そして等間隔に形成されているため、外部電極４からの距離が同じになる。したがって、外部電極４と内部導体のパターン３ａ、３ｂ、３ｃとの間で発生する第２の浮遊容量ＣP1、ＣP2、ＣP3はそれぞれ同じになる。
【００１０】
しかしながら、図４に示した等価回路から理解できるように、積層型インダクタ１の浮遊容量Ｃの大きさは、第２の浮遊容量ＣP3が最も大きく影響し、次に第２の浮遊容量ＣP2、ＣP1が順にその影響が小さくなる。つまり、一方の外部電極４側において、外部電極４に接続されたコイル状内部導体３の一方の端部になる内部導体のパターン３ｄに近い内部導体のパターンが外部電極４との距離に影響を受けにくく、他方の端部になる内部導体のパターン３ｅに遠い内部導体のパターンが外部電極４との距離に影響を受けやすいという問題点を見出だした。
【００１１】
本発明の目的は、上述の問題点を解消すべくなされたもので、所定の大きさの積層型インダクタにおいてインダクタンスの低下が小さく、且つ、外部電極とコイル状内部導体との間に発生する浮遊容量が小さい積層型インダクタを提供することにある。
【０００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明による積層型インダクタは、セラミック積層体と、このセラミック積層体の内部に層状に形成された内部導体のパターンが順次導通されて構成されたコイル状内部導体と、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された一対の外部電極とを備えており、前記内部導体のパターンのうち、前記一方の外部電極との電位差が大きい内部導体のパターンとこの一方の外部電極との間に発生する浮遊容量が、前記一方の外部電極との電位差が小さい他の内部導体のパターンとこの一方の外部電極との間に発生する浮遊容量と比較して、小さい。
また、前記内部導体のパターンのうち、セラミック層を介して隣り合ういずれか一対の内部導体のパターンのそれぞれと前記一方の外部電極との間に発生するそれぞれの浮遊容量に差がある。
【００１３】
具体例としては、セラミック積層体と、このセラミック積層体の内部に層状に形成された内部導体のパターンが順次導通されて構成されたコイル状内部導体と、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された外部電極とを備えており、前記内部導体のパターンのうち外部電極に接続された端部に近い内部導体のパターンが、他の内部導体のパターンよりもこの外部電極寄りに形成されている。
【００１４】
又は、セラミック積層体と、このセラミック積層体の内部に層状に形成された内部導体のパターンが順次導通されて構成されたコイル状内部導体と、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された外部電極とを備えており、前記コイル状内部導体の巻軸の中心軸線が前記セラミック積層体の積層方向に対して斜め方向であり、且つ前記内部導体のパターンが一方の外部電極から他方の外部電極に向かって次第に近付くように形成されており、前記コイル状内部導体の端部は近付いた外部電極と電気的に接続されている。
【００１５】
さらに、前記セラミック積層体の内部に形成された前記内部導体のパターンは、このセラミック積層体の積層面に形成されている。また、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された外部電極は、前記セラミック積層体の積層方向に対して略平行な端部に形成されている。
【００１６】
これにより、本発明による積層型インダクタではインダクタンスの低下が小さく、且つ外部電極とコイル状内部導体との間に発生する浮遊容量を小さくすることができるものである。
【００１７】
【発明の実施の形態】
本発明による一つの実施の形態について、図１にもとづいて詳細に説明する。但し、前述の従来例と同様の、外部電極４、５並びに第１の浮遊容量ＣS1〜ＣS3及び第２の浮遊容量ＣP1〜ＣP3については同一の符号を付し、詳細な説明を省略する。
【００１８】
積層型インダクタ１１は、フェライト等のセラミック積層体１２の内部にコイル状内部導体１３と、セラミック積層体１２の端部に外部電極４、５を備えている。
【００１９】
セラミック積層体１２は、それぞれの表面にコイル状内部導体のパターン１３ａ、１３ｂ、１３ｃを印刷等で形成したフェライト等のセラミックグリーンシートそれぞれを積層し、さらにその上下面にコイル状内部導体１３の端部になる内部導体のパターン１３ｄ、１３ｅを印刷等で形成したセラミックグリーンシートそれぞれを積層し、焼結したものである。内部導体のパターン１３ｄ、内部導体のパターン１３ａ、１３ｂ、１３ｃ及び内部導体のパターン１３ｅの端部が順にバイアホール等によって導通されて一つのコイル状内部導体１３を構成する。したがって、コイル状内部導体１３は、セラミック積層体１２の積層面に沿って形成される。
【００２０】
なお、セラミック積層体１２の上下面には必要に応じて表面に内部導体のパターンが形成されていないダミーのセラミックグリーンシートが所定枚数積層される。
外部電極４、５は、セラミック積層体１２の積層方向Ｘに略平行なセラミック積層体１２の両端部に形成されるとともに、コイル状内部導体１３の両端部になる内部導体のパターン１３ｄ、１３ｅに導通される。
【００２１】
コイル状内部導体１３のパターンのうち外部電極４に接続された一方の端部になる内部導体のパターン１３ｄに近い内部導体のパターン１３ａ、１３ｂが、積層面において外部電極４方向にずれて配置され、他の内部導体のパターン１３ｃよりも外部電極４寄りに形成される。したがって、コイル状内部導体１３のパターンのうち、外部電極４から電位差の大きい内部導体のパターン１３ｃが、外部電極４から電位差の小さいその他の内部導体のパターン１３ａ、１３ｂと比較して、一方の外部電極４が形成されているセラミック積層体１２の端部との距離が長い。
【００２２】
かかる構成の積層型インダクタ１１の外部電極４側における浮遊容量Ｃの等価回路は、従来例と同様に、図４に示すようになる。しかし、コイル状内部導体１３のうち一方の端部になる内部導体のパターン１３ｄに導通された外部電極４からの電位差が大きいほうの内部導体のパターン１３ｃが、外部電極４から離れているため、第２の浮遊容量ＣP1、ＣP2より第２の浮遊容量ＣP3のほうが小さくなり、従来の積層型インダクタ１に比べて積層型インダクタ１１の浮遊容量Ｃが小さくなる。しかも、積層型インダクタ１１は内部導体のパターンの形状を変えることなく積層面方向にずらしてあるため、コイル状内部導体１３のコイル径が小さくならない。したがって、積層型インダクタ１１は従来例の積層型インダクタ１に比べてインダクタンスの低下が小さい。
【００２３】
なお、上述の積層型インダクタ１１では内部導体のパターン１３ａ、１３ｂが、積層面で外部電極４方向にずれて他の内部導体のパターン１３ｃよりも外部電極４寄りに形成されている例を示したが、内部導体のパターン１３ｃが他の内部導体のパターン１３ａ、１３ｂより小さいコイル径にして、外部電極４から内部導体のパターン１３ｃが遠くなるようにしてもよい。
【００２４】
また、積層型インダクタ１１のコイル状内部導体１３は外部電極５側においても上述と同様に、外部電極５に接続された他方の端部になる内部導体のパターン１３ｅに近い内部導体のパターン１３ｂ、１３ａが、積層面で外部電極５方向にずれて他の内部導体のパターン１３ｄよりも外部電極５寄りに形成される。
【００２５】
本発明による他の実施の形態について、図２にもとづいて詳細に説明する。但し、前述の実施の形態と同様に、外部電極４、５並びに第１の浮遊容量ＣS1〜ＣS3及び第２の浮遊容量ＣP1〜ＣP3については同一の符号を付し、詳細な説明を省略する。
【００２６】
積層型インダクタ２１は、フェライト等のセラミック積層体２２の内部にコイル状内部導体２３と、セラミック積層体２２の端部に外部電極４、５を備えている。
【００２７】
セラミック積層体２２は、それぞれの表面にコイル状内部導体のパターン２３ａ、２３ｂ、２３ｃを印刷等で形成したフェライト等のセラミックグリーンシートそれぞれを積層し、さらにその上下面にコイル状内部導体２３の端部になる内部導体のパターン２３ｄ、２３ｅを印刷等で形成したセラミックグリーンシートそれぞれを積層し、焼結したものである。内部導体のパターン２３ｄ、内部導体のパターン２３ａ、２３ｂ、２３ｃ及び内部導体のパターン２３ｅの端部が順にバイアホール等によって導通されて一つのコイル状内部導体２３を構成する。したがって、コイル状内部導体２３は、セラミック積層体２２の積層面に沿って形成される。
【００２８】
なお、セラミック積層体２２の上下面には必要に応じて表面に内部導体のパターンが形成されていないダミーのセラミックグリーンシートが所定枚数積層される。
外部電極４、５は、セラミック積層体２２の積層方向Ｘに略平行なセラミック積層体２２の両端部に形成されるとともに、コイル状内部導体２３の両端部になる内部導体のパターン２３ｄ、２３ｅに導通される。
【００２９】
内部導体のパターン２３ａ、２３ｂ、２３ｃは積層面方向に順次ずれるように形成され、コイル状内部導体２３の巻軸の中心軸線２６がセラミック積層体２２の積層方向Ｘに対して斜め方向になる。つまり、コイル状内部導体のパターン２３ａ、２３ｂ、２３ｃが一方の外部電極４から他方の外部電極５に向かって次第に近付くように形成される。したがって、コイル状内部導体２３のパターンのうち、外部電極４から電位差の大きい内部導体のパターン２３ａ、２３ｂ、２３ｃが、外部電極４から電位差の小さい内部導体のパターン２３ｄと比較して、一方の外部電極４が形成されているセラミック積層体２２の端部との距離が長い。
【００３０】
かかる構成の積層型インダクタ２１の外部電極４側における浮遊容量Ｃの等価回路は、従来例と同様に、図４に示すようになる。しかし、コイル状内部導体２３のうち一方の端部になる内部導体のパターン２３ｄに導通された外部電極４からの電位差が大きいほうの内部導体のパターン２３ａ、２３ｂ、２３ｃが、外部電極４から順次遠くなるため、第２の浮遊容量ＣP1、ＣP2、ＣP3が順次小さくなり、積層型インダクタ２１の浮遊容量Ｃは、前述の積層型インダクタ１１の浮遊容量Ｃよりさらに小さくなる。しかも、積層型インダクタ２１は内部導体のパターンの形状を変えることなく積層面方向にずらしてあるため、コイル状内部導体２３のコイル径が小さくならない。したがって、積層型インダクタ２１は従来例の積層型インダクタ１に比べてインダクタンスの低下が小さい。
【００３１】
なお、本発明による積層型インダクタ１１、２１の、内部導体のパターン間で発生する第１の浮遊容量ＣS1、ＣS2、ＣS3は、従来例の積層型インダクタ１と比較して、内部導体のパターンが積層面方向にずれているため小さくなり、積層型インダクタ１１、２１の浮遊容量Ｃは従来例の積層型インダクタ１の浮遊容量Ｃよりもさらに小さくなる。
【００３２】
なお、本発明に係る積層型インダクタは前記実施の形態に限定するものでなく、その要旨の範囲内で種々に変形することができる。
例えば、実施の形態ではコイル状内部導体の巻回数が３回半のものを示したがこの巻回数に限定されるものではない。
また、内部導体のパターンが、図１、図２に示すような断面形状において、一方の外部電極から他方の外部電極に順に近付く左右対称状のものを示したが、内部導体のパターンの断面形状において、例えば、左側の内部導体のパターンが一方の外部電極から他方の外部電極に順に近付き、右側の内部導体のパターンは一方の外部電極と等距離であってもよい。
【００３３】
また、内部導体のパターンのずれかたは、図１に示した積層型インダクタ１１のように、１つの内部導体のパターンに限るものでなく複数でもよいし、図２に示した積層型インダクタ２１のように、等間隔にずれていなくて、不規則な間隔でずれていてもよい。
【００３４】
さらにまた、セラミック積層体１２、２２は、セラミックグリーンシートを積層し、焼成して得る方法について説明したが、フェライト等のセラミックスラリーを印刷、乾燥して、フェライトの厚膜を形成し、その表面にコイル状内部導体を印刷、乾燥して、形成することを繰り返して得ることもできる。
【００３５】
【発明の効果】
以上述べたように、本発明による積層型インダクタでは、コイル状内部導体は、内部導体の端部に導通された外部電極から電位差が大きいほうの内部導体のパターンが、この外部電極から電位差の小さいその他の内部導体のパターンと比較して、この外部電極が形成されているセラミック積層体の端部との距離が長くなるよに、積層面でこの外部電極方向にずらせて内部導体のパターンが形成されているために、形状が所定の大きさの積層型インダクタにおいて、インダクタンスを小さくすることなく、且つ、外部電極と内部導体との間に発生する浮遊容量を小さくすることができる。したがって、この積層型インダクタは、共振周波数が高くなり、高周波領域でのインピーダンス特性が向上する。
【図面の簡単な説明】
【図１】本発明に係る一つの実施の形態の積層型インダクタの縦断面図である。
【図２】本発明に係る他の実施の形態の積層型インダクタの縦断面図である。
【図３】従来の積層型インダクタの模式的断面図である。
【図４】積層型インダクタの浮遊容量の等価回路図である。
【符号の説明】
４、５ 外部電極
１１ 積層型インダクタ
１２ セラミック積層体
１３ コイル状内部導体
１３ａ、１３ｂ、１３ｃ 内部導体のパターン
２１ 積層型インダクタ
２２ セラミック積層体
２３ コイル状内部導体
２３ａ、２３ｂ、２３ｃ 内部導体のパターン
２６ 中心軸線
Claims (6)
- セラミック積層体と、このセラミック積層体の内部に層状に形成された内部導体のパターンが順次導通されて構成されたコイル状内部導体と、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された一対の外部電極とを備えており、
前記内部導体のパターンのうち、前記一方の外部電極との電位差が大きい内部導体のパターンとこの一方の外部電極との間に発生する浮遊容量が、前記一方の外部電極との電位差が小さい他の内部導体のパターンとこの一方の外部電極との間に発生する浮遊容量と比較して、小さいことを特徴とする積層型インダクタ。 - 前記内部導体のパターンのうち、セラミック層を介して隣り合ういずれか一対の内部導体のパターンのそれぞれと前記一方の外部電極との間に発生するそれぞれの浮遊容量に差があることを特徴とする請求項１に記載の積層型インダクタ。
- セラミック積層体と、このセラミック積層体の内部に層状に形成された内部導体のパターンが順次導通されて構成されたコイル状内部導体と、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された外部電極とを備えており、
前記内部導体のパターンのうち外部電極に接続された端部に近い内部導体のパターンが、他の内部導体のパターンよりもこの外部電極寄りに形成されていることを特徴とする積層型インダクタ。 - セラミック積層体と、このセラミック積層体の内部に層状に形成された内部導体のパターンが順次導通されて構成されたコイル状内部導体と、前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された外部電極とを備えており、
前記コイル状内部導体の巻軸の中心軸線が前記セラミック積層体の積層方向に対して斜め方向であり、且つ前記内部導体のパターンが一方の外部電極から他方の外部電極に向かって次第に近付くように形成されており、
前記コイル状内部導体の端部は近付いた外部電極と電気的に接続されていることを特徴とする積層型インダクタ。 - 前記セラミック積層体の内部に形成された前記内部導体のパターンは、このセラミック積層体の積層面に形成されていることを特徴とする請求項１〜４のいずれかに記載の積層型インダクタ。
- 前記セラミック積層体の端部に形成され、前記コイル状内部導体の端部に電気的に接続された外部電極は、前記セラミック積層体の積層方向に対して略平行な端部に形成されていることを特徴とする請求項１〜５のいずれかに記載の積層型インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00302497A JP3731272B2 (ja) | 1997-01-10 | 1997-01-10 | 積層型インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00302497A JP3731272B2 (ja) | 1997-01-10 | 1997-01-10 | 積層型インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10199729A JPH10199729A (ja) | 1998-07-31 |
| JP3731272B2 true JP3731272B2 (ja) | 2006-01-05 |
Family
ID=11545766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00302497A Expired - Lifetime JP3731272B2 (ja) | 1997-01-10 | 1997-01-10 | 積層型インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3731272B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4400092B2 (ja) * | 2003-05-15 | 2010-01-20 | 株式会社村田製作所 | 表面実装型インダクタ |
| JP2006049432A (ja) * | 2004-08-02 | 2006-02-16 | Murata Mfg Co Ltd | 積層型電子部品 |
| JP4692221B2 (ja) * | 2005-10-31 | 2011-06-01 | Ｔｄｋ株式会社 | 積層型電子部品 |
| KR101282143B1 (ko) * | 2008-10-30 | 2013-07-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 |
| JP5516552B2 (ja) | 2011-11-25 | 2014-06-11 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP7115831B2 (ja) * | 2017-09-29 | 2022-08-09 | 太陽誘電株式会社 | 積層コイル部品 |
| JP7169140B2 (ja) | 2018-09-27 | 2022-11-10 | 太陽誘電株式会社 | コイル部品及び電子機器 |
| KR20200055426A (ko) * | 2018-11-13 | 2020-05-21 | 주식회사 히타치엘지 데이터 스토리지 코리아 | 인쇄 회로 기판 코일 |
| CN116825516A (zh) * | 2022-03-21 | 2023-09-29 | 斯特华(佛山)磁材有限公司 | 多层电感器结构体 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0493115U (ja) * | 1990-12-20 | 1992-08-13 | ||
| JPH08130117A (ja) * | 1994-10-31 | 1996-05-21 | Kyocera Corp | 積層インダクタ |
| JPH08237060A (ja) * | 1995-02-28 | 1996-09-13 | Kyocera Corp | ノイズフィルタ |
| JPH09246046A (ja) * | 1996-03-14 | 1997-09-19 | Murata Mfg Co Ltd | 電子部品 |
-
1997
- 1997-01-10 JP JP00302497A patent/JP3731272B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10199729A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8279036B2 (en) | Multilayer coil device | |
| JP3686908B2 (ja) | 積層型コイル部品及びその製造方法 | |
| JP3039538B1 (ja) | 積層型インダクタ | |
| US6223422B1 (en) | Method of manufacturing multilayer-type chip inductors | |
| US6590486B2 (en) | Multilayer inductor | |
| JP2002151341A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP3731272B2 (ja) | 積層型インダクタ | |
| JP2002270428A (ja) | 積層チップインダクタ | |
| JPH09129447A (ja) | 積層型インダクタ | |
| JP2006339617A (ja) | 電子部品 | |
| JP2007200923A (ja) | 積層コモンモードチョークコイル | |
| WO2002073641A1 (fr) | Partie d'inductance et procede de production associe | |
| KR101153656B1 (ko) | 적층형 인덕터 | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPS6064414A (ja) | 変圧器へ応用可能なモノリシツクインダクタ | |
| JP2002343649A (ja) | 積層セラミックチップ部品 | |
| JPH11283833A (ja) | 積層型電子部品 | |
| JP2000260621A (ja) | 積層型コモンモードチョークコイル | |
| JP2004311829A (ja) | 積層型コモンモードチョークコイル及びその製造方法 | |
| JP2996233B1 (ja) | 積層型コイル部品 | |
| JP2002208515A (ja) | 積層型インダクタ | |
| JP2000348940A (ja) | 積層型インダクタ | |
| JPH0732936U (ja) | 積層セラミック電子部品 | |
| JPH05326271A (ja) | 複合インダクタ部品 | |
| JP2000059168A (ja) | 積層型ｌｃノイズフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |