JP3724078B2 - 伝送装置、送信装置、および受信装置、並びに伝送方法 - Google Patents
伝送装置、送信装置、および受信装置、並びに伝送方法 Download PDFInfo
- Publication number
- JP3724078B2 JP3724078B2 JP22980696A JP22980696A JP3724078B2 JP 3724078 B2 JP3724078 B2 JP 3724078B2 JP 22980696 A JP22980696 A JP 22980696A JP 22980696 A JP22980696 A JP 22980696A JP 3724078 B2 JP3724078 B2 JP 3724078B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- transmission
- modulation
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Optical Communication System (AREA)
Description
【発明の属する技術分野】
本発明は、伝送装置、送信装置、および受信装置、並びに伝送方法に関する。特に、例えばディジタルオーディオ機器で再生されたディジタル音響信号を、赤外線で、スピーカやヘッドフォンなどに伝送する場合などに用いて好適な伝送装置、送信装置、および受信装置、並びに伝送方法に関する。
【0002】
【従来の技術】
従来の、例えばCD(コンパクトディスク)再生装置などのオーディオ機器で再生された音響信号(音声信号)を、赤外線で、他のオーディオ機器としての、例えばスピーカやヘッドフォンなどに伝送する音響信号伝送装置では、CD再生装置側において、伝送すべき音響信号に周波数変調が施され、その結果得られた変調信号に基づいて、赤外線エミッタなどの発光器が駆動される。これにより、変調信号に対応した赤外線が出射され、この赤外線は、空間中を伝搬して、例えばスピーカやヘッドフォンなどの受信側の赤外線受光器で受光される。受信側では、受光された赤外線が、上述の変調信号に対応する受信信号に変換され、さらに、その受信信号が復調されることで、元の音響信号が再生される。
【0003】
従って、上述の音響信号伝送装置によれば、音響信号を、物理的な伝送線を用いずに、多数のオーディオ機器に一括して伝送することができる。
【0004】
しかしながら、このような音響信号伝送装置では、音響信号を、上述したように周波数変調などのアナログ変調するようになされていたため、音響信号を伝送するオーディオ機器間の距離が長くなると、受信側における音響信号のS/Nが大きく劣化する問題があった。
【0005】
そこで、最近では、音質向上のため、ディジタル音響信号をディジタル変調して伝送するディジタル方式が提案されている。
【0006】
【発明が解決しようとする課題】
ところで、このようなディジタル方式を用いる場合、ディジタル音響信号のデータレートと、その伝送レートとの比は、伝送効率の観点からは、1であることが理想的であるが、ディジタル音響信号の伝送にあたっては、誤り訂正符号やその他の必要なデータも伝送する必要があり、現実には、伝送レートの方が、データレートよりも高くなる。
【0007】
従って、伝送効率の向上のためには、伝送レートは、データレートとの比が1により近くなるようにすれば良いが、その比が複雑になると、変調時および復調時におけるデータ処理が複雑化する。
【0008】
このため、伝送レートは、伝送効率の向上と、データ処理の複雑化とをバランスさせて決める必要がある。
【0009】
さらに、例えば、赤外線により音響信号を伝送する場合に使用することのできる周波数帯域は、EIAJ(日本電子機械工業会)のCP−1205、およびIEC(International Electrotechnical Commission)1603に規定されているが、伝送レートは、伝送の際に使用する伝送帯域が、この周波数帯域を越えないように決める必要もある。
【0010】
本発明は、このような状況に鑑みてなされたものであり、規格に適合したディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことができるようにするものである。
【0011】
【課題を解決するための手段】
本発明の伝送装置は、入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックを生成する伝送チャンネルクロック生成手段と、ディジタルデータに基づいて搬送波を変調し、変調された変調信号を伝送チャンネルクロックに基づいて出力する変調手段とを備える送信装置と、変調信号に基づいてデータクロックを生成するデータクロック生成手段と、データクロック生成手段により生成されたデータクロックに基づいて変調信号をディジタルデータに復調する復調手段とを備える受信装置とから構成されることを特徴とする。
【0012】
本発明の送信装置は、入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックを生成する伝送チャンネルクロック生成手段と、ディジタルデータに基づいて搬送波を変調し、変調された変調信号を伝送チャンネルクロックに基づいて出力する変調手段とを備えることを特徴とする。
【0013】
本発明の受信装置は、入力される変調信号のクロックの4/5倍の周波数のデータクロックを生成するデータクロック生成手段と、データクロック生成手段により生成されたデータクロックに基づいて変調信号をディジタルデータに復調する復調手段とを備えることを特徴とする。
【0014】
本発明の伝送方法は、入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックを生成し、ディジタルデータに基づいて搬送波を変調すると共に変調された変調信号を伝送チャンネルクロックに基づいて出力し、出力された変調信号に基づいてデータクロックを生成し、データクロック生成手段により生成されたデータクロックに基づいて変調信号をディジタルデータに復調することを特徴とする。
【0015】
本発明の伝送装置においては、送信装置は、入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックを生成し、ディジタルデータに基づいて搬送波を変調し、変調された変調信号を伝送チャンネルクロックに基づいて出力する。受信装置は、変調信号に基づいてデータクロックを生成し、生成されたデータクロックに基づいて変調信号をディジタルデータに復調する。
【0016】
本発明の送信装置においては、入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックが生成され、ディジタルデータに基づいて搬送波が変調され、変調された変調信号が伝送チャンネルクロックに基づいて出力される。
【0017】
本発明の受信装置においては、入力される変調信号のクロックの4/5倍の周波数のデータクロックが生成され、生成されたデータクロックに基づいて変調信号がディジタルデータに復調される。
【0018】
本発明の伝送方法においては、入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックが生成され、ディジタルデータに基づいて搬送波が変調されると共に変調された変調信号が伝送チャンネルクロックに基づいて出力され、出力された変調信号に基づいてデータクロックが生成され、データクロック生成手段により生成されたデータクロックに基づいて変調信号がディジタルデータに復調される。
【0035】
【発明の実施の形態】
図1は、本発明を適用したオーディオシステムの一実施の形態の構成を示している。このオーディオシステムにおいては、ディジタルオーディオ機器1から出力されたディジタル音響信号が、音響信号伝送装置2を介して、ディジタルオーディオ機器3に伝送されるようになされている。
【0036】
即ち、ディジタルオーディオ機器1は、例えばCD(コンパクトディスク)再生装置や、DAT(ディジタルオーディオテープ)装置、MD(ミニディスク)(MD、ミニディスクは商標)再生装置などで、ディジタル音響信号を再生し、例えば同軸ケーブルや光ファイバなどを介して、音響信号伝送装置2に出力するようになされている。なお、ディジタルオーディオ機器1から出力されるディジタルオーディオ信号(ディジタル音響信号)は、例えば、IEC−958の規格に準拠したフォーマットのデータなどとなっている。
【0037】
音響信号伝送装置2は、送信機6、赤外線エミッタ7、赤外線ディテクタ8、および受信機9で構成され、ディジタルオーディオ機器1からのディジタル音響信号を、赤外線で、ディジタルオーディオ機器3に伝送するようになされている。
【0038】
即ち、送信機6は、ディジタルオーディオ機器1からのディジタル音響信号に基づいて、所定の副搬送波を、例えばQPSK変調や、TCM(Trellis Coded Modulation)変調と8PSK(Eight Phase Shift Keying)変調とを組み合わせた位相偏移変調(ディジタル位相変調)し、これにより得られるRF(Radio Frequency)信号である変調信号を、赤外線エミッタ7に出力する。ここで、送信機6では、TCM変調と8PSK変調とを組み合わせた変調ではなく、例えば、8PSK変調だけを施すようにすることも可能であるが、8PSKだけでは、QPSK変調だけの場合に比較して、判定すべき情報点どうしの距離が短くなるため、エラーレートが増加することになる。そこで、受信側において、最尤復号を行い、これによりエラーレートの増加を防止することができるようにするため、8PSK変調だけでなく、TCM変調をも用いるようにするのが好ましい。なお、TCM変調と8PSK変調とを組み合わせた変調(以下、適宜、TCM8PSK変調という)によれば、エラーレートが8PSK変調だけを用いる場合と同様であっても良いとすれば、送信機6の後段の赤外線エミッタ7が出力する赤外線のパワーを小さくすることができる(赤外線のパワーを変化させないとすれば、より遠距離への伝送が可能となる)。
【0039】
赤外線エミッタ7は、例えば増幅回路、発光ダイオード(またはレーザダイオード)、レンズ、および光フィルタなどから構成される赤外線の発光器で、送信機6からの変調信号に基づいて赤外線を発光し、これにより、主搬送波たる赤外線を変調した変調赤外線を出力する。
【0040】
この変調赤外線は、空間を伝搬して、赤外線ディテクタ8で受光される。赤外線ディテクタ8は、例えば光フィルタ、レンズ、フォトダイオード(またはフォトトランジスタ)などから構成される赤外線の受光器で、受光した赤外線に対応する信号(受信信号)を出力するようになされている。従って、この場合、赤外線ディテクタ8からは、変調赤外線に対応する信号、即ち、送信機6から出力された変調信号に相当するRF信号が出力される。このRF信号は、受信機9に供給され、そこでは、RF信号が復調され、これにより、ディジタル音響信号が再生される。
【0041】
このディジタル音響信号は、例えば同軸ケーブルや光ファイバなどを介して、ディジタルオーディオ機器3に出力される。ディジタルオーディオ機器3は、例えばD/A変換器およびスピーカ、あるいはDAT装置などで、そこでは、ディジタル音響信号がD/A変換され、スピーカから出力される。あるいは、また、ディジタル音響信号は、DATなどの記録媒体に記録される。
【0042】
ここで、図2に示すように、EIAJのCP−1205およびIEC−1603によれば、赤外線による音声信号(音響信号)の伝送には、2MHz乃至6MHzの周波数帯域が割り当てられている。この周波数帯域のうち、2MHz乃至3MHzは、現在、主として、アナログ音響信号の伝送に使用されているので、本実施の形態では、音響信号伝送装置2において、音響信号(ディジタル音響信号)は、例えば3MHz乃至6MHzの周波数帯域を、伝送帯域として伝送(送信)されるようになされている。
【0043】
次に、図3は、図1の送信機6の構成例を示している。ディジタルオーディオ機器1からの、例えばIEC−958フォーマットなどに準拠したディジタル音響信号は、入力I/F回路10に入力されるようになされている。入力I/F回路10は、ディジタル音響信号(以下、適宜、音響データともいう)から、そのデータクロックを抽出し、入力回路11に出力する。入力回路11は、データクロックを伝送チャンネルクロック生成回路12に供給する。伝送チャンネルクロック生成回路12は、例えばPLL(Phase Lock Loop)回路、分周回路、逓倍回路などから構成され、入力回路11からのデータクロックの5/4倍の周波数の伝送チャンネルクロックを生成する。この伝送チャンネルクロックは、伝送フォーマット生成回路15および変調回路16に供給され、これにより、伝送フォーマット生成回路15および変調回路16は、伝送チャンネルクロックに対応して動作する。
【0044】
その結果、後述する変調回路16からは、伝送チャンネルクロックのタイミングで、変調信号が出力される。即ち、変調信号は、音響データのデータクロックの5/4倍の周波数に相当する伝送速度で伝送されることとなり、送信機6から、赤外線エミッタ7および赤外線ディテクタ8を介して、受信機9に伝送されるデータの伝送レートと、音響データのデータレートとの比は、5/4となる。なお、変調回路16において、例えば、QPSK変調が行われるとした場合、即ち、後述する伝送フォーマット生成回路15から出力される、音響データを含むデータを2ビット単位にしたシンボルに対し、ディジタル位相変調が施されるとした場合、伝送チャンネルクロックの周波数が、データクロックの5/4倍の周波数となっているときには、その周波数は、シンボルクロック(シンボルレート)の5/8(=5/4×1/2)倍にもなっている。
【0045】
ここで、上述のように、伝送レートを、データクロックの周波数、つまりデータレートの5/4倍にしたのは、次のような理由による。即ち、前述したように、伝送レートとデータレートとの比は、伝送効率の向上させるためには、1により近くする必要があり、データ処理の複雑化を防止するためには、より簡単な整数比にする必要がある。そこで、本件発明者は、そのような整数比を検討した結果、5/4が最適であるという結論に達した。
【0046】
入力I/F回路10は、上述したように、入力された音響データからデータクロックを抽出する他、その音響データを所定のフォーマットに変換し、入力回路11に出力する。入力回路11は、入力I/F回路10から所定のフォーマットに変換された音響データを受信すると、それを、適宜、バスを介してバッファ回路13に出力する。ここで、図4は、入力回路11に入力される音響データのフォーマットの例を示している。入力回路11への入力データ(ビットストリーム)は、ブロック単位で構成され、各ブロックは、例えば1536バイトの音響データで構成される。
【0047】
バッファ回路13は、入力回路11からの音響データを、1バイト単位で記憶するようになされている。即ち、バッファ回路13は、例えば図5に示すように、音響データを1バイト単位で、L方向(左から右方向)に記憶していき、48バイトの音響データを記憶すると、その1段下に、やはり1バイト単位で、L方向に音響データを記憶していく。そして、その段に、48バイトの音響データを記憶すると、さらに、その下の段に、1バイト単位で音響データを記憶していき、以下、M方向(上から下方向)に、32×nバイトの音響データが記憶されるまで、同様の処理を繰り返す。
【0048】
即ち、バッファ回路13のアドレス(メモリアドレス)を、LおよびM方向の座標(L,M)で表し、その最も左上のアドレスを(0,0)として、左方向または下方向に、LまたはM座標がそれぞれ増加していくものとすると、入力回路11からの音響データは、次のような順序(書き込み順序)で、バッファ回路13に書き込まれる。
【0049】
(0,0),(1,0),(2,0),・・・,(46,0),(47,0),
(0,1),(1,1),(2,1),・・・,(46,1),(47,1),
(0,2),(1,2),(2,2),・・・,(46,2),(47,2),
・ ・
・ ・
・ ・
(0,31),(1,31),(2,31),・・・,(46,31),(47,31),
・ ・
・ ・
・ ・
(0,32n-1),(1,32n-1),(2,32n-1),・・・,(46,32n-1),(47,32n-1)
【0050】
以上のようにして、バッファ回路13には、音響データが、48×(32×n)バイト単位で記憶される。
【0051】
ここで、nは、1以上の整数で、このnを所定の値とすることによって、伝送フォーマット生成回路15によって行われるインターリーブのインターリーブ長を調整することができる。なお、本実施の形態における場合のように、ディジタル音響信号を伝送する場合においては、nは、例えば1とされる。
【0052】
バッファ回路13に、48×(32×n)バイトの音響データが記憶されると、パリティ付加回路14は、バッファ回路13からバスを介して、音響データを読み出し、その音響データの誤り訂正のための誤り訂正符号(パリティ)(ECC)を生成する。そして、パリティ付加回路14は、音響データに対し、誤り訂正符号を付加し、再び、バスを介して、バッファ回路13に記憶させる。
【0053】
即ち、パリティ付加回路14は、図5に示すように、バッファ回路13から、右斜め下方向(直線M=Lと平行な方向)に、48バイトの音響データを読み出し、その音響データに対応する、例えば10バイトの誤り訂正符号を計算する。そして、パリティ付加回路14は、48バイトの音響データを、バッファ回路13の元の位置に書き込み、さらに、それに続いて、誤り訂正符号を書き込む。以下、同様の処理を、バッファ回路13に記憶されている音響データすべてについて繰り返す。
【0054】
具体的には、例えばn=1の場合、まず、アドレス(0,0),(1,1),(2,2),・・・,(31,31),(32,0),(33,1),・・・,(46,14),(47,15)に記憶された音響データが、バッファ回路13から読み出され、その音響データに対する10バイトの誤り訂正符号が計算される。そして、音響データは、上述と同一のアドレスに記憶され、誤り訂正符号は、アドレス(47,15)の右斜め下方向に続くアドレス(48,16),(49,17),(49,18),・・・,(56,25),(57,26)に記憶される。
【0055】
次に、アドレス(0,1),(1,2),(2,3),・・・,(30,31),(31,0),(32,1),(33,2),・・・,(46,15),(47,16)に記憶された音響データが、バッファ回路13から読み出され、その音響データに対する10バイトの誤り訂正符号が計算される。そして、音響データは、上述と同一のアドレスに記憶され、誤り訂正符号は、アドレス(47,16)の右斜め下方向に続くアドレス(48,17),(49,18),(49,19),・・・,(56,26),(57,27)に記憶される。
【0056】
以下、アドレス(0,31),(1,0),(2,1),・・・,(31,30),(32,31),(33,0),(34,1),・・・,(46,13),(47,14)に記憶された音響データに対する誤り訂正符号が、アドレス(48,15),(49,16),(50,17),・・・,(56,24),(57,25)に記憶されるまで、同様の処理が繰り返される。
【0057】
また、例えばn=2の場合については、まず、アドレス(0,0),(1,1),(2,2),・・・,(46,46),(47,47)に記憶された音響データに対する誤り訂正符号が、アドレス(47,47)の右斜め下方向に続くアドレス(48,48),(49,49),(50,50),・・・,(57,57)に記憶され、アドレス(0,1),(1,2),(2,3),・・・,(46,47),(47,48)に記憶された音響データに対する誤り訂正符号が、アドレス(47,48)の右斜め下方向に続くアドレス(48,49),(49,50),(50,51),・・・,(57,58)に記憶される。以下、アドレス(0,61),(1,0),(2,1),・・・,(31,30),(32,31),・・・,(46,45),(47,46)に記憶された音響データに対する誤り訂正符号が、アドレス(47,46)の右斜め下方向に続くアドレス(48,47),(49,48),(50,49),・・・,(57,56)に記憶されるまで、同様の処理が繰り返される。
【0058】
従って、パリティ付加回路14は、1536(=48×32)バイト、即ち、1ブロック(図4)の音響データに、320(=10×32)バイトの誤り訂正符号を付加することを、n回行うことで、1536×nバイトの音響データと、320×nバイトの誤り訂正符号とを1単位に構造化する(伝送フォーマット生成回路15で扱われる単位のデータを生成する)。
【0059】
なお、本実施の形態では、例えば誤り訂正符号として、ガロア体G(28)上で定義されたリードソロモン(Reed-Solomon)符号が用いられる。また、このリードソロモン符号の符号長は(58,48)などとされており、その符号長dは11などとされている。但し、リードソロモン符号の符号長は(58,48)に限定されるものではなく、例えば、(38,32)その他などにすることが可能である。
【0060】
バッファ回路13に記憶された音響データすべてに対し、上述したように誤り訂正符号が付加されると、伝送フォーマット生成回路15は、例えば図5に示すように、バッファ回路13に記憶されたデータを1バイト単位で、アドレス(0,0)から、M方向(上から下方向)に読み出す。即ち、伝送フォーマット生成回路15は、次のような順序(読み出し順序)でバッファ回路13から、データを読み出す。
【0061】
(0,0),(0,1),(0,2),・・・,(0,32n-2),(0,32n-1),
(1,0),(1,1),(1,2),・・・,(1,32n-2),(1,32n-1),
(2,0),(2,1),(2,2),・・・,(2,32n-2),(2,32n-1),
・ ・
・ ・
・ ・
(57,0),(57,1),(57,2),・・・,(57,32n-2),(57,32n-1)
【0062】
このように、誤り訂正符号が付加された音響データは、バッファ回路13に対する書き込み順序と異なる読み出し順序で読み出されることでインターリーブされる。従って、バーストエラーに対する誤り訂正能力を向上させることができる。
【0063】
そして、伝送フォーマット生成回路15は、n=1のときにバッファ回路13に記憶される音響データおよび誤り訂正符号のデータ量に等しいデータ量、即ち、1856(48×32+10×32)バイトのデータごとに、受信機9において同期をとるための同期データと、必要な情報が記述されたヘッダとを付加し、伝送用のフォーマットのデータ(以下、適宜、伝送データという)に変換する。
【0064】
このように、同期データおよびヘッダが付加される1856バイト単位のデータを、以下、適宜、セクション(section)という。
【0065】
従って、n=1のとき、セクションは、図5に示した48×32バイトの音響データと、10×32バイトの誤り訂正符号で構成されることになる。
【0066】
ここで、図6は、伝送フォーマット生成回路15が出力する伝送データ(ビットストリーム)のフォーマットを示している。伝送データは、例えば図6(A)に示すように、パート(part)を単位として構成され、各パートは、例えば同図(B)に示すように、n個のチャプタ(chapter)で構成されている。各チャプタは、例えば図6(C)に示すように、その先頭から、同期データとしての4バイト(=32ビット)のシンク(sync.)、60バイト(=480ビット)のヘッダ(header)、1856バイトのセクションが順次配置されて構成されている。
【0067】
シンクには、パートシンク(part sync.)およびチャプタシンク(chapter sync.)の2種類があり、パートを構成する先頭のチャプタにはパートシンクが、先頭でないチャプタにはチャプタシンクが、それぞれ配置され、これにより、受信機9側において、パートの先頭と、チャプタの先頭とを区別して検出することができるようになされている。なお、パートシンクまたはチャプタシンクとしては、直流分が集中しないような、例えば、4バイトのパターンが用いられる。即ち、例えば、変調回路16においてQPSK変調を行う場合においては、パートシンクとしては、「01111011111111111111111111111111」や「01111011011110110111101101111011」などが、チャプタシンクとしては、「11111111111111111111111111111111」や「01111011011110110111101111111111」などが用いられる。
【0068】
従って、nが2以上の場合、パートは、図7(A)に示すように構成される。即ち、パートを構成する先頭のチャプタのシンクには、パートシンクが配置され、そのパートを構成する残りのチャプタのシンクには、チャプタシンクが配置される。また、nが1の場合、パートは、図7(B)に示すように構成される。即ち、パートは、1つのチャプタで構成され、そのチャプタのシンクには、パートシンクが配置される。なお、nが1の場合には、チャプタのシンクには、パートシンクではなく、チャプタシンクを用いるようにしても良い。即ち、パートシンクまたはチャプタシンクのいずれを用いても良い。
【0069】
ヘッダは、例えば図8に示すように、1バイト(=8ビット)のサブヘッダが60個配置されて構成され、各サブヘッダには、必要に応じて、所定の情報が記述される。具体例としては、いま、サブヘッダを、ヘッダの先頭から、#0,#1,・・・,#59と番号を付して区別するとすると、サブヘッダ#0には、例えばパートを構成するチャプタの数、即ち、nが配置される。また、サブヘッダ#1には、例えばセクションに配置されているデータに関する情報が配置される。即ち、セクションに配置されたデータが、例えば、ディジタル音響信号、分割ディジタル音響信号、混合ディジタル音響信号、ビデオデータ、コンピュータで扱われるデータなどである場合、サブヘッダ#1には、その旨を示すコードとして、例えば、0,1,2,3,4,5などがそれぞれ記述される。
【0070】
ここで、分割ディジタル音響信号とは、複数のディジタル音響信号S1,S2,・・・を、それぞれに基づいて、複数の副搬送波C1,C2,・・・を変調して伝送する場合の複数のディジタル音響信号S1,S2,・・・を意味し、混合ディジタル音響信号とは、複数のディジタル音響信号S1,S2,・・・を時分割多重化し、その多重化信号に基づいて、1つの副搬送波Cを変調して伝送する場合の複数のディジタル音響信号S1,S2,・・・を意味する。
【0071】
例えば、サブヘッダ#1に記述された情報が、分割ディジタル音響信号を表すものである場合、サブヘッダ#2には、後述する分割タイプを表す情報などが記述される。さらに、サブヘッダ#3および#4には、分割ディジタル音響信号である複数のディジタル音響信号S1,S2,・・・それぞれに基づいて変調されている複数の副搬送波C1,C2,・・・を認識するための情報などが記述される。
【0072】
また、例えば、サブヘッダ#1に記述された情報が、ビデオデータを表すものである場合、サブヘッダ#2には、そのビデオデータが圧縮されているかどうかに関する情報や、圧縮されているならば、その圧縮方式に関する情報(例えば、ビデオデータが、MPEG1あるいはMPEG2方式に準拠して圧縮されていることを示す情報や、JPEGを動画に拡張した方式に準拠して圧縮されていることを示す情報など)などが記述される。
【0073】
なお、ヘッダに記述する情報は、上述したものに限定されるものではない。即ち、ヘッダには、上述した情報の他、例えば、サークスに関する情報など、必要な情報を、適宜記述するようにすることができる。
【0074】
伝送フォーマット生成回路15からは、以上のようなフォーマットの伝送データが出力され、その結果、この伝送データのデータレートと、音響データのデータレートとの比は5/4になる。即ち、例えば、いま、パートに注目し、1つのパートがn個のチャプタで構成されるとすると、そのうちの4×nバイト、60×nバイト、1536×nバイト、または320×nバイトは、それぞれシンク、ヘッダ、音響データ、または誤り訂正符号である。従って、1536×nバイトの音響データが、4×n+60×n+1536×n+320×nバイトの伝送データにされたことになるから、伝送データのデータレート(伝送レート)と、音響データのデータレートとの比は5/4(=(4×n+60×n+1536×n+320×n)/(1536×n))となる。
【0075】
上述したように、伝送フォーマット生成回路15には、音響データのデータレートの5/4倍の周波数の伝送チャンネルクロックが、伝送チャンネルクロック生成回路12から供給され、伝送フォーマット生成回路15は、この伝送チャンネルクロックにしたがって動作しており、これにより、伝送データの処理を行うことができるようになされている。
【0076】
ここで、図3の実施の形態では、入力回路11、パリティ付加回路14、および伝送フォーマット生成回路15は、いずれもバスを介してバッファ回路13と接続され、このバッファ回路13にアクセスして処理を行うようになされている。そこで、そのアクセスタイミングを、図9を参照して説明する。図9は、バッファ回路13の構成例を示している。バッファ回路13は、58×32nバイトの記憶容量を有する3つの領域(以下、適宜、プレーンという)A,B,Cを有している。このような構成のバッファ回路13に対し、入力回路11は、プレーンA,B,Cに、48×32nバイト単位で音響データを順次書き込んでいく。
【0077】
また、パリティ付加回路14は、プレーンAに対する、入力回路11による48×32nバイト単位の音響データの書き込みが終了すると、そのプレーンAにアクセスし、そこに記憶された音響データに誤り訂正符号を付加する。さらに、パリティ付加回路14は、プレーンB,Cについても同様の処理を行う。
【0078】
伝送フォーマット生成回路15は、プレーンAに記憶された音響データに対する、パリティ付加回路14による誤り訂正符号の付加が終了すると、プレーンAにアクセスし、そこに記憶されたデータを読み出して、伝送データに変換する。さらに、伝送フォーマット生成回路15は、プレーンB,Cについても同様の処理を行う。
【0079】
そして、入力回路11は、プレーンAに記憶されたデータが、伝送フォーマット生成回路15に読み出されるのを待って、プレーンAに、48×32nバイトの音響データを書き込む。
【0080】
以下、入力回路11、パリティ付加回路14、および伝送フォーマット生成回路15では、同様の処理が繰り返される。
【0081】
図3に戻り、伝送フォーマット生成回路15から出力された伝送データは、変調回路16に供給され、そこで、例えばQPSK変調やTCM8PSK変調などの位相偏移変調される。
【0082】
図10は、変調回路16がQPSK変調を行うとした場合の、その構成例を示している。伝送フォーマット生成回路15からの、シリアルデータである伝送データは、シリアル/パラレル変換回路21に供給され、そこで、2ビット単位のパラレルデータ、即ち、(0,0),(0,1),(1,0),(1,1)のうちのいずれかのシンボルに変換される。QPSK変調の場合シンボルの上位ビット(MSB)であるIデータまたは下位ビット(LSB)であるQデータは、EXORゲート22または23それぞれの一方の入力端子に供給される。
【0083】
EXORゲート22または23それぞれの他方の入力端子には、ランダム系列発生回路31から、ランダム符号(ランダム系列)が、伝送チャンネルクロックのタイミングで供給されている。EXORゲート22または23では、IデータまたはQデータそれぞれと、ランダム符号との排他的論理和がとられ、これにより、IデータおよびQデータはスクランブルされる。なお、IおよびQデータはスクランブルしないようにすることも可能である。この場合、EXORゲート22,23、ランダム系列発生回路31、およびシンク検出回路36は設ける必要がない。
【0084】
ここで、ランダム系列発生回路31は、M系列発生回路32、カウンタ回路33,EXOR34、および35から構成され、M系列発生回路32が発生するM系列、およびカウンタ回路33のカウント値に基づいて、ランダム符号を発生するようになされている。
【0085】
即ち、M系列発生回路32では、そのビット長(周期)が、例えば17ビットなどのM系列が発生され、EXOR34または35それぞれの一方の入力端子に供給される。カウンタ回路33は、例えば2ビットのカウンタで構成され、伝送チャンネルクロック生成回路12から供給される伝送チャンネルクロックのタイミングで、そのカウント値を、00Bから、01B,10B,11B,00B,01B,・・・というように、1ずつインクリメントするようになされている(Bは、その前の数字が2進数であることを表す)。そして、カウンタ回路33のカウント値の上位ビット(MSB)または下位ビット(LSB)は、EXOR34または35それぞれの他方の入力端子に供給されるようになされている。
【0086】
EXORゲート34または35では、M系列とカウント値の排他的論理和がとられ、それぞれがランダム符号として、EXORゲート22または23に供給される。
【0087】
なお、M系列発生回路32およびカウンタ回路33は、シンク検出回路36から供給される初期化信号のタイミングで初期化される(M系列発生回路32では、M系列を発生するための初期値がセットされ、カウンタ回路33では、そのカウント値が00Bにリセットされる)ようになされている。シンク検出回路36は、伝送データからシンク(パートシンクのみまたはパートシンクとチャプタシンクとの両方)を検出し、そのタイミングで、初期化信号を出力するようになされており、従って、M系列発生回路32およびカウンタ回路33の初期化は、シンクのタイミングで行われるようになされている。
【0088】
M系列発生回路32が発生する疑似ランダムなM系列をシンボルとした場合、位相平面上の情報点は、原点に対して点対称な位置に移動する。また、カウンタ回路33が発生する周期的なカウント値をシンボルとした場合、位相平面上の情報点は、原点を中心として回転する。従って、疑似ランダムなM系列および周期的なカウント値からランダム符号を生成し、これとの排他的論理和をとることで、IデータおよびQデータ、即ち、シンボルをスクランブルした場合、伝送データの規則性を疑似的に低減することができる。その結果、位相平面上における情報点の偏りも低減することができる。
【0089】
ここで、EXORゲート22および23では、シンクを除く部分についてスクランブルがかけられるようになされている。即ち、ランダム系列発生回路31では、シンク検出回路36からの初期化信号に基づいて、EXORゲート22および23に供給されているシンボルがシンクであるかどうかが判定され、シンクであると判定された場合、EXORゲート22および23に、0が供給されるようになされており、これにより、EXORゲート22および23からは、シンクは、そのまま出力されるようになされている。
【0090】
なお、ランダム符号は、M系列や周期的なカウント値以外のものによって発生させることが可能である。また、スクランブルも、EXORゲート以外の手段によってかけるようにすることが可能である。
【0091】
EXORゲート22または23でスクランブルされたIまたはQデータは、いずれも差動変換回路37に供給される。差動変換回路37では、IおよびQデータが差動符号化され、その結果得られる差動IおよびQデータが出力される。即ち、IおよびQデータの組であるシンボルを(I,Q)と表すとすると、いま供給されたシンボル(0,0),(0,1),(1,1)、または(1,0)に対応して、前回得られた差動IおよびQデータの位相平面上における情報点が、0,π/2,π、または3π/2だけ回転され、その回転後の情報点に対応するIまたはQデータが、それぞれ差動IまたはQデータとして出力される。
【0092】
従って、後述する加算器30が発生する変調信号の位相は、シンボルが(0,0),(0,1),(1,1)、または(1,0)のとき、0,π/2,π、または3π/2だけ回転されることになる。このような変調信号を復調するときには、変調信号の位相の変化だけが分かれば良く、後述する発振器28が発生する副搬送波の位相を検出する必要がないので、いわゆる位相不確定性が生じることを防止することができる。なお、IおよびQデータは、必ずしも差動符号化する必要はない。
【0093】
差動変換器37から出力された差動IまたはQデータは、それぞれロールオフフィルタ24または25に供給される。ロールオフフィルタ24または25は、ローパスフィルタなどで構成され、差動IまたはQデータをフィルタリングして、乗算器26または27にそれぞれ出力する。なお、変調回路16においては、ロールオフフィルタ24および25に代えて、ルートロールオフフィルタを用いることが可能である。但し、送信側および受信側の全体におけるフィルタの特性は、ロールオフフィルタの特性とする必要があるので、送信側においてルートロールオフフィルタを用いる場合には、受信側(復調回路51(図14))にもルートロールオフフィルタを設ける必要がある。このように送信側および受信側の両方にルートロールオフフィルタを設けた場合、雑音耐性を向上させることが可能となる。
【0094】
乗算器26には、差動Iデータの他、発振器28から副搬送波が供給されている。ここで、発振器28は、例えば周波数が、4.5MHzのsin波を発生しており、これを副搬送波として、乗算器26および移相器29に供給するようになされている。なお、副搬送波の周波数を4.5MHzとしたのは、次のような理由による。即ち、図2で説明したように、本実施の形態では、3MHz乃至6MHzの周波数帯域を伝送帯域とすることから、その伝送帯域を有効に利用することができるように、その中心の周波数である4.5MHz(=(3MHz+6MHz)/2)を用いることとしたためである。
【0095】
乗算器26は、発振器28からの副搬送波と差動Iデータとを乗算し、加算器30に出力する。
【0096】
一方、乗算器27には、差動Qデータの他、発振器28から、移相器29を介して、副搬送波が供給されている。移相器29は、発振器28からの副搬送波を、その位相をπ/2だけ回転して出力するようになされており、従って、乗算器27には、乗算器26における場合とはπ/2だけ位相の異なる副搬送波が供給される。乗算器27は、そのような副搬送波と、差動Qデータとを乗算し、やはり加算器30に出力する。加算器30は、乗算器26および27の出力を加算し、これにより、差動IおよびQデータに基づいて副搬送波をQPSK変調した変調信号としてのRF信号が生成される。
【0097】
ここで、音響データが、例えば、上述したように、IEC−958フォーマットに準拠したデータである場合、これを、32ビットスロット(32bits slot)のデータとみなしたときの最大のデータレートは、3.072Mbps(=48kHz×32ビット×2)である(48kHzでサンプリングされ、32ビット量子化されたステレオの音響データと同一のデータレート)。また、伝送データのデータレートは、上述したように、音響データのデータレートの5/4倍であるから、3.84Mbpsである。そして、伝送データは、2ビットを1シンボルとして扱われるから、変調信号の周波数帯域は、1.92MHz(=3.84MHz/2)となる。
【0098】
理想的には、上述の通りであるが、実際には、変調信号の周波数帯域は、理論値の20乃至30%程度広がる。そこで、いま、変調信号の周波数帯域が理論値の20%広がるとすると、その値は、2.304MHz(=1.92MHz×1.2)となる。
【0099】
従って、変調信号は、図2で説明した、3乃至6MHzの3MHzの伝送帯域によって伝送することができる。なお、本実施の形態においては、副搬送波の周波数が4.5MHzであるから、伝送帯域の低域および高域の境界には、348kHz(=(3MHz−2.304MHz)/2)の余裕があるが、これは、次のような理由による。即ち、以上のような変調信号を赤外線で伝送した場合であっても、受信側では、その赤外線の以外の赤外線も受光される。従って、変調信号を復調するには、受光した赤外線を光電変換した信号から、3乃至6MHzの範囲の信号を取り出す必要がある。これには、通常、バンドバスフィルタが用いられるが、正確に、3乃至6MHzの範囲の信号を通過させるバンドバスフィルタを製作するのは現実には不可能である。このため、上述したように、伝送帯域の境界に余裕をもたせることで、バンドパスフィルタの製作の容易化を図るとともに、変調信号を正確に取り出すことができるようにしている。
【0100】
次に、図11は、図10のM系列発生回路32の構成例を示している。M系列発生回路32は、初期値レジスタ41,D−FF群42、およびEXORゲート43で構成されている。初期値レジスタ41は、M系列を発生するための初期値を記憶している。D−FF群42は、17個のD−FF(Dフリップフロップ)がシリーズに接続されて構成されている。各D−FFには、クロックとして伝送チャンネルクロックが供給されており、この伝送チャンネルクロックのタイミングで、入力値をラッチするようになされている。さらに、各D−FFには、シンク検出回路36(図10)から初期化信号が供給されるようになされており、各D−FFは、初期化信号を受信した場合、初期化レジスタ41に記憶されている初期値をラッチするようになされている。
【0101】
いま、17個のD−FFを、最も左のものから、#0,#1,・・・,#16と番号を付して区別すると、EXORゲート43の入力端子には、D−FF#2および#16の出力が供給されるようになされており、その出力端子は、D−FF#0の入力端子と接続されている。
【0102】
以上のように構成されるM系列発生回路32では、初期化信号が供給されると、D−FF群42は、初期値レジスタ41に記憶されている初期値をラッチする。即ち、この実施の形態では、初期値レジスタ41において、初期値として、例えば01010101010101010Bが記憶されており、D−FF#0乃至#16では、0,1,0,1,0,1,0,1,0,1,0,1,0,1,0,1、または0がそれぞれラッチされる。その後は、D−FF#1乃至#16それぞれにおいて、前段のD−FF#0乃至#15の出力が、伝送チャンネルクロックのタイミングで順次ラッチされていく。また、EXORゲート43では、D−FF#2および#16の出力の排他的論理和が計算され、D−FF#0に供給され、D−FF#0では、EXORゲート43の出力が、やはり伝送チャンネルクロックのタイミングで順次ラッチされていく。以上のようにして、D−FF#16からは、疑似ランダムなM系列が出力される。
【0103】
そして、M系列発生回路32では、次の初期化信号を受信するまで、上述した動作が繰り返し行われ、初期化信号を受信すると、初期値がD−FF#0乃至#16でラッチされ、以下、上述した動作が再び行われる。
【0104】
なお、本実施の形態においては、M系列発生回路32に、17ビット長のM系列を発生させるようにしたが、その他のビット長のM系列を発生させるようにすることも可能である。
【0105】
即ち、M系列のビット長は、その周期がセクションを構成するビット数に対応する長さより大きくなるようにすれば良い。従って、図6(C)に示したように、セクションが1856バイトで構成され(後述するように、セクションが1914バイトで構成される場合も同じ)、また、スクランブルの際に、1シンボル、即ち、2ビットに対して、1のM系列が使用される場合には、1856バイト×8ビット÷2ビット/シンボル<2m−1を満たすmを、M系列のビット長として採用することができる。よって、この場合、M系列のビット長は、13ビット以上であれば良い。
【0106】
また、初期値レジスタ41に記憶させる初期値は、適宜変更するようにすることが可能である。
【0107】
次に、図12を参照して、図10の差動変換回路37の動作について、さらに説明する。図12は、差動変換回路37の状態遷移を示している。即ち、差動変換回路37は、J0,J1,J2,J3の4つの状態を有しており、IおよびQデータが入力されると、その入力値に対応して、状態を遷移し、さらに、その遷移後の状態に対応して、差動IおよびQデータを出力するようになされている。
【0108】
具体的には、図12の実施の形態では、状態J0,J1,J2、またはJ3に対し、差動IおよびQデータの組(差動I,差動Q)として、(0,0),(0,1),(1,0)、または(1,1)がそれぞれ割り当てられている。そして、状態が、状態J0,J1,J2、またはJ3であるときに、IおよびQデータとして(0,0)が入力されると、状態は、変化せず、即ち、状態J0,J1,J2、またはJ3にそれぞれ遷移(自己遷移)し、その結果、(0,0),(0,1),(1,0)、または(1,1)が、差動IおよびQデータとしてそれぞれ出力される。
【0109】
また、状態が、状態J0,J1,J2、またはJ3であるときに、IおよびQデータとして(0,1)が入力されると、状態は、状態J1,J3,J0、またはJ2にそれぞれ遷移し、その結果、(0,1),(1,1),(0,0)、または(1,0)が、差動IおよびQデータとしてそれぞれ出力される。
【0110】
さらに、状態が、状態J0,J1,J2、またはJ3であるときに、IおよびQデータとして(1,0)が入力されると、状態は、状態J2,J0,J3、またはJ1にそれぞれ遷移し、その結果、(1,0),(0,0),(1,1)、または(0,1)が、差動IおよびQデータとしてそれぞれ出力される。
【0111】
また、状態が、状態J0,J1,J2、またはJ3であるときに、IおよびQデータとして(1,1)が入力されると、状態は、状態J3,J2,J1、またはJ0にそれぞれ遷移し、その結果、(1,1),(1,0),(0,1)、または(0,0)が、差動IおよびQデータとしてそれぞれ出力される。
【0112】
以上、変調回路16がQPSK変調を行う場合について説明したが、変調回路16には、その他、例えば、既述のように、TCM8PSK変調その他の位相偏移変調を行わせるようにすることが可能である。例えば、変調回路16にTCM8PSK変調を行わせる場合、図10において、EXORゲート22と23の出力である2ビットをTCM変調することで3ビットとし、その3ビットを1シンボルとして、8PSK変調するようにすれば良い。
【0113】
次に、図13は、図1の受信機9の構成例を示している。上述した変調信号は、赤外線エミッタ7および赤外線ディテクタ8を介して、受信機9に供給され、その復調回路51に入力される。復調回路51は、いわゆるコスタスループを有する搬送波抽出回路などを含んで構成され、変調信号をQPSK復調やTCM8PSK復調等の位相復調をし、さらにスクランブルの解除処理その他の必要な処理を行い、これにより、図6で説明したフォーマットの伝送データを再生する。この伝送データは、伝送チャンネルクロック再生回路52および伝送フォーマット再生回路54に供給される。
【0114】
伝送チャンネルクロック再生回路52は、復調回路51からの伝送データに基づいて、伝送チャンネルクロックを再生し、復調回路51、データクロック再生回路53、伝送フォーマット再生回路54、および周波数チェック回路58に供給する。これにより、復調回路51および伝送フォーマット再生回路54では、伝送チャンネルクロックにしたがって、処理が行われる。
【0115】
なお、復調回路51から出力される伝送データは、上述したように、変調回路16においてスクランブルされているため、エッジ欠如の度合いが低減されたものとなっている。従って、この場合、伝送チャンネルクロック再生回路52において、伝送チャンネルクロックの再生不良が生じるのを防止(低減)することができる。
【0116】
データクロック再生回路53は、例えばPLL回路、分周回路および逓倍回路などによって構成されており、伝送チャンネルクロック再生回路52からの伝送チャンネルクロックに基づき、その周波数を4/5倍したクロック、即ち、音響データのデータクロックを再生する。このデータクロックは、出力回路57や出力I/F回路59その他の必要なブロックに供給される。これにより、出力回路57および出力I/F回路59などでは、データクロックのタイミングで、処理が行われる。
【0117】
なお、データクロック再生回路53には、伝送フォーマット再生回路54からリセット信号が供給されるようになされており、データクロック再生回路53では、このリセット信号によって、その内蔵するPLL回路のロック位相が制御されるようになされている。
【0118】
一方、伝送フォーマット再生回路54は、復調回路51からの伝送データから、セクションを抽出し、バスを介して、図3のバッファ回路13と同様に構成されるバッファ回路55に記憶させる。即ち、伝送フォーマット再生回路54は、セクションを構成するデータを、バッファ回路55に対して、M方向に書き込んでいき、これにより、図5で説明した音響データと誤り訂正符号でなる58×32nバイトのデータのブロック(以下、適宜、デインターリーブブロックという)を再構成することで、デインターリーブを行う。
【0119】
なお、伝送フォーマット再生回路54は、伝送データから、ヘッダを抽出し、そこに記述されているnの値を参照することで、デインターリーブブロックを構成するセクションの数を認識する。但し、このセクションの数は、その他、例えばパートシンクの間隔を検出することなどによって認識するようにすることも可能である。
【0120】
また、上述の場合においては、送信機6において、ヘッダに、パートを構成するセクションの数nそのものを記述するようにしたが、例えば、nのとり得る値を、n=2i(但し、iは0以上の整数)などに制限した場合には、このiの値を、ヘッダに既述するようにすることが可能である。この場合、パートを構成するセクションの数nが多くても、少ないビット数で、その数を表現することができる。
【0121】
さらに、伝送フォーマット再生回路54には、ヘッダに記述されているデータに関する情報を参照させることで、セクションに配置されているデータの種類を認識させ、そのデータの種類がディジタル音響信号である場合には、ヘッダに記述されているnの値に拘らず、デインターリーブブロックを構成するセクションの数を1と認識させるようにすることが可能である。これは、上述したように、ディジタル音響信号を伝送する場合には、nを1とするようにしたためである。
【0122】
ここで、ディジタル音響信号を伝送する場合に、nを1とするようにしたのは、次のような理由による。即ち、nは、上述したように、インターリーブ長を決めるものであり、従って、このnを大きくすると、バーストエラーに対する誤り訂正能力は向上する一方、デインターリーブに時間を要することになる。このため、例えば、動画と、それに付随する音声としてのディジタル音響信号とを伝送することを考えた場合、nが大きいと、動画の再生開始からかなり遅れて音声の再生が開始されることになる。このような音声の遅延が、100ms程度以上となると、その遅延は、人間の聴覚で感知されるようになり、違和感を感じさせることになる。そこで、音声の遅延時間は、100ms以下とするのが好ましいが、これを実現するには、セクションが58×32nバイトのデータで構成される場合、いまのところ、nを1とするしかないからである。
【0123】
伝送フォーマット再生回路54は、上述のようにして、バッファ回路55にデインターリーブブロックを書き込む他、伝送データの中のシンクを検出し、そのシンクのタイミングで、リセット信号を、データクロック再生回路53に出力する。これにより、上述したように、データクロック再生回路53のロック位相が制御される。
【0124】
バッファ回路55にデインターリーブブロックが記憶されると、誤り訂正回路56は、そのデインターリーブブロックを、図3のパリティ付加回路14における場合と同様に読み出し、誤り訂正符号に基づいて、音響データの誤り訂正を行う。そして、誤り訂正回路56は、誤りの訂正を行った音響データを、バッファ回路55に書き込む。
【0125】
なお、本実施の形態においては、上述したように、誤り訂正符号としてリードソロモン符号が用いられており、誤り訂正回路56は、誤り検出を可能にするための訂正コードの距離d、または誤り訂正可能範囲rを、それぞれ11または4などに設定し、この範囲内において誤りの訂正を行うようになされている。
【0126】
さらに、誤り訂正回路56は、誤りの訂正を行うことができなかったとき、そのことを表す訂正不可信号を出力回路57に出力するようになされている。出力回路57は、誤り訂正回路56から訂正不可信号を受信したとき、バッファ回路55から読み出した音響データの出力を停止するようになされており、これにより、誤り訂正をすることができなかった音響データが出力されるのを防止することができるようになされている。
【0127】
誤り訂正回路56による、バッファ回路55への音響データの書き込みが終了すると、出力回路57は、データクロック再生回路53からのデータクロックにしたがって、バッファ回路55から音響データを読み出し、出力I/F回路59に出力する。出力I/F回路59は、やはりデータクロックにしたがって、出力回路57からの音響データに対し、図3の入力I/F回路10における場合と逆の処理を施して、ディジタルオーディオ機器3に出力する。
【0128】
なお、出力回路57には、周波数チェック回路58から異常信号が供給されるようになされており、出力回路57は、訂正不可信号を受信したときの他、異常信号を受信したときも、音響データの出力を停止するようになされている。
【0129】
周波数チェック回路58は、伝送チャンネルクロック再生回路52から供給された伝送チャンネルクロックの周波数が正常なものかどうか、即ち、本実施の形態においては、IEC−958の規格に適合した周波数である、例えば3.84MHz(=48kHz×32ビット×2×5/4)であるかどうかを判定する。そして、伝送チャンネルクロックの周波数が正常なものでない場合、その旨を示す異常信号を出力回路57に出力し、これにより、出力回路57による音響データの出力を停止させる。従って、この場合も、正常でない音響データが出力されるのを防止することができる。
【0130】
次に、図14は、図13の復調回路51の構成例を示している。赤外線ディテクタ8からの変調信号(RF信号)は、復調部61に供給されるようになされている。復調部61は、コスタスループを有する搬送波抽出回路などを有しており、変調信号から、副搬送波が検出され、その位相がロックされることで、QPSK復調が行われる。これにより、差動IおよびQデータが得られ、この差動IおよびQデータは、復調部61から差動逆変換回路62に出力される。差動逆変換回路62では、図10の差動変換回路37と逆の処理が行われることで、IおよびQデータが再生される。即ち、差動逆変換回路62は、いま受信した差動IおよびQデータの位相平面上における情報点PNOWが、前回受信した差動IおよびQデータの位相平面上における情報点PPREを何度回転(反時計回りに回転)したものかを検出する。そして、情報点PNOWが情報点PPREを0,π/2,π、または3π/2だけ回転したものである場合、差動逆変換回路62は、IまたはQデータの組(I,Q)として、(0,0),(0,1),(1,1)、または(1,0)をそれぞれ出力する。
【0131】
従って、復調部61において、副搬送波が正しく位相ロックされなくても、情報点PNOWとPPREとの位相差から、正確なIおよびQデータを得ることができる。
【0132】
このIまたはQデータは、EXORゲート63または64それぞれの一方の供給される。EXORゲート63または64それぞれの他方の入力端子には、図10のランダム系列発生回路31の出力と同等な系列を発生するランダム系列発生回路71からランダム符号が供給されており、それぞれでは、IまたはQデータと、ランダム系列との排他的論理和が求められる。
【0133】
例えば、ここで、ランダム系列発生回路71は、図10のM系列発生回路32、カウンタ回路33、EXORゲート34、または35それぞれと同様に構成されるM系列発生回路72、カウンタ回路73、EXORゲート74、または75から構成されている。また、M系列発生回路72およびカウンタ回路73には、シンク検出回路76から初期化信号が供給されるようになされている。シンク検出回路76には、IおよびQデータが供給されており、そこでは、そのIおよびQデータからシンクが検出され(シンクは、上述したようにスクランブルされていないので、デスクランブル前であっても検出することができる)、そのタイミングで、初期化信号が出力されるようになされている。従って、M系列発生回路72およびカウンタ回路73は、図10のM系列発生回路32およびカウンタ回路33と同一のタイミングで初期化されるので、ランダム系列発生回路71が発生するランダム符号は、図10のランダム系列発生回路31が発生するものと同一となる。その結果、EXORゲート63または64において、そのようなランダム符号と、IまたはQデータそれぞれとの排他的論理和を計算することで、IおよびQデータのデスクランブルを行うことができる。
【0134】
デスクランブルされたIおよびQデータ、即ち、2ビットのパラレルデータは、パラレル/シリアル変換回路65に供給され、そこで、シリアルデータ、即ち、伝送データに変換されて出力される。
【0135】
なお、変調回路16(図10)において、差動符号化を行わない場合には、復調部61の出力に対応する、位相平面上の情報点を回転させることにより、正確なIおよびQデータを得ることが可能である。
【0136】
また、図14の実施の形態では、復調回路51にQPSK復調を行わせるようにしたが、変調回路16(図10)においてTCM8PSK変調が行われる場合には、復調回路51には、これにあわせて、TCM8PSK復調を行わせるようにする必要がある。
【0137】
次に、図15は、図13のデータクロック再生回路53が内蔵するPLL回路の構成例を示している。伝送チャンネルクロック再生回路52からの伝送チャンネルクロックは、カウンタ(またはプリスケーラ)81に供給される。カウンタ81は、伝送チャンネルクロックをカウントし、そのカウント値が所定の値になると、パルスを出力する。さらに、このとき、カウンタ81は、そのカウント値を0にリセットし、再び、伝送チャンネルクロックのカウントを開始する。カウンタ81は、以下、同様の動作を繰り返すことで、伝送チャンネルクロックを分周する。ここで、以下、適宜、カウンタ81が出力するパルスを、分周伝送チャンネルクロックという。
【0138】
なお、カウンタ81には、伝送フォーマット再生回路54からリセット信号が供給されるようになされており、カウンタ81は、このリセット信号を受信した場合も、カウント値のリセットを行うようになされている。
【0139】
カウンタ81から出力された分周伝送チャンネルクロックは、フェーズディテクタ82に供給される。このフェーズディテクタ82には、分周伝送チャンネルクロックの他、カウンタ85の出力も供給されるようになされており、そこでは、カウンタ85の出力と分周伝送チャンネルクロックとの位相が比較され、その位相差に対応した電圧(以下、適宜、位相差電圧という)が、ループフィルタ83に出力される。
【0140】
ループフィルタ83は、所定のループゲインを得ることができるように、フェーズディテクタ82より供給された位相差電圧から、その高調波成分を除去し、VCO(電圧制御発振回路)84に出力する。VCO84は、ループフィルタ83からの位相差電圧に対応したクロックを発生する。このクロックは、カウンタ81と同様に構成されるカウンタ85に供給される。カウンタ85では、カウンタ82における場合と同様にして、VCO84からのクロックが分周され、フェーズディテクタ82に出力される。
【0141】
これにより、VCO84からは、カウンタ81が出力する分周伝送チャンネルクロックと、カウンタ85が出力するクロックとの周波数が等しくなるようなクロックが出力される。
【0142】
また、VCO84が出力するクロックの位相は、カウンタ81に、リセット信号が供給され、これにより、カウンタ81のカウント値がリセットされることで制御される。即ち、VCO84が出力するクロックは、シンクのタイミングに同期したものとなる。
【0143】
ここで、以上のようなPLL回路はロックするまでに、ある程度の時間を要し、この時間は、PLL回路の回路特性によって決定されるが、この時間が短い場合には、PLL回路が出力するクロック(データクロック)に、時間軸方向のずれ、即ち、ジッタが生じる。そして、このジッタが多くなると、例えば音響データの音質が劣化することになる。一方、PLL回路がロックするまでの時間が長い場合、例えば赤外線エミッタ7から赤外線ディテクタ8までの間の伝送路が一旦遮断され、その後、赤外線エミッタ7からの赤外線を、赤外線ディテクタ8で受光することができるようになっても、PLL回路が長時間ロックせず、その間、音響データの出力が中断することとなり、ユーザに違和感を感じさせることになる。
【0144】
そこで、ループフィルタ83は、PLL回路がロックするまでの時間が、例えば1ms乃至500ms程度の範囲になるような時定数を有している。これは、PLL回路がロックするまでの時間を上述のような値とした場合、聴覚的な違和感がなく、かつ音質も良好になることが、実験により確認されているからである。
【0145】
次に、図16は、図13の周波数チェック回路58の構成例を示している。カウンタ91には、伝送チャンネルクロック再生回路52からの伝送チャンネルクロックが入力されるようになされており、そこでは、伝送チャンネルクロックのタイミングで、そのカウント値が、1ずつインクリメントされ、比較回路93に出力される。
【0146】
カウンタ92には、図示せぬクロック発生回路から供給される、伝送チャンネルクロックと同一の周波数のクロック(本実施の形態においては、3.84MHzのクロック)、あるいは伝送チャネルクロックの正確さを調べることが可能な独立の周波数のクロックが供給されるようになされている。そして、カウンタ92は、このクロックのタイミングで、そのカウント値を1ずつインクリメントし、比較回路93に出力する。
【0147】
なお、カウンタ92は、所定のタイミング(例えば、そのカウント値が所定の値になったときなど)で、そのカウント値を、例えば0にリセットし、さらに、そのタイミングで、カウンタ91にリセット信号を出力するようになされている。カウンタ91は、カウンタ92からリセット信号を受信すると、そのカウント値を、例えば0にリセットするようになされている。従って、カウンタ91および92は、同時にリセットされるようになされている。
【0148】
比較回路93は、カウンタ91のカウント値と、カウンタ92のカウント値とを比較する。そして、比較回路93は、カウンタ91のカウント値と、カウンタ92のカウント値との差(あるいは、これらの比)が、所定の誤差の範囲内にあるかどうかを判定する。カウンタ91のカウント値と、カウンタ92のカウント値との差が、所定の誤差の範囲内にない場合、即ち、例えば赤外線ディテクタ8で受光されている赤外線が、赤外線エミッタ7から放射されたものでなく、このため、カウンタ91のカウント値が、カウンタ92のカウント値に比較して大きくずれている場合、伝送チャンネルクロック再生回路52が出力している信号が、正規の伝送チャンネルクロックではないとして、出力回路57に、異常信号を出力する。
【0149】
上述したように、出力回路57は、異常信号を受信している間、音響データの出力を停止するので、これにより、正常でない音響データが出力されるのを防止することができる。
【0150】
次に、図17は、図1の送信機6の他の構成例を示している。なお、図中、図3における場合と基本的機能を同一にする部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図3においては、入力回路11、パリティ付加回路14、および伝送フォーマット生成回路15がバスを介してバッファ回路13と接続され、このバッファ回路13にアクセスして処理を行うようになされていたが、図17においては、入力回路11、パリティ付加回路14、バッファ回路13、および伝送フォーマット生成回路15はシリアルに接続され、パイプラインで処理が行われるようになされている。
【0151】
具体的には、この場合、入力I/F回路10は、例えば、図18に示すようなフォーマットの音響データを、入力回路11に供給する。即ち、この実施の形態においては、入力I/F回路10は、図4における場合(1536バイト)より48バイトだけ多い1584バイトの音響データで構成されるブロックを単位とするビットストリームを、入力回路11に出力する。
【0152】
入力回路11は、入力I/F回路10からの音響データを、例えば、1バイト単位でパリティ付加回路14に供給する。パリティ付加回路14は、入力回路11からの音響データを、1バイト単位で受信していき、例えば、48バイトの音響データを受信すると、その48バイトの音響データに対応する、例えば10バイトの誤り訂正符号を計算する。そして、パリティ付加回路14は、バッファ回路13に対して、48バイトの音響データを供給し、続けて、その音響データに対応する10バイトの誤り訂正符号を供給する。パリティ付加回路14では、入力回路14から48バイトの音響データを受信するごとに、以上の処理が繰り返される。
【0153】
バッファ回路13では、パリティ付加回路14の出力が、例えば1バイト単位で記憶される。即ち、バッファ回路13は、例えば図19に示すように、パリティ付加回路14の出力を、例えば、1バイト単位で、L方向に記憶していく。これにより、バッファ回路13は、48バイトの音響データと10バイトの誤り訂正符号との58バイトのデータ(以下、適宜、この58バイト単位のデータを、ラインデータという)を記憶すると、その1段下に、次のラインデータをL方向に記憶していく。バッファ回路13は、以下、M方向に、33×nバイトのラインデータが記憶されるまで、同様の処理を繰り返す。
【0154】
従って、この場合、パリティ付加回路14の出力は、次のような順序(書き込み順序)で、バッファ回路13に書き込まれる。
【0155】
(0,0),(1,0),(2,0),・・・,(56,0),(57,0),
(0,1),(1,1),(2,1),・・・,(56,1),(57,1),
(0,2),(1,2),(2,2),・・・,(56,2),(57,2),
・ ・
・ ・
・ ・
(0,32),(1,32),(2,32),・・・,(56,32),(57,32),
・ ・
・ ・
・ ・
(0,33n-1),(1,33n-1),(2,33n-1),・・・,(56,33n-1),(57,33n-1)
【0156】
以上のようにして、バッファ回路13には、ラインデータが、58×(33×n)バイト単位で記憶される。
【0157】
ここで、上述の図5においては、パリティ付加回路14は、1ブロックを構成する1536(=48×32)バイトの音響データに、320(10×32)バイトの誤り訂正符号を付加することを、n回を行うことで、1536×nバイトの音響データと、320×nバイトの誤り符号とを1単位に構造化するようになされていたが、ここでは、図18に示したように、1ブロックは1584(=48×33)バイトの音響データで構成されており、従って、この場合、パリティ付加回路14は、1584(=48×33)×nバイトの音響データと、330(=10×33)×nバイトの誤り符号とを1単位に構造化しているということができる。
【0158】
以上のようにして、バッファ回路13に、1584×nバイトの音響データと、330×nバイトの誤り符号が記憶されると、伝送フォーマット生成回路15は、図5で説明した場合と同様に、バッファ回路13からデータを読み出す。即ち、伝送フォーマット生成回路15は、例えば、図19に示すように、バッファ回路13に記憶されたデータを1バイト単位で、アドレス(0,0)から、M方向に読み出す。
【0159】
具体的には、伝送フォーマット生成回路15は、次のような順序(読み出し順序)でバッファ回路13から、データを読み出す。
【0160】
(0,0),(0,1),(0,2),・・・,(0,33n-2),(0,33n-1),
(1,0),(1,1),(1,2),・・・,(1,33n-2),(1,33n-1),
(2,0),(2,1),(2,2),・・・,(2,33n-2),(2,33n-1),
・ ・
・ ・
・ ・
(57,0),(57,1),(57,2),・・・,(57,33n-2),(57,33n-1)
【0161】
従って、この実施の形態においても、バッファ回路13に対して、データは、異なる読み出し順序と書き込み順序で読み書きされ、これにより、インターリーブされる。
【0162】
そして、伝送フォーマット生成回路15は、n=1のときにバッファ回路13に記憶される音響データおよび誤り訂正符号のデータ量に等しいデータ量、即ち、この実施の形態においては、1914バイトのデータ(48×33バイトの音響データと、10×33バイトの誤り訂正符号)をセクションとし、このセクションごとに、同期データとしてのパートシンクまたはチャプタシンクと、ヘッダとを付加する。
【0163】
従って、この場合、n=1のときには、セクションは、図19に示した48×33バイトの音響データと、10×32バイトの誤り訂正符号とで構成されることになる。
【0164】
ここで、図20は、伝送フォーマット生成回路15が出力する伝送データ(ビットストリーム)のフォーマットを示している。伝送データは、例えば、図6における場合と同様に、パートを単位として構成され(図20(A))、各パートは、n個のチャプタで構成されている(図20(B))。但し、チャプタは、図20(C)に示すように、その先頭から、同期データとしての4バイトシンク、2バイト(=16ビット)のヘッダ、1914バイトのセクションが順次配置されて構成されている。即ち、図6(C)においては、図21(A)に示すように、ヘッダは60バイトで構成されていたが、図20(C)においては、図21(B)に示すように、ヘッダは、それより58バイトだけ少ない2バイトで構成されている。そして、セクションは、そのヘッダの少ない分、即ち58バイトだけ多い1914バイトで構成されている。
【0165】
図17の実施の形態においては、伝送フォーマット生成回路15からは、以上のようなフォーマットの伝送データが出力され、その結果、この場合も、伝送データのデータレートと、音響データのデータレートとの比は5/4になる。即ち、例えば、いま、パートに注目し、1つのパートがn個のチャプタで構成されるとすると、そのうちの4×nバイト、2×nバイト、1584×nバイト、または330×nバイトは、それぞれシンク、ヘッダ、音響データ、または誤り訂正符号である。従って、1584×nバイトのデータが、4×n+2×n+1584×n+330×nバイトの伝送データにされたことになるから、伝送データのデータレート(伝送レート)と、音響データのデータレートとの比は5/4(=(4×n+2×n+1584×n+330×n)/(1536×n))となる。
【0166】
ここで、図17の実施の形態では、バッファ回路13、パリティ付加回路14、および伝送フォーマット生成回路15は、図3に示したように、バスを介して接続されているのではなく、上述したようにシリアルに接続されており、パリティ付加回路14および伝送フォーマット生成回路15は、バッファ回路13に直接アクセスして、いわばパイプライン的に処理を行うようになされている。そこで、そのアクセスタイミングについて、図22を参照して説明する。図22は、バッファ回路13の構成例を示している。この場合、バッファ回路13は、58×33nバイトの記憶容量を有する2つの領域(プレーン)A,Bを有している。このような構成のバッファ回路13に対し、パリティ付加回路14は、48×33nバイトの音響データと10×33nバイトの誤り訂正符号との合計58×33nバイトのデータを1単位として、プレーンA,Bに、順次書き込んでいく。
【0167】
伝送フォーマット生成回路15は、プレーンAに対するデータの書き込みが終了すると、プレーンAにアクセスし、そこに記憶されたデータを読み出して、伝送データに変換する。さらに、伝送フォーマット生成回路15は、プレーンBについても同様の処理を行う。
【0168】
そして、パリティ付加回路14は、プレーンAに記憶されたデータが、伝送フォーマット生成回路15に読み出されるのを待って、プレーンAに、次の58×33nバイトのデータを書き込む。
【0169】
以下、パリティ付加回路14および伝送フォーマット生成回路15では、同様の処理が繰り返される。
【0170】
図19で説明したように、パリティ付加回路14において、バッファ回路13に対する音響データの書き込み方向と同一の方向に、その音響データについての誤り訂正符号を付加するようにしたので、バッファ回路13は、2つのプレーンAおよびBに対応する記憶容量を、少なくとも有すれば済み、3つのプレーンA乃至Cに対応する記憶容量を少なくとも必要とする図9における場合に比較して、装置の低コスト化および小型化を図ることが可能となる。
【0171】
伝送フォーマット生成回路15において得られた伝送データは、変調回路16に出力され、以下、図3における場合と同様の処理が行われる。
【0172】
ところで、図17の伝送フォーマット生成回路15から出力される伝送データは、図20で説明したように、図3の伝送フォーマット生成回路15から出力される伝送データに比較して、ヘッダが58バイトだけ少なくなっており、その代わりにセクションが58バイトだけ多くなっている。そして、セクションにおいては、48バイトの音響データに対して、10バイトの誤り訂正符号が付加されているから、この場合、実質的には、ヘッダに配置することができたデータを、48バイトだけ、セクションに配置することができるようになったということができる。
【0173】
そこで、図23は、IEC−958フォーマットのビットストリーム(音響データ)を示している。IEC−958フォーマットのビットストリームは、同図(A)に示すように、ブロック単位で構成され、各ブロックは、同図(B)に示すように、192のフレームから構成されている。そして、各フレームは、同図(C)に示すように、2つのサブフレームから構成されており、サブフレームは、同図(D)に示すように、その先頭から、プリアンブル、24ビットオーディオサンプルワード、バリディティフラグV、ユーザデータU、チャネルステータスC、パリティビットPが順次配置されて構成されている。
【0174】
プリアンブルは、同期をとるための特殊なパターンで、B,W,Mで表される3種類がある。24ビットオーディオサンプルワードには、伝送すべきデータ(オーディオ信号の振幅)が配置される。バリディティフラグVは、オーディオサンプルワードに配置された値が、真のオーディオ信号の振幅値であるかどうかを示すもので、その値が真のオーディオ信号の振幅値でない場合のみ1とされ、その他の場合は0とされる。ユーザデータUは、ユーザが希望するデータを伝送するときに用いられる。チャネルステータスCは、オーディオサンプルワード長、プリエンファシスの有無、サンプリング周波数、タイムコード、ソース番号、ディスティネーションコードなどを伝送するときに用いられる。パリティビットPは、エラー検出のために用いられる。
【0175】
いま、バリディティフラグV、ユーザデータU、チャネルステータスC、およびパリティビットPを制御情報というものとすると、ディジタルオーディオ機器1(図1)から出力される音響データが、IEC−958フォーマットに準拠したものである場合、そこには、制御情報が含まれる。この制御情報は、例えば、ヘッダに配置して伝送することが考えられるが、ヘッダには、誤り訂正符号が含まれず、従って、ヘッダにエラーが生じた場合、制御情報は失われることになる。
【0176】
そこで、ヘッダにも、誤り訂正符号を含めるようにする方法がある。
【0177】
しかしながら、この方法では、セクションとは別に、ヘッダに誤り訂正符号を付加する手段または処理ステップを設ける必要があり、装置の高コスト化、大規模化を招くことになる。
【0178】
そこで、上述したように、セクションに新たに割り当てられた48バイトに、制御情報を配置するようにすることができる。この場合、制御情報には、特に、ハードウェアやソフトウェアを追加しなくても、誤り訂正符号が付加されることになるから、装置の高コスト化、大規模化を招くことなく、その誤りを訂正することが可能となる。
【0179】
なお、制御情報を、例えば、セクションの先頭に配置するようにする場合には、IEC−958フォーマットの音響データからの制御情報の抽出、データの並び替え(フォーマットの変換)、その他の処理が必要となるが、この処理は、入力I/F回路10において行われる。
【0180】
次に、図24は、送信機6が図17に示したように構成される場合の、図1の受信機9の構成例を示している。なお、図中、図13における場合と基本的機能を同一にする部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図13においては、伝送フォーマット再生回路54、誤り訂正回路56、および出力回路57がバスを介してバッファ回路55と接続され、このバッファ回路55にアクセスして処理を行うようになされていたが、図24においては、伝送フォーマット再生回路54、バッファ回路55、誤り訂正回路56、および出力回路57はシリアルに接続され、パイプラインで処理が行われるようになされている。
【0181】
具体的には、伝送フォーマット再生回路54は、復調回路51からの伝送データから、セクションを抽出し、図17のバッファ回路13と同様に構成されるバッファ回路55に記憶させる。即ち、伝送フォーマット再生回路54は、セクションを構成するデータを、バッファ回路55に対して、M方向に書き込んでいき、これにより、図19で説明した音響データと誤り訂正符号でなる58×33nバイトのデータのブロック、即ち、デインターリーブブロックを再構成することで、デインターリーブを行う。
【0182】
バッファ回路55にデインターリーブブロックが記憶されると、誤り訂正回路56は、そのデインターリーブブロックを、L方向に読み出し、誤り訂正符号に基づいて、音響データの誤り訂正を行う。そして、誤り訂正回路56は、誤りの訂正を行った音響データを、出力回路57に供給する。
【0183】
出力回路57は、データクロック再生回路53からのデータクロックにしたがって、誤り訂正回路56からの音響データを受信し、出力I/F回路59に出力する。出力I/F回路59では、やはりデータクロックにしたがって、出力回路57からの音響データのフォーマット変換処理、即ち、制御情報の配置替えなどが行われ、元のフォーマットに戻された音響データが、ディジタルオーディオ機器3に出力される。
【0184】
以上のように、IEC−958フォーマット等に準拠した音響データなどをQPSK変調やTCM8PSK変調などし、そのデータクロックの5/4倍の周波数の伝送チャンネルクロックのタイミングで伝送するようにしたので、例えばEIAJのCP−1205及びIEC−1603に規定されている2乃至6MHzのうちの、3乃至6MHzの周波数帯域を用いて、音響データの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことができる。
【0185】
また、いまのところ、各メーカにおける赤外線による音響データの伝送に用いる信号フォーマットは共通ではないが、すべてのメーカにおいて、赤外線による音響データの伝送に用いる信号フォーマットを、上述したような効果を有するフォーマットに統一することで、互換性のあるシステムの提供が可能となる。
【0186】
以上、本発明を、ディジタル音響信号を伝送するオーディオシステムに適用した場合について説明したが、本発明は、この他、既に適宜述べたように、ディジタル音響信号以外の、例えばディジタルビデオ信号(ビデオデータ)その他のディジタル信号をディジタル位相変調(位相偏移変調)し、その変調信号を、赤外線によって伝送するあらゆる伝送装置に適用可能である。
【0187】
なお、本実施の形態においては、音響データをQPSK変調やTCM8PSK変調して伝送するようにしたが、音響データは、その他、例えばBPSK(Binary Phase Shift Keying)変調や、QAM(Quadrature Amplitude Modulation)変調(振幅位相偏移変調)、その他の位相偏移変調を行って伝送するようにすることが可能である。
【0188】
また、本実施の形態では、スクランブルを変調回路16で行うようにしたが、スクランブルは、その他、例えば伝送フォーマット生成回路15で行うようにしても良い。同様に、デスクランブルは、復調回路51ではなく、例えば伝送フォーマット再生回路54で行うようにすることが可能である。また、スクランブルの方法も、本実施の形態において説明したものに限定されるものではない。
【0189】
さらに、本実施の形態では、受信機9において、伝送チャンネルクロック再生回路52が出力する伝送チャンネルクロックが正常なものかどうかをチェックするようにしたが、このチェックは、伝送チャンネルクロックではなく、データクロック再生回路53が出力するデータクロックに対して行うようにすることが可能である。データクロックは、データクロック再生回路53において、伝送チャンネルクロックに基づいて生成されるものであり、従って、データクロックをチェックすることによっても、伝送チャンネルクロックにおける場合と同様の効果を得ることができる。
【0190】
また、本実施の形態においては、データクロック再生回路53が内蔵するPLL回路(図15)のカウンタ81をリセットすることで、データクロックの位相を制御するようにしたが、このデータクロックの位相の制御は、伝送チャンネルクロック再生回路52に、図15に示したPLL回路と同様の構成のPLL回路を内蔵させ、これにより、伝送チャンネルクロックの位相を制御することによって行うようにすることが可能である。この場合、伝送チャンネルクロック再生回路52が出力する伝送チャンネルクロックにジッタが生じることを防止することが可能となる。なお、伝送チャンネルクロック再生回路52に内蔵させるPLL回路については、データクロック再生回路53が内蔵するPLL回路と同様に、そのロックに要する時間を、1ms乃至500ms程度の範囲とするのが好ましい。
【0191】
さらに、本実施の形態においては、ランダム系列発生回路31(71においても同様)において、M系列を用いたランダム符号を発生させるようにしたが、M系列以外の系列を用いたり、あるいは、M系列と、それ以外の系列との排他的論理和などをとることによって、ランダム符号を発生させることも可能である。
【0192】
また、本実施の形態では、図3および図17において、パリティ付加回路14には、伝送チャンネルクロックを供給するようにしなかったが、パリティ付加回路14は、そこに伝送チャンネルクロックを供給するようにし、そのタイミングにしたがって動作させるようにすることも可能である。
【0193】
さらに、本実施の形態では、送信機3と、赤外線エミッタ7とを、別々の装置として構成するようにしたが、送信機3と、赤外線エミッタ7とは一体に構成することが可能である。同様に、赤外線ディテクタ7および受信機9も一体に構成することが可能である。
【0194】
また、本実施の形態では、誤り訂正回路56において、誤り検出を可能にするための訂正コードの距離d、または誤り訂正可能範囲rを、それぞれ11または4に設定し、この範囲内において誤りの訂正を行うようにしたが、訂正コードの距離dおよび誤り訂正可能範囲rは、これに限定されるものではなく、式d>2rを満たせば良い。
【0195】
さらに、本実施の形態においては、音響データを、3乃至6MHzの周波数帯域を用いて伝送するようにしたが、音響データは、その他の周波数帯域によって伝送するようにすることも可能である。
【0196】
また、本実施の形態では、バッファ回路13に対するデータの書き込み方向と読み出し方向とを異なるものとすることでインターリーブを行い、バーストエラーに対する耐性を強化するようにしたが、この他、例えば、バッファ回路13に対するデータの書き込み方向と読み出し方向とを同一にすることでインターリーブを行わないようにすることも可能である。即ち、インターリーブは、エラーを分散することにより、その訂正を可能とするものであるが、例えば、音響データが圧縮されている場合に、インターリーブにより、その復号に不可欠な情報が集中している部分にエラーが生じたときには、そのエラーを分散しても、その情報が必要な音響データすべての復号をすることができなくなる。そして、この場合、長期間にわたって、音響データを得られないことになる。これに対して、インターリーブを行わなければ、復号に不可欠な情報が集中することはないから、そのような情報を含む部分にエラーが生じても、その情報を用いる音響データについての復号だけをすることができなくなるだけで済み、その結果、長期間にわたって、音響データを得られないという事態が生じることを防止することができる。
【0197】
また、本実施の形態では、IEC−958に適合する、データレートが3.072Mbpsのステレオの音響信号、即ち、例えば、データレートが1.536MbpsのLチャンネルの音響信号と、Rチャンネルの音響信号とを多重化したものを、1つのキャリア(本実施の形態では、周波数が4.5MHzの副搬送波)で伝送するようにしたが、本発明は、この他、例えば多重化していない信号や、3以上の信号を多重化したものを、1つのキャリアで伝送することが可能である。
【0198】
さらに、2以上の信号を、2以上のキャリアを用いて伝送するようにすることも可能である。即ち、3乃至6MHzの周波数帯域を、2以上の帯域(チャンネル)に分割し、各帯域を用いて、2以上の信号それぞれを伝送するようにすることが可能である。
【0199】
ここで、データに対し、2ビットを1シンボルとして扱うQPSK変調処理などを施す場合には、そのデータレートが、3.072Mbps程度までであれば、上述したように、受信側におけるバンドパスフィルタの製作の容易化を図るとともに、変調信号を正確に取り出すことができる。そこで、データレートの総和が3.072Mbps以下となるような周波数帯域分割を考えてみると、例えば次のようなものが考えられる(なお、以下では、周波数帯域を分割しない場合も、周波数帯域を1に分割すると考え、周波数帯域分割に含めるものとする。)。
【0200】
#0:3.072Mbps×1帯域
#1:1.536Mbps×2帯域
#2:768kbps×4帯域
#3:1.536Mbps×1帯域+768kbps×2帯域
#4:384kbps×8帯域
#5:1.536Mbps×1帯域+384kbps×4帯域
#6:192kbps×16帯域
#7:144kbps×20帯域
#8:1.536Mbps×1帯域+144kbps×10帯域
#9:96kbps×32帯域
【0201】
なお、コロン(:)の左側の数字は、周波数帯域分割の方法を区別するためのもので、以下、適宜、分割タイプという。
【0202】
各分割タイプにおいては、例えば次のような周波数のキャリア(副搬送波)が用いられる。
【0203】
#0:4.5MHz
#1:3.75MHz,5.25MHz
#2:3.375MHz,4.125MHz,4.875MHz,5.625MHz
#3:1.536Mbps用・・・3.75MHz
768kbps用・・・4.875MHz,5.625MHz
#4:3.1875MHz,3.5625MHz,3.9375MHz,4.3125
MHz,4.6875MHz,5.0625MHz,5.4375MHz
,5.8125MHz
#5:1.536Mbps用・・・3.75MHz
384kbps用・・・4.6875MHz,5.0625MHz,5.4375MHz,5.8125MHz
#6:3.09375MHz,3.28125MHz,3MHz,46875MHz,3.65625MHz,3.84375MHz,4.03125MHz,4.21875MHz,4.40625MHz,4.59375MHz,4.78125MHz,4.96875MHz,5.15625MHz,5.34375MHz,5.53125MHz,5.71875MHz,5.90625MHz
#7:3.075MHz,3.225MHz,3.375MHz,3.525MHz,3.675MHz,3.825MHz,3.975MHz,4.125MHz,4.275MHz,4.425MHz,4.575MHz,4.725MHz,4.875MHz,5.025MHz,5.175MHz,5.325MHz,5.475MHz,5.625MHz,5.775MHz,5.925MHz
#8:1.536Mbps用・・・3.75MHz
144kbps用・・・4.575MHz,4.725MHz,4.875MHz,5.025MHz,5.175MHz,5.325MHz,5.475MHz,5.625MHz,5.775MHz,5.925MHz
#9:3.046875MHz,3.140625MHz,3.234375MHz,3.328125MHz,3.421875MHz,3.515625MHz,3.609375MHz,3.703125MHz,3.796875MHz,3.890625MHz,3.984375MHz,4.078125MHz,4.171875MHz,4.265625MHz,4.359375MHz,4.453125MHz,4.546875MHz,4.640625MHz,4.734375MHz,4.828125MHz,4.921875MHz,5.015625MHz,5.109375MHz,5.203125MHz,5.296875MHz,5.390625MHz,5.484375MHz,5.578125MHz,5.671875MHz,5.765625MHz,5.859375MHz,5.953125MHz
【0204】
また、いま、分割タイプをt(tは0以上の整数)と表すと、次のような周波数帯域分割法も考えられる。
【0205】
#0:3.072Mbps×1帯域
#1:1.536Mbps×2帯域
#2:768kbps×4帯域
#3:384kbps×8帯域
#4:192kbps×16帯域
・・・
#t:3.072Mbps/2t×2t帯域
・・・
【0206】
この場合、各分割タイプにおける各周波数帯域のキャリアは、次のようになる。
【0207】
#0:4.5MHz
#1:3.75MHz,5.25MHz
#2:3.375MHz,4.125MHz,4.875MHz,5.625MHz#3:3.1875MHz,3.5625MHz,3.9375MHz,4.3125MHz,4.6875MHz,5.0625MHz,5.4375MHz,5.8125MHz
#4:3.09375MHz,3.28125MHz,3MHz,46875MHz,3.65625MHz,3.84375MHz,4.03125MHz,4.21875MHz,4.40625MHz,4.59375MHz,4.78125MHz,4.96875MHz,5.15625MHz,5.34375MHz,5.53125MHz,5.71875MHz,5.90625MHz
・・・
#t:3(1+(2c+1)/2t+1)MHz(但し、cは、周波数帯域分割によって得られる各周波数帯域を表す変数で、低周波数の帯域から0,1,2,・・・,tとする)
・・・
【0208】
以上のような周波数帯域分割において、データレートが3.072Mbpsの信号としては、例えば、48kHzでサンプリングされ、その後32ビット量子化されたステレオの音響データなどのIEC−958フォーマットに準拠した音響データなどが考えられる。また、データレートが1.536Mbpsの信号としては、例えば48kHzでサンプリングされ、その後16ビット量子化されたステレオの音響信号などが考えられる。さらに、データレートが768kbpsの信号としては、例えば48kHzでサンプリングされ、その後16ビット量子化されたモノラルの音響信号などが考えられる。
【0209】
また、上述の場合、各周波数帯域におけるデータレートを、例えば3.072Mbpsや、1.536Mbps,768kbpsなどとしたのは、サンプリング周波数が48kHzとされており、データレートは、この整数倍にする必要があるからであり、従って、サンプリング周波数が、例えば44.1kHzや32kHzなどである場合には、各周波数帯域におけるデータレートは、3.072Mbpsや、1.536Mbps,768kbpsを、44.1kHz/48kHz倍または32kHz/48kHz倍した値となる。
【0210】
即ち、サンプリング周波数が、例えば44.1kHzの場合、3.072Mbpsは2.8224Mbpsと、1.536Mbpsは1.4112Mbpsと、768kbpsは705.6kbpsとなる。また、サンプリング周波数が、例えば32kHzの場合、3.072Mbpsは2.048Mbpsと、1.536Mbpsは1.024Mbpsと、768kbpsは512kbpsとなる。
【0211】
なお、データレートが2.8224Mbpsの信号としては、例えば44.1kHzでサンプリングされ、その後32ビット量子化されたステレオの音響信号などが考えられる。また、データレートが1.4112Mbpsの信号としては、例えば44.1kHzでサンプリングされ、その後16ビット量子化されたステレオの音響信号などが考えられる。さらに、データレートが705.6kbpsの信号としては、例えば44.1kHzでサンプリングされ、その後16ビット量子化されたモノラルの音響信号などが考えられる。
【0212】
また、データレートが2.048Mbpsの信号としては、例えば32kHzでサンプリングされ、その後32ビット量子化されたステレオの音響信号などが考えられる。さらに、データレートが1.024Mbpsの信号としては、例えば32kHzでサンプリングされ、その後16ビット量子化されたステレオの音響信号などが考えられる。また、データレートが512kbpsの信号としては、例えば32kHzでサンプリングされ、その後16ビット量子化されたモノラルの音響信号などが考えられる。
【0213】
なお、伝送する音響データが圧縮されている場合、そのデータレートは一定にはならない。このような場合、データレートとしては、音響データのサンプリング周波数の整数倍であって、圧縮後の音響データの最大データレートより大きな値を設定する。即ち、音響データが、例えば48kHzでサンプリングされたものである場合には、データレートを、例えば384kbpsや、192kbps,144kbps,96kbpsなどに設定する。この場合、図6に示したセクションに配置する音響データが、1856バイト未満となることが生じるが、このような音響データの不足が生じたときには、セクションに、例えば0などを配置するようにすれば良い。
【0214】
【発明の効果】
本発明の伝送装置によれば、送信装置は、入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックを生成し、ディジタルデータに基づいて搬送波を変調し、変調された変調信号を伝送チャンネルクロックに基づいて出力し、受信装置は、変調信号に基づいてデータクロックを生成し、生成されたデータクロックに基づいて変調信号をディジタルデータに復調するので、ディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことが可能となる。
【0215】
本発明の送信装置によれば、入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックが生成され、ディジタルデータに基づいて搬送波が変調され、変調された変調信号が伝送チャンネルクロックに基づいて出力されるので、ディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことが可能となる。
【0216】
本発明の受信装置によれば、入力される変調信号のクロックの4/5倍の周波数のデータクロックが生成され、生成されたデータクロックに基づいて変調信号がディジタルデータに復調されるので、ディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことが可能となる。
【0217】
本発明の伝送方法によれば、入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックが生成され、ディジタルデータに基づいて搬送波が変調されると共に変調された変調信号が伝送チャンネルクロックに基づいて出力され、出力された変調信号に基づいてデータクロックが生成され、データクロック生成手段により生成されたデータクロックに基づいて変調信号がディジタルデータに復調されるので、ディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことが可能となる。
【図面の簡単な説明】
【図1】本発明を適用したオーディオシステムの一実施の形態の構成を示すブロック図である。
【図2】EIAJのCP−1205およびIEC1603より赤外線を用いたデータ伝送に割り当てられている周波数帯域を示す図である。
【図3】図1の送信機6の詳細構成例を示すブロック図である。
【図4】図3の入力回路11が出力する音響データのフォーマットを示す図である。
【図5】図3のバッファ回路13に対するデータの書き込み方法および読み出し方法を説明するための図である。
【図6】図3の伝送フォーマット生成回路15から出力される伝送データのフォーマットを示す図である。
【図7】パートシンクおよびチャプタシンクを説明するための図である。
【図8】ヘッダを説明するための図である。
【図9】バッファ回路13に対する入力回路11、パリティ付加回路14、および伝送フォーマット生成回路15のアクセス方法を説明するための図である。
【図10】図3の変調回路16の詳細構成例を示すブロック図である。
【図11】図10のM系列発生回路32の詳細構成例を示すブロック図である。
【図12】図10の差動変換器37の動作を説明するための状態遷移図である。
【図13】図1の受信機9の詳細構成例を示すブロック図である。
【図14】図13の復調回路51の詳細構成例を示すブロック図である。
【図15】図13のデータクロック再生回路53が内蔵するPLL回路の詳細構成例を示すブロック図である。
【図16】図13の周波数チェック回路58の詳細構成例を示すブロック図である。
【図17】図1の送信機6の他の構成例を示すブロック図である。
【図18】図17の入力回路11が出力する音響データのフォーマットを示す図である。
【図19】図17のバッファ回路13に対するデータの書き込み方法および読み出し方法を説明するための図である。
【図20】図17の伝送フォーマット生成回路15から出力される伝送データのフォーマットを示す図である。
【図21】ヘッダのフォーマットを示す図である。
【図22】バッファ回路13に対するパリティ付加回路14および伝送フォーマット生成回路15のアクセス方法を説明するための図である。
【図23】IEC−958フォーマットのビットストリーム(音響データ)を示す図である。
【図24】図1の受信機9の他の構成例を示すブロック図である。
【符号の説明】
2 音響信号伝送装置, 6 送信機, 7 赤外線エミッタ, 8 赤外線ディテクタ, 9 受信機, 12 伝送チャンネルクロック生成回路, 13バッファ回路, 14 パリティ付加回路, 15 伝送フォーマット生成回路, 16 変調回路, 21 シリアル/パラレル変換回路, 22,23 EXORゲート, 24,25 ロールオフフィルタ, 26,27 乗算器,28 発振器, 29 移相器, 30 加算器, 31 ランダム系列発生回路, 32 M系列発生回路, 33 カウンタ, 37 差動変換回路, 51 復調回路, 52 伝送チャンネルクロック再生回路, 53 データクロック再生回路, 54 伝送フォーマット再生回路, 55 バッファ回路,56 誤り訂正回路, 61 復調部, 62 差動逆変換回路, 63,64 EXORゲート, 65 パラレル/シリアル変換回路, 71 ランダム系列発生回路, 72 M系列発生回路, 73 カウンタ
Claims (31)
- 入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックを生成する伝送チャンネルクロック生成手段と、
前記ディジタルデータに基づいて搬送波を変調し、変調された変調信号を前記伝送チャンネルクロックに基づいて出力する変調手段と
を備える送信装置と、
前記変調信号に基づいて前記データクロックを生成するデータクロック生成手段と、
前記データクロック生成手段により生成されたデータクロックに基づいて前記変調信号を前記ディジタルデータに復調する復調手段と
を備える受信装置と
から構成されることを特徴とする伝送装置。 - 前記搬送波は、周波数が4.5MHzである
ことを特徴とする請求項1に記載の伝送装置。 - 前記送信装置は、さらに前記変調手段により変調された変調信号に基づいて第2の搬送波を変調し、変調された第2の搬送波を出力する出力手段を備え、
前記受信装置は、さらに前記出力手段より出力される変調された第2の搬送波を復調し、前記変調信号を抽出する入力手段を備える
ことを特徴とする請求項1に記載の伝送装置。 - 前記第2の搬送波は赤外線である
ことを特徴とする請求項3に記載の伝送装置。 - 前記変調手段は、前記ディジタルデータに基づいて、第1の搬送波を位相偏移変調する
ことを特徴とする請求項1に記載の伝送装置。 - 前記変調手段は、前記搬送波をQPSK(Quadrature Phase Shift Keying)変調する
ことを特徴とする請求項1に記載の伝送装置。 - 前記変調手段は、前記搬送波をTCM(Trellis Coded Modulation)変調と8PSK(Eight Phase Shift Keying)変調とを組み合わせて変調する
ことを特徴とする請求項1に記載の伝送装置。 - 前記変調手段は、前記ディジタルデータを2ビット単位にしたシンボルを差動符号化する差動符号化手段をさらに有する
ことを特徴とする請求項1に記載の伝送装置。 - 前記伝送チャンネルクロック生成手段は、前記シンボルのシンボルクロックの5/8倍の周波数の前記伝送チャンネルクロックを生成する
ことを特徴とする請求項8に記載の伝送装置。 - 前記変調手段は、
ランダム符号を発生するランダム符号発生手段と、
前記ランダム符号発生手段より出力される前記ランダム符号を用いて、前記シンボルをスクランブルするスクランブル手段と
をさらに有し、
前記差動符号化手段は、前記スクランブル手段によりスクランブルされた前記シンボルを差動符号化する
ことを特徴とする請求項8に記載の伝送装置。 - 前記変調手段は、
ランダム符号を発生するランダム符号発生手段と、
前記ランダム符号発生手段より出力される前記ランダム符号を用いて、前記ディジタルデータをスクランブルするスクランブル手段と
をさらに有する
ことを特徴とする請求項1に記載の伝送装置。 - 前記ランダム符号発生手段は、M(Maximum length linear shift register sequence code)系列またはカウンタのカウント値に基づいて、前記ランダム符号を発生する
ことを特徴とする請求項11に記載の伝送装置。 - 前記M系列は、そのビット長が13ビット以上のものである
ことを特徴とする請求項12に記載の伝送装置。 - 前記変調手段は、前記ディジタルデータの誤り訂正のための誤り訂正符号を生成し、前記ディジタルデータに付加する誤り訂正符号生成手段をさらに有する
ことを特徴とする請求項1に記載の伝送装置。 - 前記誤り訂正符号は、リードソロモン符号である
ことを特徴とする請求項14に記載の伝送装置。 - 前記リードソロモン符号は、ガロア体G(28)上で定義され、その符号長または最小距離を、それぞれ58または11とするものである
ことを特徴とする請求項15に記載の伝送装置。 - 前記変調手段は、1536×nバイト(但し、nは正の整数)の前記ディジタルデータと、320×nバイトの前記誤り訂正符号とを1単位として構造化する構造化手段をさらに有する
ことを特徴とする請求項14に記載の伝送装置。 - 前記変調手段は、1584×nバイト(但し、nは正の整数)の前記ディジタルデータと、330×nバイトの前記誤り訂正符号とを1単位として構造化する構造化手段をさらに有する
ことを特徴とする請求項14に記載の伝送装置。 - 前記変調手段は、前記誤り訂正符号が付加された前記ディジタルデータを記憶する記憶手段をさらに有し、
前記誤り訂正符号が付加された前記ディジタルデータは、前記記憶手段に対して所定の書き込み順序で書き込まれ、その書き込み順序と異なる読み出し順序で読み出されることによりインターリーブされる
ことを特徴とする請求項14に記載の伝送装置。 - 前記変調手段は、前記誤り訂正符号が付加された前記ディジタルデータを記憶する記憶手段をさらに有し、
前記誤り訂正符号が付加された前記ディジタルデータは、前記記憶手段に対して所定の書き込み順序で書き込まれ、その書き込み順序と同一の読み出し順序で読み出される
ことを特徴とする請求項14に記載の伝送装置。 - 前記変調手段は、前記復調手段において同期をとるための同期データを、前記ディジタルデータに付加する同期データ付加手段をさらに有する
ことを特徴とする請求項1に記載の伝送装置。 - 前記同期データは、そのビット長が4バイトのものである
ことを特徴とする請求項21に記載の伝送装置。 - 前記変調手段は、所定のヘッダを、前記ディジタルデータに付加するヘッダ付加手段をさらに有する
ことを特徴とする請求項1に記載の伝送装置。 - 前記ヘッダは、そのビット長が60バイトのものである
ことを特徴とする請求項23に記載の伝送装置。 - 入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックを生成する伝送チャンネルクロック生成手段と、
前記ディジタルデータに基づいて搬送波を変調し、変調された変調信号を前記伝送チャンネルクロックに基づいて出力する変調手段と
を備えることを特徴とする送信装置。 - さらに前記変調手段により変調された変調信号に基づいて第2の搬送波を変調し、変調された第2の搬送波を出力する出力手段を備える
ことを特徴とする請求項25に記載の送信装置。 - 前記第2の搬送波は赤外線である
ことを特徴とする請求項26に記載の送信装置。 - 入力される変調信号のクロックの4/5倍の周波数のデータクロックを生成するデータクロック生成手段と、
前記データクロック生成手段により生成されたデータクロックに基づいて前記変調信号をディジタルデータに復調する復調手段と
を備えることを特徴とする受信装置。 - さらに前記出力手段より出力される変調された第2の搬送波を復調し、前記変調信号を抽出する入力手段を備える
ことを特徴とする請求項28に記載の受信装置。 - 前記第2の搬送波は赤外線である
ことを特徴とする請求項29に記載の受信装置。 - 入力されるディジタルデータのデータクロックの5/4倍の周波数の伝送チャンネルクロックを生成し、
前記ディジタルデータに基づいて搬送波を変調すると共に変調された変調信号を前記伝送チャンネルクロックに基づいて出力し、
出力された変調信号に基づいて前記データクロックを生成し、
前記データクロック生成手段により生成されたデータクロックに基づいて前記変調信号を前記ディジタルデータに復調する
ことを特徴とする伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22980696A JP3724078B2 (ja) | 1995-11-21 | 1996-08-30 | 伝送装置、送信装置、および受信装置、並びに伝送方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30241495 | 1995-11-21 | ||
JP7-302414 | 1995-11-21 | ||
JP22980696A JP3724078B2 (ja) | 1995-11-21 | 1996-08-30 | 伝送装置、送信装置、および受信装置、並びに伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09205402A JPH09205402A (ja) | 1997-08-05 |
JP3724078B2 true JP3724078B2 (ja) | 2005-12-07 |
Family
ID=26529007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22980696A Expired - Fee Related JP3724078B2 (ja) | 1995-11-21 | 1996-08-30 | 伝送装置、送信装置、および受信装置、並びに伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3724078B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999044336A1 (fr) * | 1998-02-26 | 1999-09-02 | Sony Corporation | Appareil de traitement de donnees et support lisible par ordinateur |
KR100493106B1 (ko) | 2003-05-21 | 2005-06-02 | 삼성전자주식회사 | 디브이비 비동기 방식의 디지털 방송 수신기의 비동기전송 스트림 수신장치 및 그의 비동기 전송 스트림 전송방법 |
-
1996
- 1996-08-30 JP JP22980696A patent/JP3724078B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09205402A (ja) | 1997-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3009818B2 (ja) | ディジタル信号処理装置 | |
US5999570A (en) | Transmission apparatus, sending apparatus, and receiving apparatus, and transmission method | |
EP0732832B1 (en) | Signal transmitter, signal receiver, and signal transmitting-receiving method | |
US6510182B1 (en) | Wireless infrared digital audio system | |
JP3496828B2 (ja) | パルス位置方法、復号方法、データ通信システム、及びデータ伝送システム | |
EP0337702A2 (en) | Code-error correcting device | |
US5602669A (en) | Digital signal transmission apparatus, digital signal transmission method, and digital signal transmitter-receiver | |
US6025946A (en) | Transmission device and transmission method | |
JPH09321808A (ja) | 固定レート通信のための可変レートデータの再フォーマット化 | |
JP2001168809A (ja) | 無線赤外線デジタル・オーディオ送信システム | |
JP4110613B2 (ja) | 送信装置、送信方法、提供媒体、並びに伝送システム | |
EP0885499B1 (en) | Transmission system and recording system having a simplified symbol detector | |
JP3724078B2 (ja) | 伝送装置、送信装置、および受信装置、並びに伝送方法 | |
US4887269A (en) | Apparatus for the reception of radio broadcasted digital signals | |
JP3413747B2 (ja) | 伝送装置および伝送方法 | |
EP1151433B1 (en) | Data encoding/decoding device and apparatus using the same | |
JP2006221679A (ja) | デジタルオーディオインターフェースの付加情報伝送方法並びに情報送信装置及び情報受信装置 | |
US7171156B2 (en) | Method and apparatus for transmitting audio and non-audio information with error correction | |
JP3259359B2 (ja) | データ再生装置及び方法 | |
EP1506549B1 (en) | Method and apparatus for transmitting audio and non-audio information with error correction | |
JP3556054B2 (ja) | ディジタルデータ再生装置 | |
JPH07141757A (ja) | 情報記録方法及び情報記録再生装置 | |
JP2656345B2 (ja) | デイジタル信号伝送装置 | |
Arai et al. | Receiver for DBS with digital audio signals | |
Buchanan et al. | Audio Signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |