JP3719737B2 - 重ね合わせ精度測定方法およびそれに用いる重ね合わせ精度測定用マーク - Google Patents

重ね合わせ精度測定方法およびそれに用いる重ね合わせ精度測定用マーク Download PDF

Info

Publication number
JP3719737B2
JP3719737B2 JP12677695A JP12677695A JP3719737B2 JP 3719737 B2 JP3719737 B2 JP 3719737B2 JP 12677695 A JP12677695 A JP 12677695A JP 12677695 A JP12677695 A JP 12677695A JP 3719737 B2 JP3719737 B2 JP 3719737B2
Authority
JP
Japan
Prior art keywords
overlay accuracy
comb
mark
lower layer
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12677695A
Other languages
English (en)
Other versions
JPH08321534A (ja
Inventor
賢市 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP12677695A priority Critical patent/JP3719737B2/ja
Publication of JPH08321534A publication Critical patent/JPH08321534A/ja
Application granted granted Critical
Publication of JP3719737B2 publication Critical patent/JP3719737B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、半導体装置の製造工程のリソグラフィー工程における、形成パターンの重ね合わせ精度測定に用いるマークおよびそれを用いた重ね合わせ精度測定方法に関するものである。
【0002】
【従来の技術】
半導体装置の製造工程のリソグラフィー工程においては、レジストパターンを形成する際に、ステッパー(縮小投影露光装置)等によるレチクルに形成されたパターンを転写する焼付け露光位置とウエハーの位置合わせ精度は極めて重要な因子となっている。
【0003】
これは、一品種の半導体装置を製造するためには、約15〜20枚の組合わせよりなるレチクルの原図パターンを用いて、各種パターンを重ね合わせ、焼き付けを行うため、重ね合わせ精度が不良であると個々の半導体素子が形成されなかったり、また配線パターンの場合は導通不良等の問題が生じるためである。
すなわち、リソグラフィー工程における露光時は、例えばステッパーを用いた場合は、2次元に移動可能な台(X−Yステージ)を使用し、ウエハーをX,Y方向に一定間隔のピッチ送りを行い、ウエハーの各ICチップ毎に複数枚のレチクルを用いて焼き付け露光を繰り返して、各パターンを形成する。
【0004】
このため、ICチップには主として、X−Yステージの移動精度(位置の再現性)に起因するX方向、Y方向の重ね合わせのずれ、およびウエハーのX−Yステージへのセット時に生じるローテーション(回転方向のずれ)に起因する重ね合わせの位置ずれが生じる。
従来、これらのパターン、即ち、コンタクトホール、配線等を露光、焼き付けした後、正確な位置に焼き付けられたか否かを調べるために、コンタクトホール等のパターンの形成されない部分に重ね合わせ精度測定用マークを設け、そのマークのずれ量を測定し、露光、パターニングする毎に露光位置ずれのチェックを行っていた。
【0005】
また、従来は、複数のレチクルを使用して焼き付け露光を行ったとき、それぞれの重ね合わせ精度測定用マークは異なった位置に設けられるため、重ね合わせるごとに重ね合わせ精度を測定する必要があり、複数の露光をおこなった場合に、一度に測定することはできなかった。
さらに、従来の重ね合わせ精度測定用マークとしては、上層のマークおよび下層のマークとして、例えば、図9に示す正方形の重ね合わせ精度測定用マーク21、22が用いられており、測長機等により重ね合わせ精度を測定していた。
【0006】
しかし、図9に示すような従来の正方形の重ね合わせ精度測定用マークの場合、X方向、Y方向の重ね合わせのずれを測定するために、A−Bの量からX方向のずれの量を、C−Dの量からY方向のずれの量を求め、またローテーションに起因する重ね合わせのずれを測定するため、図10に示す間隔A1 、A2 、B1 、B2 、C1 、C2 、D1 、D2 を測定する必要があった。
【0007】
また、各パターンを焼き付け露光を行う毎に、1回づつ測定しなければならず製造工程の生産効率の面から問題があった。
【0008】
【発明が解決しようとする課題】
本発明は、前記問題点を解決し、下層パターンと新たに形成した上層のパターンとの重ね合わせ精度を高精度に、かつ、効率的に測定することが可能なマークと、また3個以上のパターンの重ね合わせであっても、1回の測定で重ね合わせ精度を測定することが可能な重ね合わせ精度測定方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、ウエハー上にステッパー等を使用して、複数回の焼き付け露光により形成されるパターンの重ね合わせ精度を測定する際に、その外周が櫛形の形状を有する重ね合わせ精度測定用マークを用いて行うものである。
また、前記重ね合わせ精度測定用マークは、より効率的に測定を行うために、その外形が矩形であり、かつその外周の櫛形の形状の歯の先端部の形状が矩形であるマークを用いることが好ましい。
【0010】
また、本発明は、特に相対的重ね合わせの精度を必要とされる数種類の任意のパターンの組合わせのものについては、前記マークにより1回で測定可能な重ね合わせ精度測定方法を提供するものである。
すなわち、本発明の第1の発明は、半導体装置の製造工程において、複数回の焼き付け露光により形成されるパターンのうち、必要とされる任意の数種類のパターンの組合せの重ね合わせ精度を測定する方法であって、外周に櫛形の形状を有するマークを、ウエハーのICチップ上の上層と下層に形成し、前記上層と下層に形成されたマークの、櫛形の形状の複数の歯の最先端部の、該最先端部を結ぶ直線に対して垂直な方向の位置関係を調べることによって、重ね合わせ精度を測定する重ね合わせ精度測定方法である。なお、本発明は、前記上層と下層に形成されたマークの、上層の櫛形部相互の間隔と下層の櫛形部相互の間隔とが同一であることを好適とする。
また、本発明は、半導体装置の製造工程において、複数回の焼き付け露光により形成されるパターンのうち、必要とされる任意の数種類のパターンの組合せの重ね合わせ精度を測定する方法であって、ウエハーのICチップ上の上層と下層に、各々外周に複数の歯を有する櫛形であって、上層における櫛形部相互の間隔と、下層における櫛形部相互の間隔とが同一であるマークを形成し、該マークを用いて重ね合わせ精度を測定する重ね合わせ精度測定方法である。なお、前記上層と下層に形成されたマークの櫛形の複数の歯が重ね合わされた部分に設定した仮想線上における、該複数の歯の相互の間隔を測定することによって重ね合わせ精度を測定することが好ましい
【0011】
また、本発明の第2の発明は、半導体装置の製造工程において使用され、複数回の焼き付け露光により形成されるパターンのうち、必要とされる任意の数種類のパターンの組合せの重ね合わせ精度測定用マークであって、ウエハーのICチップ上の上層と下層に、各々外周に複数の歯を有する櫛形であって、上層における櫛形部相互の間隔と、下層における櫛形部相互の間隔とが同一であることを特徴とする重ね合わせ精度測定用マークである
【0012】
なお、本発明において矩形とは、正方形または長方形を示す。
【0013】
【作 用】
本発明の第1の発明の重ね合わせ精度測定用マークとしては、櫛形のパターンを有するものであれば、同一の形状、寸法のマークを用いてもよいし、異なった形状、寸法のマークを用いてもよいが、好ましくは、櫛形の歯の部分の寸法が異なる2種以上の重ね合わせ精度測定用マークを用いることが好ましい。
【0014】
櫛形部の歯の個数は、各1辺当たり2個以上、より好ましくは5個以上、さらに好ましくは10個以上であることが、僅かな重ね合わせのずれも正確に、信頼性高く検知する面から好ましい。
櫛形の歯の部分の寸法が異なる2種以上の重ね合わせ精度測定用マークを用いる場合の、本発明の重ね合わせ精度測定用マークの好ましい一例を、図1(a) 、(b) に示す。
【0015】
図1において、1は本発明の櫛形のパターンの矩形の歯を示し、l10、l20、……li0、l11、l21、……li1は櫛形の歯幅、ki0、ki1は櫛形の歯の間隔、m1 、m0 は櫛形の歯の長さ、x1 、x0 、y1 、y0 は櫛形のパターンの外形寸法を示す。
なお、矩形の歯とは、歯の先端部が2個の実質的に直角な部分から形成されているものをいう。
【0016】
本発明においては、前記各寸法が各マークの識別の容易性および測定精度の面から下記式(1) 、(2) 、(3) を満足することが好ましい。
(1) k10、……ki0>l10、l20、……li0
(2) k11、……ki1>l11、l21、……li1
(3) x1 =x0 =y1 =y0
この他に、本発明のマークを重ね合わせた時の下層および上層のマークの櫛形部分の相互の間隔を示す図6において、L1,2,3 ……は判別しうる限り、できるだけ小さい方が好ましい。
【0017】
図2に、ICチップ内への本発明の重ね合わせ精度測定用マークの適用例(平面図)を示す。
図2において、2はICチップ、3はIC回路等のパターン、4は本発明のICチップ内の重ね合わせ精度測定用マーク、5はスクライブラインを示す。
図2に示すように、本発明の重ね合わせ精度測定用マークは、ICチップ2内のスクライブライン5の隣接部、またはチップ内の任意の余白箇所に形成することができる。
【0018】
本発明においては、IC回路等のパターンおよび本発明の重ね合わせ精度測定用マークの両者を有するレチクル等の原図パターンを用いて、ステッパー等を使用し、ウエハーの各ICチップ上の余白箇所に前記マークを形成する。
ICチップ上にIC回路等のパターンが精度よく重ね合わせされた時の、本発明の重ね合わせ精度測定用マークの重ね合わせの状態を図3に示す。
【0019】
図3において、6の破線および実線で示されるマーク、および7の実線で示されるマークは、本発明の櫛形の重ね合わせ精度測定用マークであり、6のマークは下層に形成した本発明のマーク(以下、下層のマークと記す)を、7のマークは上層に新たに形成した本発明のマーク(以下、上層のマークと記す)を示す。
次に、〔1〕Y軸方向において、正確にアライメントができた場合の下層および上層の櫛形部分の位置関係を図4に、〔2〕Y軸方向の重ね合わせのずれが生じた場合の下層および上層の櫛形部分の位置関係を図5に示す。
【0020】
図4、図5において(a) は、図3のA部の拡大図であり、(b) は、図3のB部の拡大図、(c) は、B部の下層および上層のマークの櫛形歯先端の直線部分の位置関係を示す。
また、図4および図5において、8、10は下層のマークの櫛形部分、9、11は上層のマークの櫛形部分を示す。
【0021】
図4(c) および図5(c) に示される通り、Y軸方向において、正確にアライメントができた場合は、櫛形歯先端の直線部分l1 、l2 、l3 、l4 はほぼ一直線上に並び、Y軸方向において、正確にアライメントができなかった場合は、前記のl1 、l2 、l3 、l4 の位置関係は凹凸状を示す。
X軸方向において、正確にアライメントができたか否かを調べるためには、前記と同様に、A部の櫛形歯先端の直線部分の位置関係を調べればよい。
【0022】
本発明方法によれば、相互に隣接する下層および上層のマークの櫛形部分の位置関係を測定するために、重ね合わせのずれの有無が、正確に極く短時間で分かる。
重ね合わせのずれの有無の測定は、抜き取ったウエハーのサンプルについて、測長機によって行うか、後記の画像処理で行えばよく、その方法は特には制限されるものではない。なお、測長機としてはヘリウム・ネオン式測長機等のレーザ式測長機が例示される。
【0023】
次に、〔1〕ローテーションが生ぜず、正確にアライメントができた場合の下層および上層の櫛形部分のY軸方向の位置関係を、図6に、〔2〕ローテーションに起因する重ね合わせのずれが生じた場合の下層および上層の櫛形部分のY軸方向の位置関係を、図7に示す。
本発明において、ローテーションに起因する重ね合わせのずれの具体的測定方法は、特には制限されるものではないが、好ましい方法としては下記の方法が例示される。
【0024】
図6(a) 、図7(a) は、図3のA部の拡大図であり、図6(b) 、図7(b) のL1 、L2 、L3 は、図6(a) 、図7(a) の相互に隣接する下層および上層のマークの櫛形部分8、9の、仮想線L−L上における相互の間隔を示す。なお、本発明において、仮想線L−Lは適宜任意に設定すればよい。
図6(b) 、図7(b) から、ローテーションが生じない場合は、L1 =L2 =L3 となり、ローテーションが生じた場合は、L1 、L2 、L3 の大きさが変化し、かつそれらの大きさが拡大されて現れることが分かる。
【0025】
ローテーションに起因する重ね合わせのずれの有無の測定は、仮想線L−Lを適宜設定し、L1 、L2 、L3 を、前記と同様に測長機によって行うか、後記の画像処理で行えばよく、その方法は特に制限されるものではない。
また、焼き付け露光を繰り返して行う際に、相対的な重ね合わせのずれが特に問題とされる工程が複数回(特に3回以上)ある場合、1回で同時に重ね合わせのずれを測定できた方が効率的で、かつ、測定精度の面から有効である場合がある。例えば、バイポーラトランジスタのPN接合部分の重ね合わせ、コンタクト孔と配線の位置合わせなどである。
【0026】
この場合、相対的な重ね合わせのずれが特に問題とされる複数のパターンに対応するパターンと同数の本発明による重ね合わせ測定用マークをそれぞれのレチクルに設ける。
ウエハー上に形成されたこのマークの膜厚の差により、光干渉による色の違いとなって現れるため、各マークの識別は容易に行えるため、数種類のパターンの同時測定も可能となる。
【0027】
【実施例】
レジストを塗布したウエハー上に、図1(b) に示す櫛形の重ね合わせ精度測定用マークを有するレチクルを用い、縮小投影露光装置を用いて、紫外線を照射し、例えばactive領域に形成されるパターンおよび図1(b) に示す櫛形の重ね合わせ精度測定用マークの両者を同時に基板上に焼付ける。
【0028】
焼付け、現像、エッチング等を終了したウエハーは、再度前記と同様にして、例えばゲート電極が形成されるパターンおよび図1(a) に示す櫛形の重ね合わせ精度測定用マークの両者を同時に基板上に焼付け、その後現像等を行う。
なお、櫛形の重ね合わせマークの寸法は、特には限定されないが、例えば、x1 =x0 =y1 =y0 =40〜50μm 、櫛形部相互の間隔(ki1+li1、ki0+li0)は1μm が例示される。
【0029】
櫛形部の個数は、各マークの1辺当たり2個以上、より好ましくは5個以上、さらに好ましくは10個以上であることが、僅かな重ね合わせのずれも正確に、信頼性高く検知する面から好ましい。
また、櫛形の重ね合わせ精度測定用マークは、基板のスクライブライン、またはチップ内の任意の余白箇所に形成することができる。
【0030】
前記の2個のパターン形成終了後の基板上の余白部には、図3で示すように下層および上層の重ね合わせ精度測定用マーク6、7が重なった状態でパターン化される。
重ね合わせ精度測定は、測長機または後記の画像処理により行うことができる。
【0031】
まず、X軸方向、Y軸方向の重ね合わせ精度を調べるために、図3のB部を対象とし、図4(b) 、(c) に示すl1 〜l4 部の位置関係から、Y軸方向の重ね合わせ精度を観察、または検出・記録する。次に、図3のA部についても同様の操作を行い、X軸方向の重ね合わせ精度を観察、または検出・記録する。
次に、ローテーションに起因する重ね合わせ精度を調べるために、図3のA部を対象とし、図6に示す相互に隣接する下層および上層のマークの櫛形部分8、9の仮想線L−L上の間隔L1 、L2 、L3 の大きさを、観察、または検出・記録する。なお、仮想線L−Lは適宜設定することができる。
【0032】
以上で得られた測定結果から、X軸方向、Y軸方向の各々についてのl1 〜l4 部の位置関係、すなわちl1 〜l4 部が同一直線上に配置されているか否かによりX軸方向、Y軸方向の重ね合わせ精度を判定する。また、Y軸方向のL1 、L2 、L3 の大きさが均等であるか否かにより、ローテーションに起因する重ね合わせ精度を判定する。
【0033】
以上の結果に基づき、重ね合わせ精度に異常が見られた場合は、不良品を廃棄し、ステッパー等の焼き付け露光装置の調整を行う。
次に、重ね合わせのずれの有無を示す前記l1 、l2 、l3 、l4 およびL1 、L2 、L3 を画像処理で検出する方法について述べる。
図8は、本発明において好ましく用いることができるミラーを用いた画像処理装置の断面図を示す。
【0034】
図8において、13は断面が正多角形で、複数枚のミラー12からなる回転体、14は光源、15は受光器、16は新たに形成した上層の重ね合わせ精度測定用マークの櫛形の歯の先端部、17は下層の重ね合わせ精度測定用マークの櫛形の歯の先端部、19および20は光源からの光の反射光、18は基板、li は図4、図5のl1 〜l4 部を示す。
【0035】
画像処理時は、例えば、図4、図5のl1 〜l4 部を検出する場合は、ウエハーの移動またはミラー12、光源14、受光器15を含めた光学系の移動により、ウエハーをY軸方向にスキャニングし個々の櫛形の歯の先端部li を検出・記録した後、ウエハーをX軸方向にスキャニングし対象とする任意の個数の櫛形の歯の先端部、例えば、l1 〜l4 部を検出・記録する。
この場合、光の反射面の相違により、重ね合わせ精度測定マークの位置を検出できる。
【0036】
ローテーションに起因する重ね合わせのずれの有無の測定は、例えば、図6および図7の仮想線L−Lに沿って前記と同様にスキャニングを行い、L1 、L2 、L3 を検出・記録することにより行う。
【0037】
【発明の効果】
本発明は、重ね合わせ精度測定用マークとして複数の櫛形の歯から構成されるパターンを用いるようにしたため、僅かな重ね合わせのずれも正確に、高精度に検知することが可能となり、半導体装置の製造工程において極めて重要な因子となっている、リソグラフィー工程におけるレチクル上の転写パターンとウエハーの重ね合わせ精度が効率的に、かつ正確に測定可能となった。
【0038】
また、ウエハー上に形成されたICチップ内の重ね合わせ精度測定用マークの膜厚差により、その光干渉による色違いにより個々のマークが識別できるため、重ね合わせの相対的ずれの測定を、特に必要とされる任意の数種類の重ね合わせ精度を1回の測定により行うことができるようになった。
【図面の簡単な説明】
【図1】図1(a) 、(b) は、本発明の重ね合わせ精度測定用マークを示す平面図である。
【図2】ICチップ内への本発明の重ね合わせ精度測定用マークの適用例を示す平面図である。
【図3】本発明の重ね合わせ精度測定用マークの重ね合わせの状態を示す平面図である。
【図4】 (a) は図3のA部の部分拡大図、(b) は図3のB部の部分拡大図、(c) は図3のB部の下層および上層のマークの櫛形先端の直線部分の位置関係を示すグラフである。
【図5】 (a) は図3のA部の部分拡大図、(b) は図3のB部の部分拡大図、(c) は図3のB部の下層および上層のマークの櫛形先端の直線部分の位置関係を示すグラフである。
【図6】 (a) は、図3のA部の部分拡大図、(b) は、(a) の相互に隣接する下層および上層のマークの櫛形部分の相互の間隔を示すグラフである。
【図7】 (a) は、図3のA部の部分拡大図、(b) は、(a) の相互に隣接する下層および上層のマークの櫛形部分の相互の間隔を示すグラフである。
【図8】ミラーを用いた画像処理装置の断面図である。
【図9】従来の重ね合わせ精度測定用マークを示す(a) は平面図、(b) は断面図である。
【図10】従来の重ね合わせ精度測定用マークを示す平面図である。
【符号の説明】
1 本発明の重ね合わせ精度測定用マークの櫛形のパターンの櫛形の歯
2 ICチップ
3 IC回路等のパターン
4 ICチップ内の重ね合わせ精度測定用マーク
6 下層に形成した本発明の重ね合わせ精度測定用マーク
7 上層に新たに形成した本発明の重ね合わせ精度測定用マーク
8、10 下層に形成した本発明の重ね合わせ精度測定用マークの櫛形部分
9、11 上層に形成した本発明の重ね合わせ精度測定用マークの櫛形部分
13 複数枚のミラーからなる回転体
14 光源
15 受光器
16 上層に新たに形成した本発明の重ね合わせ精度測定用マークの櫛形の歯の先端部
17 下層に形成した本発明の重ね合わせ精度測定用マークの櫛形の歯の先端部
18 基板
19 光源からの光の受光器への反射光
21、22 従来の重ね合わせ精度測定用マーク
1 、l2 、l3 、l4 櫛形先端の直線部分
1 、L2 、L3 相互に隣接する下層および上層のマークの櫛形部分の相互の間隔

Claims (5)

  1. 半導体装置の製造工程において、複数回の焼き付け露光により形成されるパターンのうち、必要とされる任意の数種類のパターンの組合せの重ね合わせ精度を測定する方法であって、外周に櫛形の形状を有するマークを、ウエハーのICチップ上の上層と下層に形成し、前記上層と下層に形成されたマークの、櫛形の形状の複数の歯の最先端部の、該最先端部を結ぶ直線に対して垂直な方向の位置関係を調べることによって、重ね合わせ精度を測定することを特徴とする重ね合わせ精度測定方法。
  2. 前記上層と下層に形成されたマークの、上層の櫛形部相互の間隔と下層の櫛形部相互の間隔とが同一であることを特徴とする請求項1に記載の重ね合わせ精度測定方法。
  3. 半導体装置の製造工程において、複数回の焼き付け露光により形成されるパターンのうち、必要とされる任意の数種類のパターンの組合せの重ね合わせ精度を測定する方法であって、ウエハーのICチップ上の上層と下層に、各々外周に複数の歯を有する櫛形であって、上層における櫛形部相互の間隔と、下層における櫛形部相互の間隔とが同一であるマークを形成し、該マークを用いて重ね合わせ精度を測定することを特徴とする重ね合わせ精度測定方法。
  4. 前記上層と下層に形成されたマークの櫛形の複数の歯が重ね合わされた部分に設定した仮想線上における、該複数の歯の相互の間隔を測定することによって重ね合わせ精度を測定することを特徴とする請求項3に記載の重ね合わせ精度測定方法。
  5. 半導体装置の製造工程において使用され、複数回の焼き付け露光により形成されるパターンのうち、必要とされる任意の数種類のパターンの組合せの重ね合わせ精度測定用マークであって、ウエハーのICチップ上の上層と下層に、各々外周に複数の歯を有する櫛形であって、上層における櫛形部相互の間隔と、下層における櫛形部相互の間隔とが同一であることを特徴とする重ね合わせ精度測定用マーク
JP12677695A 1995-05-25 1995-05-25 重ね合わせ精度測定方法およびそれに用いる重ね合わせ精度測定用マーク Expired - Fee Related JP3719737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12677695A JP3719737B2 (ja) 1995-05-25 1995-05-25 重ね合わせ精度測定方法およびそれに用いる重ね合わせ精度測定用マーク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12677695A JP3719737B2 (ja) 1995-05-25 1995-05-25 重ね合わせ精度測定方法およびそれに用いる重ね合わせ精度測定用マーク

Publications (2)

Publication Number Publication Date
JPH08321534A JPH08321534A (ja) 1996-12-03
JP3719737B2 true JP3719737B2 (ja) 2005-11-24

Family

ID=14943656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12677695A Expired - Fee Related JP3719737B2 (ja) 1995-05-25 1995-05-25 重ね合わせ精度測定方法およびそれに用いる重ね合わせ精度測定用マーク

Country Status (1)

Country Link
JP (1) JP3719737B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529099B2 (ja) * 2008-11-07 2010-08-25 ルネサスエレクトロニクス株式会社 レチクル、露光方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JPH08321534A (ja) 1996-12-03

Similar Documents

Publication Publication Date Title
US4423127A (en) Method of manufacturing a semiconductor device
JP3048517B2 (ja) 半導体装置製造用のレチクル
JP2988393B2 (ja) 露光方法
JP2004507901A (ja) 改善された重ね合わせアライメント測定マーク
JP2870461B2 (ja) フォトマスクの目合わせマーク及び半導体装置
KR0168772B1 (ko) 포토마스크 및 그를 이용한 반도체 장치 제조 방법
JPH0321901B2 (ja)
KR0145646B1 (ko) 측정 마크 패턴을 사용하는 반도체 장치의 제조방법
JP3719737B2 (ja) 重ね合わせ精度測定方法およびそれに用いる重ね合わせ精度測定用マーク
US20080153012A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
JPH0616479B2 (ja) 露光装置の位置合せ装置
JPH11132716A (ja) フォトリソグラフィ工程における重ね合わせ精度測定方法、及びフォトリソグラフィ工程における重ね合わせ精度測定マーク
JP2663623B2 (ja) レジストパターンの形成方法
KR0175679B1 (ko) 조도 불균일 검출용 패턴을 갖는 마스크
JP2824318B2 (ja) 重ね合わせ精度及び寸法精度の評価方法
JPH0672766B2 (ja) 位置検出装置
US6579650B2 (en) Method and apparatus for determining photoresist pattern linearity
JP3818599B2 (ja) パターン評価方法及びパターン転写方法
JPH04209518A (ja) 位置ずれ計測方法、及び露光装置の精度確認方法
JPS6232783B2 (ja)
US6762432B2 (en) Electrical field alignment vernier
KR960002287B1 (ko) 정렬/노광장치의 스텝핑 정밀도 측정방법
JPH0547621A (ja) 半導体製造プロセスにおけるマスク合わせ方法
JP2530950Y2 (ja) 基板のアライメントパターン
JP2005195877A (ja) レチクル及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees