JP3717806B2 - 光ディスク装置 - Google Patents
光ディスク装置 Download PDFInfo
- Publication number
- JP3717806B2 JP3717806B2 JP2001194819A JP2001194819A JP3717806B2 JP 3717806 B2 JP3717806 B2 JP 3717806B2 JP 2001194819 A JP2001194819 A JP 2001194819A JP 2001194819 A JP2001194819 A JP 2001194819A JP 3717806 B2 JP3717806 B2 JP 3717806B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- value
- signal
- minimum
- expected value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
- G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【発明の属する技術分野】
この発明は、光ディスクから信号を再生する光ディスク装置に関し、特に、光ディスクから再生した再生信号の振幅が変動しても再生信号のサンプリング値を多値から2値に正確に変換して信号を再生する光ディスク装置に関するものである。
【0002】
【従来の技術】
最近、光磁気ディスク、光ディスク、および相変化ディスク等のデジタルディスクの記録密度の高密度化に伴い、伝送信号を伝送路特性に合わせることによって符号間干渉を利用するPR(Partial Response)符号化方式が広く利用されている。そして、このPR符号化方式の復号方式としてビタビ復号(最尤復号)が良く知られている。
【0003】
従来の光ディスク装置におけるビタビ復号は、光ディスクから再生した再生信号であるRF(Radio Frequency)信号をサンプリングし、そのサンプリングしたデジタルデータと期待値との誤差または2乗誤差(ブランチメトリック)を演算する。そして、2乗誤差からデータ系列毎に累積誤差(パスメトリック)を演算し、この累積誤差の小さいものを取捨選択することで最も確からしいデータ系列を選択することによってデジタルデータに変換されたRF信号を多値から2値に変換するビタビ復号を行なっていた。
【0004】
【発明が解決しようとする課題】
しかし、従来の光ディスク装置においては、ビタビ復号の期待値が一定値に固定された定数である場合、ブランチメトリックまたはパスメトリックは、RF信号の振幅と振幅の期待値との2乗誤差に基づいて演算されるため、デジタルディスクの回転ムラ、偏心、チルト等の影響によるRF信号の振幅変動により必ずしも精度良くビタビ復号を行なうことができないという問題があった。
【0005】
このようなRF信号の振幅が変動しても正確にビタビ復号を行なう方法として特開平9−320206号公報には、光ディスクから再生した再生信号をサンプリングし、そのサンプリングしたサンプリングデータのゼロクロス時点に最も近い位置に存在するゼロクロスサンプル値、およびゼロクロスサンプル値の前後に隣接する値のそれぞれをビタビ復号器における期待値として用いる方法が記載されている。
【0006】
しかし、特開平9−320206号公報に記載された方法では、光ディスクから再生した再生信号の振幅値が最も変動する領域のサンプリング値をビタビ復号器における期待値として用いるため、安定して期待値を設定することができず、その結果、精度良くビタビ復号を行なうことができないという問題がある。
【0007】
そこで、本発明は、かかる問題を解決するためになされたものであり、その目的は、再生信号の振幅値が変動しても精度良くビタビ復号を行なうことができる光ディスク装置を提供することである。
【0008】
【課題を解決するための手段】
この発明によれば、光ディスク装置は、光ディスクにレーザ光を照射し、その反射光を検出する光ピックアップと、光ピックアップにより検出された再生信号を基準クロックに同期してサンプリングし、サンプリング値を出力するサンプリング回路と、サンプリング値を多値から2値に変換するときの期待値を、変動が小さい領域のサンプリング値に基づいて補正する期待値補正回路と、期待値補正回路から入力された補正期待値とサンプリング値との誤差が小さくなるようにサンプリング値を多値から2値に変換するビタビ復号回路とを備える。
【0009】
好ましくは、ビタビ復号回路は、サンプリング値と期待値との誤差を演算して期待値補正回路へ出力し、期待値補正回路は、誤差に基づいて期待値を補正して補正期待値を求め、補正期待値をビタビ復号回路へ出力する。
【0010】
好ましくは、期待値は、再生信号の直流成分よりも大きい第1の期待値と、再生信号の直流成分に対して第1の期待値と対称位置に存在する第2の期待値と、再生信号の直流成分に等しい第3の期待値とから成り、期待値補正回路は、第1および第2の期待値を補正して第1の期待値を補正した第1の補正期待値と第2の期待値を補正した第2の補正期待値とをビタビ復号回路へ出力する。
【0011】
好ましくは、ビタビ復号回路は、第1の期待値とサンプリング値との第1の誤差、第2の期待値とサンプリング値との第2の誤差、および第3の期待値とサンプリング値との第3の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第1の誤差であるとき第1の誤差が最小値を保持する領域に対応したサンプリング値を抽出するための第1の抽出信号を生成し、検出した誤差が第2の誤差であるとき第2の誤差が最小値を保持する領域に対応したサンプリング値を抽出するための第2の抽出信号を生成する信号生成回路と、第1または第2の抽出信号に基づいて、変動が小さい領域のサンプリング値を抽出し、その抽出したサンプリング値の平均値を演算する平均化回路と、平均化回路からの平均値に基づいて第1の補正期待値を決定し、第1の補正期待値と第3の期待値とに基づいて第2の補正期待値を演算する期待値演算回路とを含む。
【0012】
好ましくは、信号生成回路は、第1のタイミングにおける第3の誤差と第1のタイミングよりも1クロック分だけ進んだ第2のタイミングにおける第3の誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、第1、第2、および第3の誤差の絶対値を演算する絶対値演算回路と、絶対値演算回路により演算された3つの絶対値から最小値を検出し、その検出した最小値が第1の誤差の絶対値であるとき、第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、検出した最小値が第2の誤差の絶対値であるとき、第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成する最小誤差判定回路と、第1の誤差最小信号または第2の誤差最小信号と誤差選択信号との論理積を演算して第1または第2の抽出信号を生成するANDゲートとから成り、平均化回路は、第1または第2の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算する。
【0013】
好ましくは、ビタビ復号回路は、第1の期待値とサンプリング値との第1の誤差、第2の期待値とサンプリング値との第2の誤差、および第3の期待値とサンプリング値との第3の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第1の誤差であるとき第1の誤差が最小値を保持する領域の中央部に対応したサンプリング値を抽出するための第1の抽出信号を生成し、検出した誤差が第2の誤差が最小値を保持する領域の中央部に対応したサンプリング値を抽出するための第2の抽出信号を生成する信号生成回路と、第1または第2の抽出信号に基づいて、サンプリング値を抽出し、その抽出したサンプリング値の平均値を演算する平均化回路と、平均化回路からの平均値に基づいて第1の補正期待値を決定、第1の補正期待値と第3の期待値とに基づいて第2の補正期待値を演算する期待値演算回路とを含む。
【0014】
好ましくは、信号生成回路は、第1、第2、および第3の誤差の絶対値を演算する絶対値演算回路と、絶対値演算回路により演算された3つの絶対値から最小値を検出し、その検出した最小値が第1の誤差の絶対値であるとき、第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、検出した最小値が第2の誤差の絶対値であるとき、第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成する最小誤差判定回路と、第1の誤差最小信号と、第1の誤差最小信号を基準クロックの所定量だけ遅延させた第1の遅延誤差最小信号と、第1の遅延誤差最小信号を所定量だけ遅延させた第2の遅延誤差最小信号との論理積を演算した第1の抽出信号を生成し、第2の誤差最小信号と、第2の誤差最小信号を基準クロックの所定量だけ遅延させた第3の遅延誤差最小信号と、第3の遅延誤差最小信号を所定量だけ遅延させた第4の遅延誤差最小信号との論理積を演算した第2の抽出信号を生成するANDゲートとから成り、平均化回路は、第1または第2の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算する。
【0015】
好ましくは、ビタビ復号回路は、第1の期待値とサンプリング値との第1の誤差、第2の期待値とサンプリング値との第2の誤差、および第3の期待値とサンプリング値との第3の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第1、第2および第3の誤差から最小の誤差を検出し、その検出した誤差が第1の誤差であるとき第1の誤差を抽出するための第1の抽出信号を生成し、検出した誤差が第2の誤差であるとき第2の誤差を抽出するための第2の抽出信号を生成する信号生成回路と、第1または第2の抽出信号に基づいて、第1または第2の誤差を抽出し、その抽出した誤差の平均値を演算する平均化回路と、誤差の平均値を基準期待値に加えた値に基づいて第1または第2の補正期待値を決定する期待値演算回路とを含む。
【0016】
好ましくは、信号生成回路は、第1、第2、および第3の誤差から最小値を検出し、その検出した最小値が第1の誤差であるとき、第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号と第1の誤差を選択するための第1の選択信号とを生成し、検出した最小値が第2の誤差であるとき、第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号と第2の誤差を選択するための第2の選択信号とを生成する最小誤差判定回路と、第1および第2の選択信号に基づいて第1または第2の誤差を選択する選択回路と、選択回路により選択された誤差を受け、第1のタイミングにおける誤差と第2のタイミングにおける誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、第1の誤差最小信号または第2の誤差最小信号と誤差選択信号との論理積を演算して第1または第2の抽出信号を生成するANDゲートとから成り、平均化回路は、第1または第2の抽出信号が活性化レベルである期間、選択回路により選択された誤差をラッチし、誤差の第1のタイミングにおける平均値と第2のタイミングにおける誤差との平均を演算する。
【0017】
好ましくは、ビタビ復号回路は、第1の期待値とサンプリング値との第1の誤差、第2の期待値とサンプリング値との第2の誤差、および第3の期待値とサンプリング値との第3の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第1、第2および第3の誤差から最小の誤差を検出し、その検出した誤差が第1の誤差であるとき第1の誤差が最小値を保持する領域の中央部を抽出するための第1の抽出信号を生成し、検出した誤差が第2の誤差であるとき第2の誤差が最小値を保持する領域の中央部を抽出するための第2の抽出信号を生成する信号生成回路と、第1または第2の抽出信号に基づいて、中央部に対応した第1または第2の誤差を抽出し、その抽出した誤差の平均値を演算する平均化回路と、誤差の平均値を基準期待値に加えた値に基づいて第1または第2の補正期待値を決定する期待値演算回路とを含む。
【0018】
好ましくは、信号生成回路は、第1、第2、および第3の誤差から最小値を検出し、その検出した最小値が第1の誤差であるとき、第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、検出した最小値が第2の誤差であるとき、第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成する最小誤差判定回路と、第1の誤差最小信号と、第1の誤差最小信号を基準クロックの所定量だけ遅延させた第1の遅延誤差最小信号と、第1の遅延誤差最小信号を所定量だけ遅延させた第2の遅延誤差最小信号との論理積を演算した第1の抽出信号を生成し、第2の誤差最小信号と、第2の誤差最小信号を基準クロックの所定量だけ遅延させた第3の遅延誤差最小信号と、第3の遅延誤差最小信号を所定量だけ遅延させた第4の遅延誤差最小信号との論理積を演算した第2の抽出信号を生成するANDゲートとから成り、平均化回路は、第1または第2の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算する。
【0019】
好ましくは、期待値は、再生信号の直流成分よりも大きい第1の期待値と、再生信号の直流成分に対して第1の期待値と対称位置に存在する第2の期待値と、再生信号の直流成分に等しい第3の期待値とから成り、期待値補正回路は、第1の期待値、第2の期待値および第3の期待値を補正し、第1の期待値を補正した第1の補正期待値、第2の期待値を補正した第2の補正期待値、および第3の期待値を補正した第3の補正期待値をビタビ復号回路へ出力する。
【0020】
好ましくは、ビタビ復号回路は、第1の期待値とサンプリング値との第1の誤差、第2の期待値とサンプリング値との第2の誤差、および第3の期待値とサンプリング値との第3の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第1の誤差であるとき第1の誤差が最小である領域における第3の誤差を抽出するための第1の抽出信号を生成し、検出した誤差が第2の誤差であるとき第2の誤差が最小である領域における第3の誤差を抽出するための第2の抽出信号を生成し、検出した誤差が第3の誤差であるときその最小の第3の誤差を抽出するための第3の抽出信号を生成する信号生成回路と、第1の抽出信号に基づいて、第3の誤差を抽出し、その抽出した誤差の平均値を演算する第1の平均化回路と、第2の抽出信号に基づいて、第3の誤差を抽出し、その抽出した誤差の平均値を演算する第2の平均化回路と、第3の抽出信号に基づいて、第3の誤差を抽出し、その抽出した誤差の平均値を演算する第3の平均化回路と、第1の平均化回路から出力された第1の誤差平均値に基づいて第1の補正期待値を決定し、第2の平均化回路から出力された第2の誤差平均値に基づいて第2の補正期待値を決定し、第3の平均化回路から出力された第3の誤差平均値に基づいて第3の補正期待値を決定する期待値演算回路とを含む。
【0021】
好ましくは、信号生成回路は、第1のタイミングにおける第3の誤差と第2のタイミングにおける第3の誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、第1、第2、および第3の誤差の絶対値を演算する絶対値演算回路と、絶対値演算回路により演算された3つの絶対値から最小値を検出し、その検出した最小値が第1の誤差の絶対値であるとき、第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、検出した最小値が第2の誤差の絶対値であるとき、第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成し、検出した最小値が第3の誤差の絶対値であるとき、第3の誤差が最小値を保持する期間に対応して活性化レベルから成る第3の誤差最小信号を生成する最小誤差判定回路と、第1の誤差最小信号と誤差選択信号との論理積を演算して第1の抽出信号を生成する第1のANDゲートと、第2の誤差最小信号と誤差選択信号との論理積を演算して第2の抽出信号を生成する第2のANDゲートと、第3の誤差最小信号と誤差選択信号との論理積を演算して第3の抽出信号を生成する第3のANDゲートとから成り、第1の平均化回路は、第1の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算し、第2の平均化回路は、第2の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算し、第3の平均化回路は、第3の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算する。
【0022】
好ましくは、ビタビ復号回路は、第1の期待値とサンプリング値との第1の誤差、第2の期待値とサンプリング値との第2の誤差、および第3の期待値とサンプリング値との第3の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第1の誤差であるとき第1の誤差が最小値を保持する領域の中央部を抽出するための第1の抽出信号を生成し、検出した誤差が第2の誤差であるとき第2の誤差が最小値を保持する領域の中央部を抽出するための第2の抽出信号を生成し、検出した誤差が第3の誤差であるとき第3の誤差が最小値を保持する領域の中央部を抽出するための第3の抽出信号を生成する信号生成回路と、第1の抽出信号に基づいて、中央部に対応した第3の誤差を抽出し、その抽出した誤差の平均値を演算する第1の平均化回路と、第2の抽出信号に基づいて、中央部に対応した第3の誤差を抽出し、その抽出した誤差の平均値を演算する第2の平均化回路と、第3の抽出信号に基づいて、中央部に対応した第3の誤差を抽出し、その抽出した誤差の平均値を演算する第3の平均化回路と、第1の平均化回路から出力された第1の誤差平均値に基づいて第1の補正期待値を決定し、第2の平均化回路から出力された第2の誤差平均値に基づいて第2の補正期待値を決定し、第3の平均化回路から出力された第3の誤差平均値に基づいて第3の補正期待値を決定する期待値演算回路とを含む。
【0023】
好ましくは、信号生成回路は、第1、第2、および第3の誤差の絶対値を演算する絶対値演算回路と、絶対値演算回路により演算された3つの絶対値から最小値を検出し、その検出した最小値が第1の誤差の絶対値であるとき、第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、検出した最小値が第2の誤差の絶対値であるとき、第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成し、検出した最小値が第3の誤差の絶対値であるとき、第3の誤差が最小値を保持する期間に対応して活性化レベルから成る第3の誤差最小信号を生成する最小誤差判定回路と、第1の誤差最小信号と、第1の誤差最小信号を基準クロックの所定量だけ遅延させた第1の遅延誤差最小信号と、第1の遅延誤差最小信号を所定量だけ遅延させた第2の遅延誤差最小信号との論理積を演算して第1の抽出信号を生成する第1のANDゲートと、第2の誤差最小信号と、第2の誤差最小信号を基準クロックの所定量だけ遅延させた第3の遅延誤差最小信号と、第3の遅延誤差最小信号を所定量だけ遅延させた第4の遅延誤差最小信号との論理積を演算して第2の抽出信号を生成する第2のANDゲートと、第3の誤差最小信号と、第3の誤差最小信号を基準クロックの所定量だけ遅延させた第5の遅延誤差最小信号と、第5の遅延誤差最小信号を所定量だけ遅延させた第6の遅延誤差最小信号との論理積を演算して第3の抽出信号を生成する第3のANDゲートとから成り、第1の平均化回路は、第1の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算し、第2の平均化回路は、第2の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算し、第3の平均化回路は、第3の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算する。
【0024】
好ましくは、ビタビ復号回路は、第1の期待値とサンプリング値との第1の誤差、第2の期待値とサンプリング値との第2の誤差、および第3の期待値とサンプリング値との第3の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第1の誤差であるとき第1の誤差を抽出するための第1の抽出信号を生成し、検出した誤差が第2の誤差であるとき第2の誤差を抽出するための第2の抽出信号を生成し、検出した誤差が第3の誤差であるとき第3の誤差を抽出するための第3の抽出信号を生成する信号生成回路と、第1の抽出信号に基づいて、第1の誤差を抽出し、その抽出した誤差の平均値を演算する第1の平均化回路と、第2の抽出信号に基づいて、第2の誤差を抽出し、その抽出した誤差の平均値を演算する第2の平均化回路と、第3の抽出信号に基づいて、第3の誤差を抽出し、その抽出した誤差の平均値を演算する第3の平均化回路と、第1の平均化回路から出力された第1の誤差平均値を第1の基準期待値に加えた値に基づいて第1の補正期待値を決定し、第2の平均化回路から出力された第2の誤差平均値を第2の基準期待値に加えた値に基づいて第2の補正期待値を決定し、第3の平均化回路から出力された第3の誤差平均値を第3の基準期待値に加えた値に基づいて第3の補正期待値を決定する期待値演算回路とを含む。
【0025】
好ましくは、信号生成回路は、第1、第2、および第3の誤差から最小値を検出し、その検出した最小値が第1の誤差であるとき、第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号と第1の誤差を選択するための第1の選択信号とを生成し、検出した最小値が第2の誤差であるとき、第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号と第2の誤差を選択するための第2の選択信号とを生成し、検出した最小値が第3の誤差であるとき、第3の誤差が最小値を保持する期間に対応して活性化レベルから成る第3の誤差最小信号と第3の誤差を選択するための第3の選択信号とを生成する最小誤差判定回路と、第1、第2、および第3の選択信号に基づいてそれぞれ第1、第2、および第3の誤差を選択する選択回路と、選択回路により選択された誤差を受け、第1のタイミングにおける誤差と第2のタイミングにおける誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、第1の誤差最小信号と誤差選択信号との論理積を演算して第1の抽出信号を生成する第1のANDゲートと、第2の誤差最小信号と誤差選択信号との論理積を演算して第2の抽出信号を生成する第2のANDゲートと、第3の誤差最小信号と誤差選択信号との論理積を演算して第3の抽出信号を生成する第3のANDゲートとから成り、第1の平均化回路は、第1の抽出信号の活性化レベルに同期して第1の誤差をラッチし、第1の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第1の誤差との平均を演算して第1の誤差平均値を出力し、第2の平均化回路は、第2の抽出信号の活性化レベルに同期して第2の誤差をラッチし、第2の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第2の誤差との平均を演算して第2の誤差平均値を出力し、第3の平均化回路は、第3の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算して第3の誤差平均値を出力する。
【0026】
好ましくは、ビタビ復号回路は、第1の期待値とサンプリング値との第1の誤差、第2の期待値とサンプリング値との第2の誤差、および第3の期待値とサンプリング値との第3の誤差を演算して期待値補正回路へ出力し、期待値補正回路は、第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が第1の誤差であるとき第1の誤差が最小値を保持する領域の中央部を抽出するための第1の抽出信号を生成し、検出した誤差が第2の誤差であるとき第2の誤差が最小値を保持する領域の中央部を抽出するための第2の抽出信号を生成し、検出した誤差が第3の誤差であるとき第3の誤差が最小値を保持する領域の中央部を抽出するための第3の抽出信号を生成する信号生成回路と、第1の抽出信号に基づいて、中央部に対応した第1の誤差を抽出し、その抽出した誤差の平均値を演算する第1の平均化回路と、第2の抽出信号に基づいて、中央部に対応した第2の誤差を抽出し、その抽出した誤差の平均値を演算する第2の平均化回路と、第3の抽出信号に基づいて、中央部に対応した第3の誤差を抽出し、その抽出した誤差の平均値を演算する第3の平均化回路と、第1の平均化回路から出力された第1の誤差平均値を第1の基準期待値に加えた値に基づいて第1の補正期待値を決定し、第2の平均化回路から出力された第2の誤差平均値を第2の基準期待値に加えた値に基づいて第2の補正期待値を決定し、第3の平均化回路から出力された第3の誤差平均値を第3の基準期待値に加えた値に基づいて第3の補正期待値を決定する期待値演算回路とを含む。
【0027】
好ましくは、信号生成回路は、第1、第2、および第3の誤差から最小値を検出し、その検出した最小値が第1の誤差であるとき、第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、検出した最小値が第2の誤差であるとき、第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成し、検出した最小値が第3の誤差であるとき、第3の誤差が最小値を保持する期間に対応して活性化レベルから成る第3の誤差最小信号を生成する最小誤差判定回路と、第1の誤差最小信号と、第1の誤差最小信号を基準クロックの所定量だけ遅延させた第1の遅延誤差最小信号と、第1の遅延誤差最小信号を所定量だけ遅延させた第2の遅延誤差最小信号との論理積を演算して第1の抽出信号を生成する第1のANDゲートと、第2の誤差最小信号と、第2の誤差最小信号を基準クロックの所定量だけ遅延させた第3の遅延誤差最小信号と、第3の遅延誤差最小信号を所定量だけ遅延させた第4の遅延誤差最小信号との論理積を演算して第2の抽出信号を生成する第2のANDゲートと、第3の誤差最小信号と、第3の誤差最小信号を基準クロックの所定量だけ遅延させた第5の遅延誤差最小信号と、第5の遅延誤差最小信号を所定量だけ遅延させた第6の遅延誤差最小信号との論理積を演算して第3の抽出信号を生成する第3のANDゲートとから成り、第1の平均化回路は、第1の抽出信号の活性化レベルに同期して第1の誤差をラッチし、第1の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第1の誤差との平均を演算して第1の誤差平均値を出力し、第2の平均化回路は、第2の抽出信号の活性化レベルに同期して第2の誤差をラッチし、第2の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第2の誤差との平均を演算して第2の誤差平均値を出力し、第3の平均化回路は、第3の抽出信号の活性化レベルに同期して第3の誤差をラッチし、第3の誤差の第1のタイミングにおける平均値と第2のタイミングにおける第3の誤差との平均を演算して第3の誤差平均値を出力する。
【0028】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【0029】
[実施の形態1]
図1を参照して、本発明による光ディスク装置が信号再生の対象とする光磁気ディスクについて説明する。光磁気ディスク101は、径方向に同心円状に配置された複数のバンドB0〜B13を含む。
【0030】
グルーブ1およびランド2は、光磁気ディスク101のラジアル方向DR1に交互に配置される。また、グルーブ1は、光磁気ディスク101のタンジェンシャル方向DR2に4μm程度のランド3Aを含み、ランド2は、タンジェンシャル方向DR2に4μm程度のグルーブ3Bを含む。ランド3Aおよびグルーブ3Bは、光磁気ディスク101のラジアル方向DR1に隣接して形成され、タンジェンシャル方向DR2に一定周期で形成される。
【0031】
なお、ランド3Aおよびグルーブ3Bを「ファインクロックマーク」と言い、光磁気ディスク101に信号を記録および/または再生するときの基準クロックCLKを生成する元になるものである。また、グルーブ1およびランド2はスパイラル状もしくは同心円状に配されている。
【0032】
各バンドB0〜B13には、フレーム単位で信号が記録および/または再生されるため、各バンドB0〜B13は複数のフレームを含む。すなわち、光磁気ディスク101には、記録単位であるフレームが等間隔で配置されており、各フレームは39個のセグメントS0,S1,S2,…,S38によって構成されている。
【0033】
そして、各セグメントの長さは、532DCB(Data Channel Bit)であり、各セグメントの先頭には、データの記録および再生を行なうクロックの位相情報を示すファインクロックマーク(FCM:Fine Clock Mark)3A,3Bが形成されている。フレームの先頭であるセグメントS0には、ファインクロックマーク3A,3Bに続いて、光磁気ディスク101上のアドレスを示すアドレス情報がウォブル4〜9により光磁気ディスク101の製造時にプリフォーマットされている。
【0034】
ウォブル4とウォブル5、ウォブル6とウォブル7、およびウォブル8とウォブル9とは、グルーブ1の互いの反対側の壁に形成されており、同じアドレス情報が記録されている。かかるアドレス情報の記録方式を片側スタガ方式と言い、片側スタガ方式を採用することにより光磁気ディスク101にチルト等が発生し、レーザ光がグルーブ1もしくはランド2の中心からずれた場合にも正確にアドレス情報を検出することができる。
【0035】
アドレス情報が記録された領域とファインクロックマーク3A,3Bが形成された領域はユーザデータを記録する領域としては利用されない。また、セグメントSnは、ファインクロックマーク3A,3Bとユーザデータn−1とにより構成される。
【0036】
図2を参照して、バンドB0〜B13の各々は、m個のフレームF0〜Fm−1から成る。フレームの個数は各バンドB0〜B13によって異なる。また、1つのフレームは、上述したように39個のセグメントS0〜S38から成る。図2に示すようなデータフォーマットに従って光磁気ディスク101に信号が記録および/または再生される。
【0037】
図3を参照して、セグメントの詳細な構成について説明する。フレームを構成する各セグメントS0,S1,S2,…,S38のうち、セグメントS0は光磁気ディスク101上にプリフォーマットされたアドレスセグメントであり、セグメントS1からセグメントS38は、ユーザデータの記録領域として確保されたデータセグメントである。セグメントS0は、12DCBのファインクロックマーク領域FCMと520DCBのアドレスとから構成され、セグメントS1は、12DCBのファインクロックマーク領域FCMと、4DCBのプリライトと、512DCBのデータと、4DCBのポストライトとから構成される。
【0038】
プリライトは、データの書出しを示すものであり、たとえば、所定のパターン「0011」から構成され、ポストライトはデータの終わりを示すものであり、たとえば、所定のパターン「1100」から構成される。
【0039】
また、セグメントS1のユーザデータ領域には、再生時のデータの位置確認、再生クロックの位置補償等を行なうための固定パターンであるヘッダが設けられている。ヘッダに記録する固定パターンは直流成分を抑えたパターンであり、たとえば、2Tのドメインを2Tの間隔で所定個数形成したものと、8Tのドメインを8Tの間隔で所定個数形成したものとが記録される。
【0040】
そして、2Tのドメインを再生して得られるアナログ信号のサンプリングのタイミングが、信号の記録に用いる基準クロックの位相を遅延させた再生クロックの位相に一致するように調整することによって位相補償を行なう。また、8Tのドメインを再生し、再生信号を2値化したデジタル信号の位置が予め予想された8Tのドメインのデジタル信号の位置と一致するかを確認することによって再生時の信号の位置確認を行なう。さらに、プリライト、ポストライト、およびヘッダの各パターンは、ユーザデータの記録時にユーザデータと連続して記録される。
【0041】
セグメントS2〜S38は、12DCBのファインクロックマーク領域FCMと、4DCBのプリライトと、512DCBのデータと、4DCBのポストライトとから構成される。
【0042】
図4を参照して、光磁気ディスク101からのアドレス信号RPP、ファインクロックマーク信号TPP、および光磁気信号RFの検出について説明する。領域10および領域30は、光磁気ディスク101の製造時にプリフォーマットされるプリフォーマット領域を構成する。領域10は、ウォブル4〜7が形成される。また、領域30は、ファインクロックマーク3A,3Bが形成される。領域20は、ユーザデータ領域を構成し、ユーザデータが記録される。
【0043】
光磁気ディスク101にレーザ光を照射し、その反射光を検出する光ピックアップ102中の光検出器1020は、6つの検出領域1020A,1020B,1020C,1020D,1020E,1020Fを有する。領域A1020Aと領域B1020B、領域C1020Cと領域D1020Dおよび領域E1020Eと領域F1020Fは光磁気ディスク101のタンジェンシャル方向DR2に配置され、領域A1020Aと領域D1020D、および領域B1020Bと領域C1020Cは光磁気ディスク101のラジアル方向DR1に配置される。
【0044】
領域A1020A、領域B1020B、領域C1020C、および領域D1020Dは、それぞれ、光磁気ディスク101に照射されたレーザ光LBのA領域、B領域、C領域、およびD領域での反射光を検出する。また、領域E1020E、および領域F1020Fは、レーザ光LBのA領域、B領域、C領域、およびD領域の全体で反射されたレーザ光を、光ピックアップ102のウォラストンプリズム(図示せず)によって偏光面の異なる2つの方向に回折されたレーザ光を検出する。
【0045】
ユーザデータ領域である領域20に記録された光磁気信号の再生信号RFは、光検出器1020の領域E1020Eで検出されたレーザ光強度[E]と領域F1020Fで検出されたレーザ光強度[F]との差を演算することによって検出される。すなわち、回路40の減算器400は、領域E1020Eで検出されたレーザ光強度[E]と領域F1020Fで検出されたレーザ光強度[F]との差分を演算し、再生信号RF=[E]−[F]を出力する。
【0046】
プリフォーマット領域を構成する領域10のウォブル4〜7によって記録されたアドレス情報の再生信号は、ラジアルプッシュプル法によって検出され、領域A1020Aで検出されたレーザ光強度[A]と領域B1020Bで検出されたレーザ光強度[B]との和から領域C1020Cで検出されたレーザ光強度[C]と領域D1020Dで検出されたレーザ光強度[D]との和を減じたものとして検出される。すなわち、アドレス信号RPPは、回路50を構成する加算器500,501と減算器502とによって検出される。加算器500は、領域A1020Aで検出されたレーザ光強度[A]と領域B1020Bで検出されたレーザ光強度[B]とを加算した[A+B]を出力する。加算器501は、領域C1020Cで検出されたレーザ光強度[C]と領域D1020Dで検出されたレーザ光強度[D]とを加算した[C+D]を出力する。そして、減算器502は、加算器500の出力[A+B]から加算器501の出力[C+D]を減算してアドレス信号RPP=[A+B]−[C+D]を出力する。
【0047】
また、プリフォーマット領域を構成する領域30のファインクロックマーク3A,3Bは、タンジェンシャルプッシュプル法により検出され、領域A1020Aで検出されたレーザ光強度[A]と領域D1020Dで検出されたレーザ光強度[D]との和から領域B1020Bで検出されたレーザ光強度[B]と領域C1020Cで検出されたレーザ光強度[C]との和を減じたものとして検出される。すなわち、ファインクロックマーク3A,3Bは、回路50を構成する加算器503,504と減算器505とによって検出される。加算器503は、領域A1020Aで検出されたレーザ光強度[A]と領域D1020Dで検出されたレーザ光強度[D]とを加算した[A+D]を出力する。加算器504は、領域B1020Bで検出されたレーザ光強度[B]と領域C1020Cで検出されたレーザ光強度[C]とを加算した[B+C]を出力する。そして、減算器505は、加算器503の出力[A+D]から加算器504の出力[B+C]を減算してファインクロックマーク信号TPP=[A+D]−[B+C]を出力する。
【0048】
図5を参照して、実施の形態1による光ディスク装置100は、光ピックアップ102と、PLL回路103と、BPF104と、AD変換器105と、イコライザ106と、ビタビ復号器107と、期待値補正回路108とを備える。
【0049】
光ピックアップ102は、光磁気ディスク101にレーザ光を照射し、その反射光を検出する。PLL回路103は、光ピックアップ102が検出したファインクロックマーク信号TPPに基づいて、ファインクロックマーク信号TPPの成分間に一定個数の周期信号、たとえば、532個の周期信号が存在するように基準クロックCLKを生成する。そして、PLL回路103は、生成した基準クロックCLKをAD変換器105、イコライザ106、ビタビ復号器107、および期待値補正回路108へ出力する。
【0050】
BPF104は、光ピックアップ102が再生した再生信号RFの高域または低域をカットする。AD変換器105は、基準クロックCLKに同期して再生信号RFをサンプリングし、再生信号RFをアナログ信号からデジタル信号に変換する。イコライザ106は、基準クロックCLKに同期してデジタル信号に変換された再生信号RFにPR(1,1)波形等化を行なう。つまり、イコライザ106は、再生信号RFの前後のデータが1対1に波形干渉するように等化する。ビタビ復号器107は、期待値補正回路108からの期待値を用いて、基準クロックCLKに同期して再生信号RFを多値から2値に変換し、その変換した再生信号DATを出力する。期待値補正回路108は、後述する方法によってビタビ復号器107における期待値を補正し、その補正した期待値をビタビ復号器107へ出力する。
【0051】
なお、ビタビ復号器107から出力された再生信号DATは、記録時に施された変調を復調する処理が施されて再生データとして出力される。また、図5においては、光磁気ディスク101を所定の回転数で回転するスピンドルモータ、および光ピックアップ102に含まれる対物レンズのフォーカスサーボおよびトラッキングサーボを行なうサーボ系等は省略されている。
【0052】
図6を参照して、ビタビ復号器107は、ブランチメトリック演算部110と、パスメトリック演算部111と、パスメモリ112とを含む。ブランチメトリック演算部110は、再生信号のサンプリングデータと期待値との誤差D+,D0,D−を演算し、その演算した誤差D+,D0,D−を期待値補正回路108へ出力する。また、ブランチメトリック演算部110は、期待値補正回路108において補正された期待値E+,E0,E−を受け、サンプリングデータと期待値E+,E0,E−との2乗誤差BM+,B0,B−を基準クロックCLKに同期して演算し、その演算した2乗誤差BM+,B0,B−をパスメトリック演算部111へ出力する。
【0053】
パスメトリック演算部111は、2乗誤差BM+,BM0,BM−に基づいて、累積誤差を演算し、その演算した累積誤差が小さくなるような選択信号SEL000,SEL011,SEL100,SEL111を生成してパスメモリ112へ出力する。パスメモリ112は、選択信号SEL000,SEL011,SEL100,SEL111に基づいて、最も確からしいデータ列を選択し、2値から成る再生信号DATを出力する。
【0054】
図7を参照して、ブランチメトリック演算部110は、減算器201〜203と、2乗器204〜206と、フリップフロップ207〜209とを含む。減算器201は、サンプリングデータから期待値E+を減算して誤差D+を求め、その求めた誤差D+を期待値補正回路108および2乗器204へ出力する。減算器202は、サンプリングデータから期待値E0を減算して誤差D0を求め、その求めた誤差D0を期待値補正回路108および2乗器205へ出力する。減算器203は、サンプリングデータから期待値E−を減算して誤差D−を求め、その求めた誤差D−を期待値補正回路108および2乗器206へ出力する。
【0055】
2乗器204は、誤差D+の2乗を演算してブランチメトリックBM+をフリップフロップ207へ出力する。2乗器205は、誤差D0の2乗を演算してブランチメトリックBM0をフリップフロップ208へ出力する。2乗器206は、誤差D−の2乗を演算してブランチメトリックBM−をフリップフロップ209へ出力する。フリップフロップ207は、ブランチメトリックBM+を基準クロックCLKの1クロック分だけ遅延させてパスメトリック演算部111へ出力する。フリップフロップ208は、ブランチメトリックBM0を基準クロックCLKの1クロック分だけ遅延させてパスメトリック演算部111へ出力する。フリップフロップ209は、ブランチメトリックBM−を基準クロックCLKの1クロック分だけ遅延させてパスメトリック演算部111へ出力する。
【0056】
このように、ブランチメトリック演算部110は、サンプリングデータと各期待値E+,E0,E−との誤差および2乗誤差を演算し、その演算した誤差を期待値補正回路108へ出力し、2乗誤差をパスメトリック演算部111へ出力する。ここで、期待値がE+,E0,E−の3個であるのは、PR(1,1)符号化方式において、サンプリングデータは理想的には3値となるため、最も確からしい系列を選択するためにはサンプリングデータが該3個の理想値のうちどの理想値に最も近いかを測定する必要があり、その基準値として3個の期待値が必要であるからである。この3個の理想値の最も大きい値を第1の理想値とし、最も小さい値を第2の理想値とし、第1の理想値と第2の理想値との中間値を第3の理想値とする。
【0057】
パスメトリック演算部111は、加算器210〜217と、比較器218〜221と、セレクタ222〜225と、フリップフロップ226〜237とを含む。比較器218は、パスメトリックPM111をパスメトリックPM011と比較し、小さいパスメトリックを選択するための選択信号をセレクタ222およびフリップフロップ226へ出力する。セレクタ222は、比較器218からの選択信号に基づいてパスメトリックPM011,PM111のうち小さい方のパスメトリックを選択し、その選択したパスメトリックをパスメトリックPM11として加算器210,212へ出力する。加算器210は、ブランチメトリック演算部110からのブランチメトリックBM+とセレクタ222からのパスメトリックPM11とを加算し、その加算結果をフリップフロップ227へ出力する。フリップフロップ227は、加算器210からの加算結果を基準クロックCLKの1クロック分だけラッチし、そのラッチした加算結果を新たなパスメトリックPM111として比較器218へ出力する。また、フリップフロップ226は、比較器218からの選択信号を基準クロックCLKの1クロック分だけラッチし、そのラッチした選択信号を選択信号SEL111としてパスメモリ112へ出力する。
【0058】
比較器219は、パスメトリックPM101をパスメトリックPM001と比較し、小さい方のパスメトリックを選択するための選択信号をセレクタ223およびフリップフロップ228へ出力する。セレクタ223は、比較器219からの選択信号に基づいてパスメトリックPM001,PM101のうち小さい方のパスメトリックを選択し、その選択したパスメトリックをパスメトリックPM01として加算器211,213へ出力する。加算器211は、ブランチメトリック演算部110からのブランチメトリックBM+とセレクタ223からのパスメトリックPM01とを加算し、その加算結果をフリップフロップ229へ出力する。フリップフロップ229は、加算器211からの加算結果を基準クロックCLKの1クロック分だけ遅延して新たなパスメトリックPM011として比較器218へ出力する。また、フリップフロップ228は、比較器219からの選択信号を基準クロックCLKの1クロック分だけラッチし、そのラッチした選択信号を選択信号SEL011としてパスメモリ112へ出力する。
【0059】
比較器220は、パスメトリックPM110をパスメトリックPM010と比較し、小さい方のパスメトリックを選択するための選択信号をセレクタ224およびフリップフロップ235へ出力する。セレクタ224は、比較器220からの選択信号に基づいてパスメトリックPM110,PM010のうち小さい方のパスメトリックを選択し、その選択したパスメトリックをパスメトリックPM10として加算器214,216へ出力する。加算器216は、ブランチメトリック演算部110からのブランチメトリックBM−とセレクタ224からのパスメトリックPM10とを加算し、その加算結果をフリップフロップ234へ出力する。フリップフロップ234は、加算器216からの加算結果を基準クロックCLKの1クロック分だけ遅延して新たなパスメトリックPM100として比較器221へ出力する。また、フリップフロップ235は、比較器220からの選択信号を基準クロックCLKの1クロック分だけラッチし、そのラッチした選択信号を選択信号SEL100としてパスメモリ112へ出力する。
【0060】
比較器221は、パスメトリックPM100をパスメトリックPM000と比較し、小さい方のパスメトリックを選択するための選択信号をセレクタ225およびフリップフロップ237へ出力する。セレクタ225は、比較器221からの選択信号に基づいてパスメトリックPM100,PM000のうち小さい方のパスメトリックを選択し、その選択したパスメトリックをパスメトリックPM00として加算器215,217へ出力する。加算器217は、ブランチメトリック演算部110からのブランチメトリックBM−とセレクタ225からのパスメトリックPM00とを加算し、その加算結果をフリップフロップ236へ出力する。フリップフロップ236は、加算器217からの加算結果を基準クロックCLKの1クロック分だけ遅延して新たなパスメトリックPM000として比較器221へ出力する。また、フリップフロップ237は、比較器221からの選択信号を基準クロックCLKの1クロック分だけラッチし、そのラッチした選択信号を選択信号SEL000としてパスメモリ112へ出力する。
【0061】
加算器212は、セレクタ222からのパスメトリックPM11とブランチメトリック演算部110からのブランチメトリックBM0とを加算し、その加算結果をフリップフロップ230へ出力する。フリップフロップ230は、加算器212からの加算結果を基準クロックCLKの1クロック分だけ遅延してパスメトリックPM110として比較器220へ出力する。
【0062】
加算器213は、セレクタ223からのパスメトリックPM01とブランチメトリック演算部110からのブランチメトリックBM0とを加算し、その加算結果をフリップフロップ231へ出力する。フリップフロップ231は、加算器213からの加算結果を基準クロックCLKの1クロック分だけ遅延してパスメトリックPM010として比較器220へ出力する。
【0063】
加算器214は、セレクタ224からのパスメトリックPM10とブランチメトリック演算部110からのブランチメトリックBM0とを加算し、その加算結果をフリップフロップ232へ出力する。フリップフロップ232は、加算器214からの加算結果を基準クロックCLKの1クロック分だけ遅延してパスメトリックPM101として比較器219へ出力する。
【0064】
加算器215は、セレクタ225からのパスメトリックPM00とブランチメトリック演算部110からのブランチメトリックBM0とを加算し、その加算結果をフリップフロップ233へ出力する。フリップフロップ233は、加算器215からの加算結果を基準クロックCLKの1クロック分だけ遅延してパスメトリックPM001として比較器219へ出力する。
【0065】
このように、パスメトリック演算部111は、ブランチメトリック演算部110から受けたブランチメトリックBM+,BM0,BM−に対する累積誤差(パスメトリック)を演算し、小さい累積誤差を選択するための選択信号SEL000,SEL100,SEL011,SEL111をパスメモリ112へ出力する。
【0066】
図8を参照して、パスメモリ112は、フリップフロップ301〜324と、セレクタ325〜340と、最尤データ列決定手段341とを含む。フリップフロップ301,302,304,305は、電源ノード342から供給された電源電圧VCCから成るデジタルデータ「1」を基準クロックCLKの1クロック分だけラッチし、そのラッチしたデジタルデータ「1」を、それぞれ、セレクタ325,326、セレクタ327,328、セレクタ331,332、およびセレクタ325,326へ出力する。また、フリップフロップ303,306,307,308は、接地ノード343から供給された接地電圧GNDから成るデジタルデータ「0」を基準クロックCLKの1クロック分だけラッチし、そのラッチしたデジタルデータ「0」を、それぞれ、セレクタ329,330、セレクタ327,328、セレクタ329,330、およびセレクタ331,332へ出力する。
【0067】
セレクタ325は、選択信号SEL111に基づいて、フリップフロップ301,305から入力された2つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ309へ出力する。セレクタ326は、選択信号SEL011に基づいて、フリップフロップ301,305から入力された2つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ310へ出力する。セレクタ327は、選択信号SEL111に基づいて、フリップフロップ302,306から入力された2つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ311へ出力する。セレクタ328は、選択信号SEL011に基づいて、フリップフロップ302,306から入力された2つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ312へ出力する。
【0068】
セレクタ329は、選択信号SEL100に基づいて、フリップフロップ303,307から入力された2つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ313へ出力する。セレクタ330は、選択信号SEL000に基づいて、フリップフロップ303,307から入力された2つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ314へ出力する。セレクタ331は、選択信号SEL100に基づいて、フリップフロップ304,308から入力された2つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ315へ出力する。セレクタ332は、選択信号SEL000に基づいて、フリップフロップ304,308から入力された2つのデジタルデータのうちのいずれかを選択し、その選択したデジタルデータをフリップフロップ316へ出力する。
【0069】
フリップフロップ309〜316は、それぞれ、セレクタ325〜332から入力されたデジタルデータを基準クロックCLKの1クロック分だけラッチし、そのラッチしたデジタルデータを次段の対応するセレクタへ出力する。
【0070】
セレクタ333,335は、選択信号SEL111に基づいて2つのデジタルデータのいずれかを選択する。セレクタ334,336は、選択信号SEL011に基づいて2つのデジタルデータのいずれかを選択する。セレクタ337,339は、選択信号SEL100に基づいて2つのデジタルデータのいずれかを選択する。セレクタ338,340は、選択信号SEL000に基づいて2つのデジタルデータのいずれかを選択する。
【0071】
フリップフロップ317〜324は、それぞれ、セレクタ333〜340からのデジタルデータを基準クロックCLKの1クロック分だけラッチし、そのラッチしたデジタルデータを最尤データ列決定手段341へ出力する。最尤データ列決定手段341は、多数決法またはパスメトリック最小法等により最も確からしい2値データを選択して出力する。
【0072】
図9を参照して、期待値補正回路108は、コンパレータ603と、しきい値設定部604と、絶対値演算部605と、最小差分判定部606と、ANDゲート607と、フリップフロップ609,615と、期待値演算部614と、平均化回路616と、差分回路617とを含む。
【0073】
絶対値演算部605は、ビタビ復号器107のブランチメトリック演算部110から入力された誤差D+,D0,D−の絶対値|D+|,|D0|,|D−|を演算し、その演算した絶対値|D+|,|D0|,|D−|を最小差分判定部606へ出力し、絶対値|D0|をフリップフロップ609へ出力する。
【0074】
差分回路617は、減算器600と、フリップフロップ601と、絶対値演算部602とを含む。フリップフロップ601は、誤差D0を基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D0を減算器600へ出力する。減算器600は、フリップフロップ601からの誤差と誤差D0との差分Δdを演算し、その演算結果を絶対値演算部602へ出力する。絶対値演算部602は、差分Δdの絶対値|Δd|を演算してコンパレータ603へ出力する。しきい値設定部604は、パーソナルコンピュータ、マイコン、および回路等により設定されたしきい値Dsetを保持し、しきい値Dsetをコンパレータ603へ出力する。つまり、差分回路617は、サンプリングデータと期待値E0との誤差D0の1クロック前からの変化を演算し、その演算結果をコンパレータ603へ出力する。したがって、絶対値|Δd|は、サンプリングデータの1クロック前からの変動を示す。
【0075】
コンパレータ603は、絶対値|Δd|をしきい値Dsetと比較し、|Δd|>DsetのときL(論理ロー)レベルであり、|Δd|<DsetのときH(論理ハイ)レベルである信号DenaをANDゲート607へ出力する。つまり、コンパレータ603は、サンプリングデータの変動が大きい領域ではLレベルであり、サンプリングデータの変動が小さい領域ではHレベルである信号DenaをANDゲート607へ出力する。
【0076】
最小差分判定部606は、入力された絶対値|D+|,|D0|,|D−|のうち、いずれが最小かを判定し、絶対値|D+|が最小のときHレベルの信号minD+を出力し、絶対値|D−|が最小のときHレベルの信号minD−を出力し、絶対値|D0|が最小のときLレベルの信号を出力する。ANDゲート607は、信号minD+またはminD−と信号Denaとの論理積を演算して信号Dena+またはDena−を出力する。フリップフロップ609は、信号Dena+またはDena−がHレベルである期間の絶対値を、絶対値|D0|から抽出し、その抽出した絶対値を平均化回路616へ出力する。フリップフロップ615は、信号Dena+またはDena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+またはDena−を平均化回路616へ出力する。
【0077】
平均化回路616は、乗算器610,612と、加算器613と、フリップフロップ611とから成る。乗算器610は、フリップフロップ609によってラッチされた絶対値|D0|をα(0<α<1)倍して加算器613へ出力する。加算器613は、乗算器610の出力値と乗算器612の出力値とを加算してフリップフロップ611へ出力する。フリップフロップ611は、信号Dena+またはDena−がHレベルである期間の平均値を、加算器613より出力された平均値から抽出し、その抽出した平均値を乗算器612および期待値演算部614へ出力する。乗算器612は、フリップフロップ611からの平均値を1−α倍して加算器613へ出力する。したがって、平均化回路616は、絶対値|D0|をα倍した値と、1クロック前の平均値を1−α倍した値とを加算することにより絶対値|D0|を平均化する。
【0078】
期待値演算部614は、平均化回路616からの出力値に基づいて補正期待値E+を演算し、再生信号のDCレベルまたは期待値E0に対し、演算した補正期待値E+と対称な位置となる補正期待値E−を演算し、補正期待値E+,E−をビタビ復号器107へ出力する。
【0079】
図10を参照して、期待値補正回路108における期待値の補正動作について説明する。光ピックアップ102により光磁気ディスク101から検出された再生信号は、BPF104により高域または低域とがカットされ、AD変換器105により基準クロックCLKに同期してサンプリングされ、イコライザ106によって波形等化されてビタビ復号器107へ入力される。したがって、ビタビ復号器107は、多値から成る再生信号RFを受ける。そして、ビタビ復号器107のブランチメトリック演算部110は、入力された再生信号RFの各サンプリングデータと期待値E+,E0,E−との誤差D+,D0,D−を演算して期待値補正回路108へ出力する。
【0080】
期待値補正回路108においては、絶対値演算部605は、入力された誤差D+,D0,D−の絶対値を演算し、その演算した絶対値|D+|,|D0|,|D−|を最小差分判定部606へ出力するとともに、絶対値|D0|をフリップフロップ609へ出力する。そして、最小差分判定部606は、絶対値|D+|,|D0|,|D−|に基づいて、上述した方法によって信号minD+,またはminD−を生成し、その生成した信号minD+,またはminD−をANDゲート607へ出力する。
【0081】
一方、差分回路617は、誤差D0の1クロック前との差分を演算し、その演算した差分の絶対値|Δd|をコンパレータ603へ出力する。コンパレータ603は、絶対値|Δd|をしきい値Dsetと比較して信号DenaをANDゲート607へ出力する。ANDゲート607は、信号minD+,またはminD−と信号Denaとの論理積を演算して信号Dena+,またはDena−をフリップフロップ615へ出力する。フリップフロップ615は、信号Dena+,またはDena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+,またはDena−を平均化回路616へ出力する。
【0082】
フリップフロップ609は、信号Dena+,またはDena−がHレベルの期間の絶対値を、絶対値演算部605より出力された絶対値|D0|から抽出し、その抽出した絶対値を平均化回路616へ出力する。
【0083】
平均化回路616は、上述した方法によって絶対値|D0|を平均化し、その平均化した絶対値を期待値演算部614へ出力する。この場合、平均化回路616へ入力される絶対値|D0|は、サンプリングデータと期待値E0との誤差の絶対値であるので、信号Dena+または信号Dena−がHレベルの期間、第1の理想値または第2の理想値の絶対値を有する。つまり、信号Dena+または信号Dena−がHレベル期間、絶対値|D0|をフリップフロップ609によってラッチすることによって、再生信号RFのうち、第1の理想値または第2の理想値の絶対値に近い値が抽出される。
【0084】
そして、期待値演算部614は、平均化回路616から入力された平均値に基づいて、上述した方法によって期待値を補正し、その補正した期待値E+,E−をビタビ復号器107へ出力する。
【0085】
このように、期待値補正回路108は、再生信号RFのうち、振幅がほぼ一定である領域11〜16の振幅値を抽出し、その抽出した振幅値の平均値を求めることによって期待値E+,E−を補正する。ここで、期待値E0を補正しないのは、再生信号RFは、再生信号のDC成分レベルを基準にしてプラス側とマイナス側とで上下対称であることを前提としているからである。
【0086】
再び、図5を参照して、光ディスク装置100における信号の再生動作について説明する。なお、以下の説明においては、スピンドルモータの駆動、光ピックアップ102に含まれる半導体レーザの駆動、および光ピックアップ102に含まれる対物レンズのトラッキングサーボやフォーカスサーボが完了していることを前提として説明する。
【0087】
光ピックアップ102は、レーザ光を光磁気ディスク101に照射し、その反射光を検出することによってファインクロックマーク信号TPPおよび再生信号RFを検出し、その検出した再生信号RFをBPF104へ出力し、ファインクロックマーク信号TPPをPLL回路103へ出力する。
【0088】
PLL回路103は、ファインクロックマーク信号TPPに基づいて基準クロックCLKを生成し、その生成した基準クロックCLKをAD変換器105、イコライザ106、ビタビ復号器107、および期待値補正回路108へ出力する。
【0089】
BPF104は、光ピックアップ102からの再生信号の高域または低域をカットし、AD変換器105は、基準クロックCLKに同期して再生信号をサンプリングする。そして、イコライザ106は、基準クロックCLKに同期してサンプリングデータから成る再生信号の波形等化を行ない、ビタビ復号器107へ再生信号を出力する。
【0090】
そうすると、ビタビ復号器107のブランチメトリック演算部110は、サンプリングデータと期待値E+,E0,E−との誤差D+,D0,D−を演算して期待値補正回路108へ出力する。期待値補正回路108は、上述した方法によって期待値E+,E−を補正し、その補正した期待値E+,E−をビタビ復号器107へ出力する。ビタビ復号器107は、補正された期待値E+,E−と、保持している期待値E0とを用いて再生信号RFを上述した方法によって多値から2値に変換して2値データから成る再生信号DATを出力する。その後、再生信号DATは、復調を施されて再生データとして出力される。これにより、光磁気ディスク101からの再生動作が終了する。
【0091】
実施の形態1によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を補正する期待値補正回路を備えるので、再生信号の振幅が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【0092】
[実施の形態2]
図11を参照して、実施の形態2による光ディスク装置100Aは、光ディスク装置100の期待値補正回路108を期待値補正回路108Aに代えたものであり、その他は、光ディスク装置100と同じである。
【0093】
図12を参照して、期待値補正回路108Aは、セレクタ701と、最小差分判断部702と、差分回路617と、コンパレータ603と、しきい値設定部604と、ANDゲート608と、フリップフロップ609,615と、平均化回路707と、期待値演算部708とを含む。コンパレータ603、しきい値設定部604、フリップフロップ609,615、および差分回路617については、上述したとおりである。
【0094】
最小差分判断部702は、ビタビ復号器107から入力された誤差D+,D0,D−のうち、いずれが最小であるかを判断し、誤差D+が最小であるときHレベルの信号minD+と誤差D+を選択するための選択信号とを生成し、誤差D−が最小であるときHレベルの信号minD−と誤差D−を選択するための選択信号とを生成し、誤差D0が最小であるときHレベルの信号を生成する。そして、最小差分判断部702は、生成した信号minD+,またはminD−をANDゲート608へ出力し、選択信号をセレクタ701へ出力する。
【0095】
セレクタ701は、最小差分判断部702からの選択信号に基づいて、誤差D+,D−のいずれかを選択し、その選択した誤差D+またはD−をフリップフロップ609および差分回路617へ出力する。ANDゲート608は、信号minD+,またはminD−とコンパレータ603からの信号Denaとの論理積を演算する。
【0096】
平均化回路707は、乗算器704と、加算器706と、フリップフロップ703と、リミッタ705とを含む。乗算器704は、フリップフロップ609からの出力値をβ(0<β<1)倍して加算器706へ出力する。加算器706は、乗算器704からの出力値とリミッタ705からの出力値とを加算する。フリップフロップ703は、フリップフロップ615によって基準クロックCLKの1クロック分だけラッチされた信号Dena+,またはDena−がHレベルの期間、加算器706からの出力値をラッチし、そのラッチした出力値をリミッタ705へ出力する。リミッタ705は、予め設定された上限値と下限値とを有し、入力された値が予め設定された下限値から上限値までの範囲外にあるとき、上限値または下限値を出力値として加算器706および期待値演算部708へ出力する。
【0097】
平均化回路707は、入力された誤差D+またはD−を、1クロック前の平均値と加算することにより、誤差D+またはD−の平均値を演算して期待値演算部708へ出力する。平均化回路707においてリミッタ705が設けられているのは、平均化回路707に入力される値は、誤差D+またはD−の絶対値ではないため、平均化の処理過程において平均値が大きくマイナス方向にシフトし、平均化回路707が暴走するのを防止するためである。
【0098】
期待値演算部708は、平均化回路707からの入力に基づいて期待値E+または期待値E−を補正し、その補正した期待値E+または期待値E−をビタビ復号器107へ出力する。
【0099】
期待値補正回路108Aにおける期待値E+,E−の補正動作について説明する。最小差分判断部702は、入力された誤差D+,D0,D−のいずれが最小かを判断し、上述したように信号minD+,minD−および選択信号を生成するとともに、信号minD+,minD−をANDゲート608へ出力し、選択信号をセレクタ701へ出力する。セレクタ701は、最小差分判断部702からの選択信号に基づいて、誤差D+または誤差D−を選択して差分回路617およびフリップフロップ609へ出力する。
【0100】
差分回路617は、入力された誤差D+またはD−の1クロック前との差分を演算し、その演算した差分の絶対値|Δd|をコンパレータ603へ出力する。コンパレータ603は、絶対値|Δd|をしきい値Dsetと比較し、信号DenaをANDゲート608へ出力する。そして、ANDゲート608は、信号minD+,またはminD−と信号Denaとの論理積を演算して信号Dena+またはDena−をフリップフロップ609,615へ出力する。フリップフロップ609は、信号Dena+またはDena−がHレベルである期間の誤差を、セレクタ701により選択された誤差D+またはD−から抽出し、その抽出した誤差を平均化回路707へ出力する。
【0101】
フリップフロップ615は、信号Dena+またはDena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+またはDena−を平均化回路707へ出力する。そうすると、平均化回路707は、上述した方法により、誤差D+またはD−の平均値を演算し、その演算した平均値を期待値演算部708へ出力する。期待値演算部708は、平均化回路707から入力された平均値に基づいて期待値E+,E−を補正し、その補正した期待値E+,E−をビタビ復号器107へ出力する。この場合、期待値演算部708は、期待値E+,E−の基準値を保持しており、この基準値を平均化回路707から入力された平均値によって補正し、その補正した期待値E+,E−をビタビ復号器107へ出力する。より具体的には、期待値演算部708は、基準期待値を保持しており、平均化回路707から入力された平均値を基準期待値に加算することによって期待値E+を補正し、その補正した期待値E+と、再生信号のDC成分または期待値E0に対し、補正した期待値E+と対称な位置となる期待値E−とを出力する。
【0102】
このように、期待値補正回路108Aは、図10に示す再生信号RFのうち領域11〜16のサンプリングデータと期待値との誤差を抽出し、その抽出した誤差の平均値を演算して期待値E+,E−を補正する。
【0103】
その他は、実施の形態1と同じである。
実施の形態2によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を補正する期待値補正回路を備えるので、再生信号の振幅が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【0104】
[実施の形態3]
図13を参照して、実施の形態3による光ディスク装置100Bは、光ディスク装置100の期待値補正回路100を期待値補正回路108Bに代えたものであり、その他は、光ディスク装置100と同じである。
【0105】
図14を参照して、期待値補正回路108Bは、コンパレータ603と、しきい値設定部604と、絶対値演算部605と、最小差分判定部801と、差分回路617と、ANDゲート607A,607B,607Cと、フリップフロップ609A,609B,609C,615A,615B,615Cと、平均化回路616A,616B,616Cと、期待値演算部802とを含む。コンパレータ603、しきい値設定部604、絶対値演算部605、および差分回路617については、上述したとおりである。平均化回路616A,616B,616Cは、図9に示す平均化回路616と同じ回路構成から成る。
【0106】
最小差分判定部801は、絶対値演算部605から入力された絶対値|D+|,|D0|,|D−|のいずれが最小かを判定し、絶対値|D+|が最小であるとき、Hレベルの信号minD+とLレベルの信号minD0,minD−を出力し、絶対値|D0|が最小であるとき、Hレベルの信号minD0とLレベルの信号minD+,minD−を出力し、絶対値|D−|が最小であるとき、Hレベルの信号minD−とLレベルの信号minD+,minD0を出力する。
【0107】
ANDゲート607Aは、信号minD+と信号Denaとの論理積を演算して信号Dena+をフリップフロップ609A,615Aへ出力する。ANDゲート607Bは、信号minD0と信号Denaとの論理積を演算して信号Dena0をフリップフロップ609B,615Bへ出力する。ANDゲート607Cは、信号minD−と信号Denaとの論理積を演算して信号Dena−をフリップフロップ609C,615Cへ出力する。
【0108】
フリップフロップ609Aは、信号Dena+がHレベルである期間の誤差を、誤差D0から抽出し、その抽出した誤差を平均化回路616Aへ出力する。フリップフロップ609Bは、信号Dena0がHレベルである期間の誤差を、誤差D0から抽出し、その抽出した誤差を平均化回路616Bへ出力する。フリップフロップ609Cは、信号Dena−がHレベルである期間の誤差を、誤差D0から抽出し、その抽出した誤差を平均化回路616Cへ出力する。
【0109】
フリップフロップ615Aは、信号Dena+を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+を平均化回路616Aへ出力する。フリップフロップ615Bは、信号Dena0を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena0を平均化回路616Bへ出力する。フリップフロップ615Cは、信号Dena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena−を平均化回路616Cへ出力する。
【0110】
平均化回路616A,616B,616Cは、入力された誤差を上述した方法によって平均化し、その平均化した平均値を期待値演算部802へ出力する。期待値演算部802は、入力された平均値に基づいて期待値E+,E0,E−を補正する。そして、期待値演算部802は、補正した期待値E+,E0,E−をビタビ復号器107へ出力する。
【0111】
図15を参照して、期待値補正回路108Bにおける期待値E+,E0,E−の補正動作について説明する。ビタビ復号器107から誤差D+,D0,D−が入力されると、絶対値演算部605は、誤差D+,D0,D−の絶対値を演算し、絶対値|D+|,|D0|,|D−|を最小差分判定部801へ出力する。最小差分判定部801は、入力された絶対値|D+|,|D0|,|D−|のいずれが最小であるかを判定し、絶対値|D+|が最小であるときHレベルの信号minD+とLレベルの信号minD0,minD−とを生成し、絶対値|D0|が最小であるときHレベルの信号minD0とLレベルの信号minD+,minD−とを生成し、絶対値|D−|が最小であるときHレベルの信号minD−とLレベルの信号minD+,minD0とを生成する。
【0112】
一方、差分回路617は、上述したように、誤差D0の1クロック前の値との差分を演算し、その演算した差分の絶対値|Δd|をコンパレータ603へ出力し、コンパレータ603は、絶対値|Δd|をしきい値Dsetと比較し、上述した方法によって信号Denaを生成する。そして、ANDゲート607Aは、信号minD+と信号Denaとの論理積とを演算して信号Dena+をフリップフロップ609A,615Aへ出力する。また、ANDゲート607Bは、信号minD0と信号Denaとの論理積とを演算して信号Dena0をフリップフロップ609B,615Bへ出力する。さらに、ANDゲート607Cは、信号minD−と信号Denaとの論理積とを演算して信号Dena−をフリップフロップ609C,615Cへ出力する。
【0113】
そうすると、フリップフロップ609Aは、入力された誤差D0および信号Dena+に基づいて、領域11,12,15におけるサンプリングデータと期待値E0との誤差を抽出し、その抽出した誤差を平均化回路616Aへ出力する。また、フリップフロップ609Bは、入力された誤差D0および信号Dena0に基づいて、領域17,18,19におけるサンプリングデータと期待値E0との誤差を抽出し、その抽出した誤差を平均化回路616Bへ出力する。さらに、フリップフロップ609Cは、入力された誤差D0および信号Dena−に基づいて、領域13,14,16におけるサンプリングデータと期待値E0との誤差を抽出し、その抽出した誤差を平均化回路616Cへ出力する。フリップフロップ615A,615B,615Cは、それぞれ、信号Dena+,Dena0,Dena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+,Dena0,Dena−を、それぞれ、平均化回路616A,616B,616Cへ出力する。
【0114】
平均化回路616Aは、領域11,12,15におけるサンプリングデータと期待値E0との誤差の平均値を演算して期待値演算部802へ出力する。また、平均化回路616Bは、領域17,18,19におけるサンプリングデータと期待値E0との誤差の平均値を演算して期待値演算部802へ出力する。さらに、平均化回路616Cは、領域13,14,16におけるサンプリングデータと期待値E0との誤差の平均値を演算して期待値演算部802へ出力する。
【0115】
そうすると、期待値演算部802は、入力された3つの平均値を用いて期待値E+,E0,E−を補正し、その補正した期待値E+,E0,E−をビタビ復号器107へ出力する。
【0116】
このように、期待値補正回路108Bは、サンプリングデータと期待値E0との誤差D0から最小な誤差を抽出し、その抽出した誤差の平均値を用いて期待値E+,E0,E−を補正する。
【0117】
その他は、実施の形態1と同じである。
実施の形態3によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を、再生信号のDC成分レベルにおける期待値も含めて補正する期待値補正回路を備えるので、再生信号のDC成分が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【0118】
[実施の形態4]
図16を参照して実施の形態4による光ディスク装置100Cは、光ディスク装置100の期待値補正回路108を期待値補正回路108Cに代えたものであり、その他は、光ディスク装置100と同じである。
【0119】
図17を参照して、期待値補正回路108Cは、最小差分判断部901と、セレクタ701と、差分回路617と、コンパレータ603と、しきい値設定部604と、ANDゲート607A,607B,607Cと、フリップフロップ609A,609B,609C,615A,615B,615Cと、平均化回路707A,707B,707Cと、期待値演算部902とを含む。
【0120】
コンパレータ603、しきい値設定部604、差分回路617、ANDゲート607A,607B,607Cと、フリップフロップ609A,609B,609C,615A,615B,615C、およびセレクタ701については、上述したとおりである。平均化回路707A,707B,707Cは、図12に示す平均化回路707と同じ回路構成から成る。
【0121】
最小差分判断部901は、ビタビ復号器107から入力された誤差D+,D0,D−のいずれが最小であるかを判定する。そして、最小差分判断部901は、誤差D+が最小であるとき、Hレベルの信号minD+と、誤差D+を選択するための選択信号と、Lレベルの信号minD0,minD−を生成する。また、最小差分判断部901は、誤差D0が最小であるとき、Hレベルの信号minD0と、誤差D0を選択するための選択信号と、Lレベルの信号minD+,minD−を生成する。さらに、最小差分判断部901は、誤差D−が最小であるとき、Hレベルの信号minD−と、誤差D−を選択するための選択信号と、Lレベルの信号minD+,minD0を生成する。
【0122】
期待値演算部902は、期待値E+,E0,E−の各期待値に対する基準期待値を保持しており、入力された平均値に基づいて期待値E+,E0,E−を補正する。そして、期待値演算部902は、補正した期待値E+,E0,E−をビタビ復号器107へ出力する。
【0123】
次に、期待値補正回路108Cにおける期待値E+,E0,E−の補正動作について説明する。ビタビ復号器107から誤差D+,D0,D−が入力されると、最小差分判断部901は、入力された誤差D+,D0,D−のいずれが最小であるかを判断し、誤差D+が最小であるときHレベルの信号minD+とLレベルの信号minD0,minD−と選択信号とを生成し、誤差D0が最小であるときHレベルの信号minD0とLレベルの信号minD+,minD−と選択信号とを生成し、誤差D−が最小であるときHレベルの信号minD−とLレベルの信号minD+,minD0と選択信号とを生成する。
【0124】
そして、セレクタ701は、最小差分判断部901からの選択信号に基づいて、誤差D+,D0,D−のいずれかを選択し、その選択した誤差D+またはD0またはD−をフリップフロップ609A,609B,609Cおよび差分回路617へ出力する。
【0125】
一方、差分回路617は、上述したように、セレクタ701から入力された誤差D+,D0,D−の1クロック前の値との差分を演算し、その演算した差分の絶対値|Δd|をコンパレータ603へ出力し、コンパレータ603は、絶対値|Δd|をしきい値Dsetと比較し、上述した方法によって信号Denaを生成する。そして、ANDゲート607Aは、信号minD+と信号Denaとの論理積とを演算して信号Dena+をフリップフロップ609A,615Aへ出力する。また、ANDゲート607Bは、信号minD0と信号Denaとの論理積とを演算して信号Dena0をフリップフロップ609B,615Bへ出力する。さらに、ANDゲート607Cは、信号minD−と信号Denaとの論理積とを演算して信号Dena−をフリップフロップ609C,615Cへ出力する。
【0126】
そうすると、フリップフロップ609Aは、入力された誤差D+および信号Dena+に基づいて、領域11,12,15におけるサンプリングデータと期待値E+との誤差を抽出し、その抽出した誤差を平均化回路616Aへ出力する。また、フリップフロップ609Bは、入力された誤差D0および信号Dena0に基づいて、領域17,18,19におけるサンプリングデータと期待値E0との誤差を抽出し、その抽出した誤差を平均化回路616Bへ出力する。さらに、フリップフロップ609Cは、入力された誤差D−および信号Dena−に基づいて、領域13,14,16におけるサンプリングデータと期待値E−との誤差を抽出し、その抽出した誤差を平均化回路616Cへ出力する。フリップフロップ615A,615B,615Cは、それぞれ、信号Dena+,Dena0,Dena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+,Dena0,Dena−を、それぞれ、平均化回路616A,616B,616Cへ出力する。
【0127】
平均化回路616Aは、領域11,12,15におけるサンプリングデータと期待値E+との誤差の平均値を演算して期待値演算部902へ出力する。また、平均化回路616Bは、領域17,18,19におけるサンプリングデータと期待値E0との誤差の平均値を演算して期待値演算部902へ出力する。さらに、平均化回路616Cは、領域13,14,16におけるサンプリングデータと期待値E−との誤差の平均値を演算して期待値演算部902へ出力する。
【0128】
そうすると、期待値演算部902は、入力された3つの平均値を用いて期待値E+,E0,E−を補正し、その補正した期待値E+,E0,E−をビタビ復号器107へ出力する。
【0129】
このように、期待値補正回路108Cは、サンプリングデータと期待値E+との誤差D+から最小な誤差を抽出し、その抽出した誤差の平均値を用いて期待値E+を補正し、サンプリングデータと期待値E0との誤差D0から最小な誤差を抽出し、その抽出した誤差の平均値を用いて期待値E0を補正し、サンプリングデータと期待値E−との誤差D−から最小な誤差を抽出し、その抽出した誤差の平均値を用いて期待値E−を補正する。
【0130】
その他は、実施の形態1と同じである。
実施の形態4によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を、ゼロクロス点における期待値も含めて補正する期待値補正回路を備えるので、再生信号のDC成分が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【0131】
[実施の形態5]
図18を参照して、実施の形態5による光ディスク装置100Dは、光ディスク装置100の期待値補正回路108を期待値補正回路108Dに代えたものであり、その他は、光ディスク装置100と同じである。
【0132】
図19を参照して、期待値補正回路108Dは、絶対値演算部605と、最小差分判定部606と、フリップフロップ615,609,1101,1102,1104と、ANDゲート1103と、平均化回路616と、期待値演算部614とを含む。
【0133】
絶対値演算部605、最小差分判定部606と、フリップフロップ609,615、平均化回路616、および期待値演算部614については、上述したとおりである。
【0134】
フリップフロップ1101は、最小差分判定部606から出力された信号minD+またはminD−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD+またはminD−をフリップフロップ1102およびANDゲート1103へ出力する。また、フリップフロップ1102は、フリップフロップ1101によってラッチされた信号minD+またはminD−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD+またはminD−をANDゲート1103へ出力する。
【0135】
ANDゲート1103は、基準クロックCLKの1クロック分づつ位相がシフトした3つの信号minD+またはminD−を受け、その受けた3つの信号minD+またはminD−の論理積を演算して信号Dena+またはDena−を生成する。そして、ANDゲート1103は、生成した信号Dena+またはDena−をフリップフロップ609,615へ出力する。ANDゲート1103が生成する信号Dena+,Dena−は、上述した実施の形態1〜実施の形態4における信号Dena+,Dena−よりもHレベルである期間が短い信号である。フリップフロップ1104は、絶対値演算部605からの絶対値|D0|を基準クロックCLKの1クロック分だけラッチし、そのラッチした絶対値|D0|をフリップフロップ609へ出力する。
【0136】
図20を参照して、期待値補正回路108Dにおける期待値E+,E0,E−の補正動作について説明する。ビタビ復号器107から誤差D+,D0,D−が入力されると、絶対値演算部605は、誤差D+,D0,D−の絶対値を演算し、その演算した絶対値|D+|,|D0|,|D−|を最小差分判定部606へ出力するとともに、絶対値|D0|をフリップフロップ1104へ出力する。フリップフロップ1104は、絶対値|D0|を基準クロックCLKの1クロック分だけラッチし、そのラッチした絶対値|D0|をフリップフロップ609へ出力する。
【0137】
一方、最小差分判定部606は、入力された絶対値|D+|,|D0|,|D−|のいずれが最小かを判定し、絶対値|D+|が最小であるときHレベルの信号minD+とLレベルの信号minD0,minD−とを生成し、絶対値|D0|が最小であるときHレベルの信号minD0とLレベルの信号minD+,minD−とを生成し、絶対値|D−|が最小であるときHレベルの信号minD−とLレベルの信号minD+,minD0とを生成する。そして、最小差分判定部606は、生成した信号minD+,またはminD−をフリップフロップ1101およびANDゲート1103へ出力する。
【0138】
フリップフロップ1101は、信号minD+,またはminD−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD+,またはminD−をフリップフロップ1102へ出力する。フリップフロップ1102は、入力された信号minD+,またはminD−を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチしら信号minD+,またはminD−をANDゲート1103へ出力する。そうすると、ANDゲート1103は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD+,またはminD−の論理積を演算して信号Dena+,Dena−を生成し、その生成した信号Dena+,Dena−をフリップフロップ609,615へ出力する。
【0139】
そうすると、フリップフロップ609は、フリップフロップ1104から入力された絶対値|D0|のうち、信号Dena+またはDena−がHレベルである期間の絶対値を抽出する。すなわち、フリップフロップ609は、領域21〜28の振幅値の絶対値を抽出し、その抽出した絶対値を平均化回路616へ出力する。フリップフロップ615は、信号Dena+またはDena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+またはDena−を平均化回路616へ出力する。平均化回路616は、上述した方法によってフリップフロップ609から入力された絶対値を平均化し、その平均化した絶対値の平均値を期待値演算部614へ出力する。期待値演算部614は、入力された平均値を補正した期待値E+とし、入力された平均値の符号を反転した値を補正した期待値E−として期待値を補正する。そして、期待値演算部614は、補正した期待値E+,E−をビタビ復号器107へ出力する。
【0140】
このように、期待値補正回路108Dは、実施の形態1における期待値補正回路108が期待値の補正に用いる振幅値よりも変動の少ない振幅値を用いて期待値を補正する。
【0141】
なお、実施の形態5においては、基準クロックCLKの1クロックづつ位相をシフトさせた3つの信号minD+,minD0,minD−の論理積を演算したが、1クロックづつ位相をシフトさせた2つ以上の信号minD+またはminD−であればよく、限定されるものではない。
【0142】
その他は、実施の形態1と同じである。
実施の形態5によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を、変動のより少ない領域のサンプリングデータを用いて補正する期待値補正回路を備えるので、より信頼性の高い期待値補正が可能となり、さらに正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【0143】
[実施の形態6]
図21を参照して、実施の形態6による光ディスク装置100Eは、光ディスク装置100Aの期待値補正回路108Aを期待値補正回路108Eに代えたものであり、その他は、光ディスク装置100Aと同じである。
【0144】
図22を参照して、期待値補正回路108Eは、期待値補正回路100Aのコンパレータ603、しきい値設定回路604、および差分回路617を削除し、フリップフロップ1201,1202,1204およびANDゲート1203を追加したものであり、その他は、期待値補正回路108Aと同じである。
【0145】
フリップフロップ1201は、最小差分判断部702から出力された信号minD+,またはminD−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD+,またはminD−をフリップフロップ1202およびANDゲート1203へ出力する。また、フリップフロップ1202は、フリップフロップ1201から出力された信号minD+,またはminD−を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD+,またはminD−をANDゲート1203へ出力する。
【0146】
ANDゲート1203は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD+,またはminD−の論理積を演算して信号Dena+またはDena−を生成し、その生成した信号Dena+またはDena−をフリップフロップ608,615へ出力する。
【0147】
期待値補正回路108Eにおける期待値E+,E−の補正動作について説明する。最小差分判断部702は、入力された誤差D+,D0,D−のいずれが最小かを判断し、上述したように信号minD+,minD−および選択信号を生成するとともに、信号minD+,minD−をフリップフロップ1201およびANDゲート1203へ出力し、選択信号をセレクタ701へ出力する。セレクタ701は、最小差分判断部702からの選択信号に基づいて、誤差D+または誤差D−を選択してフリップフロップ1204へ出力する。
【0148】
フリップフロップ1204は、入力された誤差D+または誤差D−を基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D+またはD−をフリップフロップ609へ出力する。
【0149】
また、フリップフロップ1201は、入力された信号minD+,またはminD−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD+,またはminD−をフリップフロップ1202およびANDゲート1203へ出力する。さらに、フリップフロップ1202は、入力された信号minD+,またはminD−を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD+,またはminD−をANDゲート1203へ出力する。そして、ANDゲート1203は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD+,またはminD−の論理積を演算して信号Dena+またはDena−を生成し、その生成した信号Dena+またはDena−をフリップフロップ609,615へ出力する。
【0150】
そうすると、フリップフロップ609は、信号Dena+またはDena−がHレベルである期間の誤差を、セレクタ701により選択された誤差D+またはD−から抽出し、その抽出した誤差を平均化回路707へ出力する。
【0151】
フリップフロップ615は、信号Dena+またはDena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+またはDena−を平均化回路707へ出力する。そうすると、平均化回路707は、上述した方法により、誤差D+またはD−の平均値を演算し、その演算した平均値を期待値演算部708へ出力する。期待値演算部708は、平均化回路707から入力された平均値に基づいて期待値E+,E−を上述した方法によって補正し、その補正した期待値E+,E−をビタビ復号器107へ出力する。
【0152】
このように、期待値補正回路108Eは、図20に示す再生信号RFのうち領域21〜28のサンプリングデータと期待値との誤差を抽出し、その抽出した誤差の平均値を演算して期待値E+,E−を補正する。領域21〜28は、図10に示す領域11〜16よりも狭く、期待値補正回路108Eは、期待値補正回路108Aに比べ、再生信号のサンプリングデータの変動がより少ない領域のサンプリングデータと期待値E+,E−との誤差を抽出し、その抽出した誤差を用いて期待値E+,E−を補正する。
【0153】
なお、実施の形態6においては、基準クロックCLKの1クロックづつ位相をシフトさせた3つの信号minD+,minD0,minD−の論理積を演算したが、1クロックづつ位相をシフトさせた2つ以上の信号minD+またはminD−であればよく、限定されるものではない。
【0154】
その他は、実施の形態2と同じである。
実施の形態6によれば、光ディスク装置は、再生信号の振幅に応じてビタビ復号における期待値を、変動のより少ない領域のサンプリングデータの誤差を用いて補正する期待値補正回路を備えるので、より信頼性の高い期待値補正が可能となり、さらに正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【0155】
[実施の形態7]
図23を参照して、実施の形態7による光ディスク装置100Fは、光ディスク装置100Bの期待値補正回路108Bを期待値補正回路108Fに代えたものであり、その他は、光ディスク装置100Bと同じである。
【0156】
図24を参照して、期待値補正回路108Fは、期待値補正回路108Bのコンパレータ603、しきい値設定部604、および差分回路617を削除し、フリップフロップ1301,1302,1310,1304,1305,1311,1307,1308,1312およびANDゲート1303,1306,1309を追加したものであり、その他は、期待値補正回路108Bと同じである。
【0157】
フリップフロップ1301は、最小差分判定部801からの信号minD+を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD+をフリップフロップ1302およびANDゲート1303へ出力する。フリップフロップ1302は、フリップフロップ1301からの信号minD+を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD+をANDゲート1303へ出力する。
【0158】
ANDゲート1303は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD+の論理積を演算して信号Dena+を生成し、その生成した信号Dena+をフリップフロップ609A,615Aへ出力する。
【0159】
フリップフロップ1304は、最小差分判定部801からの信号minD0を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD0をフリップフロップ1305およびANDゲート1306へ出力する。フリップフロップ1305は、フリップフロップ1304からの信号minD0を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD0をANDゲート1306へ出力する。
【0160】
ANDゲート1306は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD0の論理積を演算して信号Dena0を生成し、その生成した信号Dena0をフリップフロップ609B,615Bへ出力する。
【0161】
フリップフロップ1307は、最小差分判定部801からの信号minD−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD−をフリップフロップ1308およびANDゲート1309へ出力する。フリップフロップ1308は、フリップフロップ1307からの信号minD−を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD−をANDゲート1309へ出力する。
【0162】
ANDゲート1309は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD−の論理積を演算して信号Dena−を生成し、その生成した信号Dena−をフリップフロップ609C,615Cへ出力する。
【0163】
フリップ1310は、誤差D0を基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D0をフリップフロップ609Aへ出力する。フリップ1311は、誤差D0を基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D0をフリップフロップ609Bへ出力する。フリップ1312は、誤差D0を基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D0をフリップフロップ609Cへ出力する。
【0164】
図25を参照して、期待値補正回路108Fにおける期待値E+,E0,E−の補正動作について説明する。ビタビ復号器107から誤差D+,D0,D−が入力されると、絶対値演算部605は、誤差D+,D0,D−の絶対値を演算し、絶対値|D+|,|D0|,|D−|を最小差分判定部801へ出力する。最小差分判定部801は、入力された絶対値|D+|,|D0|,|D−|のいずれが最小であるかを判定し、絶対値|D+|が最小であるときHレベルの信号minD+とLレベルの信号minD0,minD−とを生成し、絶対値|D0|が最小であるときHレベルの信号minD0とLレベルの信号minD+,minD−とを生成し、絶対値|D−|が最小であるときHレベルの信号minD−とLレベルの信号minD+,minD0とを生成する。
【0165】
そして、フリップフロップ1301は、入力された信号minD+を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD+をフリップフロップ1302およびANDゲート1303へ出力する。また、フリップフロップ1302は、入力された信号minD+を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD+をANDゲート1303へ出力する。そして、ANDゲート1303は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD+の論理積を演算して信号Dena+を生成し、その生成した信号Dena+をフリップフロップ609A,615Aへ出力する。
【0166】
また、フリップフロップ1304は、入力された信号minD0を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD0をフリップフロップ1305およびANDゲート1306へ出力する。また、フリップフロップ1305は、入力された信号minD0を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD0をANDゲート1306へ出力する。そして、ANDゲート1306は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD0の論理積を演算して信号Dena0を生成し、その生成した信号Dena0をフリップフロップ609B,615Bへ出力する。
【0167】
さらに、フリップフロップ1307は、入力された信号minD−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD−をフリップフロップ1308およびANDゲート1309へ出力する。また、フリップフロップ1308は、入力された信号minD−を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD−をANDゲート1309へ出力する。そして、ANDゲート1309は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD−の論理積を演算して信号Dena−を生成し、その生成した信号Dena−をフリップフロップ609C,615Cへ出力する。
【0168】
そして、フリップフロップ1310は、誤差D0を基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D0をフリップフロップ609Aへ出力する。また、フリップフロップ1311は、誤差D0を基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D0をフリップフロップ609Bへ出力する。さらに、フリップフロップ1312は、誤差D0を基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D0をフリップフロップ609Cへ出力する。
【0169】
そうすると、フリップフロップ609Aは、入力された誤差D0および信号Dena+に基づいて、領域21,23,25,27におけるサンプリングデータと期待値E0との誤差を抽出し、その抽出した誤差を平均化回路616Aへ出力する。また、フリップフロップ609Bは、入力された誤差D0および信号Dena0に基づいて、領域29におけるサンプリングデータと期待値E0との誤差を抽出し、その抽出した誤差を平均化回路616Bへ出力する。さらに、フリップフロップ609Cは、入力された誤差D0および信号Dena−に基づいて、領域22,24,26,28におけるサンプリングデータと期待値E0との誤差を抽出し、その抽出した誤差を平均化回路616Cへ出力する。フリップフロップ615A,615B,615Cは、それぞれ、信号Dena+,Dena0,Dena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+,Dena0,Dena−を、それぞれ、平均化回路616A,616B,616Cへ出力する。
【0170】
平均化回路616Aは、領域21,23,25,27におけるサンプリングデータと期待値E0との誤差の平均値を演算して期待値演算部802へ出力する。また、平均化回路616Bは、領域29におけるサンプリングデータと期待値E0との誤差の平均値を演算して期待値演算部802へ出力する。さらに、平均化回路616Cは、領域22,24,26,28におけるサンプリングデータと期待値E0との誤差の平均値を演算して期待値演算部802へ出力する。
【0171】
そうすると、期待値演算部802は、入力された3つの平均値を用いて期待値E+,E0,E−を補正し、その補正した期待値E+,E0,E−をビタビ復号器107へ出力する。
【0172】
このように、期待値補正回路108Fは、サンプリングデータと期待値E+との誤差D+から変動がより少ない領域の誤差を抽出し、その抽出した誤差の平均値を用いて期待値E+を補正し、サンプリングデータと期待値E0との誤差D0から変動がより少ない領域の誤差を抽出し、その抽出した誤差の平均値を用いて期待値E0を補正し、サンプリングデータと期待値E−との誤差D−から変動がより少ない領域の誤差を抽出し、その抽出した誤差の平均値を用いて期待値E−を補正する。
【0173】
なお、実施の形態7においては、基準クロックCLKの1クロックづつ位相をシフトさせた3つの信号minD+,3つの信号minD0,3つの信号minD−の論理積を演算したが、1クロックづつ位相をシフトさせた2つ以上の信号minD+または2つ以上の信号minD0または2つ以上の信号minD−であればよく、限定されるものではない。
【0174】
その他は、実施の形態3と同じである。
実施の形態7によれば、光ディスク装置は、サンプリングデータの変動がより小さい領域のサンプリングデータと期待値との誤差を用い、ゼロクロス点における期待値も含めてビタビ復号における期待値を補正する期待値補正回路を備えるので、より信頼性の高い期待値補正が可能となり、かつ、再生信号のDC成分が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【0175】
[実施の形態8]
図26を参照して、実施の形態8による光ディスク装置100Gは、光ディスク装置100Cの期待値補正回路108Cを期待値補正回路108Gに代えたものであり、その他は、光ディスク装置100Cと同じである。
【0176】
図27を参照して、期待値補正回路108Gは、期待値補正回路108Cのコンパレータ603、しきい値設定部604、および差分回路617を削除し、フリップフロップ1401,1402,1404,1405,1410A,1407,1408およびANDゲート1403,1406,1409を追加したものであり、その他は、期待値補正回路108Cと同じである。
【0177】
フリップフロップ1401は、最小差分判断部901からの信号minD+を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD+をフリップフロップ1402およびANDゲート1403へ出力する。フリップフロップ1402は、フリップフロップ1401からの信号minD+を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD+をANDゲート1403へ出力する。
【0178】
ANDゲート1403は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD+の論理積を演算して信号Dena+を生成し、その生成した信号Dena+をフリップフロップ609A,615Aへ出力する。
【0179】
フリップフロップ1404は、最小差分判断部901からの信号minD0を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD0をフリップフロップ1405およびANDゲート1406へ出力する。フリップフロップ1405は、フリップフロップ1404からの信号minD0を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD0をANDゲート1406へ出力する。
【0180】
ANDゲート1406は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD0の論理積を演算して信号Dena0を生成し、その生成した信号Dena0をフリップフロップ609B,615Bへ出力する。
【0181】
フリップフロップ1407は、最小差分判断部901からの信号minD−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD−をフリップフロップ1408およびANDゲート1409へ出力する。フリップフロップ1408は、フリップフロップ1407からの信号minD−を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD−をANDゲート1409へ出力する。
【0182】
ANDゲート1409は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD−の論理積を演算して信号Dena−を生成し、その生成した信号Dena−をフリップフロップ609C,615Cへ出力する。
【0183】
フリップ1410Aは、セレクタ701からの誤差D+,D0,D−のいずれかを基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D+,D0,D−のいずれかをフリップフロップ609A,609B,609Cへ出力する。
【0184】
次に、期待値補正回路108Gにおける期待値E+,E0,E−の補正動作について説明する。ビタビ復号器107から誤差D+,D0,D−が入力されると、最小差分判断部901は、入力された誤差D+,D0,D−のいずれが最小であるかを判断し、誤差D+が最小であるときHレベルの信号minD+とLレベルの信号minD0,minD−と誤差D+を選択するための選択信号とを生成し、誤差D0が最小であるときHレベルの信号minD0とLレベルの信号minD+,minD−と誤差D0を選択するための選択信号とを生成し、誤差D−が最小であるときHレベルの信号minD−とLレベルの信号minD+,minD0と誤差D−を選択するための選択信号とを生成する。
【0185】
そして、セレクタ701は、最小差分判断部901からの選択信号に基づいて、誤差D+,D0,D−のいずれかを選択し、その選択した誤差D+またはD0またはD−をフリップフロップ1410Aへ出力する。
【0186】
フリップフロップ1401は、入力された信号minD+を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD+をフリップフロップ1402およびANDゲート1403へ出力する。また、フリップフロップ1402は、入力された信号minD+を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD+をANDゲート1403へ出力する。そして、ANDゲート1403は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD+の論理積を演算して信号Dena+を生成し、その生成した信号Dena+をフリップフロップ609A,615Aへ出力する。
【0187】
また、フリップフロップ1404は、入力された信号minD0を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD0をフリップフロップ1405およびANDゲート1406へ出力する。また、フリップフロップ1405は、入力された信号minD0を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD0をANDゲート1406へ出力する。そして、ANDゲート1406は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD0の論理積を演算して信号Dena0を生成し、その生成した信号Dena0をフリップフロップ609B,615Bへ出力する。
【0188】
さらに、フリップフロップ1407は、入力された信号minD−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号minD−をフリップフロップ1408およびANDゲート1409へ出力する。また、フリップフロップ1408は、入力された信号minD−を基準クロックCLKの1クロック分だけさらにラッチし、そのラッチした信号minD−をANDゲート1409へ出力する。そして、ANDゲート1409は、基準クロックCLKの1クロックづつ位相がシフトした3つの信号minD−の論理積を演算して信号Dena−を生成し、その生成した信号Dena−をフリップフロップ609C,615Cへ出力する。
【0189】
フリップフロップ1410Aは、セレクタ701から入力された誤差D+,D0、D−のいずれかを基準クロックCLKの1クロック分だけラッチし、そのラッチした誤差D+,D0,D−のいずれかをフリップフロップ609A,609B,609Cへ出力する。
【0190】
そうすると、フリップフロップ609Aは、入力された誤差D+および信号Dena+に基づいて、領域21,23,25,27におけるサンプリングデータと期待値E+との誤差を抽出し、その抽出した誤差を平均化回路707Aへ出力する。また、フリップフロップ609Bは、入力された誤差D0および信号Dena0に基づいて、領域29におけるサンプリングデータと期待値E0との誤差を抽出し、その抽出した誤差を平均化回路707Bへ出力する。さらに、フリップフロップ609Cは、入力された誤差D−および信号Dena−に基づいて、領域22,24,26,28におけるサンプリングデータと期待値E−との誤差を抽出し、その抽出した誤差を平均化回路707Cへ出力する。この場合、フリップフロップ1410Aは、誤差D+,D0,D−のいずれかをフリップフロップ609A,609B,609Cへ出力するが、フリップフロップ609A,609B,609Cは、それぞれ、信号Dena+,Dena0,Dena−がHレベルであるときのみ活性化されるため、フリップフロップ609Aは領域21,23,25,27におけるサンプリングデータと期待値E+との誤差を出力し、フリップフロップ609Bは領域29におけるサンプリングデータと期待値E0との誤差を出力し、フリップフロップ609Cは領域22,24,26,28におけるサンプリングデータと期待値E−との誤差を出力する。
【0191】
フリップフロップ615A,615B,615Cは、それぞれ、信号Dena+,Dena0,Dena−を基準クロックCLKの1クロック分だけラッチし、そのラッチした信号Dena+,Dena0,Dena−を、それぞれ、平均化回路707A,707B,707Cへ出力する。
【0192】
平均化回路707Aは、領域21,23,25,27におけるサンプリングデータと期待値E+との誤差の平均値を演算して期待値演算部802へ出力する。また、平均化回路707Bは、領域29におけるサンプリングデータと期待値E0との誤差の平均値を演算して期待値演算部802へ出力する。さらに、平均化回路707Cは、領域22,24,26,28におけるサンプリングデータと期待値E−との誤差の平均値を演算して期待値演算部802へ出力する。
【0193】
そうすると、期待値演算部802は、入力された3つの平均値を用いて期待値E+,E0,E−を補正し、その補正した期待値E+,E0,E−をビタビ復号器107へ出力する。
【0194】
なお、実施の形態8においては、基準クロックCLKの1クロックづつ位相をシフトさせた3つの信号minD+,3つの信号minD0,3つの信号minD−の論理積を演算したが、1クロックづつ位相をシフトさせた2つ以上の信号minD+または2つ以上の信号minD0または2つ以上の信号minD−であればよく、限定されるものではない。
【0195】
その他は、実施の形態4と同じである。
実施の形態8によれば、光ディスク装置は、サンプリングデータの変動がより小さい領域のサンプリングデータと期待値との誤差を用い、ゼロクロス点における期待値も含めてビタビ復号における期待値を補正する期待値補正回路を備えるので、より信頼性の高い期待値補正が可能となり、かつ、再生信号のDC成分が変動しても正確にビタビ復号を行なうことができる。その結果、信号を正確に再生できる。
【0196】
なお、上記の各実施の形態においては、光磁気ディスクからの信号再生を例にしてビタビ復号における期待値の補正について説明したが、本発明は、光磁気ディスクに限らず、相変化ディスク、およびDVD等の光ディスクからの信号再生についても適用でき、一般にビタビ復号を行なって信号を再生する光ディスク装置に適用可能である。
【0197】
なお、上記の各実施の形態においては、ビタビ復号器107は、期待値補正回路108,108A,108B,108C,108D,108E,108F,108Gに対し誤差D+,D0,D−を出力して期待値補正を行なったが、期待値補正に用いる信号は、誤差成分あればよく、たとえば、ビタビ復号器107はブランチメトリックBM+,BM0,BM−を期待値補正回路108,108A,108B,108C,108D,108E,108F,108Gへ出力してもよい。
【0198】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図1】 光磁気ディスクとそのフォーマットを示す平面図である。
【図2】 バンド、フレーム、およびセグメントの関係を説明するための図である。
【図3】 記録データ列のフォーマットを示す概略図である。
【図4】 プリフォーマット領域、ユーザデータ領域からのデータの再生を説明するための図である。
【図5】 実施の形態1による光ディスク装置の概略ブロック図である。
【図6】 図5に示すビタビ復号器のブロック図である。
【図7】 図6に示すブランチメトリック演算部およびパスメトリック演算部の回路図である。
【図8】 図6に示すパスメモリの回路図およびブロック図である。
【図9】 図5に示す期待値補正回路の回路図およびブロック図である。
【図10】 図9に示す期待値補正回路における期待値の補正動作を説明するための信号のタイミングチャートである。
【図11】 実施の形態2による光ディスク装置の概略ブロック図である。
【図12】 図11に示す期待値補正回路の回路図およびブロック図である。
【図13】 実施の形態3による光ディスク装置の概略ブロック図である。
【図14】 図13に示す期待値補正回路の回路図およびブロック図である。
【図15】 図14に示す期待値補正回路における期待値の補正動作を説明するための信号のタイミングチャートである。
【図16】 実施の形態4による光ディスク装置の概略ブロック図である。
【図17】 図16に示す期待値補正回路の回路図およびブロック図である。
【図18】 実施の形態5による光ディスク装置の概略ブロック図である。
【図19】 図18に示す期待値補正回路の回路図およびブロック図である。
【図20】 図19に示す期待値補正回路における期待値の補正動作を説明するための信号のタイミングチャートである。
【図21】 実施の形態6による光ディスク装置の概略ブロック図である。
【図22】 図21に示す期待値補正回路の回路図およびブロック図である。
【図23】 実施の形態7による光ディスク装置の概略ブロック図である。
【図24】 図23に示す期待値補正回路の回路図およびブロック図である。
【図25】 図24に示す期待値補正回路における期待値の補正動作を説明するための信号のタイミングチャートである。
【図26】 実施の形態8による光ディスク装置の概略ブロック図である。
【図27】 図26に示す期待値補正回路の回路図およびブロック図である。
【符号の説明】
1 グルーブ、2 ランド、3A,3B ファインクロックマーク、4〜9 ウォブル、10,30 プリフォーマット領域、11〜19,21〜29,1020A,1020B,1020C,1020D,1020E,1020F 領域、40,50 回路、100,100A,100B,100C,100D,100E,100F,100G 光ディスク装置、101 光磁気ディスク、102光ピックアップ、103 PLL回路、104 BPF、105 AD変換器、106 イコライザ、107 ビタビ復号器、108,108A,108B,108C,108D,108E,108F,108G 期待値補正回路、110ブランチメトリック演算部、111 パスメトリック演算部、112 パスメモリ、201〜203,400,502,505,600 減算器、204〜206 2乗器、207〜209,226〜237,301〜324,601,609,609A,609B,609C,611,615,615A,615B,615C,703,1101,1102,1104,1201,1202,1204,1301,1302,1304,1305,1307,1308,1310〜1312,1401,1402,1404,1405,1407,1408,1410A フリップフロップ、210〜217,500,501,503,504,613 加算器、218〜211 比較器、222〜225,325〜340,701 セレクタ、341 最尤データ列決定手段、342 電源ノード、343 接地ノード、602,605 絶対値演算部、603 コンパレータ、604 しきい値設定部、607,608,607A,607B,607C,1103,1203,1303,1306,1309,1403,1406,1409 ANDゲート、606,801 最小差分判定部、610,612,704 乗算器、614,802 期待値演算部、616,616A,616B,616C,707,707A,707B,707C 平均化回路、617 差分回路、702,901 最小差分判断部、705 リミッタ、1020 光検出器。
Claims (20)
- 光ディスクにレーザ光を照射し、その反射光を検出する光ピックアップと、
前記光ピックアップにより検出された再生信号を基準クロックに同期してサンプリングし、サンプリング値を出力するサンプリング回路と、
前記サンプリング値を多値から2値に変換するときの期待値を、変動が小さい領域のサンプリング値を用いて補正する期待値補正回路と、
前記期待値補正回路から入力された補正期待値と前記サンプリング値との誤差が小さくなるように前記サンプリング値を多値から2値に変換するビタビ復号回路とを備える光ディスク装置。 - 前記ビタビ復号回路は、前記サンプリング値と期待値との誤差を演算して前記期待値補正回路へ出力し、
前記期待値補正回路は、前記誤差に基づいて前記期待値を補正して前記補正期待値を求め、前記補正期待値を前記ビタビ復号回路へ出力する、請求項1に記載の光ディスク装置。 - 前記期待値は、前記再生信号の直流成分よりも大きい第1の期待値と、前記再生信号の直流成分に対して前記第1の期待値と対称位置に存在する第2の期待値と、前記再生信号の直流成分に等しい第3の期待値とから成り、
前記期待値補正回路は、前記第1および第2の期待値を補正して前記第1の期待値を補正した第1の補正期待値と前記第2の期待値を補正した第2の補正期待値とを前記ビタビ復号回路へ出力する、請求項2に記載の光ディスク装置。 - 前記ビタビ復号回路は、前記第1の期待値と前記サンプリング値との第1の誤差、前記第2の期待値と前記サンプリング値との第2の誤差、および前記第3の期待値と前記サンプリング値との第3の誤差を演算して前記期待値補正回路へ出力し、
前記期待値補正回路は、
前記第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第1の誤差であるとき前記第1の誤差が最小値を保持する領域に対応したサンプリング値を抽出するための第1の抽出信号を生成し、前記検出した誤差が前記第2の誤差であるとき前記第2の誤差が最小値を保持する領域に対応したサンプリング値を抽出するための第2の抽出信号を生成する信号生成回路と、
前記第1または第2の抽出信号に基づいて、前記変動が小さい領域のサンプリング値を抽出し、その抽出したサンプリング値の平均値を演算する平均化回路と、
前記平均化回路からの平均値に基づいて前記第1の補正期待値を決定し、前記第1の補正期待値と前記第3の期待値とに基づいて前記第2の補正期待値を演算する期待値演算回路とを含む、請求項3に記載の光ディスク装置。 - 前記信号生成回路は、
第1のタイミングにおける前記第3の誤差と前記第1のタイミングよりも1クロック分だけ進んだ第2のタイミングにおける前記第3の誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、前記差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、
前記第1、第2、および第3の誤差の絶対値を演算する絶対値演算回路と、
前記絶対値演算回路により演算された3つの絶対値から最小値を検出し、その検出した最小値が前記第1の誤差の絶対値であるとき、前記第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、前記検出した最小値が前記第2の誤差の絶対値であるとき、前記第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成する最小誤差判定回路と、
前記第1の誤差最小信号または前記第2の誤差最小信号と前記誤差選択信号との論理積を演算して前記第1または第2の抽出信号を生成するANDゲートとから成り、
前記平均化回路は、前記第1または第2の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算する、請求項4に記載の光ディスク装置。 - 前記ビタビ復号回路は、前記第1の期待値と前記サンプリング値との第1の誤差、前記第2の期待値と前記サンプリング値との第2の誤差、および前記第3の期待値と前記サンプリング値との第3の誤差を演算して前記期待値補正回路へ出力し、
前記期待値補正回路は、
前記第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第1の誤差であるとき前記第1の誤差が最小値を保持する領域の中央部に対応したサンプリング値を抽出するための第1の抽出信号を生成し、前記検出した誤差が前記第2の誤差が最小値を保持する領域の中央部に対応したサンプリング値を抽出するための第2の抽出信号を生成する信号生成回路と、
前記第1または第2の抽出信号に基づいて、前記サンプリング値を抽出し、その抽出したサンプリング値の平均値を演算する平均化回路と、
前記平均化回路からの平均値に基づいて前記第1の補正期待値を決定、前記第1の補正期待値と前記第3の期待値とに基づいて前記第2の補正期待値を演算する期待値演算回路とを含む、請求項3に記載の光ディスク装置。 - 前記信号生成回路は、
前記第1、第2、および第3の誤差の絶対値を演算する絶対値演算回路と、
前記絶対値演算回路により演算された3つの絶対値から最小値を検出し、その検出した最小値が前記第1の誤差の絶対値であるとき、前記第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、前記検出した最小値が前記第2の誤差の絶対値であるとき、前記第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成する最小誤差判定回路と、
前記第1の誤差最小信号と、前記第1の誤差最小信号を前記基準クロックの所定量だけ遅延させた第1の遅延誤差最小信号と、第1の遅延誤差最小信号を前記所定量だけ遅延させた第2の遅延誤差最小信号との論理積を演算した前記第1の抽出信号を生成し、前記第2の誤差最小信号と、前記第2の誤差最小信号を前記基準クロックの所定量だけ遅延させた第3の遅延誤差最小信号と、第3の遅延誤差最小信号を前記所定量だけ遅延させた第4の遅延誤差最小信号との論理積を演算した前記第2の抽出信号を生成するANDゲートとから成り、
前記平均化回路は、前記第1または第2の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算する、請求項6に記載の光ディスク装置。 - 前記ビタビ復号回路は、前記第1の期待値と前記サンプリング値との第1の誤差、前記第2の期待値と前記サンプリング値との第2の誤差、および前記第3の期待値と前記サンプリング値との第3の誤差を演算して前記期待値補正回路へ出力し、
前記期待値補正回路は、
前記第1、第2および第3の誤差から最小の誤差を検出し、その検出した誤差が前記第1の誤差であるとき前記第1の誤差を抽出するための第1の抽出信号を生成し、前記検出した誤差が前記第2の誤差であるとき前記第2の誤差を抽出するための第2の抽出信号を生成する信号生成回路と、
前記第1または第2の抽出信号に基づいて、前記第1または第2の誤差を抽出し、その抽出した誤差の平均値を演算する平均化回路と、
前記誤差の平均値を基準期待値に加えた値に基づいて前記第1または第2の補正期待値を決定する期待値演算回路とを含む、請求項3に記載の光ディスク装置。 - 前記信号生成回路は、
前記第1、第2、および第3の誤差から最小値を検出し、その検出した最小値が前記第1の誤差であるとき、前記第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号と前記第1の誤差を選択するための第1の選択信号とを生成し、前記検出した最小値が前記第2の誤差であるとき、前記第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号と前記第2の誤差を選択するための第2の選択信号とを生成する最小誤差判定回路と、
前記第1および第2の選択信号に基づいて前記第1または第2の誤差を選択する選択回路と、
前記選択回路により選択された誤差を受け、前記第1のタイミングにおける前記誤差と前記第2のタイミングにおける前記誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、前記差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、
前記第1の誤差最小信号または前記第2の誤差最小信号と前記誤差選択信号との論理積を演算して前記第1または第2の抽出信号を生成するANDゲートとから成り、
前記平均化回路は、前記第1または第2の抽出信号が活性化レベルである期間、前記選択回路により選択された誤差をラッチし、前記誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける誤差との平均を演算する、請求項8に記載の光ディスク装置。 - 前記ビタビ復号回路は、前記第1の期待値と前記サンプリング値との第1の誤差、前記第2の期待値と前記サンプリング値との第2の誤差、および前記第3の期待値と前記サンプリング値との第3の誤差を演算して前記期待値補正回路へ出力し、
前記期待値補正回路は、
前記第1、第2および第3の誤差から最小の誤差を検出し、その検出した誤差が前記第1の誤差であるとき前記第1の誤差が最小値を保持する領域の中央部を抽出するための第1の抽出信号を生成し、前記検出した誤差が前記第2の誤差であるとき前記第2の誤差が最小値を保持する領域の中央部を抽出するための第2の抽出信号を生成する信号生成回路と、
前記第1または第2の抽出信号に基づいて、前記中央部に対応した前記第1または第2の誤差を抽出し、その抽出した誤差の平均値を演算する平均化回路と、
前記誤差の平均値を基準期待値に加えた値に基づいて前記第1または第2の補正期待値を決定する期待値演算回路とを含む、請求項3に記載の光ディスク装置。 - 前記信号生成回路は、
前記第1、第2、および第3の誤差から最小値を検出し、その検出した最小値が前記第1の誤差であるとき、前記第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、前記検出した最小値が前記第2の誤差であるとき、前記第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成する最小誤差判定回路と、
前記第1の誤差最小信号と、前記第1の誤差最小信号を前記基準クロックの所定量だけ遅延させた第1の遅延誤差最小信号と、第1の遅延誤差最小信号を前記所定量だけ遅延させた第2の遅延誤差最小信号との論理積を演算した前記第1の抽出信号を生成し、前記第2の誤差最小信号と、前記第2の誤差最小信号を前記基準クロックの所定量だけ遅延させた第3の遅延誤差最小信号と、第3の遅延誤差最小信号を前記所定量だけ遅延させた第4の遅延誤差最小信号との論理積を演算した前記第2の抽出信号を生成するANDゲートとから成り、
前記平均化回路は、前記第1または第2の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算する、請求項10に記載の光ディスク装置。 - 前記期待値は、前記再生信号の直流成分よりも大きい第1の期待値と、前記再生信号の直流成分に対して前記第1の期待値と対称位置に存在する第2の期待値と、前記再生信号の直流成分に等しい第3の期待値とから成り、
前記期待値補正回路は、前記第1の期待値、第2の期待値および前記第3の期待値を補正し、前記第1の期待値を補正した第1の補正期待値、前記第2の期待値を補正した第2の補正期待値、および前記第3の期待値を補正した第3の補正期待値を前記ビタビ復号回路へ出力する、請求項2に記載の光ディスク装置。 - 前記ビタビ復号回路は、前記第1の期待値と前記サンプリング値との第1の誤差、前記第2の期待値と前記サンプリング値との第2の誤差、および前記第3の期待値と前記サンプリング値との第3の誤差を演算して前記期待値補正回路へ出力し、
前記期待値補正回路は、
前記第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第1の誤差であるとき前記第1の誤差が最小である領域における第3の誤差を抽出するための第1の抽出信号を生成し、前記検出した誤差が前記第2の誤差であるとき前記第2の誤差が最小である領域における第3の誤差を抽出するための第2の抽出信号を生成し、前記検出した誤差が前記第3の誤差であるときその最小の第3の誤差を抽出するための第3の抽出信号を生成する信号生成回路と、
前記第1の抽出信号に基づいて、前記第3の誤差を抽出し、その抽出した誤差の平均値を演算する第1の平均化回路と、
前記第2の抽出信号に基づいて、前記第3の誤差を抽出し、その抽出した誤差の平均値を演算する第2の平均化回路と、
前記第3の抽出信号に基づいて、前記第3の誤差を抽出し、その抽出した誤差の平均値を演算する第3の平均化回路と、
前記第1の平均化回路から出力された第1の誤差平均値に基づいて前記第1の補正期待値を決定し、前記第2の平均化回路から出力された第2の誤差平均値に基づいて前記第2の補正期待値を決定し、前記第3の平均化回路から出力された第3の誤差平均値に基づいて前記第3の補正期待値を決定する期待値演算回路とを含む、請求項12に記載の光ディスク装置。 - 前記信号生成回路は、
前記第1のタイミングにおける前記第3の誤差と前記第2のタイミングにおける前記第3の誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、前記差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、
前記第1、第2、および第3の誤差の絶対値を演算する絶対値演算回路と、
前記絶対値演算回路により演算された3つの絶対値から最小値を検出し、その検出した最小値が前記第1の誤差の絶対値であるとき、前記第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、前記検出した最小値が前記第2の誤差の絶対値であるとき、前記第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成し、前記検出した最小値が前記第3の誤差の絶対値であるとき、前記第3の誤差が最小値を保持する期間に対応して活性化レベルから成る第3の誤差最小信号を生成する最小誤差判定回路と、
前記第1の誤差最小信号と前記誤差選択信号との論理積を演算して前記第1の抽出信号を生成する第1のANDゲートと、
前記第2の誤差最小信号と前記誤差選択信号との論理積を演算して前記第2の抽出信号を生成する第2のANDゲートと、
前記第3の誤差最小信号と前記誤差選択信号との論理積を演算して前記第3の抽出信号を生成する第3のANDゲートとから成り、
前記第1の平均化回路は、前記第1の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算し、
前記第2の平均化回路は、前記第2の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算し、
前記第3の平均化回路は、前記第3の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算する、請求項13に記載の光ディスク装置。 - 前記ビタビ復号回路は、前記第1の期待値と前記サンプリング値との第1の誤差、前記第2の期待値と前記サンプリング値との第2の誤差、および前記第3の期待値と前記サンプリング値との第3の誤差を演算して前記期待値補正回路へ出力し、
前記期待値補正回路は、
前記第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第1の誤差であるとき前記第1の誤差が最小値を保持する領域の中央部を抽出するための第1の抽出信号を生成し、前記検出した誤差が前記第2の誤差であるとき前記第2の誤差が最小値を保持する領域の中央部を抽出するための第2の抽出信号を生成し、前記検出した誤差が前記第3の誤差であるとき前記第3の誤差が最小値を保持する領域の中央部を抽出するための第3の抽出信号を生成する信号生成回路と、
前記第1の抽出信号に基づいて、前記中央部に対応した前記第3の誤差を抽出し、その抽出した誤差の平均値を演算する第1の平均化回路と、
前記第2の抽出信号に基づいて、前記中央部に対応した前記第3の誤差を抽出し、その抽出した誤差の平均値を演算する第2の平均化回路と、
前記第3の抽出信号に基づいて、前記中央部に対応した前記第3の誤差を抽出し、その抽出した誤差の平均値を演算する第3の平均化回路と、
前記第1の平均化回路から出力された第1の誤差平均値に基づいて前記第1の補正期待値を決定し、前記第2の平均化回路から出力された第2の誤差平均値に基づいて前記第2の補正期待値を決定し、前記第3の平均化回路から出力された第3の誤差平均値に基づいて前記第3の補正期待値を決定する期待値演算回路とを含む、請求項12に記載の光ディスク装置。 - 前記信号生成回路は、
前記第1、第2、および第3の誤差の絶対値を演算する絶対値演算回路と、
前記絶対値演算回路により演算された3つの絶対値から最小値を検出し、その検出した最小値が前記第1の誤差の絶対値であるとき、前記第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、前記検出した最小値が前記第2の誤差の絶対値であるとき、前記第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成し、前記検出した最小値が前記第3の誤差の絶対値であるとき、前記第3の誤差が最小値を保持する期間に対応して活性化レベルから成る第3の誤差最小信号を生成する最小誤差判定回路と、
前記第1の誤差最小信号と、前記第1の誤差最小信号を前記基準クロックの所定量だけ遅延させた第1の遅延誤差最小信号と、第1の遅延誤差最小信号を前記所定量だけ遅延させた第2の遅延誤差最小信号との論理積を演算して前記第1の抽出信号を生成する第1のANDゲートと、
前記第2の誤差最小信号と、前記第2の誤差最小信号を前記基準クロックの所定量だけ遅延させた第3の遅延誤差最小信号と、第3の遅延誤差最小信号を前記所定量だけ遅延させた第4の遅延誤差最小信号との論理積を演算して前記第2の抽出信号を生成する第2のANDゲートと、
前記第3の誤差最小信号と、前記第3の誤差最小信号を前記基準クロックの所定量だけ遅延させた第5の遅延誤差最小信号と、第5の遅延誤差最小信号を前記所定量だけ遅延させた第6の遅延誤差最小信号との論理積を演算して前記第3の抽出信号を生成する第3のANDゲートとから成り、
前記第1の平均化回路は、前記第1の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算し、
前記第2の平均化回路は、前記第2の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算し、
前記第3の平均化回路は、前記第3の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算する、請求項15に記載の光ディスク装置。 - 前記ビタビ復号回路は、前記第1の期待値と前記サンプリング値との第1の誤差、前記第2の期待値と前記サンプリング値との第2の誤差、および前記第3の期待値と前記サンプリング値との第3の誤差を演算して前記期待値補正回路へ出力し、
前記期待値補正回路は、
前記第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第1の誤差であるとき前記第1の誤差を抽出するための第1の抽出信号を生成し、前記検出した誤差が前記第2の誤差であるとき前記第2の誤差を抽出するための第2の抽出信号を生成し、前記検出した誤差が前記第3の誤差であるとき前記第3の誤差を抽出するための第3の抽出信号を生成する信号生成回路と、
前記第1の抽出信号に基づいて、前記第1の誤差を抽出し、その抽出した誤差の平均値を演算する第1の平均化回路と、
前記第2の抽出信号に基づいて、前記第2の誤差を抽出し、その抽出した誤差の平均値を演算する第2の平均化回路と、
前記第3の抽出信号に基づいて、前記第3の誤差を抽出し、その抽出した誤差の平均値を演算する第3の平均化回路と、
前記第1の平均化回路から出力された第1の誤差平均値を第1の基準期待値に加えた値に基づいて前記第1の補正期待値を決定し、前記第2の平均化回路から出力された第2の誤差平均値を第2の基準期待値に加えた値に基づいて前記第2の補正期待値を決定し、前記第3の平均化回路から出力された第3の誤差平均値を第3の基準期待値に加えた値に基づいて前記第3の補正期待値を決定する期待値演算回路とを含む、請求項12に記載の光ディスク装置。 - 前記信号生成回路は、
前記第1、第2、および第3の誤差から最小値を検出し、その検出した最小値が前記第1の誤差であるとき、前記第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号と前記第1の誤差を選択するための第1の選択信号とを生成し、前記検出した最小値が前記第2の誤差であるとき、前記第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号と前記第2の誤差を選択するための第2の選択信号とを生成し、前記検出した最小値が前記第3の誤差であるとき、前記第3の誤差が最小値を保持する期間に対応して活性化レベルから成る第3の誤差最小信号と前記第3の誤差を選択するための第3の選択信号とを生成する最小誤差判定回路と、
前記第1、第2、および第3の選択信号に基づいてそれぞれ前記第1、第2、および第3の誤差を選択する選択回路と、
前記選択回路により選択された誤差を受け、前記第1のタイミングにおける前記誤差と前記第2のタイミングにおける前記誤差との差分を演算し、その差分が基準値よりも小さいとき活性化レベルから成り、前記差分が基準値よりも大きいとき非活性化レベルから成る誤差選択信号を生成する選択信号生成回路と、
前記第1の誤差最小信号と前記誤差選択信号との論理積を演算して前記第1の抽出信号を生成する第1のANDゲートと、
前記第2の誤差最小信号と前記誤差選択信号との論理積を演算して前記第2の抽出信号を生成する第2のANDゲートと、
前記第3の誤差最小信号と前記誤差選択信号との論理積を演算して前記第3の抽出信号を生成する第3のANDゲートとから成り、
前記第1の平均化回路は、前記第1の抽出信号の活性化レベルに同期して前記第1の誤差をラッチし、前記第1の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第1の誤差との平均を演算して前記第1の誤差平均値を出力し、
前記第2の平均化回路は、前記第2の抽出信号の活性化レベルに同期して前記第2の誤差をラッチし、前記第2の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第2の誤差との平均を演算して前記第2の誤差平均値を出力し、
前記第3の平均化回路は、前記第3の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算して前記第3の誤差平均値を出力する、請求項17に記載の光ディスク装置。 - 前記ビタビ復号回路は、前記第1の期待値と前記サンプリング値との第1の誤差、前記第2の期待値と前記サンプリング値との第2の誤差、および前記第3の期待値と前記サンプリング値との第3の誤差を演算して前記期待値補正回路へ出力し、
前記期待値補正回路は、
前記第1、第2および第3の誤差の絶対値から最小の誤差を検出し、その検出した誤差が前記第1の誤差であるとき前記第1の誤差が最小値を保持する領域の中央部を抽出するための第1の抽出信号を生成し、前記検出した誤差が前記第2の誤差であるとき前記第2の誤差が最小値を保持する領域の中央部を抽出するための第2の抽出信号を生成し、前記検出した誤差が前記第3の誤差であるとき前記第3の誤差が最小値を保持する領域の中央部を抽出するための第3の抽出信号を生成する信号生成回路と、
前記第1の抽出信号に基づいて、前記中央部に対応した前記第1の誤差を抽出し、その抽出した誤差の平均値を演算する第1の平均化回路と、
前記第2の抽出信号に基づいて、前記中央部に対応した前記第2の誤差を抽出し、その抽出した誤差の平均値を演算する第2の平均化回路と、
前記第3の抽出信号に基づいて、前記中央部に対応した前記第3の誤差を抽出し、その抽出した誤差の平均値を演算する第3の平均化回路と、
前記第1の平均化回路から出力された第1の誤差平均値を第1の基準期待値に加えた値に基づいて前記第1の補正期待値を決定し、前記第2の平均化回路から出力された第2の誤差平均値を第2の基準期待値に加えた値に基づいて前記第2の補正期待値を決定し、前記第3の平均化回路から出力された第3の誤差平均値を第3の基準期待値に加えた値に基づいて前記第3の補正期待値を決定する期待値演算回路とを含む、請求項12に記載の光ディスク装置。 - 前記信号生成回路は、
前記第1、第2、および第3の誤差から最小値を検出し、その検出した最小値が前記第1の誤差であるとき、前記第1の誤差が最小値を保持する期間に対応して活性化レベルから成る第1の誤差最小信号を生成し、前記検出した最小値が前記第2の誤差であるとき、前記第2の誤差が最小値を保持する期間に対応して活性化レベルから成る第2の誤差最小信号を生成し、前記検出した最小値が前記第3の誤差であるとき、前記第3の誤差が最小値を保持する期間に対応して活性化レベルから成る第3の誤差最小信号を生成する最小誤差判定回路と、
前記第1の誤差最小信号と、前記第1の誤差最小信号を前記基準クロックの所定量だけ遅延させた第1の遅延誤差最小信号と、第1の遅延誤差最小信号を前記所定量だけ遅延させた第2の遅延誤差最小信号との論理積を演算して前記第1の抽出信号を生成する第1のANDゲートと、
前記第2の誤差最小信号と、前記第2の誤差最小信号を前記基準クロックの所定量だけ遅延させた第3の遅延誤差最小信号と、第3の遅延誤差最小信号を前記所定量だけ遅延させた第4の遅延誤差最小信号との論理積を演算して前記第2の抽出信号を生成する第2のANDゲートと、
前記第3の誤差最小信号と、前記第3の誤差最小信号を前記基準クロックの所定量だけ遅延させた第5の遅延誤差最小信号と、第5の遅延誤差最小信号を前記所定量だけ遅延させた第6の遅延誤差最小信号との論理積を演算して前記第3の抽出信号を生成する第3のANDゲートとから成り、
前記第1の平均化回路は、前記第1の抽出信号の活性化レベルに同期して前記第1の誤差をラッチし、前記第1の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第1の誤差との平均を演算して前記第1の誤差平均値を出力し、
前記第2の平均化回路は、前記第2の抽出信号の活性化レベルに同期して前記第2の誤差をラッチし、前記第2の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第2の誤差との平均を演算して前記第2の誤差平均値を出力し、
前記第3の平均化回路は、前記第3の抽出信号の活性化レベルに同期して前記第3の誤差をラッチし、前記第3の誤差の前記第1のタイミングにおける平均値と前記第2のタイミングにおける前記第3の誤差との平均を演算して前記第3の誤差平均値を出力する、請求項19に記載の光ディスク装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001194819A JP3717806B2 (ja) | 2001-06-27 | 2001-06-27 | 光ディスク装置 |
US10/177,670 US6920100B2 (en) | 2001-06-27 | 2002-06-24 | Optical disk apparatus permitting high-precision Viterbi decoding |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001194819A JP3717806B2 (ja) | 2001-06-27 | 2001-06-27 | 光ディスク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003016732A JP2003016732A (ja) | 2003-01-17 |
JP3717806B2 true JP3717806B2 (ja) | 2005-11-16 |
Family
ID=19032894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001194819A Expired - Fee Related JP3717806B2 (ja) | 2001-06-27 | 2001-06-27 | 光ディスク装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6920100B2 (ja) |
JP (1) | JP3717806B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003264467A (ja) * | 2002-03-08 | 2003-09-19 | Matsushita Electric Ind Co Ltd | ビタビ復号回路 |
JP2005011385A (ja) * | 2003-06-16 | 2005-01-13 | Canon Inc | 磁区拡大型光磁気再生方法及び装置 |
US7477584B2 (en) * | 2003-11-11 | 2009-01-13 | Samsung Electronics Co., Ltd. | Recording and/or reproducing apparatus and method with a signal quality determining device and method |
JP2005190589A (ja) * | 2003-12-25 | 2005-07-14 | Toshiba Corp | 光ディスク装置と位相差検出装置 |
US7706242B2 (en) * | 2004-02-25 | 2010-04-27 | Ricoh Company, Ltd. | Optical disk, signal generation method, clock signal generation method, and optical disk device |
US7388938B2 (en) * | 2004-05-28 | 2008-06-17 | Hitachi Global Storage Technologies-Netherlands B.V. | Method for bit-byte synchronization in sampling a data string |
US7496022B2 (en) * | 2004-05-31 | 2009-02-24 | Realtek Semiconductor Corp. | Method and apparatus of adjusting phase of a sampling clock and prediction timing of a synchronization signal through a disc signal |
TW200539129A (en) * | 2004-05-31 | 2005-12-01 | Realtek Semiconductor Corp | Method and apparatus for detecting synchronization signals of a disc signal |
US7165211B2 (en) * | 2004-09-20 | 2007-01-16 | Guzik Technical Enterprises | Viterbi decoder with direct current restoration |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69621519T2 (de) * | 1995-06-22 | 2003-07-03 | Matsushita Electric Industrial Co., Ltd. | Verfahren zur Maximalwahrscheinlichkeitsdekodierung und Gerät zur Wiedergabe von Digitalinformationen |
JP3585317B2 (ja) | 1996-05-27 | 2004-11-04 | パイオニア株式会社 | 記録情報再生装置 |
JP3218368B2 (ja) * | 1996-09-17 | 2001-10-15 | 富士通株式会社 | データ再生装置 |
US6603722B1 (en) * | 1998-05-18 | 2003-08-05 | Fujitsu Limited | System for reproducing data with increased accuracy by reducing difference between sampled and expected values |
WO2000042609A1 (fr) * | 1999-01-18 | 2000-07-20 | Fujitsu Limited | Procede et dispositif de commande de signal reproduit |
JP4100899B2 (ja) * | 2001-12-17 | 2008-06-11 | 富士通株式会社 | 期待値生成ユニット及びデータ再生装置 |
-
2001
- 2001-06-27 JP JP2001194819A patent/JP3717806B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-24 US US10/177,670 patent/US6920100B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6920100B2 (en) | 2005-07-19 |
JP2003016732A (ja) | 2003-01-17 |
US20030002419A1 (en) | 2003-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7215632B2 (en) | Signal processing apparatus and signal processing method | |
US7852729B2 (en) | Optical disc apparatus with adjustable constraint length PRML | |
JP3450922B2 (ja) | ディジタル信号再生装置 | |
JP3956436B2 (ja) | データ復調方法及びこれを用いた光ディスク装置 | |
JPWO2007010994A1 (ja) | デジタル信号再生装置 | |
JP3717806B2 (ja) | 光ディスク装置 | |
JP3788684B2 (ja) | 波形等化器及びこれを用いたデータ再生装置 | |
JP3572047B2 (ja) | 光ディスク装置と光ディスク再生方法 | |
JP3432003B2 (ja) | 情報再生装置及び情報記録再生装置 | |
JP2001101807A (ja) | 光ディスク及び光ディスク再生装置 | |
US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
KR20030000349A (ko) | 워블 신호를 이용한 시스템 클록 생성 장치 및 그를이용한 데이터 재생 장치 | |
JP4501960B2 (ja) | ビタビ検出器、及び、情報再生装置 | |
WO2002035528A1 (fr) | Appareil a disque optique permettant de regler la phase d'une horloge de reproduction et procede de reglage de phase | |
JP2888187B2 (ja) | 情報検出装置 | |
JPH0869672A (ja) | データ処理装置 | |
JP3927561B2 (ja) | 再生信号処理装置および光ディスク装置 | |
JP4178267B2 (ja) | 相変化型光ディスクの信号処理方法および相変化型光ディスク装置 | |
JP3811258B2 (ja) | 情報再生方法及び装置 | |
JP3588322B2 (ja) | 光磁気ディスク装置および記録方法 | |
JPH10261272A (ja) | デジタル信号再生装置 | |
US20040130995A1 (en) | Address reproduction circuit, optical disc drive and address reproduction method | |
JPWO2002035527A1 (ja) | クロックを正確に生成可能な光ディスク装置 | |
JP2001067817A (ja) | ディスク再生装置 | |
JP2005322325A (ja) | 多値情報記録方法、多値情報再生方法、多値情報記録装置及び多値情報再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |