以下、本発明の実施形態を説明する。その前に、本願発明の関連技術を説明する。
〔第1関連技術〕
本発明の電圧レベル変換回路の第1の関連技術について説明する。
図1および図3が回路構成を示す図、図2が動作タイミング図である。図1及び図3において、I1、S1は入力信号、O1は出力信号、101は電圧レベル変換回路(レベルシフタ)、301は信号発生回路(電荷供給回路)、VCCは第1の電圧源(入力信号の電圧源)、VPPは第2の電圧源(電圧レベル変換回路の電圧源)、VSSは接地電圧源である。
図1の電圧レベル変換回路101において、Qn101はNチャネル型MOSトランジスタ(第1のNチャネル型スイッチ素子)、Qn102はNチャネル型MOSトランジスタ(第2のNチャネル型スイッチ素子)、Qp101はPチャネル型MOSトランジスタ(第1のPチャネル型MOSトランジスタ)、Qp102はPチャネル型MOSトランジスタ(第2のPチャネル型MOSトランジスタ)である。
図3の信号発生回路(電荷供給回路)301において、Qn301はNチャネル型MOSトランジスタ(第3のNチャネル型MOSトランジスタ)、C301はキャパシタ、N101、N301〜N303はノード名、30は否定回路、31は遅延回路、32はNORゲートである。
図1の回路構成について説明する。入力信号I1は、Nチャネル型MOSトランジスタQn101のソースとNチャネル型MOSトランジスタQn102のゲートとに接続され、Nチャネル型MOSトランジスタQn101のゲートが入力信号S1に接続されている。Nチャネル型MOSトランジスタQn102のソースは接地電圧源VSSに接続され、Pチャネル型MOSトランジスタQp101のソースとPチャネル型MOSトランジスタQp102のソースが第2の電圧源VPPに接続されている。Nチャネル型MOSトランジスタQn101のドレインとPチャネル型MOSトランジスタQp101のドレインとPチャネル型MOSトランジスタQp102のゲートとが接続され、出力信号O1がNチャネル型MOSトランジスタQn102のドレインとPチャネル型MOSトランジスタQp101のゲートとPチャネル型MOSトランジスタQp102のドレインとに接続されている。
図3の回路構成について説明する。入力信号I1の否定信号がノードN302に、ノードN302と逆相の遅延信号がノードN303に、ノードN302とN303のNOR(論理和の否定)がノードN301に取り出される。ノードN301と入力信号S1との間にキャパシタC301が接続され、Nチャネル型MOSトランジスタQn301のドレインに入力信号S1が接続され、Nチャネル型MOSトランジスタQn301のソースとゲートとが第1の電圧源VCCに接続されている。
尚、既述したように、Nチャネル型MOSスイッチ素子Qn101の接続構成により、入力信号I1を反転する信号反転回路を兼用している。
以下、図2の動作タイミング図を参照しながら、その動作について説明する。まず、入力信号I1が“L”レベルであるとき、信号発生回路301においては、ノードN301は“L”レベルで、入力信号S1は第1の電圧源VCCからNチャネル型MOSトランジスタQn301のしきい値(Vtn)だけ低い電位(VCC−Vtn)である。電圧レベル変換回路101においては、ノードN101は“L”レベルであり、Nチャネル型MOSトランジスタQn102はオフ、Pチャネル型MOSトランジスタQp102はオンであり、出力信号O1が第2の電圧源VPPとなり“H”レベルであり、Pチャネル型MOSトランジスタQp101は完全にオフする。次に、入力信号I1が“L”レベルから“H”レベルに遷移すると、信号発生回路301においては、ノードN302からノードN303の遅延時間の間にノードN301は“L”レベルから“H”レベルのパルス信号を発生する。
このため、キャパシタC301を介してノードN301と接続された入力信号S1は電位(VCC−Vtn)から電位(2×VCC−Vtn)のパルス信号を発生する。電圧レベル変換回路101においては、入力信号I1が“H”レベルであるからNチャネル型MOSトランジスタQn102は完全にオン、ノードN101は、入力信号S1が電位(VCC−Vtn)であるとき、電位(VCC−2×Vtn)となるが、入力信号S1が電位(2×VCC−Vtn)となったときには電位(2×VCC−Vtn)と、第1の電圧源VCCのうちの低い方の電圧となる。例えばVCC=1. 5V、Vtn=0. 7Vとすると、ノードN101は電位VCCとなる。このようにノードN101がVCCとなるため、Pチャネル型MOSトランジスタQp102はほぼオフとなる。次に出力信号O1が“L”レベルとなり、Pチャネル型MOSトランジスタQp101が完全にオンし、ノードN101は第2の電圧源VPPの電位となり、Pチャネル型MOSトランジスタQp102は完全にオフとなる。
この電圧レベル変換回路101の特徴は、入力信号I1が“L”レベルから“H”レベルに遷移するとき、入力信号S1を第1の電圧源VCC以上に昇圧し、ノードN101を第1の電圧源VCCの電位とすることによりPチャネル型MOSトランジスタQp102をほぼオフさせる。これによって、Nチャネル型MOSトランジスタQn102とPチャネル型MOSトランジスタQp102を介して第2の電圧源VPPから接地電圧源VSSに流れる貫通電流を抑えることができるとともに、出力信号O1の電圧レベルを素早く“L”レベルに確定することができる。特に、第1の電圧源VCCが低電圧であるときや、第1の電圧源VCCと第2の電圧源VPPとの電位差が大きいときにも、出力信号O1の電圧レベルをすばやく“L”レベルに確定できる。
〔第2関連技術〕
本発明の電圧レベル変換回路の第2の関連技術について説明する。
図1および図4が回路構成を示す図、図5が動作タイミング図である。図1及び図4において、I1、I4、S1は入力信号、O1は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、101は電圧レベル変換回路、401は信号発生回路、Qn101〜Qn102、Qn401はNチャネル型MOSトランジスタ(第3のNチャネル型MOSトランジスタ)、Qp101〜Qp102はPチャネル型MOSトランジスタ、40は否定回路、41は遅延回路、42はNORゲート、C401はキャパシタ、N101、N401〜N402はノード名である。
図1の回路構成については第1の関連技術と同じである。
図4の信号発生回路について説明する。入力信号I4の否定信号がノードN402に取り出され、ノードN402と逆相の遅延信号I1とし、ノードN402と入力信号I1とのNORがノードN401に取り出される。ノードN401と入力信号S1との間にキャパシタC401が接続され、Nチャネル型MOSトランジスタQn401のドレインに入力信号S1が接続され、Nチャネル型MOSトランジスタQn401のソースとゲートとが第1の電圧源VCCに接続されている。
図5の動作タイミング図を参照しながら動作について説明する。先ず、入力信号I4が“L”レベルであるとき、信号発生回路401においては、入力信号I1は“L”レベルで、ノードN401は“L”レベルで、入力信号S1は第1の電圧源VCCからNチャネル型MOSトランジスタQn401のしきい値(Vtn)だけ低い電位(VCC−Vtn)である。電圧レベル変換回路101においては第1の関連技術と同様に、ノードN101は“L”レベルであり、Nチャネル型MOSトランジスタQn102はオフ、Pチャネル型MOSトランジスタQp102はオンであり、出力信号O1が第2の電圧源VPPで“H”レベルであり、Pチャネル型MOSトランジスタQp101は完全にオフする。
次に、入力信号I4が“L”レベルから“H”レベルに遷移すると、信号発生回路401においては、ノードN402から入力信号I1の遅延時間の間にノードN401は“L”レベルから“H”レベルのパルス信号を発生する。このため、キャパシタC401を介してノードN401と接続された入力信号S1は電位(VCC−Vtn)から電位(2×VCC−Vtn)のパルス信号を発生する。電圧レベル変換回路101においては、入力信号I1が入力信号I4から遅延して“L”レベルから“H”レベルに遷移し、Nチャネル型MOSトランジスタQn102は完全にオンする。ノードN101は、入力信号S1が既に電位(VCC−Vtn)から電位(VCC−2×Vtn)となっているため電位(2×VCC−Vtn)とVCCのうちの低い方の電圧となる。たとえばVCC=1.5V、Vtn=0.7Vとすると、ノードN101は電位VCCとなる。このようにノードN101が電位VCCとなるため、Pチャネル型MOSトランジスタQp102はほぼオフとなる。次に出力信号O1が“L”レベルとなり、Pチャネル型MOSトランジスタQp101が完全にオンし、ノードN101は第2の電圧源VPPの電位となり、Pチャネル型MOSトランジスタQp102は完全にオフとなる。
この電圧レベル変換回路101の特徴は、入力信号I1が“L”レベルから“H”レベルに遷移するとき、入力信号S1は既に第1の電圧源VCC以上に昇圧されており、第1の関連技術よりも速くノードN101を第1の電圧源VCCの電位とすることによりPチャネル型MOSトランジスタQp102をほぼオフさせる。これによってNチャネル型MOSトランジスタQn102とPチャネル型MOSトランジスタQp102とを介して第2の電圧源VPPから接地電圧源VSSに流れる貫通電流を抑えるとともに出力信号O1の電圧レベルをすばやく“L”レベルに確定できる。特に、第1の電圧源VCCが低電圧であるときや、第1の電圧源VCCと第2の電圧源VPPとの電位差が大きいときで出力信号O1の電圧レベルをすばやく“L”レベルに確定できる。
〔第3関連技術〕
本発明の電圧レベル変換回路の第3の関連技術について説明する。
図6が回路構成を示す図、図7が動作タイミング図である。I6は入力信号、O6は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、601は電圧レベル変換回路、Qn601〜Qn602はNチャネル型MOSトランジスタ、Qp601〜Qp602はPチャネル型MOSトランジスタ、C601はキャパシタ、61は信号遅延回路、N601〜N602はノード名である。
図6の回路構成について説明する。入力信号I6がNチャネル型MOSトランジスタQn601のソースとNチャネル型MOSトランジスタQn602のゲートとに接続されている。Nチャネル型MOSトランジスタQn601のゲートがVCCに接続され、Nチャネル型MOSトランジスタQn602のソースがVSSに接続されている。また、Pチャネル型MOSトランジスタQp601のソースとPチャネル型MOSトランジスタQp602のソースとが第2の電圧源VPPに接続されている。
Nチャネル型MOSトランジスタQn601のドレインとPチャネル型MOSトランジスタQp601のドレインとPチャネル型MOSトランジスタQp602のゲートとが接続され、出力信号O6がNチャネル型MOSトランジスタQn602のドレインとPチャネル型MOSトランジスタQp601のゲートとPチャネル型MOSトランジスタQp602のドレインとに接続されている。入力信号I6と同相で遅延した信号はノードN602に取り出され、ノードN601とノードN602との間にキャパシタC601が接続されている。
前記信号遅延回路61と、キャパシタC601との直列回路により信号昇圧回路62を構成する。
図7の動作タイミング図を参照しながら動作について説明する。先ず、入力信号I6が“L”レベルであるとき、ノードN601は“L”レベル、ノードN602は“L”レベル、Nチャネル型MOSトランジスタQn602はオフ、Pチャネル型MOSトランジスタQp602はオンであり、出力信号O6が第2の電圧源VPPの電位で“H”レベルであり、Pチャネル型MOSトランジスタQp601は完全にオフする。次に、入力信号I6が“L”レベルから“H”レベルに遷移すると、ノードN601は電位(VCC−Vtn)となる。その後ノードN602が“L”レベルから“H”レベルに遷移し、ノードN601は電位(2×VCC−Vtn)となる。
入力信号I6が“H”レベルであるからNチャネル型MOSトランジスタQn602は完全にオン、ノードN601は電位(2×VCC−Vtn)となり、Pチャネル型MOSトランジスタQp602はほぼあるいは完全にオフとなる。次に出力信号O6が“L”レベルとなり、Pチャネル型MOSトランジスタQp601が完全にオンし、ノードN601は第2の電圧源VPPの電位となり、Pチャネル型MOSトランジスタQp602は完全にオフとなる。
この電圧レベル変換回路601の特徴は、入力信号I6が“L”レベルから“H”レベルに遷移するとき、ノードN601が電位(2×VCC−Vtn)のようにVCC以上とすることにより、Pチャネル型MOSトランジスタQp602をほぼオフさせることができ、よってNチャネル型MOSトランジスタQn602とPチャネル型MOSトランジスタQp602を介して第2の電圧源VPPから接地電圧源VSSに流れる貫通電流を抑えることができる。また出力信号O6の電圧レベルを速く“L”レベルに確定できる。特に、第1の電圧源VCCが低電圧であるときや、第1の電圧源VCCと第2の電圧源VPPとの電位差が大きいときにも、出力信号O6の電圧レベルを速く“L”レベルに確定できる。
〔第4関連技術〕
本発明の電圧レベル変換回路の第4の関連技術について説明する。この第4の関連技術は上記の第2の関連技術と第3の関連技術を合わせたものである。
図8が回路構成を示す図、図9が動作タイミング図である。I8、S8は入力信号、O8は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、801は電圧レベル変換回路、Qn801〜Qn802はNチャネル型MOSトランジスタ、Qp801〜Qp802はPチャネル型MOSトランジスタ、C801はキャパシタ、N801〜N802はノード名である。
図8の回路構成について説明する。電圧レベル変換回路801は、入力信号I8がNチャネル型MOSトランジスタQn801のソースとNチャネル型MOSトランジスタQn802のゲートとに接続されている。Nチャネル型MOSトランジスタQn801のゲートが入力信号S8に接続され、Nチャネル型MOSトランジスタQn802のソースが接地電圧源VSSに接続され、Pチャネル型MOSトランジスタQp801のソースとPチャネル型MOSトランジスタQp802のソースが第2の電圧源VPPに接続されている。
また、Nチャネル型MOSトランジスタQn801のドレインとPチャネル型MOSトランジスタQp801のドレインとPチャネル型MOSトランジスタQp802のゲートとが接続されている。出力信号O8がNチャネル型MOSトランジスタQn802のドレインとPチャネル型MOSトランジスタQp801のゲートとPチャネル型MOSトランジスタQp802のドレインとに接続され、入力信号I8と同相で遅延した信号がノードN802に取り出され、ノードN801とノードN802との間にキャパシタC801が接続されている。入力信号I8とS8の関係は上記第2の関連技術に示した図4の入力信号I1が入力信号I8に相当し、入力信号S1が入力信号S8に相当する回路である。
図9の動作タイミング図を参照しながら動作について説明する。ここで、図8の入力信号I8、S8は図4の入力信号I1、S1が入力される。先ず、図4の信号発生回路401において、入力信号I4が“L”レベルであるとき、信号I8(I1)は“L”レベルで、ノードN401は“L”レベルで、入力信号S8(S1)は第1の電圧源VCCからNチャネル型MOSトランジスタQn401のしきい電位(Vtn)だけ低い電位(VCC−Vtn)である。
図8の電圧レベル変換回路801においては、入力信号I8が“L”レベルで、ノードN801は“L”レベル、ノードN802は“L”レベル、Nチャネル型MOSトランジスタQn802はオフ、Pチャネル型MOSトランジスタQp802はオンであり、出力信号O8が第2の電圧源VPPで“H”レベルであり、Pチャネル型MOSトランジスタQp801は完全にオフする。次に、入力信号I4が“L”レベルから“H”レベルに遷移すると、図4の信号発生回路401において、ノードN402から入力信号I8(I1)の遅延時間の間にノードN401は“L”レベルから“H”レベルとなるパルス信号を発生する。このため、キャパシタC401を介してノードN401と接続された入力信号S8(S1)は電位(VCC−Vtn)から電位(2×VCC−Vtn)のパルス信号を発生する。
図8の電圧レベル変換回路801においては、入力信号I8が入力信号I4から遅延して“L”レベルから“H”レベルに遷移し、Nチャネル型MOSトランジスタQn802は完全にオンしている。ノードN801は、入力信号S8が既に電位(VCC−Vtn)から電位(VCC−2×Vtn)となっているため、電位(2×VCC−Vtn)と第1の電圧源VCCの電位とのうち低い方の電圧となる。たとえばVCC=1. 5V、Vtn=0. 7Vとすると、ノードN801は第1の電圧源VCCの電位となる。その後、ノードN802が“L”レベルから“H”レベルに遷移し、ノードN801は電位(2×VCC)となる。このため、Pチャネル型MOSトランジスタQp802はほぼオフとなる。次に出力信号O8が“L”レベルとなり、Pチャネル型MOSトランジスタQp801が完全にオンし、ノードN801は第2の電圧源VPPの電位となり、Pチャネル型MOSトランジスタQp802は完全にオフとなる。
この電圧レベル変換回路801の特徴は、上記の第2の関連技術と第3の関連技術のそれぞれの特徴を有し、入力信号I8が“L”レベルから“H”レベルに遷移するとき出力信号O8の電圧レベルを速く“L”レベルに確定できる。
〔第5関連技術〕
本発明の電圧レベル変換回路の第5の関連技術について説明する。
図10が回路構成を示す図、図11が動作タイミング図である。図10において、I10は入力信号、O10は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、1001は電圧レベル変換回路、Qn1001、Qn1002はNチャネル型MOSトランジスタ、Qn1003はNチャネル型MOSトランジスタ(第4のNチャネル型MOSトランジスタ)、Qp1001、Qp1002はPチャネル型MOSトランジスタ、Qp1003はPチャネル型MOSトランジスタ(第3のPチャネル型MOSトランジスタ)、Qp1004はPチャネル型MOSトランジスタ(第5のPチャネル型MOSトランジスタ)、Qp1005はPチャネル型MOSトランジスタ(第4のPチャネル型MOSトランジスタ)、N1001〜N1003はノード名である。
図10の回路構成について説明する。電圧レベル変換回路1001は、入力信号I10がNチャネル型MOSトランジスタQn1001のソースとNチャネル型MOSトランジスタQn1002のゲートとに接続され、ノードN1002がNチャネル型MOSトランジスタQn1001のゲートとPチャネル型MOSトランジスタQp1004のドレインとPチャネル型MOSトランジスタQp1005のドレインとに接続されている。
また、Nチャネル型MOSトランジスタQn1002のソースが接地電圧源VSSに接続され、Pチャネル型MOSトランジスタQp1001〜Pチャネル型MOSトランジスタQp1003、Pチャネル型MOSトランジスタQp1005のソースが第2の電圧源VPPに接続されている。Pチャネル型MOSトランジスタQp1004のソースが第1の電圧源VCCに接続され、ノードN1001がNチャネル型MOSトランジスタQn1001のドレインとPチャネル型MOSトランジスタQp1001のドレインとPチャネル型MOSトランジスタQp1002のゲートとに接続されている。
また、出力信号O10がNチャネル型MOSトランジスタQn1002のドレインとPチャネル型MOSトランジスタQp1001のゲートとPチャネル型MOSトランジスタQp1004のゲートとPチャネル型MOSトランジスタQp1002のドレインとPチャネル型MOSトランジスタQp1003のゲートとNチャネル型MOSトランジスタQn1003のゲートとに接続されている。ノードN1003がPチャネル型MOSトランジスタQp1003のドレインとNチャネル型MOSトランジスタQn1003のドレインとPチャネル型MOSトランジスタQp1005のゲートとに接続され、Nチャネル型MOSトランジスタQn1003のソースが接地電圧源VSSに接続された回路構成である。
前記第3ないし第5のPチャネル型MOSトランジスタQp1003〜Qp1005及び第4のNチャネル型MOSトランジスタQn1003により、電位制御回路(電荷供給回路)100を構成する。
図11の動作タイミング図を参照しながら動作について説明する。先ず、入力信号I10が“L”レベルであるとき、ノードN1001は“L”レベル、Nチャネル型MOSトランジスタQn1002はオフ、Pチャネル型MOSトランジスタQp1002はオンである。出力信号O10は第2の電圧源VPPで“H”レベルである。この時Nチャネル型MOSトランジスタQn1003はオン、Pチャネル型MOSトランジスタQp1003はオフであり、ノードN1003は“L”レベルであるのでPチャネル型MOSトランジスタQp1001、Pチャネル型MOSトランジスタQp1004は完全にオフ、Pチャネル型MOSトランジスタQp1005はオンとなっている。ノードN1002は第2の電圧源VPPの電位である。
次に、入力信号I10が“L”レベルから“H”レベルに遷移すると、ノードN1001は電位(VPP−Vtn)とVCCとのうち電圧の低い方になる。たとえばVPP=3.0V、VCC=1.5V、Vtn=0.7Vとすると、ノードN1001はVCC=1.5Vとなる。この後、Nチャネル型MOSトランジスタQn1002はオン、Pチャネル型MOSトランジスタQp1002はほぼオフとなる。また、出力信号O10は“L”レベル、Nチャネル型MOSトランジスタQn1003はオフ、Pチャネル型MOSトランジスタQp1003はオンとなる。この時、ノードN1003は電位VPPで、Pチャネル型MOSトランジスタQp1001と、Pチャネル型MOSトランジスタQp1004はオン、Pチャネル型MOSトランジスタQp1005はオフとなり、ノードN1001は第2の電圧源VPPの電位となる。さらに、ノードN1002は第1の電圧源VCCの電位となり、Pチャネル型MOSトランジスタQp1002は完全にオフする。
この電圧レベル変換回路の特徴は、入力信号I10が“L”レベルから“H”レベルに遷移するとき、ノードN1002が第1の電圧源VCC以上の電位でありノードN1001を第1の電圧源VCCとすることによりPチャネル型MOSトランジスタQp1002をほぼオフさせる。これによってNチャネル型MOSトランジスタQn1002とPチャネル型MOSトランジスタQp1002とを介して第2の電圧源VPPから接地電圧源VSSに流れる貫通電流を抑えるとともに、出力信号O10の電圧レベルを速く“L”レベルに確定できることである。特に、第1の電圧源VCCが低電圧であるときや、第1の電圧源VCCと第2の電圧源VPPとの電位差が大きいときにも、出力信号O10の電圧レベルを速く“L”レベルに確定できる。
〔第6関連技術〕
本発明の電圧レベル変換回路の第6の関連技術について説明する。
図12が回路構成を示す図、図13が動作タイミング図である。I12は入力信号、O12は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、1201は電圧レベル変換回路、Qn1201及びQn1202はNチャネル型MOSトランジスタ、Qn1203はNチャネル型MOSトランジスタ(第5のNチャネル型MOSトランジスタ)、Qn1204はNチャネル型MOSトランジスタ(第6のNチャネル型MOSトランジスタ(第3のNチャネル型MOSスイッチ素子))、Qp1201及びQp1202はPチャネル型MOSトランジスタ、Qp1203はPチャネル型MOSトランジスタ(第6のPチャネル型MOSトランジスタ)、N1201、N1203はノード名である。
図12の回路構成について説明する。電圧レベル変換回路1201は、入力信号I12がNチャネル型MOSトランジスタQn1201のソースとNチャネル型MOSトランジスタQn1204のソースとNチャネル型MOSトランジスタQn1202のゲートとに接続されている。Nチャネル型MOSトランジスタQn1202のソースとNチャネル型MOSトランジスタQn1203のソースとが接地電圧源VSSに接続され、Pチャネル型MOSトランジスタQp1201のソースとPチャネル型MOSトランジスタQp1202のソースとが第2の電圧源VPPに接続され、Pチャネル型MOSトランジスタQp1203とQp1204のソースとが第1の電圧源VCCに接続されている。
また、ノードN1201がNチャネル型MOSトランジスタQn1201のドレインとNチャネル型MOSトランジスタQn1204のドレインとPチャネル型MOSトランジスタQp1201のドレインとPチャネル型MOSトランジスタQp1202のゲートとに接続されている。また、出力信号O12がNチャネル型MOSトランジスタQn1202のドレインとPチャネル型MOSトランジスタQp1201のゲートとPチャネル型MOSトランジスタQp1202のドレインとPチャネル型MOSトランジスタQp1203のゲートとNチャネル型MOSトランジスタQn1203のゲートとに接続されている。ノードN1203がPチャネル型MOSトランジスタQp1203のドレインとNチャネル型MOSトランジスタQn1203のドレインとNチャネル型MOSトランジスタQn1204のゲートとに接続された回路構成である。
前記第5及び第6のNチャネルMOSトランジスタQn1203、Qn1204並びに第6のPチャネル型MOSトランジスタQp1203により、電位制御回路(電荷供給回路)120を構成する。
図13の動作タイミング図を参照しながら動作について説明する。先ず、入力信号I12が“L”レベルであるとき、ノードN1201は“L”レベル、Nチャネル型MOSトランジスタQn1202はオフ、Pチャネル型MOSトランジスタQp1202はオンである。出力信号O12が第2の電圧源VPPで“H”レベルである。この時、Nチャネル型MOSトランジスタQn1203はオン、Pチャネル型MOSトランジスタQp1203はオフであり、ノードN1203は“L”レベルである。また、Nチャネル型MOSトランジスタQn1201はオン、Nチャネル型MOSトランジスタQn1204はオフ、Pチャネル型MOSトランジスタQp1201はオフである。
次に、入力信号I12が“L”レベルから“H”レベルに遷移すると、はじめは出力信号O12が第2の電圧源VPPの電位であるため、ノードN1201は電位(VPP−Vtn)と第1の電圧源VCCの電位とのうち電圧の低い方になる。たとえばVPP=3.0V、VCC=1.5V、Vtn=0.7Vとすると、ノードN1201はVCC=1.5Vとなる。
その後、Nチャネル型MOSトランジスタQn1202はオン、Pチャネル型MOSトランジスタQp1202はほぼオフであり、出力信号O12が“L”レベルとなり、Nチャネル型MOSトランジスタQn1203はオフ、Pチャネル型MOSトランジスタQp1203はオンとなり、ノードN1203は第1の電圧源VCCの電位となり、Nチャネル型MOSトランジスタQn1201はオフ、Nチャネル型MOSトランジスタQn1204はオン、Pチャネル型MOSトランジスタQp1201はオンとなって、ノードN1201は第2の電圧源VPPの電位となり、Pチャネル型MOSトランジスタQp1202は完全にオフする。
この電圧レベル変換回路の特徴は、入力信号I12が“L”レベルから“H”レベルに遷移するとき、ノードN1201を第1の電圧源VCCの電位とすることにより、Pチャネル型MOSトランジスタQp1202をほぼオフさせることになる。これによって、Nチャネル型MOSトランジスタQn1202とPチャネル型MOSトランジスタQp1202を介して第2の電圧源VPPから接地電圧源VSSに流れる貫通電流を抑えるとともに出力信号O12の電圧レベルを速く“L”レベルに確定できる。特に、第1の電圧源VCCが低電圧であるときや、第1の電圧源VCCと第2の電圧源VPPとの電位差が大きいときにも、出力信号O12の電圧レベルを速く“L”レベルに確定できる。
〔第7関連技術〕
本発明の電圧レベル変換回路の第7の関連技術について説明する。
図14が回路構成を示す図、図15が動作タイミング図である。I14は入力信号、O14は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、1401は電圧レベル変換回路、Qn1401及びQn1402はNチャネル型MOSトランジスタ、Qn1404はNチャネル型MOSトランジスタ(第7のNチャネル型MOSトランジスタ)、Qp1401〜Qp1402はPチャネル型MOSトランジスタ、N1401はノード名である。
図14の回路構成について説明する。電圧レベル変換回路1401は、入力信号I14がNチャネル型MOSトランジスタQn1401のソースとNチャネル型MOSトランジスタQn1404のソースとNチャネル型MOSトランジスタQn1404のゲートとNチャネル型MOSトランジスタQn1402のゲートとに接続されている。Nチャネル型MOSトランジスタQn1402のソースが接地電圧源VSSに接続され、Pチャネル型MOSトランジスタQp1401のソースとPチャネル型MOSトランジスタQp1402のソースとが第2の電圧源VPPに接続されている。
また、ノードN1401がNチャネル型MOSトランジスタQn1401のドレインとNチャネル型MOSトランジスタQn1404のドレインとPチャネル型MOSトランジスタQp1401のドレインとPチャネル型MOSトランジスタQp1402のゲートとに接続されている。さらに出力信号O14はNチャネル型MOSトランジスタQn1402のドレインとPチャネル型MOSトランジスタQp1401のゲートとPチャネル型MOSトランジスタQp1402のドレインとNチャネル型MOSトランジスタQn1401のゲートとに接続されている。
前記第7のNチャネル型MOSトランジスタQn1404により、電位制御回路(電荷供給回路)140を構成している。
図15の動作タイミング図を参照しながら動作について説明する。先ず、入力信号I14が“L”レベルであるとき、ノードN1401は“L”レベル、Nチャネル型MOSトランジスタQn1402はオフ、Nチャネル型MOSトランジスタQn1404はオフ、Pチャネル型MOSトランジスタQp1402はオンである。出力信号O14が第2の電圧源VPPで“H”レベルである。Pチャネル型MOSトランジスタQp1401はオフ、Nチャネル型MOSトランジスタQn1401はオンである。次に、入力信号I14が“L”レベルから“H”レベルに遷移すると、Nチャネル型MOSトランジスタQn1402はオン、はじめは出力信号O14が第2の電圧源VPPであるため、ノードN1401は電位(VPP−Vtn)とVCCのうち電圧の低い方になる。たとえばVPP=3.0V、VCC=1.5V、Vtn=0.7Vとすると、ノードN1401はVCC=1.5Vとなる。
この後、Pチャネル型MOSトランジスタQp1402はほぼオフとなり、出力信号O14が“L”レベルとなる。さらに、Pチャネル型MOSトランジスタQp1401はオン、Nチャネル型MOSトランジスタQn1401はオフ、ノードN1401は第2の電圧源VPPの電位となり、Pチャネル型MOSトランジスタQp1402は完全にオフとなる。
この電圧レベル変換回路の特徴は、入力信号I14が“L”レベルから“H”レベルに遷移するとき、ノードN1401を第1の電圧源VCCの電位とすることによりPチャネル型MOSトランジスタQp1402をほぼオフさせることができる。これによって、Nチャネル型MOSトランジスタQn1402とPチャネル型MOSトランジスタQp1402を介して第2の電圧源VPPから接地電圧源VSSに流れる貫通電流を抑えるとともに出力信号O14の電圧レベルを速く“L”レベルに確定できる。特に、第1の電圧源VCCが低電圧であるときや、第1の電圧源VCCと第2の電圧源VPPとの電位差が大きいときにも、出力信号O14の電圧レベルを速く“L”レベルに確定できる。
〔第8関連技術〕
本発明の電圧レベル変換回路の第8の関連技術について説明する。
図16が回路構成を示す図である。同図において、I16は入力信号、O16は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、1601は電圧レベル変換回路(レベルシフタ)、Qn1601はNチャネル型MOSトランジスタ(第1のNチャネル型MOSスイッチ素子)、Qn1602はNチャネル型MOSトランジスタ(第2のNチャネル型MOSスイッチ素子)、Qp1601はPチャネル型MOSトランジスタ(第1のPチャネル型MOSトランジスタ)、Qp1602はPチャネル型MOSトランジスタ(第2のPチャネル型MOSトランジスタ)、Qp1603はPチャネル型MOSトランジスタ(第7のPチャネル型MOSトランジスタ)、N1601はノード名である。
図16の回路構成について説明する。電圧レベル変換回路1601は、入力信号I16がNチャネル型MOSトランジスタQn1601のソースとNチャネル型MOSトランジスタQn1602のゲートとPチャネル型MOSトランジスタQp1603のゲートに接続されている。また、Nチャネル型MOSトランジスタQn1601のゲートが第1の電圧源VCCに接続され、Nチャネル型MOSトランジスタQn1602のソースはVSSに接続されている。さらにノードN1601はNチャネル型MOSトランジスタQn1601のドレインとPチャネル型MOSトランジスタQp1601のドレインとPチャネル型MOSトランジスタQp1602のゲートとに接続されている。
Pチャネル型MOSトランジスタQp1601のソースとPチャネル型MOSトランジスタQp1603のソースとが第2の電圧源VPPに接続され、Pチャネル型MOSトランジスタQp1603のドレインがPチャネル型MOSトランジスタQp1602のソースに接続されている。さらに、出力信号O16がNチャネル型MOSトランジスタQn1602のドレインとPチャネル型MOSトランジスタQp1601のゲートとPチャネル型MOSトランジスタQp1602のドレインとに接続された回路構成である。
既述の通り、Nチャネル型MOSスイッチ素子Qn1601の接続構成により、入力信号I16を反転する信号反転回路を兼用している。
また、第7のPチャネル型MOSトランジスタQp1603により、早期カットオフ回路160を構成している。
図16の電圧レベル変換回路の特徴は、Pチャネル型MOSトランジスタQp1602のソースと第2の電圧源VPPとの間にPチャネル型MOSトランジスタQp1603が接続され、Pチャネル型MOSトランジスタQp1603のゲートが入力信号I16であることにより、入力信号I16が第1の電圧源VCCであるときノードN1601は電位(VCC−Vtn)であり、Pチャネル型MOSトランジスタQp1602のオフ状態よりもさらにPチャネル型MOSトランジスタQp1603はオフ状態となり、出力信号O16の電圧レベルを速く“L”レベルに確定できることである。例えば、VCC=3V、VPP=12Vの時、約1/2の時間で確定できる。また、電圧レベルが速く確定するため貫通消費電流を抑えることもできる。
〔第9関連技術〕
本発明の電圧レベル変換回路の第9の関連技術について説明する。
図17が回路構成を示す図である。I17は入力信号、O17は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、1701は電圧レベル変換回路、Qn1701〜Qn1702はNチャネル型MOSトランジスタ、Qp1701及びQp1702はPチャネル型MOSトランジスタ、Qp1703はPチャネル型MOSトランジスタ(第7のPチャネル型MOSトランジスタ)、N1701はノード名である。
図17の回路構成について説明する。電圧レベル変換回路1701は、入力信号I17がNチャネル型MOSトランジスタQn1701のソースとNチャネル型MOSトランジスタQn1702のゲートとPチャネル型MOSトランジスタQp1703のゲートに接続され、Nチャネル型MOSトランジスタQn1701のゲートがVCCに接続されている。Nチャネル型MOSトランジスタQn1702のソースは接地電圧源VSSに接続され、ノードN1701がNチャネル型MOSトランジスタQn1701のドレインとPチャネル型MOSトランジスタQp1701のドレインとPチャネル型MOSトランジスタQp1702のゲートとに接続されている。
また、Pチャネル型MOSトランジスタQp1701のソースとPチャネル型MOSトランジスタQp1702のソースとが第2の電圧源VPPに接続されている。また、Pチャネル型MOSトランジスタQp1702のドレインがPチャネル型MOSトランジスタQp1703のソースに接続されている。さらに、出力信号O17はNチャネル型MOSトランジスタQn1702のドレインとPチャネル型MOSトランジスタQp1701のゲートとPチャネル型MOSトランジスタQp1703のドレインとに接続されている。
前記第7のPチャネル型MOSトランジスタQp1703により、早期カットオフ回路170を構成している。
図17の電圧レベル変換回路1701の特徴は、第8の関連技術と同様でPチャネル型MOSトランジスタQp1703のソースと第2の電圧源VPPとの間にPチャネル型MOSトランジスタQp1702が接続され、Pチャネル型MOSトランジスタQp1703のゲートが入力信号I17であることで、入力信号I17が第1の電圧源VCCであるとき、ノードN1701は電位(VCC−Vtn)であり、Pチャネル型MOSトランジスタQp1702のオフ状態よりもさらにPチャネル型MOSトランジスタQp1703はオフ状態となる。これによって出力信号O17の電圧レベルを速く“L”レベルに確定できることである。
尚、前記第8及び第9の関連技術では、各第3のPチャネル型トランジスタQP1603、QP1703を第2のPチャネル型トランジスタQP1602、QP1702と直列に接続したが、その他、図示しないが、この各第3のPチャネル型トランジスタQP1603、QP1703を第1のPチャネル型トランジスタQP1601、QP1701と直列に接続しても同様の効果が得られる。
〔第10関連技術〕
本発明の電圧レベル変換回路の第10の関連技術について説明する。この第10の関連技術は上記第5の関連技術と第8の関連技術を合成したものである。
図18が回路構成を示す図である。I18は入力信号、O18は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、1801は電圧レベル変換回路、Qn1801〜Qn1803はNチャネル型MOSトランジスタ、Qp1801〜Qp1806はPチャネル型MOSトランジスタ、N1801〜N1803はノード名である。
図18の回路構成について説明する。電圧レベル変換回路1801は、入力信号I18がNチャネル型MOSトランジスタQn1801のソースとNチャネル型MOSトランジスタQn1802のゲートとPチャネル型MOSトランジスタQp1806のゲートに接続され、ノードN1802がNチャネル型MOSトランジスタQn1801のゲートとPチャネル型MOSトランジスタQp1804のドレインとPチャネル型MOSトランジスタQp1805のドレインとに接続されている。また、Nチャネル型MOSトランジスタQn1802のソースは接地電圧源VSSに接続され、Pチャネル型MOSトランジスタQp1801、Pチャネル型MOSトランジスタQp1803、Pチャネル型MOSトランジスタQp1805〜Qp1806のソースは第2の電圧源VPPに接続される。
Pチャネル型MOSトランジスタQp1804のソースが第1の電圧源VCCに接続され、ノードN1801がNチャネル型MOSトランジスタQn1801のドレインとPチャネル型MOSトランジスタQp1801のドレインとPチャネル型MOSトランジスタQp1802のゲートとに接続されている。また、Pチャネル型MOSトランジスタQp1802のソースとPチャネル型MOSトランジスタQp1806のドレインが接続され、出力信号O18はNチャネル型MOSトランジスタQn1802のドレインとPチャネル型MOSトランジスタQp1801のゲートとPチャネル型MOSトランジスタQp1804のゲートとPチャネル型MOSトランジスタQp1802のドレインとPチャネル型MOSトランジスタQp1803のゲートとNチャネル型MOSトランジスタQn1803のゲートとに接続されている。また、ノードN1803はPチャネル型MOSトランジスタQp1803のドレインとNチャネル型MOSトランジスタQn1803のドレインとPチャネル型MOSトランジスタQp1805のゲートとに接続され、Nチャネル型MOSトランジスタQn1803のソースが接地電圧源VSSに接続された回路構成である。
この電圧レベル変換回路1801の特徴は、上記第5の関連技術と第8の関連技術との両特徴を備え入力信号I18が“L”レベルから“H”レベルに遷移するとき、出力信号O18の電圧レベルをより速く“L”レベルに確定できることである。
〔第11関連技術〕
本発明の電圧レベル変換回路の第11の関連技術について説明する。この第11の関連技術は上記第7の関連技術と第9の関連技術を合成したものである。
図19が回路構成を示す図である。I19は入力信号、O19は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、1901は電圧レベル変換回路、Qn1901〜Qn1902、Qn1904はNチャネル型MOSトランジスタ、Qp1901〜Qp1903はPチャネル型MOSトランジスタ、N1901はノード名である。
図19の回路構成について説明する。電圧レベル変換回路1901は、入力信号I19がNチャネル型MOSトランジスタQn1901のソースとNチャネル型MOSトランジスタQn1904のソースとNチャネル型MOSトランジスタQn1904のゲートとNチャネル型MOSトランジスタQn1902のゲートとPチャネル型MOSトランジスタQp1903のゲートとに接続されている。Nチャネル型MOSトランジスタQn1902のソースは接地電圧源VSSに接続され、Pチャネル型MOSトランジスタQp1901のソースとPチャネル型MOSトランジスタQp1902のソースとが第2の電圧源VPPに接続されている。
ノードN1901はNチャネル型MOSトランジスタQn1901のドレインと、Nチャネル型MOSトランジスタQn1904のドレインとPチャネル型MOSトランジスタQp1901のドレインとPチャネル型MOSトランジスタQp1902のゲートとに接続され、Pチャネル型MOSトランジスタQp1902のドレインとPチャネル型MOSトランジスタQp1903のソースとが接続されている。さらに、出力信号O19はNチャネル型MOSトランジスタQn1902のドレインとPチャネル型MOSトランジスタQp1901のゲートとPチャネル型MOSトランジスタQp1903のドレインとNチャネル型MOSトランジスタQn1901のゲートとに接続されている。
この電圧レベル変換回路1901の特徴は、上記第5の関連技術と第8の関連技術との両特徴を備え入力信号I19が“L”レベルから“H”レベルに遷移するとき、出力信号O19の電圧レベルをより速く“L”レベルに確定できることである。
〔第12関連技術〕
本発明の電圧レベル変換回路の第12の関連技術について説明する。この第12の関連技術は複数個の電圧レベル変換部により構成されたものである。
図20が回路構成を示す図である。I20は入力信号、O20は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、2011〜2013は電圧レベル変換部、2001は前記電圧レベル変換部2011〜2013により構成された電圧レベル変換部、Qn2001〜Qn2032はNチャネル型MOSトランジスタ、Qp2011〜Qp2032はPチャネル型MOSトランジスタ、N2001〜N2004はノード名である。
図20の回路構成について説明する。電圧レベル変換回路2001は電圧レベル変換部2011〜2013と2個のNチャネル型MOSトランジスタQN2001、Qn2002とで構成されており、電圧レベル変換部2011により入力信号の第1の電圧源VCCをノードN2001の電圧レベル電位(VPP−2×Vtn)に変換し、電圧レベル変換部2012によりノードN2001の電圧レベル(VPP−2×Vtn)をノードN2002の電圧レベル(VPP−Vtn)に変換し、電圧レベル変換部2013によりノードN2001の電圧レベル(VPP−Vtn)を出力信号の第2の電圧源VPPに変換する。ここで示されている電圧レベル変換部2011〜2013は図30の従来例と同様のものである。
ノードN2002はゲートとソースが第2の電圧源VPPに接続されたNチャネル型MOSトランジスタQn2002のドレインで、ノードN2001はゲートとソースがノードN2002に接続されたNチャネル型MOSトランジスタQn2001のドレインである。この関連技術では電圧レベル変換部2011〜2013を図22の従来例のもので構成しているが、上記で示した本発明の電圧レベル変換回路の第1の関連技術〜第11の関連技術で構成することも可能である。
この電圧レベル変換回路の特徴は、複数個の電圧レベル変換部により入力信号の第1の電圧源VCCの電位を複数の電圧レベルを介して出力信号の第2の電圧源VPPの電位に変換するため、第1の電圧源VCCと第2の電圧源VPPの電位差が大きいときにも確実に出力信号の電圧レベルを確定できる。
〔第13関連技術〕
本発明の電圧レベル変換回路の第13の関連技術について説明する。この第13の関連技術は複数個の電圧レベル変換部により構成されたものである。
図21が回路構成を示す図である。同図において、I21は入力信号、O21は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、2111〜2113は電圧レベル変換部、2114及び2115は否定回路(論理回路)、2101は電圧レベル変換回路、Qn2101〜Qn2151はNチャネル型MOSトランジスタ、Qp2111〜Qp2151はPチャネル型MOSトランジスタ、N2101〜N2106はノード名である。電圧レベル変換部2111において、Pチャネル型MOSトランジスタQp2113及びNチャネル型MOSトランジスタQn2113により、電位確定手段211を構成し、電圧レベル変換部2112において、Pチャネル型MOSトランジスタQp2123及びNチャネル型MOSトランジスタQn2123により、電位確定手段212を構成し、電圧レベル変換部2113において、Pチャネル型MOSトランジスタQp2133及びNチャネル型MOSトランジスタQn2133により、電位確定手段213を構成する。
図21の回路構成について説明する。電圧レベル変換回路2101は電圧レベル変換部2111〜2113と否定回路2114〜2115とMOSトランジスタで構成されている。電圧レベル変換部2111により入力信号の第1の電圧源VCCの電位をノードN2101の電圧レベル(VPP−2×Vtn)に変換し、電圧レベル変換部2112によりノードN2101の電圧レベル(VPP−2×Vtn)をノードN2102の電圧レベル(VPP−Vtn)に変換し、電圧レベル変換部2113によりノードN2101の電圧レベル(VPP−Vtn)を出力信号の第2の電圧源VPPに変換するものである。
先ずここで示されている電圧レベル変換部2111〜2113の回路構成について説明する。電圧レベル変換部2111〜2113はすべて同じ回路構成であるので電圧レベル変換部2113を取り上げて説明する。第1の入力信号であるノードN2104はNチャネル型MOSトランジスタQn2131のソースとNチャネル型MOSトランジスタQn2132のゲートに接続されている。また、Nチャネル型MOSトランジスタQn2131のゲートが第1の入力信号の電圧レベルであるノードN2102に接続され、第2の入力信号であるノードN2106がNチャネル型MOSトランジスタQn2133のゲートとPチャネル型MOSトランジスタQp2133のゲートとに接続されている。
Nチャネル型MOSトランジスタQn2131のドレインとPチャネル型MOSトランジスタQp2132のゲートとPチャネル型MOSトランジスタQp2131のドレインとは接続され、Pチャネル型MOSトランジスタQp2132のドレインとPチャネル型MOSトランジスタQp2133のソースとが接続されている。さらに、出力信号O21はNチャネル型MOSトランジスタQn2133のドレインとPチャネル型MOSトランジスタQp2133のドレインとPチャネル型MOSトランジスタQp2131のゲートとに接続されている。
Nチャネル型MOSトランジスタQn2132のソースとNチャネル型MOSトランジスタQn2133のソースとは接地電圧源VSSに接続され、Pチャネル型MOSトランジスタQp2131のソースとPチャネル型MOSトランジスタQp2132のソースとは出力信号の電圧レベルである第2の電圧源VPPに接続されている。また否定回路2114〜2115は第1の電圧源VCCを電圧源とする否定回路である。
次に電圧レベル変換回路2101の構成について説明する。
ノードN2102は、ゲートとソースが第2の電圧源VPPに接続されたNチャネル型MOSトランジスタQn2102のドレインである。ノードN2101は、ゲートとソースがノードN2102に接続されたNチャネル型MOSトランジスタQn2101のドレインである。
電圧レベル変換部2111において、第1の入力信号と第2の入力信号として、入力信号I21が接続されている。Nチャネル型MOSトランジスタQn2111のゲートは第1の入力信号の電圧レベルである第1の電圧源VCCに接続され、Pチャネル型MOSトランジスタQp2111のソースとPチャネル型MOSトランジスタQp2112のソースが出力信号の電圧レベルであるノードN2101に接続され、出力信号としてノードN2103の電位を出力とする。否定回路2114において、入力信号として入力信号I21が接続され、出力信号としてノードN2105の電位を出力とする。電圧レベル変換部2112において、第1の入力信号として入力信号I21が接続され、第2の入力信号としてノードN2105の電位が接続されている。
また、Nチャネル型MOSトランジスタQn2121のゲートが第1の入力信号の電圧レベルであるノードN2101の電位に接続され、Pチャネル型MOSトランジスタQp2121のソースとPチャネル型MOSトランジスタQp2122のソースは出力信号の電圧レベルであるノードN2102に接続され、出力信号としてノードN2104の電位を出力とする。否定回路2115において、入力信号としてノードN2105の電位が接続され、出力信号としてノードN2106の電位を出力とする。電圧レベル変換部2113において、第1の入力信号としてノードN2104が接続され、第2の入力信号としてノードN2106が接続され、Nチャネル型MOSトランジスタQn2131のゲートが第1の入力信号の電圧レベルであるノードN2102に接続されている。
Pチャネル型MOSトランジスタQp2131のソースとPチャネル型MOSトランジスタQp2132のソースとが出力信号の電圧レベルである第2の電圧源VPPに接続されている。さらに、出力信号O21を出力とする。この関連技術の電圧レベル変換部2111〜2113はここで示した回路構成のほか上記で示した本発明の電圧レベル変換回路の第1の関連技術〜第11の関連技術との合成の回路構成とすることも可能である。
この電圧レベル変換回路の特徴は、第12の関連技術と同様に複数個の電圧レベル変換部により入力信号の第1の電圧源VCCを複数の電圧レベルを介して出力信号となる第2の電圧源VPPに変換するため、第1の電圧源VCCと第2の電圧源VPPとの電位差が大きいときにも確実に出力信号の電圧レベルを確定できる。
また、例えば電圧レベル変換部2111の出力信号の電圧レベルであるノードN2101の電圧レベルが低くて、出力信号となるノードN2103の電位である“H”レベルの電圧レベルが不充分である場合にも、電圧レベル変換部2112に第2の入力信号として電圧レベルが第1の電圧源VCCである信号を入力することにより、各電圧レベル変換部2112を確実に動作させることができ、電圧レベル変換回路2101の出力信号の電圧レベルを確定できる。
〔基礎技術〕
本発明の電圧レベル変換回路の基礎技術について説明する。
図22が回路構成を示す図である。同図において、2210は否定回路、2201は電圧レベル変換回路、I22Bは否定回路2210の入力信号、I22は電圧レベル変換回路2201の入力信号、O22は出力信号、VCCは第2の電圧源、VPPは第3の電圧源、VSSは接地電圧源(第1の電圧源)、VBBは第4の電圧源、Qn2200はNチャネル型MOSトランジスタ(第1のNチャネル型MOSスイッチ素子)、Qn2201はNチャネル型MOSトランジスタ(第1のNチャネル型MOSトランジスタ)、Qn2202はNチャネル型MOSトランジスタ(第2のNチャネル型MOSトランジスタ)、Qn2210はNチャネル型MOSトランジスタである。
また、Qp2200はPチャネル型MOSトランジスタ(第1のPチャネル型MOSスイッチ素子)、Qp2201はPチャネル型MOSトランジスタ(第1のPチャネル型MOSトランジスタ)、Qp2202はPチャネル型MOSトランジスタ(第2のPチャネル型MOSトランジスタ)、Qp2210はPチャネル型MOSトランジスタである。N2201〜N2202はノード名である。
図22の電圧レベル変換回路の構成について説明する。
否定回路2210は、信号I22Bを入力しI22を出力信号とするNチャネル型MOSトランジスタQn2210とPチャネル型MOSトランジスタQp2210とで構成された回路であって、電源は接地電圧源VSSと第2の電圧源VCCである。
電圧レベル変換回路2201は、入力信号I22がNチャネル型MOSトランジスタQn2200のソースとPチャネル型MOSトランジスタQp2200のソースに接続され、ノードN2201がNチャネル型MOSトランジスタQn2200のドレインとPチャネル型MOSトランジスタのQp2201のドレインとPチャネル型MOSトランジスタのQp2202のゲートとに接続され、ノードN2202がPチャネル型MOSトランジスタQp2200のドレインとNチャネル型MOSトランジスタのQn2201のドレインとNチャネル型MOSトランジスタのQn2202のゲートとに接続される。
また、出力信号O22がPチャネル型MOSトランジスタのQp2201のゲートとPチャネル型MOSトランジスタのQp2202のドレインとNチャネル型MOSトランジスタのQn2201のゲートとNチャネル型MOSトランジスタのQn2202のドレインとに接続され、Pチャネル型MOSトランジスタQp2201、Qp2202のソースは第3の電圧源VPPに接続され、Nチャネル型MOSトランジスタQn2201、Qn2202のソースは第4の電圧源VBBに接続された構成である。
この電圧レベル変換回路2201は、図23の動作タイミング図に示されたように、接地電圧源(第1の電圧源)VSSと第2の電圧源VCCとの振幅の入力信号を、第3の電圧源VPPと第4の電圧源VBBとの振幅の信号に変換するものである。
この電圧レベル変換回路の特徴は、少ない回路構成(計6個のMOSトランジスタ)でもって入力信号の振幅の最大値及び最小値の双方を共に増幅して、大振幅の信号を出力できることにある。
尚、前記図22に示した電圧レベル変換回路の構成の基本は、図24に示した構成となる。図24の基本構成と図22の構成の相違点は次の通りである。即ち、図24の基本構成は図22の否定回路2210を有しない。また、図24の基本構成では、Nチャネル型MOSスイッチ素子Qn2200´のゲートに入力信号を供給し、ソースを入力信号の電圧源VSSに接続し、ドレインをPチャネル型MOSトランジスタQp2202に接続している。図24の基本構成では、Pチャネル型MOSスイッチ素子Qp2200´のゲートに入力信号を供給し、ソースを入力信号の他の電圧源VCCに接続し、ドレインをNチャネル型MOSトランジスタQn2202に接続している。図24の基本構成と図22の構成とは、動作は同一である。
〔第1実施形態〕
本発明の電圧レベル変換回路の第1の実施形態について説明する。
図25が回路構成を示す図である。この実施形態は前記図22及び図24に示した基礎技術と第8の関連技術を合成した構成である。2401は電圧レベル変換回路、I24は電圧レベル変換回路2401の入力信号、O24は出力信号、VSSは接地電圧源(第1の電圧源)、VCCは第2の電圧源、VPPは第3の電圧源、VBBは第4の電圧源、Qn2400〜Qn2402はNチャネル型MOSトランジスタ、Qn2403はNチャネル型MOSトランジスタ(第3のNチャネル型MOSトランジスタ)、Qp2400〜Qp2402はPチャネル型MOSトランジスタ、Qp2403はPチャネル型MOSトランジスタ(第3のPチャネル型MOSトランジスタ)、N2401〜N2402はノード名である。
図25の回路構成について説明する。電圧レベル変換回路2401は、入力信号I24がNチャネル型MOSトランジスタQn2400のソースとPチャネル型MOSトランジスタQp2400のソースとPチャネル型MOSトランジスタQp2403のゲートとNチャネル型MOSトランジスタQn2403のゲートとに接続され、ノードN2401がNチャネル型MOSトランジスタQn2400のドレインとPチャネル型MOSトランジスタのQp2401のドレインとPチャネル型MOSトランジスタのQp2402のゲートとに接続され、ノードN2402がPチャネル型MOSトランジスタQp2400のドレインとNチャネル型MOSトランジスタのQn2401のドレインとNチャネル型MOSトランジスタのQn2402のゲートとに接続される。
また、出力信号O24がPチャネル型MOSトランジスタのQp2401のゲートとPチャネル型MOSトランジスタのQp2402のドレインとNチャネル型MOSトランジスタのQn2401のゲートとNチャネル型MOSトランジスタのQn2402のドレインとに接続され、Pチャネル型MOSトランジスタのQp2401、Qp2403のソースは第3の電圧源VPPに接続され、Nチャネル型MOSトランジスタのQn2201、Qn2203のソースは第4の電圧源VBBに接続され、Pチャネル型MOSトランジスタのQp2402のソースとPチャネル型MOSトランジスタQp2403のドレインとが接続され、Nチャネル型MOSトランジスタQn2402のソースとNチャネル型MOSトランジスタQn2403のドレインが接続される。
前記第3のPチャネル型MOSトランジスタQp2403により、第1の早期カットオフ回路251を構成し、前記第3のNチャネル型MOSトランジスタQn2403により、第2の早期カットオフ回路252を構成する。
この電圧レベル変換回路2401は、前記図22の基礎技術と同様に接地電圧源(第1の電圧源)VSSと第2の電圧源VCCとの振幅の入力信号を第3の電圧源VPPと第4の電圧源VBBの振幅に変換するものである。また、Pチャネル型MOSトランジスタQp2403やNチャネル型MOSトランジスタQn2403により、出力信号O24を高速に電圧源VPPまたは電圧源VBBとすることができる。
〔第2実施形態〕
本発明の電圧レベル変換回路の第2の実施形態について説明する。
図26が回路構成を示す図である。この実施形態は前記図22の基礎技術と第9の関連技術を合成した構成である。同図において、2501は電圧レベル変換回路、I25は電圧レベル変換回路2501の入力信号、O25は出力信号、VCCは第1の電圧源、VPPは第2の電圧源、VSSは接地電圧源、VBBは第3の電圧源、Qn2500〜Qn2502はNチャネル型MOSトランジスタ、Qn2503はNチャネル型MOSトランジスタ(第3のNチャネル型MOSトランジスタ)、Qp2500〜Qp2502はPチャネル型MOSトランジスタ、Qp2503はPチャネル型MOSトランジスタ(第3のPチャネル型MOSトランジスタ)、N2501〜N2502はノード名である。
図26の回路構成については第1の実施形態のPチャネル型MOSトランジスタQp2402、Qp2403の直列接続の順番と、Nチャネル型MOSトランジスタQn2402、Qn2403の直列接続の順番との各々を入れ代えたものである。
前記第3のPチャネル型MOSトランジスタQp2503により、第1の早期カットオフ回路261を構成し、前記第3のNチャネル型MOSトランジスタQn2503により、第2の早期カットオフ回路262を構成する。
この電圧レベル変換回路2501は、第1の実施形態と同様に、接地電圧源VSSと第2の電圧源VCCとの振幅の入力信号を、第3の電圧源VPPと第4の電圧源VBBの振幅に変換するものである。また、Pチャネル型MOSトランジスタQp2503やNチャネル型MOSトランジスタQn2503により、出力信号O25を高速に電圧源VPPまたは電圧源VBBとすることができる。
〔第14関連技術〕
本発明の電圧レベル変換回路の第14の関連技術について説明する。
図27が回路構成を示す図である。この関連技術は、第1の電圧源と第2の電圧源と第3の電圧源を有し、入力信号が第1の電圧源の電圧と第2の電圧源の電圧で入力され、出力信号が第2の電圧源の電圧と第3の電圧源の電圧で出力され、第2の電圧源の電圧が第1の電圧源の電圧と第2の電圧源の電圧との間にある電圧レベル変換回路である。2601は電圧レベル変換回路、2610は否定回路、I26は電圧レベル変換回路2601の入力信号、O25は否定回路2610の出力信号、VCCは第1の電圧源、VSSは接地電圧源、VBBは第2の電圧源、Qn2601〜Qn2610はNチャネル型MOSトランジスタ、Qp2601〜Qp2610はPチャネル型MOSトランジスタ、N2601〜N2602はノード名である。
図27の回路構成について説明する。先ず、電圧レベル変換回路2601は、入力信号I26がPチャネル型MOSトランジスタQp2601のソースとPチャネル型MOSトランジスタQp2602のゲートとNチャネル型MOSトランジスタQn2603のゲートとに接続され、ノードN2601がPチャネル型MOSトランジスタQp2601のドレインとNチャネル型MOSトランジスタのQn2601のドレインとNチャネル型MOSトランジスタのQp2602のゲートとに接続され、ノードN2602がPチャネル型MOSトランジスタQp2602のドレインとNチャネル型MOSトランジスタQn2602のドレインとNチャネル型MOSトランジスタQn2601のゲートとに接続され、Pチャネル型MOSトランジスタQp2602のソースが第2の電圧源VPPに接続され、Nチャネル型MOSトランジスタのQn2601とQn2602のソースが第3の電圧源VBBに接続され、Nチャネル型MOSトランジスタのQn2602のソースとNチャネル型MOSトランジスタのQn2603のドレインとが接続された構成である。否定回路2610は、Pチャネル型MOSトランジスタQp2610とNチャネル型MOSトランジスタQn2610で構成され、ノードN2602を入力とし、O26を出力としている。否定回路2610のPチャネル型MOSトランジスタQp2610のソースは接地電圧源VSSに接続され、Nチャネル型MOSトランジスタQn2610のソースは第3の電圧源VBBに接続される。
第14の関連技術の電圧レベル変換回路は、図28の動作タイミング図に示されたように、第1の電圧源VCCと接地電圧源VSSの振幅の入力信号を接地電圧源VSSと第3の電圧源VBBの振幅に変換するものである。
〔第15関連技術〕
本発明の電圧レベル変換回路の第15の関連技術について説明する。
図29が回路構成を示す図である。この関連技術は、第1の電圧源VSSと第2の電圧源VCCと第3の電圧源VPとを有し、入力信号が第1の電圧源VSSの電圧と第2の電圧源VCCの電圧で入力され、出力信号が第3の電圧源VPPの電圧と第2の電圧源VCCの電圧で出力され、第3の電圧源VPPの電圧が第2の電圧源VCCの電圧よりも高い電圧レベル変換回路である。
同図において、1701は電圧レベル変換回路、2810は否定回路、I28は電圧レベル変換回路2801の入力信号、O17は電圧レベル変換回路1701の出力信号であって且つ否定回路2810の入力信号、O28は否定回路2810の出力信号、VSSは接地電圧源(第1の電圧源)、VCCは第2の電圧源、VPPは第3の電圧源、Qn2801〜Qn2810はNチャネル型MOSトランジスタ、Qp2801〜Qp2810はPチャネル型MOSトランジスタ、N1701はノード名である。
図29の回路構成について説明する。先ず、電圧レベル変換回路1701は第9の関連技術で示された回路と同様のものである。否定回路2810は、Pチャネル型MOSトランジスタQp2810と、Nチャネル型MOSトランジスタQn2810とで構成され、信号O17を入力とし、信号O28を出力としている。否定回路2810のPチャネル型MOSトランジスタQp2810のソースは第3の電圧源VPPに接続され、Nチャネル型MOSトランジスタQn2810のソースは第2の電圧源VCCに接続される。
第15の関連技術の電圧レベル変換回路は、図30の動作タイミング図に示されるように、第2の電圧源VCCと接地電圧源VSSの振幅の入力信号を第3の電圧源VPPと第2の電圧源VCCの振幅に変換するものである。
ここで示された実施形態や関連技術はあくまで一実施形態又は関連技術であって、これらの実施形態や関連技術の合成で構成されるものは言うまでもなく、他の回路との合成も本発明に含まれる。