JP3706074B2 - 半導体素子装着用中空パッケージ - Google Patents

半導体素子装着用中空パッケージ Download PDF

Info

Publication number
JP3706074B2
JP3706074B2 JP2002034146A JP2002034146A JP3706074B2 JP 3706074 B2 JP3706074 B2 JP 3706074B2 JP 2002034146 A JP2002034146 A JP 2002034146A JP 2002034146 A JP2002034146 A JP 2002034146A JP 3706074 B2 JP3706074 B2 JP 3706074B2
Authority
JP
Japan
Prior art keywords
resin
lead
package
hollow
hollow package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002034146A
Other languages
English (en)
Other versions
JP2003234424A (ja
Inventor
政幸 近藤
竹虎 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2002034146A priority Critical patent/JP3706074B2/ja
Publication of JP2003234424A publication Critical patent/JP2003234424A/ja
Application granted granted Critical
Publication of JP3706074B2 publication Critical patent/JP3706074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明が属する技術分野】
本発明は、半導体素子装着用樹脂製中空パッケージに関し、さらに詳しくは回路基板と半田接合させる際の接合位置精度の向上を図った表面実装用中空パッケージの構造に関するものである。
【0002】
【従来の技術】
半導体素子装着用樹脂製中空パッケージは現在DIP(Dual Inline Package)型が主流であるが、近年表面実装型SOP(Small Outline Package)型の樹脂製中空パッケージやSON(Small Outline Nonlead)型の樹脂製中空パッケージ、更にはQFN(Quad Flat Non Leaded)型の樹脂製中空パッケージが使用され始めている。これは、樹脂製中空パッケージが表面実装型でかつ小型、薄型のパッケージが要求されてきているためである。
【0003】
本要求に適応する形態として挙げられる、SOP型樹脂製中空パッケージは図1に示すごとく樹脂製中空パッケージの外側にアウターリードが延出され、そのあとでリードが屈曲されるタイプである。更に小型にする手法として挙げられるSON型は、図2に示す如く樹脂内部でリードを屈曲させて配線されるタイプである。リードを樹脂内部で屈曲させるタイプは高周波トランジスタ用パッケージに用いられるものであり、例えば特許2600689号には、、半導体素子を置載したダイパッド部を有した半導体装置用中空パッケージにおいて、中空内部に一端を有するリードが樹脂中を貫通して樹脂底面に露出するタイプが開示されている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記の如く樹脂製中空パッケージにおいて、小型、薄型で表面実装タイプのものが提示されているが、特許2600689号に示されるタイプの様なリード形状の場合、特に樹脂底面にアウターリードを露出させる部分であるリード屈曲部は、通常のプレス方式の場合は円弧状となる。その為、モールド成形した際、図2に示す様に、屈曲部の円弧状部に薄い樹脂バリが残る。円弧状部に残った樹脂バリ長さは図3の様に一定とならないため、続く樹脂バリ除去工程で樹脂バリを除去した後のアウターリード長さが一定しないという現象が発生し、半田付け部のアウターリードの長さが一定しないと半田リフロー時、半田の表面張力のばらつきが生じリフロー時の実装位置精度の低下を招くことになる。そこで本発明の課題は、表面実装型タイプの中空パッケージであって、回路基板に対して接合位置精度の高い半導体チップ装着用中空パッケージを提供することにある。
【0005】
【課題を解決するための手段】
本発明は、小型で、薄型の表面実装用中空パッケージを作る上で抱えている上記課題を解決するために、リードの上表面が中空部に露出したインナーリードと、樹脂内部で屈曲して該インナーリードと段差形状を有して連なり、リードの下表面がパッケージ底面に沿って露出したアウターリードを有する中空パッケージであって、該アウターリードのパッケージ底面露出部のリード屈曲部にリード幅方向に山折り状に延びる微小突起を形成したことを特徴とする半導体素子装着用樹脂製中空パッケージを提供する。
このような構造をとることにより、底面露出部のリードの長さが同じになり、半田リフロー時の半田の表面張力ばらつきが無くなり、実装位置精度の向上を図れる。
【0006】
【発明の実施の形態】
本発明では、リードを屈曲する特殊な構造のプレス金型を用いて製造される、底面露出部のリードの屈曲部にリード幅方向に山折り状に延びる微小突起が形成されたリードフレームを使用することが好ましい。本リードフレームを使用してインサート成形すると樹脂パッケージ底面のアウターリード部に発生する樹脂バリの内、特に微小突起部の樹脂バリ厚みを非常に薄くすることができるため、後工程である樹脂バリ除去工程にて、その極薄樹脂バリ部が起点となりアウターリード部全面に被覆した薄い樹脂バリを容易に除去することが可能となる。その結果、アウターリードへの樹脂バリが微小突起部から完全に除去され、底面に露出したすべてのリード長さを一定にすることが可能となる。
【0007】
ここで、樹脂製中空パッケージに搭載する半導体素子には、CCD(電荷結合素子)、CMOS(相補的金属酸化半導体)等の固体撮像素子、マイクロプロセッサ、論理回路、メモリ等の回路を持ったものが挙げられる。半導体素子が固体撮像素子である場合には、中空部を封止する蓋体はガラス等の光透過性のあるものが望ましい。
【0008】
樹脂本体は、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、不飽和ポリエステル樹脂、シリコーン樹脂等の熱硬化性樹脂、又は液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンスルフィド(PPS)樹脂、ポリスルホン、ポリアミド・イミド・ポリアリルスルフォン樹脂などの耐熱熱可塑性樹脂によって成形されることが望ましい。これらの内エポキシ樹脂、ポリイミド樹脂、PPS等が特に好ましい。エポキシ樹脂としてはビスフェノールA型、オルソクレゾールノボラック型、ビフェニル型、ナフタレン型、グリシジルアミン型などのエポキシ樹脂を用いることができる。ポリイミド樹脂としては、ポリアミノビスマレイミド、ポリピロメリットイミド、ポリエーテルイミド等のポリイミド樹脂を用いることができる。
【0009】
これらの耐熱樹脂には無機充填剤を添加したものが好ましい。無機充填剤としてはシリカ粉末、アルミナ粉末、窒化珪素粉末、ボロンナイトライト粉末、酸化チタン粉末、炭化珪素粉末、ガラス繊維、アルミナ繊維等の耐熱無機充填剤が挙げられる。これらの内、樹脂の等方性収縮の点で、繊維よりもシリカ粉末、アルミナ粉末、窒化珪素粉末、ボロンナイトライド粉末などの粉末がより好ましい。無機充填剤の粒径は、通常0.1〜120μm、さらには、流動性の点で0.5〜60μmであることが好ましい。無機充填剤は耐熱樹脂100重量部に対して通常40〜3200重量部、好ましくは100〜1150重量部配合される。また、無機充填剤の他に、硬化剤、硬化促進剤、及びカップリング剤が含まれても良い。
【0010】
リードはリードフレーム形式で提供され、銅、鉄、アルミニウム又はこれらの合金からなる群より選ばれたもの、特に42アロイ、又は銅合金で形成されることが望ましい。このリードフレームはことさら表面処理する必要はないが、必要に応じて全面ないし部分的に表面処理を施すことができる。例えば、金、銀、ニッケル、半田等のメッキを施しても良い。
【0011】
なお、固体撮像素子等の半導体素子を搭載する中空パッケージ構造の場合、半導体素子を搭載するアイランド部は不要であるが、アイランド部を樹脂本体中に埋設させて耐湿板及び放熱板として用いても良い。また、底面に露出したアウターリードはパッケージ外周縁部から延出した形状でも良いし、また延出しない形状でも良い。
【0012】
以下、図面に基づいて、本発明の実施形態を説明する。
まず図4、図5または図6に示す様なリードフレームを用意する。このリードフレームは42アロイ又は銅合金からなる薄板状の金属板を所定の形状に加工して得ることができる。リードフレーム1は、図5に示すようにインナーリード2とアウターリード3との途中部4において段差状に屈曲加工される。
【0013】
一般的にリードの屈曲加工は図7の様なプレス金型を用いて成形される。リードフレームを金型5と6の平坦部で挟み上金型7を押し下げることにより図7の斜線部に示す通りの屈曲形状のリードフレームを作ることができる。しかしながら、本プレス方式の場合は屈曲部が円弧状となってしまう。
【0014】
本発明のリードフレームを製作する方法では、図8に示す通りリードフレームを金型8と9で挟み、上金型10を下降させてリードを屈曲させる。その際下金型8には微小凹形状部8aを有した金型構造にする。一方上金型10には微小凸形状部10aを有した構造とする。つまり凸形状部10aを有した金型10により、リードを屈曲部の下金型の凹形状部8aに圧入プレスすることにより、屈曲部にリード幅方向に山折り状に延びる微小突起を形成することが可能となる。
【0015】
ここでリードフレームを屈曲させる際、上金型の凸形状部10aの高さは、リードフレーム厚みの0.1〜0.7倍の高さであることが好ましく、さらにはリードフレーム厚みの0.3〜0.5倍の高さであることが好ましい。また下金型の凹形状部8aの深さはリードフレーム厚みの0.005〜0.3倍の深さであることが好ましく、さらにはリードフレーム厚みの0.02〜0.2倍の深さであることが好ましい。
【0016】
次に、リードフレーム1に対して図9に示す様な樹脂本体11が形成される。この樹脂本体の成形は、リードフレーム1を成形金型に装着し、該金型のキャビティにエポキシ樹脂をトランスファー成形或いは射出成形にてインサート成形をすることによって得られる。トランスファー成形の条件は使用する樹脂によっても異なるが、エポキシ樹脂の場合を例にとると、通常、成形圧力50〜300Kg/cm2、成形温度130〜200℃、成形時間10〜120秒の条件、好ましくは成形圧力100〜170Kg/cm2、成形温度150〜180℃、成形時間15〜60秒の条件で行われる。また、射出成形の場合は、通常、射出圧力50〜1000Kg/cm2、成形温度130〜200℃、成形時間10〜120秒の条件、好ましくは射出圧力80〜600Kg/cm2、成形温度150〜180℃、成形時間15〜60秒の条件で成形される。その後、それぞれの成形法において必要に応じて後硬化を加えることができる。
【0017】
このようにして得られた樹脂本体11は図9に示される如く中空部を有しており、この中空部の内底面12は半導体チップを接合する接合面として機能する。
また、中空部には段差を有しており、この段差の肩部に前記リードフレーム1のインナーリード2が中空部に露出されている。そしてリードフレーム1の屈曲された途中部4は樹脂本体11内に埋設された状態となっている。さらにアウターリード3の先端は樹脂本体11の底面に露出されている。
【0018】
ここでモールド後のリード屈曲部の拡大図を図10に示す。リード屈曲部の微小突起部には非常に薄い極薄樹脂バリが、そして微小突起部に続くアウターリード全面に薄い樹脂バリが被覆されている。その後、後工程の樹脂バリ除去工程にて、その極薄樹脂バリ部を起点として薄い樹脂バリが除去され、アウターリード部の樹脂バリが完全に除去される。樹脂バリを除去した後の形状を図11、図12に図示する。屈曲部の微小突起部からアウターリード全面を覆っていた樹脂バリが完全に除去された後の形状である。除去された後のアウターリードは底面に対してわずかな傾きθを有している。
【0019】
この様にして得られた半導体素子装着用樹脂製中空パッケージに対して半導体素子を装着して回路基板に実装する手順を以下に説明する。
図13に示す様に、まず、樹脂本体11中空部の内底面12に半導体素子13を銀ペースト等の接着材により装着する。ここで用いる半導体素子13は、たとえばビデオカメラ、デジタルカメラ等に用いられるCCD、CMOSなどの固体撮像素子であるが、他の用途に用いられる論理回路やメモリーであっても構わない。次に、半導体素子13とインナーリード2とを金またはアルミニウムによる細線で構成されたワイヤー14をループ形状に張ることで導通させる。そして、中空部の上面にガラス板からなる蓋体15を装着して中空部を気密封止する。この蓋体15の装着は、樹脂本体11の外上面の開口周縁部に接着材を塗布して蓋体を搭載することにより行われる。
【0020】
この様にして得られた半導体が搭載された樹脂製中空パッケージは、実装基板に半田リフローにて実装される。実装される際パッケージ底面に露出したアウターリードの長さが全てのリードとも同じ長さになっていることから、それぞれのリード部の半田表面張力が同じになり、回路基板への実装位置精度の向上を図ることが可能となる。更に、リード屈曲部に微小突起物があることによりアウターリードが底面に対してθの微小傾きを有していることから、リード先端と回路基板の表面との間に断面が三角形状の隙間部分ができ、ここに半田の表面張力を利用して容易に半田を入り込ませることができ、更に接合精度を高めることが可能となる。
【0021】
【発明の効果】
本発明により、表面実装型タイプで、回路基板に対して接合位置精度の高い半導体チップ装着用中空パッケージを提供することができる。
【図面の簡単な説明】
【図1】従来のSOP型中空パッケージを説明するための断面図である。
【図2】従来のSON型中空パッケージを説明するための断面図である。
【図3】SON型中空パッケージのアウターリードの樹脂バリを示すパッケージ裏面図である。
【図4】中空パッケージに用いるリードフレームの平面図(SON型)である。
【図5】中空パッケージに用いるリードフレームの正面図である。
【図6】中空パッケージに用いるリードフレームの平面図(QFN型)である。
【図7】従来のリードフレームプレス型を説明するための断面図である。
【図8】本発明で用いるリードフレームプレス型を説明するための断面図である。
【図9】本発明の中空パッケージ成形品の断面正面図である。
【図10】本発明の中空パッケージ成形品のリード正面拡大図(樹脂バリ除去前)である。
【図11】本発明の中空パッケージ成形品のリード正面拡大図(樹脂バリ除去後)である。
【図12】本発明の中空パッケージ成形品の裏面図(樹脂バリ除去後)である。
【図13】本発明の中空パッケージに半導体素子を装着した半導体装置を示す断面図である。
【符号の説明】
1 リードフレーム
2 インナーリード
3 アウターリード
4 リード屈曲部
5 下金型
6 上金型
7 上金型稼働部
8 下金型
8a 下金型凹部
9 上金型
10 上金型稼働部
10a 上金型凸部
11 樹脂本体
12 内底面
13 半導体素子
14 ワイヤー
15 蓋体
イ 樹脂バリ
ロ 円弧状屈曲部
ハ 微小突起
ニ 下金型凹部8aの深さ
ホ 上金型凸部10aの高さ
ヘ 薄樹脂バリ
ト 極薄樹脂バリ

Claims (1)

  1. リードの上表面が中空部に露出したインナーリードと、樹脂内部で屈曲して該インナーリードと段差形状を有して連なり、リードの下表面がパッケージ底面に沿って露出したアウターリードを有する中空パッケージであって、該アウターリードのパッケージ底面露出部のリード屈曲部にリード幅方向に山折り状に延びる微小突起を形成したことを特徴とする半導体素子装着用樹脂製中空パッケージ。
JP2002034146A 2002-02-12 2002-02-12 半導体素子装着用中空パッケージ Expired - Fee Related JP3706074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002034146A JP3706074B2 (ja) 2002-02-12 2002-02-12 半導体素子装着用中空パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002034146A JP3706074B2 (ja) 2002-02-12 2002-02-12 半導体素子装着用中空パッケージ

Publications (2)

Publication Number Publication Date
JP2003234424A JP2003234424A (ja) 2003-08-22
JP3706074B2 true JP3706074B2 (ja) 2005-10-12

Family

ID=27776736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002034146A Expired - Fee Related JP3706074B2 (ja) 2002-02-12 2002-02-12 半導体素子装着用中空パッケージ

Country Status (1)

Country Link
JP (1) JP3706074B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947533B2 (ja) * 2004-07-16 2007-07-25 吉川工業株式会社 半導体収納用樹脂製中空パッケージ

Also Published As

Publication number Publication date
JP2003234424A (ja) 2003-08-22

Similar Documents

Publication Publication Date Title
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
TWI233680B (en) Package for mounting a solid state image sensor
JP4614586B2 (ja) 混成集積回路装置の製造方法
JPH04291948A (ja) 半導体装置及びその製造方法及び放熱フィン
JP2002158316A (ja) 半導体装置及びその製造方法
JP2005019680A (ja) 樹脂モールド型半導体装置及びモールド成型用金型
US6743706B2 (en) Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
JP3606078B2 (ja) 半導体装置およびその製造方法
JP3706074B2 (ja) 半導体素子装着用中空パッケージ
JP2003234425A (ja) 半導体素子装着用中空パッケージ
JP4359076B2 (ja) 樹脂製中空パッケージ及びそれを用いた半導体装置
EP3428962B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2002134763A (ja) 半導体受光素子収納用容器
JP4359072B2 (ja) 固体撮像素子装着用パッケージ
JP4623871B2 (ja) 混成集積回路装置
JP3734225B1 (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP2003068958A (ja) ディスクリート用パッケージ及びその製造方法
US20090051017A1 (en) Lead Frame with Non-Conductive Connective Bar
TWI294680B (ja)
JP3976706B2 (ja) 樹脂製中空パッケージ及びそれを用いた半導体装置
JP2007035844A (ja) 樹脂製中空パッケージ及び半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
JP2008235559A (ja) 中空パッケージおよびその製造方法
KR100260994B1 (ko) 원 사이드 몰딩 초박형 반도체 패키지
JP2002198455A (ja) 半導体素子収納用パッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050727

R150 Certificate of patent or registration of utility model

Ref document number: 3706074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100805

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100805

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120805

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120805

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120805

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130805

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees