JP3705828B2

JP3705828B2 - 電力回路のエラーチェック方法

Info

Publication number: JP3705828B2
Application number: JP04689994A
Authority: JP
Inventors: ロベルト・コルンハース
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1993-04-24
Filing date: 1994-03-17
Publication date: 2005-10-12
Anticipated expiration: 2020-10-12
Also published as: DE4313532B4; US5521832A; DE4313532A1; FR2704320B1; JPH06313784A; FR2704320A1

Description

【０００１】
【産業上の利用分野】
本発明は、電力回路の出力段および前記出力段によりトリガされる電気負荷のエラーチェック方法に関するものである。
【０００２】
【従来の技術】
たとえば、ＡＢＳ装置またはＡＳＲ装置の場合、出力段およびその下流側に設けられた弁にエラーが発生していないかどうかをモニタすることが必要である。従来、フィードバックを与える、サーキットブレーカとも呼ばれるいわゆるインテリジェント出力段が今日市場に出回っている。この場合、一例として、ＳｉｅｍｅｎｓのＴＬＥ４２２４およびＴＬＥ５２２４およびＳＧＳＴｈｏｍｓｏｎのＵ５７７が挙げられる。ＴＬＥ４２２４の仮仕様から、これらのサーキットブレーカを用いて、たとえば不足電圧、断線、サーキットブレーカの作動中および停止中の接地短絡、およびサーキットブレーカの作動中のバッテリ電圧との短絡などのエラーを、信号で知らせることができることがわかる。誘導負荷のみでなく抵抗負荷（たとえば熱源）もまたモニタすることができる。
【０００３】
【発明が解決しようとする課題】
本発明は、電力回路において、下流側に電気負荷を有するインテリジェント出力段をチェックする方法を提供することを課題とする。
【０００４】
【課題を解決するための手段】
本発明によれば、トリガ電圧がハイ信号からロー信号へ移行するときに、モニタラインに所定の時間Ｔ₁の間、ハイ信号を供給するサーキットブレーカを出力段として使用することによって、出力段と、この出力段によりトリガされる電気負荷、特に電磁石とについて、バッテリ電圧に対する短絡、断線、および接地に対する短絡の少なくともいずれかをチェックする、電力回路のエラーチェック方法において、サーキットブレーカが、ときどき前記電気負荷の状態に影響を与えない程度の時間そのトリガ電圧の変化を受け、ハイ信号からロー信号への移行の後の所定時間Ｔ₁内に、および所定時間Ｔ₁の経過後の第２の時間Ｔ₂内に、モニタラインにハイ信号またはロー信号が存在するかどうかがチェックされ、それから得られたテストパルスサンプルから、エラーのないことまたはエラーの存在が推定される。
【０００５】
本発明による電力回路のエラーチェック方法によりさらに、負荷がかかっていないときでもバッテリとの短絡（過負荷）を検出することができる。最後に、他の実施態様においては電磁弁間の短絡も検出することができる。
【０００６】
【実施例】
ＡＢＳ装置のブロック線図を示す図１において、車輪に割り当てられた車輪速度センサが１ないし４で示されている。これらのセンサの信号はマイクロプロセッサ５ａを含む評価回路５に供給され、一方、マイクロプロセッサ５ａは車輪速度信号からブレーキ圧力制御弁６ないし９のためのトリガ信号を発生し、ブレーキ圧力制御弁６ないし９は、冒頭記載のサーキットブレーカ５ｂないし５ｅを介してトリガされる。
【０００７】
マイクロプロセッサ５ａはまた、弁がトリガされていない場合、サーキットブレーカ５ｂないし５ｅに、図２のａに示すような、たとえば４０μ秒のパルスをときどき与えながらサーキットブレーカ５ｂないし５ｅをチェックするが、このパルスは弁を応答させるほどのものではない。このパルスが時点ｔ₁で終わったときに、エラーが存在しない場合、たとえば、Ｔ1＝１５μ秒後に終端する図２のｂに対応するパルスを、モニタライン５ｆに発生する。マイクロプロセッサ５ａは、時間Ｔ1の間、たとえば時点ｔ1およびｔ2の間（たとえば１０μ秒）、このモニタラインを標本化し、ハイ信号（１）を検出する。さらにマイクロプロセッサ５ａは、第２のフェーズの間（たとえば、５０μ秒）、モニタライン５ｆを標本化し、この場合、ロー信号（０）が存在することを検出する。このパルス列（１，０）から、マイクロプロセッサ５ａは、断線、接地短絡、およびバッテリ電圧との短絡が存在していないことを検出する。図２のｂおよびｅにおける交差線は、これらのフェーズ内での信号状態が不定であり、したがってハイまたはロー信号が存在可能であることを意味する。
【０００８】
標本化は、たとえば、トリガがハイからローに変化した後に、次の６０μ秒内に複数回（水晶周波数、したがってマイクロプロセッサの動作周波数の関数として、２２ないし３０回の間）、モニタラインが読み取られるように行われる。第１のフェーズ（トリガ後、２ないし１０μ秒）内にハイが存在するかどうかチェックされ、次に第２のフェーズ（トリガ後、１０ないし６０μ秒）内にローが存在するかどうかがチェックされる。
【０００９】
第１のフェーズ内でフィードバックが少なくとも１回ハイであり、また第２のフェーズ内でフィードバックが少なくとも１回ローである場合、読取り結果は、エラーが存在しないと解釈される。
【００１０】
エラーが存在しない場合（電力出力のバッテリ電圧または接地との短絡がないまたは電力出力に断線がない）、標本化は、１０ないし２０μ秒間続くハイパルスを供給する。このパルスは、マイクロプロセッサにより検出されかつ「出力段、電磁弁にエラーが存在しない」として解釈される。
【００１１】
電力出力に断線が存在するか（図２のｃ）または接地短絡が存在すると（図２のｄ）、トリガを取り除いた後に、標本化は、継続するハイを供給し、すなわち第２のフェーズ内でハイを読み取ることにより、このエラーが検出される（パルス列１，１）。
【００１２】
電力出力とバッテリ電圧との間で短絡が存在し（図２ｅ）かつトリガが再びハイからローへ変化した場合、モニタライン上の信号もまた直ちにハイからローに変化する。第１のフェーズ内でローを読み取ることによりエラーが検出される（パルス列０，０）。
【００１３】
図３に、弁がトリガされ、かつある所定の時間（約７０μ秒）の間、トリガ信号がローにもたらされたが（図２のａ）、この場合、弁がその慣性により作動しなかったケースが示されている。エラーがない場合、標本化列１，０が得られる（図２のｂ）。断線（図２のｃ）および接地短絡（図２のｄ）の場合、モニタライン上に図示の信号列１，１が現れる。最後にバッテリ電圧との短絡の場合、図３のｅの信号列（０，０）が得られる。
【００１４】
ここで、４つのサーキットブレーカ５ｂないし５ｅは、順次にトリガされる。
この制御のほかに、ソフトウェアサイクル（Ｔｐ＝１０ｍ秒）ごとに、１つずつ出力段がトリガされ、かつこの出力段のフィードバックが、トリガ後の次の６０μ秒内で反復して読み取られる。次のソフトウェアサイクルにおいて、次の出力段がトリガされ、かつこの出力段のフィードバックがモニタされ、以後同様に行われる。すべての出力段がチェックされると、再び第１の出力段からチェックが開始される。すべての出力段を完全にチェックし終わるのにかかる合計時間は、たとえば、４出力段の場合に、４０ｍ秒である。このことを図４が示し、この場合Ｕｓはトリガ信号を示し、またＵｕはモニタライン上の信号を示す。図４において、エラーは存在していない。
【００１５】
トリガされる出力段の電力出力のバッテリ電圧との短絡が存在するかまたは断線が存在する場合、このエラーは、パルス列により検出される（短絡の場合、トリガ後に、フィードバックラインは常にローであり（図５）；断線の場合、トリガ後に、モニタライン上に常にハイが検出される（図６））。エラーは、サーキットブレーカ５ｃ（＝Ｕｓ１２）に発生したことが推定される。
【００１６】
図７に、出力段５ｄ（＝Ｕｓ１３）の弁がトリガされ、かつその出力段がバッテリ電圧との短絡を有しているケースが示されている。
さらに、２つの出力段の間の短絡が存在するかどうかがチェックされる。これは、図８に示すように、２つのサーキットブレーカが、図８のａおよび図８のｂに示すようにトリガされ、この場合、短絡のない第１のサーキットブレーカの図８のｃパルス列に対して、短絡のある図８のｄのパルス列が得られ、これにより両方の出力段の電力出力間の短絡を示すことにより行われる。
【００１７】
図９は他の短絡検出方法を示す。
２つの（または複数の）出力段の電力出力間の短絡を検出するために、すべての出力段のフィードバックが第１および第２のフェーズ内で読み取られ、すなわち、基本方法におけるように今チェックされた出力段のフィードバックのみが読み取られるのではなく、すべての出力段のフィードバックが読み取られるのである。
【００１８】
図１０に示した実施例においては、第１のフェーズにおいて出力段５ｄをチェックした場合に出力段５ｅのフィードバックが誤ってハイを供給し、これにより両方の弁の電力出力間の短絡を示すので、出力段５ｄおよび５ｅ間の短絡が検出され、同様のことは、出力段５ｅのチェックのときにも当てはまる。
【図面の簡単な説明】
【図１】ＡＢＳ装置のブロック線図である。
【図２】サーキットブレーカのチェック用パルス（図２のａ）およびモニタライン上に発生するパルス列を示す線図であり、図２のｂはエラーなしを、図２のｃは断線を、図２のｄは接地短絡を、図２のｅはバッテリ電圧との短絡を、それぞれ示す。
【図３】トリガ信号がローにもたらされたが、弁がその慣性により作動しなかったケースの図２に類似の図である。
【図４】４出力段のチェックサイクルにおける各出力段のトリガパルスとモニタライン上に発生するパルス列とを示した線図であり、エラーが存在していないケースを示す。
【図５】サーキットブレーカ５ｃの出力段のバッテリ電圧との短絡が存在するケースを示した、図４に類似の線図である。
【図６】サーキットブレーカ５ｃの出力段の断線が存在するケースを示した、図４に類似の線図である。
【図７】出力段５ｄ（＝Ｕｓ１３）の弁が操作され、かつその出力段のバッテリ電圧との短絡が存在するケースを示した、図４に類似の線図である。
【図８】２つの出力段の間の短絡を検出する実施態様である。
【図９】２つ（または複数）の出力段の間の短絡を検出する他の実施態様である。
【図１０】フィードバックが誤ってハイを供給したので出力段間の短絡が検出される実施例である。
【符号の説明】
１−４車輪速度センサ
５評価回路
５ａマイクロプロセッサ
５ｂ−５ｅサーキットブレーカ
６−９ブレーキ圧力制御弁
Ｕｓ１１−Ｕｓ１４トリガ信号
Ｕｕ１−Ｕｕ４モニタライン上の信号

Claims

トリガ電圧がハイ信号からロー信号へ移行するときに、モニタラインに所定の時間Ｔ₁の間、ハイ信号を供給するサーキットブレーカを出力段として使用することによって、前記出力段と、該出力段によりトリガされる電気負荷について、バッテリ電圧に対する短絡、断線、および接地に対する短絡の少なくともいずれかをチェックする、電力回路のエラーチェック方法において、
前記サーキットブレーカが、前記電気負荷の状態に影響を与えない程度の時間そのトリガ電圧の変化を受けること、
前記ハイ信号から前記ロー信号への移行の後の所定時間Ｔ₁内に、および所定時間Ｔ₁の経過後の第２の時間Ｔ₂内に、前記モニタラインにハイ信号またはロー信号が存在するかどうかがチェックされること、および
前記モニタラインのハイ信号またはロー信号から得られたテストパルスサンプルから、エラーのないことまたはエラーの存在が推定されること、
を特徴とする電力回路のエラーチェック方法。
前記電気負荷が電磁石であることを特徴とする請求項１のエラーチェック方法。
前記チェックが周期的に行われることを特徴とする請求項１のエラーチェック方法。
１つの装置内で複数の出力段および電気負荷が使用される場合に、これら複数の出力段および電気負荷が、エラーチェック手段により順次モニタされることを特徴とする請求項３のエラーチェック方法。
１つの出力段のモニタリングの所定の時間Ｔ₁内でさらに、他の出力段の少なくとも一部のモニタラインが電気負荷と共にモニタされ、且つ、所定の時間Ｔ₁内で、他のいずれかのモニタラインの信号から、２つの出力段のライン出力間の短絡が推定されることを特徴とする請求項４のエラーチェック方法。
第１のサーキットブレーカのトリガ電圧のハイからローへの変化により、この変化の時に対して、それに続く所定の時間Ｔ₁より長い時間の間に、第２のサーキットブレーカがローからハイにトリガされること、および
前記第２のサーキットブレーカのトリガの事実と、第２の時間Ｔ₂の間における前記第１のサーキットブレーカのモニタライン上のハイ信号により、前記第１および第２のサーキットブレーカの出力間の短絡が推定されること、
を特徴とする請求項４のエラーチェック方法。
個々の前記サーキットブレーカの順次のチェックの間に、個々のサーキットブレーカの他のサーキットブレーカとの短絡に対する順次のチェックが行われることを特徴とする請求項４ないし６のいずれかのエラーチェック方法。