JPH0475469B2 - - Google Patents

Info

Publication number
JPH0475469B2
JPH0475469B2 JP18006082A JP18006082A JPH0475469B2 JP H0475469 B2 JPH0475469 B2 JP H0475469B2 JP 18006082 A JP18006082 A JP 18006082A JP 18006082 A JP18006082 A JP 18006082A JP H0475469 B2 JPH0475469 B2 JP H0475469B2
Authority
JP
Japan
Prior art keywords
sample
current
pulse
output signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18006082A
Other languages
English (en)
Other versions
JPS58108465A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS58108465A publication Critical patent/JPS58108465A/ja
Publication of JPH0475469B2 publication Critical patent/JPH0475469B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31915—In-circuit Testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Locating Faults (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Description

【発明の詳細な説明】 本発明は、電流検知・測定方式に関するもので
あつて、更に詳細には、欠陥ノードを探索する方
法及び装置に関するものである。この場合に限定
すべきことを意図するものでは無いが、本発明
は、特に自動インサーキツト試験装置と関連して
使用される電流プローブに適用可能なものであ
る。
自動インサーキツト電気部品試験の分野に於い
て、ゲート等の部品乃至はコンポーネントの内で
欠陥コンポーネントを見つけ出す為に手作動によ
つて移動される電流プローブを使用することが必
要なことが多い。例えば、米国特許第3780953号
及び第4216539号に開示されている様な自動イン
サーキツト電子コンポーネントテスタを操作する
場合には、テスタをテストすべきコンポーネント
を有するプリント配線基板上の種々のノード又は
バスへ接続させる。これらノードの内の幾つかに
於いて励起信号を導入させ、これらの信号に対す
るコンポーネントの応答を他のノードに於いて検
知すると共に処理を行なつて、そのコンポーネン
トが適切に機能しているか否かを決定する。１個
のノードに対し多数の異なつたコンポーネントを
接続することが可能であるので、テスタはこの様
なノードで得られる欠陥信号を発生させている特
定のコンポーネントを見出すことが必ずしも可能
であるとは限らない。この様な場合には、テスタ
の操作者はハンドヘルド型即ち手で持つて使用す
るタイプの電流プローブを使用して、不適切な即
ち欠陥応答信号を生じさせているノードに接続さ
れている種々のコンポーネントの各々へ又は各々
から通流する電流の値を検知することが必要であ
る。
この様な電流プローブを使用する場合には、通
常、欠陥応答信号を発生しているノード又は共通
バスへ信号を導入させることが必要である。例え
ば、デジタル装置をテストする場合に、バスへ接
続されているゲートが欠陥性である為に欠陥性バ
スに於ける信号が一方の２進状態に留まつている
場合には、その２進状態とは反対極性のパルスを
そのバスへ印加させて電流を発生させる。試験装
置の操作者は、潜在的欠陥ゲートの各々をバスへ
接続させているリード上へ電流プローブを当接さ
せる。欠陥ゲートをバスへ接続させているリード
は最大電流を通流させるので、そうすることによ
つて欠陥コンポーネントを見出すことが可能であ
る。一方、アナログ装置をテストする場合にも、
相補的信号を使用する同様の方法を使用すること
が可能である。
電流プローブによつて発生された出力信号を処
理する従来技術の１方法に於いては、出力信号を
二乗して全てのパルスを同一極性とし、次いで二
乗したパルスの振幅に基づいて信号のDC値を決
定するものである。最大のDC値を生成するコン
ポーネントが欠陥コンポーネントとして識別され
る。
この様な従来のタイプの信号処理に関連した１
つの問題としては、その方法がバスへ印加される
パルスのデユーテイサイクル即ち衝撃係数に依存
するということである。更に詳説すると、前記
DC値は各パルスの値を時間に亘つて積分するこ
とによつて得られるものである。従つて、各出力
信号に対し出来るだけ高いDC値を得、最大の精
度を得る為には、DC信号が減衰するパルス間の
時間を減少させる為に印加されるパルスの衝撃係
数が高くなければならない。しかしながら、バス
へ印加させるパルスはそのバスへ接続されている
各コンポーネントを駆動すべく動作するので、コ
ンポーネントの温度を上昇させることとなる。印
加されるパルスの衝撃係数が余り高いと、コンポ
ーネントのスレツシユホールド温度を越えて温度
が上昇され、コンポーネントを破壊する結果とな
る。従つて、電流プローブ出力信号から得られる
精度は電気コンポーネントの耐熱特性を鑑みて妥
協された点に落着く必要がある。インサーキツト
電子コンポーネントの試験を行なう為に使用され
る従来の電流プローブに関連した別の問題として
は、プローブが印加された励起パルスのみならず
寄生電流、電磁的ノイズ等に応答するということ
である。例えば、回路基板が互いに平行して延在
する多数の導体を有する場合もある。電流プロー
ブの公知のものの多くは、誘導原理又はホール効
果に基づいて動作するものであるから、これら導
体の内の１個の導体に通流する電流を検知する為
に使用される電流プローブはその導体の近傍に存
在する他の導体の何れかに流れる電流によつて発
生される電磁場によつて影響を受けることは必至
である。
本発明は以上の点に鑑みなされたものであつ
て、上述した如き従来技術の欠点を解消すること
を目的とする。本発明の１側面によれば、共通バ
スに接続されている複数個のノードの内で一方の
二進状態に留まる欠陥ノードを探索する方法が供
給され、該方法は、 前記共通バスへ反対の二進状態を有する一連の
励起パルスを印加し、 各ノードに対して、 (1) 前記ノードに流れている電流に関連した電圧
信号を発生し、 (2) 前記励起パルスが印加されている周波数に対
応するレートで前記電圧信号をサンプリング
し、 (3) 前記電圧信号のサンプルを積分し、 (4) 前記積分したサンプルから前記ノードにおけ
る電流の少なくとも１個のパラメータに関連し
た出力電圧を発生し、 相対的に最大の出力電圧を有するノードを欠陥
ノードとして判別する、 上記各ステツプを有しており、前記電圧信号を
サンプリングするステツプにおいて、各励起パル
スに対して異なつた時刻において電圧信号の２つ
のサンプルを採取し、且つ前記出力電圧を発生す
るステツプにおいて、前記２つのサンプルの間の
差に関連した信号を発生させることを特徴とする
方法である。
本発明の別の側面によれば、電気回路において
欠陥ノードを探索する装置が供給され、該装置
は、電流を担持する導体１０に電気的励起パルス
Ｐを印加するパルス発生器２８が設けられてお
り、前記パルス発生器を前記導体へ電気的に接続
させる手段２４が設けられており、前記導体内を
流れる電流に関連した出力信号Vpを発生する電
流検知器３０が設けられており、第１及び第２サ
ンプル・ホールド回路３８，４０を具備しており
前記サンプル・ホールド回路の出力における差か
ら前記導体内を流れる少なくとも１個のパラメー
タVoを決定するために前記出力信号を処理する
手段３８，４０，５０が設けられており、前記励
起パルスＰの各々の期間中に前記出力信号をサン
プルするために前記第１サンプル・ホールド回路
３８に動作させ且つ前記励起信号の各々の終了後
に前記出力信号をサンプルするために前記第２サ
ンプル・ホールド回路４０を動作させその際に前
記処理手段３８，４０，５０を前記パルス発生器
２８と同期させる同期手段５２が設けられている
ことを特徴とする装置である。
電流検知出力信号を印加された励起信号へ同期
させる為の１方式は米国特許第4074188号に開示
されている。その方式に於いては、同期信号が、
検知器出力信号を１個又はそれ以上のスレツシユ
ホールド値と比較するコンパレータへのイネーブ
ル信号として印加されている。本発明はこれとは
異なつた方法を提供するものであつて、サンプ
ル・ホールド技術を使用して印加される信号と測
定される信号とを同期させるものである。
以下、添付の図面を参照に、本発明の具体的実
施の態様に付いて詳細に説明する。以下の本発明
の実施例の説明に於ては、本発明の理解を容易と
する為に、本発明を電子コンポーネントのインサ
ーキツトテストに使用した場合に付いて説明を行
なう。しかしながら、本発明はこの様な場合にの
み限定されるべきものではなく、導体を流れる電
流を検知することを必要とする種々の状態に於い
て適用可能なものであることは勿論である。
第１図は、電子コンポーネントのインサーキツ
ト試験を行なう際に電流プローブを使用する可能
性のある典型的な状態の１例を示したものであ
る。試験中の回路は共通バス１０を有しており、
共通バス１０には複数個の論理ゲート１２乃至２
２が接続されている。バス１０は、自動インサー
キツト試験装置のコネクタピン２４が接続される
べきノードを形成している。点線で示した如く、
論理ゲート１２乃至２２の内で論理ゲート１６が
欠陥ゲートであり、例えばその出力端子が不本意
に接地接続されて電流シンクとして機能している
場合を示してある。その他のタイプの欠陥、例え
ばバスを電流源として機能させる様な欠陥も電流
プローブを使用することによつて検知することが
可能である。
この様な回路の試験を行なつた場合に、バス１
０がゲート１６を介して接地接続されているの
で、論理ゲート１２，１４，１８，２０，２２へ
の入力信号又はそれらからの出力信号の状態如何
に拘わらず、テストピン２４に現われる信号は常
に一方の２進状態にある。従つて、この様な回路
のテストを行なうと、自動テスタはバス１０に接
続されているコンポーネントの中で欠陥コンポー
ネントが存在するということを判別する。
どのコンポーネントが適切に機能していないか
ということを突き止める為には、欠陥ノードに於
ける極性とは反対の極性を有する一連のパルス２
６（本実施例に於いては一連の２進高信号）をバ
スへ印加させて電流シンク、即ち接地接続部へバ
スを介して電流を通流させる。この様なパルスは
テストピン２４を介して印加することが可能であ
るが、一方別体の手で持つて操作するタイプのパ
ルス発生様プローブを使用してバスへ導入させる
ことも可能である。テスト回路の操作者は、電流
検知プローブの先端を逐次的に論理ゲート１２乃
至２２を共通バス１０へ接続させているリードの
各々に当接させ、これらリードの各々に流れる電
流を検知する。第１図に示した例に於いては、論
理ゲート１６が不適切に接地接続されているの
で、論理ゲート１６をバス１０へ接続させている
リードに於いて最大の電流の流れが検知される。
従つて、論理ゲートの各々に対する電流検知の結
果を互いに比較した場合には、論理ゲート１６が
欠陥性であり、新しいものと置換するか、再度半
田付を行なうか、又はその他の適切な手段を講じ
ねばならないということが表示される。
第２図は、論理ゲートの種々のリードを流れる
電流を検知する為の回路を示したブロツク線図で
ある。この回路の信号処理部分を更に詳細に第３
図に示してある。テストピン２４を介して、又は
別体のハンドヘルド型パルス発生器を介してバス
１０へ印加される励起パルスＰがパルス発生器２
８によつて供給される。パルス発生器２８は任意
の適切なタイプのオシレータと所望の大きさ及び
周波数を有する電流パルスを発生させる為のパル
ス整形回路とで構成することが可能である。バス
１０へ流れる電流は電流プローブ３０によつて検
知される。プローブ３０は任意の従来の装置によ
つて構成することが可能であり、バス１０に流れ
る電流に比例した出力電圧を供給するものであつ
て、誘導原理又はホール効果に基づいて流れる電
流の大きさを検知することが可能な現在入手可能
な任意の電流プローブとすることが可能である。
このプローブは、例えば誘導先端部の様なセンサ
３２を有しており、且つ内部フイルタ・増幅段３
４を有しており、フイルタ・増幅段３４は、例え
ば、プローブによつて発生された信号に帯域制限
機能を施すものである。
プローブ３０からの出力信号VPは、適宜のバ
ツフア乃至は増幅器３６へ印加され、且つ２個の
積分サンプル・ホールド回路３８及び４０へ供給
される。積分用サンプル・ホールド回路の各々
は、周期的に開成されてプローブ出力信号VPの
一部をサンプルするアナログスイツチ４２を有し
ている。このスイツチによつて通過される出力信
号の部分は、抵抗４４と、記憶用コンデンサ４６
と、バツフア４８とで構成された記憶回路へ供給
される。出力信号のサンプルした部分を記憶乃至
はストアすると共に、記憶回路は、更に、抵抗４
４とコンデンサ４６との値によつて決定される
RC時定数に従つて信号を積分すべく機能する。
サンプル・ホールド回路３８及び４０の各々の積
分されたサンプル信号は、作動増幅器５０の夫々
の入力端子へ供給され、作動増幅器５０は２つの
入力信号の差に関連した出力信号Voを発生する。
サンプル・ホールド回路３８及び４０の動作、
特に各々サンプル・ホールド回路に於けるスイツ
チ４２の動作は、タイマー回路５２によつて励起
パルスＰと同期がとられている。図示例に於ける
タイマー回路は、２個のワンシヨツト・マルチバ
イブレータ５４及び５６を有しており、これらの
マルチバイブレータは励起パルスによつてトリガ
されてタイミングパルスを発生し、これらのタイ
ミングパルスはスイツチ４２を動作させて励起パ
ルスに関連した所定の時間間隔でもつてプローブ
出力信号をサンプルする。
第２図及び第３図に図示した電流検知器の動作
は、第４図に示したタイミング線図を参照すると
一層容易に理解することが可能である。第４図の
タイミング線図は、誘導型の電流プローブを使用
した場合の本発明実施例に関するものである。こ
の様なプローブからの出力信号は検知される電流
の微分したものである。従つて、共通バス１０へ
印加される励起パルスＰはプローブからの出力信
号VPとして一連の交番する正及び負のインパル
ス信号を発生させる。積分用のサンプル・ホール
ド回路３８及び４０は、パルスＰの先端及び後端
の夫々の発生時点に於いてプローブ出力信号VP
をサンプルする様に動作される。例えば、第３図
に関し説明すると、タイマー回路５２内の一方の
ワンシヨツトマルチバイブレータ５４が各パルス
の先端によつてトリガされ、他方のマルチバイブ
レータ５６が各パルスの後端によつてトリガされ
る構成とすることが可能である。
タイマー回路５２からの出力信号に於けるタイ
ミングパルスの各々のパルス幅は、好適には、プ
ローブ出力信号VPの中で励起パルスに関連した
部分のみがサンプルされる様に設定される。例え
ば、タイミング信号に於けるサンプルパルスの
各々のパルス幅はプローブ出力信号VPに於ける
インパルスをサンプルする為には、2.5マイクロ
秒近傍のものとすることが可能である。従つて、
このようにしてプローブ信号処理回路は試験中の
回路に印加される励起パルスと同期がとられてお
り、従つて回路内に於ける外因的な信号によつて
影響を受けることが回避される。特に、サンプル
期間中以外に於いてプローブ出力信号VP内に現
われるノイズ成分はプローブ回路出力信号をVo
に何等影響を与えることはない。更に、両方のサ
ンプルに現われる一定のノイズは作動増幅器５０
によつて相殺される。
プローブ出力信号からのサンプル値は積分用サ
ンプル・ホールド回路３８及び４０に於いて時間
に関し積分され、その結果これらの回路から得ら
れる出力信号S1及びS2はプローブ出力信号VPに
於けるインパルスの振幅に等しい一定値へ指数的
に漸近する。サンプルした信号を積分することに
よつて、ノイズ成分から分離する付加的な手段を
与えている。特に、この様な信号の積分を行なう
ことによつてその結果得られる出力信号をサンプ
ルした信号に於ける一定値と関連付けさせてお
り、例えば、操作者が把持しているプローブが多
少移動することによつて発生されることのある外
因的なピーク、スパイク等を略無視することを可
能としている。
第４図に示したタイミング線図に於いては、説
明の便宜上、サンプルした出力信号S1及びS2が約
２つのサンプル期間経過後に一定値に近付いてい
る場合を示してある。しかしながら、当業者にと
つて明らかな如く、積分された信号が一定値に到
達するには数個のサンプル期間を経過することを
必要とする場合もある。しかしながら、この様な
ことは本発明の実施例に於いては実際的な重要性
は殆ど無い。例えば、励起パルスは20マイクロ秒
のパルス幅を有し、各パルス間の時間幅は300マ
イクロ秒である可能性もある。積分用サンプル・
ホールド回路３８及び４０のRC時定数が約1125
マイクロ秒に設定されており、且つ積分された信
号が一定値に到達するのに５個のサンプル期間を
必要とする場合には、回路の全安定化時間、即ち
一定値に到達するのに要する時間は360ミリ秒に
過ぎない。この様な短時間である為に、プローブ
が手動作されて回路に於いてテストされるべき各
ポイントに当接されるということを鑑みると何等
重要性が存在しないものであつて、操作者は少な
くとも１秒の最低期間各ポイントにプローブを押
し当てておくことが必要とされるに過ぎない。
サンプル・ホールド回路３８及び４０からの２
つの出力信号S1及びS2は、入力信号として作動増
幅器５０へ印加され、従つて作動増幅器５０はこ
れら入力信号の差に関連した出力信号Voを発生
する。この出力信号は、試験中のノードに於いて
電流プローブ３０によつて検知された電流の大き
さ及び相対的な方向を表わすものである。この信
号は自動インサーキツトテスタへ供給されて、必
要に応じ数学的に重みが付けられ且つ同一のノー
ドの多数の他のテスト結果と平均値をとつた後に
テスタ内に記憶乃至ストアされる。欠陥バスへ共
通に接続されている全てのノードに付いて試験を
行なつた後には、テスタはバスに於いて最大電流
を引出すか又は供給するピン、即ちバスに接続さ
れている欠陥コンポーネントとしてのピンに対応
して絶対値に於いて最大出力信号Voを発生する
ノードを選択する。
ホール効果型の電流プローブを使用した場合に
は、本信号処理回路の動作方法は上述した実施例
のものとは多少異なつている。第５図は、ホール
効果型の電流プローブを使用した場合の実施例に
関しての動作を示したものである。ホール効果型
プローブからの出力信号は、検知される電流の波
形と実質的に同一な波形を有しており、この点誘
導型の装置を使用した場合には検知した信号の微
分として一連のインパルス信号が得られるものと
は異なつている。従つて、この場合には、各励起
パルスの期間中にプローブ出力信号の１個のサン
プルを採取し、且つ各パルスの終了後に別のサン
プルを採取することが有用である。従つて、サン
プル信号の一方T1は、励起信号に於けるパルス
の各々のパルス期間中にサンプル・ホールド回路
３８又は４０へ一方へサンプルパルスを付与する
ことが可能である。各サンプルパルスの長さは、
各励起パルスＰのパルス幅と同一とすることが可
能であり、又はそれよりも小さくしてプローブ信
号VPに於ける各パルスの中央部分のみをサンプ
ルさせる様にすることも可能である。これらサン
プルパルスの各々の終了後、遅延時間Ｄ、例えば
10マイクロ秒、が例えば別のマルチバイブレータ
（第３図中には不図示）によつてタイマー回路５
２内に設定される。この遅延時間の終了と共に、
第２サンプルパルスをT2がパルス間の“死時間”
の期間中に他方のサンプル・ホールド回路を動作
させてプローブ出力信号VPをサンプルする。
各励起パルス期間中に採取されたサンプルに関
連する出力信号S1は各検知したパルスの大きさ及
び相対的方向に関連した一定値に漸近する。しか
しながら、他方の出力信号S2は実質的に初期的な
レベルに留まる。この様な構成となつているの
で、プローブ出力信号VPに存在する低周波ノイ
ズ成分は各サンプル期間中にサンプルされ、且つ
作動増幅器５０に於いて相殺されるので、最終的
に得られる出力信号Voは励起パルスの検知のみ
に関するものとなる。一方、プローブ出力信号に
存在する高周波ノイズ成分は各サンプルに対し一
定ではないので、出力信号S1及びS2の積分によつ
て出力信号から取除かれることとなる。
上述した如く、本発明は、回路に励起パルスを
印加させ、これらのパルスに対する回路の応答を
測定することが可能な新規な方式を提供するもの
であつて、外因的なノイズ成分の影響を実質的に
排除することを可能とした方式を提供するもので
ある。電流検知器を励起パルスと同期させること
によつて、本信号処理方式を本方式内に存在する
比較的一定なノイズから分離することを可能とし
ている。更に、同期した応答信号を積分すること
により、任意のランダムで、非一定なノイズの影
響を同様に排除することを可能としている。好適
には、印加された励起パルスに応答してトリガさ
れる比較的簡単な積分用サンプル・ホールド回路
を使用してこれら両方の機能を行なわせる。
以上、本発明の具体的構成に付いて詳細に説明
したが、本発明はこれら具体的に限定されるべき
ものでは無く、本発明の技術的範囲を逸脱するこ
となしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
第１図は電流プローブを使用した場合の典型的
な試験状態を図示した説明図、第２図は本発明の
概念に基づいて構成された電流処理回路の１例を
示したブロツク線図、第３図は第２図に示した電
流処理回路の１部の構成を詳細に示した回路図、
第４図は誘導型の電流プローブを使用した場合の
第２図及び第３図に示した電流処理回路の動作を
説明するのに有用なタイミング線図、第５図はホ
ール効果型のプローブを使用した場合の電流処理
回路の動作を説明するのに有用なタイミング線
図、である。 （符号の説明）、１０：共通バス、１６：欠陥
コンポーネント（論理ゲート）、２４：テストピ
ン、２６：励起パルス、２８：パルス発生器、３
０：プローブ、３２：センサ、３４：フイルタ／
増幅器、３６：バツフア／増幅器、３８，４０：
積分用サンプル・ホールド回路、５０：作動増幅
器、５２：タイマー回路。

Claims (1)

  1. 【特許請求の範囲】 １ 共通バスに接続されている複数個のノードの
    内で一方の二進状態に留まる欠陥ノードを探索す
    る方法において、 前記共通バスへ反対の二進状態を有する一連の
    励起パルスを印加し、 各ノードに対して、 (1) 前記ノードに流れている電流に関連した電圧
    信号を発生し、 (2) 前記励起パルスが印加されている周波数に対
    応するレートで前記電圧信号をサンプリング
    し、 (3) 前記電圧信号のサンプルを積分し、 (4) 前記積分したサンプルから前記ノードにおけ
    る電流の少なくとも１個のパラメータに関連し
    た出力電圧を発生し、 相対的に最大の出力電圧を有するノードを欠陥
    ノードとして判別する、 上記各ステツプを有しており、前記電圧信号を
    サンプリングするステツプにおいて、各励起パル
    スに対して異なつた時刻において電圧信号の２つ
    のサンプルを採取し、且つ前記出力電圧を発生す
    るステツプにおいて、前記２つのサンプルの間の
    差に関連した信号を発生させることを特徴とする
    方法。 ２ 特許請求の範囲第１項において、前記パラメ
    ータが電流の大きさであることを特徴とする方
    法。 ３ 特許請求の範囲第１項又は第２項において、
    前記パラメータが電流の流れの相対的な方向を有
    することを特徴とする方法。 ４ 電気回路において欠陥ノードを探索する装置
    において、電流を担持する導体１０に電気的励起
    パルスＰを印加するパルス発生器２８が設けられ
    ており、前記パルス発生器を前記導体へ電気的に
    接続させる手段２４が設けられており、前記導体
    内を流れる電流に関連した出力信号Vpを発生す
    る電流検知器３０が設けられており、第１及び第
    ２サンプル・ホールド回路３８，４０を具備して
    おり前記サンプル・ホールド回路の出力における
    差から前記導体内を流れる少なくとも１個のパラ
    メータVoを決定するために前記出力信号を処理
    する手段３８，４０，５０が設けられており、前
    記励起パルスＰの各々の期間中に前記出力信号を
    サンプルするために前記第１サンプル・ホールド
    回路３８を動作させ且つ前記励起信号の各々の終
    了後に前記出力信号をサンプルするために前記第
    ２サンプル・ホールド回路４０を動作させその際
    に前記処理手段３８，４０，５０を前記パルス発
    生器２８と同期させる同期手段５２が設けられて
    いることを特徴とする装置。 ５ 特許請求の範囲第４項において、前記第２サ
    ンプル・ホールド回路４０が各パルスＰの後端の
    発生時に動作されることを特徴とする装置。 ６ 特許請求の範囲第４項又は第５項において、
    前記電流検知器３０が誘導型であることを特徴と
    する装置。 ７ 特許請求の範囲第４項又は第５項において、
    前記電流検知器３０がホール効果型であることを
    特徴とする装置。 ８ 特許請求の範囲第４項において、前記第２サ
    ンプル・ホールド回路４０が各パルスＰの後端の
    後に動作されることを特徴とする装置。 ９ 特許請求の範囲第４項乃至第８項の内のいず
    れか１項において、前記サンプル・ホールド回路
    ３８，４０が前記出力信号のサンプルを積分する
    手段を有することを特徴とする装置。 １０ 特許請求の範囲第４項乃至第９項の内のい
    ずれか１項において、前記パラメータが電流の大
    きさであることを特徴とする装置。 １１ 特許請求の範囲第４項乃至第１０項の内の
    いずれか１項において、前記パラメータが電流の
    流れの相対的な方向を有することを特徴とする装
    置。
JP57180060A 1981-10-16 1982-10-15 欠陥ノードを探索する方法及び装置 Granted JPS58108465A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31215881A 1981-10-16 1981-10-16
US312158 1981-10-16

Publications (2)

Publication Number Publication Date
JPS58108465A JPS58108465A (ja) 1983-06-28
JPH0475469B2 true JPH0475469B2 (ja) 1992-11-30

Family

ID=23210135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57180060A Granted JPS58108465A (ja) 1981-10-16 1982-10-15 欠陥ノードを探索する方法及び装置

Country Status (6)

Country Link
EP (1) EP0077725B1 (ja)
JP (1) JPS58108465A (ja)
KR (1) KR910002020B1 (ja)
AU (1) AU568485B2 (ja)
CA (1) CA1206526A (ja)
DE (1) DE3270882D1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU664722B2 (en) * 1991-11-29 1995-11-30 H.P.M. Industries Pty Limited Apparatus for determining the relative positions of power outlets within an electrical circuit
AU5234798A (en) * 1997-12-14 1999-07-05 E & M Engineering (Y.G.R.) Ltd. Method, apparatus and device for digital testing and diagnostics of pc boards
US6704277B1 (en) * 1999-12-29 2004-03-09 Intel Corporation Testing for digital signaling
CN112014725B (zh) * 2020-09-02 2023-03-10 韩熔 电子电路板的多结点波形预存储故障检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51108253A (ja) * 1975-03-19 1976-09-25 Mitsuo Makino Chirakutentansasochi
JPS5331253A (en) * 1976-09-02 1978-03-24 Nitsuchitsu Kougiyou Kk Rotary ball mill shell with elastic rubber lining

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074188A (en) * 1975-08-01 1978-02-14 Testline Instruments, Inc. Low impedance fault detection system and method
US4216539A (en) * 1978-05-05 1980-08-05 Zehntel, Inc. In-circuit digital tester
DE3022279A1 (de) * 1979-06-23 1981-01-08 Membrain Ltd Verfahren und einrichtung zur lokalisierung eines fehlers in einem elektronischen schaltkreis
US4345201A (en) * 1979-12-20 1982-08-17 Membrain Limited Fault location system with enhanced noise immunity
US4517511A (en) * 1981-10-16 1985-05-14 Fairchild Camera And Instrument Corporation Current probe signal processing circuit employing sample and hold technique to locate circuit faults

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51108253A (ja) * 1975-03-19 1976-09-25 Mitsuo Makino Chirakutentansasochi
JPS5331253A (en) * 1976-09-02 1978-03-24 Nitsuchitsu Kougiyou Kk Rotary ball mill shell with elastic rubber lining

Also Published As

Publication number Publication date
JPS58108465A (ja) 1983-06-28
AU8940682A (en) 1983-04-21
AU568485B2 (en) 1988-01-07
CA1206526A (en) 1986-06-24
KR840002109A (ko) 1984-06-11
DE3270882D1 (en) 1986-06-05
EP0077725A1 (en) 1983-04-27
KR910002020B1 (ko) 1991-03-30
EP0077725B1 (en) 1986-04-30

Similar Documents

Publication Publication Date Title
US5396179A (en) High frequency surge tester methods and apparatus
US5266901A (en) Apparatus and method for resistive detection and waveform analysis of interconenction networks
US4458196A (en) Method and apparatus for high speed resistance, inductance and capacitance measurement
US7282927B1 (en) Use of a configurable electronic controller for capacitance measurements and cable break detection
JP2004191373A (ja) 電子バッテリテスタ
US4517511A (en) Current probe signal processing circuit employing sample and hold technique to locate circuit faults
US5789933A (en) Method and apparatus for determining IDDQ
US6356086B1 (en) Method and apparatus for the in-circuit testing of a capacitor
US5844412A (en) Board test apparatus and method for fast capacitance measurement
US3430137A (en) Method and apparatus for automatic measurements of corona inception and extinction voltages
JPH0475469B2 (ja)
CN111487451B (zh) 一种传输线脉冲测试系统
US5471136A (en) Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit
JPH0547418Y2 (ja)
JP2010511866A (ja) 多層セラミックコンデンサ試験のための多点、多パラメータデータアクイジション
US5059911A (en) Cable fault location detector
US4922205A (en) Apparatus for detecting contamination on probe surface
US20070120608A1 (en) Capacitor detection by phase shift
USH1458H (en) Signal amplitude distribution analyzer
JPH0480529B2 (ja)
JP2730504B2 (ja) 試験用プローブピンの接触不良判断方法およびインサーキットテスタ
JP3034651B2 (ja) Ｃｖケーブルの絶縁診断方法
GB2258051A (en) Determining propagation delays in signal paths
JPH1194919A (ja) 電子ユニットの検査方法
JP2606208Y2 (ja) ワイヤーハーネス試験装置