JPS58108465A - 欠陥ノードを探索する方法及び装置 - Google Patents

欠陥ノードを探索する方法及び装置

Info

Publication number
JPS58108465A
JPS58108465A JP57180060A JP18006082A JPS58108465A JP S58108465 A JPS58108465 A JP S58108465A JP 57180060 A JP57180060 A JP 57180060A JP 18006082 A JP18006082 A JP 18006082A JP S58108465 A JPS58108465 A JP S58108465A
Authority
JP
Japan
Prior art keywords
sample
current
hold circuit
output signal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57180060A
Other languages
English (en)
Other versions
JPH0475469B2 (ja
Inventor
アンソニ−・ジエイ・スト−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS58108465A publication Critical patent/JPS58108465A/ja
Publication of JPH0475469B2 publication Critical patent/JPH0475469B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31915In-circuit Testers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Locating Faults (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電流検知・測定方式に関するものであって、
更に詳細には、電流を検知及び測定する上に於いて改善
された信号対雑音特性を与える為に電流検知装置が検知
されるべき電流を発生する為の信号発生源と同期されて
いる方式に関するものである。この場合に限定すべきこ
とを意図するものでは無いが、本発明は、特に自動イン
サーキット試験装置と関連して使用される電流プローブ
に適用可能なものである。
自動インサーキット電気部品試験の分野に於いて、ゲー
ト等の部品乃至はコンポーネントの内で欠陥コンポーネ
ントを見つけ出す為に手作動によって移動される電流プ
ローブを使用することが必要なことが多い。例えば、米
国特許第3,780,953号及び第4,216,53
9号に開示されている様な自動インサーキット電子コン
ポーネントテスタを操作する場合には、テスタをテスト
すべきコンポーネントを有するプリント配線基板上の種
々のノード又はバスへ接続させる。これらノードの内の
幾つかに於いて励起信号を導入させ、これらの信号に対
するコンポーネントの応答を他のノードに於いて検知す
ると共に処理を行なって、そのコンポ−ネントが適切に
機能しているか否かを決定する。
1個のノードに対し多数の異なったゴンボーネ・ントを
接続することが可能であるので、テスタはこの様なノー
ドで得られる欠陥信号を発生させている特定のコンポー
ネントを見出すことが必ずしも可能であるとは限らない
。この様な場合には、テスタの操作者はハンドベルト型
即ち手で持って使用するタイプの電流プローブを使用し
て、不適切な即ち欠陥応答信号を生じさせているノード
に接続されている種々のコンポーネントの各々へ又は各
々から通流する電流の値を検知することが必要であ、る
この様な電流プローブを使用する場合には、通常、欠陥
応答信号を発生しているノード又は共通バスへ信号を導
入させることが必要である。例えば、デジタル装置をテ
ストする場合に、バスへ接続されているゲートが欠陥性
である為に欠陥性バスに於ける信号が一方の2選状態に
留まっている場合には、その2進状態とは反対極性のパ
ルスをそのバスへ印加させて電流を発生させる。試験装
置の操作者は、潜在的欠陥ゲートの各々をバスへ接続さ
せているリード上へ電流プローブを当接させる。欠陥ゲ
ートをバスへ接続させているリードは最大電流を通流さ
せるので、そうすることによって欠陥コンポーネントを
見出すことが可能である。一方、アナログ装置をテスト
する場合にも、相補的信号を使用する同様の方法を使用
することが可能である。
電流プローブによって発生された出力信号を処理する従
来技術の1方法に於いては、出力信号を二乗して全ての
パルスを同一極性とし、次いで二乗したパルスの振幅に
基づいて信号のDC値を決定するものである。最大のD
C値を生成するコンポーネントが欠陥コンポーネントと
して識別される。
この様な従来のタイプの信号処理に関連した1つの問題
としては、その方法がバスへ印加されるパルスのデユー
ティサイクル即ち衝撃係数に依存するということである
。更に詳説すると、前記DC値は各パルスの値を時間に
亘って積分することによって得られるものである。従う
で、各出力信号に対し出来るだけ高いDC値を得、最大
の精度を得る為には、DC信号が減衰するパル2間の時
間を減少させる為に印加されるパルスの衝撃係数が高(
なければならない。しかしながら、バスへ印加されるパ
ルスはそのバスへ接続されている各コンポーネントを駆
動すべく動作するので、コンポーネントの濃度を上昇さ
せることとなる。印加されるパルスの衝撃係数が余り高
いと、コンポーネントのスレッシュホールド濃度を越え
て濃度が上昇され、コンポーネントを破壊する結果とな
る。
従って、電流プローブ出力信号から得られる精度は電気
コンポーネントの耐熱特性を鑑みて妥協された点に落着
く必要がある。インサーキット電子コンポーネントの試
験を行なう為に使用される従来の電流プローブに関連し
た別の問題としては、プローブが印加された励起パルス
のみならず寄生電流、電磁的ノイズ等に応答するという
ことである。例えば、回路基板が互いに平行して延在す
る多数の導体を有する場合もある。電流プローブの公知
のものの多く、は、誘導原理又は鳩−ル効果に基づいて
動作するものであるから、これら導体の内の1個の導体
に通魔する電流を検知する為に使用される電流プローブ
はその導体の近傍に存在する他の導体の何れかに流れる
電流によって発生される電磁場によって影響を受けるこ
とは必至である。
本発明は以上の点に鑑みなされたものであって、上述し
た如き従来技術の欠点を解消することを目的とする。本
発明の1特徴とするところは、共通バスへ接続されてい
る複数個のノードの内で一方の2道状態に留まっている
欠陥ノードを探索する方法に於いて、前記共通バスへ反
対の2進状態を有する一連の励起パルスを印加させ、各
ノードに対して、I)前記ノードに於いて流れる電流に
関連した電圧信号を生成し、■)前記励起パルスが印加
される周波数に対応した速度で前記電圧信号をサンプリ
ングし、■)前記電圧信号のサンプルを積分し、■)前
記積分したサンプルから前記ノード内に於ける前記電流
の少なくとも1つのパラメータに関連した出力電圧を発
生し、相対的に最大の出力電圧を有するノードを欠陥ノ
ードとして判別する、上記各工程を有することを特徴と
する方法である。
本発明の別の特徴に於いては、導体内を流れる電流を検
知する装置を提供するものであって、前記装置が、電流
通流用導体へ励起パルスを印加する為のパルス発生器を
有しており、前記導体内を流れる電流に関連した出力信
号を発生させる為の電流応答検知器を有しており、サン
プル・ホールド回路を具備し前記出力信号を処理して前
記導体内を流れる電流の少なくとも1個のパラメータを
決定する手段を有しており、前記励起パルスと所定の関
係を有する時薗閣隔の間に前記サンプル・ホールド回路
を動作させて前記出力信号をサンプルし前記処理手段を
前記パルス発生器と同期させる同期手段を有することを
特徴とするものである。
電流検知出力信号を印加された励起信号へ同期させる為
の1方式は米国特許第4,074,188号に開示され
ている。その方式に於いては、四則信号が、検知器出力
信号を1個又はそれ以上のスレッシュホールド値と比較
するコンパレータへのイネーブル信号として印加されて
いる。本発明はこれとは異なった方法を提供するもので
あって、サンプル・ホールド技術を使用して印加される
信号と測定される信号とを同期させるものである。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。以下の本発明実施例の説明に
於いては、本発明の理解を容易とする為に、本発明を電
子コンポーネントのインサーキットテストに使用した場
合に付いて説明を行なう。しかしながら、本発明はこの
様な場合にのみ限定されるべきものではなく、導体を流
れる電流を検知することを必要とする種々の状態に於い
て適用可能なものであることは勿論である。
第11Ilは、電子フン、ボーネントのインサーキット
試験を行なう際に電流プローブを使用する可能性のある
典型的な状態の1例を示したものである。
試験中の回路は共通バス10を有しており、共通バス1
0には複数個の論理ゲート12乃至22が接続されてい
る。バス10は、自動インサーキット試験装置のコネク
タビン24が接続されるべきノードを形成している。点
線で示した如く、論理ゲート12乃至22の内で論理ゲ
ート16が欠陥ゲートであり、例えばその出力端子が不
本意に接地接続されて電流シンクとして機能している場
合を示しである。その他のタイプの欠陥、例えばバスを
電流源として機能させる様な欠陥も電流プローブを使用
することによって検知することが可能である。
この様な回路の試験を行なった場合に、バス10がゲー
ト16を介して接地接続されているので、論理ゲート1
2.14.18.20.22への入力信号又はそれらか
らの出力信号の状態如何に拘わらず、テストビン24に
現われる信号は常に゛−方の2M!状態にある。従って
、この様な回路のテストを行なうと、自動テスタはバス
1oに接続されているコンポーネントの中で欠陥ジンボ
ーネントが存在するということを判別する。
どのコンポーネントが適切に機能していないがというこ
とを突き止める為には、欠陥ノードに於ける極性とは反
対の極性を有する一連のパルス26(本実施例に於いて
は一連の2道高信号)をバスへ印加させて電流シンク、
即ち接地接続部へバスを介して電流を通流させる。この
様なパルスはテストビン24を介して印加することが可
能であるが、一方別体の手で持フて操作するタイプのパ
ルス発生用プローブを使用してバスへ導入させることも
可能である。テスト回路の操作者は、電流検知プローブ
の先端を逐次的に論理ゲート12乃至22を共通バス1
0へ接続させているリードの各々に当接させ、これらリ
ードの各々に流れる電流を検知する。第1図に示した例
に於いては、論理ゲート16が不適切に接地接続されて
いるので、論理ゲート16をバス10へ接続させている
り−ドに於いて最大の電流切流れが検知される。従って
、論理ゲートの各々に対する電流検知の結果を互いに比
較した場合には、論理ゲート16が欠陥性であり、新し
いものと置換するか、再度半田付を行なうか、又はその
他の適切な手段を講じねばならないということが表示さ
れる。
第2図は、論理ゲートの種々のリードを流れる電流を検
知する為の回路を示したブロック線図である。この回路
の信号処理部分を更に詳細に第3図に示しである。テス
トビン24を介して、又は別体のハンドベルト型パルス
発生器を介してバス10へ印加される励起パルスPがパ
ルス発生器28によって供給される。パルス発生器28
は任意の適切なタイプのオシレータと所望の大きさ及び
周波数を有する電流パルスを発生させる為のパルス整形
回路とで構成することが可能である。バス10へ流れる
電流は電流プローブ30によって検知される。プローブ
30は任意の従来の装置によって構成することが可能で
あり、バス10に流れる電流に比例した出力電圧を供給
するものであって、誘導原理又はホール効果に基づいて
流れる電流の大きさを検知することが可能な現在入手可
能な任意の電流プローブとすることが可能である。
このプローブは、例えば誘導先端部の様なセンサ32を
有しており、且つ内部フィルタ・増幅段34を有してお
り、フィルタ・増幅段34は、例えば、プローブによっ
て発生された信号に帯域制限機能を施すものである。
プローブ30からの出力信号Vpは、適宜のバッファ乃
至は増幅器36へ印加され、且つ2個の積分サンプル・
ホールド回路38及び40へ供給される。積分用サンプ
ル・ホールド回路の各々は、周期的に閉成されてプロー
ブ出力信号Vpの一部をサンプルするアナログスイッチ
42を有している。このスイッチによって通過される出
力信号の部分は、抵抗44と、記憶用コンデンサ46と
、バッファ48とで構成された記憶回路へ供給される。
出力信号のサンプルした部分を記憶乃至はストアすると
共に、記憶回路は、更に、抵抗44とコンデンサ46と
の値によって決定されるRC時定数に従って信号を積分
すべく機能する。サンプル・ホールド回路38及び40
の各々の積分されたサンプル信号は、作動増幅器50の
夫々の入力端子へ供給され、作動増幅器50は2つの入
力信号の差に関連した出力信号■0を発生する。
サンプル・ホールド回路38及び40の動作、特に各々
のサンプル・ホールド回路に於けるスイッチ42の動作
は、タイマー回路52によって励起パルスPと同期がと
られている。図示例に於けるタイマー回路は、2個のワ
ンショット・マルチバイブレータ54及び56を有して
おり、これらのマルチバイブレータは励起パルスによっ
てトリガされてタイミングパルスを発生し、これらのタ
イミングパルスはスイッチ42を動作させて励起パルス
に関連した所定の時間間隔でもってプローブ出力信号を
サンプルする。
第2図及び第3図に図示した電流検知器の動作は、第4
図に示したタイミング線図を参照すると一層容易に理解
することが可能である。第4図のタイミング線図は、誘
導型の電流プローブを使用した場合の本発明実施例に関
するものである。この様なプローブからの出力信号は検
知される電流の微分したものである。従って、共通バス
10へ印加される励起パルスPはプローブからの出力信
号■ρとして一連の交番する正及び負のインパルス信号
を発生させる。積分用のサンプル・ホールド回路38及
び40は、パルスPの先端及び後端の夫々の発生時点に
於いてプローブ出力信号Vpをリンプルする様に動作さ
れる。例えば、第3図に関し説明すると、タイマー回路
52内の一方のワンショットマルチバイブレータ54が
各パルスの先端によってトリガされ、他方のマルチバイ
ブレータ56が各パルスの後端によってトリガされる構
成とすることが可能である。
タイマー回路52からの出力信号に於けるタイミングパ
ルスの各々のパルス幅は、好適には、プローブ出力信号
Vpの中で励起パルスに関連した部分のみがサンプルさ
れる様に設定される。例えば、タイミング信号に於ける
サンプルパルスの各々のパルス幅はプローブ出力信号V
pに於けるインパルスをサンプルする為には2.5マイ
クロ秒近傍のものとすることが可能である。従って、こ
のようにしてプローブ信号処理回路は試験中の回路に印
加される励起パルスと同期がとられており、従って回路
内に於ける外因的な信号によって影響を受けることが回
避される。特に、サンプル期間中以外に於いてプローブ
出力信号Vp内に現われるノイズ成分はプローブ回路出
力信号をVOに同等影響を与えることはない。更に、両
方のサンプルに現われる一定のノイズは作動増幅器50
によって相殺される。
プローブ出力信号からのサンプル値は積分用サンプル・
ホールド回路38及び40に於いて時間に関し積分され
、その結果これらの回路から得られる出力信号S1及び
S2はプローブ出力信号V。
に於けるインパルスの振幅に等しい一定値へ指数的に漸
近する。サンプルした信号を積分することによって、ノ
イズ成分から分離する付加的な手段を与えている。特に
、この様な信号の積分を行なうことによってその結果得
られる出力信号をサンプルした信号に於ける一定値と関
連付けさせており、例えば、操作者が把持しているプロ
ーブが多少移動することによって発生されることのある
外因的なピーク、スパイク等を略無視することを可能と
している。
第4図に示したタイミング線図に於いては、説明の便宜
上、サンプルした出力信@s1及びs2が約2つのサン
プル期mu通後に一定値に近付いている場合を示しであ
る。しかしながら、当業者にとって明らかな如く、積分
された信号が一定値に到達するには数個のサンプル期間
を経過することを必要とする場合もある。しがしながら
、この様なことは本発明の実施例に於いては実際的な重
要性は殆ど無い。例えば、励起パルスは20マイクロ秒
のパルス幅を有し、各パルス閣の時間幅は300マイク
ロ秒である可能性もある。積分用サンプル・ホールド回
路38及び4oのRC時定数が約1,125マイクロ秒
に設定されており、且つ積分された信号が一定値に到達
するのに5個のサンプル期間を必要とする場合には、回
路の全安定化時間、即ち一定値に到達するのに要する時
間は360ミリ秒に過ぎない。この様に短時間である為
に、プローブが手動作されて回路に於いてテストされる
べき各ポイントに当接されるということを鑑みると何隻
重要性が存在しないものであって、操作者は少なくとも
1秒の最低期閤各ポイントにプローブを押し当ててお(
ことが必要とされるに過ぎない。
サンプル・ホールド回路38及び40からの2つの出力
信号S1及びS2は、入力信号として作動増幅!150
へ印加され、従って作動増幅器50はこれら入力信号の
差に関連した出力信号Voを発生する。この出力信号は
、試験中のノードに踏いて電流プローブ30によって検
知された電流の大きさ及び相対的な方向を表わすもので
ある。この信号は自動インサーキットテスタへ供給され
て、必要に応じ数学的に重みが付けられ且つ同一のノー
ドの多数の他のテスト結果と平均値をとった後にテスタ
内に記憶乃至ストアされる。欠陥バスへ共通に接続され
ている全てのノードに付いて試験を行なった優に、テス
タはバスに於いて最大電流を引出すか又は供給するビン
、即ちバスに接続されている欠陥コンポーネントとして
のビンに対応して絶対値に於いて最大出力信号■0を発
生するノードを選択する。  ゛ ホール効果型の11流プローブを使用した場合には、本
信号処理回路の動作方法は上述した実、施例のものとは
多少異なっている。第5図は、ホール効果型の電流プロ
ーブを使用した場合の実施例に関しての動作を示したも
のである。ホール効果型プローブからの出力信号は、検
知される電流の波形と実質的に同一な波形を有しており
、この点誘導型の装置を使用した場合には検知した信号
の微分として一連のインパルス信号が得られるものとは
異なっている。従って、この場合には、各励起パルスの
期間中にプローブ出力信号の1個のサンプルを採取し、
且つ各パルスの終了後に別のサンプルを採取することが
有用である。従って、サンプル信号の一方T1は、励起
信号に於けるパルスの各々のパルス期間中にサンプルφ
ホールド回路ことが可能である。各サンプルパルスの長
さは、各励起パルスPのパルス幅と同一とすることが可
能であり、又はそれよりも小さくしてプローブ信号Vp
に於ける各パルスの中央部分のみをサンプルさせる様に
することも可能である。これらサンプルパルスの各々の
終了後、遅延時flD、例えば10マイクロ秒、が例え
ば別のマルチバイブレータ(第3図中には不図示)によ
ってタイマー回路52内に設定される。この遅延時間の
終了と共に、第2サンプルパルスをT2がパルス間の“
死時間の期間中に他方のサンプル・ホールド回路を動作
させてプローブ出力信号Vpをサンプルする。
各励起パルス期間中に採取されたサンプルに関連する出
力信号S+は各検知したパルスの大きさ及び相対的方向
に関連した一定値に漸近する。しかしながら、他方の出
力信号S2は実質的に初期的なレベルに留まる。この様
な構成となっているので、プローブ出力信号Vpに存在
する低周波ノイズ成分は各サンプル期間中にサンプルさ
れ、且つ作動増幅器50に於いて相殺されるので、最終
的に得られる出力信号Voは励起パルスの検知のみに関
するものとなる。一方、プローブ出力信号に存在する高
周波ノイズ成分は各サンプルに対し一定ではないので、
出力信号S1及びS2の積分によって出力信号から取除
かれることとなる。
上述した如く、本発明は、回路に励起パルスを印加させ
、これらのパルスに対する回路の応答を測定することが
可能な新規な方式を提供するものであって、外因的なノ
イズ成分の影響を実質的に排除することを可能とした方
式を提供するものである。電流検知器を励起パルスと同
期させることによって、本信号処理方式を本方式内に存
在する比較的一定なノイズから分離することを可能とし
ている。更に、同期した応答信号を積分することにより
、任意のランダムで、非一定なノイズの影響を同様に排
除することを可能としている。好適には、印加された励
起パルスに応答してトリガされる比較的簡単な積分用サ
ンプル・ホールド回路を使用してこれら両方の機能を行
なわせる。
以上、本発明の具体的構成に付いて詳細に説明したが、
本発明はこれら具体例に限定されるべきものでは無く、
本発明の技術的範囲を逸脱することなしに種々の変形が
可能であることは勿論である。
【図面の簡単な説明】
第1図は電流プローブを使用した場合の典型的な試験状
態を図示した説明図、第2図は本発明の概念に基づいて
構成された電流処理回路の1例を示したブロック線図、
第3図は第2図に示した電流処理回路の1部の構成を詳
細に示した回路図、第4図は誘導型の電流プローブを使
用した場合の第2図及び第3図に示した電流処理回路の
動作を説明するのに有用なタイミング線図、第5図はホ
ール効果型の10−プを使用した場合の電m処理回路の
動作を説明するのに有用なタイミング線図、である。 (符号の説明) 10: 共通バス 16: 欠陥コンポーネント(論理ゲート)24: テ
ストビン 26: 励起パルス 28: パルス発生器 30: プローブ 32: センサ 34: フィルタ/増幅器 36: バッファ/増幅器 38.40 :  積分用サンプル・ホールド回路50
: 作動増幅器 52: タイマー回路 特許出願人   フェアチアイルド カメラアンド イ
ンストルメント コーポレーション 手続補正書 昭和57年11月17日 特許庁長官  若 杉 和 夫  殿 1、事件の表示   昭和57年 特 許 顧 第 1
80060  号2、発明の名称   電流プローブ信
号処理方法及び回路3、補正をする者 事件との関係   特許出願人 コーポレーション 4、代理人 5、補正命令の日付   自  発

Claims (1)

  1. 【特許請求の範囲】 1、共通バスに接続されている裏数個のノードの内で一
    方の2進状態に留まる欠陥ノードを探索する方法に於い
    て、 前記共通バスへ反対の2進状態を有する一連の励起パル
    スを印加し、 各ノードに対し、 ■) 前記ノードに流れている電流に関連した電圧信号
    を発生し、 ■) 前記励起パルスが印加されている周波数に対応す
    る速度で前記電圧信号をサンプリングし、 ■) 前記電圧信号のサンプルを積分し、■) 前記積
    分したサンプルから前記ノードに於ける電流の少なくと
    も1個のパラメータに関連した出力電圧を発生し、 相対的に最大の出力電圧を有するノードを欠陥ノードと
    して判別する、 上記各工程を有することを特徴とする方法。 2、上記第1項に於いて、前記電圧信書をサンプリング
    する工程に於いて各励起パルスに対し興なった時刻に於
    いて電圧信号の2つのサンプルを採取し、且つ前記出力
    電圧を発生する工程に於いて前記2つのサンプルの閣の
    差に関連した信号を発生することを特徴とする方法。 3、上記第1項又は第2項に於いて、前記パラメータが
    電流の大きさであることを特徴とする方法。 4、上記第1項又は第2項に於いて、前記パラメータが
    電流の流れの相対的な方向を有することを特徴とする方
    法。 5、導体内を流れる電流を検知する@雪に於いて、電流
    通流用導体に励起パルスを印加するパルス発生器を有し
    ており、前記導体に流れる電流に関連した出力信号を発
    生する電流応答検知器を有しており、サンプル・ホール
    ド回路を興−し前記導体を流れる電流の少なくとも1個
    のパラメータを決定する為に前記出力信号を処理する手
    段を、有しており、前記励起パルスと所定の関係を有す
    る時間1lIWAでもって前記出力信号をサンプルすべ
    く前記サンプル・ホールド回路を動作させ前記処理手段
    と前記パルス発生器とを同期させる同期手段を有するこ
    とを特徴とする装置。 6、上記第5項に於いて、前記同期手段が前記励起パル
    スの各パルスの期間中前記出力信号をサンプルする為に
    前記サンプル・ホールド回路を動作させることを特徴と
    する装置。 7、上記第6璃に於いて、前記処理手段が第2サンプル
    ・ホールド回路を有しており、前記同期手段が前記パル
    スの各パルスの終了後に前記出力信号をサンプルすべく
    前記第2サンプル・ホールド回路を動作させることを特
    徴とする装置。 8、上記第7項に於いて、前記第2サンプル・ホールド
    回路が各パルスの後端の発生時に動作されることを特徴
    とする装置。 9、上記第5項乃至第8項の内の何れか1珊に於いて、
    前記電流検知器が誘導型であることを特徴とする装置。 10、上記第5項乃至1711の内の何れか111に於
    いて、前記電流検知器がホール効果型であることを特徴
    とする装置。 11、上記第10項に於いて、前記第2サンプル・ホー
    ルド回路が各パルスの後端発生侵に動作されることを特
    徴とする装置。 12、上記第7項に於いて、前記処理手段が、前記21
    1のサンプル・ホールド回路によって夫々サンプルされ
    た出力信号の2つの値の闇の差に関連した電圧信号を発
    生する手段を有することを特徴とする装置。 13、上記第7項又は第12墳に於いて、前記サンプル
    4・ホールド回路が前記出力信号のサンプルを積分する
    手段を有することを特徴とする装置。 14、上記第5項に於いて、前記パラメータが電流の大
    きさであることを特徴とする装置。 15、上記第5項又は第14項に於いて、前記パラメー
    タが電流の流れの相対的な方向を有することを特徴とす
    る装置。 16、導体を流れる電流を検知する装置に於いて、前記
    導体にパルスを印加するパルス発生器を有し、前記導体
    を流れる電流に関連した出力信号を発生する電流応答装
    置を有し、前記パルスによって決定される速度で前記出
    力信号をサンプルするサンプル・ホールド回路を有し、
    前記出力信号のサンプルを積分する手段を有することを
    特徴とする装置。 17、上記第16項に於いて、前記サンプル・ホールド
    回路が前記パルスの各パルスの期間中に於いて前記出力
    信号をサンプルすることを特徴とする装置。 18、電流検知回路に於いて、導体にパルスを印加する
    パルス発生器を有し、前記導体を流れる電流に関連した
    出力信号を発生する電流応答装置を有し、前記出力信号
    のサンプリングを行なう第1サンプル・ホールド回路を
    有し1、前記出力信号のサンプリングを行なう第2サン
    プル・ホールド回路を有し、前記パルスに関連し興なっ
    た時刻で前記出力信号をサンプルする為に前記パルスに
    応答して前記第1サンプル・ホールド回路及び第2サン
    プル・ホールド回路を動作させるタイミング回路を有し
    、前記第1サンプル・ホールド回路及び第2サンプル・
    ホールド回路にストアされた出力信号のサンプル値に於
    ける差に関した出力電圧を発生させる手段を有すること
    を特徴とする回路。 19、上記第18項に於いて、前記第1サンプル・ホー
    ルド回路及び第2サンプル・ホールド回路の各々が前記
    出力信号のサンプルを積分する手段を有していることを
    特徴とする回路。 20、上記第18項又は第19項に於いて、前記電流検
    知器及び前記タイミング回路が各パルスの前端に対応し
    て前記第1サンプル・ホールド回路を動作させ、且つ各
    パルスの後端に対応して前記第2サンプル・ホールド回
    路を動作させることを特徴とする回路。 21、上記第18項又は第19項に於いて、前記電流応
    答装置がホール効果型電流検知器、であり、前記タイミ
    ング回路が各パルスの期間中前記第1サンプル・ホール
    ド回路を動作させ、各パルスの終了後に前記第2サンプ
    ル・ホールド回路を動作させることを特徴とする回路。
JP57180060A 1981-10-16 1982-10-15 欠陥ノードを探索する方法及び装置 Granted JPS58108465A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31215881A 1981-10-16 1981-10-16
US312158 1981-10-16

Publications (2)

Publication Number Publication Date
JPS58108465A true JPS58108465A (ja) 1983-06-28
JPH0475469B2 JPH0475469B2 (ja) 1992-11-30

Family

ID=23210135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57180060A Granted JPS58108465A (ja) 1981-10-16 1982-10-15 欠陥ノードを探索する方法及び装置

Country Status (6)

Country Link
EP (1) EP0077725B1 (ja)
JP (1) JPS58108465A (ja)
KR (1) KR910002020B1 (ja)
AU (1) AU568485B2 (ja)
CA (1) CA1206526A (ja)
DE (1) DE3270882D1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU664722B2 (en) * 1991-11-29 1995-11-30 H.P.M. Industries Pty Limited Apparatus for determining the relative positions of power outlets within an electrical circuit
AU5234798A (en) * 1997-12-14 1999-07-05 E & M Engineering (Y.G.R.) Ltd. Method, apparatus and device for digital testing and diagnostics of pc boards
US6704277B1 (en) * 1999-12-29 2004-03-09 Intel Corporation Testing for digital signaling
CN112014725B (zh) * 2020-09-02 2023-03-10 韩熔 电子电路板的多结点波形预存储故障检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51108253A (ja) * 1975-03-19 1976-09-25 Mitsuo Makino Chirakutentansasochi
JPS5331253A (en) * 1976-09-02 1978-03-24 Nitsuchitsu Kougiyou Kk Rotary ball mill shell with elastic rubber lining

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074188A (en) * 1975-08-01 1978-02-14 Testline Instruments, Inc. Low impedance fault detection system and method
US4216539A (en) * 1978-05-05 1980-08-05 Zehntel, Inc. In-circuit digital tester
DE3022279A1 (de) * 1979-06-23 1981-01-08 Membrain Ltd Verfahren und einrichtung zur lokalisierung eines fehlers in einem elektronischen schaltkreis
US4345201A (en) * 1979-12-20 1982-08-17 Membrain Limited Fault location system with enhanced noise immunity
US4517511A (en) * 1981-10-16 1985-05-14 Fairchild Camera And Instrument Corporation Current probe signal processing circuit employing sample and hold technique to locate circuit faults

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51108253A (ja) * 1975-03-19 1976-09-25 Mitsuo Makino Chirakutentansasochi
JPS5331253A (en) * 1976-09-02 1978-03-24 Nitsuchitsu Kougiyou Kk Rotary ball mill shell with elastic rubber lining

Also Published As

Publication number Publication date
AU8940682A (en) 1983-04-21
AU568485B2 (en) 1988-01-07
JPH0475469B2 (ja) 1992-11-30
CA1206526A (en) 1986-06-24
KR840002109A (ko) 1984-06-11
DE3270882D1 (en) 1986-06-05
EP0077725A1 (en) 1983-04-27
KR910002020B1 (ko) 1991-03-30
EP0077725B1 (en) 1986-04-30

Similar Documents

Publication Publication Date Title
US5266901A (en) Apparatus and method for resistive detection and waveform analysis of interconenction networks
KR100286872B1 (ko) 회로내의저항및전류측정용회로
US4458196A (en) Method and apparatus for high speed resistance, inductance and capacitance measurement
EP0543316A1 (en) High frequency surge tester methods and apparatus
US6281699B1 (en) Detector with common mode comparator for automatic test equipment
JP2004191373A (ja) 電子バッテリテスタ
JP3816975B2 (ja) 製造欠陥分析装置
US6356086B1 (en) Method and apparatus for the in-circuit testing of a capacitor
KR930700855A (ko) 전자 소자 테스트및 리드 검사를 동시에 실행하는 시스템 및 그 방법
EP0840227A1 (en) Method and apparatus for determining IDDQ
US4517511A (en) Current probe signal processing circuit employing sample and hold technique to locate circuit faults
US4484131A (en) Cable testing
JPH03103770A (ja) 信号解析方法
US3430137A (en) Method and apparatus for automatic measurements of corona inception and extinction voltages
JPS58108465A (ja) 欠陥ノードを探索する方法及び装置
US6717428B1 (en) Method and apparatus for detecting defects in a circuit using spectral analysis of transient power supply voltage
JP2010511866A (ja) 多層セラミックコンデンサ試験のための多点、多パラメータデータアクイジション
US7710205B2 (en) Capacitor detection by phase shift
USH1458H (en) Signal amplitude distribution analyzer
GB2135066A (en) Detection of non-linear electrical devices
US5059911A (en) Cable fault location detector
JPH0627757B2 (ja) コンデンサのリーク検査器
KR100316944B1 (ko) 임피던스 모드 측정장치 및 방법
GB2258051A (en) Determining propagation delays in signal paths
JPH0359480B2 (ja)