JPH07282702A - 時間プログラムに従ってスイッチング装置を操作する制御装置 - Google Patents
時間プログラムに従ってスイッチング装置を操作する制御装置Info
- Publication number
- JPH07282702A JPH07282702A JP6307211A JP30721194A JPH07282702A JP H07282702 A JPH07282702 A JP H07282702A JP 6307211 A JP6307211 A JP 6307211A JP 30721194 A JP30721194 A JP 30721194A JP H07282702 A JPH07282702 A JP H07282702A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- control device
- voltage
- circuit block
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
- F23N—REGULATING OR CONTROLLING COMBUSTION
- F23N5/00—Systems for controlling combustion
- F23N5/24—Preventing development of abnormal or undesired conditions, i.e. safety arrangements
- F23N5/242—Preventing development of abnormal or undesired conditions, i.e. safety arrangements using electronic means
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
- F23N—REGULATING OR CONTROLLING COMBUSTION
- F23N2223/00—Signal processing; Details thereof
- F23N2223/08—Microprocessor; Microcomputer
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
- F23N—REGULATING OR CONTROLLING COMBUSTION
- F23N2223/00—Signal processing; Details thereof
- F23N2223/20—Opto-coupler
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
- F23N—REGULATING OR CONTROLLING COMBUSTION
- F23N2227/00—Ignition or checking
- F23N2227/12—Burner simulation or checking
- F23N2227/16—Checking components, e.g. electronic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/16—Indicators for switching condition, e.g. "on" or "off"
- H01H9/167—Circuits for remote indication
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 負荷をオンオフさせるスイッチング装置のオ
ンオフ状態に関する情報を簡単かつ確実な方法で検出し
て処理し、マイクロプロセッサへ伝達する。 【構成】 スイッチング装置２．１、２．２のオンオフ
状態に関する情報が信号線を介して回路ブロック４へパ
ラレルに供給され、所定の時点で２値の値「０」または
「１」としてデジタル化されて、マイクロプロセッサ１
へシリアルに伝達される。信号線にはそれぞれ高オーム
の抵抗３．１、３．２が接続される。回路ブロック４
は、スイッチング装置の開放状態においては電流が交互
に回路ブロックの保護ダイオードを介して流れ、スイッ
チング装置の閉鎖状態においては流れないように給電が
行われる。この電流が交互に流れるかあるいは一定であ
るかの区別、即ちスイッチング状態の判別は、半波の期
間内の多重検査と時間的に連続して検出された２進値の
マイクロプロセッサによる分析によって行われる。
ンオフ状態に関する情報を簡単かつ確実な方法で検出し
て処理し、マイクロプロセッサへ伝達する。 【構成】 スイッチング装置２．１、２．２のオンオフ
状態に関する情報が信号線を介して回路ブロック４へパ
ラレルに供給され、所定の時点で２値の値「０」または
「１」としてデジタル化されて、マイクロプロセッサ１
へシリアルに伝達される。信号線にはそれぞれ高オーム
の抵抗３．１、３．２が接続される。回路ブロック４
は、スイッチング装置の開放状態においては電流が交互
に回路ブロックの保護ダイオードを介して流れ、スイッ
チング装置の閉鎖状態においては流れないように給電が
行われる。この電流が交互に流れるかあるいは一定であ
るかの区別、即ちスイッチング状態の判別は、半波の期
間内の多重検査と時間的に連続して検出された２進値の
マイクロプロセッサによる分析によって行われる。
Description
【０００１】
【産業上の利用分野】本発明は、時間プログラムに従っ
てスイッチング装置を操作する制御装置、更に詳細に
は、時間プログラムに従って複数のスイッチング装置を
操作するためにタイマ装置および制御論理装置としてマ
イクロプロセッサを有する制御装置に関する。
てスイッチング装置を操作する制御装置、更に詳細に
は、時間プログラムに従って複数のスイッチング装置を
操作するためにタイマ装置および制御論理装置としてマ
イクロプロセッサを有する制御装置に関する。
【０００２】
【従来の技術】この種の装置は、例えばオイルおよびガ
ス燃焼装置のバーナーおよび点火装置を制御しかつ監視
するため、並びに燃料弁や換気フラップなどのアクチュ
エータのスイッチを監視するために使用されている。そ
の場合、マイクロプロセッサが回路電圧を導く信号線を
介して供給される情報を解析し、対応した制御命令を出
力する。特にオイルバーナーおよびガスバーナーの作動
時並びに運転時要求される安全性のために、例えば燃料
弁など安全技術上問題となる負荷を切り替えるスイッチ
ング装置をオフにできるかを頻繁に検査して、危険な状
況が発生する前に、スイッチング装置の誤動作を検出す
るようにしている。
ス燃焼装置のバーナーおよび点火装置を制御しかつ監視
するため、並びに燃料弁や換気フラップなどのアクチュ
エータのスイッチを監視するために使用されている。そ
の場合、マイクロプロセッサが回路電圧を導く信号線を
介して供給される情報を解析し、対応した制御命令を出
力する。特にオイルバーナーおよびガスバーナーの作動
時並びに運転時要求される安全性のために、例えば燃料
弁など安全技術上問題となる負荷を切り替えるスイッチ
ング装置をオフにできるかを頻繁に検査して、危険な状
況が発生する前に、スイッチング装置の誤動作を検出す
るようにしている。
【０００３】ＤＥ−ＰＳ３０４４０４７と優先日がそれ
より前のＤＥ−ＰＳ３０４１５２１Ｃ２からは請求項１
の前文に記載のオイルバーナ用の制御装置が知られてい
る。この制御装置においてはリレー接点およびセンサ接
点のスイッチング状態に関する情報が増幅器によってマ
イクロプロセッサへ伝達される。リレー接点のスイッチ
ング状態は回路電圧を導く信号線を介してそれぞれ増幅
器へ供給され、増幅器の出力側はマイクロプロセッサの
入力と接続されているので、マイクロプロセッサは増幅
器の数に相当する数の入力を持たなければならない。信
号線とマイクロプロセッサを電気的（直流的）に絶縁す
るために、絶縁素子、例えばオプトカプラまたはトラン
スフォーマが使用される。その場合に信号電圧毎に絶縁
素子が設けられる。マイクロプロセッサは、複数の検査
を実施して、負荷が接続されたシステムが実際に正しい
方法で作動を開始するかの検査を行なうようにプログラ
ムされている。そのためにマイクロプロセッサが信号を
読み込んで、目標値と比較する。負荷の状態に誤りがあ
る場合には、マイクロプロセッサはその負荷を遮断す
る。
より前のＤＥ−ＰＳ３０４１５２１Ｃ２からは請求項１
の前文に記載のオイルバーナ用の制御装置が知られてい
る。この制御装置においてはリレー接点およびセンサ接
点のスイッチング状態に関する情報が増幅器によってマ
イクロプロセッサへ伝達される。リレー接点のスイッチ
ング状態は回路電圧を導く信号線を介してそれぞれ増幅
器へ供給され、増幅器の出力側はマイクロプロセッサの
入力と接続されているので、マイクロプロセッサは増幅
器の数に相当する数の入力を持たなければならない。信
号線とマイクロプロセッサを電気的（直流的）に絶縁す
るために、絶縁素子、例えばオプトカプラまたはトラン
スフォーマが使用される。その場合に信号電圧毎に絶縁
素子が設けられる。マイクロプロセッサは、複数の検査
を実施して、負荷が接続されたシステムが実際に正しい
方法で作動を開始するかの検査を行なうようにプログラ
ムされている。そのためにマイクロプロセッサが信号を
読み込んで、目標値と比較する。負荷の状態に誤りがあ
る場合には、マイクロプロセッサはその負荷を遮断す
る。
【０００４】さらにＤＥ−ＯＳ４１３７２０４から知ら
れている装置においては交流スイッチを監視するため
に、回路電圧を導く信号線がオプトカプラを介して交流
電圧検出器の検査ユニットと接続されている。その場
合、信号線は、それぞれ抵抗とそれに直列に接続された
コンデンサとからなるローパスフィルタを介してオプト
カプラに接続されている。信号線を介して交流スイッチ
のスイッチング状態が検査されて格納される。検査ユニ
ットの後段に接続された処理ユニットにおいてスイッチ
ング状態が目標状態（開または閉）と比較されて、それ
に基づいて設けられているすべての交流スイッチに共通
な少なくとも一つの情報（故障あるいは故障なし）を含
むスイッチ状態信号が形成される。スイッチ状態信号か
らは、どの交流スイッチが場合によってはオフにできな
いかを検出することはできないので、シンプルな診断表
示は不可能である。
れている装置においては交流スイッチを監視するため
に、回路電圧を導く信号線がオプトカプラを介して交流
電圧検出器の検査ユニットと接続されている。その場
合、信号線は、それぞれ抵抗とそれに直列に接続された
コンデンサとからなるローパスフィルタを介してオプト
カプラに接続されている。信号線を介して交流スイッチ
のスイッチング状態が検査されて格納される。検査ユニ
ットの後段に接続された処理ユニットにおいてスイッチ
ング状態が目標状態（開または閉）と比較されて、それ
に基づいて設けられているすべての交流スイッチに共通
な少なくとも一つの情報（故障あるいは故障なし）を含
むスイッチ状態信号が形成される。スイッチ状態信号か
らは、どの交流スイッチが場合によってはオフにできな
いかを検出することはできないので、シンプルな診断表
示は不可能である。
【０００５】監視されるシステムをマイクロプロセッサ
から絶縁する絶縁素子としては、例えばオプトカプラが
使用される。この種のオプトカプラの使用については専
門文献から知られている（ＴＩ Ｏｐｔｏ Ｋｏｃｈｂ
ｕｃｈ １９７５年、ＩＳＢＮ３８８０７８０００
５）。
から絶縁する絶縁素子としては、例えばオプトカプラが
使用される。この種のオプトカプラの使用については専
門文献から知られている（ＴＩ Ｏｐｔｏ Ｋｏｃｈｂ
ｕｃｈ １９７５年、ＩＳＢＮ３８８０７８０００
５）。
【０００６】オプトカプラにはもちろん、故障の少ない
ものでないこと、および他の電子素子に比べて故障率が
高いという欠点があるので、安全技術上問題となる使用
例においてはアクティブな運転状態においても信号に誤
りがないかを検査しなければならない。さらにオプトカ
プラの数が増すにつれて電磁適合性、従って制御装置の
信頼性が減少する。回路電圧を導く複数の信号線を有す
るシステムにおいては、信号線毎にオプトカプラあるい
はトランスフォーマなどの高価な絶縁素子とマイクロプ
ロセッサの入力ピンを設けなければならない場合には、
大きなコストが発生する。
ものでないこと、および他の電子素子に比べて故障率が
高いという欠点があるので、安全技術上問題となる使用
例においてはアクティブな運転状態においても信号に誤
りがないかを検査しなければならない。さらにオプトカ
プラの数が増すにつれて電磁適合性、従って制御装置の
信頼性が減少する。回路電圧を導く複数の信号線を有す
るシステムにおいては、信号線毎にオプトカプラあるい
はトランスフォーマなどの高価な絶縁素子とマイクロプ
ロセッサの入力ピンを設けなければならない場合には、
大きなコストが発生する。
【０００７】
【発明が解決しようとする課題】本発明の課題は、負荷
をオンオフ接続させるスイッチング装置の状態に関する
低電圧信号の形の情報を簡単かつ確実な方法で検出して
処理し、かつマイクロプロセッサへ伝達することのでき
るように構成された請求項１の前文に記載のマイクロプ
ロセッサを有する制御装置を提供することである。
をオンオフ接続させるスイッチング装置の状態に関する
低電圧信号の形の情報を簡単かつ確実な方法で検出して
処理し、かつマイクロプロセッサへ伝達することのでき
るように構成された請求項１の前文に記載のマイクロプ
ロセッサを有する制御装置を提供することである。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに本発明によれば、時間プログラムに従って複数のス
イッチング装置（２．１；２．２）を操作するためにタ
イマ装置および制御論理装置としてマイクロプロセッサ
（１）を有する制御装置であって、スイッチング装置
（２．１；２．２）が相（Ｐ）とゼロ点（Ｇ）間の低電
圧回路網においてスイッチング装置（２．１；２．２）
に対して直列に接続可能な負荷（Ｌ１；Ｌ２）への電流
供給を制御し、かつ制御装置は回路ブロック（４）を有
し、この回路ブロックの入力側はスイッチング装置
（２．１；２．２）の開または閉の状態を検出するため
に用いられる並列に配置された信号線を介してスイッチ
ング装置（２．１；２．２）と関連する負荷（Ｌ１；Ｌ
２）間の電流路に配置された取り出し端子と接続され、
またその出力側はマイクロプロセッサと電気的に接続さ
れている制御装置において、信号線は唯一の抵抗（３．
１；３．２）を有し、低電圧回路網の相（Ｐ）から回路
ブロック（４）へ給電するための電圧供給回路（５）が
設けられていて、スイッチング装置（２．１；２．２）
の一つが開放している場合には電流は対応する入力に関
連して設けられている回路ブロック（４）の保護ダイオ
ード（Ｄ１Ｓ．１、Ｄ２Ｓ．１；Ｄ１Ｓ．２、Ｄ２Ｓ．
２）を介して流れて、この入力（４．１；４．２）にお
ける電圧（Ｕ１；Ｕ２）は回路ブロック（４）の基準点
（ＧＮＤ）に対して時間的に変化する波形となり、一方
スイッチング装置（２．１；２．２）が閉じている場合
には電圧波形（Ｕ１；Ｕ２）は一定となり、マイクロプ
ロセッサ（１）は所定の時点でスイッチング装置（２．
１；２．２）の状態を検出する検査サイクルを実施し、
その検査サイクルにおいて、マイクロプロセッサ（１）
は所定の時点（ｔ１からｔｋ）で回路ブロック（４）の
入力（４．１；４．２）の電圧（Ｕ１；Ｕ２）を所定の
電圧レベルに従って２進数「０」または「１」として検
出して、回路ブロック（４）のシリアル出力とシリアル
データ線（７）を介してマイクロプロセッサ自身に伝送
させ、マイクロプロセッサ（１）はこの多重検査によっ
て検出された２進数（Ｕ１,dig；Ｕ２,dig）からスイッ
チング装置（２．１；２．２）の状態を決定する構成が
採用されている。
めに本発明によれば、時間プログラムに従って複数のス
イッチング装置（２．１；２．２）を操作するためにタ
イマ装置および制御論理装置としてマイクロプロセッサ
（１）を有する制御装置であって、スイッチング装置
（２．１；２．２）が相（Ｐ）とゼロ点（Ｇ）間の低電
圧回路網においてスイッチング装置（２．１；２．２）
に対して直列に接続可能な負荷（Ｌ１；Ｌ２）への電流
供給を制御し、かつ制御装置は回路ブロック（４）を有
し、この回路ブロックの入力側はスイッチング装置
（２．１；２．２）の開または閉の状態を検出するため
に用いられる並列に配置された信号線を介してスイッチ
ング装置（２．１；２．２）と関連する負荷（Ｌ１；Ｌ
２）間の電流路に配置された取り出し端子と接続され、
またその出力側はマイクロプロセッサと電気的に接続さ
れている制御装置において、信号線は唯一の抵抗（３．
１；３．２）を有し、低電圧回路網の相（Ｐ）から回路
ブロック（４）へ給電するための電圧供給回路（５）が
設けられていて、スイッチング装置（２．１；２．２）
の一つが開放している場合には電流は対応する入力に関
連して設けられている回路ブロック（４）の保護ダイオ
ード（Ｄ１Ｓ．１、Ｄ２Ｓ．１；Ｄ１Ｓ．２、Ｄ２Ｓ．
２）を介して流れて、この入力（４．１；４．２）にお
ける電圧（Ｕ１；Ｕ２）は回路ブロック（４）の基準点
（ＧＮＤ）に対して時間的に変化する波形となり、一方
スイッチング装置（２．１；２．２）が閉じている場合
には電圧波形（Ｕ１；Ｕ２）は一定となり、マイクロプ
ロセッサ（１）は所定の時点でスイッチング装置（２．
１；２．２）の状態を検出する検査サイクルを実施し、
その検査サイクルにおいて、マイクロプロセッサ（１）
は所定の時点（ｔ１からｔｋ）で回路ブロック（４）の
入力（４．１；４．２）の電圧（Ｕ１；Ｕ２）を所定の
電圧レベルに従って２進数「０」または「１」として検
出して、回路ブロック（４）のシリアル出力とシリアル
データ線（７）を介してマイクロプロセッサ自身に伝送
させ、マイクロプロセッサ（１）はこの多重検査によっ
て検出された２進数（Ｕ１,dig；Ｕ２,dig）からスイッ
チング装置（２．１；２．２）の状態を決定する構成が
採用されている。
【０００９】
【作用】この課題の解決は次のような考えに基づいてい
る。すなわち信号線上でアナログの低電圧信号の形で得
られるスイッチング装置の状態に関する情報を回路ブロ
ックにパラレルに供給し、回路ブロックの入力に印加さ
れる電圧を所定の時点で予め定められた電圧レベルに従
って「０」または「１」の２進の値としてデジタル化し
て、この値をマイクロプロセッサにシリアルに伝達する
ことである。回路ブロックとしては特にシフトレジス
タ、または監視すべきスイッチング装置が多い場合には
カスケード接続された複数のシフトレジスタを有する装
置が適している。
る。すなわち信号線上でアナログの低電圧信号の形で得
られるスイッチング装置の状態に関する情報を回路ブロ
ックにパラレルに供給し、回路ブロックの入力に印加さ
れる電圧を所定の時点で予め定められた電圧レベルに従
って「０」または「１」の２進の値としてデジタル化し
て、この値をマイクロプロセッサにシリアルに伝達する
ことである。回路ブロックとしては特にシフトレジス
タ、または監視すべきスイッチング装置が多い場合には
カスケード接続された複数のシフトレジスタを有する装
置が適している。
【００１０】この考えを技術的に実施するには２つの問
題がある。第１の問題は、過電圧の場合でも回路ブロッ
クが破壊されることがないように、信号線をカップリン
グ素子を介して回路ブロックと接続しなければならない
ことである。第２の問題は、低電圧信号が同じ形状かあ
るいは交番する形状かを判断することからスイッチング
装置の状態に関する情報を得なければならないことであ
る。第１の課題は、抵抗とコンデンサとダイオードから
なり過電圧も過電流も回避させる抵抗回路網を介して信
号線を回路ブロックに接続することによって解決され
る。本発明においては、コスト的に好ましい解決として
カップリング素子を唯一のオーム抵抗だけに減少させて
いる。同期化装置を用いて、それぞれ交流電圧の振幅が
論理的に「１」として、直流電圧の振幅が論理的に
「０」として検出される時点でデジタル化を行うことが
できる。本発明においては回路電圧の１、２の半波の期
間内で時間的に連続して検出された値の分析による多重
検査として複数のデジタル化が行われるので、同期化は
不要である。
題がある。第１の問題は、過電圧の場合でも回路ブロッ
クが破壊されることがないように、信号線をカップリン
グ素子を介して回路ブロックと接続しなければならない
ことである。第２の問題は、低電圧信号が同じ形状かあ
るいは交番する形状かを判断することからスイッチング
装置の状態に関する情報を得なければならないことであ
る。第１の課題は、抵抗とコンデンサとダイオードから
なり過電圧も過電流も回避させる抵抗回路網を介して信
号線を回路ブロックに接続することによって解決され
る。本発明においては、コスト的に好ましい解決として
カップリング素子を唯一のオーム抵抗だけに減少させて
いる。同期化装置を用いて、それぞれ交流電圧の振幅が
論理的に「１」として、直流電圧の振幅が論理的に
「０」として検出される時点でデジタル化を行うことが
できる。本発明においては回路電圧の１、２の半波の期
間内で時間的に連続して検出された値の分析による多重
検査として複数のデジタル化が行われるので、同期化は
不要である。
【００１１】スイッチング装置の状態を検出する上述の
解決方法から、本発明により、構成素子を最少にした回
路構成と課題の一部をソフトウエアで解決する駆動方法
を組み合わせた解決法が採用されている。以下、本発明
のこの種の実施例を図面を用いて詳細に説明する。
解決方法から、本発明により、構成素子を最少にした回
路構成と課題の一部をソフトウエアで解決する駆動方法
を組み合わせた解決法が採用されている。以下、本発明
のこの種の実施例を図面を用いて詳細に説明する。
【００１２】
【実施例】図１は、タイマ装置（タイミング装置）およ
び制御論理装置としてマイクロプロセッサ１を有する制
御装置を示すものである。制御装置はさらに２つのスイ
ッチング装置２．１と２．２、２つの抵抗３．１と３．
２、回路ブロック４並びに電圧供給回路５を有してい
る。相Ｐとゼロ点Ｇ間に現れる回路電圧ＵPGに負荷Ｌ１
を接続する第１のスイッチング装置２．１の出力が第１
の抵抗３．１と接続され、一方回路電圧ＵPGを第２の負
荷Ｌ２に給電する第２のスイッチング装置２．２の出力
が第２の抵抗３．２の入力に接続されている。抵抗３．
１と３．２の出力は、スイッチング装置２．１ないし
２．２と負荷Ｌ１ないしＬ２間の取り出し端子に現れる
低電圧信号を処理するために、回路ブロック４の並列に
接続された入力４．１と４．２に接続されている。回路
ブロック４は電圧供給回路５によって給電される。
び制御論理装置としてマイクロプロセッサ１を有する制
御装置を示すものである。制御装置はさらに２つのスイ
ッチング装置２．１と２．２、２つの抵抗３．１と３．
２、回路ブロック４並びに電圧供給回路５を有してい
る。相Ｐとゼロ点Ｇ間に現れる回路電圧ＵPGに負荷Ｌ１
を接続する第１のスイッチング装置２．１の出力が第１
の抵抗３．１と接続され、一方回路電圧ＵPGを第２の負
荷Ｌ２に給電する第２のスイッチング装置２．２の出力
が第２の抵抗３．２の入力に接続されている。抵抗３．
１と３．２の出力は、スイッチング装置２．１ないし
２．２と負荷Ｌ１ないしＬ２間の取り出し端子に現れる
低電圧信号を処理するために、回路ブロック４の並列に
接続された入力４．１と４．２に接続されている。回路
ブロック４は電圧供給回路５によって給電される。
【００１３】さらに回路ブロック４は、２つの制御線６
ａと６ｂ並びに入力４．１から４．２に得られる電圧レ
ベルをマイクロプロセッサ１へ伝達するシリアルのデー
タ線７を介してマイクロプロセッサ１と接続されてい
る。その場合、制御線６ａと６ｂおよびデータ線７には
それぞれ結合素子８、９ないし１０が設けられている。
制御装置はまた２つ以上の負荷、例えばｎ＝３２個の負
荷を制御するように構成することもできる。
ａと６ｂ並びに入力４．１から４．２に得られる電圧レ
ベルをマイクロプロセッサ１へ伝達するシリアルのデー
タ線７を介してマイクロプロセッサ１と接続されてい
る。その場合、制御線６ａと６ｂおよびデータ線７には
それぞれ結合素子８、９ないし１０が設けられている。
制御装置はまた２つ以上の負荷、例えばｎ＝３２個の負
荷を制御するように構成することもできる。
【００１４】マイクロプロセッサ１は時間プログラムに
従って次のようにプログラムされている。即ち、例えば
ガスバーナの投入段階の間にスイッチング装置２．１と
２．２によって負荷Ｌ１とＬ２を所定の順序でオンオフ
し、例えば炎の形成など種々のプロセスを監視し、場合
によっては装置全体を遮断し、それによってどんな時点
においてもガスバーナが爆発の危険のある状況にはない
ようにプログラムされている。さらにマイクロプロセッ
サ１は連続運転時制御すべき装置の故障状態を識別する
監視プログラムを実行する。スイッチング装置２．１ま
たは２．２の状態（開または閉）を検出するために、マ
イクロプロセッサ１は後述する検査サイクルを実施す
る。
従って次のようにプログラムされている。即ち、例えば
ガスバーナの投入段階の間にスイッチング装置２．１と
２．２によって負荷Ｌ１とＬ２を所定の順序でオンオフ
し、例えば炎の形成など種々のプロセスを監視し、場合
によっては装置全体を遮断し、それによってどんな時点
においてもガスバーナが爆発の危険のある状況にはない
ようにプログラムされている。さらにマイクロプロセッ
サ１は連続運転時制御すべき装置の故障状態を識別する
監視プログラムを実行する。スイッチング装置２．１ま
たは２．２の状態（開または閉）を検出するために、マ
イクロプロセッサ１は後述する検査サイクルを実施す
る。
【００１５】検査サイクルの頻度は制御装置の使用目的
と対応する法律的な規則または規格に合わせられる。す
なわち規格ＥＮ２９８を満たす自動燃焼装置は故障をそ
の発生後３秒の期間内に検出しなければならない。従っ
て検査サイクルは代表的には２００ミリセカンド毎に行
われる。このようにして、検査サイクルの間にいずれか
のスイッチング装置２．１または２．２の状態が変化し
た場合でも、規定された３秒の間に確実に各スイッチン
グ装置２．１および２．２の状態を検出することが可能
になる。
と対応する法律的な規則または規格に合わせられる。す
なわち規格ＥＮ２９８を満たす自動燃焼装置は故障をそ
の発生後３秒の期間内に検出しなければならない。従っ
て検査サイクルは代表的には２００ミリセカンド毎に行
われる。このようにして、検査サイクルの間にいずれか
のスイッチング装置２．１または２．２の状態が変化し
た場合でも、規定された３秒の間に確実に各スイッチン
グ装置２．１および２．２の状態を検出することが可能
になる。
【００１６】電圧供給回路５はツェナーダイオードＺＤ
と抵抗Ｒを有し、これらは低電圧回路網の相Ｐとゼロ点
Ｇ間に直列に接続されており、その場合にツェナーダイ
オードＺＤのカソードが相Ｐに接続されている。ツェナ
ーダイオードＺＤに対して並列にコンデンサＣと他のダ
イオードＤが直列に接続されており、その場合、ダイオ
ードＤのカソードがツェナーダイオードＺＤのアノード
と接続されている。回路ブロック４の端子Ｖｄｄはツェ
ナーダイオードＺＤのカソードと、回路ブロック４の端
子ＧＮＤはダイオードＤのアノードと接続されており、
それによって端子ＧＮＤは電圧供給回路５のマイナス極
と、端子Ｖｄｄはプラス極と接続されている。
と抵抗Ｒを有し、これらは低電圧回路網の相Ｐとゼロ点
Ｇ間に直列に接続されており、その場合にツェナーダイ
オードＺＤのカソードが相Ｐに接続されている。ツェナ
ーダイオードＺＤに対して並列にコンデンサＣと他のダ
イオードＤが直列に接続されており、その場合、ダイオ
ードＤのカソードがツェナーダイオードＺＤのアノード
と接続されている。回路ブロック４の端子Ｖｄｄはツェ
ナーダイオードＺＤのカソードと、回路ブロック４の端
子ＧＮＤはダイオードＤのアノードと接続されており、
それによって端子ＧＮＤは電圧供給回路５のマイナス極
と、端子Ｖｄｄはプラス極と接続されている。
【００１７】回路ブロック４は、入力４．１ないし４．
２と接続されているパラレル入力１１．１および１１．
２を備えた回路部１１を有する。回路部１１は、入力１
１．１と１１．２に得られる電圧レベルをデジタル化し
て、シリアルのデータ電流に変換しデータ線７を介して
マイクロプロセッサ１へ伝達する機能をする。この理由
から入力１１．１と１１．２はオーム抵抗が非常に大き
く、代表的にはＧΩの領域の値を有する。回路部１１は
シフトレジスタとして形成され、２つの制御入力だけを
介して制御することができる。第１の制御線６ａによっ
てシフトレジスタは、制御レベル「０」または「１」に
従って駆動され、制御線６ｂを介して次のパルスが送ら
れたときに入力１１．１および１１．２に現れる電圧レ
ベルを値「０」または「１」としてデジタル化し、レジ
スタに読み込みないしはレジスタの内容を１つだけシリ
アル出力の方向へシフトするようにされるので、ｎ＝２
パルスの後にすべてのパラレルに読み込まれた値がシリ
アルのデータ線７を介してマイクロプロセッサ１に伝達
される。
２と接続されているパラレル入力１１．１および１１．
２を備えた回路部１１を有する。回路部１１は、入力１
１．１と１１．２に得られる電圧レベルをデジタル化し
て、シリアルのデータ電流に変換しデータ線７を介して
マイクロプロセッサ１へ伝達する機能をする。この理由
から入力１１．１と１１．２はオーム抵抗が非常に大き
く、代表的にはＧΩの領域の値を有する。回路部１１は
シフトレジスタとして形成され、２つの制御入力だけを
介して制御することができる。第１の制御線６ａによっ
てシフトレジスタは、制御レベル「０」または「１」に
従って駆動され、制御線６ｂを介して次のパルスが送ら
れたときに入力１１．１および１１．２に現れる電圧レ
ベルを値「０」または「１」としてデジタル化し、レジ
スタに読み込みないしはレジスタの内容を１つだけシリ
アル出力の方向へシフトするようにされるので、ｎ＝２
パルスの後にすべてのパラレルに読み込まれた値がシリ
アルのデータ線７を介してマイクロプロセッサ１に伝達
される。
【００１８】回路ブロック４の各入力４．１および４．
２は２つの保護ダイオードＤ１Ｓ．１とＤ２Ｓ．１ない
しＤ１Ｓ．２とＤ２Ｓ．２を介して端子Ｖｄｄないしは
端子ＧＮＤと接続されている。その場合、保護ダイオー
ドＤ１Ｓ．１とＤ１Ｓ．２のカソードが端子Ｖｄｄと接
続され、保護ダイオードＤ２Ｓ．１とＤ２Ｓ．２のアノ
ードが端子ＧＮＤと接続されている。これら保護ダイオ
ードは回路部１１の破壊を防止するために過電圧を逃す
ために用いられる。例えばＣＭＯＳのように集積回路の
場合には通常、すべての入力が標準的に装備されている
ので、回路ブロック４全体として特に保護ダイオードを
備えた市販のシフトレジスタが使用できる。
２は２つの保護ダイオードＤ１Ｓ．１とＤ２Ｓ．１ない
しＤ１Ｓ．２とＤ２Ｓ．２を介して端子Ｖｄｄないしは
端子ＧＮＤと接続されている。その場合、保護ダイオー
ドＤ１Ｓ．１とＤ１Ｓ．２のカソードが端子Ｖｄｄと接
続され、保護ダイオードＤ２Ｓ．１とＤ２Ｓ．２のアノ
ードが端子ＧＮＤと接続されている。これら保護ダイオ
ードは回路部１１の破壊を防止するために過電圧を逃す
ために用いられる。例えばＣＭＯＳのように集積回路の
場合には通常、すべての入力が標準的に装備されている
ので、回路ブロック４全体として特に保護ダイオードを
備えた市販のシフトレジスタが使用できる。
【００１９】抵抗３．１と３．２はカップリング素子と
して使用され、その値は代表的には５ＭΩであるので、
１１５Ｖまたは２３０Ｖの種々の低電圧回路網の場合に
も、また例えば２４Ｖの小電圧回路網の場合にも制御装
置を使用することができ、また回路電圧ＵPGに４千ボル
トのピーク電圧が重畳された場合に保護ダイオードＤ１
Ｓ．１、Ｄ１Ｓ．２、Ｄ２Ｓ．１およびＤ２Ｓ．２は破
壊されることはない。
して使用され、その値は代表的には５ＭΩであるので、
１１５Ｖまたは２３０Ｖの種々の低電圧回路網の場合に
も、また例えば２４Ｖの小電圧回路網の場合にも制御装
置を使用することができ、また回路電圧ＵPGに４千ボル
トのピーク電圧が重畳された場合に保護ダイオードＤ１
Ｓ．１、Ｄ１Ｓ．２、Ｄ２Ｓ．１およびＤ２Ｓ．２は破
壊されることはない。
【００２０】この制御装置は以下のように動作する。
【００２１】図１に示すように、スイッチング装置２．
１が開放している状態においては回路電圧ＵPGの正の半
波の間、電流は相ＰからコンデンサＣ、端子ＧＮＤ、保
護ダイオードＤ２Ｓ．１、入力４．１、抵抗３．１およ
び負荷Ｌ１を介してゼロ点Ｇへ流れる。負の半波の間は
電流はゼロ点Ｇから負荷Ｌ１、抵抗３．１、入力４．
１、保護ダイオードＤ１Ｓ．１および端子Ｖｄｄを介し
て相Ｐへ流れる。回路ブロック４は電圧供給回路５によ
って給電され、端子ＶｄｄとＧＮＤ間の電圧差はコンデ
ンサＣによって時間平均でツェナーダイオードＺＤのツ
ェナー電圧にほぼ対応するようになる。電流が保護ダイ
オードＤ１Ｓ．１またはＤ２Ｓ．１を流れると、これら
のダイオード間の電圧降下はその順方向電圧ＵDに対応
する。従って端子ＧＮＤの電圧に関する入力４．１の電
圧は、ゼロ通過近傍以外では回路電圧ＵPGの正の半波の
間は約−ＵDとなり、負の半波の間はＶｄｄ−ＵDとな
る。
１が開放している状態においては回路電圧ＵPGの正の半
波の間、電流は相ＰからコンデンサＣ、端子ＧＮＤ、保
護ダイオードＤ２Ｓ．１、入力４．１、抵抗３．１およ
び負荷Ｌ１を介してゼロ点Ｇへ流れる。負の半波の間は
電流はゼロ点Ｇから負荷Ｌ１、抵抗３．１、入力４．
１、保護ダイオードＤ１Ｓ．１および端子Ｖｄｄを介し
て相Ｐへ流れる。回路ブロック４は電圧供給回路５によ
って給電され、端子ＶｄｄとＧＮＤ間の電圧差はコンデ
ンサＣによって時間平均でツェナーダイオードＺＤのツ
ェナー電圧にほぼ対応するようになる。電流が保護ダイ
オードＤ１Ｓ．１またはＤ２Ｓ．１を流れると、これら
のダイオード間の電圧降下はその順方向電圧ＵDに対応
する。従って端子ＧＮＤの電圧に関する入力４．１の電
圧は、ゼロ通過近傍以外では回路電圧ＵPGの正の半波の
間は約−ＵDとなり、負の半波の間はＶｄｄ−ＵDとな
る。
【００２２】図１に示すように、スイッチング装置２．
２が閉じている状態においては、入力４．２は抵抗３．
２を介して電圧供給回路５のプラス極Ｖｄｄと接続さ
れ、従って常に電位Ｖｄｄになっている。
２が閉じている状態においては、入力４．２は抵抗３．
２を介して電圧供給回路５のプラス極Ｖｄｄと接続さ
れ、従って常に電位Ｖｄｄになっている。
【００２３】上述の例において入力４．１の電圧カーブ
Ｕ１は交流形状であり、入力４．２の電圧カーブＵ２は
同一形状である。スイッチング装置２．１と２．２の状
態を決める検査サイクルにおいて、代表的には回路電圧
ＵPGの一つ或は２つの半波の期間の間に電圧Ｕ１とＵ２
の時間的な波形が検出され解析される。
Ｕ１は交流形状であり、入力４．２の電圧カーブＵ２は
同一形状である。スイッチング装置２．１と２．２の状
態を決める検査サイクルにおいて、代表的には回路電圧
ＵPGの一つ或は２つの半波の期間の間に電圧Ｕ１とＵ２
の時間的な波形が検出され解析される。
【００２４】図２には回路電圧ＵPG、入力４．１ないし
４．２の電圧Ｕ１とＵ２の時間的な波形、マイクロプロ
セッサ１の検査クロックＵcl並びに例えば回路ブロック
４の端子ＧＮＤとＶｄｄのレベルの中間にある所定の電
圧レベルに従って「０」または「１」の数として２値で
デジタル化された値Ｕ１,digおよびＵ２,digが図示され
ている。マイクロプロセッサ１の検査クロックＵclは、
回路電圧ＵPGの周波数よりも、例えば１０倍大きく選択
されている。検査サイクルの第１の部分においては、マ
イクロプロセッサ１は回路部１１を用いてｔ1、ｔ2から
ｔkまでのｋ個の所定の時点で電圧Ｕ１とＵ２を二進の
数「０」または「１」として検出して伝達させる。その
場合に期間ｔk−ｔ1は回路の半波１つよりも長くなって
いる。Ｕ１,dig（ｔ1）、Ｕ１,dig（ｔ2）…Ｕ１,dig
（ｔk）の数値列Ｆ１は値「０」と「１」を有し、Ｕ２,
dig（ｔ1）、Ｕ２,dig（ｔ2）…Ｕ２,dig（ｔk）の数値
列Ｆ２は値「１」のみを有する。検査サイクルの第２部
分においてはマイクロプロセッサ１は数値列Ｆ１とＦ２
に対する解析を行ない、それに基づいてスイッチング装
置２．１と２．２の状態を決定する。
４．２の電圧Ｕ１とＵ２の時間的な波形、マイクロプロ
セッサ１の検査クロックＵcl並びに例えば回路ブロック
４の端子ＧＮＤとＶｄｄのレベルの中間にある所定の電
圧レベルに従って「０」または「１」の数として２値で
デジタル化された値Ｕ１,digおよびＵ２,digが図示され
ている。マイクロプロセッサ１の検査クロックＵclは、
回路電圧ＵPGの周波数よりも、例えば１０倍大きく選択
されている。検査サイクルの第１の部分においては、マ
イクロプロセッサ１は回路部１１を用いてｔ1、ｔ2から
ｔkまでのｋ個の所定の時点で電圧Ｕ１とＵ２を二進の
数「０」または「１」として検出して伝達させる。その
場合に期間ｔk−ｔ1は回路の半波１つよりも長くなって
いる。Ｕ１,dig（ｔ1）、Ｕ１,dig（ｔ2）…Ｕ１,dig
（ｔk）の数値列Ｆ１は値「０」と「１」を有し、Ｕ２,
dig（ｔ1）、Ｕ２,dig（ｔ2）…Ｕ２,dig（ｔk）の数値
列Ｆ２は値「１」のみを有する。検査サイクルの第２部
分においてはマイクロプロセッサ１は数値列Ｆ１とＦ２
に対する解析を行ない、それに基づいてスイッチング装
置２．１と２．２の状態を決定する。
【００２５】検査クロックＵclが回路周波数より係数１
０だけ大きい場合には、連続する１０の数値にわたって
数値列Ｆ１とＦ２を単純に合計することによって数値列
Ｆ１、従って開放しているスイッチング装置２．１に対
しては平均で値「５」が得られ、数値列Ｆ２、従って閉
じているスイッチング装置２．２に対しては値「１０」
が得られ、それによって関連する数値列Ｆ１ないしＦ２
の加算値からスイッチング装置２．１および２．２の状
態を検出することができる。
０だけ大きい場合には、連続する１０の数値にわたって
数値列Ｆ１とＦ２を単純に合計することによって数値列
Ｆ１、従って開放しているスイッチング装置２．１に対
しては平均で値「５」が得られ、数値列Ｆ２、従って閉
じているスイッチング装置２．２に対しては値「１０」
が得られ、それによって関連する数値列Ｆ１ないしＦ２
の加算値からスイッチング装置２．１および２．２の状
態を検出することができる。
【００２６】検査の間の回路ノイズによって、数値列Ｆ
１またはＦ２の１つまたは複数の値がノイズのない検査
の場合とは異なる値を持ってしまう場合がある。回路電
圧ＵPGのゼロ点通過の間に偶然検査が行われた場合にも
誤った値になることがある。従って加算値として「０」
と「１０」間の全ての数値が発生し得る。マイクロプロ
セッサ１は、値「９」と「１０」は閉の状態として、値
「３」、「４」、「５」、「６」または「７」は開の状
態として、そして値「０」または「１」は発生してはな
らない制御装置の故障として解釈するようにプログラム
されている。値「２」または「８」が発生した場合には
マイクロプロセッサ１は検査を繰り返す。
１またはＦ２の１つまたは複数の値がノイズのない検査
の場合とは異なる値を持ってしまう場合がある。回路電
圧ＵPGのゼロ点通過の間に偶然検査が行われた場合にも
誤った値になることがある。従って加算値として「０」
と「１０」間の全ての数値が発生し得る。マイクロプロ
セッサ１は、値「９」と「１０」は閉の状態として、値
「３」、「４」、「５」、「６」または「７」は開の状
態として、そして値「０」または「１」は発生してはな
らない制御装置の故障として解釈するようにプログラム
されている。値「２」または「８」が発生した場合には
マイクロプロセッサ１は検査を繰り返す。
【００２７】マイクロプロセッサ１は、時点ｔ1での最
初の検査と時点ｔkでの最後の検査の間の期間が回路網
の半波の期間より幾分長くなるような時間的により短い
検査サイクルを実施することも可能である。その場合に
は数値列Ｆ１の加算値はノイズがない場合には確率分布
に従うが、値「１」も値「ｋ」もとることができない。
というのは少なくとも時点ｔkにおける検査が時点ｔ1に
おける検査とは異なる回路網半波に入るからである。数
値列Ｆ２の加算値は値「ｋ」をとる。その場合にはマイ
クロプロセッサ１は値「ｋ」を閉の状態、「１」から
「ｋ−１」の範囲の値を開の状態、そして値「０」は誤
りと解釈する。２つの検査時点が異なる半波に入った場
合には、数値列Ｆ１の加算値は値「１」、「２」、「ｋ
−１」および「ｋ」をとることはない。数値列Ｆ１の加
算値の確率分布は、異なる回路網半波に入る検査時点の
数が増加するにつれて狭くなり、それによってノイズ発
生の可能性は減少する。というのは数値列Ｆ１とＦ２に
対する考えられる加算値はノイズが発生した場合でも異
なっているからである。
初の検査と時点ｔkでの最後の検査の間の期間が回路網
の半波の期間より幾分長くなるような時間的により短い
検査サイクルを実施することも可能である。その場合に
は数値列Ｆ１の加算値はノイズがない場合には確率分布
に従うが、値「１」も値「ｋ」もとることができない。
というのは少なくとも時点ｔkにおける検査が時点ｔ1に
おける検査とは異なる回路網半波に入るからである。数
値列Ｆ２の加算値は値「ｋ」をとる。その場合にはマイ
クロプロセッサ１は値「ｋ」を閉の状態、「１」から
「ｋ−１」の範囲の値を開の状態、そして値「０」は誤
りと解釈する。２つの検査時点が異なる半波に入った場
合には、数値列Ｆ１の加算値は値「１」、「２」、「ｋ
−１」および「ｋ」をとることはない。数値列Ｆ１の加
算値の確率分布は、異なる回路網半波に入る検査時点の
数が増加するにつれて狭くなり、それによってノイズ発
生の可能性は減少する。というのは数値列Ｆ１とＦ２に
対する考えられる加算値はノイズが発生した場合でも異
なっているからである。
【００２８】最短の検査サイクルは、回路網半波より幾
分長く続く検査サイクルであるが、この最短の検査サイ
クルは、時点ｔｉで検出された値Ｕ１,dig（ti）が先行
する値Ｕ１,dig(tiー1）とは異なるかあるいは値Ｕ２,di
g(ti)が先行する値Ｕ２,dig(tiー1)とは異なったとき
に、または時点ｔ１における最初の検査と時点ｔｉにお
ける最後の検査までの期間が半波の期間より長くなった
ときに、マイクロプロセッサ１がスイッチング装置２．
１と２．２の状態を決定するときに得られる。その場合
には、スイッチング装置２．１と２．２の状態は、最後
に検出した２つの数値Ｕ１,dig(tiー1)とＵ１,dig(ti)な
いしＵ２,dig(tiーi）とＵ２,dig(ti)が異なっている
か、あるいは両方「１」であるかを調べることにより開
ないし閉と決定される。しかしスピードを上げると、回
路網におけるノイズを増加させてしまう。
分長く続く検査サイクルであるが、この最短の検査サイ
クルは、時点ｔｉで検出された値Ｕ１,dig（ti）が先行
する値Ｕ１,dig(tiー1）とは異なるかあるいは値Ｕ２,di
g(ti)が先行する値Ｕ２,dig(tiー1)とは異なったとき
に、または時点ｔ１における最初の検査と時点ｔｉにお
ける最後の検査までの期間が半波の期間より長くなった
ときに、マイクロプロセッサ１がスイッチング装置２．
１と２．２の状態を決定するときに得られる。その場合
には、スイッチング装置２．１と２．２の状態は、最後
に検出した２つの数値Ｕ１,dig(tiー1)とＵ１,dig(ti)な
いしＵ２,dig(tiーi）とＵ２,dig(ti)が異なっている
か、あるいは両方「１」であるかを調べることにより開
ないし閉と決定される。しかしスピードを上げると、回
路網におけるノイズを増加させてしまう。
【００２９】上述の制御装置によって、制御すべき負荷
Ｌ１からＬｍの数ｍとは無関係な数の入力を有するマイ
クロプロセッサ１を使用することが可能になるので、制
御すべき負荷Ｌ１からＬｍの数ｍよりもずっと少ない数
の入力を有するマイクロプロセッサ１を使用することが
できる。スイッチング装置２．１と２．２の状態に関す
る情報を得るためにすでに標準的に組み込まれている保
護ダイオードＤ１Ｓ．１とＤ２Ｓ．１からＤ１Ｓ．２と
Ｄ２Ｓ．２の集積回路を利用する場合には、テスト素子
とそれに関連するテスト方法を拡張しなくても動的な信
号を発生することによって安全度は高くなる。というの
は安全技術上重要な意味を持つスイッチング装置２．１
または２．２が開の状態において、論理値「０」と
「１」が得られるからである。
Ｌ１からＬｍの数ｍとは無関係な数の入力を有するマイ
クロプロセッサ１を使用することが可能になるので、制
御すべき負荷Ｌ１からＬｍの数ｍよりもずっと少ない数
の入力を有するマイクロプロセッサ１を使用することが
できる。スイッチング装置２．１と２．２の状態に関す
る情報を得るためにすでに標準的に組み込まれている保
護ダイオードＤ１Ｓ．１とＤ２Ｓ．１からＤ１Ｓ．２と
Ｄ２Ｓ．２の集積回路を利用する場合には、テスト素子
とそれに関連するテスト方法を拡張しなくても動的な信
号を発生することによって安全度は高くなる。というの
は安全技術上重要な意味を持つスイッチング装置２．１
または２．２が開の状態において、論理値「０」と
「１」が得られるからである。
【００３０】提案の制御装置はさらに標準化された回路
素子を使用することができるので、コスト的に好ましい
構成となる、という特徴がある。回路素子の数は最少と
なり、それによって故障も減少し、信頼性が増大する。
低電圧信号の形で得られる情報の処理は、完全にマイク
ロプロセッサ１によって行われ、その場合に処理にはマ
イクロプロセッサ１と制御装置の他の回路素子間の時間
的な同期は必要とされない。このソフトウエアによる解
決方法によって、物理的に得られる所定の情報を極めて
容易に検出でき、またメモリに格納されている僅かのプ
ログラムによってスイッチング装置の状態に関する所望
の情報を決定することが可能となる。回路ブロック４は
データ解析あるいはデータ処理に例えばゼロ点検出器、
積分器または平均値形成器などのようなタイプの手段を
必要とすることはない。
素子を使用することができるので、コスト的に好ましい
構成となる、という特徴がある。回路素子の数は最少と
なり、それによって故障も減少し、信頼性が増大する。
低電圧信号の形で得られる情報の処理は、完全にマイク
ロプロセッサ１によって行われ、その場合に処理にはマ
イクロプロセッサ１と制御装置の他の回路素子間の時間
的な同期は必要とされない。このソフトウエアによる解
決方法によって、物理的に得られる所定の情報を極めて
容易に検出でき、またメモリに格納されている僅かのプ
ログラムによってスイッチング装置の状態に関する所望
の情報を決定することが可能となる。回路ブロック４は
データ解析あるいはデータ処理に例えばゼロ点検出器、
積分器または平均値形成器などのようなタイプの手段を
必要とすることはない。
【００３１】回路ブロック４は好ましくは、大量生産で
製造されるような保護ダイオードを有する例えばｎ＝８
のパラレル入力を有するシフトレジスタで実現すること
ができる。いずれかのスイッチング装置２．１または
２．２の動作に誤りがあった場合には、簡単な表示が可
能である。というのは各スイッチング装置２．１および
２．２の状態に関する情報はマイクロプロセッサ１に存
在し、例えばフォトダイオードまたはＬＣＤディスプレ
イなど簡単な手段で表示することができるからである。
製造されるような保護ダイオードを有する例えばｎ＝８
のパラレル入力を有するシフトレジスタで実現すること
ができる。いずれかのスイッチング装置２．１または
２．２の動作に誤りがあった場合には、簡単な表示が可
能である。というのは各スイッチング装置２．１および
２．２の状態に関する情報はマイクロプロセッサ１に存
在し、例えばフォトダイオードまたはＬＣＤディスプレ
イなど簡単な手段で表示することができるからである。
【００３２】マイクロプロセッサ１への給電は種々の方
法で行うことができる。それは制御装置の使用目的に関
係する。最も簡単な場合には、マイクロプロセッサ１も
同様に電圧供給回路５によって給電され、回路ブロック
４は導線６ａ、６ｂおおび７を介して結合素子８、９な
しで直接マイクロプロセッサ１と接続される。このよう
な場合には、対応した保護ダイオードを備えたマイクロ
プロセッサ１の入力の内いくつかを回路ブロック４とし
て利用し、抵抗３．１と３．２をマイクロプロセッサ１
の入力に直接接続すると経済的である。
法で行うことができる。それは制御装置の使用目的に関
係する。最も簡単な場合には、マイクロプロセッサ１も
同様に電圧供給回路５によって給電され、回路ブロック
４は導線６ａ、６ｂおおび７を介して結合素子８、９な
しで直接マイクロプロセッサ１と接続される。このよう
な場合には、対応した保護ダイオードを備えたマイクロ
プロセッサ１の入力の内いくつかを回路ブロック４とし
て利用し、抵抗３．１と３．２をマイクロプロセッサ１
の入力に直接接続すると経済的である。
【００３３】例えばマイクロプロセッサ１に温度センサ
が接続されている理由などで、安全性の理由からマイク
ロプロセッサ１を回路電圧ＵPGから電気的に絶縁しなけ
ればならない制御装置においては、結合素子８、９はオ
プトカプラ等の絶縁素子として形成される。制御装置に
ついての信頼性、電磁適合性およびコストに関する他の
利点は、マイクロプロセッサ１がわずかな絶縁素子によ
って回路ブロック４から、従って回路電圧ＵPGからも分
離可能であるので、絶縁素子の数も負荷Ｌ１からＬｍの
数ｍよりずっと少なくできる点である。
が接続されている理由などで、安全性の理由からマイク
ロプロセッサ１を回路電圧ＵPGから電気的に絶縁しなけ
ればならない制御装置においては、結合素子８、９はオ
プトカプラ等の絶縁素子として形成される。制御装置に
ついての信頼性、電磁適合性およびコストに関する他の
利点は、マイクロプロセッサ１がわずかな絶縁素子によ
って回路ブロック４から、従って回路電圧ＵPGからも分
離可能であるので、絶縁素子の数も負荷Ｌ１からＬｍの
数ｍよりずっと少なくできる点である。
【００３４】図３は、シフトレジスタとして形成された
回路ブロック４の入力カップリングエラーまたはハード
ウエアエラーを検出するためのテストチップ２１がさら
に設けられているｎ＝８までのスイッチング装置２．１
から２．８を制御する装置の実施例を示すものである。
入力カップリングエラーは例えば、入力４．２で読み込
まれた値が入力４．２の電圧レベルだけでなく例えば
４．５など他の入力に印加される電圧レベルにも関係す
る場合に発生する。ハードウエアエラーは、読み込まれ
た入力の値が印加されている電圧レベルに関係なく常に
論理値「０」が現れ（ゼロにスタック）または論理値
「１」が現れる（１にスタック）場合を言う。
回路ブロック４の入力カップリングエラーまたはハード
ウエアエラーを検出するためのテストチップ２１がさら
に設けられているｎ＝８までのスイッチング装置２．１
から２．８を制御する装置の実施例を示すものである。
入力カップリングエラーは例えば、入力４．２で読み込
まれた値が入力４．２の電圧レベルだけでなく例えば
４．５など他の入力に印加される電圧レベルにも関係す
る場合に発生する。ハードウエアエラーは、読み込まれ
た入力の値が印加されている電圧レベルに関係なく常に
論理値「０」が現れ（ゼロにスタック）または論理値
「１」が現れる（１にスタック）場合を言う。
【００３５】テストチップ１２は、シリアルのデータ入
力、クロック入力並びにパラレル出力１２．１から１
２．８の状態を制御する入力を有し、これらは導線１
３、１４および１５を介してマイクロプロセッサ１と接
続される。パラレル出力１２．１から１２．８は導線１
６を介してシフトレジスタ４の入力４．１から４．８と
接続されている。これらは、専門分野においてトライス
テート（ｔｒｉｓｔａｔｅ）として知られている高オー
ムであって、導線１６の状態には影響を与えない状態に
切り替えることが可能である（例えばティーチェ（Ｕ．
Ｔｉｅｔｚｅ）とシェンク（Ｃｈ．Ｓｃｈｅｎｋ）の
「半導体回路技術（Ｈａｌｂｌｅｉｔｅｒｓｃｈａｌｔ
ｕｎｇｓｔｅｃｈｎｉｋ）」第５版、スプリンガー出
版、ベルリン、ハイデルベルク、ニューヨークＩＳＢＮ
３−５４０−０９８４８−８）。
力、クロック入力並びにパラレル出力１２．１から１
２．８の状態を制御する入力を有し、これらは導線１
３、１４および１５を介してマイクロプロセッサ１と接
続される。パラレル出力１２．１から１２．８は導線１
６を介してシフトレジスタ４の入力４．１から４．８と
接続されている。これらは、専門分野においてトライス
テート（ｔｒｉｓｔａｔｅ）として知られている高オー
ムであって、導線１６の状態には影響を与えない状態に
切り替えることが可能である（例えばティーチェ（Ｕ．
Ｔｉｅｔｚｅ）とシェンク（Ｃｈ．Ｓｃｈｅｎｋ）の
「半導体回路技術（Ｈａｌｂｌｅｉｔｅｒｓｃｈａｌｔ
ｕｎｇｓｔｅｃｈｎｉｋ）」第５版、スプリンガー出
版、ベルリン、ハイデルベルク、ニューヨークＩＳＢＮ
３−５４０−０９８４８−８）。
【００３６】テストチップ１２は好ましい一つ或は複数
のカスケード接続のシフトレジスタによって形成され、
シフトレジスタ４と同様に電圧供給回路５に接続され
る。シフトレジスタ４の入力４．１から４．８はさらに
抵抗３．１から３．８の出力と接続され、その場合繁雑
さを避けるために、スイッチング装置２．１と抵抗３．
１のみが図示されている。
のカスケード接続のシフトレジスタによって形成され、
シフトレジスタ４と同様に電圧供給回路５に接続され
る。シフトレジスタ４の入力４．１から４．８はさらに
抵抗３．１から３．８の出力と接続され、その場合繁雑
さを避けるために、スイッチング装置２．１と抵抗３．
１のみが図示されている。
【００３７】上述の装置は次のように動作する。
【００３８】通常駆動においてはテストチップ１２の出
力１２．１から１２．８はトライステート状態にあっ
て、入力４．１から４．８の電圧Ｕ１からＵ８には影響
を与えない。回路ブロック４によるデータ検出の信頼性
を検査するためにマイクロプロセッサ１は所定の時点で
テストサイクルを実施する。テストサイクルでは、マイ
クロプロセッサ１は８個の２進数「０」と「１」からな
るテストパターンをシリアルのデータ線１３を介してテ
ストチップ１２へ送信する。送信後この値は、マイクロ
プロセッサ１が制御線１５を介して出力１２．１から１
２．８を導通状態にセットしたときに、出力１２．１か
ら１２．８に現れるので、予め送信されているテストパ
ターンに従って値ＶｄｄまたはＧＮＤを有する電圧レベ
ルＵ１からＵ８がシフトレジスタ４の入力４．１から
４．８に印加される。
力１２．１から１２．８はトライステート状態にあっ
て、入力４．１から４．８の電圧Ｕ１からＵ８には影響
を与えない。回路ブロック４によるデータ検出の信頼性
を検査するためにマイクロプロセッサ１は所定の時点で
テストサイクルを実施する。テストサイクルでは、マイ
クロプロセッサ１は８個の２進数「０」と「１」からな
るテストパターンをシリアルのデータ線１３を介してテ
ストチップ１２へ送信する。送信後この値は、マイクロ
プロセッサ１が制御線１５を介して出力１２．１から１
２．８を導通状態にセットしたときに、出力１２．１か
ら１２．８に現れるので、予め送信されているテストパ
ターンに従って値ＶｄｄまたはＧＮＤを有する電圧レベ
ルＵ１からＵ８がシフトレジスタ４の入力４．１から
４．８に印加される。
【００３９】マイクロプロセッサ１は今度はシフトレジ
スタ４にその入力４．１から４．８に印加されている電
圧レベルＵ１からＵ８を２進の値として検出するように
命令を発し、それをマイクロプロセッサに伝送させる。
その後マイクロプロセッサは返送された２値の値を送信
したテストパターンと比較する。マイクロプロセッサ１
は、選択された複数のテストパターンをテストチップ１
２へ送信し、シフトレジスタを介して再び読み込むよう
にプログラムされているので、入力カップリングエラー
もハードウエアエラーも検出することができる。テスト
チップ１２のトライステート機能の損失による誤りを防
止するためにテストサイクルはテストチップ１２のレジ
スタに値「０」が書き込まれた時点で終了する。このテ
ストプロセスの実施に、スイッチング装置２．１から
２．８が開放されているか閉じているかは、問題となら
ない。必要に応じて制御線１３、１４および１５に絶縁
素子を設けることができる。
スタ４にその入力４．１から４．８に印加されている電
圧レベルＵ１からＵ８を２進の値として検出するように
命令を発し、それをマイクロプロセッサに伝送させる。
その後マイクロプロセッサは返送された２値の値を送信
したテストパターンと比較する。マイクロプロセッサ１
は、選択された複数のテストパターンをテストチップ１
２へ送信し、シフトレジスタを介して再び読み込むよう
にプログラムされているので、入力カップリングエラー
もハードウエアエラーも検出することができる。テスト
チップ１２のトライステート機能の損失による誤りを防
止するためにテストサイクルはテストチップ１２のレジ
スタに値「０」が書き込まれた時点で終了する。このテ
ストプロセスの実施に、スイッチング装置２．１から
２．８が開放されているか閉じているかは、問題となら
ない。必要に応じて制御線１３、１４および１５に絶縁
素子を設けることができる。
【００４０】マイクロプロセッサ１は、スイッチング装
置２．１から２．８の状態を検出するための各検査サイ
クルを実施する際にいくつかのテストパターンからなる
テストサイクルを実施し、その場合にテストサイクル毎
にテストパターンが異なるようにプログラムすることも
可能である。
置２．１から２．８の状態を検出するための各検査サイ
クルを実施する際にいくつかのテストパターンからなる
テストサイクルを実施し、その場合にテストサイクル毎
にテストパターンが異なるようにプログラムすることも
可能である。
【００４１】
【発明の効果】以上の説明から明らかなように、本発明
によれば、時間プログラムに従ってスイッチング装置を
操作する制御装置において、負荷をオンオフさせるスイ
ッチング装置の状態に関する情報を簡単かつ確実な方法
で検出して処理し、マイクロプロセッサへ伝達すること
ができる。
によれば、時間プログラムに従ってスイッチング装置を
操作する制御装置において、負荷をオンオフさせるスイ
ッチング装置の状態に関する情報を簡単かつ確実な方法
で検出して処理し、マイクロプロセッサへ伝達すること
ができる。
【図１】制御装置の構成を示すブロック図である。
【図２】制御装置の動作を説明する線図である。
【図３】テストチップを有する制御装置の構成を示すブ
ロック図である。
ロック図である。
１ マイクロプロセッサ ２．１、２．２ スイッチング装置 ３．１、３．２ 抵抗 ４ 回路ブロック ５ 電圧供給回路 Ｌ１、Ｌ２ 負荷
Claims (10)
- 【請求項１】 時間プログラムに従って複数のスイッチ
ング装置（２．１；２．２）を操作するためにタイマ装
置および制御論理装置としてマイクロプロセッサ（１）
を有する制御装置であって、スイッチング装置（２．
１；２．２）が相（Ｐ）とゼロ点（Ｇ）間の低電圧回路
網においてスイッチング装置（２．１；２．２）に対し
て直列に接続可能な負荷（Ｌ１；Ｌ２）への電流供給を
制御し、かつ制御装置は回路ブロック（４）を有し、こ
の回路ブロックの入力側はスイッチング装置（２．１；
２．２）の開または閉の状態を検出するために用いられ
る並列に配置された信号線を介してスイッチング装置
（２．１；２．２）と関連する負荷（Ｌ１；Ｌ２）間の
電流路に配置された取り出し端子と接続され、またその
出力側はマイクロプロセッサと電気的に接続されている
制御装置において、 信号線は唯一の抵抗（３．１；３．２）を有し、 低電圧回路網の相（Ｐ）から回路ブロック（４）へ給電
するための電圧供給回路（５）が設けられていて、スイ
ッチング装置（２．１；２．２）の一つが開放している
場合には電流は対応する入力に関連して設けられている
回路ブロック（４）の保護ダイオード（Ｄ１Ｓ．１、Ｄ
２Ｓ．１；Ｄ１Ｓ．２、Ｄ２Ｓ．２）を介して流れて、
この入力（４．１；４．２）における電圧（Ｕ１；Ｕ
２）は回路ブロック（４）の基準点（ＧＮＤ）に対して
時間的に変化する波形となり、一方スイッチング装置
（２．１；２．２）が閉じている場合には電圧波形（Ｕ
１；Ｕ２）は一定となり、 マイクロプロセッサ（１）は所定の時点でスイッチング
装置（２．１；２．２）の状態を検出する検査サイクル
を実施し、その検査サイクルにおいて、マイクロプロセ
ッサ（１）は所定の時点（ｔ１からｔｋ）で回路ブロッ
ク（４）の入力（４．１；４．２）の電圧（Ｕ１；Ｕ
２）を所定の電圧レベルに従って２進数「０」または
「１」として検出して、回路ブロック（４）のシリアル
出力とシリアルデータ線（７）を介してマイクロプロセ
ッサ自身に伝送させ、マイクロプロセッサ（１）はこの
多重検査によって検出された２進数（Ｕ１,dig；Ｕ２,d
ig）からスイッチング装置（２．１；２．２）の状態を
決定することを特徴とする、時間プログラムに従ってス
イッチング装置を操作する制御装置。 - 【請求項２】 マイクロプロセッサ（１）は電圧供給回
路（５）によって低電圧回路網の相（Ｐ）から給電さ
れ、抵抗（３．１；３．２）がマイクロプロセッサ
（１）の入力と直接接続されることを特徴とする請求項
１に記載の制御装置。 - 【請求項３】 回路ブロック（４）が一つあるいはカス
ケード接続された複数のシフトレジスタを有することを
特徴とする請求項１に記載の制御装置。 - 【請求項４】 回路ブロック（４）とマイクロプロセッ
サ（１）が絶縁されていることを特徴とする請求項１ま
たは３に記載の制御装置。 - 【請求項５】 マイクロプロセッサ（１）は、制御装置
によって制御される装置の連続運転時故障を検出するた
めに所定の時点でスイッチング装置（２．１；２．２）
の状態を検出する検査サイクルを実施することを特徴と
する請求項１から４までのいずれか１項に記載の制御装
置。 - 【請求項６】 マイクロプロセッサ（１）は検出された
２進数（Ｕ１、dig、Ｕ２、dig）の加算に基づいてスイ
ッチング装置（２．１；２．２）の状態を決定すること
を特徴とする請求項１から５までのいずれか１項に記載
の制御装置。 - 【請求項７】 マイクロプロセッサ（１）は、時点ｔi
で検出した２進数（Ｕ１,dig(ti)；Ｕ２,dig(ti)）が先
行の時点ｔiー1で検出された対応する２進数（Ｕ１,dig
(tiー1)；Ｕ２,dig(tiー1)）とは異なった場合、または時
点ｔ１における最初の検出から時点ｔｉにおける最後の
検出までの期間が回路網半波の期間より長くなった場合
に、スイッチング装置（２．１；２．２）の状態を決定
することを特徴とする請求項１から５までのいずれか１
項に記載の制御装置。 - 【請求項８】 マイクロプロセッサ（１）がテストチッ
プ（１２）と接続されており、このテストチップがシリ
アルデータ入力と複数のパラレル出力（１２．１から１
２．８）を有し、テストチップ（１２）のパラレル出力
（１２．１から１２．８）が回路ブロック（４）のパラ
レル入力（４．１から４．８）と接続されており、前記
パラレル出力（１２．１から１２．８）が導通状態また
は高オームのトライステート状態へ切り替え可能である
ことを特徴とする請求項１または３から７までのいずれ
か１項に記載の制御装置。 - 【請求項９】 テストチップ（１２）が１つあるいは複
数のカスケード接続されたシフトレジスタから形成され
ることを特徴とする請求項８に記載の制御装置。 - 【請求項１０】 マイクロプロセッサ（１）は、入力カ
ップリングエラーまたはハードウエアエラーを検出する
ために、２進の値からなるテストパターンをシリアル導
線を介してテストチップ（１２）へ書き込み、テストチ
ップ（１２）を導通状態にセットし、回路ブロック
（４）の入力（４．１から４．８）に印加されている電
圧レベル（Ｕ１からＵ８）を検出してマイクロプロセッ
サ自体に伝送させ、送り返されたテストパターンを送信
したテストパターンと比較し、かつテストチップ（１
２）を再びトライステート状態にセットすることによっ
て、所定の時点でテストサイクルを実施することを特徴
とする請求項８あるいは９に記載の制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH93810909.7 | 1993-12-24 | ||
| EP93810909A EP0660043B1 (de) | 1993-12-24 | 1993-12-24 | Steuereinrichtung zur Betätigung von Schalteinrichtungen nach einem Zeitprogramm |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07282702A true JPH07282702A (ja) | 1995-10-27 |
| JP3802093B2 JP3802093B2 (ja) | 2006-07-26 |
Family
ID=8215101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30721194A Expired - Lifetime JP3802093B2 (ja) | 1993-12-24 | 1994-12-12 | 時間プログラムに従ってスイッチング装置を操作する制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5629879A (ja) |
| EP (1) | EP0660043B1 (ja) |
| JP (1) | JP3802093B2 (ja) |
| DE (1) | DE59300336D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002002417A (ja) * | 2000-03-31 | 2002-01-09 | Alstom | 特に鉄道車両の或る部材に関する状態情報を伝送するための電気回路、およびそのような回路を組み込んだ電気システム |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0920038A1 (de) * | 1997-11-25 | 1999-06-02 | Electrowatt Technology Innovation AG | Schaltung zur Überwachung eines Wechselstromschalters |
| US6957172B2 (en) | 2000-03-09 | 2005-10-18 | Smartsignal Corporation | Complex signal decomposition and modeling |
| US6728600B1 (en) | 2000-06-08 | 2004-04-27 | Honeywell International Inc. | Distributed appliance control system having fault isolation |
| US8275577B2 (en) | 2006-09-19 | 2012-09-25 | Smartsignal Corporation | Kernel-based method for detecting boiler tube leaks |
| US8311774B2 (en) | 2006-12-15 | 2012-11-13 | Smartsignal Corporation | Robust distance measures for on-line monitoring |
| US9250625B2 (en) | 2011-07-19 | 2016-02-02 | Ge Intelligent Platforms, Inc. | System of sequential kernel regression modeling for forecasting and prognostics |
| US8620853B2 (en) | 2011-07-19 | 2013-12-31 | Smartsignal Corporation | Monitoring method using kernel regression modeling with pattern sequences |
| US8660980B2 (en) | 2011-07-19 | 2014-02-25 | Smartsignal Corporation | Monitoring system using kernel regression modeling with pattern sequences |
| US9256224B2 (en) | 2011-07-19 | 2016-02-09 | GE Intelligent Platforms, Inc | Method of sequential kernel regression modeling for forecasting and prognostics |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4303383A (en) * | 1979-11-09 | 1981-12-01 | Honeywell Inc. | Condition control system with safety feedback means |
| US4298334A (en) * | 1979-11-26 | 1981-11-03 | Honeywell Inc. | Dynamically checked safety load switching circuit |
| US4777479A (en) * | 1987-04-03 | 1988-10-11 | Unisys Corporation | Switch position indicator |
| DE3801952C2 (de) * | 1988-01-23 | 2000-05-11 | Mannesmann Vdo Ag | Elektronische Verarbeitungseinheit für Analogsignale mit einer Überwachungseinrichtung für eine Referenzspannung |
| US4974179A (en) * | 1989-01-27 | 1990-11-27 | Honeywell Inc. | Method and apparatus for preventing race conditions in a control system |
| CH682608A5 (de) * | 1991-10-28 | 1993-10-15 | Landis & Gyr Business Support | Anordnung zur Ueberwachung von Wechselstromschaltern. |
| EP0660044B1 (de) * | 1993-12-24 | 1996-04-17 | Landis & Gyr Technology Innovation AG | Steuereinrichtung zur Betätigung von Schalteinrichtungen |
-
1993
- 1993-12-24 EP EP93810909A patent/EP0660043B1/de not_active Expired - Lifetime
- 1993-12-24 DE DE59300336T patent/DE59300336D1/de not_active Expired - Lifetime
-
1994
- 1994-12-12 JP JP30721194A patent/JP3802093B2/ja not_active Expired - Lifetime
- 1994-12-19 US US08/359,277 patent/US5629879A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002002417A (ja) * | 2000-03-31 | 2002-01-09 | Alstom | 特に鉄道車両の或る部材に関する状態情報を伝送するための電気回路、およびそのような回路を組み込んだ電気システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3802093B2 (ja) | 2006-07-26 |
| EP0660043B1 (de) | 1995-07-05 |
| DE59300336D1 (de) | 1995-09-07 |
| US5629879A (en) | 1997-05-13 |
| EP0660043A1 (de) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU661361B2 (en) | Fail-safe condition sensing circuit for the detection of flame | |
| US4926281A (en) | Fail-safe and fault-tolerant alternating current output circuit | |
| EP0822418A2 (en) | Sensor diagnostic apparatus and method thereof | |
| EP0241270B1 (en) | Self-testing monitoring circuit | |
| JP3187990B2 (ja) | 多重負荷を切り換える電子制御装置 | |
| EP0163845B1 (en) | Diagnostic protection circuit and method | |
| JP3802093B2 (ja) | 時間プログラムに従ってスイッチング装置を操作する制御装置 | |
| US20040078715A1 (en) | Peripheral component with high error protection for stored programmable controls | |
| US6462558B1 (en) | Electronic circuit for monitoring voltage variation | |
| US8698353B2 (en) | Method for operating a redundant system and system therefor | |
| JP4063494B2 (ja) | 交流電源スイッチを監視する回路 | |
| JPH10511470A (ja) | 試験可能回路及び試験方法 | |
| JP2020195136A (ja) | 少なくとも１つの信号発生器からデジタル入力信号を受信するためのデジタル入力回路 | |
| US7019532B2 (en) | Device and method for error diagnosis at digital outputs of a control module | |
| JPH07249360A (ja) | スイッチング装置を操作するための制御装置 | |
| US5096147A (en) | In-circuit contact monitor | |
| KR100385846B1 (ko) | 데이타획득회로용직류입력셀 | |
| US6563326B1 (en) | Bus-driveable sensor apparatus with direction-dependent current/voltage characteristic curve and method for testing the apparatus | |
| CN109417000B (zh) | 用于消耗器的故障安全断开的装置 | |
| US20220258635A1 (en) | Charging device for a traction battery | |
| US20070146943A1 (en) | Electronic differential switch | |
| JP2022188327A (ja) | 点火回路診断装置および点火回路診断方法 | |
| JPS63300973A (ja) | 検出スイッチ構造 | |
| SU788253A1 (ru) | Устройство контрол исправности цепей защиты в трехфазном исполнении | |
| JPH08105924A (ja) | センサの動作確認方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050513 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |