JP2020195136A - 少なくとも１つの信号発生器からデジタル入力信号を受信するためのデジタル入力回路 - Google Patents

少なくとも１つの信号発生器からデジタル入力信号を受信するためのデジタル入力回路 Download PDF

Info

Publication number
JP2020195136A
JP2020195136A JP2020094642A JP2020094642A JP2020195136A JP 2020195136 A JP2020195136 A JP 2020195136A JP 2020094642 A JP2020094642 A JP 2020094642A JP 2020094642 A JP2020094642 A JP 2020094642A JP 2020195136 A JP2020195136 A JP 2020195136A
Authority
JP
Japan
Prior art keywords
digital input
circuit
current
subcircuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020094642A
Other languages
English (en)
Inventor
ハレル，ベルント
Harrer Bernd
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pilz GmbH and Co KG
Original Assignee
Pilz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pilz GmbH and Co KG filed Critical Pilz GmbH and Co KG
Publication of JP2020195136A publication Critical patent/JP2020195136A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】 少なくとも１つの信号発生器からデジタル入力信号を受信するためのデジタル入力回路を提供する。【解決手段】 デジタル入力回路（１００）は、組合わされた試験装置および電流増加装置（２０）を有し、該組合わされた試験装置および電流増加装置（２０）は、２つの部分回路（１４，１４’）の機能試験がこの制御信号と同時に実行され、デジタル入力部（１０，１０’）の入力電流が増加するように制御信号を生成するように構成される。【選択図】 図３

Description

本発明は、少なくとも１つの信号発生器からデジタル入力信号を受信するためのデジタル入力回路に関し、デジタル入力回路は、
第１部分回路、および
少なくとも１つの第２部分回路、を含み、
第１部分回路は、第１デジタル入力部であって、その第１デジタル入力部を介して、第１部分回路に第１デジタル入力信号が供給可能である第１デジタル入力部と、第１部分回路の状態を決定可能である第１閾値要素とを備え、第１部分回路は、第１デジタル入力信号が、下限閾値に達しているか、またはそれを下回っているとき、第１状態をとり、第１デジタル入力信号が、上限閾値に達しているか、またはそれを上回っているとき、第２状態をとり、
少なくとも１つの第２部分回路は、第２デジタル入力部であって、その第２デジタル入力部を介して、第２部分回路に第２デジタル入力信号が供給可能である第２デジタル入力部と、第２部分回路の状態を決定可能である第２閾値要素とを備え、
少なくとも１つの第２部分回路は、第２デジタル入力信号が、下限閾値に達しているか、またはそれを下回っているとき、第１状態をとり、第２デジタル入力信号が、上限閾値に達しているか、またはそれを上回っているとき、第２状態をとる。
冒頭で述べたタイプのデジタル入力回路は、たとえば、特に自動化されて動作する技術システムにおいて安全関連用途のために提供されるスイッチング装置または安全スイッチング装置において利用することが可能である。そのようなデジタル入力回路は、少なくとも２つのデジタル入力部を有し、それを介して、少なくとも１つの信号発生器のデジタル入力信号を受信することが可能である。これらのデジタル入力信号は、本発明の意味において、信号発生器であり得る、非常停止ボタン、非常停止ボタン、保護ドアまたはスイッチマットなどの、たとえば、センサ装置または信号装置から生じる。
デジタル入力回路によって受信されるデジタル入力信号は、バイナリ信号であり、これは、たとえば、２つの静的電位によって定義可能である２つの定義された状態によって区別される。これらのバイナリ状態は、さまざまな電圧状態によって特徴付けられ、第１状態は、定義された電圧閾値に達するか、下回ったときにとられる。これは、いわゆる低レベルの状態である。定義された電圧閾値に到達またはそれを超えると、第２状態がとられる。これは、いわゆる高レベルの状態である。
少なくとも１つの信号発生器からデジタル入力信号を受信するためのデジタル入力回路は、非常に様々な実施形態において従来技術から知られている。典型的には、２４Ｖ（ＤＣ）の動作電圧で動作する電流引き込みデジタル入力回路の場合、ＥＮ６１１３１−２：２００７規格に従って、３つの異なるタイプ（タイプ１、タイプ２、およびタイプ３）が区別される。これらの３タイプのデジタル入力回路は、特に高レベル、低レベル、および消費電流が互いに異なる。
タイプ１のデジタル入力回路は、遅くとも、１５Ｖの入力電圧で高レベルを検出する必要がある。したがって、実際にはこの高レベルは、１５Ｖ未満の入力電圧ですでに検出されている。また、タイプ１のデジタル入力回路は、１５Ｖ〜３０Ｖの全入力電圧範囲で高レベルを検出する必要がある。消費電流は、≧２ｍＡの高レベルであり、１５ｍＡまで達し得る。さらに、タイプ１のデジタル入力回路（および下記のタイプ２と３も同様）は、−３Ｖ〜５Ｖの全範囲で低レベルを検出可能である状態になければならない。したがって、実際には、５Ｖを超える入力電圧では、低レベルはすでに検出されている。−３Ｖから５Ｖの範囲では、入力電流は、０ｍＡから１５ｍＡの間にあってよい。入力電圧が、５Ｖ〜１５Ｖの場合、０．５ｍＡの電流制限が適切である。この領域では、入力部は、入力電流が０．５ｍＡ以下である限り、低レベルを検出する必要がある。このようなタイプ１のデジタル入力回路は、特に押しボタンやリレー接点などの電気機械式スイッチング装置、または３線式センサ装置に使用される。タイプ１のデジタル入力回路の典型的なアプリケーション例は、緊急停止スイッチング装置である。
タイプ２のデジタル入力回路は、たとえば２線式センサ装置や、動作に比較的高い静止電流を必要とする半導体センサに適している。１１Ｖと３０Ｖの間の高レベル範囲での消費電流は、通常、±６ｍＡで、最大３０ｍＡまで可能である。
タイプ３のデジタル入力回路は、タイプ２のデジタル入力回路に比べて消費電力と廃熱とが少ないという特徴があり、したがって、タイプ２のデジタル入力回路の場合よりも、より多くのデジタル入力回路、よって、より多くの物理デジタル入力部をデジタル入力モジュールに統合可能である。タイプ３のデジタル入力回路は、１１Ｖ〜３０Ｖの入力電圧範囲において高レベルを検出する必要がある。消費電流は、１１Ｖから３０Ｖの間の高レベル範囲にあり、典型的には、２ｍＡであり、１５ｍＡまで可能である。タイプ３のデジタル入力回路は、−３Ｖ〜５Ｖの入力電圧範囲で、許容電流０ｍＡ〜１５ｍＡの許容電流の場合、低レベルを検出する必要がある。さらに、入力電圧が５Ｖ〜１１Ｖで、入力電流が１．５ｍＡ以下の場合、低レベルを検出する必要がある。
数多くの安全関連アプリケーションでは、デジタル入力部を備えたデジタル入力回路が使用され、その場合、入力回路は、少なくとも１つの試験装置を備え、その試験装置によって、デジタル入力部に割り当てられた部分回路が、安全な状態に対応する低レベルの入力信号をまだ検出可能であるかどうかを周期的にチェック可能である。そのようなデジタル入力回路は、たとえば、ＤＥ１０ ２０１３ １０６ ７３９Ａ１から知られている。
原則として、上述のタイプの試験装置を有するデジタル入力回路は、安全レベルを低下させることなく、デジタル入力部における入力電流を一時的に増加させるための電流増加装置をさらに備え得ることが望ましい。セキュリティレベルを低下させるこの問題は、１つのモジュールに複数の安全なデジタル入力部を安価に実施する場合に特に発生する。
特にデジタル入力部でラインが開いている場合の干渉の減少などの、入力電流の短時間の増加の利点は、ＤＥ１０ ２０１３ １０１ ９３２Ａ１に詳細に説明されている。上記の文献から、入力電流を周期的に増加させることによって、入力部で発生する可能性のある障害に積極的に対処することが知られている。したがって、現在の増加は継続的には行われず、定義された時間にのみ行われる。対応する電流増加装置は、起動時にデジタル入力部の安全かつ迅速な評価を保証する。電流増加装置は、好ましくは、たとえば、入力部のクロストークによって引き起こされる、デジタル入力部の評価における欠陥が予想されるときにアクティブ化されることが好ましい。デジタル入力部での電流フローの増加により、定義された電圧レベルの形式のバイナリ状態をより迅速に確立できる。特に、ゼロ電位（つまり、低レベルの信号）が通常予想されるデジタルオフ状態は、より迅速に、とりわけ、より確実に検出可能である。
試験機能と電流増加機能の両方を備えた、モジュールに少なくとも２つの安全なデジタル入力部を備えたデジタル入力回路を実施するための考えられる解決策は、ＤＥ１０ ２０１３ １０６ ７３９Ａ１に記載されている試験装置を、ＤＥ１０ ２０１３ １０１ ９３２Ａ１に開示されている電流増加装置と組合わせることで実現可能である。しかしながら、以下で説明されるように、この組合わせは、非常に重大な実用上の欠点を伴う。
図１は、２つのデジタル入力部Ｉ１，Ｉ２、試験装置２０１、および電流増加装置２０２を備える、そのようなデジタル入力回路２００を示す。このデジタル入力回路２００のいくつかの本質的な態様を以下に説明するが、回路構造の詳細は、詳細には説明しない。
図１に示すデジタル入力回路２００を実施するために、試験装置２０１には、ＤＥ１０ ２０１３ １０６ ７３９Ａ１の図３に従った実施例が使用され、電流増加装置２０２には、ＤＥ１０ ２０１３ １０１ ９３２Ａ１の図７に従った実施例が使用された。この実施の決定的な欠点は、各構成部品の障害、つまり、２つのデジタル入力部Ｉ１，Ｉ２の１つの電流増加経路における減結合ダイオード２０３，２０４の短絡が、危険な状態につながる可能性があることである。第２入力部Ｉ２の減結合ダイオード２０３の短絡は、そこに示されるブリッジＦ１によって図１にグラフで示されている。この場合、第１入力部Ｉ１に高レベルの信号があり、第２入力部Ｉ２に（たとえば、作動した非常停止スイッチを介して）（高抵抗）の低レベルの信号があった場合、危険な状態が存在する。この場合、第１入力部Ｉ１の高レベル信号は、第１入力部Ｉ１の電流増加経路と短絡Ｆ１を経由して、第２デジタル入力部Ｉ２の部分回路に電流を流すことにつながる。これは、第２デジタル入力部Ｉ２に実際に存在する低レベル信号が、第１デジタル入力部Ｉ１での高レベル信号によってある程度「上書き」されるという結果をもたらすであろう。第２デジタル入力部Ｉ２に割り当てられた部分回路も、高レベル状態を検出する。この結果は、試験装置２０１を使用して２つのデジタル入力部Ｉ１，Ｉ２の部分回路を試験するときでさえ検出されない、緊急危険状態であろう。試験中には、入力部Ｉ１とＩ２の両方の部分回路は、減結合ダイオード２０３の構成部品欠陥に関係なく、２つのデジタル入力部の部分回路が欠陥のない状態にあるときに予想されるように、引き続き低レベル状態を検出する。構成部品欠陥、したがって危険な状況は検出されなかった。
デジタル入力回路２００のデジタル入力部Ｉ１およびＩ２を使用して２チャネルセンサ信号を検出すると、第２入力部Ｉ２の減結合ダイオード２０３の検出不能な短絡Ｆ１によって、２つのデジタル入力部Ｉ１，Ｉ２の部分回路の２チャネル構造がキャンセルされる。その結果、第１デジタル入力部Ｉ１における、追加的に生じる、いわゆる「高レベルでの欠陥」（つまり、高レベル状態の持続）は、第１デジタル入力部Ｉ１における欠陥のある高レベル信号で、第２デジタル入力部Ｉ２における信号発生器の低レベル信号を「上書き」するのに十分である。これは、２チャネル動作でも、２つの欠陥で危険な状態に至るのに十分であることを意味する。
図２にＤＥ１０ ２０１３ １０６ ７３９Ａ１の図３に従った試験装置３０１を備えるデジタル入力回路３００が示され、その場合、ＤＥ１０ ２０１３ １０１ ９３２Ａ１の図７に従った減結合ダイオード３０３、３０４が、それぞれデジタル入力部Ｉ１，Ｉ２の電流増加経路内に挿入されている。図１および図２に示すデジタル入力回路２００，３００は、それぞれの入力回路２００，３００への、電流増加装置２０２，３０２の異なる接続部または接続ポイントを有する。詳細に検討すると、この実施形態にもかなりの実用上の欠点があることがわかる。
この変形例が危険な状態になり得るのは、寸法に応じて、３つまたは４つの構成部品の欠陥が存在するにちがいない。それらはたとえば、第１デジタル入力部Ｉ１の部分回路のトランジスタＴ１のベースの遮断（欠陥Ｆ１）であり、第２デジタル入力部Ｉ２の部分回路の減結合ダイオード３０３の短絡（欠陥Ｆ２）であり、電流増加装置３０２のフォトカプラ３０５のコレクタの遮断（欠陥Ｆ３）であり、そして、寸法に応じて、第１デジタル入力部Ｉ１の部分回路のトランジスタＴ１のコレクタとベースとの間の抵抗器３０６の短絡（欠陥Ｆ４）もある。これらの欠陥が発生した場合、第１デジタル入力部Ｉ１での高レベル信号は、２つの電流増加接続部と第２デジタル入力部Ｉ２の部分回路のフォトカプラとを介して電流を流す。この場合にも、障害が発生した場合、入力部（この場合は第２デジタル入力部Ｉ２）の低レベル信号が、別の入力部（この場合は第１デジタル入力部Ｉ１）の高レベル信号によって「上書き」され得る。２つのデジタル入力部Ｉ１，Ｉ２の部分回路を試験しても欠陥Ｆ１〜Ｆ４のいずれも検出できないという欠点が、ここにも残る。したがって、欠陥の蓄積は、図２に示されるデジタル入力回路３００において、単一チャネル動作および２チャネル動作の両方において危険な状況をもたらし得る。
したがって、本発明は、冒頭で述べたタイプのデジタル入力回路を提供することを課題とし、該デジタル入力回路は、デジタル入力部での電流増加を可能にし、欠陥の場合、特に回路アーキテクチャにおける構成部品欠陥の場合に高いセキュリティレベルを達成し、単純に構成されてなる。
この課題の解決策は、請求項１の特徴部分の特徴を備えた、一般的なデジタル入力回路によって提供される。従属請求項は、発明の有利な発展形態に関する。
発明に従ったデジタル入力回路は、組合わされた試験装置および電流増加装置を有し、該組合わされた試験装置および電流増加装置は、２つの部分回路の機能試験がこの制御信号と同時に実行され、デジタル入力部の入力電流が増加するように制御信号を生成するように構成される。組合わされた試験装置および電流増加装置を備える発明に従ったデジタル入力回路は、有利なことに、デジタル入力部における入力電流を、特に周期的に増加させ、同時にデジタル入力部の部分回路の機能試験を実行することを可能にする。発明に従った、単一の試験装置および電流増加装置にするために、発明に従った、試験装置の電流増加装置との組合わせによって、可能性としてあり得る危険な（構成要素の）欠陥がある場合でさえ、有利には、デジタル入力回路の安全レベルを非常に高いレベルに有利に保つ。可能性としてあり得る危険な（構成要素の）欠陥は、増加段階に同時に実行される試験によって確実に検出される。さらに、有利には、分離し得る、同様に欠陥があり得る構成要素は、省くことが可能である。これは、回路構造の簡素化と可能性としてあり得る欠陥の発生源の削減に貢献する。対応する構成の試験装置および電流増加装置を備える、ここに提示されているデジタル入力回路の本質的な特性は、２つの部分回路の１つが高レベル状態を検出するほどに高い欠陥電流が発生したときに、その入力部には、低レベル信号が存在するにもかかわらず、アクティブな試験とアクティブな電流の増加があっても、この欠陥電流は流れ続ける。このようにして、少なくとも、危険であり得る構成要素の欠陥が試験によって明らかにされる。本発明によって、ＩＥＣ６１１３１−２規格に従ったタイプ３のデジタル入力回路も実施することが可能である。
好ましい実施形態において、デジタル入力回路は、デジタル入力部の部分回路が互いに単一の交差接続部のみを有するように構成される。これは、有利には、少なくとも２つの部分回路のうちの１つにおける、１つまたは複数の（構成要素の）欠陥が他の部分回路に影響を与えるリスクをさらに低減する。この改良は、特に、発明に従えば、デジタル入力回路が、組合わされた試験装置および電流増加装置を有し、少なくとも１つの試験装置およびそれから分離された電流増加装置を有さないことで可能になる。
特に好ましい実施形態では、部分回路は、部分回路を試験するための組合わされた試験装置および電流増加装置の制御信号が受信されるとき、デジタル入力部を介して部分回路に供給されるデジタル入力信号のレベルが、関係する部分回路の第１状態に対応するように、内部で大きく下げられるように構成される。したがって、２つの入力部に割り当てられた各部分回路によって、デジタル入力部に、第２状態を表す高レベルの信号が存在する場合でも、試験中には、関係する部分回路の、第１状態に対応する低レベルの状態が検出される必要がある。この第１状態（低レベル状態）が、部分回路の少なくとも１つによって検出されない場合には、欠陥が発生している。
有利な実施形態では、第１部分回路が、第１電子スイッチング素子、特に第１スイッチングトランジスタを有し、それによって組合わされた試験装置および電流増加装置が、第１部分回路に接続される。
さらなる有利な実施形態では、第２部分回路が第２電子スイッチング素子、特に第２スイッチングトランジスタを有し、それによって組合された試験装置および電流増加装置が、第２部分回路に接続される。
好ましくはスイッチングトランジスタとして実施される電子スイッチング素子は、組合わされた試験装置および電流増加装置の制御信号によって制御することが可能である。好ましい実施形態では、第１および第２部分回路の、電子スイッチング素子、特にスイッチングトランジスタは、互いに並列に接続することが可能である。
特に有利な実施形態では、２つの部分回路のそれぞれが、少なくとも２つの電圧安定化要素および２つの電流源を有し、これらの電流源が、好ましくは、少なくとも、部分回路の第２状態を定義する入力信号については、第１電流源の電圧安定化要素を流れる電流が、実質的に、第２電流源の安定化電流からなり、第２電流源の電圧安定化要素を流れる電流が、実質的に、第１電流源の安定化電流からなるように、交差して切り換えられる。これにより、２つの並列の、定電流または実質的定電流が、２つの部分回路のそれぞれの第１および第２電流源の領域を流れることが達成される。
特に好ましい実施形態では、組合わされた試験装置および電流増加装置は、電流増加装置の制御信号を変調するように構成されたクロック基準装置を有する。したがって、クロック基準装置を使用して、変調（クロック）制御信号が生成され、これにより、２つのデジタル入力部での電流の増加が可能になり、少なくとも２つの部分回路の機能を同時に試験することが可能である。クロック基準装置は、たとえば、デジタル入力部で周期的に発生する干渉信号のクロックに同期させることが可能である。
さらなる態様に従えば、本発明は、負荷の、特に技術システムの、電源をオンおよびオフにするための安全スイッチング装置に関し、安全スイッチング装置は、少なくとも１つの信号発生器からデジタル入力信号を受信するための少なくとも２つのデジタル入力部を備えるデジタル入力回路を有する。発明に従った安全スイッチング装置は、デジタル入力回路が請求項１〜８のいずれか１項に従って構成されることを特徴とする。
さらに詳しくは、本発明は、少なくとも１つの信号発生器（５０２）からデジタル入力信号を受信するためのデジタル入力回路（１００）であって、
第１部分回路（１４）、および
少なくとも１つの第２部分回路（１４’）、を含み、
第１部分回路（１４）は、第１デジタル入力部（１０）であって、その第１デジタル入力部（１０）を介して、第１部分回路（１４）に第１デジタル入力信号が供給可能である第１デジタル入力部（１０）と、第１部分回路（１４）の論理状態を決定可能である第１閾値要素（１６）とを備え、
第１部分回路（１４）は、第１デジタル入力信号が、下限閾値に達しているか、またはそれを下回っているとき、第１状態をとり、第１デジタル入力信号が、上限閾値に達しているか、またはそれを上回っているとき、第２状態をとり、
少なくとも１つの第２部分回路（１４’）は、第２デジタル入力部（１０’）であって、その第２デジタル入力部（１０’）を介して、第２部分回路（１４’）に第２デジタル入力信号が供給可能である第２デジタル入力部（１０’）と、第２部分回路（１４’）の論理状態を決定可能である第２閾値要素（１６’）とを備え、
少なくとも１つの第２部分回路（１４’）は、第２デジタル入力信号が、下限閾値に達しているか、またはそれを下回っているとき、第１状態をとり、第２デジタル入力信号が、上限閾値に達しているか、またはそれを上回っているとき、第２状態をとる、
デジタル入力回路（１００）において、
デジタル入力回路（１００）は、組合わされた試験装置および電流増加装置（２０）を有し、
組合わされた試験装置および電流増加装置（２０）は、２つの部分回路（１４，１４’）の機能試験がこの制御信号と同時に実行され、デジタル入力部（１０，１０’）の入力電流が増加するように制御信号を生成するように構成されることを特徴とするデジタル入力回路（１００）である。
本発明において、デジタル入力回路（１００）は、デジタル入力部（１０，１０’）の部分回路（１４，１４’）が互いに単一の交差接続部（２１３）のみを有するように構成されることを特徴とする。
本発明において、部分回路（１４，１４’）は、部分回路（１４，１４’）を試験するための組合わされた試験装置および電流増加装置（２０）の制御信号が受信されるとき、デジタル入力部（１０，１０’）を介して部分回路（１４，１４’）に供給されるデジタル入力信号のレベルが、関係する部分回路（１４，１４’）の第１状態に対応するように、内部で大きく下げられるように構成されることを特徴とする。
本発明において、第１部分回路（１４）が、第１電子スイッチング素子、特に第１スイッチングトランジスタ（２３）を有し、それによって組合わされた試験装置および電流増加装置（２０）が、第１部分回路（１４）に接続されることを特徴とする。
本発明において、第２部分回路（１４’）が第２電子スイッチング素子、特に第２スイッチングトランジスタ（２３’）を有し、それによって組合された試験装置および電流増加装置（２０）が、第２部分回路（１４’）に接続されることを特徴とする。
本発明において、第１および第２部分回路（１４，１４’）の、電子スイッチング素子、特にスイッチングトランジスタ（２３，２３’）は、互いに並列に接続されることを特徴とする。
本発明において、組合わされた試験装置および電流増加装置（２０）は、電流増加装置（２０）の制御信号を変調するように構成されたクロック基準装置（２４）を有することを特徴とする。
本発明において、２つの部分回路（１４，１４’）のそれぞれが、少なくとも２つの電圧安定化要素および２つの電流源を有し、これらの電流源が、好ましくは、少なくとも、部分回路（１４，１４’）の第２状態を定義する入力信号については、第１電流源の電圧安定化要素を流れる電流が、実質的に、第２電流源の安定化電流からなり、第２電流源の電圧安定化要素を流れる電流が、実質的に、第１電流源の安定化電流からなるように、交差して切り換えられることを特徴とする。
本発明は、負荷（５０１）の、特に技術システムの、電源をオンおよびオフにするための安全スイッチング装置（５００）であって、少なくとも１つの信号発生器（５０２）からデジタル入力信号を受信するための少なくとも２つのデジタル入力部（１０，１０’）を備えるデジタル入力回路（１００）を有する、安全スイッチング装置（５００）において、デジタル入力回路（１００）が、請求項１〜８のいずれか１項に従って構成されることを特徴とする安全スイッチング装置（５００）である。
本発明のさらなる特徴および利点は、添付の図面を参照して、好ましい実施例の以下の説明から明らかになるであろう。
本発明の主題ではないデジタル入力回路の例を示す。 本発明の主題ではないデジタル入力回路の別の例を示す。 本発明の好ましい実施例に従って実施されるデジタル入力回路を示す。 図３に従って構成された、デジタル入力回路を備える、概略的に非常に簡略化して示された安全スイッチング装置である。
デジタル入力回路１００の好ましい実施例を、図３を参照して以下に詳細に説明する。
デジタル入力回路１００は、第１回路部分Ｉを有し、該第１回路部分は、デジタル入力回路１００の１次側を形成し、第１デジタル入力部１０および第２デジタル入力部１０’を備え、それらデジタル入力部を介して、デジタル入力回路１００に、ここでは明示的に示されていない、少なくとも１つの信号発生器のバイナリ入力信号を供給することが可能である。デジタル入力回路１００にデジタル入力信号を付与することが可能である少なくとも１つの信号発生器は、特に、非常オフボタン、非常停止ボタン、保護ドア、スイッチマット、両手操作スイッチ、リミットスイッチ、または位置スイッチなどのセンサ装置または信号装置とすることが可能である。信号装置は、たとえば、非接触で機能することもでき、たとえば、ライトカーテンまたはライトバリアとして構成されるか、またはそれを含むことが可能である。
少なくとも１つの信号発生器によって付与されるデジタル入力信号はバイナリ信号であり、特に２つの静的電位によって付与されることが可能である、２つの定義された状態によって区別される。述したように、これら２つの状態は、異なる電圧レベルによって特徴付けられる。これらは、入力電圧ＵＩＮが定義された閾値を下回り、しばしば低レベル状態とも呼ばれる第１状態と、入力電圧ＵＩＮが定義された閾値を超え、多くの場合、高レベル状態と呼ばれる第２状態とを含む。低レベル状態は、入力電圧ＵＩＮ≦ＵＬｏｗ，ｍａｘによって、および入力電流ＩＩＮ≦ＩＬｏｗ，ｍａｘによって特徴付けられる。高レベル状態は、入力電圧ＵＨｉｇｈ、ｍｉｎ≦ＵＩＮ≦ＵＨｉｇｈ、ｍａｘによって、および入力電流ＩＩＮ≧ＩＨｉｇｈ，ｍｉｎによって定義される。
さらにまた、デジタル入力回路１００は、デジタル入力回路１００の二次側を形成する第２回路部分ＩＩを有する。以下で詳細に説明する３つの結合要素１１，１１’，２１は、２つの回路部分Ｉ，ＩＩの完全なガルバニック絶縁１３をもたらす。このガルバニック絶縁１３は、特に、第２回路部分ＩＩに備えられた電子構成部品を、過電圧による破壊から保護することが可能であり、オフ状態の検出におけるエラーを防止することが可能である。
デジタル入力回路１００は、２つのデジタル入力部１０，１０’のそれぞれのための部分回路１４，１４’を含む。第１入力部１０のデジタル入力信号は、第１部分回路１４に供給され、第２入力部１０’のデジタル入力信号は、第２部分回路１４’に供給される。ここに示される実施例では、両方の部分回路１４，１４’は、以下でより詳細に説明される同一の回路構造を有する。部分回路１４，１４’は、第１回路部分Ｉおよび第２回路部分ＩＩに分割される。
２つの部分回路１４，１４’はそれぞれ、入力抵抗器１７，１７’および少なくとも１つの入力フィルタ手段１２，１２’を含み、これらは、電磁適合性（略してＥＭＣ）を改善するために設けられる。一般に、入力フィルタ手段１２，１２’は、電磁適合性を改善するために１つまたは複数の構成要素を有することが可能である。これらの構成部品は、特に、入力信号を平滑化するため、または定義された入力電圧を制限するためのコンデンサ、抵抗器、およびダイオード（Ｚダイオードなど）にすることができる。２つの部分回路１４，１４’の入力フィルタ手段１２，１２’は、この場合、コンデンサによって表されている。
２つの部分回路１４，１４’の入力フィルタ手段１２，１２’には、この実施例ではシリーズレギュレータとして構成されている電流制限装置１５，１５’であって、およびバイポーラトランジスタ（ｎｐｎトランジスタ）として実施されているトランジスタ１５０、１５０’、Ｚダイオード１５１，１５１’、およびＺダイオード１５１，１５１’用の直列抵抗器１５２，１５２’を含む電流制限装置１５，１５’が接続されている。電流制限装置１５，１５’は、それらに割り当てられたデジタル入力部１０，１０’における最大電流を決定する。
最後に、第１デジタル入力部１０の電流制限装置１５の後に、第１結合要素１１および第１閾値要素１６が続く。この実施例では、第１結合要素１１は、第１回路部分Ｉの一次側に発光ダイオード１１０を備え、第２回路部分ＩＩの二次側にコレクタ−エミッタ経路１１１を備えたフォトカプラである。これによって、この回路部分にガルバニック絶縁１３が付与される。第１結合要素１１によって、第１デジタル入力部１０を介して供給される入力信号は、第２回路部分ＩＩに送信され、その場合、第１デジタル入力部１０を介して供給されるデジタル入力信号を超えなければならない定義された閾値が、第１閾値要素１６を介して設定され、それによって、信号を、第１結合要素１１によって、第２回路部分ＩＩに送信することが可能である。したがって、第１結合要素１１および第１閾値要素１６は、第１デジタル入力部１０における入力信号のそれぞれの状態（高レベル状態または低レベル状態）を検出することが可能である。したがって、これらは低レベル状態（ＯＦＦ状態）の検出に大きく関与する。
この場合、第１閾値要素１６は、フォトカプラの発光ダイオード１１０のカソード上に直接配設されたＺダイオードであり、それにより、規定された電圧レベルがそこで閾値として設定される。第１デジタル入力部１０での入力信号がこの電圧レベルを超える場合にのみ、電流が、フォトカプラの発光ダイオード１１０を通って流れ、その結果、フォトカプラのコレクタ−エミッタ経路１１１が導通する。その結果、第１デジタル入力部１０でハイレベルの信号を検出することが可能である。
同様に、第２デジタル入力部１０’の電流制限装置１５’の後に、第２結合要素１１’および第２閾値要素１６’が続く。この実施例では、第２結合要素１１’はまた、第１回路部分Ｉにおける一次側の発光ダイオード１１０’および第２回路部分ＩＩにおける二次側のコレクタ−エミッタ経路１１１’を備えるフォトカプラである。その結果、この回路部分にも、ガルバニック絶縁１３が付与されている。第２デジタル入力部１０’を介して供給される入力信号は、第２結合要素１１’を介して第２回路部分ＩＩに送信され、この場合、第２デジタル入力部１０’を介して供給される入力信号が超えなければならない所定の閾値は、第２閾値要素１６’を超えて設定され、それによって、信号を、第２結合要素１１’を用いて、第２回路部分ＩＩに送信することが可能とされる。したがって、第２結合要素１１’および第２閾値要素１６’は、次に、第２デジタル入力部１０’における入力信号のそれぞれの状態を検出し、その結果、低レベル状態（オフ状態）の検出を実質的に担当する。
第２閾値要素１６’の場合には、フォトカプラの発光ダイオード１１０’のカソードに直接配設されるＺダイオードであり、それにより、そこで、規定された電圧レベルが閾値として設定される。第２デジタル入力部１０における入力信号がこの電圧レベルを超える場合にのみ、光結合器の発光ダイオード１１０’を介して電流が流れ、その結果、光結合器のコレクタ−エミッタ経路１１１’が導通する。
それぞれが２つのコレクタ−エミッタ経路１１１，１１１’の１つに接続されている２つの出力１８，１８’を介して、デジタル入力信号は、ここでは明示されていない少なくとも１つの下流側の論理ユニットに到達する。好ましくは、２つの出力１８，１８’のそれぞれに対して別個の論理ユニットが備えられる。論理ユニットは、たとえば、統合された半導体構成部品、特にマイクロコントローラ、ＡＳＩＣ、ＦＰＧＡ、または他の統合された論理構成部品から構成でき、好ましくは、信頼可能である信号処理を確実にするために２つのチャネルで構成可能である。論理ユニットは、デジタル入力回路１００の一部またはスイッチング装置、特に安全スイッチング装置の一部とすることができ、それによって、それに接続された負荷に、スイッチを入れる、および安全にスイッチを切ることが可能である。論理ユニットは、入力信号に応じて、負荷、特に技術システムを制御するための１つ以上の出力信号を生成する。あるいは、両方の出力１８，１８’のために単一の論理ユニットだけを設けるということも可能である。
さらにまた、デジタル入力回路１００は、ここに示される実施例において、部分的に第１回路部分Ｉおよび部分的に第２回路部分ＩＩにおいて実施される、組合わされた試験装置および電流増加装置２０を有する。組合わされた試験装置および電流増加装置２０は、第３結合要素２１を備え、これが、第１回路部分Ｉとの結合、したがってデジタル入力回路１００の一次側との結合をもたらす。この実施例では、第３結合要素２１は、第２回路部分ＩＩに発光ダイオード２１０を有し、第１回路部分Ｉにコレクタ−エミッタ経路２１１を備えるフォトカプラである。これによって、この回路部分にガルバニック絶縁１３が付与される。
第３結合要素２１のコレクタ−エミッタ経路２１１は、接続部２１２を有し、それを介して、組合わされた試験装置および電流増加装置２０の一部である第３結合要素２１は、第１スイッチングトランジスタ２３として構成される第１デジタル入力部１０の部分回路１４の第１電子スイッチング要素に接続する。接続部２１２を介して、第３結合要素２１は、第２デジタル入力部１０’の部分回路１４’の第２電子スイッチング要素にも接続され、この場合、第２デジタル入力部１０’は、第２スイッチングトランジスタ２３’として構成される。この場合、バイポーラトランジスタ（ｎｐｎトランジスタ）として構成されている２つの部分回路１４，１４’のスイッチングトランジスタ２３，２３’は、互いに並列に接続されており、２つの部分回路１４，１４’間の単一の交差接続部でもある単一の交差接続部２１３を介してのみ互いに結合されている。第３結合要素２１の接続部２１２との接続は、共通の供給ライン２１４を介して行われる。２つのスイッチングトランジスタ２３，２３’それぞれのベースは、直列抵抗器１９，１９’と接続される。
組合わされた試験装置および電流増加装置２０は、制御信号を生成するように構成されており、その制御信号によって、２つのデジタル入力部１０、１０’に割り当てられた部分回路１４、１４’の試験が可能とされ、さらに、デジタル入力部１０，１０’における入力電流も増加させることができる。
組合わされた試験装置および電流増加装置２０は、第３結合要素２１に接続されたクロック基準装置２４を有し、その結果、第３結合要素２１は、クロック基準装置２４に合わせて開閉され、すなわち、導通している、または導通していない。したがって、クロックされ、変調された制御信号が、２つのデジタル入力部１０，１０’での電流増加を可能にするクロック基準装置２４によって生成され、その信号によって、２つの部分回路１４，１４’の機能を同時に試験することが可能である。制御信号は、スイッチングトランジスタ２３，２３’のベースを制御する。
その場合、試験のために、デジタル入力部１０，１０’を介して供給されるデジタル入力信号のレベルは、それぞれのデジタル入力部１０，１０’に高レベルの信号が存在する場合でも、２つのデジタル入力部１０，１０’に割り当てられている部分回路１４，１４’によって、低レベルの状態を検出する必要がある限り、低下される。
組合わされた試験装置および電流増加装置２０が作動し、周期的に駆動信号を生成すると、電流制限装置１５，１５’のトランジスタ１５０，１５０’のエミッタ電位は、組合わされた試験装置および電流増加装置２０の制御信号によって制御されるスイッチングトランジスタ２３，２３’によって、０Ｖ近くのレベル（すなわち、第１状態に対応する低レベル信号）に低下される。これにより、第１結合要素１１を形成するフォトカプラ、および第２結合要素１１’を形成するフォトカプラが、ブロックされて、２つのデジタル入力部１０，１０’の部分回路１４，１４’が、それらが欠陥なく動作する限り、結果的に低レベル状態を検出する必要があることが達成される。同時に、増加した入力電流が、２つの部分回路１４，１４’の電流制限装置１５，１５’のトランジスタ１５０，１５０‘を流れる。これは実質的に、それぞれの入力部１０，１０’に対する入力抵抗器１７，１７’のサイズによってのみ制限される。上記の方法で制御信号が生成される、組合わされた試験装置および電流増加装置２０の作動状態において、一方または両方の部分回路１４，１４’が、低レベル状態を検出しない場合には、欠陥が存在する。
クロック基準装置２４は、たとえば、デジタル入力部１０，１０’で周期的に発生する干渉信号のクロックパルスに同期させることが可能である。電流の増加（およびその結果として、２つの部分回路１４，１４’の試験も）は、干渉効果がおさまったときに、再び非アクティブにされることが可能である。この非アクティブ化は、制御装置の、特に、安全制御装置の、上位レベルの制御／評価ユニット、またはデジタル入力回路１００の一部であるか制御装置の一部であってよい論理ユニットが、定義された状態を検出した場合に、ここでは、クロック基準装置２４に接続されている、または、アクティブである制御要素２５を介して設定される、第３カップリングエレメント２１の定義されたスイッチング周期の後に行われる。スイッチング期間を設定するための制御要素２５を、たとえば、上位の制御／評価ユニットまたは論理ユニットに統合することも可能である。
２つのデジタル入力部１０，１０’の可能性としてあり得る安全関連の危険として、特に、それらの間の電気的交差接続が挙げられる。２つの個別の試験装置および電流増加装置が、２つ（またはそれ以上）のデジタル入力部１０，１０’のために使用される場合には、デジタル入力部１０，１０’間の少なくとも２つの個別の交差接続が生じる。すでに上記で詳細に説明したように、これにより、発生する可能性のある構成部品欠陥を確実に特定できなくなり、特定の状況下で危険な状態が発生する可能性がある。単一の構成群に２つの機能をまとめる、ここに示された、組合わされた試験装置および電流増加装置２０によって、２つのデジタル入力部１０，１０’の部分回路１４，１４’の間には、単一の交差接続部２１３しかない。これは、第１スイッチングトランジスタ２３と第２スイッチングトランジスタ２３’とを互いに接続する電気接続部分である。この単一の交差接続部２１３は、有利には、好ましくは、デジタル入力回路１００における、可能性としてあり得る危険な構成部品欠陥を、特にタイムリに検出することを可能にし、これについては、以下により詳細に説明する。
安全関連のリスクは一般に、デジタル入力部１０，１０’での高レベル信号と、ここではフォトカプラとして構成されている第３結合要素２１での電圧源から発生する。構成部品欠陥が発生すると、場合によっては、２つのデジタル入力部１０，１０’間の既存の交差接続部２１３を介して障害電流が発生する可能性があり、この障害電流は、実際には低レベル信号があるにもかかわらず、デジタル入力部１０，１０’の１つが高レベル状態を検出するということを導く。
図３において参照符号Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５，Ｆ６によって識別される異なる欠陥のデジタル入力回路１００への影響は、以下に、より詳細に説明される。観察時には、高レベル信号が第１デジタル入力部１０に存在し、低レベルの信号が第２デジタル入力部１０’に存在すると仮定されている。
欠陥Ｆ２およびＦ４は、ここでは、第１スイッチングトランジスタ２３および第２スイッチングトランジスタ２３’の欠陥のある、特に切断された接地接続を表している。残りの欠陥Ｆ１，Ｆ３，Ｆ５およびＦ６は、対応するブリッジによってシンボル化された、第１または第２部分回路１４，１４’の関連する電子構成部品の短絡である。
欠陥Ｆ１およびＦ２：
組合わされた試験装置および電流増加装置２０がアクティブ化されていない、したがって電流を増加させ、部分回路１４，１４’を試験するための制御信号を生成しない場合、欠陥電流は、第１デジタル入力部１０から、電流制限装置１５のトランジスタ１５０および第１部分回路１４の第１スイッチングトランジスタ２３を介して、第２部分回路１４’のスイッチングトランジスタ２３’に流れる。その結果、第２スイッチングトランジスタ２３’がオンになり、第２部分回路１４’の電流制限装置１５のトランジスタ１５０’のエミッタが０Ｖの電圧値になり、よって、第２部分回路１４’によって適宜検出され得る安全な低レベル状態が、第２デジタル入力部１０’に存在し続ける。
組合わされた試験装置および電流増加装置２０がアクティブ化され、したがって電流を増加させ、部分回路１４，１４’を試験するための制御信号を生成すると、第１部分回路１４の第１結合要素１１を形成するフォトカプラは、第１デジタル入力部１０での入力電圧のレベルに依存して、導通または遮断される。試験中の欠陥検出は、第１デジタル入力部１０での入力電圧のレベルに依存する。ただし、危険な状態がないので、欠陥Ｆ１，Ｆ２の「安全な」検出は、この場合まだ必要ない。これは、欠陥Ｆ１，Ｆ２にもかかわらず、第２部分回路１４’によって適切に検出可能である（安全な）低レベル状態がまだあるので、第２デジタル入力部１０’は安全な状態に留まるためである。
欠陥Ｆ１、Ｆ２、Ｆ４およびＦ５：
組合わされた試験装置および電流増加装置２０がアクティブ化されていない場合、欠陥電流は、第１デジタル入力部１０から、電流制限装置１５のトランジスタ１５０と、第１部分回路１４の第１スイッチングトランジスタ２３と、および第２部分回路１４’に設けられた第２スイッチングトランジスタ２３’のベース−コレクタ経路とを介して、第２結合要素１１’を形成する第２部分回路１４’のフォトカプラ内に流れる。欠陥電流は、第２デジタル入力部１０’に割り当てられた第２部分回路１４’が、可能性としてあり得る危険な高レベル状態を検出するのに十分であり得る。
組合わされた試験装置および電流増加装置２０がアクティブ化されている場合、欠陥電流は、第２デジタル入力部１０’に割り当てられる第２部分回路１４’が、可能性としてあり得る危険な高レベル状態を検出するのに十分である。したがって、これらの欠陥は、試験中に検出される。
欠陥Ｆ２、Ｆ４、Ｆ５およびＦ６：
組合わされた試験装置および電流増加装置２０がアクティブ化されていない場合、欠陥電流が、第３結合要素２１を形成するフォトカプラにおける、組合わされた試験装置および電流増加装置２０の電圧源から、第２スイッチングトランジスタ２３’のベース−コレクタ経路を介して、第２結合要素１１’を形成する第２部分回路１４’のフォトカプラ内に流れる。その結果、第２デジタル入力部１０’の部分回路１４’は、可能性としてあり得る危険な高レベル状態を検出する。
組合わされた試験装置および電流増加装置２０がアクティブ化されている場合、この欠陥電流は、試験が作動しているときでも流れる。第２デジタル入力部１０’の部分回路１４’は、可能性としてあり得る危険な高レベル状態を再び検出する。したがって、これらの欠陥は試験中に確実に検出される。ここで、欠陥Ｆ２およびＦ４は、いわゆる共通原因欠陥として同時に発生する可能性があることに注意を要する。
ここに提示されている、組合された試験装置および電流増加装置２０の本質的な特性は、２つの部分回路１４，１４’のうちの１つが高レベルの状態を検出するほど高い欠陥電流が発生する場合に、入力部１０，１０’に低レベルの信号があるにもかかわらず、試験がアクティブで、電流増加がアクティブの場合でも、この障害電流は流れ続けるというところにある。このようにして、少なくとも可能性としてあり得る危険な構成部品の欠陥が試験によって明らかにされる。次に、障害のあるデジタル入力部１０，１０’、または、これらの（場合によってはさらなる追加を含む）デジタル入力部１０，１０’を有する全体的入力モジュールを、安全な状態にすることが可能であり、たとえば安全にオフにすることが可能である。
組合わされた試験装置および電流増加装置２０がデジタル入力部１０，１０’の応答時間に及ぼす影響について、以下に簡単に説明する。この実施の場合、デジタル入力部１０，１０’の部分回路１４，１４’が電流増加の段階においてに低状態を検出するので、デジタル入力部１０，１０’の応答時間は、電流増加段階の期間だけ増加する。しかしながら、電流増加段階およびそれに関連する試験段階は、クロック基準装置２４によって比較的短く保つことが可能であるので（たとえば、約２００μｓ）、これは、本質的ではない欠点にすぎない。
個別の試験装置および電流増加装置と比較した、本明細書で説明するように、組合わされた試験装置および電流増加装置２０を備えたデジタル入力回路１００の主な利点としては、特に以下のことが挙げられる：
・異なる回路構成、特に電流源を備えたデジタル入力回路１００でも、デジタル入力部１０，１０’の高レベルのセキュリティを維持する。
・試験による、可能性としてあり得る危険な（構成部品の）欠陥の確実な検出
・潜在的な絶縁構成部品を削減する。
この時点で、たとえばＤＥ１０ ２０１３ １０６ ７３９Ａ１に記載されているように、回路部分Ｉと回路部分ＩＩとの間の、フォトカプラとして構成された、ここでは第１および第２結合要素１１，１１’である、電位分離構成部品の出力部にある追加の試験装置が、図３には示されていないが、安全な入力部１０，１０’の実施のためには、これらの試験装置は必要である。
図４は、非常に簡略化した形で、特に技術システムである、負荷５０１を、オンおよびフェールセーフオフに切り替えるための安全スイッチング装置５００を示す。安全スイッチング装置５００は、特に、たとえば緊急停止スイッチなどの信号装置であり得る信号発生器５０２からデジタル入力信号を受信するための少なくとも２つのデジタル入力部１０，１０’を備えるデジタル入力回路１００を有する。デジタル入力回路１００は、上述の方法で実施される。冗長性の理由から、信号発生器５０２は２つのチャネルで構成されてなる。安全スイッチング装置５００と負荷５０１との間の接続もまた、冗長性の理由から、２つのチャネルで構成されてなり、その結果、負荷５０１を安全にオフに切り替えるための２つのスイッチオフ経路が存在する。
１０，１０’ デジタル入力部
１１，１１’，２１ 結合要素
１２，１２’ 入力フィルタ手段
１３ ガルバニック絶縁
１４，１４’ 部分回路
１５，１５’ 電流制限装置
１６，１６’ 閾値要素
１７，１７’ 入力抵抗器
１８，１８’ 出力
１９，１９’ 直列抵抗器
２０ 組合わされた試験装置および電流増加装置
２３，２３’ スイッチングトランジスタ
２４ クロック基準装置
２５ 制御要素
１００ デジタル入力回路
１１０，１１０’，２１０ 発光ダイオード
１１１，１１１’，２１１ コレクタ−エミッタ経路
１５０，１５０’ トランジスタ
１５１，１５１’ Ｚダイオード
１５２，１５２’ 直列抵抗器
２１２ 接続部
２１３ 交差接続部
２１４ 供給ライン
５００ 安全スイッチング装置
５０１ 負荷
５０２ 信号発生器

Claims (9)

  1. 少なくとも１つの信号発生器（５０２）からデジタル入力信号を受信するためのデジタル入力回路（１００）であって、
    第１部分回路（１４）、および
    少なくとも１つの第２部分回路（１４’）、を含み、
    第１部分回路（１４）は、第１デジタル入力部（１０）であって、その第１デジタル入力部（１０）を介して、第１部分回路（１４）に第１デジタル入力信号が供給可能である第１デジタル入力部（１０）と、第１部分回路（１４）の論理状態を決定可能である第１閾値要素（１６）とを備え、
    第１部分回路（１４）は、第１デジタル入力信号が、下限閾値に達しているか、またはそれを下回っているとき、第１状態をとり、第１デジタル入力信号が、上限閾値に達しているか、またはそれを上回っているとき、第２状態をとり、
    少なくとも１つの第２部分回路（１４’）は、第２デジタル入力部（１０’）であって、その第２デジタル入力部（１０’）を介して、第２部分回路（１４’）に第２デジタル入力信号が供給可能である第２デジタル入力部（１０’）と、第２部分回路（１４’）の論理状態を決定可能である第２閾値要素（１６’）とを備え、
    少なくとも１つの第２部分回路（１４’）は、第２デジタル入力信号が、下限閾値に達しているか、またはそれを下回っているとき、第１状態をとり、第２デジタル入力信号が、上限閾値に達しているか、またはそれを上回っているとき、第２状態をとる、
    デジタル入力回路（１００）において、
    デジタル入力回路（１００）は、組合わされた試験装置および電流増加装置（２０）を有し、
    組合わされた試験装置および電流増加装置（２０）は、２つの部分回路（１４，１４’）の機能試験がこの制御信号と同時に実行され、デジタル入力部（１０，１０’）の入力電流が増加するように制御信号を生成するように構成されることを特徴とするデジタル入力回路（１００）。
  2. デジタル入力回路（１００）は、デジタル入力部（１０，１０’）の部分回路（１４，１４’）が互いに単一の交差接続部（２１３）のみを有するように構成されることを特徴とする、請求項１に記載のデジタル入力回路（１００）。
  3. 部分回路（１４，１４’）は、部分回路（１４，１４’）を試験するための組合わされた試験装置および電流増加装置（２０）の制御信号が受信されるとき、デジタル入力部（１０，１０’）を介して部分回路（１４，１４’）に供給されるデジタル入力信号のレベルが、関係する部分回路（１４，１４’）の第１状態に対応するように、内部で大きく下げられるように構成されることを特徴とする、請求項１または２に記載のデジタル入力回路（１００）。
  4. 第１部分回路（１４）が、第１電子スイッチング素子、特に第１スイッチングトランジスタ（２３）を有し、それによって組合わされた試験装置および電流増加装置（２０）が、第１部分回路（１４）に接続されることを特徴とする、請求項１〜３のいずれか１項に記載のデジタル入力回路（１００）。
  5. 第２部分回路（１４’）が第２電子スイッチング素子、特に第２スイッチングトランジスタ（２３’）を有し、それによって組合された試験装置および電流増加装置（２０）が、第２部分回路（１４’）に接続されることを特徴とする、請求項１〜４のいずれか１項に記載のデジタル入力回路（１００）。
  6. 第１および第２部分回路（１４，１４’）の、電子スイッチング素子、特にスイッチングトランジスタ（２３，２３’）は、互いに並列に接続されることを特徴とする、請求項５に記載のデジタル入力回路（１００）。
  7. 組合わされた試験装置および電流増加装置（２０）は、電流増加装置（２０）の制御信号を変調するように構成されたクロック基準装置（２４）を有することを特徴とする、請求項１〜６のいずれか１項に記載のデジタル入力回路（１００）。
  8. ２つの部分回路（１４，１４’）のそれぞれが、少なくとも２つの電圧安定化要素および２つの電流源を有し、これらの電流源が、好ましくは、少なくとも、部分回路（１４，１４’）の第２状態を定義する入力信号については、第１電流源の電圧安定化要素を流れる電流が、実質的に、第２電流源の安定化電流からなり、第２電流源の電圧安定化要素を流れる電流が、実質的に、第１電流源の安定化電流からなるように、交差して切り換えられることを特徴とする、請求項１〜７のいずれか１項に記載のデジタル入力回路（１００）。
  9. 負荷（５０１）の、特に技術システムの、電源をオンおよびオフにするための安全スイッチング装置（５００）であって、少なくとも１つの信号発生器（５０２）からデジタル入力信号を受信するための少なくとも２つのデジタル入力部（１０，１０’）を備えるデジタル入力回路（１００）を有する、安全スイッチング装置（５００）において、デジタル入力回路（１００）が、請求項１〜８のいずれか１項に従って構成されることを特徴とする安全スイッチング装置（５００）。
JP2020094642A 2019-05-29 2020-05-29 少なくとも１つの信号発生器からデジタル入力信号を受信するためのデジタル入力回路 Pending JP2020195136A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019114460.4A DE102019114460A1 (de) 2019-05-29 2019-05-29 Digitale Eingangsschaltung zum Empfangen digitaler Eingangssignale zumindest eines Signalgebers
DE102019114460.4 2019-05-29

Publications (1)

Publication Number Publication Date
JP2020195136A true JP2020195136A (ja) 2020-12-03

Family

ID=70779620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020094642A Pending JP2020195136A (ja) 2019-05-29 2020-05-29 少なくとも１つの信号発生器からデジタル入力信号を受信するためのデジタル入力回路

Country Status (5)

Country Link
US (1) US11239650B2 (ja)
EP (1) EP3745596B1 (ja)
JP (1) JP2020195136A (ja)
CN (1) CN112019205A (ja)
DE (1) DE102019114460A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020203653A1 (de) * 2020-03-20 2021-09-23 Festo Se & Co. Kg Eingangsvorrichtung, Steuerungsgerät und Verfahren zum Betrieb einer Eingangsvorrichtung
DE202022105284U1 (de) 2022-09-20 2024-01-03 WAGO Verwaltungsgesellschaft mit beschränkter Haftung Sichere digitale Eingangsschaltung zur Entkopplung von Diagnoseausgängen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19510332A1 (de) 1995-03-22 1996-10-02 Pilz Gmbh & Co Schaltungsanordnung und Verfahren zum Testen von nicht intermittierenden Gebern
DE19962497A1 (de) * 1999-12-23 2001-07-05 Pilz Gmbh & Co Schaltungsanordnung zum sicheren Abschalten einer Anlage, insbesondere einer Maschinenanlage
DE102006030114B4 (de) * 2006-06-28 2010-09-09 Phoenix Contact Gmbh & Co. Kg Sichere Eingangsschaltung mit einkanaligem Peripherieanschluss für den Eingang eines Busteilnehmers
DE102011015498B4 (de) * 2011-03-29 2012-10-25 Phoenix Contact Gmbh & Co. Kg Eingangsschaltung für eine Eingangsbaugruppe und Verfahren zum Betreiben einer Eingangsschaltung
DE102013101932A1 (de) * 2013-02-27 2014-08-28 Pilz Gmbh & Co. Kg Sicherheitsschaltvorrichtung zum Ein- und fehlersicheren Ausschalten einer technischen Anlage
DE102013106739A1 (de) * 2013-06-27 2014-12-31 Pilz Gmbh & Co. Kg Sicherheitsschaltvorrichtung mit fehlersicheren Eingängen

Also Published As

Publication number Publication date
EP3745596B1 (de) 2023-08-30
DE102019114460A1 (de) 2020-12-03
CN112019205A (zh) 2020-12-01
EP3745596C0 (de) 2023-08-30
EP3745596A1 (de) 2020-12-02
US11239650B2 (en) 2022-02-01
US20200381914A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US9899175B2 (en) Safety switching device with failsafe inputs
US8908748B2 (en) Interface circuit and method for enabling an output driver of the interface circuit
JP2020195136A (ja) 少なくとも１つの信号発生器からデジタル入力信号を受信するためのデジタル入力回路
US8427173B2 (en) Open fuse detection by neutral point shift
EP2254246A1 (en) Control circuit for controlling a semiconductor switch system
US20110026179A1 (en) Protection Device
JPH07282702A (ja) 時間プログラムに従ってスイッチング装置を操作する制御装置
EP3358592B1 (en) Output signal switching device (ossd)
JP2008126801A (ja) 接点入力回路
KR20010015834A (ko) 교류 전력 스위치 감시 회로
US6111736A (en) Static relay with condition detecting
JP4257797B2 (ja) 接点入力回路
JP2007072908A (ja) Ｐｌｃのミューティング装置
US10194504B2 (en) Lighting system
CN113841313A (zh) 用于致动器的电流控制的设备和方法
JP4415384B2 (ja) デジタル出力装置およびデジタル出力装置を用いた診断方法
US11619919B2 (en) Circuit arrangement for switching an electrical load and method for checking a status of a safety output of a circuit arrangement
US9830291B2 (en) Connecting device, method for the operation thereof, and bus communication device
Pappalardo et al. The RHRPMICL1A integrated current limiter: Radiation tests and high voltage application
US11703847B2 (en) Input device, control apparatus and method for operation of an input device
JP7397987B2 (ja) 集積回路装置
CN220022780U (zh) 一种隔离栅电路
US11789799B2 (en) Protection against internal faults in burners
CN109324284B (zh) 放电回路中的继电器的烧结检测方法及其烧结检测系统
SU1097988A1 (ru) Устройство контрол и защиты многоканального блока питани

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240607